JP3733267B2 - ステップモータ駆動制御回路 - Google Patents
ステップモータ駆動制御回路 Download PDFInfo
- Publication number
- JP3733267B2 JP3733267B2 JP30037199A JP30037199A JP3733267B2 JP 3733267 B2 JP3733267 B2 JP 3733267B2 JP 30037199 A JP30037199 A JP 30037199A JP 30037199 A JP30037199 A JP 30037199A JP 3733267 B2 JP3733267 B2 JP 3733267B2
- Authority
- JP
- Japan
- Prior art keywords
- step motor
- register
- control circuit
- signal
- drive control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Protection Of Generators And Motors (AREA)
- Control Of Stepping Motors (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の属する技術分野】
本発明は、例えばファクシミリ等の画像読み取り用モータとして好適なステップモータの駆動制御回路に関する。
【0002】
【従来の技術】
従来、ファクシミリの紙搬送系などでは、ステッピングモータが一般に用いられている。この駆動方式として、定電流駆動と、定電圧駆動の2方式が用いられている。比較的低速の駆動を行う場合には、駆動回路の簡素化が可能な4相ユニポーラステッピングモータを用い定電圧駆動を行うことが多い。
【0003】
【発明がしようとする課題】
しかしながら、一般的な4相ユニポーラを使用すると、最悪の条件の下では、4相コイルすべてに電流が流れ、モータの過昇温による機器の損傷の可能性がある。ソフトウエア暴走時の対応として、損傷を防ぐために、温度ヒューズによって電流を遮断するなどの保護回路の付加が考えられるが、保護回路の追加によるコストアップ、例えば、温度ヒューズによる保護回路では、回路作動時に再生するには部品の交換が必要であった。
【0004】
また、低速駆動時には高速駆動時と同じ駆動力で駆動すると、力が大き過ぎて搬送音が大きくなる問題もある。
【0005】
したがって、本発明の目的は、上記実情に鑑みなされたもので、ステップモータの速度に応じて相信号のオンとオフを繰り返し低騒音のステップモータの駆動制御回路を提供しよとするものである。
【0006】
本発明の他の目的は、ステップモータの対となる相を同時に駆動しないように相信号を発生するようにしようとするものである。
【0007】
【課題を解決するための手段】
前述の目的を達するために、本発明は、画像の読み取り動作を行うファクシミリ装置に用いられ、原稿を搬送するステップモータの駆動を制御するステップモータ駆動制御回路であって、前記ファクシミリ装置の動作を制御するCPUと、相信号に応じて前記ステップモータの相を励磁して前記ステップモータを駆動する駆動手段と、前記CPUから駆動信号が加えられる毎に前記相信号を発生する相信号発生手段と、前記駆動信号が前記相信号発生手段に所定時間加えられない場合に、前記CPUからの設定に基づき、前記相信号発生手段から発生する相信号のオンオフの繰り返しが所定周期となるように制御する制御手段と、を有し、前記制御手段は、読み取りの周期信号の周期毎に前記オンオフの繰り返しのデューティを設定可能なレジスタと前記オンオフの繰り返しの開始条件が設定されるレジスタとを備えることを特徴とする。
【0009】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【0010】
最初に、本発明の実施例のモータ駆動制御回路を適用できる一例としてファクシミリを説明する。図1は、本発明の実施例のモータ駆動制御回路を適用できるファクシミリの回路ブロック図である。図1に示すファクシミリの構成は一般的なものであるので、各部品の機能を概略するに留める。
【0011】
図1において、1は本発明のファクシミリ装置全体の動作を制御するCPUであり、2は、データの授受、命令の授受等を行うために用いられるバスであり、3は、CPUを制御するためのプログラムが格納されているROMであり、4は発信元情報、ユーザ登録情報等を記憶するSRAMであり、5は画像信号、音声信号を変調するためのモデムであり、6は電話回線と本装置との接続を制御するための網制御ユニットであり、7は公衆電話回線であり、8は有線電話機であり、9は無線電話との通信を行う無線ベースユニットであり、10は音声データのパスを切り替えるクロスポイントスイッチであり、12は画像を読み取る読み取りセンサ(ラインセンサ)であり、11は画像処理ゲートアレイであり、13は画像を記録するプリントヘッドである。
【0012】
14は、プリントヘッドに供給するための画像を一時的に貯えるためのDRAMであり、16は原稿幅、原稿の有無を検出する原稿検出センサであり、17は用紙サイズ、用紙の有無を検出する用紙検出センサであり、20は原稿を搬送するための読み取りモータであり、22は読み取りモータを駆動するためのモータドライバ(トランジスタアレイ)であり、19はオペレーションパネルであり、キーボードと画像形成装置の状態等を表示するLCDからなっている。
【0013】
また、18はシステムゲートアレイ(多機能ゲートアレイ)であり、プリントヘッド13、DRAM14、各種センサ16、17、読み取りモータ20のモータドライバ22、オペレーションパネル19に接続されている。
【0014】
システムゲートアレイ18は、さらに、同期信号生成部と読み取りモータ駆動保護回路と、ヘッドのノズルの配列に合わせて主走査方向に並んだ画像データを副走査方向に並んだ画像データに変換するプリントヘッドに転送する処理や、キーボードより入力されたキー入力データや各種データや各種センサの出力信号をCPUが判断できるコード信号に変換する処理や、読み取りモータのタイミング処理を行っている。
【0015】
25は記録紙を副走査方向に搬送するためのLFモータであり、23はモータ25を駆動するためのモータドライバであり、26はプリントヘッドを装着したキャリッジを駆動するためのCRモータであり、24はCRモータ26を駆動するためのモータドライバである。
【0016】
次に、本発明のモータ駆動回路を説明する。図2は、システムゲートアレイ内の読み取りモータのモータドライバ用の駆動制御回路例である。読み取りモータはファクシミリにおいて原稿を読み取るために副走査方向に原稿を送るモータである。201は励磁相を指定する第1レジスタであり、202は第1レジスタ201の値を保持する第2レジスタであり、203はSW(スイッチング)制御を開始する時間を指定する第3レジスタであり、204は励磁相変化からの時間を計測するシフトレジスタであり、205はスイッチ制御のオン・オフのデューティを指定する第4レジスタであり、206は第1レジスタに書き込まれた値と、その前の値(第2レジスタ202の値)を比較し、値が異なる場合には、RST*信号を生成する比較器であり、207は第3レジスタ203の値とシフトレジスタ204の値を比較し、指定時間以上経過したときに、スイッチ制御を許可SWEN信号を生成する比較器であり、208は第4レジスタ205の値を元に50μS周期でのオンオフのデューティを制御するPULSE信号を生成するパルス生成回路であり、210はSWEN、PULSE信号からSW信号を生成するNAND回路であり、209はA相とA*(Aの否定)相、B相とB*(Bの否定)相の同時駆動を禁止する排他制御と、NAND回路210からのSW信号によって励磁相の駆動をオンオフするポート制御部である。
【0017】
読み取りモータ20は、4相ユニポーラステッピングモータであり、システムゲートアレイ18からの制御信号を元に、トランジスタアレイからなるモータドライバ22によって駆動される。
【0018】
4本の駆動信号は、読み取りモータの4つの駆動コイルA、B、A*、B*相にそれぞれ対応している。4つの駆動コイル駆動によりモータの回転軸に生じる力の向きは図3に示すように、AとA*、BとB*は、それぞれ、反対方向であり、A、A*とB、B*は直交する方向に力が働き、モータの回転は別紙の表1に示すように、4つのコイルの駆動の組み合わせのステップを変化させていくことによって行われる。
【0019】
実際のモータ駆動では、A、A*相もしくはB、B*相は同時に駆動されることはなく、ポート制御部209の排他制御によって、この2組の組み合わせの両方の相が同時に駆動することが禁止されている。具体的には、A相と、B相の駆動が優先され、A相が駆動されているときのA*相、B相が駆動されているときのB*相は無効となる。
【0020】
さらに詳細にいうと、ポート制御部209は、NOT回路209a、209b、AND回路209c〜209hからなるが、例えば、NOT回路209aの出力は2つのAND回路209c、209fを通してA*相を制御するため、NOT回路209aの入力がH(ハイ)のときは、NOT回路209aの出力がL(ロー)となって、A*相にはL(ロー)しか入力しないので、同時に駆動することを禁止することになる。
【0021】
図4はモータ駆動回路のある期間の動作を示すタイムチャートである。具体的には、図4は表1のステップ8(励磁相がA)からステップ1(励磁相がAとB)への移行時を例にとって説明するためのタイムチャートである。
【0022】
第1のレジスタ201には、4ビットデータバス信号としてモータ駆動信号が直接CPU1から書き込まれ、その書き込まれた駆動信号(データ)は第1のレジスタ201から第2のレジスタ202に或る所定周期にてシフトされる。この第2のレジスタ202に書き込まれたデータに応じた相信号がポート制御部209で生成され、このポート制御部209で生成された相信号がドライバ22に加えられてステップモータ20のコイルが励磁される。従って、第2のレジスタ202に書き込まれるデータが次々に書き換えられることによりポート制御部209で生成された相信号が順に切り換えられドライバ22を介してステップモータ20のコイルが順に励磁切り換えされモータがステップ駆動されることになる。
【0023】
ここで、第1のレジスタ201には駆動信号(データ)が次々に加えられることになるが、最初の駆動信号が加えられてから次の駆動信号が加えられるまでの時間が、第1のレジスタ201から第2のレジスタ202にデータをシフトするための或る所定周期の時間よりも早い場合、つまり、データを或る一定の速度よりも早く回転させる場合には第1のレジスタ201のデータと第2のレジスタ202のデータは一致しないために、比較器206からはRST信号は出力されない。
【0024】
逆に、最初の駆動信号が加えられてから次の駆動信号が加えられるまでの時間が、第1のレジスタ201から第2のレジスタ202にデータをシフトするための或る所定周期の時間よりも遅い場合、つまり、モータを或る一定の速度よりもゆっくり回転させる場合や停止している場合には、第1のレジスタ201のデータと第2のレジスタ202のデータは一致するために、比較器206からはRST信号が出力される。つまり、タイミング(a)で駆動信号が入力される第1のレジスタ201の値がライト信号によって書き換えられると、第1のレジスタ201の値で保持している第2のレジスタ202の値と第1のレジスタ201の値が一致するので、比較器206よりRST信号が出力される。比較器206よりRST信号が出力されると、シフトレジスタ204が初期化される。
【0025】
第3のレジスタ203は予め読み取りの周期信号であるXSH信号がいくつ入ったらオン・オフの制御を開始するかを指定するレジスタである。この第3のレジスタ203はXSH=1の設定である。従って、初期化されたシフトレジスタ204にXSHが入力されると、シフトレジスタ204の値と第3のレジスタ203の値が一致した時点タイミング(b)でSWEN生成部207からSWEN信号を出力する。
【0026】
第4のレジスタ205はXSH信号が入力されるたびに初期化されるレジスタで、オン・オフの周期を指定する。パルス生成部208は第4のレジスタ205からのデータをデコードして第4のレジスタ205により指定されたオン・オフ周期のパルス信号を発生する。従って、第4のレジスタ205が初期化されたタイミング(c)でパルス生成部208からのパルス信号に応じてNAND回路210からのSW信号が出力され、第4のレジスタ205はXSH信号により初期化されるタイミング(d)でパルス信号のデューティは変化し、それに応じてNAND回路210からのSW信号も変化する。
【0027】
このようにNAND回路210からオン・オフを繰り返すSW信号が出力されることから、ポート制御部209で生成された相信号がオン・オフを繰り返す。
【0028】
なお、PULSE信号は1周期を50μSとし、第4レジスタ205の指定によって1周期のオンオフのディーティが変化する。50μS周期はSW制御を行うとき、駆動系から発生する共振音が可聴帯域外になるように設定されている。
【0029】
また、低速駆動時には、高速駆動時と同じ駆動力で駆動すると、力が大き過ぎて、搬送音が大きくなるので、スイッチングのディーティとスイッチング開始までの期間を制御して、駆動力の調整を行い、駆動音の低減を図っている。
【0030】
【発明の効果】
以上説明したように、本発明によれば、4相全てに電流が流れるのを確実に防止するモータ駆動回路が得られる。
【0031】
また、低速駆動時には高速駆動時と同じ駆動力で駆動すると、力が大き過ぎて搬送音が大きくなるので、スイッチングのデューティとスイッチングの開始までの期間を制御して、駆動力の調整を行い、駆動音の低減できるモータ駆動回路が得られる。
【表1】
【図面の簡単な説明】
【図1】図1は、本発明に係わるモータ駆動制御回路が適用できる一例としてのファクシミリ装置のブロック回路図である。
【図2】図2は、図1に示すファクシミリ装置の画像読み取り用ステップモータ駆動制御回路の要部を示す回路図である。
【図3】図3は、図1に示すステップモータの励磁相と発生する力の向きを説明するための図である。
【図4】図4は、図2に示すステップモータ駆動制御回路のタイムチャートである。
【符号の説明】
1 CPU
2 バス
3 ROM
18 システムゲートアレイ
19 オペーレーションパネル
20 読み取りモータ
22 読み取りモータ駆動ドライバ
201 第1レジスタ
202 第2レジスタ
203 シフトレジスタ
204 第3レジスタ
205 第4レジスタ
206 比較器
207 SWEN信号生成器
208 パルス生成回路
209 ポート制御部
210 NAND回路
Claims (5)
- 画像の読み取り動作を行うファクシミリ装置に用いられ、原稿を搬送するステップモータの駆動を制御するステップモータ駆動制御回路であって、
前記ファクシミリ装置の動作を制御するCPUと、
相信号に応じて前記ステップモータの相を励磁して前記ステップモータを駆動する駆動手段と、
前記CPUから駆動信号が加えられる毎に前記相信号を発生する相信号発生手段と、
前記駆動信号が前記相信号発生手段に所定時間加えられない場合に、前記CPUからの設定に基づき、前記相信号発生手段から発生する相信号のオンオフの繰り返しが所定周期となるように制御する制御手段と、を有し、
前記制御手段は、読み取りの周期信号の周期毎に前記オンオフの繰り返しのデューティを設定可能なレジスタと前記オンオフの繰り返しの開始条件が設定されるレジスタとを備えることを特徴とするステップモータ駆動制御回路。 - 請求項1記載のステップモータ駆動制御回路において、
前記駆動信号が前記相信号発生手段に入力されてから所定時間を計時する計時手段を有し、該計時手段により計時される所定時間以内に次の駆動信号が前記相信号発生手段に加えられない際に前記制御手段を作動させる作動手段をさらに有することを特徴とするステップモータ駆動制御回路。 - 請求項1記載のステップモータ駆動制御回路において、
前記駆動信号は、4ビットデータバス信号であり、前記計時手段は4ビットデータバス信号が書き込まれる第1のレジスタと、該第1のレジスタに書き込まれたデータを或る所定周期にてシフトする第2のレジスタとを有し、前記作動手段は前記或る所定周期に相当する時間内に第1のレジスタの値と第2のレジスタの値とを比較する比較手段を有することを特徴とするステップモータ駆動制御回路。 - 請求項1記載のステップモータ駆動制御回路において、前記ステップモータは4相のユニポーラモータであることを特徴とするステップモータ駆動制御回路。
- 請求項1記載のステップモータ駆動制御回路において、
前記ステップモータは少なくとも2組の対となる相を備え、前記相信号発生手段は、前記ステップモータの対となる相について同時に駆動しないように制御することを特徴とするステップモータ駆動制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30037199A JP3733267B2 (ja) | 1998-10-26 | 1999-10-22 | ステップモータ駆動制御回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32130798 | 1998-10-26 | ||
JP10-321307 | 1998-10-26 | ||
JP30037199A JP3733267B2 (ja) | 1998-10-26 | 1999-10-22 | ステップモータ駆動制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000201497A JP2000201497A (ja) | 2000-07-18 |
JP3733267B2 true JP3733267B2 (ja) | 2006-01-11 |
Family
ID=26562315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30037199A Expired - Fee Related JP3733267B2 (ja) | 1998-10-26 | 1999-10-22 | ステップモータ駆動制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3733267B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108809172A (zh) * | 2017-12-15 | 2018-11-13 | 苏州沸迩灵精密制造有限公司 | 一种用于接料机的伺服电机驱动电路 |
-
1999
- 1999-10-22 JP JP30037199A patent/JP3733267B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000201497A (ja) | 2000-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2693483B2 (ja) | シート搬送装置及びその装置を備えたフアクシミリ装置 | |
JP3733267B2 (ja) | ステップモータ駆動制御回路 | |
JP3715850B2 (ja) | モータ制御装置及び該装置を用いたプリンタ | |
JPS59155072A (ja) | 印字装置 | |
US6323617B1 (en) | Stepping motor drive control circuit | |
JP3031063B2 (ja) | 印字装置 | |
JPS6387198A (ja) | モ−タ駆動回路 | |
JPH06115137A (ja) | 感熱記録装置の制御方法 | |
JP3201429B2 (ja) | プリンタ | |
JPH0217895A (ja) | ステツピングモータの駆動方式 | |
JP2004104969A (ja) | モータの駆動装置及び画像形成装置 | |
JPH0614597A (ja) | プリンタの紙送り駆動回路及び駆動方法 | |
JP3622376B2 (ja) | ファクシミリ装置 | |
JPH10119370A (ja) | 画像形成装置 | |
JPH10193664A (ja) | サーマルプリンタ | |
JP2003244993A (ja) | ステッピングモータ速度制御装置および速度制御方法 | |
JPH05112039A (ja) | 記録装置 | |
JP2676171B2 (ja) | シリアルプリンタのキャリッジ送り方法 | |
JP2003092897A (ja) | ステッピングモータの駆動制御方法およびこれを用いたラインサーマルプリンタの記録方法ならびにラインサーマルプリンタ | |
JPH0491699A (ja) | パルスモータ駆動装置 | |
JPS60120080A (ja) | キャリッジ駆動制御装置 | |
JP3059118U (ja) | ステッピングモータの制御装置 | |
JPH0970199A (ja) | 印字装置 | |
JP2003339192A (ja) | ステッピングモータ駆動装置及びプリンタ装置 | |
JPH05268436A (ja) | ファクシミリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |