JP3729953B2

JP3729953B2 - TFT array substrate and its manufacturing method

Info

Publication number: JP3729953B2
Application number: JP32156696A
Authority: JP
Inventors: 育弘鵜飼; 禎三湯川; 正路新庄
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1996-12-02
Filing date: 1996-12-02
Publication date: 2005-12-21
Anticipated expiration: 2016-12-02
Also published as: JPH10163463A

Description

【０００１】
【発明の属する技術分野】
近年、レントゲン写真に代って、Ｘ線を生体に照射してリアルタイムで生体内を診断するＸ線イメージセンサが開発されている。この発明は、このＸ線メイージセンサに用いられるＴＦＴ（薄膜トランジスタ）アレイ基板に関し、特に製造工程数の縮減に関する。
【０００２】
【従来の技術】
Ｘ線イメージセンサは、生体を透過又は反射したＸ線を受光する表面膜状部と、その下に重ねて配されるＴＦＴアレイ基板を有する。ＴＦＴアレイ基板にはＴＦＴドットマトリクスＬＣＤの場合と同様に、ＴＦＴ及び各画素がマトリクス状に配列されている。従来のＴＦＴアレイ基板を図４、図５に示し、その製造工程を順に説明する。
【０００３】
（１）ガラス基板１の内面に必要に応じＳｉＯ₂などの絶縁膜２をコートする。
（２）ＩＴＯを一面に着膜し、ホトリソグラフィ技術を用いたエッチング処理（以下ホトリソ・エッチングと言う）によりソース電極Ｓ、ソースバスＳＢ１、ドレイン電極Ｄ、蓄積容量電極ＣＳ１を形成する。
【０００４】
（３）モリブデン（Ｍｏ）などのメタルを一面に着膜した後、ホトリソ・エッチングにより、ソースバスＳＢ２、蓄積容量電極ＣＳ２を形成する。
（４）ソース電極Ｓ及びドレイン電極Ｄの表面にＰ（燐）処理を施す。
（５）ａ−Ｓｉ（アモルファスシリコン）を一面に着膜し、ホトリソ・エッチングにより半導体層３を形成すると共にソース電極Ｓ及びドレイン電極Ｄとの界面にｎ⁺ａ−Ｓｉより成るオーミックコンタクト層３′を形成する。
【０００５】
（６）ＳｉＮ_xなどの絶縁膜４を一面に着膜した後、ホトリソ・エッチングによりコンタクトホール５を形成すると共に、ガラス基板の周辺のゲートバスＧＢ、ソースバスＳＢ及び蓄積容量電極ＣＳの各端末（端子を形成する部分）上の絶縁膜４を除去する。
（７）ＩＴＯを一面に着膜した後、ホトリソ・エッチングにより第１チャージコレクタ６を形成する。
（８）ＡｌとＭｏの２層膜（Ａｌが上）を一面に着膜した後、ホトリソ・エッチングによりゲート電極Ｇ、ゲートバスＧＢを形成する。
【０００６】
（９）ＳｉＯ₂膜７ａとＳｉＮ_x膜７ｂとより成る２層膜を一面に着膜した後、ホトリソ・エッチングにより第１チャージコレクタ６上の大部分の２層膜７ａ，７ｂを除去する。
（１０）ＳｉＯ₂膜７ｃを一面に着膜した後、ホトリソ・エッチングにより第１チャージコレクタ６の中央部上のＳｉＯ₂膜７ｃを除去する。
【０００７】
（１１）ＩＴＯを一面に着膜し、ホトリソ・エッチングにより第２チャージコレクタ８を形成する。
（１２）ＴＦＴアレイ基板の周辺に延長されたゲートバスＧＢ、ソースバスＳＢ（ＳＢ１，ＳＢ２より成る）及び蓄積容量電極ＣＳ（ＣＳ１，ＣＳ２より成る）の各端末上の絶縁膜７ａ，７ｂ，７ｃを２回のホトリソ・エッチングにより除去して、各端末（接続端子となるものであるが図示していない）を露出させる。
【０００８】
その後、セレン等のＸ線照射により電荷を発生させる層がチャージコレクタ上に形成される。
Ｘ線イメージセンサにＸ線が照射されると、ＴＦＴアレイ基板の各画素に対応する第２チャージコレクタ８上に電荷が蓄積される。各行のゲートバスＧＢを順に走査してＴＦＴをオンに制御することにより、各列のソースバスＳＢの端末に接続された検出手段により各画素の信号電荷を検出し、その検出値に対応するデータを表示器に表示させることにより、リアルタイムで、Ｘ線を照射された生体内の映像を診断することができる。
【０００９】
Ｘ線イメージセンサに用いるＴＦＴアレイ基板は、各画素のほぼ全面が第２チャージコレクタ８でシールドされた構造であるところから、ＦＳＰ（ＦｉｅｌｄＳｈｉｌｄｅｄＰｉｘｅｌ）構造と呼ばれる。また第２チャージコレクタ８はゲート電極Ｇ上できのこの頭に似た形状をしていることからＭＨ（ＭｕｓｈｒｏｏｍＨｅａｄ）ＩＴＯと呼ぶことがある。
【００１０】
【発明が解決しようとする課題】
ＴＦＴアレイ基板を製造する上で、時間の掛かる工程はホトリソ・エッチング工程（ホト工程とも言う）である。従来の技術では図３に示すように１１工程にもなる多くのホト工程を必要としていたために、生産性が低く、製造コストが大きくなる問題があった。この発明は、ホトリソ・エッチング工程数を減らして生産性を向上させることを目的としている。
【００１１】
【課題を解決するための手段】
（１）請求項１のＴＦＴアレイ基板は、ガラス基板上にソース電極、ソースバス、ドレイン電極及び蓄積容量電極が共通の金属材料により形成され、ソース電極とドレイン電極の間の領域及びその領域の近傍にａ−Ｓｉより成る半導体層が形成され、その半導体層のソース電極及びドレイン電極との界面に、ｎ⁺ａ−Ｓｉより成るオーミックコンタクト層が形成される。半導体層、ソース電極、ソースバス、ドレイン電極及び蓄積容量電極を覆うように一面に絶縁膜４が形成され、その絶縁膜上にゲート電極、ゲートバス及び第１チャージコレクタが共通の金属材料により形成される。
【００１２】
ゲート電極、ゲートバス及び第１チャージコレクタ（しかし第１チャージコレクタの中央部を除く）上を覆うように、絶縁膜が一面に形成され、その絶縁膜及び第１チャージコレクタ上に第２チャージコレクタがＩＴＯにより形成される。第１チャージコレクタは絶縁膜４に形成されたコンタクトホールを通じてドレイン電極に接続される。
【００１３】
（２）請求項２の発明は、前記（１）において、ゲート電極、ゲートバス及び第１チャージコレクタが、Ａｌ層の上下に他のメタル層を配した３層膜か、またはＡｌ層の上に他のメタル層を配した２層膜で形成される。
（３）請求項３の発明は前記（１）において、ゲート電極、ゲートバス及び第１チャージコレクタ上に形成された絶縁膜が感光性絶縁膜とされる。
【００１４】
（４）請求項４の発明は、請求項１のＴＦＴアレイ基板を製法としてクレイムしたものである。
（５）請求項５の発明は、請求項２のＴＦＴアレイ基板を製法としてクレイムしたものである。
【００１５】
【発明の実施の形態】
この発明の実施例を図１、図２に、図４、図５と対応する部分に同じ符号を付けて示し、工程順に説明する。
（１）ガラス基板１上に必要に応じＳｉＯ₂などの絶縁膜２を一面に着膜する。
【００１６】
（２）例えばモリブデンなどのメタルを一面に着膜して、ホトリソ・エッチングにより、ソース電極Ｓ、ソースバスＳＢ、ドレイン電極Ｄ、蓄積容量電極ＣＳを形成する。
（３）ソース電極Ｓ及びドレイン電極Ｄとの界面に対するＰ処理を行いながら、ａ−Ｓｉを一面に着膜した後、ホトリソ・エッチングにより半導体層３を形成する。半導体層３のソース電極Ｓとドレイン電極Ｄとの界面にはｎ⁺ａ−Ｓｉより成るオーミックコンタクト層３′が形成される。
【００１７】
（４）ＳｉＮ_xなどの絶縁膜４を一面に着膜した後、ホトリソ・エッチングによりコンタクトホール５を形成する。
（５）例えばＭｏ／Ａｌ／ＭｏまたはＭｏ／Ａｌ（Ｍｏが上）より成る多層金属膜を一面に着膜した後、ホトリソ・エッチングによりゲート電極Ｇ、ゲートバスＧＢ及び第１チャージコレクタ６を形成する。第１チャージコレクタ６はコンタクトホール５を通じてドレイン電極Ｄに接続される。
【００１８】
（６）感光性アクリル樹脂などの感光性絶縁膜７を一面に着膜した後、ホトリソにより第１チャージコレクタ６の中央部上の絶縁膜７を除去する。
（７）ＩＴＯを一面に着膜した後、ホトリソ・エッチングにより第２チャージコレクタ８を形成する。
（８）ＴＦＴアレイ基板の周辺に延長されたゲートバスＧＢ、ソースバスＳＢ及び蓄積容量電極ＣＳの各端末（端子として使用される）上の感光性絶縁膜７をホトリソ・エッチングにより除去して、各端末を露出させる。
【００１９】
上述したこの発明の製法では必要なホトリソ・エッチング工程（ホト工程）は図３に示すように７工程となり、従来より４工程少くなる。以下、この工程の縮減について詳細に説明する。
▲１▼従来はａ−ＳｉのＩＴＯとの界面にオーミックコンタクト層３′を形成する技術しか持たなかったので、ソース電極Ｓ及びドレイン電極Ｄの少くともその表面側はＩＴＯで形成する必要があった。そのため、ソース電極Ｓ、ソースバスＳＢ１、ドレイン電極Ｄ、蓄積容量電極ＣＳ１をＩＴＯで形成し、導電性を更によくする必要のあるソースバスＳＢや蓄積容量電極ＣＳは、ＩＴＯの上にメタル製のＳＢ２やＣＳ２を形成する必要があり、このため２つのホト工程を必要としていた。しかしａ−Ｓｉのメタルとの界面にオーミックコンタクト層を形成する技術がこの発明者の一人によって既に提案され、適用可能となっているので、この発明ではこの新しい技術を用いることにより、これらの電極を全てＭｏなどのメタルで形成することによってホト工程を１工程縮減している。
【００２０】
▲２▼従来では、第１チャージコレクタ６は、ＩＴＯより成る第２チャージコレクタ８と接触させることから、ゲート電極の材料となっているＡｌを用いることができなかった。その理由は、ＡｌとＩＴＯがある現像液にさらされるとＡｌが腐食される恐れがあること、ＡｌとＩＴＯが接触しているとＩＴＯ中の酸素（Ｏ）によってＡｌが酸化される恐れがあることからである。そのため、第１チャージコレクタ６はゲート電極６と同じＡｌを用いることができず、ＩＴＯを用いてゲート電極Ｇとは別工程をとっていた。
【００２１】
しかし、この発明では第１チャージコレクタ６を例えばＭｏ／Ａｌ／ＭｏまたはＭｏ／Ａｌ（Ｍｏが上）の多層金属膜で形成することによってＩＴＯより成る第２チャージコレクタ８とＡｌが接触しないようにすると共に、ゲート電極Ｇ及びゲートバスＧＢも第１チャージコレクタ６と同じ多層金属膜を用いることによって、同一ホト工程で形成し、１工程を縮減している。
【００２２】
▲３▼従来はゲート電極Ｇ、ゲートバスＧＢと第２チャージコレクタ８との間のピンホール等による絶縁不良を減らすために、絶縁膜７はＳｉＯ₂／ＳｉＮ_X／ＳｉＯ₂の３層で形成していた。そのため絶縁膜４上の絶縁膜７ａ，７ｂを除去する工程と、第１チャージコレクタ６上の絶縁膜７ｃを除去する工程とが必要であった。この発明では一層で充分絶縁できる感光性絶縁膜７を用いることによって感光性絶縁膜除去工程を、第１チャージコレクタ６上のものを除去する１工程のみとし、１工程を縮減している。
【００２３】
▲４▼ＴＦＴアレイ基板の周辺のソースバス、ゲートバス及び蓄積容量電極の各端末にそれぞれ電極端子を形成するために、これら端末上の絶縁物を除去する必要がある。従来は各端末上の絶縁膜７は３層構造であり、１つのホト工程で除去するのは困難であるので、同じホトマスクを用いたホト工程を２回繰返していた。この発明では、各端末上の絶縁膜７は感光性アクリル樹脂などの１層で充分耐えるようにしたので、１つの工程で除去することができ、１ホト工程を縮減している。
【００２４】
【発明の効果】
▲１▼以上述べたように、この発明では、メタル製のソース電極Ｓ及びドレイン電極Ｄと接する半導体層３の界面にオーミックコンタクト層３′を形成する技術を用いることによって、これらの電極及びソースバスＳＢ、蓄積容量電極ＣＳを共通の金属材料を用いて同じホト工程で形成できる。
【００２５】
▲２▼この発明では、第１チャージコレクタ６を、第２チャージコレクタ（ＩＴＯ）６とＡｌが直接接触しないような多層金属膜（例えばＡｌをＭｏでサンドイッチする）を用いると共に、ゲート電極Ｇ、ゲートバスＧＢも同じ多層膜を用いることによって同一ホト工程で形成できる。
▲３▼ゲート電極Ｇ、ゲートバスＧＢ上に一層の感光性絶縁膜７を用いることによって、絶縁膜７を除去するホト工程を１工程のみにすることができる。
【００２６】
▲４▼絶縁膜７を一層とすることによって、１回のホト工程で、端子として使用するソースバス端末、ゲートバス端末及び蓄積容量電極端末を露出させることができる。
以上により、この発明ではホト工程を従来より４工程縮減することが可能となり、生産性を大幅に向上できる。
【００２７】
▲５▼感光性絶縁膜７を使用することによって、ソース入力容量（ソースバスＳＢと第２チャージコレクタ８との間の容量）を低減することが可能となり、ソース入力容量を通じてのるソースバスＳＢのノイズレベルが下がり、Ｘ線照射量を減らして、生体に与える影響をより少なくすることができる。
【図面の簡単な説明】
【図１】この発明の実施例を示す図で、図２のＡ−Ａ′断面図。
【図２】この発明の実施例を示す平面図。
【図３】この発明のＴＦＴアレイ基板に必要なホト工程を従来と比較して示した図。
【図４】従来のＴＦＴアレイ基板を示す図で、図５のＡ−Ａ′断面図。
【図５】従来のＴＦＴアレイ基板の平面図。[0001]
BACKGROUND OF THE INVENTION
In recent years, X-ray image sensors for irradiating a living body with X-rays and diagnosing the living body in real time have been developed instead of X-ray photographs. The present invention relates to a TFT (thin film transistor) array substrate used in the X-ray mage sensor, and more particularly to reduction in the number of manufacturing steps.
[0002]
[Prior art]
The X-ray image sensor has a surface film-like portion that receives X-rays that are transmitted or reflected through a living body, and a TFT array substrate that is disposed under the surface film-like portion. As in the case of the TFT dot matrix LCD, TFTs and pixels are arranged in a matrix on the TFT array substrate. A conventional TFT array substrate is shown in FIGS. 4 and 5, and its manufacturing process will be described in order.
[0003]
(1) coating the insulating film 2 of SiO ₂ or the like as necessary on the inner surface of the glass substrate 1.
(2) ITO is deposited on one surface, and the source electrode S, the source bus SB1, the drain electrode D, and the storage capacitor electrode CS1 are formed by an etching process using a photolithography technique (hereinafter referred to as photolithography etching).
[0004]
(3) After depositing a metal such as molybdenum (Mo) on one surface, the source bus SB2 and the storage capacitor electrode CS2 are formed by photolithography and etching.
(4) P (phosphorus) treatment is performed on the surfaces of the source electrode S and the drain electrode D.
(5) a-Si (amorphous silicon) is deposited on one surface, the semiconductor layer 3 is formed by photolithography and etching, and the ohmic contact layer 3 made of n ⁺ a-Si is formed at the interface between the source electrode S and the drain electrode D. ′ Is formed.
[0005]
(6) After depositing an insulating film 4 such as SiN _x over the entire surface, contact holes 5 are formed by photolithography and etching , and each terminal of the gate bus GB, source bus SB and storage capacitor electrode CS around the glass substrate The insulating film 4 on the (portion forming portion) is removed .
(7) After depositing ITO on one surface, the first charge collector 6 is formed by photolithography and etching.
(8) After a two-layer film of Al and Mo (Al is on top) is deposited on one surface, a gate electrode G and a gate bus GB are formed by photolithography and etching.
[0006]
(9) After a two-layer film composed of the SiO ₂ film 7a and the SiN _x film 7b is deposited on one surface, most of the two-layer films 7a and 7b on the first charge collector 6 are removed by photolithography and etching.
(10) After the SiO ₂ film 7c is deposited on the entire surface, the SiO ₂ film 7c on the central portion of the first charge collector 6 is removed by photolithography and etching.
[0007]
(11) ITO is deposited on one surface, and the second charge collector 8 is formed by photolithography and etching.
(12) Insulating films 7a, 7b, and 7c on the terminals of the gate bus GB, the source bus SB (consisting of SB1 and SB2) and the storage capacitor electrode CS (consisting of CS1 and CS2) extending around the TFT array substrate Are removed by photolithography etching twice to expose each terminal (which is a connection terminal but not shown).
[0008]
Thereafter, a layer for generating charges by X-ray irradiation such as selenium is formed on the charge collector.
When the X-ray image sensor is irradiated with X-rays, electric charges are accumulated on the second charge collector 8 corresponding to each pixel of the TFT array substrate. By scanning the gate bus GB in each row in turn and turning on the TFT, the signal charge of each pixel is detected by the detection means connected to the terminal of the source bus SB in each column, and data corresponding to the detected value Can be diagnosed in real time by X-ray irradiation in the living body.
[0009]
The TFT array substrate used for the X-ray image sensor has a structure in which almost the entire surface of each pixel is shielded by the second charge collector 8 and is therefore called an FSP (Field Shielded Pixel) structure. The second charge collector 8 may be called MH (Mushroom Head) ITO because it has a shape similar to this head formed on the gate electrode G.
[0010]
[Problems to be solved by the invention]
In manufacturing the TFT array substrate, a time-consuming process is a photolithography etching process (also called a photo process). In the conventional technique, as shown in FIG. 3, many photo processes as many as 11 processes are required. Therefore, there is a problem that productivity is low and manufacturing cost is increased. An object of the present invention is to improve productivity by reducing the number of photolithography etching steps.
[0011]
[Means for Solving the Problems]
(1) In the TFT array substrate of claim 1, a source electrode, a source bus, a drain electrode and a storage capacitor electrode are formed on a glass substrate with a common metal material, and a region between the source electrode and the drain electrode and the region A semiconductor layer made of a-Si is formed in the vicinity, and an ohmic contact layer made of n ⁺ a-Si is formed at the interface between the source electrode and the drain electrode of the semiconductor layer. An insulating film 4 is formed on one surface so as to cover the semiconductor layer, the source electrode, the source bus, the drain electrode, and the storage capacitor electrode, and the gate electrode, the gate bus, and the first charge collector are formed of a common metal material on the insulating film. Is done.
[0012]
An insulating film is formed on one surface so as to cover the gate electrode, the gate bus, and the first charge collector (but excluding the central portion of the first charge collector), and the second charge collector is formed on the insulating film and the first charge collector. Is formed of ITO. The first charge collector is connected to the drain electrode through a contact hole formed in the insulating film 4.
[0013]
(2) In the invention of claim 2, in the above (1), the gate electrode, the gate bus, and the first charge collector are a three-layer film in which other metal layers are arranged above and below the Al layer, or on the Al layer. It is formed of a two-layer film in which another metal layer is arranged.
(3) In the invention of claim 3, in (1), the insulating film formed on the gate electrode, the gate bus and the first charge collector is a photosensitive insulating film.
[0014]
(4) The invention of claim 4 is obtained by claiming the TFT array substrate of claim 1 as a manufacturing method.
(5) The invention of claim 5 is obtained by claiming the TFT array substrate of claim 2 as a manufacturing method.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention are shown in FIGS. 1 and 2 with the same reference numerals assigned to the portions corresponding to those in FIGS.
(1) An insulating film 2 such as SiO ₂ is deposited on the glass substrate 1 as necessary.
[0016]
(2) A metal such as molybdenum is deposited on one surface, and the source electrode S, the source bus SB, the drain electrode D, and the storage capacitor electrode CS are formed by photolithography and etching.
(3) A-Si is deposited over the entire surface while performing P treatment on the interface between the source electrode S and the drain electrode D, and then the semiconductor layer 3 is formed by photolithography and etching. At the interface between the source electrode S and the drain electrode D of the semiconductor layer 3, an ohmic contact layer 3 'made of n ⁺ a-Si is formed.
[0017]
(4) After depositing an insulating film 4 such as SiN _x on one surface, contact holes 5 are formed by photolithography and etching.
(5) After a multilayer metal film made of, for example, Mo / Al / Mo or Mo / Al (Mo is on) is deposited on one surface, the gate electrode G, the gate bus GB, and the first charge collector 6 are formed by photolithography etching. To do. The first charge collector 6 is connected to the drain electrode D through the contact hole 5.
[0018]
(6) After a photosensitive insulating film 7 such as a photosensitive acrylic resin is deposited on one surface, the insulating film 7 on the central portion of the first charge collector 6 is removed by photolithography.
(7) After depositing ITO on one surface, the second charge collector 8 is formed by photolithography / etching.
(8) The photosensitive insulating film 7 on each terminal (used as a terminal) of the gate bus GB, the source bus SB and the storage capacitor electrode CS extended around the TFT array substrate is removed by photolithography etching. Expose each terminal.
[0019]
In the manufacturing method of the present invention described above, the necessary photolitho etching process (photo process) is 7 processes as shown in FIG. Hereinafter, the reduction of this process will be described in detail.
{Circle around (1)} Conventionally, since there was only a technique for forming an ohmic contact layer 3 ′ at the interface with a-Si ITO, at least the surface side of the source electrode S and drain electrode D had to be formed with ITO. It was. Therefore, the source electrode S, the source bus SB1, the drain electrode D, and the storage capacitor electrode CS1 are made of ITO, and the source bus SB and the storage capacitor electrode CS that need to have higher conductivity are made of metal on the ITO. It was necessary to form SB2 and CS2, which required two photo processes. However, since a technique for forming an ohmic contact layer at the interface with the a-Si metal has already been proposed and applied by one of the inventors, these electrodes can be used in the present invention by using these new techniques. Is made of a metal such as Mo, thereby reducing the photo process by one step.
[0020]
{Circle around (2)} Conventionally, since the first charge collector 6 is brought into contact with the second charge collector 8 made of ITO, Al which is a material of the gate electrode cannot be used. The reason is that if Al and ITO are exposed to a certain developer, Al may be corroded, and if Al and ITO are in contact with each other, there is a risk that Al may be oxidized by oxygen (O) in ITO. From that. For this reason, the first charge collector 6 cannot use the same Al as the gate electrode 6, and takes a separate process from the gate electrode G using ITO.
[0021]
However, in the present invention, the first charge collector 6 is formed of, for example, a multilayer metal film of Mo / Al / Mo or Mo / Al (Mo is the top) so that the second charge collector 8 made of ITO and Al do not contact each other. At the same time, the gate electrode G and the gate bus GB are formed in the same photo process by using the same multilayer metal film as that of the first charge collector 6, thereby reducing one process.
[0022]
(3) Conventionally, the insulating film 7 is formed of three layers of SiO ₂ / SiN _x / SiO ₂ in order to reduce insulation defects due to pinholes between the gate electrode G, the gate bus GB and the second charge collector 8. Was. Therefore, a process of removing the insulating films 7a and 7b on the insulating film 4 and a process of removing the insulating film 7c on the first charge collector 6 are necessary. In the present invention, by using the photosensitive insulating film 7 which can be sufficiently insulated by one layer, the photosensitive insulating film removing process is only one process for removing the material on the first charge collector 6, and one process is reduced.
[0023]
(4) In order to form electrode terminals at the respective terminals of the source bus, gate bus and storage capacitor electrode around the TFT array substrate, it is necessary to remove the insulator on these terminals. Conventionally, the insulating film 7 on each terminal has a three-layer structure, and it is difficult to remove in one photo process. Therefore, the photo process using the same photo mask has been repeated twice . In the present invention, since the insulating film 7 on each terminal is sufficiently endured by one layer such as a photosensitive acrylic resin, it can be removed in one process, and one photo process is reduced.
[0024]
【The invention's effect】
(1) As described above, in the present invention, by using the technique of forming the ohmic contact layer 3 ′ at the interface of the semiconductor layer 3 in contact with the metal source electrode S and drain electrode D, these electrode and source The bus SB and the storage capacitor electrode CS can be formed in the same photo process using a common metal material.
[0025]
(2) In the present invention, the first charge collector 6 is formed of a multilayer metal film (for example, Al is sandwiched with Mo) so that the second charge collector (ITO) 6 and Al are not in direct contact, and the gate electrode G, The gate bus GB can also be formed in the same photo process by using the same multilayer film.
(3) By using a single layer of the photosensitive insulating film 7 on the gate electrode G and the gate bus GB, the photo process for removing the insulating film 7 can be made only one process.
[0026]
(4) By forming the insulating film 7 as a single layer, the source bus terminal, the gate bus terminal and the storage capacitor electrode terminal used as terminals can be exposed in one photo process.
As described above, in the present invention, the photo process can be reduced by 4 processes compared to the conventional process, and the productivity can be greatly improved.
[0027]
(5) By using the photosensitive insulating film 7, the source input capacity (capacitance between the source bus SB and the second charge collector 8) can be reduced, and the source bus SB passing through the source input capacity can be reduced. Noise level can be reduced, the amount of X-ray irradiation can be reduced, and the influence on the living body can be reduced.
[Brief description of the drawings]
FIG. 1 is a view showing an embodiment of the present invention, and is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 2 is a plan view showing an embodiment of the present invention.
FIG. 3 is a diagram showing a photo process necessary for the TFT array substrate of the present invention in comparison with the prior art.
4 is a view showing a conventional TFT array substrate, and is a cross-sectional view taken along the line AA ′ of FIG. 5. FIG.
FIG. 5 is a plan view of a conventional TFT array substrate.

Claims

ガラス基板上に共通の金属材料により形成されたソース電極、ソースバス、ドレイン電極及び蓄積容量電極と、
前記ソース電極とドレイン電極との間の領域及びその領域の近傍に形成されたａ−Ｓｉよりなる半導体層と、
その半導体層のソース電極及びドレイン電極との間の界面に形成されたｎ^＋ａ−Ｓｉよりなるオーミックコンタクト層と、
前記半導体層、ソース電極、ソースバス、ドレイン電極及び蓄積容量電極を覆うように一面に形成された第１の絶縁膜と、
前記第１の絶縁膜上に共通の金属材料により形成されたゲート電極、ゲートバス及び第１のチャージコレクタと、
前記ゲート電極、ゲートバス及び中央部を除く第１のチャージコレクタ上を覆うように一面に形成された第２の絶縁膜と、
前記第２の絶縁膜及び第１のチャージコレクタ上に形成されたＩＴＯよりなる第２チャージコレクタと、
を具備し、
前記第１のチャージコレクタは、前記第１の絶縁膜に形成されたコンタクトホールを通じて前記ドレイン電極に接続されていることを特徴とするＴＦＴアレイ基板。A source electrode, a source bus, a drain electrode, and a storage capacitor electrode formed of a common metal material on a glass substrate;
A semiconductor layer made of a-Si formed in a region between the source electrode and the drain electrode and in the vicinity of the region;
An ohmic contact layer made of n ⁺ a-Si formed at the interface between the source electrode and the drain electrode of the semiconductor layer;
A first insulating film formed on one surface so as to cover the semiconductor layer, the source electrode, the source bus, the drain electrode, and the storage capacitor electrode;
A gate electrode formed of a common metal material on the first insulating film, a gate bus, and a first charge collector;
A second insulating film formed on one surface so as to cover the first charge collector excluding the gate electrode, the gate bus and the central portion;
A second charge collector made of ITO formed on the second insulating film and the first charge collector;
Comprising
The TFT array substrate, wherein the first charge collector is connected to the drain electrode through a contact hole formed in the first insulating film.

前記ゲート電極、ゲートバス及び第１のチャージコレクタが、Ａｌ層の上下に他のメタル層を配した３層膜か、又はＡｌ層の上に他のメタル層を配した２層膜で形成されていることを特徴とする請求項１記載のＴＦＴアレイ基板。 The gate electrode, the gate bus, and the first charge collector are formed of a three-layer film in which another metal layer is disposed above and below the Al layer, or a two-layer film in which another metal layer is disposed on the Al layer. The TFT array substrate according to claim 1, wherein:

前記ゲート電極、ゲートバス及び第１のチャージコレクタ上に形成された絶縁膜が感光性絶縁膜であることを特徴とする請求項１記載のＴＦＴアレイ基板。 2. The TFT array substrate according to claim 1, wherein the insulating film formed on the gate electrode, the gate bus, and the first charge collector is a photosensitive insulating film.

ガラス基板上にソース電極、ソースバス、ドレイン電極及び蓄積容量電極を共通の金属材料により形成し、
前記ソース電極とドレイン電極との間の領域及びその領域の近傍にａ−Ｓｉよりなる半導体層を形成すると共に、その半導体層のソース電極及びドレイン電極との間の界面にｎ^＋ａ−Ｓｉよりなるオーミックコンタクト層を形成し、
前記半導体層、ソース電極、ソースバス、ドレイン電極及び蓄積容量電極を覆うように一面に第１の絶縁膜を形成した後、ドレイン電極上にコンタクトホールを形成し、
前記第１の絶縁膜上にゲート電極、ゲートバス及び第１チャージコレクタを共通の金属材料により形成すると共に、第１のチャージコレクタを前記コンタクトホールを通じて前記ドレイン電極に接続し、
前記ゲート電極、ゲートバス及び中央部を除く第１チャージコレクタ上を覆うように感光性絶縁膜を一面に形成し、
前記感光性絶縁膜及び第１チャージコレクタ上にＩＴＯよりなる第２チャージコレクタを形成することを特徴とするＴＦＴアレイ基板の製法。A source electrode, a source bus, a drain electrode and a storage capacitor electrode are formed of a common metal material on a glass substrate,
A semiconductor layer made of a-Si is formed in the region between the source electrode and the drain electrode and in the vicinity of the region, and n ⁺ a-Si is formed at the interface between the source electrode and the drain electrode of the semiconductor layer. Forming an ohmic contact layer
Forming a first insulating film on one surface so as to cover the semiconductor layer, the source electrode, the source bus, the drain electrode, and the storage capacitor electrode, and then forming a contact hole on the drain electrode;
Forming a gate electrode, a gate bus and a first charge collector on the first insulating film from a common metal material, and connecting the first charge collector to the drain electrode through the contact hole;
A photosensitive insulating film is formed on one surface so as to cover the first charge collector excluding the gate electrode, the gate bus, and the central portion,
A method of manufacturing a TFT array substrate, comprising forming a second charge collector made of ITO on the photosensitive insulating film and the first charge collector.

前記ゲート電極、ゲートバス及び第１のチャージコレクタを、Ａｌ層の上下に他のメタル層を配した３層膜か、又はＡｌ層の上に他のメタル層を配した２層膜で形成することを特徴とする請求項４記載のＴＦＴアレイ基板の製法。 The gate electrode, the gate bus, and the first charge collector are formed of a three-layer film in which another metal layer is disposed above and below the Al layer, or a two-layer film in which another metal layer is disposed on the Al layer. The method for producing a TFT array substrate according to claim 4.