JPH11274446A - X-ray image pick-up device - Google Patents
X-ray image pick-up deviceInfo
- Publication number
- JPH11274446A JPH11274446A JP10071692A JP7169298A JPH11274446A JP H11274446 A JPH11274446 A JP H11274446A JP 10071692 A JP10071692 A JP 10071692A JP 7169298 A JP7169298 A JP 7169298A JP H11274446 A JPH11274446 A JP H11274446A
- Authority
- JP
- Japan
- Prior art keywords
- film
- line
- insulating film
- storage capacitor
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、医療用Ｘ線診断装
置等に用いるＸ線撮像装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an X-ray imaging apparatus used for a medical X-ray diagnostic apparatus or the like.
【０００２】[0002]
【従来の技術】近年、医療分野において、治療を迅速的
確に行う目的で、患者の医療データをデータべース化す
る方向に進んでいる。Ｘ線撮影の画像データについても
データベース化の要求があり、Ｘ線撮影画像のディジタ
ル化が望まれている。2. Description of the Related Art In recent years, in the medical field, there has been a trend toward converting medical data of patients into a database for the purpose of promptly and accurately performing treatment. There is also a demand for a database of X-ray imaging image data, and digitization of X-ray imaging images is desired.
【０００３】医療用Ｘ線診断装置では、従来銀塩フィル
ムを使用して撮影してきたが、これをディジタル化する
ためには撮影したフィルムを現像した後、再度スキャナ
等で走査する必要があり、手間と時間がかかっていた。
最近は１インチ程度のＣＣＤカメラを使用し、直接画像
をディジタル化する方式が実現されている。しかし、例
えば肺の撮影をする場合、４０cm×４０cm程度の領域を
撮影するため、光を集光するための光学装置が必要であ
り、装置の大型化が問題になっている。Conventionally, in medical X-ray diagnostic apparatuses, imaging has been performed using a silver halide film, but in order to digitize the image, it is necessary to develop the captured film and scan it again with a scanner or the like. It took time and effort.
Recently, a method of directly digitizing an image using a CCD camera of about 1 inch has been realized. However, for example, when taking an image of a lung, an optical device for condensing light is needed to image a region of about 40 cm × 40 cm, and the size of the device has become a problem.
【０００４】これらの間題を解決する方式として、ａ−
ＳｉＴＦＴ（アモルファスシリコン薄膜トランジスタ）
を用いたＸ線撮像装置（以下、Ｘ線平面検出器ともい
う）が提案されている（例えばＵＳＰ４６８９４８
７）。このＸ線平面検出器の構成を図８を用いて以下説
明をする。As a method for solving these problems, a-
SiTFT (amorphous silicon thin film transistor)
An X-ray imaging apparatus (hereinafter, also referred to as an X-ray flat panel detector) using the same has been proposed (for example, US Pat. No. 4,468,948).
7). The configuration of the X-ray flat panel detector will be described below with reference to FIG.
【０００５】図８において、画素ｅｉ，ｊ（ｉ＝１〜２
０００、ｊ＝１〜２０００）は、ａ−ＳｉＴＦＴ１０
１、光電変換膜１０２及び画素容量１０３で構成され、
これらの画素が横２０００×縦２０００個のアレイ状
（以下ＴＦＴアレイと呼ぶ）に配置されている。光電変
換膜１０２には、電源１０４によりバイアス電圧が印加
される。ａ−ＳｉＴＦＴ１０１は、信号線１０６と走査
線１０５に接続されており、走査線駆動回路（シフトレ
ジスタ）１０７によってオン・オフが制御される。信号
線１０６の終端は信号検出用の増幅器１０８に接続され
ている。In FIG. 8, pixels ei, j (i = 1 to 2)
000, j = 1 to 2000) is a-Si TFT10
1. It is composed of a photoelectric conversion film 102 and a pixel capacitor 103,
These pixels are arranged in an array of 2000 × 2000 (hereinafter referred to as a TFT array). A bias voltage is applied to the photoelectric conversion film 102 by a power supply 104. The a-Si TFT 101 is connected to the signal line 106 and the scanning line 105, and is turned on / off by a scanning line driving circuit (shift register) 107. The end of the signal line 106 is connected to an amplifier 108 for signal detection.
【０００６】光が入射すると光電変換膜１０２に電流が
流れ、画素容量１０３に電荷が蓄積される。走査線駆動
回路１０７で走査線を駆動して一つの走査線に接続して
いる全てのａ−ＳｉＴＦＴ１０１をオンにすると、蓄積
された電荷は信号線１０６を通って増幅器１０８側に転
送される。画素に入射する光の量によって電荷量が異な
り、増幅器１０８の出力振幅は変化する。増幅器１０８
の出力信号をＡ／Ｄ変換することで直接ディジタル画像
にすることができる。When light enters, a current flows through the photoelectric conversion film 102, and charges are accumulated in the pixel capacitor 103. When the scanning lines are driven by the scanning line driving circuit 107 to turn on all the a-Si TFTs 101 connected to one scanning line, the accumulated charges are transferred to the amplifier 108 through the signal line 106. The amount of charge varies depending on the amount of light incident on the pixel, and the output amplitude of the amplifier 108 changes. Amplifier 108
Can be directly converted into a digital image by performing A / D conversion on the output signal.
【０００７】ａ−ＳｉＴＦＴを用いたＸ線平面検出器に
は、入射したＸ線を蛍光体で可視光線に変換し、変換し
た光を各画素の光電変換膜で電荷に変える間接変換方式
のＸ線平面検出器の他、画素に入射したＸ線を直接電荷
に変換する直接変換方式のＸ線平面検出器がある。直接
変換方式のＸ線平面検出器と間接変換方式のＸ線平面検
出器とでは、電荷変換膜に印加するバイアスの大きさと
かけ方が異なったものとなっている。An X-ray flat panel detector using an a-Si TFT has an indirect conversion type X-ray in which incident X-rays are converted into visible light by a fluorescent substance, and the converted light is converted into electric charges by a photoelectric conversion film of each pixel. In addition to a line plane detector, there is a direct conversion type X-ray plane detector that directly converts X-rays incident on a pixel into electric charges. The magnitude of the bias applied to the charge conversion film and the method of applying the bias are different between the direct conversion type X-ray flat panel detector and the indirect conversion type X-ray flat panel detector.
【０００８】間接変換方式の場合は、光電変換膜のみに
数Ｖの負のバイアスを印加し、光が光電変換膜に入って
くると、各画素では光電変換膜と並列に設けている画素
容量（蓄積容量、Ｃｓｔ）と光電変換膜自身の容量Ｃｓ
ｉに電荷が貯まる。この場合、Ｃｓｔにかかる電圧は、
最大でも光電変換膜に印加されているバイアス電圧の数
Ｖ程度である。In the case of the indirect conversion method, a negative bias of several volts is applied only to the photoelectric conversion film, and when light enters the photoelectric conversion film, each pixel has a pixel capacitance provided in parallel with the photoelectric conversion film. (Storage capacitance, Cst) and the capacitance Cs of the photoelectric conversion film itself
Charge is stored in i. In this case, the voltage applied to Cst is
The maximum is about several volts of the bias voltage applied to the photoelectric conversion film.
【０００９】これに対して、直接変換方式では、Ｘ線電
荷変換膜とＣｓｔが直列につながっており、それらに対
して数ｋＶの高バイアスを印加する。画素にＸ線が入射
するとＸ線電荷変換膜で発生した電荷がＣｓｔに蓄積さ
れるが、入射するＸ線量が過大な場合はＣｓｔに蓄積さ
れる電荷が増大して最大数ｋＶの電圧がＣｓｔにかか
り、画素のスイッチとして設けているＴＦＴやＣｓｔの
絶縁を破壊してしまう恐れがある。そのため、直接変換
方式では、ＴＦＴやＣｓｔに過大な電圧がかからないよ
うにするため、画素に過大にＸ線が入ってきた場合に、
必要な分だけ発生した電荷をＣｓｔに蓄積し、残りの電
荷は各画素に設けたａ−ＳｉＴＦＴからなる保護回路を
通して画素外へ放出するようにしている。On the other hand, in the direct conversion system, the X-ray charge conversion film and Cst are connected in series, and a high bias of several kV is applied to them. When X-rays enter the pixel, the charges generated in the X-ray charge conversion film are accumulated in Cst. However, when the incident X-ray amount is excessive, the charges accumulated in Cst increase and the voltage of several kV at the maximum is increased by Cst. , There is a possibility that the insulation of the TFT or Cst provided as a switch of the pixel may be broken. Therefore, in the direct conversion method, in order to prevent an excessive voltage from being applied to the TFT and Cst, when an X-ray enters the pixel excessively,
Charges generated as much as necessary are accumulated in Cst, and the remaining charges are discharged out of the pixels through a protection circuit including an a-Si TFT provided in each pixel.
【００１０】図７は、従来のＸ線平面検出器の画素領域
の断面構成を示した図である。図７において、ガラス基
板１２１上には、ゲート電極１２２、走査線１２３、蓄
積容量線（蓄積容量の電極部も含む）１２４が形成され
ており、これらの上層側にはゲート絶縁膜１２５が形成
されている。このゲート絶縁膜１２５上には、ａ−Ｓｉ
ＴＦＴのチャネル形成層となるａ−Ｓｉ膜１２６が形成
されており、さらにその上にはストッパ絶縁膜（図示せ
ず）としてシリコン窒化膜が形成されている。ａ−Ｓｉ
膜１２６の両端に対応した領域には、ソース・ドレイン
となるｎ+ ａ−Ｓｉ膜（図示せず）が形成されており、
このｎ+ ａ−Ｓｉ膜にはソース電極１２８及びドレイン
電極１２７が接続されている。ドレイン電極１２７には
同一層に同一工程で形成された信号線１２９が接続され
ている。これらの上層側には絶縁膜１３０が形成されて
おり、この絶縁膜に開けられた開口部を介して絶縁膜１
３０上に画素電極１３１が形成されている。画素電極１
３１の上層側にはＸ線電荷変換膜１３２が形成され、さ
らにその上には上部電極１３３が形成されている。FIG. 7 is a diagram showing a cross-sectional configuration of a pixel region of a conventional X-ray flat panel detector. In FIG. 7, a gate electrode 122, a scanning line 123, and a storage capacitor line (including an electrode portion of the storage capacitor) 124 are formed on a glass substrate 121, and a gate insulating film 125 is formed on an upper layer side thereof. Have been. On the gate insulating film 125, a-Si
An a-Si film 126 serving as a channel forming layer of the TFT is formed, and a silicon nitride film is formed thereon as a stopper insulating film (not shown). a-Si
In regions corresponding to both ends of the film 126, an n + a-Si film (not shown) serving as a source / drain is formed.
A source electrode 128 and a drain electrode 127 are connected to this n + a-Si film. A signal line 129 formed in the same layer and in the same step is connected to the drain electrode 127. An insulating film 130 is formed on these upper layers, and the insulating film 130 is formed through an opening formed in the insulating film.
A pixel electrode 131 is formed on 30. Pixel electrode 1
An X-ray charge conversion film 132 is formed on the upper layer side of 31, and an upper electrode 133 is further formed thereon.
【００１１】上記従来の構成では、信号線１２９と画素
電極１３１及びＸ線電荷変換膜１３２との間には絶縁膜
１３０が１層しか介在していない。したがって、両者間
の容量カップリングによって大きなノイズが生じるおそ
れがある。また、信号線１２９と下層側の容量線１２４
等との間には絶縁膜１２５しか介在していない。したが
って、この部分においても両者間の容量カップリングに
よって大きなノイズ成分が生じるおそれがある。信号線
のノイズ成分は検出アンプによって増幅されることにな
り、正確な撮像結果（診断結果）を得ることが困難であ
った。In the above conventional configuration, only one insulating film 130 is interposed between the signal line 129, the pixel electrode 131 and the X-ray charge conversion film 132. Therefore, a large noise may be generated due to the capacitive coupling between the two. Further, the signal line 129 and the lower capacitor line 124
Only the insulating film 125 is interposed between them. Therefore, also in this portion, a large noise component may be generated due to the capacitive coupling between the two. The noise component of the signal line is amplified by the detection amplifier, and it is difficult to obtain an accurate imaging result (diagnosis result).
【００１２】[0012]
【発明が解決しようとする課題】以上説明したように、
従来のＸ線撮像装置では、信号線と他の導電領域との間
の容量カップリングによって大きなノイズが生じるおそ
れがあり、特に微弱な信号に対して正確な撮像結果を得
ることが困難であった。As described above,
In a conventional X-ray imaging apparatus, there is a possibility that large noise may be generated due to capacitive coupling between a signal line and another conductive region, and it is difficult to obtain an accurate imaging result especially for a weak signal. .
【００１３】本発明は上記従来の課題に対してなされた
ものであり、信号線と他の導電領域との間の容量カップ
リングを低減し、ノイズの少ない撮像結果を得ることが
可能なＸ線撮像装置を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and it is possible to reduce the capacitive coupling between a signal line and another conductive region and obtain an X-ray image with less noise. It is intended to provide an imaging device.
【００１４】[0014]
【課題を解決するための手段】本発明に係るＸ線撮像装
置は、複数配列された画素からなる検出部に入射したＸ
線を電荷に変換する変換膜と、各画素に対応して設けら
れ前記変換膜で変換された電荷を蓄積する蓄積容量と、
この蓄積容量に対応して設けられこの蓄積容量に蓄積さ
れた電荷を読み出し前記変換膜の下層側に設けられた薄
膜トランジスタと、この薄膜トランジスタにそのオン・
オフ状態を制御する信号を供給する走査線と、この走査
線からの信号によってオン状態となった薄膜トランジス
タを通して前記蓄積容量に蓄積された電荷が送出され前
記薄膜トランジスタの下層側に設けられた信号線と、前
記薄膜トランジスタのゲート絶縁膜となる第１の絶縁膜
よりも下層側かつ前記信号線よりも上層側に設けられた
第２の絶縁膜と、前記第１の絶縁膜よりも上層側かつ前
記変換膜よりも下層側に設けられた第３の絶縁膜とを有
することを特徴とする（請求項１）。An X-ray imaging apparatus according to the present invention comprises an X-ray imaging device having a plurality of arranged pixels.
A conversion film for converting a line into charges, a storage capacitor provided for each pixel and storing the charges converted by the conversion film,
A thin-film transistor provided corresponding to the storage capacitor, reads out the charge stored in the storage capacitor, and is provided below the conversion film,
A scanning line for supplying a signal for controlling an off state, and a signal line provided on the lower layer side of the thin film transistor, in which electric charges accumulated in the storage capacitor are transmitted through the thin film transistor turned on by a signal from the scanning line. A second insulating film provided below the first insulating film serving as a gate insulating film of the thin film transistor and above the signal line; and a second insulating film provided above the first insulating film and provided above the first insulating film. And a third insulating film provided below the film (claim 1).
【００１５】また、本発明に係るＸ線撮像装置は、複数
配列された画素からなる検出部に入射したＸ線を電荷に
変換する変換膜と、各画素に対応して設けられ前記変換
膜で変換された電荷を蓄積する蓄積容量と、この蓄積容
量に対応して設けられこの蓄積容量に蓄積された電荷を
読み出す薄膜トランジスタと、この薄膜トランジスタに
そのオン・オフ状態を制御する信号を供給する走査線
と、この走査線からの信号によってオン状態となった薄
膜トランジスタを通して前記蓄積容量に蓄積された電荷
が送出され、前記蓄積容量の容量線と同一方向に配置さ
れた信号線とを有することを特徴とする（請求項２）。Further, the X-ray imaging apparatus according to the present invention comprises a conversion film for converting X-rays incident on a detection unit composed of a plurality of pixels into electric charges, and a conversion film provided for each pixel. A storage capacitor for storing the converted charge, a thin film transistor provided corresponding to the storage capacitor for reading the charge stored in the storage capacitor, and a scanning line for supplying a signal for controlling the on / off state of the thin film transistor And the signal stored in the storage capacitor is transmitted through the thin film transistor that is turned on by a signal from the scanning line, and has a signal line disposed in the same direction as the storage capacitor capacitance line. (Claim 2).
【００１６】請求項１に係る発明によれば、信号線と変
換膜との間には第１の絶縁膜（ゲート絶縁膜）の他、第
２の絶縁膜（下層側絶縁膜）及び第３の絶縁膜（上層側
絶縁膜）が設けられている。したがって、絶縁膜の総膜
厚を厚くすることができるため（総容量を小さくできる
ため）、信号線と変換膜との間の容量カップリングを低
減することができ（画素電極と信号線とがオーバーラッ
プしている場合には画素電極とのカップリングも低減で
きる）、信号線のノイズ成分を低減させることができ
る。また、信号線と走査線や蓄積容量線との間のカップ
リングによるノイズも低減することが可能である。According to the invention of claim 1, between the signal line and the conversion film, in addition to the first insulating film (gate insulating film), the second insulating film (lower insulating film) and the third insulating film. (An upper insulating film) is provided. Therefore, the total thickness of the insulating film can be increased (because the total capacitance can be reduced), so that capacitive coupling between the signal line and the conversion film can be reduced (the pixel electrode and the signal line are not connected). When they overlap, the coupling with the pixel electrode can be reduced), and the noise component of the signal line can be reduced. Further, noise due to coupling between the signal line and the scanning line or the storage capacitor line can be reduced.
【００１７】請求項２に係る発明によれば、信号線と容
量線を同一方向に配置する（信号線と容量線を平行に配
置する）ため、信号線と容量線との交差をなくすことが
できる。したがって、信号線と変換膜との間の容量カッ
プリングを低減することができ、信号線のノイズ成分を
低減させることができる。According to the second aspect of the invention, since the signal line and the capacitor line are arranged in the same direction (the signal line and the capacitor line are arranged in parallel), the intersection between the signal line and the capacitor line can be eliminated. it can. Therefore, capacitance coupling between the signal line and the conversion film can be reduced, and the noise component of the signal line can be reduced.
【００１８】以上のように、本発明によれば、信号線と
他の導電領域との間の容量カップリングを低減すること
ができるため、高Ｓ／Ｎ比の検出信号を得ることがで
き、医用Ｘ線診断装置等の高性能化を達成することが可
能となる。As described above, according to the present invention, it is possible to reduce the capacitive coupling between a signal line and another conductive region, so that a detection signal with a high S / N ratio can be obtained. It is possible to achieve high performance of a medical X-ray diagnostic apparatus and the like.
【００１９】なお、前記発明以外にも、信号線と他の導
電領域との容量カップリングを低減させる構成として、
以下のものがあげられる。 （Ａ）信号線と走査線が交差する領域における信号線と
他の配線（走査線、容量線等）とに挟まれた部分に、薄
膜トランジスタのゲート絶縁膜の他、さらに薄膜トラン
ジスタの他の絶縁性構成膜（チャネル領域を構成する半
導体膜（特にａ−Ｓｉ膜）やａ−Ｓｉ膜上に形成された
エッチングストッパ用の絶縁膜）を設けることにより、
当該領域の膜厚を他の部分よりも厚くする。It should be noted that, in addition to the above-described invention, a configuration for reducing capacitive coupling between a signal line and another conductive region is as follows.
The following are mentioned. (A) In a region where a signal line and a scanning line intersect, a portion between the signal line and another wiring (scanning line, capacitance line, or the like) has a gate insulating film of the thin film transistor and another insulating property of the thin film transistor. By providing a constituent film (a semiconductor film (especially an a-Si film) constituting a channel region or an insulating film for an etching stopper formed on the a-Si film),
The thickness of the region is set to be thicker than other portions.
【００２０】（Ｂ）信号線と他の配線（走査線、容量線
等）が交差する領域において、他の配線の線幅を該他の
配線の他の領域の線幅よりも狭くする。上記構成（Ａ）
或いは（Ｂ）を採用することにより、信号線と他の配線
との交差部での容量カップリングを低減することがで
き、カップリングに基づく信号線のノイズを低減するこ
とができる。(B) In a region where a signal line and another wiring (scanning line, capacitance line, etc.) intersect, the line width of the other wiring is made smaller than the line width of the other region of the other wiring. The above configuration (A)
Alternatively, by adopting (B), it is possible to reduce capacitance coupling at the intersection of the signal line and another wiring, and reduce noise of the signal line based on the coupling.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 （第１実施形態）図１及び図２は、第１の実施形態に係
るＸ線検出装置（本例では間接変換型について示す。）
の１画素分に対応した構成を示したものであり、図１は
その平面構成について示した図、図２は図１のＡ−Ａ’
における断面構成について示した図である。Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIGS. 1 and 2 show an X-ray detection apparatus according to a first embodiment (in this example, an indirect conversion type is shown).
1 shows a configuration corresponding to one pixel, FIG. 1 is a diagram showing a planar configuration thereof, and FIG. 2 is an AA ′ of FIG.
FIG. 3 is a diagram showing a cross-sectional configuration in FIG.
【００２２】図１及び図２において、ガラス基板１１上
には信号線１２が形成されており、この信号線１１が形
成されたガラス基板上には下層側絶縁膜としてシリコン
酸化膜１３が形成されている。このシリコン酸化膜１３
上には、電荷読み出し用のａ−ＳｉＴＦＴ１のゲート電
極１４、走査線（アドレス線）１５及び蓄積容量線（蓄
積容量の電極部も含む）１６が同一の層に形成されてお
り、さらにこれらの上層側にはゲート絶縁膜１７が形成
されている。このゲート絶縁膜１７上には、ａ−ＳｉＴ
ＦＴ１のチャネル形成層となるａ−Ｓｉ膜１８が形成さ
れており、さらにその上にはストッパ絶縁膜（図示せ
ず）としてシリコン窒化膜が形成されている。ａ−Ｓｉ
膜１８の両端に対応した領域にはソース・ドレインとな
るｎ+ ａ−Ｓｉ膜（図示せず）が形成されており、この
ｎ+ ａ−Ｓｉ膜にはソース電極２１及びドレイン電極２
０が接続され、このドレイン電極２０は接続用電極１９
を介して信号線１２に接続されている。1 and 2, a signal line 12 is formed on a glass substrate 11, and a silicon oxide film 13 is formed as a lower insulating film on the glass substrate on which the signal line 11 is formed. ing. This silicon oxide film 13
A gate electrode 14, a scanning line (address line) 15 and a storage capacitor line (including the electrode portion of the storage capacitor) 16 of the a-Si TFT 1 for charge reading are formed on the same layer on the upper layer. A gate insulating film 17 is formed on the upper layer side. On this gate insulating film 17, a-SiT
An a-Si film 18 serving as a channel forming layer of the FT 1 is formed, and a silicon nitride film is further formed thereon as a stopper insulating film (not shown). a-Si
An n + a-Si film (not shown) serving as a source and a drain is formed in regions corresponding to both ends of the film 18, and the source electrode 21 and the drain electrode 2 are formed on the n + a-Si film.
0 is connected, and the drain electrode 20 is connected to the connection electrode 19.
Is connected to the signal line 12 via the.
【００２３】ゲート絶縁膜上１７には、上層側絶縁膜
（パシべーション膜等）２２が形成されており、この上
層側絶縁膜２２に設けた接続孔を介して上層側絶縁膜２
２上に画素電極２３が形成されている。なお、ここでは
蓄積容量線１６、画素電極２３及びこれらに挟まれた絶
縁膜により蓄積容量が形成されているが、画素電極２３
の代わりにソース電極２１を延伸させて蓄積容量の他方
の電極としてもよい。画素電極２３の上層側にはａ−Ｓ
ｉを用いた光電変換膜２４が形成され、さらにその上に
は上部電極２５が形成されている。An upper insulating film (a passivation film or the like) 22 is formed on the gate insulating film 17. The upper insulating film 2 is formed through a connection hole provided in the upper insulating film 22.
2, a pixel electrode 23 is formed. Here, the storage capacitor is formed by the storage capacitor line 16, the pixel electrode 23, and the insulating film interposed therebetween.
Instead, the source electrode 21 may be extended to serve as the other electrode of the storage capacitor. A-S on the upper layer side of the pixel electrode 23
A photoelectric conversion film 24 using i is formed, and an upper electrode 25 is further formed thereon.
【００２４】以下、図１及び図２に示した構造を作製す
るための製造工程について説明を行う。まず、ガラス基
板１１上に信号線１２として、ＭｏＷ又はＭｏＴａを３
０００オングストローム形成する。続いて、下層側絶縁
膜としてプラズマＣＶＤによりＳｉＯ2 膜１３を６００
０オングストローム堆積する。次に、ＭｏＷ膜を２５０
０オングストローム堆積し、これをパターニングしてゲ
ート電極１４、アドレス線１５及び容量線１６を形成す
る。Hereinafter, a manufacturing process for manufacturing the structure shown in FIGS. 1 and 2 will be described. First, MoW or MoTa is used as a signal line 12 on a glass substrate 11.
000 angstroms. Subsequently, an SiO 2 film 13 is formed as a lower insulating film by plasma CVD to a thickness of 600 nm.
0 Å is deposited. Next, a MoW film is applied for 250 minutes.
The gate electrode 14, the address line 15, and the capacitor line 16 are formed by depositing 0 Å and patterning this.
【００２５】次に、ゲート絶縁膜１７としてＳｉＯ2 膜
を３５００オングストローム、Ｓｉ3 Ｎ4 膜を５００オ
ングストローム積層形成する。このゲート絶縁膜１７上
にａ−Ｓｉ膜１８を５００オングストローム形成し、さ
らにその上にストッパ絶縁膜としてＳｉ3 Ｎ4 膜を２０
００オングストローム堆積する。続いて、裏面露光等に
よりレジストパターンを形成した後、このレジストパタ
ーンをマスクとしてエッチングを行うことによりゲート
上のみにＳｉ3 Ｎ4 膜を残す。次に、プラズマＣＶＤに
よりｎ+ ａ−Ｓｉ膜を５００オングストローム成膜す
る。続いて、このｎ+ ａ−Ｓｉ膜及びａ−Ｓｉ膜をエッ
チングして、ａ−Ｓｉ膜を島状に残す。その後、Ｍｏを
５００オングストローム、Ａｌを３５００オングストロ
ーム積層形成し、これをパターニングすることによりａ
−ＳｉＴＦＴのソース電極２１及びドレイン電極２０を
形成する。Next, a 3500 Å SiO 2 film and a 500 Å Si 3 N 4 film are stacked as the gate insulating film 17. An a-Si film 18 is formed on the gate insulating film 17 to a thickness of 500 angstroms, and an Si 3 N 4 film 20 is further formed thereon as a stopper insulating film.
00 Å is deposited. Subsequently, after a resist pattern is formed by back surface exposure or the like, etching is performed using the resist pattern as a mask to leave the Si 3 N 4 film only on the gate. Next, an n + a-Si film is formed to a thickness of 500 Å by plasma CVD. Subsequently, the n + a-Si film and the a-Si film are etched to leave the a-Si film in an island shape. Then, Mo is laminated to form a layer of 500 Å and Al is laminated to a layer of 3500 Å.
Forming a source electrode 21 and a drain electrode 20 of the SiTFT;
【００２６】次に、上層側絶縁膜２２として、Ｓｉ3 Ｎ
4 膜を２０００オングストロームさらにアクリル系感光
樹脂、オプトマーＰＣ又はＢＣＢを３μｍを形成し、こ
れにコンタクトホールを形成する。続いて、この絶縁膜
２２上にＩＴＯにより画素電極２３を形成する。その
後、ａ−Ｓｉ感光体膜２４を形成し、さらにその上にＡ
ｌで上部電極２５を形成する。Next, as the upper insulating film 22, Si 3 N
Four films are formed to 2000 Å, and an acrylic photosensitive resin, Optmer PC or BCB is formed to a thickness of 3 μm, and a contact hole is formed therein. Subsequently, a pixel electrode 23 is formed on the insulating film 22 by using ITO. Thereafter, an a-Si photoreceptor film 24 is formed, and A
1 forms the upper electrode 25.
【００２７】図１及び図２に示したような構造を採用す
ることにより、信号線１２と感光体膜２４との間には、
下層側絶縁膜１３、ゲート絶縁膜１７及び上層側絶縁膜
２２が介在することになる。したがって、絶縁膜の総膜
厚を厚くすることができ、信号線と画素電極及び感光体
膜との間のカップリングによるノイズを大幅に低減する
ことができる。特に、数ｋＶの高電圧が印加される感光
体上部電極及び強いＸ線により電位上昇した画素電極に
よる信号線ノイズを低減できる。また、信号線１２と走
査線１５及び蓄積容量線１６との間のカップリングによ
るノイズも大幅に低減することができる。なお、信号線
１２上にも画素電極２３を形成することにより、画素の
開口率を例えば１５％程度改善することができるため、
信号電流の割合を１５％程度増加させることができ、Ｓ
／Ｎ比をさらに改善することが可能である。By adopting the structure shown in FIGS. 1 and 2, the signal line 12 and the photosensitive film 24
The lower insulating film 13, the gate insulating film 17, and the upper insulating film 22 are interposed. Therefore, the total thickness of the insulating film can be increased, and noise due to coupling between the signal line, the pixel electrode, and the photosensitive film can be significantly reduced. In particular, it is possible to reduce signal line noise due to the upper electrode of the photoreceptor to which a high voltage of several kV is applied and the pixel electrode whose potential is increased by strong X-rays. Further, noise due to coupling between the signal line 12, the scanning line 15, and the storage capacitor line 16 can be significantly reduced. Note that by forming the pixel electrode 23 also on the signal line 12, the aperture ratio of the pixel can be improved by, for example, about 15%.
The ratio of the signal current can be increased by about 15%, and S
It is possible to further improve the / N ratio.
【００２８】（第２実施形態）図３及び図４は、第２の
実施形態に係るＸ線検出装置（本例ではＸ線を直接電荷
に変換する直接変換型について示す。）の１画素分に対
応した構成を示したものであり、図３はその平面構成を
示した図、図４は図３のＡ−Ａ’における断面構成を示
した図である。(Second Embodiment) FIGS. 3 and 4 show one pixel of an X-ray detection apparatus (in this example, a direct conversion type in which X-rays are directly converted into electric charges) according to a second embodiment. 3 is a diagram showing a plan configuration thereof, and FIG. 4 is a diagram showing a cross-sectional configuration along AA ′ of FIG.
【００２９】図３及び図４において、ガラス基板３１上
には信号線３２及び蓄積容量線３３が形成されており、
この信号３２等が形成されたガラス基板上には下層側絶
縁膜としてシリコン酸化膜３４が形成されている。この
シリコン酸化膜３４上には、電荷読み出し用ａ−ＳｉＴ
ＦＴ１のソース電極３７及びドレイン電極３６が形成さ
れており（保護用ａ−ＳｉＴＦＴ２のソース・ドレイン
電極も同時に形成されている）、電荷読み出し用ａ−Ｓ
ｉＴＦＴ１のソース電極３７は蓄積容量の上部電極へと
延伸し、ドレイン電極３６は接続用電極３５を介して信
号線３２に接続されている。また、下層側絶縁膜３４上
にはａ−ＳｉＴＦＴのチャネル形成層等になるａ−Ｓｉ
膜３８が形成されており、さらにその上層側にはゲート
絶縁膜３９が形成されている。このゲート絶縁膜３９上
には、電荷読み出し用ａ−ＳｉＴＦＴ１のゲート電極４
０、保護用ａ−ＳｉＴＦＴ２のゲート電極、走査線（ア
ドレス線）４１、保護用ａ−ＳｉＴＦＴ２の電源線（バ
イアス線）４２が形成されている。3 and 4, a signal line 32 and a storage capacitor line 33 are formed on a glass substrate 31.
On the glass substrate on which the signals 32 and the like are formed, a silicon oxide film 34 is formed as a lower insulating film. On the silicon oxide film 34, a-SiT for charge reading is used.
The source electrode 37 and the drain electrode 36 of the FT1 are formed (the source and drain electrodes of the protection a-Si TFT 2 are also formed at the same time), and the charge reading aS
The source electrode 37 of the iTFT 1 extends to the upper electrode of the storage capacitor, and the drain electrode 36 is connected to the signal line 32 via the connection electrode 35. On the lower insulating film 34, an a-Si TFT to be a channel forming layer of an a-Si TFT or the like is formed.
A film 38 is formed, and a gate insulating film 39 is further formed on the film 38. On the gate insulating film 39, the gate electrode 4 of the charge reading a-Si TFT 1 is formed.
0, a gate electrode of the protection a-Si TFT 2, a scanning line (address line) 41, and a power supply line (bias line) 42 of the protection a-Si TFT 2 are formed.
【００３０】さらに上層側には、上層側絶縁膜４３、４
４が形成されており、この絶縁膜４３、４４に設けた接
続孔を介して絶縁膜４４上に画素電極４５が形成されて
いる。画素電極４５の上層側にはａ−Ｓｅを用いたＸ線
電荷変換膜４６が形成され、さらにその上には上部電極
４７が形成されている。Further, on the upper layer side, upper layer insulating films 43, 4
4 are formed, and a pixel electrode 45 is formed on the insulating film 44 through connection holes formed in the insulating films 43 and 44. An X-ray charge conversion film 46 using a-Se is formed on the upper layer side of the pixel electrode 45, and an upper electrode 47 is further formed thereon.
【００３１】以下、図３及び図４に示した構造を作製す
るための製造工程について説明を行う。まず、ガラス基
板３１上に信号線３２及び容量線３３として、ＭｏＷ又
はＭｏＴａを３０００オングストローム形成する。続い
て、下層側絶縁膜３４としてプラズマＣＶＤによりＳｉ
Ｏ2 膜を６０００オングストローム堆積し、このＳｉＯ
2 膜にコンタクトホールを形成する。続いて、ＭｏＷを
２５００オングストローム成膜してこれをパターニング
することにより、ａ−ＳｉＴＦＴのソース電極３７及び
ドレイン電極３６を形成するとともに、蓄積容量の上部
電極を形成する。さらに、ソース及びドレイン電極に対
してＰＨ3 プラズマ処理を行う。次に、ａ−Ｓｉ膜３８
を１０００オングストローム成膜するが、このときソー
ス・ドレイン領域には上述したＰＨ3 プラズマ処理によ
りｎ+ ａ−Ｓｉ膜が形成される。Hereinafter, a manufacturing process for manufacturing the structure shown in FIGS. 3 and 4 will be described. First, MoA or MoTa is formed on the glass substrate 31 as the signal line 32 and the capacitor line 33 by 3000 Å. Subsequently, the lower insulating film 34 is made of Si by plasma CVD.
An O 2 film is deposited at 6000 Å, and the SiO 2
Form contact holes in the two films. Subsequently, MoW is formed into a film having a thickness of 2500 angstroms and is patterned to form the source electrode 37 and the drain electrode 36 of the a-Si TFT and to form the upper electrode of the storage capacitor. Further, PH 3 plasma processing is performed on the source and drain electrodes. Next, the a-Si film 38
Is formed in a thickness of 1000 angstroms. At this time, an n + a-Si film is formed in the source / drain region by the above-described PH 3 plasma treatment.
【００３２】次に、ゲート絶縁膜３９としてシリコン窒
化膜を３０００オングストローム形成する。続いて、Ａ
ｌ合金を３０００オングストローム形成してこれをパタ
ーニングすることにより、ゲート電極４０、アドレス線
４１、保護用ａ−ＳｉＴＦＴのバイアス線４２を形成す
る。この上に上層側絶縁膜として、ＳｉＮx 膜（パシべ
ーション膜）４３を３０００オングストローム、さらに
アクリル系感光樹脂、オプトマーＰＣ又はＢＣＢ（層間
絶縁膜）４４を３μｍ形成し、これらにコンタクトホー
ルを形成する。次に、ＩＴＯにより画素電極４５を形成
た後、Ｓｅを用いたＸ線電荷変換膜４６を形成し、さら
にその上にＡｌで上部電極４７を形成する。Then, a 3000 angstrom silicon nitride film is formed as the gate insulating film 39. Then, A
By forming an alloy of 3000 angstroms and patterning the same, a gate electrode 40, an address line 41, and a bias line 42 of a protective a-Si TFT are formed. An SiN x film (passivation film) 43 of 3000 Å and an acrylic photosensitive resin, Optmer PC or BCB (interlayer insulating film) 44 of 3 μm are formed thereon as an upper insulating film, and contact holes are formed therein. I do. Next, after forming the pixel electrode 45 by ITO, the X-ray charge conversion film 46 using Se is formed, and the upper electrode 47 is formed thereon by Al.
【００３３】図３及び図４に示したような構造を採用す
ることにより、信号線３２と画素電極４５及びＸ線電荷
変換膜４６との間には、下層側絶縁膜３４、ゲート絶縁
膜３９及び上層側絶縁膜４３，４４が介在することにな
る。したがって、信号線と画素電極及びＸ線電荷変換膜
との間のカップリングによるノイズを大幅に低減するこ
とができる。また、信号線３２と走査線４１及びバイア
ス線４２との間のカップリングによるノイズも低減する
ことができる。さらに、信号線３２と蓄積容量線３３と
が平行に配置されているため、信号線と蓄積容量線との
カップリングによるノイズも低減することが可能であ
る。なお、信号線３２上に画素電極４５を形成すること
により、画素の開口率を例えば１５％程度改善すること
ができるため、信号電流の割合を１５％程度増加させる
ことができ、Ｓ／Ｎ比をさらに改善することが可能であ
る。By adopting the structure shown in FIGS. 3 and 4, a lower insulating film 34 and a gate insulating film 39 are provided between the signal line 32 and the pixel electrode 45 and the X-ray charge conversion film 46. In addition, the upper insulating films 43 and 44 are interposed. Therefore, noise due to coupling between the signal line, the pixel electrode, and the X-ray charge conversion film can be significantly reduced. Further, noise due to coupling between the signal line 32 and the scanning line 41 and the bias line 42 can be reduced. Further, since the signal line 32 and the storage capacitor line 33 are arranged in parallel, noise due to coupling between the signal line and the storage capacitor line can be reduced. By forming the pixel electrode 45 on the signal line 32, the aperture ratio of the pixel can be improved by, for example, about 15%, so that the ratio of the signal current can be increased by about 15%, and the S / N ratio can be increased. Can be further improved.
【００３４】（第３実施形態）図５及び図６は、第３の
実施形態に係るＸ線検出装置の１画素分に対応した構成
を示したものであり、図５はその平面構成を示した図、
図６（ａ）は図５のＡ−Ａ’における断面構成、図６
（ｂ）は図５のＢ−Ｂ’における断面構成を示した図で
ある。本例では、容量線を信号線と平行に配置し、容量
線による浮遊容量を低減させている。(Third Embodiment) FIGS. 5 and 6 show a configuration corresponding to one pixel of an X-ray detector according to a third embodiment, and FIG. 5 shows a plan configuration thereof. Figure,
FIG. 6A is a sectional view taken along line AA ′ of FIG.
FIG. 6B is a diagram showing a cross-sectional configuration along BB ′ in FIG. 5. In this example, the capacitance line is arranged in parallel with the signal line to reduce the stray capacitance due to the capacitance line.
【００３５】なお、図５及び図６に示した例では、読み
出し用ａ−ＳｉＴＦＴ１、保護用ａ−ＳｉＴＦＴ２、画
素電極６３、信号線６１、走査線５５、蓄積容量線５
２、保護用ａ−ＳｉＴＦＴのバイアス線５６等が描かれ
ているが、実際には図６の構造の上層側にはパシべーシ
ョン膜、Ｘ線電荷変換膜、Ｘ線電荷変換膜の電極等も形
成されている。In the example shown in FIGS. 5 and 6, the readout a-Si TFT 1, the protection a-Si TFT 2, the pixel electrode 63, the signal line 61, the scanning line 55, and the storage capacitor line 5 are used.
2. Although a bias line 56 and the like of the protective a-Si TFT are drawn, a passivation film, an X-ray charge conversion film, electrodes of the X-ray charge conversion film, etc. Is also formed.
【００３６】機能について簡単に説明すると、蓄積容量
は画素電極６３と容量線５２の間に絶縁膜を挟んで構成
されており、Ｘ線の入射によってＸ線電荷変換膜で生成
された電荷が蓄積容量に蓄積され、読み出し用ＴＦＴ１
の絶縁破壊が起きない程度のある一定の電圧になると、
保護用ＴＦＴ２から電荷が画素外に流出し、読み出し用
ＴＦＴ１と蓄積容量に高電圧が印加されないようになっ
ている。この時の電荷の流出経路がバイアス線５６であ
り、このバイアス線５６の電位の設定によって保護用Ｔ
ＦＴ２からの電荷流出の開始電圧を変えることができ
る。各画素に蓄積された電荷は、走査線５５を走査する
ことにより、その走査線上の画素のそれぞれのＴＦＴ１
をオンにして信号線６１に取り出される。取り出された
電荷は増幅器（図示せず）に転送される。The function of the storage capacitor will be briefly described. The storage capacitor is formed by sandwiching an insulating film between the pixel electrode 63 and the capacitor line 52, and stores the charge generated by the X-ray charge conversion film upon incidence of X-rays. Readout TFT1 stored in capacitor
When the voltage reaches a certain level that does not cause dielectric breakdown,
The electric charge flows out of the pixel from the protection TFT 2 so that a high voltage is not applied to the read TFT 1 and the storage capacitor. The outflow path of the electric charge at this time is the bias line 56, and the protection T
The voltage at which charge starts flowing out of the FT2 can be changed. The electric charge accumulated in each pixel is scanned by the scanning line 55, so that each TFT 1
Is turned on to be taken out to the signal line 61. The extracted charge is transferred to an amplifier (not shown).
【００３７】次に、本例のさらに詳細な構成を説明す
る。ガラス基板５１上には、蓄積容量線５２が形成され
ており、その上層には絶縁膜５３が形成されている。た
だし、電圧供給線（図示せず）のコンタクト部等につい
てはこの絶縁膜５３は取り除かれている。絶縁膜５３上
には、読み出し用ａ−ＳｉＴＦＴ１のゲート電極５４、
保護用ａ−ＳｉＴＦＴ２のゲート電極、走査線５５、保
護用ａ−ＳｉＴＦＴ２の電源線（バイアス線）５６が形
成され、さらに図示しない引き出し用パッドも同時に形
成されている。これらの上層には、ゲート絶縁膜５７が
形成されている。但し、引き出し用パット部や保護用ト
ランジスタ等のスルーホール部については、ゲート絶縁
膜は取り除かれている。Next, a more detailed configuration of this embodiment will be described. A storage capacitance line 52 is formed on a glass substrate 51, and an insulating film 53 is formed thereon. However, the insulating film 53 is removed from a contact portion of a voltage supply line (not shown). On the insulating film 53, a gate electrode 54 of the a-Si TFT 1 for reading,
A gate electrode of the protection a-Si TFT 2, a scanning line 55, a power supply line (bias line) 56 of the protection a-Si TFT 2 are formed, and a drawing pad (not shown) is also formed at the same time. On these layers, a gate insulating film 57 is formed. However, the gate insulating film has been removed from the through-holes such as the lead pad and the protection transistor.
【００３８】ゲート絶縁膜５７上には、画素電極６３が
読み出し用ＴＦＴ１と保護用ＴＦＴ２を除いた画素内に
形成されている。読み出し用ＴＦＴ１については、ゲー
ト絶縁膜５７の上層にａ−Ｓｉ膜５８、エッチングスト
ッパ−用のシリコン窒化膜５９、ｎ+ ａ−Ｓｉ膜６０が
形成されており、ｎ+ ａ−Ｓｉ膜６０上にはソース電極
６２及びドレイン電極６１が形成されている（保護用Ｔ
ＦＴについても同様の構成になっている）ソース及びド
レイン電極に用いられる金属により、ソース及びドレイ
ン電極の形成工程と同時に、上記画素電極６３、信号線
６１、引き出し用パッド（図示せず）、電圧供給線（図
示せず）等も形成される。On the gate insulating film 57, the pixel electrode 63 is formed in the pixel except for the readout TFT1 and the protection TFT2. In the reading TFT 1, an a-Si film 58, a silicon nitride film 59 for an etching stopper, and an n + a-Si film 60 are formed on the gate insulating film 57, and are formed on the n + a-Si film 60. Has a source electrode 62 and a drain electrode 61 formed thereon.
The FT has the same configuration. By using the metal used for the source and drain electrodes, the pixel electrode 63, the signal line 61, the lead-out pad (not shown), the voltage, Supply lines (not shown) and the like are also formed.
【００３９】さらに上層側には、パシべーション膜、Ｘ
線電荷変換膜、上部電極等が形成されているが、図では
省略している。本例によれば、信号線と蓄積容量線とが
平行に配置されているため、信号線と蓄積容量線とが交
差することによるカップリングの影響を抑えることがで
き、信号線のノイズを低減することが可能である。Further, on the upper layer side, a passivation film, X
Although a line charge conversion film, an upper electrode and the like are formed, they are omitted in the figure. According to this example, since the signal line and the storage capacitor line are arranged in parallel, the influence of the coupling caused by the intersection of the signal line and the storage capacitor line can be suppressed, and the noise of the signal line is reduced. It is possible to
【００４０】なお、図５及び図６に示した例以外に、保
護用トランジスタのバイアス線５６の上部にまで画素電
極６３を形成したものも考えられる。こうすることによ
り、画素の有効領域をより広くする事が出来る。また、
図５及び図６に示した例では信号線を上層側に設けた
が、容量線と平行であれば他の層に設けてもよい。ま
た、保護用トランジスタのバイアス線を信号線と平行に
配置してもよく、信号線とバイアス線とのカップリング
を低減することができる。In addition to the examples shown in FIGS. 5 and 6, a pixel electrode 63 may be formed even above the bias line 56 of the protection transistor. By doing so, the effective area of the pixel can be made wider. Also,
Although the signal lines are provided on the upper layer side in the examples shown in FIGS. 5 and 6, they may be provided on other layers as long as they are parallel to the capacitor lines. Further, the bias line of the protection transistor may be arranged in parallel with the signal line, so that the coupling between the signal line and the bias line can be reduced.
【００４１】また、図５及び図６に示した例では、保護
用ＴＦＴとして１個のＴＦＴを使用している例を上げた
が、直列に２個以上のＴＦＴを並べて保護用ＴＦＴから
のリーク電流を抑えるもの、保護用ＴＦＴ自体に低リー
ク対策を施したものも考えられる。また、ＴＦＴの配置
位置も画素内で適宜変更可能である。In the examples shown in FIGS. 5 and 6, one TFT is used as the protection TFT. However, two or more TFTs are arranged in series to prevent leakage from the protection TFT. It is also conceivable that the current is suppressed or that the protection TFT itself is provided with a low leakage countermeasure. Further, the arrangement position of the TFT can be appropriately changed within the pixel.
【００４２】なお、上記第１〜第３の実施形態において
（後述する実施形態でも基本的には同様）、ゲート電
極、ソース・ドレイン電極、走査線、信号線、容量線、
バイアス線、画素電極等に用いる金属としては、例えば
Ｔｉ，Ｃｒ，Ｔａ，Ｍｏ，ＭｏＷ，ＭｏＴａ，Ａｌ，Ｉ
ＴＯ，Ａｌ合金（特に、Ａｌ−Ｚｒ，Ａｌ−Ｎｄ，Ａｌ
−Ｙ合金）、これらの金属の積層構造等が考えられる。In the first to third embodiments (which are basically the same in the embodiments described later), gate electrodes, source / drain electrodes, scanning lines, signal lines, capacitance lines,
Examples of the metal used for the bias line, the pixel electrode and the like include Ti, Cr, Ta, Mo, MoW, MoTa, Al, I
TO, Al alloy (especially Al-Zr, Al-Nd, Al
-Y alloy), a laminated structure of these metals, and the like.
【００４３】ゲート電極や走査線に対しては、ＭｏＷや
ＭｏＴａは、ＴＦＴのゲート部にテーパーをつけてのエ
ッチングが可能なことから、その上層に積層されるゲー
ト絶縁膜が段切れを起こさないように形成することがで
きる。また、Ａｌ合金を用いた場合には、Ａｌのみの場
合に高温工程で発生するヒロックを防止することが出来
るので、Ｘ線検出器の大型化を考えた場合には好ましい
材料といえる。また、蓄積容量線を形成する金属も同様
の理由から、ＭｏＷやＭｏＴａ、或いはＡｌ合金を用い
ることが好ましい。また、信号線として用いる金属に
は、特に低抵抗化が望まれるため、ＡｌやＡｌを使つた
積層構造、Ａｌ合金等を用いることが好ましい。With respect to the gate electrode and the scanning line, MoW and MoTa can be etched by tapering the gate portion of the TFT, so that the gate insulating film stacked thereover does not break. It can be formed as follows. In addition, when an Al alloy is used, hillocks generated in a high-temperature step can be prevented when only Al is used, and therefore, it can be said that it is a preferable material in view of an increase in the size of the X-ray detector. For the same reason, it is preferable to use MoW, MoTa, or an Al alloy for the metal forming the storage capacitor line. In addition, since it is particularly desired to reduce the resistance of the metal used as the signal line, it is preferable to use Al, a laminated structure using Al, an Al alloy, or the like.
【００４４】ゲート絶縁膜としては、ＳｉＯ2 ，ＳｉＮ
x ，ＳｉＯx Ｎy が考えられるが、これらの積層構造で
もよい。パシべーション膜や層間絶縁膜としては、無機
絶縁膜として例えばＳｉＯ2 膜やＳｉＮx 膜、有機絶縁
膜として例えばポリイミド類，ＢＣＢ，オプトマー，黒
レジスト，フッ素系樹脂等が使用でき、これらを積層し
てもよい。また、これらの樹脂は感光性である方がパタ
ーン形成が容易で工程が減るため好ましい。As the gate insulating film, SiO 2 , SiN
x and SiO x N y are conceivable, but a laminated structure of these may be used. As the passivation film or the interlayer insulating film, for example, an SiO 2 film or a SiN x film can be used as an inorganic insulating film, and polyimides, BCB, Optmer, black resist, fluorine resin, or the like can be used as an organic insulating film. May be. In addition, it is preferable that these resins are photosensitive because pattern formation is easy and steps are reduced.
【００４５】また、ＴＦＴとしては、逆スタガ型のエッ
チングストッパー・タイプの他、バックチャネルカット
・タイプのもの等を用いることができる。ＴＦＴを形成
するＳｉとしては、アモルファスシリコンの他にポリ・
シリコンを用いてもよく、ポリシリコンを用いた場合に
は周辺回路を同じガラス基板上に形成してもよい。ま
た、画素内に蓄積された電荷をＴＦＴのオン／オフを利
用して読み出す方式の他に、ソースフォロアの原理を用
いた非破壊読み出しの方式を用いることも可能である。As the TFT, a back channel cut type TFT or the like can be used in addition to the inverted stagger type etching stopper type. As the Si for forming the TFT, besides amorphous silicon, poly-Si
Silicon may be used, and when polysilicon is used, peripheral circuits may be formed on the same glass substrate. In addition to the method of reading out the charge accumulated in the pixel by using ON / OFF of the TFT, a non-destructive reading method using the principle of a source follower can be used.
【００４６】（第４実施形態）図１３は第４の実施形態
の一例について、その等価回路構成を示した図である。
本実施形態も第３の実施形態と同様、容量線を信号線と
平行に配置したものである。(Fourth Embodiment) FIG. 13 is a diagram showing an equivalent circuit configuration of an example of the fourth embodiment.
In the present embodiment, like the third embodiment, the capacitance lines are arranged in parallel with the signal lines.
【００４７】図１３において、２０１は読み出し用ａ−
ＳｉＴＦＴ、２０２はＸ線電荷変換膜、２０３は保護ダ
イオード（例えば保護用ａ−ＳｉＴＦＴで構成され
る）、２０４は蓄積容量、２０５は走査線、２０６は信
号線、２０７は蓄積容量線、２０８は保護用ａ−ＳｉＴ
ＦＴのバイアス線、２０９はＸ線電荷変換膜への高電圧
供給線であり、これらの基本的な構成については第３の
実施形態等と同様である。２１０は検出アンプあり、２
１１は複数の検出アンプ２１０で構成された信号検出回
路（集積回路で構成されている）を示している。In FIG. 13, reference numeral 201 denotes a-
SiTFT, 202 is an X-ray charge conversion film, 203 is a protection diode (for example, composed of a protection a-SiTFT), 204 is a storage capacitor, 205 is a scanning line, 206 is a signal line, 207 is a storage capacitance line, and 208 is a storage capacitor line. A-SiT for protection
An FT bias line 209 is a high voltage supply line to the X-ray charge conversion film, and their basic configuration is the same as that of the third embodiment. 210 is a detection amplifier, 2
Reference numeral 11 denotes a signal detection circuit (configured by an integrated circuit) configured by a plurality of detection amplifiers 210.
【００４８】図１３の構成では、信号検出回路２１１の
入力部まで信号線２０６と容量線２０７が平行に配線さ
れている。各信号線２０６は信号検出回路２１１内の検
出アンプ２１０の一方の入力端子に接続され、各容量線
２０７は検出アンプ２１０の他方の入力端子に接続され
ている。このような構成により、信号線２０６と容量線
２０７との電位差が常に一定となるため、容量線の電圧
変動による雑音の増加が抑えられ、雑音の少ない良好な
画像を検出することができる。In the configuration shown in FIG. 13, the signal line 206 and the capacitor line 207 are wired in parallel to the input portion of the signal detection circuit 211. Each signal line 206 is connected to one input terminal of a detection amplifier 210 in the signal detection circuit 211, and each capacitance line 207 is connected to the other input terminal of the detection amplifier 210. With such a configuration, the potential difference between the signal line 206 and the capacitor line 207 is always constant, so that an increase in noise due to voltage fluctuation of the capacitor line is suppressed, and a good image with less noise can be detected.
【００４９】なお、図１３では、信号線２０６と容量線
２０７は模式的に同一パターン上に示しているが、信号
線２０６及び容量線２０７と信号検出回路２１１との接
続には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣ
Ｐ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、Ｆ
ＰＣケーブルによる接続等が考えられ、いずれの場合も
上記構成を実現することができ、同様の効果を奏するこ
とができる。In FIG. 13, the signal line 206 and the capacitance line 207 are schematically shown on the same pattern, but the connection between the signal line 206 and the capacitance line 207 and the signal detection circuit 211 is made by COG (Chip). On Glass), TC
P (Tape Carrier Package), F
A connection using a PC cable or the like is conceivable. In any case, the above configuration can be realized, and the same effect can be obtained.
【００５０】図１４は第４の実施形態の他の例につい
て、その等価回路構成を示した図である。図１３に示し
た構成要素に対応する構成要素には同一番号を付してい
る（他図も同様）。本実施形態も図１３の実施形態と同
様、容量線を信号線と平行に配置したものである。FIG. 14 is a diagram showing an equivalent circuit configuration of another example of the fourth embodiment. Components corresponding to the components shown in FIG. 13 are denoted by the same reference numerals (the same applies to other drawings). In the present embodiment, similarly to the embodiment of FIG. 13, the capacitance lines are arranged in parallel with the signal lines.
【００５１】図１４の例では、検出アンプ２１０の入力
までの配線段階において複数本の容量線２０７を纏め、
検出アンプ２１０の入力端子には纏められた後の容量線
が入力されている。図１４の例では、一つの信号検出回
路（例えば一つの集積回路チップ）２１１で検出される
各画素に接続する各容量線を一つに纏めており、他の信
号検出回路で検出される各画素に接続する各容量線は他
の検出回路に対して纏められている。容量線を纏める位
置は画素が配列されたアレイ領域の外側であることが好
ましい。図１４の例では容量線２０７を信号検出回路２
１１に入力する前に纏めているが、信号検出回路２１１
に入力した後に検出アンプ２１０に入力する前に纏める
ようにしてもよい。In the example of FIG. 14, a plurality of capacitance lines 207 are put together in a wiring stage up to the input of the detection amplifier 210.
The combined capacitance lines are input to the input terminal of the detection amplifier 210. In the example of FIG. 14, each capacitance line connected to each pixel detected by one signal detection circuit (for example, one integrated circuit chip) 211 is combined into one, and each capacitance line detected by another signal detection circuit is integrated. Each capacitance line connected to the pixel is collected for another detection circuit. It is preferable that the position where the capacitance lines are put together is outside the array region in which the pixels are arranged. In the example of FIG. 14, the capacitance line 207 is connected to the signal detection circuit 2
Before inputting the signal to the signal detection circuit 211, the signal detection circuit 211
May be combined before input to the detection amplifier 210 after input to the detection amplifier 210.
【００５２】本例においても、信号線２０６と容量線２
０７との電位差が常に一定となるため、容量線の電圧変
動による雑音の増加が抑えられ、雑音の少ない良好が画
像を検出することができる。Also in this example, the signal line 206 and the capacitance line 2
Since the potential difference from 07 is always constant, an increase in noise due to voltage fluctuation of the capacitor line is suppressed, and an image with good noise can be detected.
【００５３】なお、図１４では図１３の例と同様、信号
線２０６と容量線２０７は模式的に同一パターン上に示
しているが、信号線２０６及び容量線２０７と信号検出
回路２１１との接続には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）、ＦＰＣケーブルによる接続等が考えら
れ、いずれの場合も上記構成を実現することができ、同
様の効果を奏することができる。In FIG. 14, as in the example of FIG. 13, the signal line 206 and the capacitance line 207 are schematically shown on the same pattern, but the connection between the signal line 206 and the capacitance line 207 and the signal detection circuit 211 is performed. COG (Chip On G)
las), TCP (Tape Carrier Pa)
Cage), connection by an FPC cable, and the like are conceivable. In each case, the above configuration can be realized, and the same effect can be obtained.
【００５４】（第５実施形態）図１６は第５の実施形態
について、その等価回路構成を示した図である。本実施
形態は、保護ダイオード２０３に基準電位を与えるバイ
アス線２０８が複数の画素が配列されたアレイ領域の外
側で纏められ、アレイ領域外に設けた電源２３１と接続
されているものである。(Fifth Embodiment) FIG. 16 is a diagram showing an equivalent circuit configuration of the fifth embodiment. In the present embodiment, a bias line 208 for applying a reference potential to the protection diode 203 is collected outside an array region in which a plurality of pixels are arranged, and is connected to a power supply 231 provided outside the array region.
【００５５】保護ダイオードは一定電圧以上になるとオ
ン動作するものであり、必要以上の電荷が蓄積されるこ
とによるＴＦＴの破壊を防止する働きを有している。保
護ダイオードがオン状態になるとバイアス線に電流が流
れて電荷をアレイ外に放出させるが、バイアス線の抵抗
による基準電位の変動や発熱等の問題を回避するため
に、バイアス線はできるだけ低抵抗にする必要がある。The protection diode is turned on when the voltage becomes equal to or higher than a predetermined voltage, and has a function of preventing the TFT from being destroyed due to the accumulation of unnecessary charges. When the protection diode is turned on, a current flows through the bias line to discharge electric charges to the outside of the array. There is a need to.
【００５６】そこで本例では、図１６に示すように、外
部電源２３１との接続を複数点でとる構成を採用してい
る。バイアス線２０８の配線幅は数１００μｍ程度が限
界であるため、並列配線とすることで低抵抗化してい
る。外部電源２３１との接続は走査線駆動ＩＣ２３２が
実装されているＴＣＰ２３３からとることにより、特別
なケーブルやパッド等を使用しなくても接続可能であ
る。Therefore, in this example, as shown in FIG. 16, a configuration is adopted in which connection with the external power supply 231 is made at a plurality of points. Since the wiring width of the bias line 208 is limited to about several 100 μm, the resistance is reduced by using parallel wiring. The connection with the external power supply 231 is made from the TCP 233 on which the scanning line driving IC 232 is mounted, so that the connection can be made without using a special cable or pad.
【００５７】本例の構成を用いることにより、保護ダイ
オードの動作による基準電位の変動や発熱等を抑制する
ことができるため、ＴＦＴアレイの破壊等を防止するこ
とができる。By using the configuration of this embodiment, fluctuations in the reference potential and heat generation due to the operation of the protection diode can be suppressed, so that destruction of the TFT array and the like can be prevented.
【００５８】（第６実施形態）図１５は第６の実施形態
について、その等価回路構成を示した図である。本実施
形態は、信号線と容量結合している他の配線との結合容
量を回路的に低減するものである。他の配線の電位を信
号線の電位変化と同じだけ変化させることで、結合容量
の両端の電位差変化がゼロになるため、結合容量へ流入
する電荷或いは結合容量から流出する電荷をなくすこと
ができる。したがって、実質的に結合容量が極めて小さ
くなったことと同等にすることができる。これにより、
信号線の寄生配線容量が減少し、配線容量に起因する雑
音発生量（配線容量値にほぼ比例）を極めて小さなもの
とすることができる。(Sixth Embodiment) FIG. 15 is a diagram showing an equivalent circuit configuration of the sixth embodiment. In the present embodiment, the coupling capacitance between the signal line and another wiring that is capacitively coupled is reduced in terms of a circuit. By changing the potential of the other wiring by the same amount as the change in the potential of the signal line, the change in the potential difference between both ends of the coupling capacitor becomes zero, so that the charge flowing into or out of the coupling capacitor can be eliminated. . Therefore, it can be made substantially equivalent to the case where the coupling capacity becomes extremely small. This allows
The parasitic wiring capacitance of the signal line is reduced, and the amount of noise generated by the wiring capacitance (substantially proportional to the wiring capacitance value) can be made extremely small.
【００５９】以下、図１５を参照して具体的に説明す
る。この例は、信号線に高入力インピーダンスのバッフ
ァアンプを接続し、そのアンプの出力で他の配線の電位
供給源を制御するものである。ここでは走査線との容量
結合を減少させるために、ゲートドライバＩＣに適用
し、バッファアンプの出力でゲートドライバＩＣのオフ
電位を制御している。ＴＦＴアレイの動作上、オフ電位
である期間がほとんどであるため、オフ電位を制御する
ことが効果的である。Hereinafter, a specific description will be given with reference to FIG. In this example, a buffer amplifier having a high input impedance is connected to a signal line, and an output of the amplifier controls a potential supply source of another wiring. Here, in order to reduce capacitive coupling with a scanning line, the present invention is applied to a gate driver IC, and the off-potential of the gate driver IC is controlled by the output of a buffer amplifier. Since the off-potential is almost the same as the operation of the TFT array, controlling the off-potential is effective.
【００６０】まず、バッファアンプ２２２で信号線電位
を受け、その出力をゲートオフ電位を作成するアンプ２
２３に入力して加算する。つまり、元々のゲートオフ電
位に信号線電位が加算された電位が出力されるので、上
記の効果を得ることができる。各アンプの周波数帯域
は、対象とする減少させたい雑音の周波数帯域と同等ま
で有していることが好ましい。First, the buffer amplifier 222 receives the signal line potential, and outputs the signal to the amplifier 2 for generating the gate-off potential.
23 and add. That is, since the potential obtained by adding the signal line potential to the original gate-off potential is output, the above effect can be obtained. It is preferable that the frequency band of each amplifier has the same frequency band as the frequency band of the noise to be reduced.
【００６１】なお、ここでは信号線とゲート線との結合
容量を減少させる例を示したが、その他にも容量線やバ
イアス線など、大きな結合容量を有する配線に対しても
同様に適用可能である。Although the example in which the coupling capacitance between the signal line and the gate line is reduced has been described here, the present invention can be similarly applied to a wiring having a large coupling capacitance, such as a capacitance line or a bias line. is there.
【００６２】（第７実施形態）図９はＸ線撮像装置（直
接変換方式のＸ線撮像装置）の全体構成を示した図であ
り、図１０は図９に示したａ−ＳｉＴＦＴアレイ部の断
面構成を示した図である。(Seventh Embodiment) FIG. 9 is a view showing the overall configuration of an X-ray imaging device (direct conversion type X-ray imaging device), and FIG. 10 is a diagram showing an a-Si TFT array unit shown in FIG. FIG. 3 is a diagram showing a cross-sectional configuration.
【００６３】ここでは、ａ−ＳｉＴＦＴの例として逆ス
タガ型ＴＦＴの構造を示している。また、説明では画素
内のＴＦＴを電荷読み出し用のＴＦＴで説明している
が、画素内に電荷読み出し用ＴＦＴの他に高電圧保護ダ
イオード用ＴＦＴがある場合についても、電荷読み出し
用ＴＦＴと高電圧保護ダイオード用ＴＦＴは同じレイヤ
で形成されるため、本例の場合と同様に説明可能であ
る。Here, the structure of an inverted staggered TFT is shown as an example of an a-Si TFT. In the description, the TFT in the pixel is described as a charge reading TFT. However, even in the case where the pixel includes a high voltage protection diode TFT in addition to the charge reading TFT, the charge reading TFT and the high voltage Since the protection diode TFT is formed in the same layer, it can be described similarly to the case of this example.
【００６４】図９はa −ＳｉＴＦＴを用いた撮像装置の
全体構成図である。Ｘ線源１５１から照射されたＸ線は
被検体１５２を通過し、ａ−ＳｉＴＦＴ撮像デバイス１
５３に入射する。ａ−ＳｉＴＦＴ撮像デバイス１５３
は、ａ−Ｓｅ等を用いたＸ線電荷変換膜の下層側に２次
元に配列されたａ−ＳｉＴＦＴが形成されたアレイ部、
ａ−ＳｉＴＦＴをオン・オフする走査線駆動回路、被検
体１５２を通過したＸ線をＸ線量に対応したアナログ電
気信号に変換する信号検出回路等で構成されている。FIG. 9 is an overall configuration diagram of an image pickup apparatus using an a-Si TFT. The X-rays emitted from the X-ray source 151 pass through the subject 152, and the a-Si TFT imaging device 1
It is incident on 53. a-SiTFT imaging device 153
Is an array portion in which a-Si TFTs are two-dimensionally arranged on the lower layer side of an X-ray charge conversion film using a-Se or the like;
It comprises a scanning line drive circuit for turning on / off the a-Si TFT, a signal detection circuit for converting X-rays passing through the subject 152 into analog electric signals corresponding to the X-ray dose, and the like.
【００６５】変換されたアナログ信号は時系列的にＡ／
Ｄ変換部１５７によりデジタル変換され、イメージメモ
リ１５８に記憶される。イメージメモリ１５８は１もし
くは数画像分のデータを記憶することが出来、制御部１
６３からの制御信号で特定されるアドレスにデータを順
次記憶する。演算処理部１５９ではイメージメモリ１５
８からデータを取り出して演算し、演算結果を再びイメ
ージメモリ１５８に入力する。演算されたイメージメモ
リ１５８のデータは、Ｄ／Ａ変換部１６０によりアナロ
グ信号に変換され、モニタ１６１にＸ線像として表示さ
れる。The converted analog signal is A /
The data is digitally converted by the D conversion unit 157 and stored in the image memory 158. The image memory 158 can store data for one or several images,
The data is sequentially stored at the address specified by the control signal from 63. In the arithmetic processing unit 159, the image memory 15
8, and the operation is performed, and the operation result is input to the image memory 158 again. The calculated data in the image memory 158 is converted into an analog signal by the D / A converter 160 and displayed on the monitor 161 as an X-ray image.
【００６６】画素に蓄積された電荷は図１７に示す検出
アンプ２４１に転送されるが、検出アンプ２４１は高抵
抗入力になっている。したがって、微弱な外乱であって
も出力に影響し、画質劣化の原因となる。外乱の要因と
して走査線２０５からの雑音があげられる。走査線は信
号線２０６と絶縁膜を介して交差し、容量２４２が形成
されることになるが、走査線駆動回路の電源電位が変動
すると交差部の容量２４２に電荷が現れ、この電荷も検
出アンプ２４１に転送されることになる。画素に蓄積さ
れる電荷もほぼ同等のオーダーになるため、交差部から
の電荷は画質劣化の大きな要因となっている。The charge accumulated in the pixel is transferred to the detection amplifier 241 shown in FIG. 17, and the detection amplifier 241 has a high resistance input. Therefore, even a weak disturbance affects the output and causes deterioration of image quality. The noise from the scanning line 205 is a factor of the disturbance. The scanning line intersects with the signal line 206 via the insulating film to form a capacitor 242. When the power supply potential of the scanning line driver circuit fluctuates, charges appear in the capacitor 242 at the intersection, and this charge is also detected. The data is transferred to the amplifier 241. Since the electric charge accumulated in the pixel is almost of the same order, the electric charge from the intersection part is a major cause of image quality deterioration.
【００６７】以下、図１０によりアレイ部の製造工程に
ついて説明する。シリコンウェハやガラス基板７１上に
ＭｏＴａやＭｏＷのような高融点金属を堆積した後、こ
れをパターニングしてゲート電極７２、走査線７３、補
助電極（蓄積容量電極）７４を形成する。次にゲート電
極７２、走査線７３、補助電極７４が形成された構造の
上にゲート絶縁膜７５（ＳｉＯｘ或いはＳｉＮｘ）を堆
積する。さらに、ａ−Ｓｉ膜７６とＳｉＮｘから成るエ
ッチングストッパ用絶縁膜７７を堆槓し、これらをパタ
−ニングする。ａ−Ｓｉ膜７６およびエッチングストッ
パ用絶縁膜７７は通常ＴＦＴ上にのみ形成するが、本例
ではＴＦＴ部に加え走査線７３と信号線７８との交差部
にも、ａ−Ｓｉ膜７６、エッチングストッパ層７７を形
成する構造にする。Hereinafter, the manufacturing process of the array portion will be described with reference to FIG. After depositing a high melting point metal such as MoTa or MoW on a silicon wafer or a glass substrate 71, this is patterned to form a gate electrode 72, a scanning line 73, and an auxiliary electrode (storage capacitor electrode) 74. Next, a gate insulating film 75 (SiOx or SiNx) is deposited on the structure on which the gate electrode 72, the scanning line 73, and the auxiliary electrode 74 are formed. Further, an a-Si film 76 and an insulating film 77 for etching stopper made of SiNx are deposited and patterned. The a-Si film 76 and the etching stopper insulating film 77 are usually formed only on the TFT. In this example, the a-Si film 76 and the etching film are formed not only on the TFT portion but also on the intersection of the scanning line 73 and the signal line 78. The structure is such that the stopper layer 77 is formed.
【００６８】次に、Ａｌ、Ｍｏ等の金属によりＴＦＴの
ソース電極７９、ドレイン電極８０、および信号線７８
を形成する。信号線７８を形成した後に有機膜８１を形
成し、さらに有機膜８１上にＡｌ、Ａｌ合金、Ｔｉ等の
金属やＩＴＯにより画素電極８２を形成し、画素電極８
２上にＸ線を電子に変換するＸ線電荷変換膜８３（ａ−
Ｓｅ等で形成される）を積層する。最後にＸ線電荷変換
膜８３上に高電圧供給用電極８４を形成する。Next, the source electrode 79, the drain electrode 80, and the signal line 78 of the TFT are made of a metal such as Al or Mo.
To form After forming the signal line 78, an organic film 81 is formed, and a pixel electrode 82 is formed on the organic film 81 by using a metal such as Al, an Al alloy, or Ti or ITO.
X-ray charge conversion film 83 (a-
(Formed of Se or the like). Finally, a high voltage supply electrode 84 is formed on the X-ray charge conversion film 83.
【００６９】以上の構成からなるＸ線撮像装置の信号線
・走査線交差部容量Ｃs-g は、図１１（ｂ）に示すよう
に、絶縁膜７５による容量Ｃ1 の他に、ａ−Ｓｉ膜７６
およびエッチングストッパ用絶縁膜７７による容量Ｃ2
、Ｃ3 が直列に接続していることになる。ここで、絶
縁膜７５のみの場合（図１１ａ）と、絶縁膜７５にさら
にａ−Ｓｉ膜７６およびエッチングストッパ用絶縁膜７
７を積層した場合（図１１ｂ）の交差部容量について計
算する。As shown in FIG. 11 (b), the capacitance Cs-g of the signal line / scanning line intersection of the X-ray imaging apparatus having the above-described structure is different from the capacitance C1 of the insulating film 75 and the a-Si film. 76
And the capacitance C2 of the etching stopper insulating film 77.
, C3 are connected in series. Here, in the case of only the insulating film 75 (FIG. 11A), the insulating film 75 is further provided with an a-Si film 76 and an insulating film 7 for etching stopper.
7 are calculated (FIG. 11b).
【００７０】ここでは、例えば走査線幅、信号線幅とも
１０μｍ（交差部面積Ｓ＝１００μｍ2 ）、絶縁膜７５
の膜厚ｄ1 を０．３μｍ、比誘電率ε1 を５、ａ−Ｓｉ
膜７６の膜厚ｄ2 を５０μｍ、比誘電率ε2 を１１、エ
ッチングストッパ用絶縁膜７７の膜厚ｄ3 を０．３μ
ｍ、比誘電率ε3 を６と仮定すると、図１１（ａ）の場
合の交差部の容量Ｃは、 Ｃ＝Ｃ1 ＝ε1 ε0 Ｓ／ｄ1 ＝5x8.854x10-12 x(10x10 -6) 2 ／0.3x10-6＝14.8［ｆＦ］ と計算される。走査線数が１０００本の場合、信号線に
は１４．８［ｐＦ］の交差部容量が存在することにな
り、走査線駆動回路の電源電位が１ｍＶ変動しても１
４．８［ｆＣ］の電荷が信号検出回路側に生じてしま
う。画素に蓄積される電荷もほぼ同等のオーダーであ
り、走査線交差部からの電荷は画質劣化の原因の大きな
要因となっている。Here, for example, both the scanning line width and the signal line width are 10 μm (intersection area S = 100 μm 2 ), and the insulating film 75
Of 0.3 μm, relative dielectric constant ε1 of 5, a-Si
The thickness d2 of the film 76 is 50 μm, the relative dielectric constant ε2 is 11, and the thickness d3 of the insulating film 77 for etching stopper is 0.3 μm.
Assuming that m and the relative dielectric constant ε3 are 6, the capacitance C at the intersection in the case of FIG. 11A is C = C1 = ε1ε0 S / d1 = 5 × 8.854 × 10 −12 x (10 × 10 −6 ) 2 / 0.3 × 10 −6 = 14.8 [fF] is calculated. When the number of scanning lines is 1,000, the signal line has an intersection capacitance of 14.8 [pF], and even if the power supply potential of the scanning line driving circuit fluctuates by 1 mV, 1
An electric charge of 4.8 [fC] is generated on the signal detection circuit side. The electric charge accumulated in the pixel is almost of the same order, and the electric charge from the intersection of the scanning lines is a major cause of image quality deterioration.
【００７１】これに対し、図１１（ｂ）のように絶縁膜
７５の上にａ−Ｓｉ膜７６とエッチングストッパ用絶縁
膜７７をさらに堆積させた場合は、各絶縁膜容量の直列
接続となり、交差部容量Ｃ’は、 Ｃ’＝Ｃ1 Ｃ2 Ｃ3 ／（Ｃ2 Ｃ3 ＋Ｃ3 Ｃ1 ＋Ｃ1 Ｃ2 ） ＝ε1 ε2 ε3 ε0 Ｓ／（ε2 ε3 ｄ1 ＋ε3 ε1 ｄ2 ＋ε1 ε2 ｄ3 ） ＝７．７［ｆＦ］ となり、およそ半分に低減される。On the other hand, when an a-Si film 76 and an etching stopper insulating film 77 are further deposited on the insulating film 75 as shown in FIG. 11B, the capacitance of each insulating film is connected in series. The intersection capacitance C 'is as follows: C' = C1 C2 C3 / (C2 C3 + C3 C1 + C1 C2) =. Epsilon.1 .epsilon.2 .epsilon.3 .epsilon.0 S / (. Epsilon.2 .epsilon.3 d1 + .epsilon.3 .epsilon.1 d2 + .epsilon.1 .epsilon. Reduced by half.
【００７２】従って、交差部容量に比例する走査線駆動
回路電源からの雑音成分は約半分になり、ダイナミック
レンジが６［ｄＢ］向上することになる。Ｘ線診断装置
のような高ダイナミックレンジが要求される分野におい
て、本例で示した構造は非常に有効といえる。Accordingly, the noise component from the scanning line drive circuit power supply, which is proportional to the intersection capacitance, is reduced by about half, and the dynamic range is improved by 6 [dB]. In a field requiring a high dynamic range, such as an X-ray diagnostic apparatus, the structure shown in this example can be said to be very effective.
【００７３】さらに、ａ−Ｓｉ膜７６およびエッチング
ストッパ用絶縁膜７７を信号線、走査線交差部に堆積さ
せる構造は、上述した様にＴＦＴ製造プロセスの一部を
利用した構造になっている。このため、プロセスが複雑
化したりコストが増加することなしに低雑音化が実現で
きるメリットがある。Further, the structure in which the a-Si film 76 and the insulating film 77 for the etching stopper are deposited at the intersections of the signal lines and the scanning lines uses a part of the TFT manufacturing process as described above. For this reason, there is an advantage that low noise can be realized without complicating the process or increasing the cost.
【００７４】なお、上記の例では、蓄積容量線７４を走
査線７３及びゲート電極７２と同じレイヤに形成してい
るが、絶縁膜を介して別のレイヤに形成してもよい。 （第８実施形態）図１２は、第８の実施形態に係るＸ線
撮像装置のＴＦＴアレイ部の平面構成を示す図である。
なお、図１０の構成要素と対応する構成要素には同一符
号を付して、その詳しい説明は省略する。また、説明で
は画素内のＴＦＴを電荷読み出し用のＴＦＴで説明して
いるが、画素内に電荷読み出し用ＴＦＴの他に高電圧保
護ダイオード用ＴＦＴがある場合にいても、電荷読み出
し用ＴＦＴと高電圧保護ダイオード用ＴＦＴは同じレイ
ヤで形成されるため、本例の場合と同様に説明可能であ
る。In the above example, the storage capacitance line 74 is formed on the same layer as the scanning line 73 and the gate electrode 72, but may be formed on another layer via an insulating film. (Eighth Embodiment) FIG. 12 is a diagram showing a plan configuration of a TFT array portion of an X-ray imaging apparatus according to an eighth embodiment.
The components corresponding to those in FIG. 10 are denoted by the same reference numerals, and detailed description thereof will be omitted. In the description, the TFT in the pixel is described as a charge reading TFT. However, even when the pixel includes a high voltage protection diode TFT in addition to the charge reading TFT, the charge reading TFT and the high voltage protection diode TFT are not used. Since the TFTs for the voltage protection diode are formed in the same layer, they can be described in the same manner as in the case of this example.
【００７５】図１２において、走査線７３は信号線７８
と交差する部分の配線幅が他の部分より狭い構造になつ
ている。ここで、信号線７８の配線幅をＷｓ、信号線７
８との交差部以外の走査線７３の配線幅をＷｇ、信号線
７８との交差部における走査線７３の配線幅をｎ×Ｗｇ
（０＜ｎ≦１）としたときの交差部容量Ｃと抵抗Ｒにつ
いて検討を行う。In FIG. 12, a scanning line 73 is a signal line 78
The wiring width at the portion that intersects with the other portion is narrower than other portions. Here, the wiring width of the signal line 78 is Ws, and the signal line 7 is
The wiring width of the scanning line 73 other than the intersection with the scanning line 73 is Wg, and the wiring width of the scanning line 73 at the intersection with the signal line 78 is n × Wg.
The intersection capacitance C and the resistance R when (0 <n ≦ 1) are considered.
【００７６】走査線７３の配線幅が常に一定の場合、交
差部容量Ｃs-g と抵抗Ｒは、 Ｃs-g ＝（ε×Ｗｓ×Ｗｇ）／Ｄ （１） Ｒ＝（ρ×Ｗｓ）／（Ｗｇ×ｄ） （２） と表される。ここで，Ｄは絶縁膜７５の膜厚，ρは走査
線７３の抵抗率、ｄは走査線７３の膜厚を示す。If the wiring width of the scanning line 73 is always constant, the intersection capacitance Cs-g and the resistance R are given by: Cs-g = (ε × Ws × Wg) / D (1) R = (ρ × Ws) / (Wg × d) (2) Here, D indicates the thickness of the insulating film 75, ρ indicates the resistivity of the scanning line 73, and d indicates the thickness of the scanning line 73.
【００７７】次に、信号線７８との交差部の配線幅がｎ
×Ｗｇ（０＜ｎ≦１）とした場合の交差部容量Ｃ’s-g
と抵抗Ｒ’は、 Ｃ’s-g ＝（ｎ×ε×Ｗｓ×Ｗｇ）／Ｄ （１’） Ｒ’＝（ρ×Ｗｓ）／（ｎ×Ｗｇ×ｄ） （２’） となる。Next, the wiring width at the intersection with the signal line 78 is n
× Wg (0 <n ≦ 1), intersection capacitance C's-g
And resistance R ′, C′s−g = (n × ε × Ws × Wg) / D (1 ′) R ′ = (ρ × Ws) / (n × Wg × d) (2 ′)
【００７８】すなわち、式（１）及び式（２）による時
定数と式（１’）及び式（２’）による時定数とは等し
い値となる。また式（１’）により、配線幅を狭くする
ことで交差部容量を小さくすることが出来る。従って、
走査線駆動回路の電源変動による雑音が低減され、Ｘ線
診断装置のダイナミックレンジを改善することができ
る。That is, the time constant according to the equations (1) and (2) is equal to the time constant according to the equations (1 ′) and (2 ′). Further, according to the equation (1 ′), the intersection capacitance can be reduced by reducing the wiring width. Therefore,
Noise due to power supply fluctuation of the scanning line driving circuit is reduced, and the dynamic range of the X-ray diagnostic apparatus can be improved.
【００７９】以上第７及び第８の実施形態で説明したよ
うに、走査線・信号線交差部において、ａ−Ｓｉ膜やエ
ッチングストッパ用絶縁膜を積層する、走査線の配線幅
を他の部分より狭くする、といった構造を採用すること
により、交差部容量が低減でき、走査線駆動回路の電源
からの雑音を低減できる。従って高ダイナミックレンジ
を要求されるＸ線診断装置においてダイナミックレレジ
改善の有力な手法となる。As described in the seventh and eighth embodiments, at the intersection of the scanning line and the signal line, the a-Si film and the insulating film for the etching stopper are laminated, and the wiring width of the scanning line is changed to another part. By adopting a structure such as narrowing, the capacitance at the intersection can be reduced, and noise from the power supply of the scanning line driving circuit can be reduced. Therefore, this is an effective technique for improving the dynamic registration in an X-ray diagnostic apparatus requiring a high dynamic range.
【００８０】なお、以上の各実施形態において、Ｘ線電
荷変換膜（光電変換膜）としては、ａ−Ｓｅ，ａ−Ｔ
ｅ，ＰｂＩ2 等を用いることが可能である。以上、本発
明の実施形態について説明したが、本発明はこれらの実
施形態に限定されるものではなく、その趣旨を逸脱しな
い範囲内において種々変形して実施することが可能であ
る。In each of the above embodiments, the X-ray charge conversion film (photoelectric conversion film) is a-Se, a-T
e, PbI 2 or the like can be used. Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and can be variously modified and implemented without departing from the gist thereof.
【００８１】[0081]
【発明の効果】本発明によれば、信号線と他の導電領域
との間の容量カップリングを低減することができるた
め、高Ｓ／Ｎ比の検出信号を得ることができ、撮像装置
の高性能化を達成することが可能となる。According to the present invention, since capacitive coupling between a signal line and another conductive region can be reduced, a detection signal having a high S / N ratio can be obtained, and Higher performance can be achieved.
【図１】本発明の第１の実施形態に係るＸ線撮像装置の
画素領域における平面構成を示した図。FIG. 1 is a diagram showing a planar configuration in a pixel region of an X-ray imaging apparatus according to a first embodiment of the present invention.
【図２】図１のＡ−Ａ’における断面構成を示した図。FIG. 2 is a diagram showing a cross-sectional configuration along A-A ′ in FIG. 1;
【図３】本発明の第２の実施形態に係るＸ線撮像装置の
画素領域における平面構成を示した図。FIG. 3 is a diagram illustrating a planar configuration in a pixel region of an X-ray imaging apparatus according to a second embodiment of the present invention.
【図４】図３のＡ−Ａ’における断面構成を示した図。FIG. 4 is a diagram showing a cross-sectional configuration along A-A ′ in FIG. 3;
【図５】本発明の第３の実施形態に係るＸ線撮像装置の
画素領域における平面構成を示した図。FIG. 5 is a diagram showing a planar configuration in a pixel region of an X-ray imaging apparatus according to a third embodiment of the present invention.
【図６】図３のＡ−Ａ’及びＢ−Ｂ’における断面構成
を示した図。FIG. 6 is a diagram showing a cross-sectional configuration along AA ′ and BB ′ in FIG. 3;
【図７】従来技術に係るＸ線撮像装置の画素領域におけ
る断面構成を示した図。FIG. 7 is a diagram showing a cross-sectional configuration in a pixel region of an X-ray imaging device according to a conventional technique.
【図８】Ｘ線撮像装置の主として画素アレイ領域の等価
回路構成を示した図。FIG. 8 is a diagram showing an equivalent circuit configuration mainly of a pixel array region of the X-ray imaging apparatus.
【図９】Ｘ線撮像装置の全体構成を示した図。FIG. 9 is a diagram showing an overall configuration of an X-ray imaging apparatus.
【図１０】本発明の第７の実施形態に係るＸ線撮像装置
の画素領域における断面構成を示した図。FIG. 10 is a diagram showing a cross-sectional configuration in a pixel region of an X-ray imaging device according to a seventh embodiment of the present invention.
【図１１】第７の実施形態における信号線・走査線交差
部容量について従来技術と対比して示した図。FIG. 11 is a diagram illustrating a signal line / scanning line intersection capacitance according to a seventh embodiment in comparison with a conventional technology.
【図１２】本発明の第８の実施形態に係るＸ線撮像装置
の画素領域における平面構成を示した図。FIG. 12 is a diagram showing a planar configuration in a pixel region of an X-ray imaging apparatus according to an eighth embodiment of the present invention.
【図１３】本発明の第４の実施形態に係るＸ線撮像装置
の一例について示した図。FIG. 13 is a diagram illustrating an example of an X-ray imaging apparatus according to a fourth embodiment of the present invention.
【図１４】本発明の第４の実施形態に係るＸ線撮像装置
の他の例について示した図。FIG. 14 is a view showing another example of the X-ray imaging apparatus according to the fourth embodiment of the present invention.
【図１５】本発明の第６の実施形態に係るＸ線撮像装置
の構成例について示した図。FIG. 15 is a view showing a configuration example of an X-ray imaging apparatus according to a sixth embodiment of the present invention.
【図１６】本発明の第５の実施形態に係るＸ線撮像装置
の構成例について示した図。FIG. 16 is a view showing a configuration example of an X-ray imaging apparatus according to a fifth embodiment of the present invention.
【図１７】従来技術の問題点について示した図。FIG. 17 is a diagram showing a problem of the related art.
【符号の説明】 １…読み出し用ａ−ＳｉＴＦＴ ２…保護用ａ−ＳｉＴＦＴ １１、３１、５１、７１、１２１…基板 １２、３２、７８、１２９…信号線 １３、３４…下層側絶縁膜 １４、４０、５４、７２、１２２…ゲート電極 １５、４１、５５、７３、１２３…走査線 １６、３３、５２、７４、１２４…蓄積容量線 １７、３９、５７、７５、１２５…ゲート絶縁膜 １８、３８、５８、７６、１２６…アモルファスシリコ
ン膜 １９、３５…接続用電極 ２０、３６、６１、８０、１２７…ドレイン電極 ２１、３７、６２、７９、１２８…ソース電極 ２２、４３、４４…上層側絶縁膜 ２３、４５、６３、８２、１３１…画素電極 ２４、４６、８３、１３２…Ｘ線電荷変換膜 ２５、４７、８４、１３３…上部電極 ４２、５６…バイアス線 ５３、８１、１３０…絶縁膜 ５９、７７…ストッパ絶縁膜 ６０…ｎ型アモルファスシリコン膜 １０１、２０１…読み出し用ａ−ＳｉＴＦＴ １０２、２０２…電荷変換膜 １０３、２０４…蓄積容量 １０４…電源 １０５、２０５…走査線 １０６、２０６…信号線 １０７…シフトレジスタ １０８…アンプ １５１…Ｘ線源 １５２…被検体 １５３…Ｘ線撮像装置 １５７…Ａ／Ｄ変換部 １５８…イメージメモリ １５９…演算処理部 １６０…Ｄ／Ａ変換部 １６１…イメージモニタ １６２…高電圧発生部 １６３…制御部 ２０３…保護ダイオード ２０７…蓄積容量線 ２０８…バイアス線 ２０９…高電圧供給線 ２１０、２２１、２２２、２２３…アンプ ２１１…信号検出回路 ２２４…走査線用トランジスタ ２２５、２２６、２３１…電源 ２３２…ＩＣ ２３３…ＴＣＰ[Description of Signs] 1 ... a-Si TFT for reading 2 ... a-Si TFT for protection 11, 31, 51, 71, 121 ... substrate 12, 32, 78, 129 ... signal line 13, 34 ... lower insulating film 14, 40, 54, 72, 122 ... gate electrode 15, 41, 55, 73, 123 ... scanning line 16, 33, 52, 74, 124 ... storage capacitor line 17, 39, 57, 75, 125 ... gate insulating film 18, 38, 58, 76, 126 ... Amorphous silicon film 19, 35 ... Connection electrode 20, 36, 61, 80, 127 ... Drain electrode 21, 37, 62, 79, 128 ... Source electrode 22, 43, 44 ... Upper layer side Insulating films 23, 45, 63, 82, 131 ... pixel electrodes 24, 46, 83, 132 ... X-ray charge conversion films 25, 47, 84, 133 ... upper electrodes 42, 56 ... bias lines 5 3, 81, 130 ... insulating films 59, 77 ... stopper insulating films 60 ... n-type amorphous silicon films 101, 201 ... readout a-Si TFTs 102, 202 ... charge conversion films 103, 204 ... storage capacitors 104 ... power supplies 105, 205 ... Scanning lines 106, 206 ... Signal lines 107 ... Shift registers 108 ... Amplifiers 151 ... X-ray sources 152 ... Subjects 153 ... X-ray imaging devices 157 ... A / D conversion units 158 ... Image memories 159 ... Operation processing units 160 ... / A converter 161 image monitor 162 high voltage generator 163 control unit 203 protection diode 207 storage capacitance line 208 bias line 209 high voltage supply line 210, 221, 222, 223 amplifier 211 signal detection Circuit 224: Transistor for scanning line 225, 226, 231 ... Power supply 232 IC 233 ... TCP
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金野 晃 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 鈴木 公平 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Akira Kanno 33 Shinisogocho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture Inside the Toshiba Production Technology Research Institute (72) Inventor Kohei Suzuki 33 Shinisogocho, Isogo-ku, Yokohama-shi, Kanagawa Address Co., Ltd., Toshiba Production Technology Laboratory
Claims (2)
したＸ線を電荷に変換する変換膜と、各画素に対応して
設けられ前記変換膜で変換された電荷を蓄積する蓄積容
量と、この蓄積容量に対応して設けられこの蓄積容量に
蓄積された電荷を読み出し前記変換膜の下層側に設けら
れた薄膜トランジスタと、この薄膜トランジスタにその
オン・オフ状態を制御する信号を供給する走査線と、こ
の走査線からの信号によってオン状態となった薄膜トラ
ンジスタを通して前記蓄積容量に蓄積された電荷が送出
され前記薄膜トランジスタの下層側に設けられた信号線
と、前記薄膜トランジスタのゲート絶縁膜となる第１の
絶縁膜よりも下層側かつ前記信号線よりも上層側に設け
られた第２の絶縁膜と、前記第１の絶縁膜よりも上層側
かつ前記変換膜よりも下層側に設けられた第３の絶縁膜
とを有することを特徴とするＸ線撮像装置。1. A conversion film for converting X-rays incident on a detection unit composed of a plurality of pixels into electric charges, and a storage capacitor provided corresponding to each pixel for storing electric charges converted by the conversion film. A thin-film transistor provided corresponding to the storage capacitor, for reading out the charge stored in the storage capacitor, and provided on the lower layer side of the conversion film, and a scanning line for supplying a signal for controlling the on / off state of the thin-film transistor The electric charge accumulated in the storage capacitor is sent out through the thin film transistor turned on by a signal from the scanning line, and a signal line provided below the thin film transistor and a first insulating film serving as a gate insulating film of the thin film transistor A second insulating film provided below the insulating film and above the signal line; and a second insulating film above the first insulating film and above the conversion film. X-ray imaging apparatus characterized by also comprising a third insulating film provided on the lower layer side.
したＸ線を電荷に変換する変換膜と、各画素に対応して
設けられ前記変換膜で変換された電荷を蓄積する蓄積容
量と、この蓄積容量に対応して設けられこの蓄積容量に
蓄積された電荷を読み出す薄膜トランジスタと、この薄
膜トランジスタにそのオン・オフ状態を制御する信号を
供給する走査線と、この走査線からの信号によってオン
状態となった薄膜トランジスタを通して前記蓄積容量に
蓄積された電荷が送出され、前記蓄積容量の容量線と同
一方向に配置された信号線とを有することを特徴とする
Ｘ線撮像装置。2. A conversion film for converting X-rays incident on a detection unit composed of a plurality of pixels into electric charges, and a storage capacitor provided corresponding to each pixel for storing electric charges converted by the conversion film. A thin film transistor that is provided corresponding to the storage capacitor and reads out the charge stored in the storage capacitor; a scanning line that supplies a signal for controlling the on / off state of the thin film transistor; and a thin film transistor that is turned on by a signal from the scanning line. An electric charge stored in the storage capacitor is transmitted through the thin film transistor in the state, and the X-ray imaging apparatus includes a capacitor line of the storage capacitor and a signal line arranged in the same direction.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07169298A JP3447947B2 (en) | 1998-03-20 | 1998-03-20 | X-ray imaging device |
| US09/271,981 US6323490B1 (en) | 1998-03-20 | 1999-03-19 | X-ray semiconductor detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07169298A JP3447947B2 (en) | 1998-03-20 | 1998-03-20 | X-ray imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274446A true JPH11274446A (en) | 1999-10-08 |
| JP3447947B2 JP3447947B2 (en) | 2003-09-16 |
Family
ID=13467863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07169298A Expired - Fee Related JP3447947B2 (en) | 1998-03-20 | 1998-03-20 | X-ray imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447947B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2803394A1 (en) * | 1999-12-30 | 2001-07-06 | Thomson Tubes Electroniques | X-RAY IMAGE DETECTION SYSTEM FOR SCANNING X-RAY GENERATOR |
| FR2814281A1 (en) * | 2000-09-19 | 2002-03-22 | Thomson Lcd | Active matrix of thin-film transistors (TFTs) for optical sensor, comprises photosensitive semiconductor layer |
| JP2002231922A (en) * | 2001-01-30 | 2002-08-16 | Sharp Corp | Image sensor |
| JP2002305297A (en) * | 2001-04-09 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| KR20040006198A (en) * | 2002-07-11 | 2004-01-24 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacture x-ray detector |
| KR100658978B1 (en) * | 2000-02-21 | 2006-12-18 | 엘지.필립스 엘시디 주식회사 | method for fabricating array substrate for x-ray detector |
| JP2012079820A (en) * | 2010-09-30 | 2012-04-19 | Canon Inc | Detector and radiation detection system |
| JP2012079860A (en) * | 2010-09-30 | 2012-04-19 | Canon Inc | Detector and radiation detection system |
| KR101139408B1 (en) * | 2009-09-14 | 2012-04-27 | 주식회사 디알텍 | Pixel circuit with discharge path in digital X-ray detector and Digital X-ray detector |
| JP2013165109A (en) * | 2012-02-09 | 2013-08-22 | Japan Display West Co Ltd | Image pickup device, method of manufacturing the same, and image pickup display system |
| JPWO2019078267A1 (en) * | 2017-10-19 | 2020-09-24 | 凸版印刷株式会社 | Organic thin film transistor, its manufacturing method, active matrix array and image display device |
-
1998
- 1998-03-20 JP JP07169298A patent/JP3447947B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934360B2 (en) | 1999-12-30 | 2005-08-23 | Thales Electron Devices S.A. | Radiological image sensing system for a scanning x-ray generator |
| WO2001050481A1 (en) * | 1999-12-30 | 2001-07-12 | Thales Electron Devices S.A. | Radiological image sensing system for scanning x-ray generator |
| FR2803394A1 (en) * | 1999-12-30 | 2001-07-06 | Thomson Tubes Electroniques | X-RAY IMAGE DETECTION SYSTEM FOR SCANNING X-RAY GENERATOR |
| US7082187B2 (en) | 1999-12-30 | 2006-07-25 | Thales Electron Devices S.A. | Radiological image detection system for a scanning X-ray generator |
| KR100658978B1 (en) * | 2000-02-21 | 2006-12-18 | 엘지.필립스 엘시디 주식회사 | method for fabricating array substrate for x-ray detector |
| WO2002025699A3 (en) * | 2000-09-19 | 2002-05-16 | Thales Avionics Lcd S A | Tft matrix for optical sensor comprising a photosensitive semiconductor layer, and optical sensor comprising such an active matrix |
| FR2814281A1 (en) * | 2000-09-19 | 2002-03-22 | Thomson Lcd | Active matrix of thin-film transistors (TFTs) for optical sensor, comprises photosensitive semiconductor layer |
| JP2002231922A (en) * | 2001-01-30 | 2002-08-16 | Sharp Corp | Image sensor |
| JP2002305297A (en) * | 2001-04-09 | 2002-10-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| KR20040006198A (en) * | 2002-07-11 | 2004-01-24 | 비오이 하이디스 테크놀로지 주식회사 | Method for manufacture x-ray detector |
| KR101139408B1 (en) * | 2009-09-14 | 2012-04-27 | 주식회사 디알텍 | Pixel circuit with discharge path in digital X-ray detector and Digital X-ray detector |
| JP2012079820A (en) * | 2010-09-30 | 2012-04-19 | Canon Inc | Detector and radiation detection system |
| JP2012079860A (en) * | 2010-09-30 | 2012-04-19 | Canon Inc | Detector and radiation detection system |
| JP2013165109A (en) * | 2012-02-09 | 2013-08-22 | Japan Display West Co Ltd | Image pickup device, method of manufacturing the same, and image pickup display system |
| JPWO2019078267A1 (en) * | 2017-10-19 | 2020-09-24 | 凸版印刷株式会社 | Organic thin film transistor, its manufacturing method, active matrix array and image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3447947B2 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323490B1 (en) | X-ray semiconductor detector | |
| US7135706B2 (en) | Image sensor and method of manufacturing the same | |
| US6849853B2 (en) | X-ray flat panel detector | |
| US8154641B2 (en) | Solid-state image pickup device and radiation image pickup device | |
| US8488037B2 (en) | Photoelectric conversion apparatus and photoelectric conversion system having the apparatus | |
| US7547890B2 (en) | Image pick-up apparatus and manufacturing method thereof, radiation image pick-up apparatus, and radiation image pick-up system | |
| US20060091390A1 (en) | Image pickup apparatus, radiation image pickup apparatus and radiation image pickup system | |
| US20050145903A1 (en) | Semiconductor device, radiation detection device, and radiation detection system | |
| JP5328169B2 (en) | Imaging apparatus and radiation imaging system | |
| JP4022276B2 (en) | Flat panel radiation imaging device with patterned common electrode | |
| JP4217506B2 (en) | Radiation imaging device | |
| US6044128A (en) | X-ray imaging apparatus and X-ray imaging analysis apparatus | |
| JPH11274524A (en) | X-ray image pick up device | |
| JPH11274446A (en) | X-ray image pick-up device | |
| US5981931A (en) | Image pick-up device and radiation imaging apparatus using the device | |
| RU2474922C2 (en) | Detection device, method of its manufacturing and detection system | |
| KR100443902B1 (en) | X-ray image decector and a method for fabricating the same | |
| US6667481B2 (en) | Two-dimensional image sensor | |
| US6600157B2 (en) | Semiconductor device, and radiation detection device and radiation detection system having same | |
| JP2004296654A (en) | Radiation imaging device | |
| JP3719786B2 (en) | Manufacturing method of photodetector | |
| JP2005260263A (en) | X-ray imaging apparatus | |
| JP3708440B2 (en) | Image sensor | |
| JP2002343953A (en) | Semiconductor device and photoelectric conversion device | |
| JPH09252102A (en) | Image pickup device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |