JP3726416B2 - 光センサ集積回路装置 - Google Patents
光センサ集積回路装置 Download PDFInfo
- Publication number
- JP3726416B2 JP3726416B2 JP09605097A JP9605097A JP3726416B2 JP 3726416 B2 JP3726416 B2 JP 3726416B2 JP 09605097 A JP09605097 A JP 09605097A JP 9605097 A JP9605097 A JP 9605097A JP 3726416 B2 JP3726416 B2 JP 3726416B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- circuit device
- optical sensor
- sensor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板上に受光素子、信号処理回路用素子を集積形成してなる光センサ集積回路装置に関する。
【0002】
【発明が解決しようとする課題】
フォトダイオードなどの受光素子の検出信号は微弱であるため、一般に増幅したりデジタル変換したりするなどの信号処理を行なう必要がある。ところが、増幅回路や信号変換回路などを別途に設ける構成では、外来ノイズなどの影響を受けて誤検出しやすくなる場合がある。
【0003】
そこで、受光素子を信号処理回路と共に一体に形成することが考えられているが、これらを一体に集積化する際には受光素子のみに光が入射させるようにする必要がある。つまり、信号処理回路に用いる素子に光が入射すると、不必要に光電流が発生することにより誤検出することになるからである。そこで、これらの信号処理回路用の素子には光が照射されないようにするために、遮光膜を設ける必要がある。
【0004】
しかし、集積化した回路装置の表面から離れた位置に遮光膜を別途に設ける構成では、両者の離間する距離に応じて、光を受光させないようにする必要のある他の素子を受光素子から離れた位置に設ける必要があり、結果として集積化した回路装置自体が大形化してしまう不具合がある。
【0005】
本発明は、上記事情に鑑みてなされたもので、その目的は、集積化する際にチップサイズを極力小さくすることができ、しかも光を受けることによる誤動作をなくすことができる光センサ集積回路装置を提供することにある。
【0006】
【課題を解決するための手段】
請求項1の発明によれば、1つのチップ上に受光素子,デジタル回路用素子,アナログ回路用素子および調整用回路素子を一体に形成し、チップ表面を選択的に受光領域を設定するための遮光膜を配設して構成しているので、受光素子により得られる検出信号を外来ノイズなどの悪影響を極力防止しながら信号処理を行なって出力することができ、全体の小形化を図ることができるようになる。また、デジタル回路用素子を一体に設けているので、出力信号が外来ノイズに対して強い構成とすることができるようになる。
そして、遮光膜の下部にデジタル回路用素子およびアナログ回路用素子のうちの光照射により電気的特性が変化する素子を配置すると共に、その外側に受光素子および調整用回路素子を配置するように選択的に遮光膜の配置領域を設定するので、光センサ集積回路装置としての機能を達成しながら、配線パターンの設計や素子の配置設計などに関する設計上の制約を少なくしてパターン設計性の向上を図ることができる。
さらに、受光素子に加えてアナログ回路用素子およびデジタル回路用素子を混在する状態で一体に形成する際に、個々の素子の電気的特性にばらつきが発生することにより、信号処理回路としての特性が変動する場合でも、レーザトリミング可能な薄膜抵抗体からなる調整用回路素子を設ける構成としているので、これによって素子形成後に電気的特性の調整作業を行なえるようになる。
【0007】
請求項2の発明によれば、デジタル回路用素子として、IILを設ける構成としているので、例えば、受光素子としてのフォトダイオードを形成する際に、IILの製造工程と共通する工程があるので、これによって製造工程を過剰に増大させることなくデジタル回路用素子を集積化して形成することができるようになる。
【0008】
請求項3の発明によれば、アナログ回路用素子として、バイポーラトランジスタを設ける構成としているので、例えば、受光素子としてのフォトダイオードを形成する際に、バイポーラトランジスタの製造工程と共通する工程があるので、これによって製造工程が過剰に増大することなくアナログ回路用素子を集積化して形成することができるようになる。
【0010】
請求項4の発明によれば、チップ表面に密着するように形成する遮光膜を、アルミニウム系の金属膜で形成しているので、遮光性に優れると共に、その製造工程として特殊な材料を用いることなく配線材料の製造工程を利用して成膜することができる。
【0011】
請求項5の発明によれば、遮光膜を形成する際に、下地に平坦化処理用の絶縁膜を設けているので、絶縁膜下部に設けられた回路素子部による段差が生じている場合でも、遮光膜を段切れなどの発生を極力抑制して形成することができるので、段切れなどによる遮光膜の切れ目の発生をなくして遮光性の高い遮光膜を形成することができるようになる。
【0012】
請求項6の発明によれば、平坦化処理用の絶縁膜として、第1のTEOS膜,SOG,第2のTEOS膜を順次積層した構成としているので、集積回路の多層配線のための製造工程を利用することができ、特殊な製造工程を用いることなく遮光性に優れた遮光膜を形成するための下地を形成することができる。
【0013】
請求項7の発明によれば、遮光膜をアルミニウム系の金属膜により形成しているので、その遮光膜を所定電位と等しくなるように電気的に接続した構成とすることにより、遮光膜の下部に設けられた回路用素子の電極間で形成される寄生コンデンサ効果による電荷の蓄積効果を減じて動作に支障を与えないようにすることができる。
【0014】
請求項8の発明によれば、遮光膜の電位をチップの基板電位と等しくなるように電気的に接続しているので、基板内に形成されている各種回路用素子のうち、特に遮光膜の下部に配置されているものについては、上述した寄生コンデンサ効果による電荷の蓄積効果を極力低減して安定した動作を行なわせることができるようになる。
【0015】
請求項9の発明によれば、チップを形成する基板の面方位を(100)としているので、これによって受光素子の電気的特性として、他の面方位例えば(111)などの基板を用いる場合に比べて、全体として暗電流を低減することができるので、使用環境の温度が高い場合でも暗電流を低く抑えて使用することができるようになる。
【0017】
請求項10の発明によれば、上述の場合に、遮光膜の下に、IIL,バイポーラトランジスタ,拡散抵抗,ダイオード,pn接合の空乏層容量を利用したコンデンサなどを配置するので、光の悪影響を受けやすいものの動作特性を安定したものとして確実な検出動作を行なわせることができるようになる。
【0018】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。
図1は要部の縦断面構成を必要な素子形成領域を選択的に模式的に示すもので、半導体基板としての高濃度p形(図中、高濃度領域はp+,n+で示す)シリコン基板1は、面方位が(100)のものを用いており、低濃度のn形(図中、低濃度領域はp−,n−で示す)エピタキシャル層2が積層されている(図中、シリコン基板1の上側の破線で示す領域に相当する)。このエピタキシャル層2には素子形成領域単位で分離されるように、周囲を高濃度p形分離拡散領域3を形成している。
【0019】
この場合、分離拡散領域3は、あらかじめエピタキシャル層2を形成する前に埋込形成している不純物層を熱拡散することにより上方に向けてp形領域3aを形成すると共に、エピタキシャル層2を形成した状態で、上方から不純物を熱拡散することにより下方に向けてp形領域3bを形成することにより、両p形領域3a,3bが連結するように形成したものである。
【0020】
また、エピタキシャル層2を形成する際には、素子形成領域のうちで必要に応じて高濃度n形不純物領域を埋込形成しており、素子形成後に横方向に対する電流が流れやすくなるように低抵抗領域として形成されている。そして、素子形成領域には、後述するように、受光素子としてのフォトダイオード4、デジタル回路用素子としてのIIL素子5、アナログ回路用素子としてのバイポーラトランジスタ6、調整用回路素子としての薄膜抵抗素子7が形成される他に、拡散抵抗,キャパシタあるいはダイオードなどの各種回路用素子が形成されると共に、電極パッド8が形成されている。
【0021】
フォトダイオード4は、エピタキシャル層2を分離形成された素子形成領域4aに設けられている。素子形成領域4aには、基板1との界面部にあらかじめ高濃度n形埋込拡散領域9が形成されており、その周辺部位に表面までつながった状態で形成された高濃度n形領域10が設けられると共に、表層部分にはコンタクト用の高濃度n形領域11が形成されている。また、素子形成領域4aの内側には受光部となるpn接合を構成する高濃度p形拡散領域12が形成されていると共に、コンタクトをとるための高濃度p形拡散領域13がその一端側に形成されている。
【0022】
IIL素子5は、エピタキシャル層2を分離形成された素子形成領域5aに設けられている。素子形成領域5aには、基板1との界面部にあらかじめ高濃度n形埋込拡散領域14が形成されており、また、その周辺部位に表面までつながった状態で形成された高濃度n形領域15が設けられると共に、表層部分にはコンタクト用の高濃度n形領域16が形成されている。また、素子形成領域5aの内側には低濃度p形ベース層17およびこのベース層17へのコンタクト用の高濃度p形領域18を形成すると共に、高濃度p形インジェクタ層19を形成している。また、ベース層17内には、3つの高濃度n形エミッタ層20が形成されている。
【0023】
バイポーラトランジスタ6は、エピタキシャル層2を分離形成された素子形成領域6aに設けられており、その素子形成領域6aには、基板1との界面部にあらかじめ高濃度n形埋込拡散領域21が形成されている。そして、素子形成領域6aには、高濃度p形ベース領域22が形成されると共に、高濃度n形コレクタ領域23およびベース領域21内に高濃度n形エミッタ領域24が形成されている。
【0024】
薄膜抵抗素子7は、エピタキシャル層2を分離形成した素子形成領域7aに設けられており、その素子形成領域7aの表面部には高濃度n形領域25が形成されている。また、この素子形成領域7aの上部には、所定膜厚の酸化膜26を介した状態でCrSi(クロムシリコン)製の薄膜抵抗体27が所定形状に積層形成されている。
【0025】
電極パッド8は、エピタキシャル層2を分離形成した素子形成領域8aの上の基板表面に形成された酸化膜26上に、配線用材料のアルミニウムなどによりパターニングされた電極パターン28および電極パターン29を積層してなるもので、この部分はボンディング工程にて外部と電気的に接続されるようになっている。
【0026】
上述のようにして基板1内部に形成された各種回路用素子4〜8に対して、表面部には酸化膜26が形成されると共に、端子に対応する部分に所定の電極パターン28(膜厚は例えば1.1μm程度)が上述のアルミニウム配線処理工程を経て形成されている。なお、フォトダイオード4の高濃度p形拡散領域12の表面には他の部分の酸化膜26とは異なり、入射する光をできるだけ反射しないようにして内部に取り込むために、光学的な反射防止膜として機能する酸化膜30を所定膜厚(例えば300nm程度)に調整して形成されている。
【0027】
そして、このようにして形成された基板1の表面には、平坦化処理用の絶縁膜としての第1のTEOS(テトラエトキシシリコン)膜31(膜厚は例えば200nm程度),SOG(スピンオンガラス)32および第2のTEOS膜33(膜厚は例えば700nm程度)が順次積層形成されている。これによって、アルミニウム配線用のパターニングによる段差部分がSOG32により埋められ、第2のTEOS膜33を積層することにより急峻な段差部のない平坦化された表面が得られる。
【0028】
この平坦化された第2TEOS膜33の上には所定の遮光領域にアルミニウム系の金属膜であるAl−Siによる遮光膜34(膜厚は例えば1.3μm)が積層形成されている。この場合、遮光膜34は、IIL5,バイポーラトランジスタ6などの信号処理を行なう回路用素子の表面を覆うように配置形成されている。また、遮光膜34の形成と共に同時にそのAl−Siにより電極パッド8の電極パターン29も形成してパターニングしている。また、この遮光膜34は、所定部位34aで下層のアルミニウム電極28aを介して基板1のp形分離拡散領域3と電気的に接続された状態とされ、その電位が基板1の電位と同じになるように設定されている。
【0029】
さらに、この遮光膜34の上部に保護用のSiN膜35(膜厚は例えば1.6μm程度)が積層形成されている。なお、上述した電極パターン29の面にはSiN膜35は配置形成されないで、電極パターン29面が露出される状態に形成される。また、フォトダイオード4の受光面部分には、遮光膜34およびSiN膜35のいずれも配置されず、前述した反射防止膜30の面が直接露出するように形成されている。
【0030】
図2は全体構成を上面から見たときの概念的な配置状態を示すもので、基板1上の中央部にフォトダイオード4が配置形成されていると共に、その周囲に処理回路用の素子配置領域36が設けられ、この内部に回路用素子として多数のIIL5あるいはバイポーラトランジスタ6などが配置形成されている。この処理回路用の素子配置領域36は前述の遮光膜34で上面が覆われるようになっており、より詳細には、遮光膜34は、素子配置領域36の縁部から所定距離だけ張り出した位置まで覆うようにして配置形成されている。また、遮光膜34は、フォトダイオード4の受光部を露出するように開口部34aが形成されている。
【0031】
素子配置領域36内に配置形成された各種の回路用素子に対して電気的に接続をとるための電極パッド8は遮光膜34から外に出るようにして基板1の表面の外周部に位置して設けられている。また、同様に、薄膜抵抗体27およびこれに電気的に接続されるアルミニウム電極パターン37a,37bが遮光膜34から外に出るようにして配置形成されている。
【0032】
次に、上記構成の光センサ集積回路装置の製造工程について簡単に説明する。すなわち、まず、面方位が(100)のp形のシリコン基板1にn形埋込層9,14,21などをあらかじめ形成しておくと共に、p形分離拡散領域3の形成用の埋込拡散を行ない、この後、低濃度n形のエピタキシャル層2を積層形成する。この後、素子形成領域4a,5a,6a,7a,8aなどを形成するために、分離拡散を行なって分離拡散領域3を形成し、各素子形成領域に対応して選択的に拡散を行なって不純物の導入を行なう。
【0033】
この場合、フォトダイオード4とIIL5とは、その製造工程において共用可能な過程があり、例えば、フォトダイオード4の高濃度n形拡散領域10および11は、IIL5の高濃度n形拡散領域15および16と同じ工程で同時に形成することができる。また、他の拡散領域については、通常のICの製造工程を使用することにより不純物を導入して拡散することができる。なお、フォトダイオード4の高濃度p形拡散領域12は、上述の素子の拡散領域を形成した後に、イオン注入法により所定濃度のp形不純物を所定深さまで導入してpn接合を形成するようにしている。
【0034】
次に、基板1の表面に形成されている酸化膜26上に、薄膜抵抗体27を形成するために、スパッタリングなどの方法によりCrSiを被膜し、所定の形状となるようにフォトリソグラフィ処理を経てパターニングする。この後、酸化膜26の必要な部分に開口部をフォトリソグラフィ処理により形成し、アルミニウム(Al−Siを用いても良い)をスパッタリング法などにより被着し(膜厚は、例えば1.1μm程度)、これをフォトリソグラフィ処理によってパターニングして所定の電極パターン28を形成する。
【0035】
このとき、フォトダイオード4の受光面部分にはアルミニウムをエッチングにより除去せずに残した状態とする。これは、反射防止膜30を最後の工程までダメージを与えないようにして保護するためで、最終工程でそのアルミニウムをエッチング除去するようになっている。
【0036】
次に、平坦化処理用の絶縁膜として、第1のTEOS膜31をCVD法などにより形成し(膜厚は、例えば200nm程度)、SOGにより例えばBPSG(Boron-Phospho-Silicated Glass )32を塗布して段差部を緩和するように埋めて、この後、第2のTEOS膜33をCVD法などにより形成する(膜厚は、例えば700nm程度)。これにより、アルミニウム配線パターンなどによる段差が緩和されて表面が平坦化処理されたことになる。
【0037】
この後、フォトダイオード4の受光面に対応する部分のTEOS膜31,33を開口させてアルミニウム被膜面を露出させた状態で遮光膜34用のAl−Siをスパッタリング法などにより被着する(膜厚は、例えば1.3μm)。この後、フォトリソグラフィ処理により、フォトダイオード4の受光面部分を開口部34aを形成すると共に電極パッド8や薄膜抵抗体27部分を露出させるように遮光膜34のパターニングを行なう(図2参照)。これにより、遮光膜34は、素子配置領域36を覆うように形成されたことになる。
【0038】
続いて、保護用のSiN膜(シリコン窒化膜)35をCVD法などの方法によって成膜し(膜厚は、例えば1.6μm程度)、フォトリソグラフィ処理によりフォトダイオード4の受光面部分および電極パッド8の部分のSiN膜34をドライエッチング処理により除去し、さらに、受光面部分に残されているアルミニウム被膜パターンをエッチングにより除去する。
【0039】
このようにして形成された光センサ集積回路装置(以下、チップと称する)は、この後、電気的な出力特性の調整工程にてチップ毎に調整処理が行なわれる。すなわち、薄膜抵抗体27の平面的なパターン(図2参照)にレーザ光を照射することにより部分的に焼き切るトリミング処理を行なう。この場合、レーザ光としては、例えばYAGレーザを用いて図示のように一端側から薄膜抵抗体27を横切るようにして切り込みTを入れて粗調整を行ない、続いて長手方向に直角に折れ曲がるようにして切り込みTを進行させ、このとき、同時に電気的特性をモニタしながら所定の特性が得られる抵抗値となるように調整作業を行なうものである。
【0040】
さて、上述のようにチップが構成されているものにおいて、遮光膜34は、アルミニウム系の金属膜により形成されているので、下層部に形成されたアルミニウム配線パターン28に対して図3に示すように容量性の結合をするようになり、そのままで使用する場合には寄生容量として誤動作の原因となる場合がある。
【0041】
そこで、本実施形態においては、この遮光膜34を、前述したように所定部位34aで基板1に対してアルミニウム電極パターン28aを介して電気的に接続した状態に形成しているので、遮光膜34の電位を基板1と同電位に固定することができるようになり、電源電圧の悪影響を受けたり外部からのノイズなどによる悪影響も防止することができるようになる。また、遮光膜34を基板1の電位と同電位にしてこれをアースレベルに接続しておけば、電気的な遮蔽膜として機能させることもできるようになり、より安定した検出動作を行なわせることができるようになる。
【0042】
なお、本実施形態においてシリコン基板1として面方位(100)のものを用いているのは、フォトダイオード4の特性を向上させることができるからである。すなわち、結晶構造の関係から面方位(100)のものは、例えば面方位(111)のものに比べて表面準位密度が小さいという性質があるので、これによって、フォトダイオード4の特性のひとつである暗電流のレベルを低減することができるのである。
【0043】
これは、フォトダイオード4の特性として、使用環境の温度が高くなるにしたがって顕著になり、発明者らが測定した結果では、外気温度が100℃の環境下で、25個のサンプルについて測定したところ、図4に示すようになった。すなわち、基板の面方位が(100)のものでは、平均して0.62nA程度(3σの値は0.19nA)であり、面方位が(111)のものでは、平均して1.25nA程度(3σの値は0.18nA)であった。これにより、面方位(100)の基板1を使用した本実施形態のものでは、面方位(111)のものに比べて暗電流のレベルを半分以下に低減できている。なお、ここでの測定サンプルのフォトダイオードの受光部面積は、3.3mm2である。
【0044】
本実施形態では、上記構成としたことにより、次のような効果を得ることができる。
すなわち、第1に、フォトダイオード4による受光動作を行なう際に、他の信号処理用の回路素子であるIIL5やバイポーラトランジスタ6あるいは図示しない拡散抵抗,pn接合の空乏層容量を利用したコンデンサやダイオードなどが配置される素子配置領域36を覆うように遮光膜34を選択的に形成しているので、素子配置領域36内への光の入射を防止して信号処理に悪影響を与えないようにすることができ、しかも、デジタル回路用素子としてのIIL5を一体に有する構成であるから、出力信号をデジタル信号とすることができるようになり、外来ノイズに強いものを構成することができる。
【0045】
第2に、デジタル回路用素子としてIIL5を用いる構成としているので、フォトダイオード4を形成する工程と共用することができる製造工程があり、特殊な工程を余分に設ける必要がない。
第3に、調整用回路素子として薄膜抵抗体27を設ける構成としたので、チップ形成後に出力特性をレーザトリミング処理により比較的簡単に調整作業を行なうことができる。
【0046】
第4に、遮光膜34として、アルミニウム系の金属膜を用いる構成としているので、特殊な材料を用いる必要がなく、通常のIC製造工程における配線用材料をそのまま用いることができる。
第5に、遮光膜34を形成する下地に平坦化処理用の絶縁膜であるTEOS膜31,33およびSOG32を形成しているので、遮光膜34の形成時に下地の段差による膜厚の変動や段切れなどの不安定要素を極力排除することができるので、素子配置領域36に対する遮光性を確実にすることができる。
【0047】
第6に、遮光膜34を基板1と電気的に接続するようにしたので、配線パターンとの間で生ずる寄生容量による誤動作を防止して安定した検出動作を行なわせることができるようになる。
第7に、基板1を面方位(100)のものを用いるようにしたので、面方位が(111)のものに比べてフォトダイオード4の暗電流を低減することができ、環境温度が高い場合でも確実な検出動作を行なえるようになる。
【0048】
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形また拡張できる。
アルミニウム配線パターン28を1層のみ形成する実施形態の場合以外に、アルミニウム配線パターンが多層で行なわれる構成のものについても適用することができる。
遮光膜34は、Al−Si以外にAl−Cuや純アルミニウムなどのアルミニウム系の金属膜を用いることができる。同様に、アルミニウム配線パターン28は、Al−SiやAl−Cuなどを用いることができる。
【0049】
デジタル回路用素子は、IIL5以外に、TTLやCMOSあるいはNMOSやPMOSなどのデジタル回路用素子を用いても良い。
アナログ回路用素子は、バイポーラトランジスタ6以外に、ダイオードや抵抗体やコンデンサあるいはMOSトランジスタなどのアナログ回路用素子を用いても良い。
平坦化処理用の絶縁膜はTEOS膜以外の膜を用いても良いし、他の平坦化処理により形成した絶縁膜を用いても良い。また、SOG32は、BPSG以外のものでも良い。
フォトダイオード4は、チップの中央部寄りに設ける場合について示したが、必要に応じて配置することができ、その場合には、遮光膜34の開口部34aをその位置に対応して形成することができる。
【図面の簡単な説明】
【図1】本発明の一の実施形態を示す全体構成の模式的な縦断側面図
【図2】全体を概念的に示す上面図
【図3】寄生容量の説明をするための作用説明図
【図4】基板の面方位の違いによるフォトダイオードの暗電流レベルを示す図
【符号の説明】
1はシリコン基板(半導体基板)、2はエピタキシャル層、3は分離拡散領域、4はフォトダイオード(受光素子)、5はIIL(デジタル回路用素子)、6はバイポーラトランジスタ(アナログ回路用素子)、7は薄膜抵抗素子(調整用回路素子)、8は電極パッド、27は薄膜抵抗体、28,29は電極パターン、30は反射防止用の酸化膜、31は第1のTEOS膜、32はSOG、33は第2のTEOS膜、34は遮光膜、35はSiN膜、36は素子配置領域である。
Claims (11)
- チップ表面に受光部を有する受光素子を備えた光センサ集積回路装置において、
前記受光素子の検出信号を処理するためのデジタル回路用素子およびアナログ回路用素子からなる信号処理回路と、
この信号処理回路の電気的特性を調整するために前記チップ表面に形成されレーザトリミング可能な薄膜抵抗体からなる調整用回路素子と、
前記チップ表面に選択的に受光領域を設定するために設けられる遮光膜とを具備し、
前記遮光膜は、前記デジタル回路用素子およびアナログ回路用素子のうちの光照射により電気的特性が変化する素子の表面を覆うと共に、前記受光素子および調整用回路素子を露出させるように配置形成されていることを特徴とする光センサ集積回路装置。 - 前記デジタル回路用素子は、IIL(Integrated Injection Logic)素子であることを特徴とする請求項1記載の光センサ集積回路装置。
- 前記アナログ回路用素子は、バイポーラトランジスタであることを特徴とする請求項1または2記載の光センサ集積回路装置。
- 前記遮光膜は、前記チップ表面に配設されるアルミニウム系の金属膜であることを特徴とする請求項1ないし3のいずれかに記載の光センサ集積回路装置。
- 前記遮光膜は、前記チップ表面に形成された平坦化処理用の絶縁膜上に設けられていることを特徴とする請求項4記載の光センサ集積回路装置。
- 前記平坦化処理用の絶縁膜は、第1のTEOS(テトラエトキシシリコン)膜,SOG( Spin On Glass )、第2のTEOS膜を順次積層した構成とされていることを特徴とする請求項5記載の光センサ集積回路装置。
- 前記遮光膜は、所定電位の端子と電気的に接続されていることを特徴とする請求項4ないし6のいずれかに記載の光センサ集積回路装置。
- 前記遮光膜は、前記チップの基板電位を与える端子に接続されていることを特徴とする請求項7記載の光センサ集積回路装置。
- 前記チップを構成する基板は、面方位が(100)のシリコン基板を用いていることを特徴とする請求項1ないし8のいずれかに記載の光センサ集積回路装置。
- 前記光照射により電気的特性が変化する素子は、
IIL,バイポーラトランジスタ,拡散抵抗,ダイオード,pn接合の空乏層容量を利用したコンデンサであることを特徴とする請求項1ないし9のいずれかに記載の光センサ集積回路装置。 - 前記受光素子および調整用回路素子は、前記チップ表面の異なる領域に露出させるように配置形成されていることを特徴とする請求項1ないし10のいずれかに記載の光センサ集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09605097A JP3726416B2 (ja) | 1997-04-14 | 1997-04-14 | 光センサ集積回路装置 |
US09/057,561 US20010048140A1 (en) | 1997-04-10 | 1998-04-09 | Photo sensing integrated circuit device and related circuit adjustment |
US10/613,192 US6936904B2 (en) | 1997-04-10 | 2003-07-03 | Photo sensing integrated circuit device and related circuit adjustment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09605097A JP3726416B2 (ja) | 1997-04-14 | 1997-04-14 | 光センサ集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10289994A JPH10289994A (ja) | 1998-10-27 |
JP3726416B2 true JP3726416B2 (ja) | 2005-12-14 |
Family
ID=14154646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09605097A Expired - Fee Related JP3726416B2 (ja) | 1997-04-10 | 1997-04-14 | 光センサ集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3726416B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100303774B1 (ko) * | 1998-12-30 | 2001-11-15 | 박종섭 | 개선된 광감도를 갖는 씨모스이미지센서 제조방법 |
JP3678065B2 (ja) | 1999-08-19 | 2005-08-03 | 株式会社デンソー | 集積化フォトセンサ |
KR100509567B1 (ko) * | 2002-05-14 | 2005-08-23 | (주)비토넷 | Pin 다이오드, 이를 이용한 광 검출장치 및 그 제조방법 |
KR100881200B1 (ko) | 2007-07-30 | 2009-02-05 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
JP5761910B2 (ja) * | 2009-12-17 | 2015-08-12 | キヤノン株式会社 | 速度検出装置 |
JP5766062B2 (ja) * | 2011-08-05 | 2015-08-19 | キヤノン株式会社 | 軟x線検出装置、及び軟x線検出システム |
JP2015056651A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 受光素子と光結合型絶縁装置 |
JP6833470B2 (ja) * | 2016-11-17 | 2021-02-24 | キヤノン株式会社 | 固体撮像装置、撮像システム、及び固体撮像装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0657056B2 (ja) * | 1984-09-14 | 1994-07-27 | 松下電子工業株式会社 | 固体撮像素子 |
JPH0691228B2 (ja) * | 1986-03-28 | 1994-11-14 | キヤノン株式会社 | 半導体装置 |
JP2738679B2 (ja) * | 1987-02-25 | 1998-04-08 | 株式会社日立製作所 | 固体撮像装置 |
JPH07114270B2 (ja) * | 1987-08-26 | 1995-12-06 | 富士電機株式会社 | 半導体集積回路装置 |
JPH02251174A (ja) * | 1989-03-24 | 1990-10-08 | Hamamatsu Photonics Kk | 半導体装置 |
JPH08148569A (ja) * | 1994-11-24 | 1996-06-07 | Kawasaki Steel Corp | 半導体装置 |
JP2723863B2 (ja) * | 1995-11-10 | 1998-03-09 | 松下電子工業株式会社 | 集積化受光素子及びその製造方法 |
-
1997
- 1997-04-14 JP JP09605097A patent/JP3726416B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10289994A (ja) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101102119B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
JP3678065B2 (ja) | 集積化フォトセンサ | |
KR100564266B1 (ko) | 수광소자내장형 반도체장치, 그의 제조방법 및 상기 수광소자내장형 반도체장치를 구비하는 광픽업 | |
JP7328868B2 (ja) | 光検出器、光検出システム、ライダー装置、及び車 | |
US6743652B2 (en) | Method for making an integrated circuit device including photodiodes | |
JP3726416B2 (ja) | 光センサ集積回路装置 | |
US5963785A (en) | Dielectrically-isolated integrated circuit | |
US6580109B1 (en) | Integrated circuit device including two types of photodiodes | |
US7473945B2 (en) | Optical semiconductor integrated circuit device | |
JP4816603B2 (ja) | 固体撮像素子の製造方法 | |
JPH0691228B2 (ja) | 半導体装置 | |
JP4858367B2 (ja) | 固体撮像素子の製造方法 | |
US20040012021A1 (en) | Semiconductor device and optical device including the same | |
US6153446A (en) | Method for forming a metallic reflecting layer in a semiconductor photodiode | |
JP3855351B2 (ja) | 光センサ | |
US20050218469A1 (en) | Optical semiconductor integrated circuit device | |
JP4816602B2 (ja) | 固体撮像素子の製造方法 | |
JP3172253B2 (ja) | 光半導体装置 | |
JP3311564B2 (ja) | 光半導体装置 | |
JP4084555B2 (ja) | フォトダイオードを有する半導体装置の製造方法 | |
JPH09186307A (ja) | 光半導体集積回路装置 | |
JPH02284478A (ja) | 光電変換装置 | |
JPH0581060B2 (ja) | ||
JP2000174245A (ja) | 受光素子を内蔵する半導体装置 | |
JPH10214890A (ja) | 半導体集積回路装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |