JP3724442B2 - Watch manufacturing method - Google Patents
Watch manufacturing method Download PDFInfo
- Publication number
- JP3724442B2 JP3724442B2 JP2002087114A JP2002087114A JP3724442B2 JP 3724442 B2 JP3724442 B2 JP 3724442B2 JP 2002087114 A JP2002087114 A JP 2002087114A JP 2002087114 A JP2002087114 A JP 2002087114A JP 3724442 B2 JP3724442 B2 JP 3724442B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- circuit board
- circuit
- original substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Clocks (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は回路基板を内蔵する時計の製造方法に関する。
【0002】
【従来の技術】
一般に、時計のムーブメントに組み込まれる回路基板を製造する工程においては、複数の回路基板に相当する複数の回路パターン部が相互に或る程度の間隔を隔てて元基板上に配置されるように形成し、各回路パターン部にICチップなどを実装した後に、各回路パターンをそれぞれプレス加工装置のパンチによって打ち抜くことによって抜き落とすといった方法が用いられていた。
【0003】
図3及び図4には、従来の時計用回路基板の製造工程を含む時計の製造過程を示し、図6には、時計の製造方法の手順を示す。図3に示すように、まず、テープ状の元基板10に搬送用スロット10a、基板取付孔10b、水晶振動子を配置するための部品配置孔10cなどをプレスの打ち抜き加工によって孔開けし(図6に示すステップ1)、その後、元基板10の表面上に銅箔などを貼り付け、公知のフォトリソグラフィ技術を適用して、所定の回路パターン部11A及び11B並びにメッキリード部11C及び11Dを含む導体パターンを形成する(図6に示すステップ2)。次に、上記回路パターン部11A及び11Bの表面に、メッキリード部11C及び11Dを用いてAuなどの電解メッキを施す(図6に示すステップ3)。
【0004】
その後、メッキリード部11Dの配線経路を打ち抜いてなる切断孔10dを形成することによって個々の回路パターン部11A及び11Bを電気的に分離する(図6に示すステップ4)。そして、回路パターン部11A上にICチップ12を実装し(図6に示すステップ5)、ICチップ12と回路パターン部11Aとの間の導電接続(ボンディング接続)に問題がないか否かを調べる電気的接続検査を行う(図6に示すステップ6)。そして、異常がなければ、ICチップ12をモールドし(図6に示すステップ7)、さらに、ヒートサイクルなどの電気特性検査を行う(図6に示すステップ8)。
【0005】
さらに、水晶振動子13が上記部品配置孔10cの内部に配置されるように、水晶振動子13の端子を上記回路パターン部11Aに実装し(図6に示すステップ9)、その後、水晶振動子13が正常に発振するか否かの確認、水晶振動子13の発振周波数の調整、及び、回路基板全体の電気特性検査を行う(図6に示すステップ10)。
【0006】
その後、上記回路パターン部11A及び11Bをプレスの打ち抜きによって抜き落とし(図6に示すステップ11)、図4(a)に示す回路パターン部11Aを有する回路基板14Aと、図4(b)に示す回路パターン部11Bを有する回路基板14Bとを形成する。ここで、回路基板14AにはICチップ12と水晶振動子13が既に実装されている。また、回路基板14Bには、時計の指針を駆動するための駆動用ステッピングモータを構成するコイル体15の端部15aの一方が取り付けられる(図6に示すステップ12)。
【0007】
上記のようにして形成された各部品は、図4(c)に示すように、最終的に時計100(図示例は腕時計の本体部)の内部に配置される時計ムーブメント110の内部に組み込まれる(図6に示すステップ13)。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の時計の製造方法においては、上記回路基板14A及び14Bをそれぞれ元基板10から個々に支障なく抜き落とすことができるようにするには、周知のように抜き落とされる各回路基板14A及び14Bとなる部分の間に或る程度のクリアランスがなければならないことから、元基板10上において回路パターン部11A及び11Bを相互に或る程度離反した状態で配列させる必要があるため、元基板10上の回路パターン部の配列密度の向上に限界があり、これが製造コストの低減を妨げていた。
【0009】
また、上記従来においては、元基板10に部品配置孔10cを形成し、この部品配置孔10cに水晶振動子13を収容した状態で実装する方法を採用していたため、部品配置孔10cを避けて回路パターン部11A、11Bを配置しなければならないことから、元基板10上の回路パターン部の配列密度の向上の大きな障害となっていた。
【0010】
そこで本発明は上記問題点を解決するものであり、その課題は、元基板から回路基板を分離する製造工程において回路基板を構成する回路パターン部の配列密度を従来よりも高めることにより、製造コストを低減できる製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明では、 回路基板を内蔵する時計の製造方法であって、前記回路基板に相当する回路パターン部を元基板上に複数配列形成する回路パターン形成工程と、前記元基板から前記回路パターン部を分離して前記回路基板を形成する回路基板分離工程と、を有し、
前記回路パターン形成工程では、前記回路パターン部は、製造ラインにおける前記元基板の搬送方向には間隔を有し、前記元基板の幅方向には相互に密接した態様に配列され、 前記回路基板分離工程では、隣接する前記回路パターン部に対応する前記回路基板が相互に分離線の一部を共有する態様で分離され、かつ、前記元基板は帯状に構成されて製造ライン上に架設されることを特徴とする。
【0012】
この発明によれば、隣接する回路パターン部に対応する回路基板が相互に分離線の一部を共有する態様で分離されることにより、元基板上の回路パターン部の間にクリアランスを設ける必要がなくなるため、元基板における回路パターン部の配列密度を向上させることができるとともに、抜き落とし部分間に生ずる抜きカエリなどの発生も防止できる。したがって、従来よりも元基板からの回路基板の取り個数を増大させることができるとともに生産性を向上させることができるため、製造コストを大幅に低減できる。
また、この発明によれば、帯状に形成された元基板を用いることによって、元基板を製造ラインに架設して搬送しながら加工を行うことにより効率的に製造を行うことができる。また、元基板上の搬送方向には回路パターン部間に間隔を設け、幅方向には回路パターン部を相互に密接させることにより、回路基板の取り個数を増大させつつ、回路基板の分離後に元基板がばらばらになることを防止できる。したがって、製造ラインの架設状態を維持することができ、取り扱いが容易になる。
【0013】
本発明において、前記回路基板分離工程では、前記回路基板は、前記元基板の前記回路パターン部に打ち抜き型を適用させることにより抜き落とされ、前記打ち抜き型は、隣接する前記回路パターン部に対する適用範囲が部分的に重複するように用いられることが好ましい。
【0014】
この発明によれば、隣接する回路パターン部に対して打ち抜き型の適用範囲を部分的に重複させることにより、抜きカエリ等を防止したり、抜きカスの発生を低減させたりすることが可能になり、さらに不具合の低減及び生産効率の向上を図ることができる。
【0017】
本発明において、前記元基板における前記回路パターン部の搬送方向の間隔領域に、前記回路パターン部に対するメッキリードの切断用孔部、前記回路基板の分離時に用いる位置決め孔、或いは、前記回路パターン部のパターニング時における重なり露光部が設けられることが好ましい。
【0018】
この発明によれば、回路パターン部の間隔領域を有効活用することができるため、実質的な元基板上における回路パターン部の配列密度を向上させることが可能になり、さらに製造コストを低減できる。
【0019】
本発明において、前記回路基板は、基準クロックを発生する振動子を実装するための第1実装部と、時計表示用の表示駆動手段を実装するための第2実装部とを共に備えていることが好ましい。
【0020】
この発明によれば、従来別々の回路基板として製造されていたものを一体化することができるため、製造効率を高めることができるとともに、実質的に回路パターン部の配列密度を向上させることが可能となり、さらに製造コストを低減できる。
【0021】
なお、上記本発明において、回路基板が元基板から分離された後の時計製造工程において振動子や表示駆動手段を実装することが好ましい。このようにすると、元基板上に部品を配置するための領域を確保するために部品配置孔などを形成する必要がなくなり、回路パターン部の配列密度をさらに高めることができる。
【0028】
次に、本発明の時計は、回路基板を内蔵する時計であって、前記回路基板の第1外縁部の反対側にある第2外縁部の外縁形状は、前記第1外縁部の外縁形状を前記第1外縁部から前記第2外縁部に向けて平行移動させた形状と一致することを特徴とする。
【0029】
この発明によれば、元基板上から複数の回路基板を形成する際に、隣接する回路パターン部を分離するときの分離線の一部が共有される態様で分離させることが可能になるので、回路基板の取り個数を増大させることができ、製造コストを低減できる。
【0030】
また、本発明の別の時計は、回路基板を内蔵する時計であって、共通の前記回路基板に、基準クロックを発生する振動子と、時計表示用の表示駆動手段とが共に実装されていることを特徴とする。
【0031】
この発明によれば、振動子と表示駆動手段とが共通の回路基板に共に実装されていることによって、回路基板の種類を低減することができ、効率的に製造を行うことが可能になるので、製造コストを低減できる。
【0032】
【発明の実施の形態】
次に、添付図面を参照して本発明に係る時計回路基板の製造方法、時計の製造方法及び時計の実施形態について詳細に説明する。
【0033】
図1及び図2は、本実施形態の製造工程の態様を示す工程説明図である。ここで、図1は、元基板20上のパターン態様を、元基板20の搬送方向に並んだパターン部分が後述する搬送方向Vに向けて工程順に表されるように模式的に示すものである。したがって、実際の元基板の配列態様を示すものではない。また、図5は、本実施形態の製造工程の手順を示す概略フローチャートである。
【0034】
本実施形態では、図1に示すように、ポリイミド樹脂等で構成される基材を有する元基板20を用いる。元基板20は、図示のように帯状(テープ状)に構成されていることが好ましい。また、本実施形態では、元基板20はフレキシブル基板で構成されているが、ガラスエポキシ基板等のリジッド基板で構成されていてもよい。
【0035】
最初に、上記元基板20には、搬送用スロット20aと、位置決め孔20bとをプレス加工の打ち抜き等によって形成する(図5に示すステップ21)。また、この工程では、図示しないが、後に形成される回路基板の組込用孔(他の部品やムーブメントに組み込む際に用いる孔、例えば固定ねじを挿通する孔など)、回路基板分離工程において回路基板をプレスにより抜き落とす際に残材が鋭角になり抜きカエリが発生する箇所をI抜き型などにより予め抜いておくための抜きカエリ防止用抜き孔、後に形成される導体パターンの一部が基材から張り出す(オーバーハングする)べき部分を形成するためのオーバーハング部抜き孔、なども必要に応じて形成される。なお、オーバーハング部抜き孔以外の孔については、次工程の導体パターンの形成後に形成してもよい。
【0036】
次に、元基板20の表面上に銅箔を貼り付けるなどの方法によって導体層を形成し、この導体層をパターニングすることによって導体パターンを形成する(図5に示すステップ22)。この工程では、導体層上にレジストを塗布する段階、レジストを所定パターンで露光する段階、露光されたレジストを現像する段階、現像によって形成されたレジストマスク上からエッチングを行う段階、レジストマスクを剥離する段階などを順次行うフォトリソグラフィ法などを用いる。この導体パターンには、複数配列された回路パターン部21Aが含まれる。また、導体パターンには、次工程で行われる電解メッキを施すためのメッキリード部21C及び21Dが含まれる。
【0037】
回路パターン部21Aは、それぞれが後述する回路基板を構成するための所定の配線パターンを含む。回路パターン部21A内の配線パターンは、少なくとも表面メッキが必要な部分(すなわち、ボンディング端子や他部品などに導電接続される部分)については上記メッキリード部21C及び21Dに導電接続されている。
【0038】
回路パターン部21Aは、元基板20の搬送方向V(すなわち、搬送用スロット20aの配列方向、つまり、元基板20がリールに巻かれる方向、或いは、製造装置にて送られる方向)については、或る程度の間隔をもって配列されている。この回路パターン部21Aの搬送方向Vの間隔領域21Pには、上記位置決め孔20bが配列されている。位置決め孔20bは、個々の回路パターン部21Aに対する加工に際して位置決めを行うための孔であり、例えば、後述する回路基板分離工程において、プレス抜き打ちを行う際にプレス型に設けられた位置決めピンを挿通させるといった使い方をする。したがって、位置決め孔20bは回路パターン部21A毎にそれぞれ形成されている。
【0039】
一方、回路パターン部21Aは、元基板20の幅方向W(すなわち、上記の搬送方向Vと直交する、元基板20の基板面内の方向)については、相互に密接して、その境界線の一部が接続される態様で配列されている。図1には、隣接する回路パターン部21Aが幅方向Wには部分的に重なり合っているように示してある。隣接する回路パターン部21Aの重なり領域21Xは、実際には、回路パターン部21A内にて配線パターンが全く形成されていないか、或いは、有意の配線パターンが形成されていない領域である。つまり、図1に示す回路パターン部21Aの境界線(外縁線)は、後述する回路基板分離工程において元基板20から抜き落とされる範囲(プレス型の適用範囲)を画成する仮想的な分離線を示すものであり、実在するものではない。
【0040】
その後、上記導体パターンの表面に電解メッキを施す(図5に示すステップ23)。この電解メッキは、元基板20上に形成された上記回路パターン部21A内の配線パターンの表面に導電接続に適した接続特性を付与するためのものである。この電解メッキとしては、例えば、表面にAu或いはAuを主成分とする金合金が表面に露出するように形成される。より具体的には、例えば、Niメッキ層の上にAuメッキ層が積層されたものが形成される。この表面メッキ層は、半田や銀合金などで構成されていてもよい。
【0041】
次に、上記のメッキリード部21Dを切断して、上記複数の回路パターン部21Aを電気的に独立させるために、簡易な孔開けユニット等によるプレス抜き打ち等によって切断孔20dを形成する(図5に示すステップ24)。この切断孔20dは、上記回路パターン部21Aの搬送方向Vの間隔領域21Pに形成される。すなわち、本実施形態では、予めメッキリード部21Dが上記間隔領域21Pに集中するように導体パターンが形成されており、メッキリード部21Dの集中した上記間隔領域21Pに切断孔20dを形成することによって各回路パターン部21Aが電気的に分離される。
【0042】
その後、回路パターン部21A上にICチップ等の電子部品22を実装する(図5に示すステップ25)。この電子部品22は、例えば、後述する振動子とともに発振回路を構成するための回路部分、当該発振回路から得られる基準クロックに基づいて各種信号を生成する分周回路その他の時計回路を構成するための回路部分、後述する駆動用ステッピングモータ等の時計表示駆動手段を駆動するための駆動回路の少なくとも一部を構成するための回路部分などを備えたものである。このICチップ22は、回路パターン部21A上に配置され、その後、必要に応じて電子部品22の端子と回路パターン部21Aの配線パターンとの間に適宜の導電接続が行われる。例えば、ボンディングワイヤなどを介して行うボンディング接続や半田リフロー等による接続などである。
【0043】
上記のようにして電子部品22の実装が完了すると、電子部品22と回路パターン部21A内の配線パターンとの導電接続状態を確認するための電気接続検査が行われる(図5に示すステップ26)。この電機接続検査は、例えば、検査点間の電気的非接続を確認するためのオープン検査及び検査点間の電気的接続を確認するためのショート検査である。
【0044】
次に、上記検査で問題がなければ、電子部品22がICチップ等で或る場合、或いは、電子部品22がボンディング接続された場合には、電子部品22をエポキシ系樹脂等のモールド用樹脂によってモールド(封止)する(図5に示すステップ27)。
【0045】
上記モールド用樹脂を乾燥させた後に、電気特性検査を行う(図5に示すステップ28)。この電気特性検査は、例えば、ヒートショックを与えても電気的特性が劣化しないか否か、電子部品22の実装済みの回路パターン部21A全体の電気的性能が基準をクリアしているか否かなどを確認するものである。
【0046】
次に、プレス抜き打ちなどによって、回路パターン部21Aを個々に抜き落とし、元基板20から分離させる(図5に示すステップ29)。これによって、図2(a)に示す回路基板24が形成される。この工程において、元基板20に対する回路パターン部21Aの分離作業は、通常、幅方向Wに配列された複数の回路パターン部21Aに対して順次行われる。回路パターン部21Aの幅方向Wの配列に対する分離作業の順番は任意でよいが、例えば、図示右方向から左方向、或いは、図示左方向から右方向といったように、幅方向Wに沿った配列順に行われることが好ましい。
【0047】
個々の回路パターン部21Aに対する分離作業は、例えば、図1に示す回路パターン部21Aの外縁形状に対応するプレス型(例えば抜き型、或いは、パンチとこれに対応するダイ)を元基板20に適用させることにより行われる。ここで、上記のように複数の回路パターン部21Aは、元基板20の幅方向Wに沿って相互に重なり領域21Xを有するように配列されている。また、複数の回路パターン部21Aは、本実施形態では元基板20上において同じ姿勢(同じ方向を向いた姿勢)で配列されている。したがって、先に分離された回路パターン部21Aで構成される回路基板24の外縁部分(すなわち上記重なり領域21Xに相当する外縁部分)と、この回路パターン部21Aに隣接し、後に分離された回路パターン部21Aで構成される回路基板24の外縁の反対側にある外縁部分とは、相互に分離線を共有する態様で分離されることとなる。
【0048】
本実施形態では、上記のようにプレス型の適用範囲が上記重なり領域21Xにおいて相互に重なるようにして回路基板24が分離されるので、従来方法では生じ得る抜きカエリの発生がなくなり、抜きカスの発生もなくなる。したがって、型の抜きカス詰まりが発生したり、抜きカスが型に付着することによって回路基板24に打痕が生じたりするといった問題がなくなり、このような問題の発生を検査する必要もなくなる。
【0049】
この場合、上記のように幅方向Wに配列される複数の回路パターン部21Aを幅方向Wに沿って順次分離させていくと、図1に示す幅方向Wの両端に配置された回路パターン部21Aにより構成される回路基板を除いて、図2(a)に示すように、幅方向Wの両側に存在する外縁部分24sと24tとが相互に対応する形状となる。すなわち、外縁部分24sの形状を幅方向Wに平行移動(並進移動)させると、外縁部分24tの形状に一致する。これは、図2(b)に示すように、複数配列された回路パターン部21Aを分離させていく向きを逆向きにしたときに得られる回路基板24’の外縁部分24’sと24’tについても同様である。
【0050】
本実施形態においては、図2(a)に示すように、回路基板24には、図2(c)に示す水晶振動子23を実装するための第1実装部24aと、図2(c)に示すコイル体25の端部25a(コイル体25のコイルを貫通する磁芯(鉄心)の端部)を実装するための第2実装部24bとが共に設けられている。すなわち、従来のように水晶振動子を実装する回路基板とコイル体を実装する回路基板とを別体に製造するのではなく、両回路基板を一体に形成している。これによって、従来のように両回路基板を別々に抜き落とす必要がなくなり、また、両回路基板を構成する回路パターン部を相互にクリアランスをとって元基板上に配列させる必要もなくなるので、元基板上の回路パターン部の配列密度を実質的に向上させることができる。
【0051】
次に、図2(c)に示すように、水晶振動子等の振動子23を上記第1実装部24aに半田付け等により実装し(図5に示すステップ30)、その後、従来と同様に、発振の確認、発振周波数の調整、電気特性検査を行う(図5に示すステップ31)。
【0052】
本実施形態では、図2(c)に示すように、回路基板24を分離させてから振動子23を実装するようにしているため、元基板20上に振動子23を配置する領域(部品配置孔)を設ける必要がなくなり、その結果、元基板20上の回路パターン部21Aの配列密度を高めることができる。
【0053】
その後、回路基板24の第2実装部24に、コイル体25の端部25aを実装する(図5に示すステップ32)。
【0054】
本実施形態では、上記のように、回路基板24に振動子23とコイル体25とを共に実装しているため、従来、振動子23を実装する回路基板と、コイル体25を実装する回路基板とを別々に設ける必要がなくなり、両回路基板を一体に形成している。その結果、従来のように両回路基板を別々に抜き落とす必要がなくなり、また、両回路基板を構成する回路パターン部を相互にクリアランスをとって元基板上に配列させる必要もなくなるので、元基板上の回路パターン部の配列密度を実質的に向上させることができる。
【0055】
その後、図2(c)に示す回路基板24を、図2(d)に示す時計200のムーブメント210の内部に組み込む(図5に示すステップ33)。ここで、時計200は、時計ケース201の内部にムーブメント210が配置され、このムーブメント210内には、上記回路基板24に接続された端部25aを有するコイル体25を備えた駆動用ステッピングモータが配置される。この駆動用ステッピングモータでは、上記コイル体25にステータ26aが連結され、このステータ26aに作用して回転するロータ26bが設けられる。このロータ26bの回転は、図示しない輪列等を介して指針203に伝達される。
【0056】
なお、本実施形態では時計表示駆動手段として指針駆動用のステッピングモータを例示しているが、それ以外に、液晶表示体等の各種電気光学装置を表示体とする場合には、表示体を駆動するための駆動回路を時計表示駆動手段として適用しても構わない。
【0057】
以上説明した本実施形態によれば、元基板20の限られたスペースの中で、無駄なスペースを設けないことにより、従来よりも単位面積当たりの基板取り個数を大幅に増加させることができ、その結果、製造コストの低減を図ることができる。
【0058】
特に、元基板20の幅方向Wに複数の回路パターン部を相互に密接して配置したことによって、回路基板の取り個数が大幅に増大できた。この場合、元基板20の幅を大きくすると取り個数の増大効果が大きくなるため、本実施形態では、従来の元基板よりも幅を大きくしてさらにコスト低減効果を高めることができる。例えば、従来の元基板が35mm幅であったのに対して、本実施形態では、元基板の幅を倍の70mmとすることによって、単位面積当たりの基板取り個数が従来の5倍となった。
【0059】
また、本実施形態では、隣接する回路パターン部同士が元基板の幅方向Wに部分的に重なり領域21Xにて重なるように打ち抜くことによって、隣接する回路パターン部から形成された回路基板が分離線の一部を共有する態様で分離されるため、抜きカエリ等の問題点を低減することができ、打ち抜きの順番を任意に設定できるため、生産効率を高めることが可能になる。また、抜きカスが出ないため、型の抜きカス詰まりや抜きカスの付着等の発生、及びこれらに起因する製品への打痕の発生などの不具合が生じない。
【0060】
また、回路パターン部は、元基板の搬送方向Vには間隔を持って配列されているため、回路基板の分離後に元基板が左右幅方向に分離してしまうといったことも起こらないとともに、元基板のリール等への巻取り時に巻乱れ等のトラブルが発生しない。そして、その搬送方向Vの間隔領域には、回路パターン部の分離時等に用いる位置決め孔、メッキリードを切断するための切断孔、パターン露光時の重なりスペースなどを設けることで有効活用することができる。
【0061】
尚、本発明の時計回路基板の製造方法、時計の製造方法及び時計は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【0062】
【発明の効果】
以上、説明したように本発明によれば、元基板から回路基板を分離する製造工程において回路基板を構成する回路パターン部の配列密度を従来よりも高めることにより、製造コストを低減できる。
【図面の簡単な説明】
【図1】 本発明に係る時計用回路基板或いは時計の製造方法の実施形態の製造過程を示す説明図である。
【図2】 同実施形態の製造過程を示す説明図である。
【図3】 従来の時計用回路基板或いは時計の製造方法の製造過程を示す説明図である。
【図4】 従来の製造過程を示す説明図である。
【図5】 実施形態の製造過程の概略手順を示す概略フローチャートである。
【図6】 従来の製造過程の概略手順を示す概略フローチャートである。
【符号の説明】
20・・・元基板、20a・・・搬送用スロット、20b・・・位置決め孔、20d・・・切断孔、21A・・・回路パターン部、21P・・・間隔領域、21X・・・重なり領域、22・・・電子部品、23・・・振動子、24・・・回路基板、24a・・・第1実装部、24b・・・第2実装部、24s,24t・・・外縁部分、25・・・コイル体、25a・・・端部、200・・・時計、210・・・ムーブメント[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a timepiece manufacturing method incorporating a circuit board.
[0002]
[Prior art]
In general, in the process of manufacturing a circuit board to be incorporated in a movement of a watch, a plurality of circuit pattern portions corresponding to the plurality of circuit boards are formed so as to be arranged on the original substrate at a certain distance from each other. Then, after mounting an IC chip or the like on each circuit pattern portion, each circuit pattern is removed by punching with a punch of a press working device.
[0003]
3 and 4 show a timepiece manufacturing process including a conventional timepiece circuit board manufacturing process, and FIG. 6 shows a procedure of a timepiece manufacturing method. As shown in FIG. 3, first, a
[0004]
Thereafter, the individual
[0005]
Further, the terminal of the
[0006]
Thereafter, the
[0007]
As shown in FIG. 4 (c), the components formed as described above are incorporated into the
[0008]
[Problems to be solved by the invention]
However, in the conventional timepiece manufacturing method, the
[0009]
Further, in the above conventional method, the
[0010]
Therefore, the present invention solves the above-mentioned problems, and the problem is that the manufacturing density is increased by increasing the arrangement density of the circuit pattern portions constituting the circuit board in the manufacturing process of separating the circuit board from the original board. An object of the present invention is to provide a manufacturing method capable of reducing the above.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a timepiece manufacturing method incorporating a circuit board, wherein a circuit pattern forming step of forming a plurality of circuit pattern portions corresponding to the circuit board on the original substrate, A circuit board separation step of separating the circuit pattern portion from the original substrate to form the circuit board,
In the circuit pattern forming step, the circuit pattern portions are arranged in a manner in which they are spaced apart from each other in the transport direction of the original substrate in a production line and in close contact with each other in the width direction of the original substrate, In the step, the circuit boards corresponding to the adjacent circuit pattern portions are separated in a manner sharing a part of the separation line with each other, and the original board is configured in a belt shape and is laid on the production line. It is characterized by.
[0012]
According to the present invention, it is necessary to provide a clearance between the circuit pattern portions on the original substrate by separating the circuit boards corresponding to the adjacent circuit pattern portions in a manner sharing a part of the separation line. As a result, the arrangement density of the circuit pattern portions on the original substrate can be improved, and the occurrence of burrs and the like that occur between the dropped portions can be prevented. Therefore, the number of circuit boards to be taken from the original board can be increased as compared with the prior art, and the productivity can be improved, so that the manufacturing cost can be greatly reduced.
Further, according to the present invention, by using the original substrate formed in a strip shape, the original substrate can be efficiently manufactured by performing the processing while being erected and transported on the production line. In addition, an interval is provided between the circuit pattern portions in the transport direction on the original substrate, and the circuit pattern portions are brought into close contact with each other in the width direction. It is possible to prevent the substrate from falling apart. Therefore, the construction state of the production line can be maintained, and handling becomes easy.
[0013]
In the present invention, in the circuit board separation step, the circuit board is removed by applying a punching die to the circuit pattern portion of the original substrate, and the punching die is applied to the adjacent circuit pattern portion. Are preferably used so as to partially overlap.
[0014]
According to the present invention, it is possible to prevent punching and the like and reduce the occurrence of punching by partially overlapping the applicable range of the punching die with respect to adjacent circuit pattern portions. Further, it is possible to reduce defects and improve production efficiency.
[0017]
In the present invention, in the interval region in the transport direction of the circuit pattern portion on the original substrate, a hole for cutting the plating lead with respect to the circuit pattern portion, a positioning hole used when separating the circuit substrate, or the circuit pattern portion It is preferable that an overlapping exposure portion is provided at the time of patterning.
[0018]
According to the present invention, since the interval region of the circuit pattern portions can be effectively used, it is possible to improve the arrangement density of the circuit pattern portions on the substantial original substrate, and further reduce the manufacturing cost.
[0019]
In the present invention, the circuit board includes both a first mounting portion for mounting a vibrator for generating a reference clock and a second mounting portion for mounting a display driving means for clock display. Is preferred.
[0020]
According to this invention, since what was conventionally manufactured as a separate circuit board can be integrated, manufacturing efficiency can be raised and the arrangement density of a circuit pattern part can be improved substantially. Thus, the manufacturing cost can be further reduced.
[0021]
In the present invention, it is preferable to mount the vibrator and the display driving means in the timepiece manufacturing process after the circuit board is separated from the original substrate. In this way, it is not necessary to form component placement holes or the like in order to secure a region for placing components on the original substrate, and the arrangement density of the circuit pattern portions can be further increased.
[0028]
Next, the timepiece of the present invention is a timepiece incorporating a circuit board, and the outer edge shape of the second outer edge portion on the opposite side of the first outer edge portion of the circuit board is the outer edge shape of the first outer edge portion. The shape coincides with a shape translated from the first outer edge portion toward the second outer edge portion.
[0029]
According to the present invention, when forming a plurality of circuit boards from the original substrate, it becomes possible to separate the adjacent circuit pattern portions in a manner in which a part of the separation line is shared, The number of circuit boards can be increased, and the manufacturing cost can be reduced.
[0030]
Another timepiece of the present invention is a timepiece having a circuit board built therein, and a vibrator for generating a reference clock and a display driving means for timepiece display are mounted on the common circuit board. It is characterized by that.
[0031]
According to the present invention, since the vibrator and the display driving unit are mounted together on a common circuit board, the types of circuit boards can be reduced and manufacturing can be performed efficiently. Manufacturing cost can be reduced.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Next, a timepiece circuit board manufacturing method, a timepiece manufacturing method, and a timepiece embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
[0033]
FIG.1 and FIG.2 is process explanatory drawing which shows the aspect of the manufacturing process of this embodiment. Here, FIG. 1 schematically shows a pattern mode on the
[0034]
In this embodiment, as shown in FIG. 1, an
[0035]
First, a
[0036]
Next, a conductor layer is formed by a method such as attaching a copper foil on the surface of the
[0037]
Each of the
[0038]
The
[0039]
On the other hand, the
[0040]
Thereafter, electrolytic plating is performed on the surface of the conductor pattern (
[0041]
Next, in order to cut the
[0042]
Thereafter, an
[0043]
When the mounting of the
[0044]
Next, if there is no problem in the above inspection, when the
[0045]
After the molding resin is dried, an electrical property inspection is performed (step 28 shown in FIG. 5). In this electrical characteristic inspection, for example, whether or not the electrical characteristics are not deteriorated even when a heat shock is given, whether or not the electrical performance of the entire
[0046]
Next, the
[0047]
In the separation work for each
[0048]
In the present embodiment, as described above, the
[0049]
In this case, when the plurality of
[0050]
In the present embodiment, as shown in FIG. 2A, the
[0051]
Next, as shown in FIG. 2C, a
[0052]
In the present embodiment, as shown in FIG. 2C, since the
[0053]
Thereafter, the
[0054]
In the present embodiment, since the
[0055]
Thereafter, the
[0056]
In this embodiment, the stepping motor for driving the pointer is exemplified as the clock display driving means. However, when various electro-optical devices such as a liquid crystal display body are used as the display body, the display body is driven. A driving circuit for doing so may be applied as a clock display driving means.
[0057]
According to this embodiment described above, by providing no useless space in the limited space of the
[0058]
In particular, by arranging a plurality of circuit pattern portions in close contact with each other in the width direction W of the
[0059]
In the present embodiment, the adjacent circuit pattern portions are punched out so as to partially overlap each other in the
[0060]
In addition, since the circuit pattern portions are arranged with an interval in the transport direction V of the original substrate, the original substrate is not separated in the left-right width direction after the circuit substrate is separated. Troubles such as winding disturbances do not occur when winding on a reel. In the interval region in the transport direction V, positioning holes used for separating circuit pattern portions, cutting holes for cutting plating leads, overlapping spaces for pattern exposure, etc. can be used effectively. it can.
[0061]
The timepiece circuit board manufacturing method, timepiece manufacturing method, and timepiece of the present invention are not limited to the above-described illustrated examples, and various modifications can be made without departing from the scope of the present invention. Of course.
[0062]
【The invention's effect】
As described above, according to the present invention, the manufacturing cost can be reduced by increasing the arrangement density of the circuit pattern portions constituting the circuit board in the manufacturing process for separating the circuit board from the original board.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a manufacturing process of an embodiment of a timepiece circuit board or timepiece manufacturing method according to the present invention.
FIG. 2 is an explanatory diagram showing a manufacturing process of the embodiment.
FIG. 3 is an explanatory view showing a manufacturing process of a conventional timepiece circuit board or timepiece manufacturing method.
FIG. 4 is an explanatory view showing a conventional manufacturing process.
FIG. 5 is a schematic flowchart showing a schematic procedure of a manufacturing process of the embodiment.
FIG. 6 is a schematic flowchart showing a schematic procedure of a conventional manufacturing process.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
前記回路基板に相当する回路パターン部を元基板上に複数配列形成する回路パターン形成工程と、
前記元基板から前記回路パターン部を分離して前記回路基板を形成する回路基板分離工程と、
を有し、
前記回路パターン形成工程では、前記回路パターン部は、製造ラインにおける前記元基板の搬送方向には間隔を有し、前記元基板の幅方向には相互に密接した態様に配列され、
前記回路基板分離工程では、隣接する前記回路パターン部に対応する前記回路基板が相互に分離線の一部を共有する態様で分離され、かつ、前記元基板は帯状に構成されて製造ライン上に架設されることを特徴とする時計の製造方法。A method for manufacturing a watch incorporating a circuit board,
A circuit pattern forming step of forming a plurality of circuit pattern portions corresponding to the circuit board on the original substrate; and
A circuit board separation step of separating the circuit pattern portion from the original substrate to form the circuit board;
Have
In the circuit pattern forming step, the circuit pattern portions are spaced in the transport direction of the original substrate in a production line and are arranged in close contact with each other in the width direction of the original substrate,
In the circuit board separation step, the circuit boards corresponding to the adjacent circuit pattern portions are separated in a manner sharing a part of the separation line with each other, and the original board is configured in a band shape on the production line A timepiece manufacturing method characterized by being constructed.
前記打ち抜き型は、隣接する前記回路パターン部に対する適用範囲が部分的に重複するように用いられることを特徴とする請求項1に記載の時計の製造方法。In the circuit board separation step, the circuit board is removed by applying a punching die to the circuit pattern portion of the original board,
2. The timepiece manufacturing method according to claim 1, wherein the punching die is used so that application ranges to adjacent circuit pattern portions partially overlap.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087114A JP3724442B2 (en) | 2002-03-26 | 2002-03-26 | Watch manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087114A JP3724442B2 (en) | 2002-03-26 | 2002-03-26 | Watch manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283096A JP2003283096A (en) | 2003-10-03 |
JP3724442B2 true JP3724442B2 (en) | 2005-12-07 |
Family
ID=29233463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087114A Expired - Fee Related JP3724442B2 (en) | 2002-03-26 | 2002-03-26 | Watch manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724442B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019416A (en) * | 2004-06-30 | 2006-01-19 | Seiko Instruments Inc | Circuit original substrate, circuit substrate module manufacturing method and electronic clock |
EP3617813A1 (en) * | 2018-09-03 | 2020-03-04 | Rolex Sa | Device for transferring timepiece components |
-
2002
- 2002-03-26 JP JP2002087114A patent/JP3724442B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003283096A (en) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3569025B2 (en) | Semiconductor device and electronic device using the same | |
JPH1131893A (en) | Method for manufacturing electronic part and electronic part using the same | |
JP3829939B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP3829940B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP3724442B2 (en) | Watch manufacturing method | |
JP2004129089A (en) | Piezoelectric vibrator for surface mounting, its manufacturing, and sheet substrate matrix | |
JP3829941B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP2006100300A (en) | Printed wiring board and manufacturing method therefor | |
JP3874519B2 (en) | SMD type coil and manufacturing method thereof | |
JP3563672B2 (en) | High frequency module and method of manufacturing the same | |
WO2000048243A1 (en) | Flexible printed-circuit substrate, film carrier, semiconductor device on tape, semiconductor device, method of semiconductor manufacture, circuit susbstrate, and electronic device | |
JPH10116861A (en) | Carrier tape and manufacture of carrier tape | |
JPH0766570A (en) | Electronic circuit package and its manufacturing method | |
JPH0378793B2 (en) | ||
JP2006019416A (en) | Circuit original substrate, circuit substrate module manufacturing method and electronic clock | |
JP3600137B2 (en) | Circuit device manufacturing method | |
JPS628553Y2 (en) | ||
JPH11317428A (en) | Tape carrier and semiconductor device and manufacture of then | |
JP2002343927A (en) | Semiconductor module and manufacturing method therefor | |
JP3051660B2 (en) | High frequency coil and method of manufacturing the same | |
JP4118713B2 (en) | Tape carrier manufacturing method | |
JPH03125444A (en) | Improved film carrier | |
JP2008091776A (en) | Printed board unit, combined printed board unit, method for manufacturing printed board unit, method for manufacturing combined printed board unit, and electronic apparatus | |
JP2756857B2 (en) | Lead frame manufacturing method | |
JP2773707B2 (en) | Manufacturing method of hybrid integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |