JP3724048B2 - L負荷駆動装置 - Google Patents
L負荷駆動装置 Download PDFInfo
- Publication number
- JP3724048B2 JP3724048B2 JP09274796A JP9274796A JP3724048B2 JP 3724048 B2 JP3724048 B2 JP 3724048B2 JP 09274796 A JP09274796 A JP 09274796A JP 9274796 A JP9274796 A JP 9274796A JP 3724048 B2 JP3724048 B2 JP 3724048B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- connection point
- voltage
- switching element
- driving state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 92
- 230000005284 excitation Effects 0.000 claims description 22
- 238000007599 discharging Methods 0.000 claims description 4
- 230000005279 excitation period Effects 0.000 description 38
- 238000001514 detection method Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 23
- 230000007423 decrease Effects 0.000 description 7
- 238000010992 reflux Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/12—Control or stabilisation of current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/34—Monitoring operation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
- Control Of Multiple Motors (AREA)
Description
【発明の属する技術分野】
本発明は、ステッピングモータ等におけるL負荷を駆動するL負荷駆動装置に関する。
【0002】
【従来の技術】
従来、この種の装置として、実公平7ー33598号公報に示す「ステッピングモータ装置」がある。このものの概要について説明する。
図22に示すバイファイラ巻4相ステッピングモータの駆動回路において、電圧Vccを出力する直流電源1には、第1〜第4の巻線2a〜2dがそれぞれ接続され、これら第1〜第4の巻線2a〜2dには、第1〜第4のスイッチング素子(MOSトランジスタ)3a〜3dがそれぞれ接続されている。
【0003】
また、スイッチング素子3a、3cの共通接続点と接地との間には第1の電流検出抵抗4aが接続され、これと並列に巻線エネルギーを放出する経路を形成するダイオード5aが接続されている。同様に、スイッチング素子3b、3dの共通接続点と接地との間には第2の電流検出抵抗4bが接続され、これと並列にダイオード5bが接続されている。
【0004】
第1、第2の制御回路6a、6bは、励磁信号発生回路7の出力ライン7a、7bの励磁信号に応答してスイッチング素子3a〜3dを所定の励磁方式(例えば2相励磁方式)で制御する。すなわち、制御回路6a、6bは、電流検出抵抗4a、4bに接続された検出ライン8、9から得られる電流検出信号と、基準電圧発生回路10から出力される基準電圧V1、V2とを比較して、スイッチング素子3a〜3dを断続制御(チョッピング制御)し、ステッピングモータを定電流駆動する。
【0005】
図23に、ステッピングモータを2相励磁方式で駆動する場合の各部の波形を示す。(A)(B)は励磁信号、(C)〜(F)はスイッチング素子3a〜3dのゲート信号をそれぞれ示す。図23(A)に示す励磁信号がハイレベルの時には、スイッチング素子3aがチョッピング制御され、図23(B)に示す励磁信号がハイレベルの時には、スイッチング素子3bがチョッピング制御される。また、図23(A)に示す励磁信号がローレベルの時には、スイッチング素子3cがチョッピング制御され、図23(B)に示す励磁信号がローレベルの時には、スイッチング素子3dがチョッピング制御される。
【0006】
制御回路6a、6bは同一の構成であり、図24にその内の一方の制御回路6aの詳細構成を示す。この制御回路6aの作動を、巻線2cを励磁する信号が発生している励磁期間を例にとって、図25に示すタイミングチャートとともに説明する。
電流検出抵抗4aの両端電圧、すなわち電流検出電圧Vrは、スイッチング素子3cがオンしている時には、そのオン期間の電流に対応した正電圧となり、スイッチング素子3cがオフしている時には、ダイオード5aの順電圧降下分の電圧となる。従って、電流検出電圧Vrは、図25(A)に示すようにスイッチング素子3cのオンオフに応じて変化する。
【0007】
電流検出電圧Vrはコンパレータ61において基準電圧V1と比較される。電流検出電圧Vrが基準電圧V1に達すると、コンパレータ61の出力がローレベルになりコンデンサ62が放電される。また、電流検出電圧Vrが基準電圧V1より低いと、コンパレータ61の出力がハイレベルになりコンデンサ62は充電される。このことにより、コンデンサ62の端子電圧V62は、図25(B)に示すように変化する。この電圧V62はコンパレータ63にて所定の基準電圧Voと比較され、図25(C)に示すパルス信号V63に変換される。このパルス信号はNOT回路64にてレベル反転される。
【0008】
巻線2cの励磁期間においては、励磁信号発生回路7からの信号がローレベルでありNOT回路66の出力がハイレベルとなっているため、AND回路65、67のうちAND回路65を介してパルス信号がスイッチング素子3cに出力され、スイッチング素子3cのゲート−ソース間には、図25(D)に示す電圧VGSが印加される。
【0009】
従って、図25(A)〜(D)の波形に示すように、t1 時点でスイッチング素子3cがオンで電流検出電圧Vrが基準電圧V1に達すると、AND回路65からの出力がローレベルになってスイッチング素子3cをオフさせ、その後、コンデンサ62が充電されて、その端子電圧V62がt2 時点で基準電圧Voに達すると、AND回路65からの出力がハイレベルになってスイッチング素子3cをオンさせる。この作動を繰り返すことにより、スイッチング素子3cがチョッピング制御される。
【0010】
ここで、スイッチング素子3cのオン期間(t2 〜t3 )においては、電源1、巻線2c、スイッチング素子3c、電流検出抵抗4a、接地からなる回路で、図25(E)に示す電流Icが流れ、オフ期間(t1 〜t2 )においては、巻線2cの励磁により蓄積されたエネルギーが、ここに電磁結合されている巻線2aを通して放出される。すなわち、巻線2a、電源1、バイパスダイオード5a、スイッチング素子3aの内蔵ダイオードからなる閉回路で電流Iaが流れる。電流Iaの向きを図24に示す方向に定義した場合には、電流Iaの波形は図25(F)に示すようになり、電流Icと電流Iaを合成した電流Iは図25(G)に示すようになる。
【0011】
なお、他の巻線2a、2b、2dの励磁期間においても、上記した巻線2cの励磁期間と同様の動作が行われる。
【0012】
【発明が解決しようとする課題】
上記したようにスイッチング素子3cがオンすると電流Icが流れる。この時、スイッチング素子3cと巻線2cとの接続点Cの電圧Vc(図25(H)参照)は、スイッチング素子3cのオン電圧と電流検出電圧Vrとによる低電圧レベルのものとなる。また、スイッチング素子3aと巻線2aとの接続点Aの電圧Va(図25(I)参照)は、通電された巻線2cから巻線2aの相互誘導により、電流Icの傾きに応じて高電圧レベルに誘起されたものとなる。
【0013】
また、スイッチング素子3cがオフ状態に移行すると、巻線2cの励磁に基づいて蓄積されたエネルギーにより、電圧Vcは高電圧レベルに上昇される。これと同時に、巻線2cと対をなす巻線2aにおいては、巻線2cに蓄積されたエネルギーにより、電圧Vaの下降を伴って負電圧が発生する。その結果、カットオフ状態に設定されたスイッチング素子3aを逆バイアスに通電して、巻線2aに電流が注入される。
【0014】
従って、スイッチング素子3cがオフ状態に移行すると、巻線2cに蓄積されたエネルギーは、対をなす巻線2aのみから電流として解放されることになる。上記した作動により、この従来のものにおいては、スイッチング素子3cがオンからオフに移行した時、接続点Cの電圧Vcが非常に高い電圧レベルに上昇することになる。このような高電圧のため、スイッチング素子3a〜3dを高耐圧のものにしなければならなず、また高電圧サージによる放射ノイズの発生といった問題も生じ得る。
【0015】
従って、本発明は上記した接続点の電圧を低下させることを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するため、本発明は、後述する実施形態記載の符号を参照して以下の技術的手段を採用する。請求項1乃至11に記載の発明においては、第1のL負荷(2a)と第1のスイッチング素子(3a)との第1の接続点(A)と、第2のL負荷(2c)と第2のスイッチング素子(3c)との第2の接続点(C)との間に、一方のスイッチング素子がオンからオフに変化した時に、第1の接続点と第2の接続点の差電圧により、一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流経路を形成する手段(11〜14)を設けたことを特徴としている。
【0017】
従って、一方のスイッチング素子のオン作動により励磁されていたL負荷の蓄積エネルギーにより、一方のスイッチング素子がオフ作動すると、一方のスイッチング素子側の接続点の電圧を上昇させ、他方のスイッチング素子側の接続点の電圧を下降させる。その差電圧により、一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流が流れる。
【0018】
従って、この電流経路により、一方のスイッチング素子側の接続点の電圧上昇を抑制することができ、スイッチング素子を低耐圧化できる等の効果を奏する。なお、L負荷駆動としては、チョッピング制御するものを用いることができ、その場合に、チョッピング制御における一方のスイッチング素子がオンからオフに変化した時に上記した電流経路を形成することができる。
【0019】
また、電流経路を形成する手段としては、第1のスイッチング素子(3a)が駆動状態にある時にオン作動する第1のスイッチング手段(11)と、前記第2のスイッチング素子(3c)が駆動状態にある時にオン作動する第2のスイッチング手段(12)とを有して構成することができる。
さらに、電流経路を形成する手段として、第1のスイッチング手段(11)のオン時に第1の接続点(A)から第2の接続点(C)方向に整流を行う第1の整流手段(13)と、第2のスイッチング手段(12)のオン時に第2の接続点(C)から前記第1の接続点(A)方向に整流を行う第2の整流手段(14)を有することができる。これら整流手段を設けることにより、一方のスイッチング素子がオフからオンに移行した時に、上記した電流経路により逆方向に電流が流れるのを阻止して、作動を適正に行わせることができる。
【0020】
さらに、第1、第2のスイッチング手段を第1、第2のMOSトランジスタ(11b、12b)にて構成し、第1、第2の整流手段を第2、第1のMOSトランジスタにそれぞれ内蔵された第1、第2のダイオード(13b、14b)を用いて構成することができる。
この場合、第1、第2のMOSトランジスタの間の接続点の電位を固定するようにすれば、ノイズによる誤動作を低減することができる。
【0021】
さらに、第1のスイッチング素子(3a)がオンしている時に第2の接続点(C)の電圧を用いて第1のMOSトランジスタ(11b)のゲートを充電し、また第2のスイッチング素子(3c)がオンしている時に第1の接続点(A)の電圧を用いて第2のMOSトランジスタ(12b)のゲートを充電する手段(18a、18c等)を設けるようにすれば、非駆動状態にある方の接続点の電圧を利用してゲート電圧を作成することができ、必ずしも外部からゲート電圧を供給しなくても第1、第2のMOSトランジスタをオン駆動することができる。
【0022】
さらに、充電された第1、第2のMOSトランジスタ(11b、12b)のゲートを放電する放電手段(24a、24c)を設けることにより、第1、第2のMOSトランジスタを所望時に適正に作動させることができる。また、請求項2乃至4に記載の発明においては、第1、第2のL負荷は励磁巻線であって、第1、第2のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、電流経路上に流れる電流が所定の設定値に低下するまで一方のスイッチング素子の駆動を禁止する禁止手段(40a、40c、50a、50c、60a、61a、60c、61c)を設けたことを特徴としている。
【0023】
従って、励磁巻線切換時に、電流経路上の電流が駆動状態となるスイッチング素子に流れ込むのを防止して、消費電力の増大を防ぐことができる。
この場合、電流経路上に流れる電流が所定の設定値まで低下したかどうかは、それまでオン状態にあったスイッチング手段としてのMOSトランジスタのゲート電圧を用いて検出することができる。また、オフ状態にあるMOSトランジスタのソース−ドレイン間電圧を用いて検出することもできる。
【0025】
【発明の実施の形態】
(第1実施形態)
図1に本発明の第1実施形態を示すステッピングモータの駆動回路を示す。この図1に示す回路は、図24に示す回路と対応するもので、この図1に示すもの以外の構成は図22、図24に示すものと同一である。
【0026】
本実施形態においては、スイッチング素子3cと巻線2cとの接続点Cと、スイッチング素子3aと巻線2aとの接続点Aとの間に、スイッチング回路11、12及び整流回路13、14を設けている。
スイッチング回路11は、巻線2aの励磁期間の間オン作動し、スイッチング回路12は、巻線2cの励磁期間の間オン作動する。すなわち、図2(A)に示す励磁信号(図23(A)に示すものと同じ)のハイレベル期間と同期した図2(B)の信号SAによりスイッチング回路11がオン作動し、励磁信号のローレベル期間と同期した図2(C)の信号SCによりスイッチング回路12がオン作動する。
【0027】
また、整流回路13、14は、図中の矢印で示す一方向にのみ電流経路を形成する。
このような構成において、巻線2cの励磁期間を例にとって、図3に示すタイミングチャートとともに説明する。なお、図3中の実線で示す波形は本実施形態によるものであり、一点鎖線で示す波形は従来のものを示す。
【0028】
巻線2cの励磁期間において、スイッチング素子3cは、図3(A)に示す電圧VGSが印加されてチョッピング制御される。
このチョッピング制御において、スイッチング素子3cがオンすると電流Ic(図3(B)参照)が流れる。この時、スイッチング素子3cと巻線2cとの接続点Cの電圧Vc(図3(C)参照)は、低電圧レベルとなる。また、スイッチング素子3aと巻線2aとの接続点Aの電圧Va(図3(E)参照)は、巻線2cと巻線2aの相互誘導により高電圧レベルに誘起されている。この点については従来のものと同じである。
【0029】
なお、巻線2cの励磁期間においては、スイッチング回路11はオフで、スイッチング回路12がオンとなっている。この場合、電圧Vaが電圧Vcより高電圧となっているため、スイッチング回路12から整流回路14を介して電流は流れない。
この後、スイッチング素子3cがオフ状態に移行すると、巻線2cの励磁に基づいて蓄積されたエネルギーにより、電圧Vcは上昇する。これと同時に、巻線2cと対をなす巻線2aにおいては、巻線2cに蓄積されたエネルギーにより、電圧Vaは下降する。その際に、電圧Vcが電圧Vaより高電圧になると、その差電圧により、スイッチング回路12から整流回路14を介して電流ISW(図3(F)参照)が流れる。
【0030】
従来のものでは、スイッチング素子3cがオフ状態に移行すると、巻線2cに蓄積されていたエネルギーは、対をなす他端子の巻線2aのみから電流として解放されていたが、本実施形態においては、スイッチング回路12と整流回路14により電流経路が形成されるため、巻線2cに蓄積されていたエネルギーは、電流に変換されて巻線2c側から巻線2aに注入される。即ち、巻線2a及び2cの両端から蓄積エネルギーを解放することができる。
【0031】
その結果、電圧Vcは、図3(C)に示すように、従来のものに比べて波高値が概ね半減される。
なお、スイッチング素子3cがオン状態に移行する時には、電圧Vaが電圧Vcより高くなっても、整流回路14により上記と逆方向に電流が流れるのを阻止しているため、従来のものと同様に作動させることができる。
【0032】
また、巻線2aの励磁期間においては、スイッチング回路11がオンしているため、スイッチング素子3aがオン状態からオフ状態に移行すると、スイッチング回路11と整流回路13により電流経路が形成され、上記と同様の動作を行う。
上述したように、電圧VcおよびVaは、従来のものに比べて波高値が大幅に低減することになるため、スイッチング素子3a、3cの低耐圧化を図ることができる。また、サージ電圧の発生も大幅に低減することができる。なお、スイッチング素子3a、3cを低耐圧化することにより、それらを半導体集積回路として構成する場合には素子面積を大幅に低減することができる。
【0033】
なお、上記した実施形態においては、スイッチング素子3a〜3dのオフ時にスイッチング素子3aを逆バイアスに通電する経路がないため、従来技術に示すダイオード5a、5bを不要としている。
図4に、図1に示すものの具体的な一構成を示す。スイッチング回路11、12をスイッチ11a、12aにて構成し、整流回路13、14をダイオード13a、14aにて構成している。この場合、スイッチ11aとダイオード13aの接続点とスイッチ12aとダイオード14aの接続点とを接続するようにしてもよい。
(第2実施形態)
図5に、スイッチング回路11、12、整流回路13、14を、MOSトランジタにて構成した例を示す。この場合、MOSトランジタ11b、12bにてスイッチング回路11、12を構成し、MOSトランジタ11b、12bの内蔵ダイオード14b、13bにて整流回路14、13を構成している。なお、MOSトランジスタ11b、12bを動作させるために、電圧Vccを所定のゲート電圧レベルに昇圧するチャージアップポンプ回路15a、15cを設けている。
【0034】
この場合、巻線2cの励磁期間においては、信号SCがハイレベル、信号SAがローレベルであるため、チャージアップポンプ回路15cが作動状態、チャージアップポンプ回路15aが非作動状態となり、MOSトランジスタ12bがオン、MOSトランジスタ11bがオフする。巻線2aの励磁期間においては、逆にMOSトランジスタ12bがオフ、MOSトランジスタ11bがオンする。
【0035】
従って、MOSトランジスタ11b、12bのオン、オフ作動、および内蔵ダイオード14b、13bの作動により、第1実施形態で説明したのと同様に作動させることができる。
なお、チャージアップポンプ回路15a、15cをいずれか1つとし、信号SA、SCによりMOSトランジスタ11b、12bに印加するゲート電圧を切り換えるようにしてもよい。
【0036】
図6に、図5に示すものの変形例を示す。この変形例では、MOSトランジタ11b、12bの中点をフローティング状態でなく、所定の電位固定回路16を介して接地し、その中点の電位を固定するようにしている。従って、モータ動作時にノイズが誘起されてもそれを電位固定回路16を介して接地に逃がすことができ、ノイズによる誤動作を低減することができる。なお、電位固定回路16としては、所定のインピーダンスZ1を有するインピーダンス素子や定電流回路等を用いることができる。
(第3実施形態)
図7に、図6に示すものを変形させた第3実施形態を示す。なお、この図7に示すものにおいては、MOSトランジタ11b、12bの中点の電位を固定するために、定電流回路17を用いている。
【0037】
MOSトランジタ11b、12bを動作させるためには、上記したようにチャージアップポンプ回路15a、15cを設ける必要があるが、電圧Vccの変動等により十分なゲート電圧を供給できない可能性がある。
そこで、この第3実施形態においては、MOSトランジタ11b、12bのうち動作させる方のMOSトランジスタのゲートーソース間電圧を、励磁期間となっていない巻線側の電圧を利用して供給するようにしている。
【0038】
具体的には、巻線2cの励磁期間においては、巻線2a側の接続点Aの電圧Vaを用いて、スイッチ素子18cを介しMOSトランジタ12bのゲートを充電する。すなわち、接続点Aの電圧Vaはスイッチング素子3cのオン期間においては高電圧レベルになっており、この時の電圧によりMOSトランジスタ12bのゲートを充電する。この充電により、MOSトランジタ12bのゲート−ソース間電圧をスレッショルド電圧以上とし、MOSトランジタ12bをオンさせることができる。
【0039】
同様に、巻線2aの励磁期間においては、巻線2c側の接続点Cの電圧を用いて、スイッチ素子18aを介しMOSトランジタ11bのゲートを充電する。
なお、この図7に示す例においては、チャージアップポンプ回路15a、15cからもゲート電圧が供給できるようになっているため、ダイオード19a、19c、20a、20c、抵抗21a、21c、22a、22cが図に示すように設けられている。このように、ゲート電圧供給経路を設けたのは、励磁期間切り換え時に、動作させるMOSトランジタのゲートに初期充電を行うこと、および励磁期間となっていない巻線側の電圧では、十分なゲートーソース間電圧を得ることができない場合があることを考慮したためである。なお、それらの問題が生じないように回路設計されている場合には、チャージアップポンプ回路15a、15cからのゲート電圧供給経路はなくてもよい。この場合、ゲート電圧を供給する外部電源が不要になるという効果を有する。
【0040】
なお、ツェナーダイオード23a、23cは、ゲート電圧を所定電圧にクランプするために設けられている。
また、MOSトランジタのゲートに充電された電圧によりMOSトランジスタはオン状態を継続するため、励磁期間の終了ととともに、充電されたゲートを放電する放電回路を設ける必要がある。図では、定電流回路24a、24cにて放電回路を構成している。
【0041】
図8に、定電流回路24cの具体的な構成を示す。定電流回路24cは、巻線2cの励磁期間の間ハイレベルとなる信号SCによりオンオフするトランジスタ30と、このトランジスタ30がオフの時に定電流を流すカレントミラー回路31とから構成されている。巻線2cの励磁期間においては、信号SCがハイレベルであるためトランジスタ30がオンし、MOSトランジタ12bのゲートへの充電を許容する。一方、巻線2cの非励磁期間においては、信号SCがローレベルであるためトランジスタ30がオンし、カレントミラー回路31が作動して、MOSトランジスタ12bのゲートを放電させる。
【0042】
このような定電流回路24cを用いることにより、MOSトランジスタ12bのゲート電圧を急激に低下させないようにして、MOSトランジスタ12bがオフした時に接続点Cにサージ電圧が生じないようにすることができる。
なお、定電流回路24aについても上記したのと同様の構成であり、図8中に示すように、巻線2aの励磁期間の間ハイレベルとなる信号SAにより、MOSトランジタ11bのゲートへの充放電を制御する。
【0043】
図9に、図7におけるスイッチ素子18a、18cをトランジスタにて具体的に構成した例を示す。この場合、励磁期間となっていない巻線側の電圧が高電圧レベルになると、その電圧がトランジスタ18a(又は18c)のエミッタに印加され、ベース電圧VB との関係で、そのトランジスタがオンし、自動的にMOSトランジタのゲートを充電する。なお、トランジスタ18a、18cは、図10に示すようにダーリントン接続したものでもよい。
(第4実施形態)
上記した第2、第3実施形態において、巻線の電流切換時の挙動については割愛して説明したが、巻線の電流切換時には、例えば、巻線2cの励磁期間から巻線2aの励磁期間に切り換わった時、トランジスタ3aがオンすると、図11に示すように、巻線2aからの電流Iaに加え、MOSトランジスタ11b、12bを還流していた還流電流ISWがトランジスタ3aを流れることになる。その結果、消費電力が大きくなり、モータの駆動効率が低下する。
【0044】
そこで、本実施形態では、図12に示すように、巻線の電流切換時に、上記した還流電流ISWが所定の設定値に低下するまで、具体的には、MOSトランジタ11b、12bのゲート−ソース間電圧がスレッショルド電圧付近に低下するまで巻線の電流切換を禁止する禁止回路40a、40cを設けている。
例えば、巻線2cの励磁期間から巻線2aの励磁期間に切り換わった時、MOSトランジスタ12bのゲート電圧は、放電回路24cの放電作動により低下する。禁止回路40aは、MOSトランジスタ12bのゲート−ソース間電圧を監視し、その電圧がスレッショルド電圧付近に低下するまで、AND回路50aにローレベル信号を出力して、トランジスタ3aをオフにする。このことにより、巻線2aへの電流切換時に、還流電流ISWがトランジスタ3aに流れるのを阻止することができる。
【0045】
同様に、巻線2aの励磁期間から巻線2cの励磁期間に切り換わった時には、禁止回路40cは、MOSトランジスタ11bのゲート−ソース間電圧を監視し、その電圧がスレッショルド電圧以下に低下するまで、AND回路50cにローレベル信号を出力して、トランジスタ3cをオフにする。このことにより、巻線2cへの電流切換時に、還流電流ISWがトランジスタ3cに流れるのを阻止することができる。
【0046】
図13に、図12中の各部の信号波形を示す。V6aは制御回路6aからトランジスタ3aをチョッパ制御する信号、V40a は禁止回路40aからの出力信号、V3aはAND回路50aの出力信号、V6cは制御回路6aからトランジスタ3cをチョッパ制御する信号、V40c は禁止回路40cからの出力信号、V3cはAND回路50cの出力信号、ISWは還流電流である。
【0047】
なお、図12は、図7に示す構成をベースにしたもので、図7中の構成要素18a、18c〜23a、23cの構成は省略してある。なお、上記構成は、図9、図10に示す構成にも同様に適用し得るものである。
次に、禁止回路40a、40cの具体的構成について順に説明する。
図14はその一例を示す構成図である。禁止回路40aは、巻線2aの励磁期間に切り換わった時にハイレベルとなる信号SAによりオンするスイッチ素子41aと、MOSトランジスタ12bのゲート−ソース間電圧を検出するVGS検出回路42aと、このVGS検出回路42aの出力電圧を基準電圧Vref と比較し、MOSトランジスタ12bのゲート−ソース間電圧がスレッショルド電圧以上である時にローレベル信号を出力するコンパレータ43aから構成されている。
【0048】
巻線2cの励磁期間から巻線2aの励磁期間に切り換わった時、信号SAがハイレベルとなるため、スイッチ素子41aがオンし、VGS検出回路42aはMOSトランジスタ12bのゲート−ソース間電圧を検出する。コンパレータ43aは、その検出電圧により、MOSトランジスタ12bのゲート−ソース間電圧がスレッショルド電圧以上である間、ローレベル信号を出力し、AND回路50aを介してトランジスタ3aをオフさせる。
【0049】
このことにより、巻線2aの励磁期間への切り換わり直後のトランジスタ3aのオン作動が禁止される。そして、MOSトランジスタ12bのゲート−ソース間電圧がスレッショルド電圧付近に低下すると、コンパレータ43aからハイレベル信号が出力されるため、この後は通常通りトランジスタ3aをオンさせることができる。
【0050】
禁止回路40cも、同様に、スイッチ素子41cと、VGS検出回路42cと、コンパレータ43cから構成されており、巻線2cの励磁期間に切り換わった直後の、トランジスタ3cのオン作動を禁止する。
図15に、禁止回路40a、40cのさらに詳細な構成を示す。
VGS検出回路42aは、ダイオード421aと、スイッチ素子41aがオンした時にオン作動するトランジスタ回路422aと、トランジスタ回路422aを介して流れる電流に応じた電圧を発生するインピーダンス素子423aから構成されている。この場合、信号SAがハイレベルとなってスイッチ素子41aがオンした時、MOSトランジスタ12bのゲート−ソース間電圧がスレッショルド電圧以上である間はトランジスタ回路422aがオンし、インピーダンス素子423aの端子電圧が基準電圧Vref 以上となるため、コンパレータ43aからローレベル信号が出力される。
【0051】
MOSトランジスタ12bの禁止回路40cにおけるVGS検出回路42cについても同様である。
なお、上記した構成に対し、図16に示すように、トランジスタ424a、424c、インピーダンス素子425a、425cを追加して構成するようにしてもよい。
【0052】
また、図16に示す構成に対し、図17に示すように、スイッチ素子41aとインピーダンス素子425aをトランジスタ411aとカレントミラー回路412aで構成し、スイッチ素子41cとインピーダンス素子425cをトランジスタ411cとカレントミラー回路412cで構成するようにしてもよい。これらトランジスタ411a、411cとカレントミラー回路412a、412cによる構成は図8に示すものと同様である。
【0053】
この図17に示すものでは、信号SCがローレベル(信号SAがハイレベル)になると、トランジスタ411aがオフしてカレントミラー回路412aが動作し、トランジスタ424aがオンして、MOSトランジスタ12bのゲート−ソース間電圧の検出が行われる。また、信号SAがローレベル(信号SCがハイレベル)になると、トランジスタ411cがオフしてカレントミラー回路412cが動作し、トランジスタ424cがオンして、MOSトランジスタ11bのゲート−ソース間電圧の検出が行われる。
(第5実施形態)
上記第4実施形態では、巻線の電流切換時に、MOSトランジタ11b、12bのゲート−ソース間電圧がスレッショルド電圧付近に低下するまで巻線の電流切換を禁止するものを示したが、還流電流を検出して還流電流がある一定値を下回るまで巻線の電流切換を禁止するようにしてもよい。
【0054】
図18に、この実施形態の構成を示す。また、図19に、図18中の各部の信号波形を示す。本実施形態においては、還流電流ISWを検出する電流検出回路60a、60cを備えている。
電流検出回路60aは、MOSトランジタ11bのソース−ドレイン間電圧により、還流電流ISWが図の矢印方向に流れている時の還流電流ISWに応じた検出電圧を出力する。コンパレータ61aは、その検出電圧と基準電圧Vref とを比較し、その比較結果に応じた信号V60a を出力する。この信号V60a は、図19に示すように、検出電圧が基準電圧Vref 以上の時、すなわち図の矢印方向に還流電流ISWが流れている時にローレベルとなり、それ以外の時にはハイレベルになる。
【0055】
コンパレータ61aからの信号V60a がローレベルの時、AND回路50aからローレベル信号が出力され、トランジスタ3aがオフになる。従って、巻線2cの励磁期間から巻線2aの励磁期間に切り換わった時、還流電流ISWがある一定値を下回るまでコンパレータ61aからの信号V60a がローレベルとなり、トランジスタ3aをオフにする。
【0056】
同様に、電流検出回路60cは、MOSトランジタ12bのソース−ドレイン間電圧により、還流電流ISWが図の矢印とは逆方向に流れている時の還流電流ISWに応じた検出電圧を出力する。コンパレータ61cは、検出電圧と基準電圧Vref とを比較し、その比較結果に応じた信号V60c を出力する。この信号V60c は、図19に示すように、検出電圧が基準電圧Vref 以上の時、すなわち図の矢印とは逆方向に還流電流ISWが流れている時にローレベルとなり、それ以外の時にはハイレベルになる。
【0057】
コンパレータ61cからの信号V60c がローレベルの時、AND回路50cからローレベル信号が出力され、トランジスタ3cがオフになる。従って、巻線2aの励磁期間から巻線2cの励磁期間に切り換わった時、還流電流ISWがある一定値を下回るまでコンパレータ61cからの信号V60c がローレベルとなり、トランジスタ3cをオフにする。
なお、図18は、図7に対応させて示す構成をベースにしたもので、図7中の構成要素18a、18c〜23a、23cの構成は省略してある。なお、上記構成は、図9、図10に示す構成にも同様に適用し得るものである。
【0058】
次に、電流検出回路60a、60cの具体的構成について説明する。
図20はその一例を示す具体的構成図である。電流検出回路60aは、MOSトランジスタ11bのソース、ドレインに接続されたMOSトランジスタ601aと、整流用ダイオード603aと、PNPトランジスタ604a、605aで構成されるカレントミラー回路と、インピーダンス素子606aで構成されている。
【0059】
MOSトランジスタ11bのソース、ドレインは、MOSトランジスタ601aのバックゲート、ソースにそれぞれ接続されている。その結果、MOSトランジスタ11bとMOSトランジスタ601aには、図21に示すように、MOSトランジスタの寄生バイポーラトランジスタ構造を利用して、カレントミラー構造602aが形成される。そのミラー比は、MOSトランジスタ11b、601aのサイズを変更することにより、自由に設定することができる。
【0060】
このような構成により、MOSトランジスタ12bがオン状態にあって、還流電流ISWが図の矢印方向に流れている時、オフ状態にあるMOSトランジスタ11bのソース−ドレイン間電圧により、還流電流ISWに応じた電流をMOSトランジスタ601aに流すことができる。この場合、その電流は、チャージアップポンプ回路15cからPNPトランジスタ604a、整流用ダイオード603aを介し、MOSトランジスタ601aへと流れる。
【0061】
PNPトランジスタ604a、605aはカレントミラー回路を構成しているため、PNPトランジスタ604aに流れる電流に応じた電流が、インピーダンス素子606aに流れる。従って、還流電流ISWに応じた検出電圧がインピーダンス素子606aの一端から出力される。
この後の作動は、図18に示す構成で説明したのと同様である。なお、PNPトランジスタ604aへは、MOSトランジスタ12bのゲートにゲート電圧を供給するチャージアップポンプ回路15cからでなく、他の電力供給部から電力を供給するようにしてもよい。
【0062】
また、電流検出回路60cも、図中の符号601c〜606cで示すように、電流検出回路60aと同様の構成であり、還流電流ISWが図の矢印と逆方向に流れる時の、還流電流ISWに応じた検出電圧を出力する。
上記した第4、第5実施形態においては、いずれも第2、第3実施形態に対して適用したものであるが、巻線の電流切換時に還流電流ISWを検出しそれが所定の設定値に低下するまで巻線の電流切換を禁止する回路構成とすれば、第1実施形態に対しても同様に適用することができる。
【0063】
なお、還流電流ISWが所定の設定値に低下するとは、還流電流ISWが消滅した状態のみならず、還流電流ISWが消滅する前の値に達した状態をも含むものである。還流電流ISWは減少方向にあるため、消滅する前に巻線の電流切換を行うようにしても、消費電力の増大という問題は生じないからである。同様に、ゲート−ソース間電圧がスレッショルド電圧付近に低下するとは、スレッショルド電圧以下に低下した状態のみならず、スレッショルド電圧に達する直前の状態をも含むものである。
【0064】
また、上記した種々の実施形態においては、L負荷をローサイドで駆動するものを示したが、ハイサイドで駆動した場合にも同様に適用することができる。
さらに、上記したようなチョッパ方式による定電流駆動のものに限らず、スイッチング素子3a〜3dを順次オン駆動していく定電圧駆動のものにも適用することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示すステッピングモータの駆動回路を示す図である。
【図2】スイッチング回路11、12のオン期間を説明するためのタイミングチャートである。
【図3】図1中の各部の信号波形を示すタイミングチャートである。
【図4】図1に示すスイッチング回路11、12、整流回路13、14を具体化した一例を示す図である。
【図5】図1に示すスイッチング回路11、12、整流回路13、14をMOSトランジタ11b、12bにて構成した第2実施形態を示す図である。
【図6】図5に示すものに対し、MOSトランジタ11b、12bの中点の電位を固定した例を示す図である。
【図7】本発明の第3実施形態の構成を示す図である。
【図8】図7中の定電流回路24a、24cの具体的構成を示す図である。
【図9】図7に示すものの具体的構成を示す図である。
【図10】図8に示すものの変形例を示す図である。
【図11】第2、第3実施形態の問題点を説明するための図である。
【図12】本発明の第4実施形態の構成を示す図である。
【図13】図12中の各部の信号波形を示す図である。
【図14】図12に示すものの具体的構成を示す図である。
【図15】図14に示すものの具体的構成を示す図である。
【図16】図14に示すものの他の具体的構成を示す図である。
【図17】図16に示すものの他の具体的構成を示す図である。
【図18】本発明の第5実施形態の構成を示す図である。
【図19】図18中の各部の信号波形を示す図である。
【図20】図18に示すものの具体的構成を示す図である。
【図21】図20中のMOSトランジスタ11bとMOSトランジスタ601aに、カレントミラー構造602aが形成されていることを説明するための図である。
【図22】従来のステッピングモータの駆動回路の全体構成を示す図である。
【図23】図22に示すもののチョッピング制御を説明するためのタイミングチャートである。
【図24】図22に示すものの制御回路を詳細に示す図である。
【図25】図24中の各部の信号波形を示すタイミングチャートである。
【符号の説明】
2a〜2d…巻線、3a〜3d…スイッチング素子、
4a、4b…電流検出抵抗、6a、6b…制御回路、
11、12…スイッチング回路、13、14…整流回路。
Claims (11)
- 電磁結合された第1、第2のL負荷(2a、2c)と、これら第1、第2のL負荷に直列にそれぞれ接続された第1、第2のスイッチング素子(3a、3c)とを備え、前記第1、第2のスイッチング素子の一方を駆動状態とし、他方を非駆動状態として前記第1、第2のL負荷を駆動するようにしたL負荷駆動装置において、
前記第1のL負荷と前記第1のスイッチング素子との第1の接続点(A)と、前記第2のL負荷と前記第2のスイッチング素子との第2の接続点(C)との間に、一方のスイッチング素子がオンからオフに変化した時に、前記第1の接続点と前記第2の接続点の差電圧により、前記一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流経路を形成する手段(11〜14)を備え、
前記電流経路を形成する手段は、前記第1のスイッチング素子(3a)が駆動状態にある時にオン作動する第1のスイッチング手段(11)と、前記第2のスイッチング素子(3c)が駆動状態にある時にオン作動する第2のスイッチング手段(12)と、前記第1のスイッチング手段(11)のオン時に前記第1の接続点(A)から前記第2の接続点(C)方向に整流を行う第1の整流手段(13)と、前記第2のスイッチング手段(12)のオン時に前記第2の接続点(C)から前記第1の接続点(A)方向に整流を行う第2の整流手段(14)とを有し、前記第1、第2のスイッチング手段は第1、第2のMOSトランジスタ(11b、12b)であり、前記第1、第2の整流手段は前記第2、第1のMOSトランジスタにそれぞれ内蔵された第1、第2のダイオード(13b、14b)であることを特徴とするL負荷駆動装置。 - 前記第1、第2のL負荷は励磁巻線であって、前記第1、第2のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、前記第1、第2のMOSトランジスタ(11b、12b)のうちオン状態にあったMOSトランジスタのゲート電圧がスレッショルド電圧付近に低下するまで前記一方のスイッチング素子の駆動を禁止する禁止手段(40a、40c、50a、50c)を設けたことを特徴とする請求項1に記載のL負荷駆動装置。
- 前記第1、第2のL負荷は励磁巻線であって、前記第1、第2のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、前記第1、第2のMOSトランジスタ(11b、12b)のうちオフ状態にあるMOSトランジスタのソース−ドレイン間電圧により、前記電流経路上に流れる電流が所定の設定値に低下するまで前記一方のスイッチング素子の駆動を禁止する禁止手段(60a、61a、60c、61c、50a、50c)を設けたことを特徴とする請求項1に記載のL負荷駆動装置。
- 電磁結合された第1、第2のL負荷(2a、2c)と、これら第1、第2のL負荷に直列にそれぞれ接続された第1、第2のスイッチング素子(3a、3c)とを備え、前記第1、第2のスイッチング素子の一方を駆動状態とし、他方を非駆動状態として前記第1、第2のL負荷を駆動するようにしたL負荷駆動装置において、
前記第1のL負荷と前記第1のスイッチング素子との第1の接続点(A)と、前記第2のL負荷と前記第2のスイッチング素子との第2の接続点(C)との間に、一方のスイッチング素子がオンからオフに変化した時に、前記第1の接続点と前記第2の接続点の差電圧により、前記一方のスイッチング素子側の接続点より他方のスイッチング素子側の接続点に向けて電流経路を形成する手段(11〜14)を備え、
前記第1、第2のL負荷は励磁巻線であって、さらに前記第1、第2のスイッチング素子の一方を非駆動状態から駆動状態に、他方を駆動状態から非駆動状態にする励磁巻線切換時に、前記電流経路上に流れる電流が所定の設定値に低下するまで前記一方のスイッチング素子の駆動を禁止する禁止手段(40a、40c、50a、50c等)を備えたことを特徴とするL負荷駆動装置。 - 前記電流経路を形成する手段は、前記第1のスイッチング素子(3a)が駆動状態にある時にオン作動する第1のスイッチング手段(11)と、前記第2のスイッチング素子(3c)が駆動状態にある時にオン作動する第2のスイッチング手段(12)とを有することを特徴とする請求項4に記載のL負荷駆動装置。
- 前記電流経路を形成する手段は、さらに前記第1のスイッチング手段(11)のオン時に前記第1の接続点(A)から前記第2の接続点(C)方向に整流を行う第1の整流手段(13)と、前記第2のスイッチング手段(12)のオン時に前記第2の接続点(C)から前記第1の接続点(A)方向に整流を行う第2の整流手段(14)を有することを特徴とする請求項5に記載のL負荷駆動装置。
- 前記第1、第2のスイッチング手段は第1、第2のMOSトランジスタ(11b、12b)であり、前記第1、第2の整流手段は前記第2、第1のMOSトランジスタにそれぞれ内蔵された第1、第2のダイオード(13b、14b)であることを特徴とする請求項6に記載のL負荷駆動装置。
- 前記第1、第2のMOSトランジスタの間の接続点の電位を固定する手段(16、17)を有することを特徴とする請求項1乃至3、7のいずれか1つに記載のL負荷駆動装置。
- 前記第1のスイッチング素子(3a)がオンしている時に前記第2の接続点(C)の電圧を用いて前記第1のMOSトランジスタ(11b)のゲートを充電し、前記第2のスイッチング素子(3c)がオンしている時に前記第1の接続点(A)の電圧を用いて前記第2のMOSトランジスタ(12b)のゲートを充電する手段(18a、18c等)を有することを特徴とする請求項1乃至3、7、8のいずれか1つに記載のL負荷駆動装置。
- 前記第1のスイッチング素子(3a)が駆動状態にある時に前記第2のMOSトランジスタ(12b)のゲートを放電し、前記第2のスイッチング素子(3c)が駆動状態にある時に前記第1のMOSトランジスタ(11b)のゲートを放電する放電手段(24a、24c)を有することを特徴とする請求項9に記載のL負荷駆動装置。
- 前記第1、第2のスイッチング素子の一方をチョッピング制御してL負荷駆動状態とする制御手段(6a)を備え、前記電流経路は前記チョッピング制御における一方のスイッチング素子がオンからオフに変化した時に形成されることを特徴とする請求項1乃至10のいずれか1つに記載のL負荷駆動装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09274796A JP3724048B2 (ja) | 1995-11-06 | 1996-04-15 | L負荷駆動装置 |
IT96MI002285A IT1286081B1 (it) | 1995-11-06 | 1996-11-04 | Apparecchio per azionare carichi induttivi,particolarmente per motori a passo |
DE19645558A DE19645558B4 (de) | 1995-11-06 | 1996-11-05 | Vorrichtung zum Betätigen einer Induktivitätslast |
KR1019960052337A KR100268402B1 (ko) | 1995-11-06 | 1996-11-06 | 인덕턴스l 부하 작동장치 |
US08/743,878 US5883483A (en) | 1995-11-06 | 1996-11-06 | Inductance L load actuating apparatus |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28759595 | 1995-11-06 | ||
JP7-287595 | 1995-12-27 | ||
JP7-341277 | 1995-12-27 | ||
JP34127795 | 1995-12-27 | ||
JP09274796A JP3724048B2 (ja) | 1995-11-06 | 1996-04-15 | L負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09238496A JPH09238496A (ja) | 1997-09-09 |
JP3724048B2 true JP3724048B2 (ja) | 2005-12-07 |
Family
ID=27307110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09274796A Expired - Fee Related JP3724048B2 (ja) | 1995-11-06 | 1996-04-15 | L負荷駆動装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5883483A (ja) |
JP (1) | JP3724048B2 (ja) |
KR (1) | KR100268402B1 (ja) |
DE (1) | DE19645558B4 (ja) |
IT (1) | IT1286081B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW453628U (en) * | 1999-09-03 | 2001-09-01 | Foxconn Prec Components Co Ltd | Assembly of heat dissipation device |
US6717785B2 (en) | 2000-03-31 | 2004-04-06 | Denso Corporation | Semiconductor switching element driving circuit |
JP4652610B2 (ja) * | 2001-05-30 | 2011-03-16 | セイコーインスツル株式会社 | ステップモータの回転制御装置 |
US6888328B2 (en) * | 2001-08-31 | 2005-05-03 | Siemens Vdo Automotive Inc. | Quasi bipolar topology for brushless motors |
US6950312B2 (en) * | 2001-10-02 | 2005-09-27 | International Business Machines Corporation | Electronic units and method for packaging and assembly of said electronic units |
JP5400167B2 (ja) * | 2008-11-11 | 2014-01-29 | スパンション エルエルシー | 電気ステッピングモータの作動状態を検出する方法 |
US8120266B2 (en) * | 2009-10-30 | 2012-02-21 | Stmicroelectronics Design And Application Gmbh | Driving circuit for driving a load |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3671826A (en) * | 1969-09-11 | 1972-06-20 | Mesur Matic Electronics Corp | Stepping motor driver |
US3956678A (en) * | 1972-03-01 | 1976-05-11 | John Byrne | Electrodynamic system comprising a variable reluctance machine |
CH647920GA3 (ja) * | 1982-04-21 | 1985-02-28 | ||
US4513236A (en) * | 1982-07-22 | 1985-04-23 | Canon Kabushiki Kaisha | Control method for stepping motor |
IT1152695B (it) * | 1982-10-06 | 1987-01-07 | Honeywell Inf Systems | Circuito di pilotaggio per motore passo a passo |
US4514675A (en) * | 1983-01-14 | 1985-04-30 | Kanars Data Corporation | Electronic damper for pulse motor |
CH654974GA3 (ja) * | 1984-05-04 | 1986-03-27 | ||
JPH0733598Y2 (ja) * | 1989-05-18 | 1995-07-31 | サンケン電気株式会社 | ステッピングモータ装置 |
US5216347A (en) * | 1991-03-29 | 1993-06-01 | Sgs-Thomson Microelectronics, Inc. | Stepper motor control system |
JP3456542B2 (ja) * | 1993-07-27 | 2003-10-14 | 電気化学工業株式会社 | 針状単結晶体の加工品の製法 |
JP3312225B2 (ja) * | 1993-09-09 | 2002-08-05 | 松谷化学工業株式会社 | 菓子類の製造法 |
-
1996
- 1996-04-15 JP JP09274796A patent/JP3724048B2/ja not_active Expired - Fee Related
- 1996-11-04 IT IT96MI002285A patent/IT1286081B1/it active IP Right Grant
- 1996-11-05 DE DE19645558A patent/DE19645558B4/de not_active Expired - Fee Related
- 1996-11-06 US US08/743,878 patent/US5883483A/en not_active Expired - Fee Related
- 1996-11-06 KR KR1019960052337A patent/KR100268402B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE19645558B4 (de) | 2008-07-24 |
DE19645558A1 (de) | 1997-05-07 |
ITMI962285A1 (it) | 1998-05-04 |
IT1286081B1 (it) | 1998-07-07 |
US5883483A (en) | 1999-03-16 |
KR970031221A (ko) | 1997-06-26 |
JPH09238496A (ja) | 1997-09-09 |
KR100268402B1 (ko) | 2000-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5742193A (en) | Driver circuit including preslewing circuit for improved slew rate control | |
JP3304129B2 (ja) | モータ駆動装置及び方法 | |
US6566846B1 (en) | Cascode regulator with plural outputs | |
US6198258B1 (en) | DC-DC converter capable of soft starting function by slowly raising reference voltage | |
JP3639189B2 (ja) | 負荷駆動回路 | |
US7622873B2 (en) | Motor drive device and drive method | |
US7002307B2 (en) | Single phase motor unit, method of driving single phase motor and integrated circuit | |
JP2003244966A (ja) | 駆動回路 | |
US7453251B1 (en) | Voltage tracking reference for a power regulator | |
KR101165282B1 (ko) | 전력 제어 시스템 개시 방법 및 회로 | |
US6472855B2 (en) | Voltage regulator circuit with transient generator to respond to load current changes and method therefor | |
US5587650A (en) | High precision switching regulator circuit | |
JP3724048B2 (ja) | L負荷駆動装置 | |
JP4728741B2 (ja) | ディスチャージ装置及び直流電源システム | |
JPH0695830B2 (ja) | 直流―直流変換器 | |
JPH05119100A (ja) | 誘導負荷駆動装置の短絡現象の検出回路装置 | |
US6137329A (en) | Load voltage slew-rate controller | |
US7176657B2 (en) | Capacitor charging circuit with a soft-start function | |
US5010282A (en) | Method and apparatus for driving a DC motor | |
JP2001308688A (ja) | 出力回路 | |
US9294030B2 (en) | Method of PWM regulation of a continuous current electric motor | |
JP2003527023A (ja) | 容量負荷を駆動するデジタルドライバを有する電子回路 | |
JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
JP3469455B2 (ja) | スイッチング電源装置 | |
US4598244A (en) | Switching regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |