JP3721072B2

JP3721072B2 - Line load resistance monitoring circuit and station-fed digital subscriber circuit device

Info

Publication number: JP3721072B2
Application number: JP2000384323A
Authority: JP
Inventors: 亮人高橋; 一森; 文博金野; 麻紀速應
Original assignee: 東北日本電気株式会社
Priority date: 2000-12-18
Filing date: 2000-12-18
Publication date: 2005-11-30
Anticipated expiration: 2020-12-18
Also published as: JP2002185988A

Description

【０００１】
【発明の属する技術分野】
本発明は、局給電デジタル加入者回路の負荷変動を検出する回線負荷抵抗監視回路および該回線負荷抵抗監視回路を備えた局給電デジタル加入者回路装置に関する。
【０００２】
【従来の技術】
従来、屋外伝送線路を介して加入者端末装置と接続される局給電デジタル加入者回路においては、回線負荷抵抗の変動を監視して、該回線負荷抵抗が規定の値以上となった場合に、何らかの異常があるものとして加入者端末装置に供給する給電電圧を一時停止する機能を備えることがある。例えば、ＥＴＳＩで規定するＮＴリセット機能においては、回線負荷抵抗（屋外伝送線路抵抗と加入者端末装置の直流負荷抵抗の和）を監視して該回線負荷抵抗が１００ｋΩ以上となった場合に加入者端末装置に供給する給電電圧を一時停止する。
【０００３】
図３は、従来の回線負荷監視回路の一例を示す図である。本回線負荷監視回路は、抵抗ブリッジを用いたものである。以下、図３に示す従来例の回路の構成及び動作を説明する。
【０００４】
同図の回線負荷監視回路の構成は、給電用電源回路ＰＷＲ１から加入者回線の回線端子ＴＩＰ及び回線端子ＲＩＮＧ側に接続される加入者端末装置に対し、屋外伝送線路を介してに電力を供給する基本構成を有し、更に、加入者回線の２本の信号線に回線負荷監視用抵抗Ｒ１５、Ｒ１６と、前記回線負荷監視用抵抗Ｒ１５、Ｒ１６の両端に抵抗Ｒ１１、Ｒ１２及び抵抗Ｒ１３、Ｒ１４からなる２つの抵抗分割器（抵抗ブリッジ）と、オペアンプ等の比較器ＩＣ８及びホトカプラＰＣ２とを設け、各抵抗分割器の分割電圧を前記比較器ＩＣ８で比較し、比較結果の出力によりホトカプラＰＣ２を制御し、アラーム制御回路ＣＮＴにアラーム信号を出力するように構成されている。
【０００５】
前記比較器ＩＣ８及びホトカプラＰＣ２においては、ＩＣ８の一方の入力端子に給電電圧Ｖ０がＲ１１とＲ１２の抵抗比で分割した電圧Ｖｘとして入力され、同他方の入力端子にはＶ０がＲ１３とＲ１４の抵抗比で分割した電圧Ｖｉｎとして入力されているため、ＶｉｎがＶｘを下回る（Ｖｉｎ＜Ｖｘ）と比較器ＩＣ８の出力論理がＨとなりＰＣ２のホトダイオードが導通してホトトランジスタＰＣ２がＯＮ（発光）し、ＣＮＴにアラームを通知する動作を行う。
【０００６】
図４は、従来例の動作のタイムチャートを示す図である。図４には回線負荷抵抗が正常な値を示す通常状態、何らかの原因で回線に交流誘導電圧が発生した場合の交流誘導時の状態、及び回線負荷が１００ｋΩ以上となった場合の回線負荷１００ｋΩ以上検出時の状態における、比較器ＩＣ８出力の状態、ホトカプラＰＣ２の出力の状態を示している。
【０００７】
なお、図４に示す従来例の回路では、２本の信号線の電位変化を比較器ＩＣ８で相対的に比較する構成を有していることから、両方の信号線の電圧変化を考慮する必要があるが、理解を容易にするために便宜的に図４（ａ）（ｂ）としてそれぞれの信号線の変化のみの動作説明により、以下説明する。
【０００８】
最初に、給電用電源回路の正極性側のみのに注目すると、通常状態では、抵抗Ｒ１３、Ｒ１４による分割電圧Ｖｉｎ６を抵抗Ｒ１１、Ｒ１２の分圧電圧Ｖｘ６より高く設定しておくので、比較器ＩＣ８の出力はローレベルであり、ＰＣ２の出力はＯＦＦ（消光）状態となる。また、回線負荷１００ｋΩ以上の値の場合には、回線負荷監視用抵抗に流れる電流が減少し、抵抗Ｒ１３、Ｒ１４の分圧電圧Ｖｉｎ６も低下してＶｘ６より低くなり、比較器ＩＣ８の出力はハイレベルとなり、ＰＣ２の出力はＯＮ（発光）状態となる。また、回線負荷抵抗は正常であるが誘導交流電圧が回線に重畳した場合は、前記交流電圧により比較器ＩＣ８の出力はローレベルとハイレベルを繰り返すので、ＰＣ２の出力はＯＮ／ＯＦＦを繰り返す状態となる。
【０００９】
次に、給電用電源回路の負極性側のみのに注目すると、通常状態では、抵抗Ｒ１３、Ｒ１４による分割電圧Ｖｉｎ４を抵抗Ｒ１１、Ｒ１２の分圧電圧Ｖｘ４より低く設定しておくので、比較器ＩＣ８の出力はローレベルであり、ＰＣ２の出力はＯＦＦ（消光）状態となる。また、回線負荷１００ｋΩ以上の値の場合には、回線負荷監視用抵抗に流れる電流が減少し、抵抗Ｒ１３、Ｒ１４の分圧電圧Ｖｉｎ４は上昇してＶｘ４より高くなり、比較器ＩＣ８の出力はハイレベルとなり、ＰＣ２の出力はＯＮ（発光）状態となる。また、回線負荷抵抗は正常であるが誘導交流電圧が回線に重畳した場合は、前記交流電圧により比較器ＩＣ８の出力はローレベルとハイレベルを繰り返すので、ＰＣ２の出力はＯＮ／ＯＦＦを繰り返す状態となる。
【００１０】
以上の図４（ａ）（ｂ）の片側の信号線からみたＰＣ２の出力変化の動作態様から分かるように、加入者回線の２本の信号線に同相の誘導交流電圧が同時に発生した場合、ＰＣ２の出力は図４（ｃ）に示すように、図４（ａ）（ｂ）の両方がＯＮ（発光状態）となる条件でアラーム信号（ＯＮ）が発生しアラーム制御回路ＣＮＴに出力される。
【００１１】
【発明が解決しようとする課題】
前述のとおり従来の抵抗ブリッジを用いた方式では、回線負荷抵抗が正常でも誘導交流電圧が回線に重畳した場合には、前記交流電圧により比較器ＩＣ８の出力がＯＮ／ＯＦＦを繰り返し、ＰＣ２の出力のＯＮ／ＯＦＦにより、アラーム制御回路ＣＮＴが回線抵抗の異常を検出し、誤検出及び誤制御動作を行うという問題がある。
【００１２】
更に従来方式では、回線抵抗の変化の検出において、比較器ＩＣ８の入力電圧を決定する抵抗Ｒ１１とＲ１２およびＲ１３とＲ１４の相対精度が重要である。例えば、ＥＴＳＩで規定される給電電圧９６Ｖにおいて、回線負荷監視用抵抗Ｒ１５、Ｒ１６を２５Ω、アラーム検出しきい値を１２０ｋΩ（ＥＴＳＩでは１００ｋΩ以上で検出）をアラーム検出値として設定すると抵抗の相対精度は±０．０４％必要となる。市場に出回っている抵抗の相対精度は通常±１％であり、０．０４％の相対精度を作り出すためにはトリミングにより抵抗値を調整するなどの手段を施さなければならなくなる。このように従来の方式では抵抗ブリッジを構成する抵抗値の相対精度の向上が抵抗の入手困難、コストアップ、及び製造品質劣化などの点で問題となる。
【００１３】
（目的）
本発明の目的は、回線負荷の異常を誤検出することなく且つ高精度に検出することを可能とする回線負荷抵抗監視回路および局給電デジタル加入者回路装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、屋外伝送線路を介して加入者端末装置と接続される局給電デジタル加入者回路に関し、特に、ＥＴＳＩで規定するＮＴリセット機能を実現するのに好適な回線負荷抵抗監視回路に関する。ＮＴリセット機能は回線負荷抵抗（屋外伝送線路抵抗と加入者端末装置の直流負荷抵抗の和）を監視して該回線負荷抵抗が１００ｋΩ以上となった場合に加入者端末装置に供給する給電電圧を一時停止する機能であり、局給電デジタル加入者回路内の給電の往路と復路のそれぞれに局給電電流検出抵抗器を配置して該検出抵抗器の電圧降下をウインドウ型コンパレータで検出することで交流誘導による誤検出を防止することを特徴とする回線負荷抵抗監視回路であり、また、該回線負荷抵抗監視回路を具備することを特徴とする局給電デジタル加入者回路装置に関する。
【００１５】
本発明の回線負荷抵抗監視回路は、第１及び第２の信号線からなる加入者回線の回線負荷抵抗の状態を検出する回線負荷抵抗監視回路において、第１及び第２の信号線に設けたそれぞれ第１及び第２の回線負荷監視用抵抗と、前記第１の回線負荷監視用抵抗の電圧降下の第１の極性の一定電圧範囲を検出する第１のウインドウ型比較回路と、第２の回線負荷監視用抵抗の電圧降下の第２の極性の一定電圧範囲を検出する第２のウインドウ型比較回路と、各ウインドウ型比較回路の出力の論理積操作により回線負荷抵抗の上昇を検出することを特徴とする。
【００１６】
また、前記第１及び第２のウインドウ型比較回路は、前記第１及び第２の信号線の間に直列接続された第１及び第２の電圧安定化回路と、前記第１及び第２の電圧安定化回路により発生した第１及び第２の基準電圧と前記第１及び第２の回線負荷監視用抵抗の各電圧降下とのそれぞれの比較結果と、前記第１及び第２の回線負荷監視用抵抗の電圧降下の極性のそれぞれの検出結果とをそれぞれ論理操作することにより、前記第１及び第２の回線負荷監視用抵抗の電圧降下のそれぞれの前記一定電圧範囲の検出を行うことを特徴とする。
【００１７】
前記第１及び第２の電圧安定化回路は、それぞれ安定化出力電圧出力の帰還電圧を発生する抵抗分割回路を備えるとともに、前記各抵抗分割回路に並列に前記第１及び第２の基準電圧を出力する抵抗分割回路をそれぞれ設けたことを特徴とする。
【００１８】
更に、前記第１のウインドウ型比較器は加入者回線の正極性の電圧が印加される信号線に設けられ、前記第２のウインドウ型比較器は、加入者回線の負極性の電圧が印加される信号線に設けられ、前記論理操作は、加入者回線の正極性の電圧側は論理和操作であり、加入者線の負極性の電圧側は論理積操作であることを特徴とする。そして、前記第１及び第２のウインドウ型比較回路の出力は、ホトカプラを介して論理積出力によりアラーム信号を出力することを特徴とする。
【００１９】
本発明の局給電デジタル加入者回路装置は、給電用電源回路と、加入者回線に接続され信号の送受信を行うトランス巻線との間に前記各構成を有する回線負荷抵抗監視回路が接続されたことを特徴とする。
【００２０】
（作用）
加入者回線の２本の信号線にそれぞれ回線負荷監視用抵抗を設け、その電圧降下を、検出しきい値範囲が重複しない２つのウインドウ型比較器で検出し、各検出結果の論理（積）操作を行うことによりアラーム出力に対する誘導交流電圧の影響を排除する。給電電源回路の出力間に直列接続した電圧安定化回路を設け、各安定化回路の負帰還電圧を出力する抵抗分割回路に並列に前記各ウインドウ型比較器の基準電圧を発生する抵抗分割回路を設けることにより、ブリッジを構成する抵抗値の相対精度の影響を抑制する。
【００２１】
【発明の実施の形態】
（構成の説明）
図１は、本発明の回線負荷抵抗監視回路および局給電デジタル加入者回路装置の一実施の形態の回路構成を示す図である。ＰＷＲ０は屋外伝送線路を介して加入者端末装置に電力を供給する給電用電源回路である。該給電用電源回路ＰＷＲ０からの直流給電経路は、往路と復路とから構成され、往路は、流れる電流を検出することにより負荷を監視するための抵抗である回線負荷監視用抵抗Ｒ９、回線に信号を重畳して送出するための信号送受信用のトランス巻線Ｔ０−１、回線の一方の端子である回線端子ＴＩＰとにより構成され、復路は、回線の他方の端子である回線端子ＲＩＮＧ、信号送受信用のトランス巻線Ｔ０−２、回線負荷監視用抵抗Ｒ１０とにより構成される。コンデンサＣ０は直流カットの目的で前記信号送受信用のトランス巻線Ｔ０−１とＴ０−２との間に接続される。
【００２２】
回線負荷の検出回路は、前記往路と復路の抵抗器Ｒ９、Ｒ１０の箇所にそれぞれ負荷側供給電流（Ｉｏｕｔ）検出回路と、回路側入力電流（Ｉｉｎ）検出回路とが設けられ、往路の負荷側供給電流（Ｉｏｕｔ）検出回路は、電圧を安定化するシャントレギュレータＩＣ０、オペアンプ等で構成した比較器（以下、コンパレータともいう。）ＩＣ２、ＩＣ３、ＯＲゲートＩＣ６、ホトカプラＰＣ０及び抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４により構成される。シャントレギュレータＩＣ０のカソード端子、コンパレータＩＣ２の＋電源端子、コンパレータＩＣ３の＋電源端子と非反転入力端子（以下、「＋入力端子」という）、抵抗器Ｒ１、Ｒ３の端子、ホトカプラＰＣ０のアノード端子、ＯＲゲートＩＣ６の＋電源端子は、前記給電用電源回路ＰＷＲ０の正極性（正電位）の出力端子に接続される。
【００２３】
前記抵抗器Ｒ１と抵抗器Ｒ２の他方の接続点は前記シャントレギュレータＩＣ０へ帰還を行うためＩＣ０のリファレンス端子に接続される。前記抵抗器Ｒ３と抵抗器Ｒ４の接続点は前記コンパレータＩＣ２の＋入力端子に接続される。前記シャントレギュレータＩＣ０のアノード端子と前記抵抗器Ｒ２、Ｒ４および抵抗器Ｒ０の一方の端子を接続し、その接続点は前記コンパレータＩＣ２、ＩＣ３の−電源端子、前記ＯＲゲートＩＣ６の−電源端子と接続される。前記抵抗器Ｒ９と前記信号送受信用のトランス巻線Ｔ０−１との接続点は前記コンパレータＩＣ２、ＩＣ３の反転入力端子（以下、「−入力端子」という）に接続される。前記コンパレータＩＣ２、ＩＣ３の出力端子は前記ＯＲゲートＩＣ６の入力端子に接続される。前記ＯＲゲートＩＣ６の出力端子は前記ホトカプラＰＣ０のホトダイオードのカソードと接続される。
【００２４】
回線負荷の検出回路の復路の回路側入力電流（Ｉｉｎ）検出回路は、電圧を安定化するシャントレギュレータＩＣ１、比較器ＩＣ４、ＩＣ５、ＡＮＤゲートＩＣ７、ホトカプラＰＣ１及び抵抗器Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ１０により構成される。なお、比較器ＩＣ５は出力として反転出力を出力する点でＩＣ３と異なる。シャントレギュレータＩＣ１のカソード端子、コンパレータＩＣ４、ＩＣ５の＋電源端子、抵抗器Ｒ５、Ｒ７、ＡＮＤゲートＩＣ７の＋電源端子は前記抵抗器Ｒ０の他方の端子に接続される。前記抵抗器Ｒ５と抵抗器Ｒ６の接続点は前記シャントレギュレータＩＣ１への帰還を行うため、リファレンス端子に接続される。前記抵抗器Ｒ７と抵抗器Ｒ８の接続点は前記コンパレータＩＣ４の＋入力端子に接続される。前記シャントレギュレータＩＣ１のアノード端子、前記抵抗器Ｒ６、Ｒ８、前記コンパレータＩＣ４の−電源端子、前記コンパレータＩＣ５の−電源端子、ホトカプラＰＣ１のカソード端子、ＡＮＤゲートＩＣ７の−電源端子は、前記給電用電源回路ＰＷＲ０の負極性（負電位）の出力端子に接続される。
【００２５】
前記抵抗器Ｒ１０と前記信号送受信用のトランス巻線Ｔ０−２の接続点は前記コンパレータＩＣ４、ＩＣ５の−入力端子に接続される。前記コンパレータＩＣ４、ＩＣ５の出力端子は前記ＡＮＤゲートＩＣ７の入力端子に接続される。前記ＡＮＤゲートＩＣ７の出力端子は前記ホトカプラＰＣ１のホトダイオードのアノードと接続される。
【００２６】
前記ホトカプラＰＣ０のコレクタ端子は局給電デジタル加入者回路内の電源に接続される。前記ホトカプラＰＣ０のエミッタ端子は前記ホトカプラＰＣ１のコレクタ端子に接続され、該ホトカプラＰＣ１のエミッタ端子はアラーム制御回路ＣＮＴに接続される。
（動作の説明）
図１、図２に基づいて、本実施の形態の基本的な回線負荷抵抗監視回路および局給電デジタル加入者回路装置の動作について説明する。図２は回路動作のタイミング説明図である。
【００２７】
シャントレギュレータＩＣ０、ＩＣ１は、それぞれ図１中にＶｒｅｆ０、１で示すＲ２、Ｒ６の端子電圧を該シャントレギュレータのリファレンス電圧（ＮＥＣ製μＰＣ１９４４では１．２６Ｖｔｙｐ）に等しくなるように図中のＩＫ０，１で示すカソード電流の負帰還制御を行ない、抵抗器Ｒ０の端子電圧（ＩＫ×Ｒ０）を変化させてアノード−カソード間電圧をそれぞれＶＡＫ０＝（１＋Ｒ１／Ｒ２）×Ｖｒｅｆ０、ＶＡＫ１＝（１＋Ｒ５／Ｒ６）×Ｖｒｅｆ１として一定に保持する。
【００２８】
シャントレギュレータＩＣ０の前記ＶＡＫ０はコンパレータＩＣ２、３の電源電圧となるとともに、抵抗器Ｒ３、４で分圧されてコンパレータＩＣ２に基準電圧Ｖｘ２＝Ｒ４×ＶＡＫ０／（Ｒ３＋Ｒ４）を供給する。同様に、シャントレギュレータＩＣ１の前記ＶＡＫ１は、コンパレータＩＣ４、５の電源電圧となるとともに、抵抗器Ｒ７、８で分圧されてコンパレータＩＣ４に基準電圧Ｖｘ４＝Ｒ８×ＶＡＫ０／（Ｒ７＋Ｒ８）を供給する。
【００２９】
前記基準電圧Ｖｘ２、Ｖｘ４および抵抗器Ｒ９、Ｒ１０の抵抗値は本実施の形態の回線負荷抵抗１００ｋΩと給電電圧ＰＷＲ０から求まる検出閾値電流により任意に決定する。
【００３０】
以上のように本実施の形態では負荷側供給電流（Ｉｏｕｔ）検出回路と、回路側入力電流（Ｉｉｎ）検出回路の２つの電流検出回路を有し、負荷側供給電流（Ｉｏｕｔ）検出回路は、給電用電源回路ＰＷＲ０からＲ９、Ｔ０−１を介して負荷に至る経路を流れる電流（Ｉｏｕｔ）をコンパレータＩＣ２とＩＣ３で監視し、回路側入力電流（Ｉｉｎ）検出回路は、負荷からＴ０−２、Ｒ１０を介してＰＷＲ０に至る経路を流れる電流（Ｉｉｎ）をコンパレータＩＣ４とＩＣ５で監視する。
【００３１】
負荷側供給電流（Ｉｏｕｔ）検出回路における、コンパレータＩＣ２は抵抗器Ｒ９の電圧降下を基準電位Ｖｘ２と比較し、検出閾値電流以下となると論理Ｈ（ハイレベル）を出力する。コンパレータＩＣ３はＲ９の電圧降下が交流誘導電流により負の極性となることを検出し論理Ｌ（ローレベル）を出力する。前記コンパレータＩＣ２、ＩＣ３の出力をＯＲゲートＩＣ６に入力して該ＯＲゲートＩＣ６の出力によりホトカプラＰＣ０を駆動することにより、回線側への出力電流Ｉｏｕｔが正の電圧降下で検出閾値電流以下の時のみＰＣ０をＯＮさせる。表１に論理状態をまとめて示している。ここで、ＩＣ３入力電位の正負は、給電用電源電圧の正側（上側）の出力端子側を基準としている。
【００３２】
【表１】

回路側入力電流（Ｉｉｎ）検出回路における、コンパレータＩＣ４は抵抗器Ｒ１０の電圧降下を基準電位Ｖｘ４と比較し、検出閾値電流以下となると論理Ｈを出力する。コンパレータＩＣ５はＲ１０の電圧降下が交流誘導電流により負の極性となることを検出し論理Ｌを出力する。前記コンパレータＩＣ４、ＩＣ５の出力をＡＮＤゲートＩＣ７に入力して該ＡＮＤゲートＩＣ７出力でホトカプラＰＣ１を駆動することにより、回線側からの入力電流Ｉｉｎが正の電圧降下で検出閾値電流以下のみＰＣ１をＯＮさせる。表２に論理状態をまとめて示している。
【００３３】
【表２】

２つの電流検出回路は、それぞれＶｘ２から０Ｖ、及び０ＶからＶｘ４の間の電圧を検出して出力することになり、それぞれウインドウ型比較器を構成する。２つの電流検出回路の出力により制御されたホトカプラＰＣ０、ＰＣ１のワイヤドアンド出力をアラーム制御回路ＣＮＴへのアラーム入力とすることにより、給電電流（Ｉｏｕｔ、Ｉｉｎ）が直流的に検出閾値電流以下、つまりＶｘ２からＶｘ４までの値を定常的に示すときのみアラームをアラーム制御回路ＣＮＴに通知することが可能になり、交流誘導電流印加による誤検出を防止することが可能となる。
【００３４】
次に、図２の本実施の形態の動作を示すタイムチャートに基づき、より具体的に説明する。
同図には、回線負荷抵抗が正常な値を示す通常状態（I）、何らかの原因で回線に交流誘導電圧が発生した交流誘導時の状態（II）、及び回線負荷が１００ｋΩ以上となった回線負荷１００ｋΩ以上検出時の状態（III）の３状態における比較器ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５の各出力の状態、ＰＣ０、ＰＣ１の各出力の状態及びアラーム信号ＡＬＭの状態を示している。
【００３５】
Ｖｘ２は、レギュレータＩＣ０で安定化された電圧の抵抗Ｒ３、Ｒ４による分割電圧を示しており、Ｖｉｎ２は抵抗Ｒ９の電圧降下を示している。ここで、通常（正常）状態ではＶｉｎ２＞Ｖｘ２に、回線負荷１００ｋΩ以上の検出時はＶｉｎ２＜Ｖｘ２に設定される。
【００３６】
同様にＶｘ４は、レギュレータＩＣ１で安定化された電圧の抵抗Ｒ７、Ｒ８による分割電圧を示しており、Ｖｉｎ４は抵抗Ｒ１０の電圧降下を示している。ここで、通常（正常）状態ではＶｉｎ４＞Ｖｘ４に、回線負荷１００ｋΩ以上の検出時はＶｉｎ４＜Ｖｘ４に設定される。
【００３７】
最初に、図１に示す上側の負荷側供給電流（Ｉｏｕｔ）検出回路の動作を説明する。
【００３８】
通常状態（Ｉ）においては、抵抗Ｒ９の電圧降下がＲ３の電圧降下より大きいので、比較器ＩＣ２は、−入力端子の電位が＋入力端子の電位より低い状態となりハイレベルを出力し、比較器ＩＣ３は、−入力端子の電位が＋入力端子の電位より低い状態となりハイレベルを出力する。この結果、ＯＲゲートＩＣ６はハイレベルを出力するのでＰＣ０出力はＯＦＦ（消光）状態である。
【００３９】
回線負荷１００ｋΩ以上の検出時（III）には、供給電流が減少し抵抗Ｒ９に生じる電圧降下が低下し、Ｒ３の電圧降下より小さくなるので、比較器ＩＣ２は、−入力端子の電位が＋入力端子の電位より高くなりローレベルを出力し、比較器ＩＣ３は、抵抗Ｒ９に依然として供給電流による電圧降下が生じるため、−入力端子の電位が＋入力端子の電位より低く、ハイレベルを出力する。この結果、ＯＲゲートＩＣ６はハイレベルを出力するのでＰＣ０出力はＯＦＦ（消光）状態である。
【００４０】
また、交流誘導時（II）、つまり、回線負荷抵抗は正常であるが誘導交流電圧が回線に重畳した場合は、交流電圧により抵抗Ｒ９の電圧降下Ｖｉｎ２の極性が正負に切り替わると、比較器ＩＣ２の出力は分圧電圧Ｖｘ２以下の場合にローレベルとなり、図２（ａ）に示すＩＣ２の波形のようにＯＮ／ＯＦＦ動作を行う。また、比較器ＩＣ３の出力は、電圧降下Ｖｉｎ２の極性の正負の切り替わりにより図２（ａ）に示すＩＣ３の波形のようにＯＮ／ＯＦＦ動作を繰り返す。この結果、ＯＲゲートＩＣ６の出力は図２に示すＰＣ０のように、電圧降下Ｖｉｎ２がＶｘ２以下で正から負に切り替わる時点までの間のみハイレベルとなる。つまり、ＰＣ０は図２（ａ）に示すようなＯＮ／ＯＦＦ動作を繰り返す。
【００４１】
次に、図１に示す下側の回路側入力電流（Ｉｉｎ）検出回路の動作を説明する。
【００４２】
通常状態（I）においては、抵抗器Ｒ１０の電圧降下がＲ８の電圧降下より大きいので、比較器ＩＣ４は、−入力端子の電位が＋入力端子の電位より高い状態となりローレベルを出力し、比較器ＩＣ５は、−入力端子の電位が＋入力端子の電位より高い状態となりハイレベルを出力する。この結果、ＡＮＤゲートＩＣ７はローレベルを出力するのでＰＣ１出力はＯＦＦ（消光）状態である。
【００４３】
回線負荷１００ｋΩ以上の検出時（III）には、供給電流が減少し抵抗器Ｒ１０に生じる電圧降下が低下し、Ｒ８の電圧降下より小さくなるので、比較器ＩＣ４は、−入力端子の電位が＋入力端子の電位より低くなりハイレベルを出力し、比較器ＩＣ５は、抵抗Ｒ１０に依然として供給電流による電圧降下が生じるため、−入力端子の電位が＋入力端子の電位より高く、ハイレベルを出力する。この結果、ＡＮＤゲートＩＣ７はハイレベルを出力し、ＰＣ１出力はＯＮ（発光）状態となる。
【００４４】
また、交流誘導時（II）、つまり、回線負荷抵抗は正常であるが誘導交流電圧が回線に重畳した場合は、交流電圧により抵抗器Ｒ１０の電圧降下Ｖｉｎ４の極性が正負に切り替わると、比較器ＩＣ４の出力は分圧電圧Ｖｘ４以下の場合にローレベルとなり、図２（ｂ）に示すＩＣ４の波形のようにＯＮ／ＯＦＦ動作を行う。また、比較器ＩＣ５の出力は、電圧降下Ｖｉｎ４の極性の正負の切り替わりにより図２（ｂ）に示すＩＣ５の波形のようにＯＮ／ＯＦＦ動作を繰り返す。この結果、ＡＮＤゲートＩＣ７の出力は図２（ｂ）に示すＰＣ１のように、電圧降下Ｖｉｎ４が正から負への切り替わりからＶｘ４までの間のみハイレベルとなる。つまり、ＰＣ１は図２（ｂ）に示すようなＯＮ／ＯＦＦ動作を繰り返す。
【００４５】
上記動作において、電話回線の誘導により重畳する交流電圧は図２に示すとおり端子Ｉｏｕｔ、Ｉｉｎに同相で現れるため、図２（ａ）（ｂ）の動作は並行して行われる。そして、前述のＰＣ０、ＰＣ１のＯＮ／ＯＦＦ動作は、ＰＣ０のＯＮからＯＦＦへの切り替わり時にＰＣ１のＯＦＦからＯＮへの切り替わりが生じ、ＰＣ０、ＰＣ１のＯＮ状態が同時には生じない。一方、ホトカプラＰＣ０、ＰＣ１の出力はアラーム制御回路の入力部においてアンド接続されているため、図２（ｃ）に示すアラーム信号ＡＬＭが出力され、交流誘導時（II）にアラーム信号がアラーム制御回路ＣＮＴに入力することはなく、誤検出及び誤動作を起こすことがない。
【００４６】
以上の実施の形態においては、回線負荷監視用抵抗の電圧降下を比較器ＩＣ２、ＩＣ３（ＩＣ４、ＩＣ５）及び論理回路ＩＣ６（ＩＣ７）により全体としてウインドウ型比較器を構成した例を示したが、この回路は各種のウインドウ型比較器を使用することが可能であることは云うまでもない。
【００４７】
【発明の効果】
本発明によれば、加入者線に他の機器等からの誘導により交流電圧が重畳された場合にも、当該交流電圧を異なる波形箇所をウインドウ型の比較器により検出して論理操作を行うことにより、当該交流電圧による回線負荷抵抗の増大の誤検出を防止することが可能であり、回線異常を示す回線負荷抵抗の増大のみを確実に検出することが可能である。
【００４８】
また、比較器に供給する基準電圧を電圧安定化回路の帰還用の分圧抵抗と並列接続した分圧抵抗によりブリッジを構成して発生することにより、抵抗器の抵抗値の相対精度の影響を受けることがなく、加入者回線の抵抗変化の検出を高精度に行うことが可能である。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す図である。
【図２】本実施の形態の動作を示すタイムチャートを示す図である。
【図３】従来の回線負荷監視回路を示す図である。
【図４】従来例の動作を示すタイムチャートを示す図である。
【符号の説明】
ＰＷＲ０、ＰＷＲ１給電用電源回路
ＩＣ０、ＩＣ１シャントレギュレータ
ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ８比較回路（オペアンプ）
ＩＣ６ＯＲゲート
ＩＣ７ＡＮＤゲート
ＰＣ０、ＰＣ１ホトカプラ
Ｒ９、Ｒ１０回線負荷監視用抵抗
Ｔ０−１、Ｔ０−０信号送受信用のトランス巻線
Ｃ０コンデンサ
ＣＮＴアラーム制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a line load resistance monitoring circuit for detecting a load fluctuation in a station-fed digital subscriber circuit and a station-fed digital subscriber circuit device including the line load resistance monitoring circuit.
[0002]
[Prior art]
Conventionally, in a station-fed digital subscriber circuit that is connected to a subscriber terminal device via an outdoor transmission line, the fluctuation of the line load resistance is monitored, and when the line load resistance exceeds a specified value, There may be provided a function of temporarily stopping the power supply voltage supplied to the subscriber terminal device as having some abnormality. For example, in the NT reset function specified by ETSI, when the line load resistance (the sum of the outdoor transmission line resistance and the DC load resistance of the subscriber terminal device) is monitored and the line load resistance becomes 100 kΩ or more, the subscriber The supply voltage supplied to the terminal device is temporarily stopped.
[0003]
FIG. 3 is a diagram illustrating an example of a conventional line load monitoring circuit. This line load monitoring circuit uses a resistance bridge. The configuration and operation of the conventional circuit shown in FIG. 3 will be described below.
[0004]
The configuration of the line load monitoring circuit shown in the figure is to supply power from the power supply circuit PWR1 to the subscriber terminal connected to the line terminal TIP and the line terminal RING side of the subscriber line via the outdoor transmission line. Further, two signal lines of the subscriber line are connected to the line load monitoring resistors R15 and R16, and both ends of the line load monitoring resistors R15 and R16 are resistors R11 and R12 and resistors R13 and R14. Are provided with a comparator IC8 such as an operational amplifier and a photocoupler PC2. The comparator IC8 compares the divided voltages of the resistor dividers, and the photocoupler PC2 is output based on the output of the comparison result. It is configured to control and output an alarm signal to the alarm control circuit CNT.
[0005]
In the comparator IC8 and the photocoupler PC2, the power supply voltage V0 is input to one input terminal of the IC8 as the voltage Vx divided by the resistance ratio of R11 and R12, and V0 is the resistance of R13 and R14 to the other input terminal. Since it is input as a voltage Vin divided by the ratio, if Vin falls below Vx (Vin <Vx), the output logic of the comparator IC8 becomes H, the photodiode of PC2 is turned on, and the phototransistor PC2 is turned on (light emission). An operation for notifying the CNT of an alarm is performed.
[0006]
FIG. 4 is a diagram showing a time chart of the operation of the conventional example. FIG. 4 shows a normal state in which the line load resistance shows a normal value, a state when AC induction voltage is generated on the line for some reason, and a line load of 100 kΩ or more when the line load becomes 100 kΩ or more. The state of the output of the comparator IC8 and the state of the output of the photocoupler PC2 in the state at the time of detection are shown.
[0007]
Note that the circuit of the conventional example shown in FIG. 4 has a configuration in which the potential change of the two signal lines is relatively compared by the comparator IC8, so it is necessary to consider the voltage change of both signal lines. However, for the sake of easy understanding, the following description will be given for the sake of convenience with reference to only the operation of each signal line as shown in FIGS.
[0008]
First, focusing on only the positive polarity side of the power supply circuit for power supply, in the normal state, the divided voltage Vin6 by the resistors R13 and R14 is set higher than the divided voltage Vx6 of the resistors R11 and R12. Is at a low level, and the output of the PC 2 is in an OFF (quenched) state. When the line load is 100 kΩ or more, the current flowing through the line load monitoring resistor decreases, the divided voltage Vin6 of the resistors R13 and R14 also decreases to be lower than Vx6, and the output of the comparator IC8 is high. The output of the PC 2 becomes ON (light emission) state. In addition, when the line load resistance is normal but the induced AC voltage is superimposed on the line, the output of the comparator IC8 repeats the low level and the high level due to the AC voltage, so that the output of the PC2 repeats ON / OFF. It becomes.
[0009]
Next, paying attention only to the negative polarity side of the power supply circuit for power supply, in the normal state, the divided voltage Vin4 by the resistors R13 and R14 is set lower than the divided voltage Vx4 of the resistors R11 and R12. Is at a low level, and the output of the PC 2 is in an OFF (quenched) state. When the line load is 100 kΩ or more, the current flowing through the line load monitoring resistor decreases, the divided voltage Vin4 of the resistors R13 and R14 rises to be higher than Vx4, and the output of the comparator IC8 is high. The output of the PC 2 becomes ON (light emission) state. In addition, when the line load resistance is normal but the induced AC voltage is superimposed on the line, the output of the comparator IC8 repeats the low level and the high level due to the AC voltage, so that the output of the PC2 repeats ON / OFF. It becomes.
[0010]
As can be seen from the operation mode of the output change of the PC 2 as seen from the signal line on one side in FIGS. 4A and 4B, when in-phase induced AC voltages are simultaneously generated in the two signal lines of the subscriber line, As shown in FIG. 4C, the output of the PC 2 generates an alarm signal (ON) under the condition that both of FIGS. 4A and 4B are ON (light emission state), and is output to the alarm control circuit CNT. .
[0011]
[Problems to be solved by the invention]
As described above, in the method using the conventional resistance bridge, when the inductive AC voltage is superimposed on the line even if the line load resistance is normal, the output of the comparator IC8 is repeatedly turned ON / OFF by the AC voltage, and the output of the PC2 There is a problem that the alarm control circuit CNT detects an abnormality in the line resistance by performing ON / OFF of this, and performs erroneous detection and erroneous control operation.
[0012]
Furthermore, in the conventional method, the relative accuracy of the resistors R11 and R12 and R13 and R14 that determine the input voltage of the comparator IC8 is important in detecting the change in line resistance. For example, when the line load monitoring resistors R15 and R16 are set to 25Ω and the alarm detection threshold is set to 120kΩ (detected at 100kΩ or more in ETSI) as the alarm detection value at a power supply voltage of 96V defined by ETSI, the relative accuracy of the resistance is ± 0.04% is required. The relative accuracy of resistors on the market is usually ± 1%, and in order to produce a relative accuracy of 0.04%, means such as adjusting the resistance value by trimming must be applied. As described above, in the conventional system, improvement of the relative accuracy of the resistance value constituting the resistance bridge becomes a problem in terms of difficulty in obtaining the resistance, an increase in cost, and deterioration in manufacturing quality.
[0013]
(the purpose)
SUMMARY OF THE INVENTION An object of the present invention is to provide a line load resistance monitoring circuit and a station-fed digital subscriber circuit device that can detect a line load abnormality with high accuracy without erroneous detection.
[0014]
[Means for Solving the Problems]
The present invention relates to a station-fed digital subscriber circuit connected to a subscriber terminal apparatus via an outdoor transmission line, and more particularly to a line load resistance monitoring circuit suitable for realizing an NT reset function defined by ETSI. The NT reset function monitors the line load resistance (the sum of the outdoor transmission line resistance and the DC load resistance of the subscriber terminal device) and supplies the supply voltage to the subscriber terminal device when the line load resistance exceeds 100 kΩ. This is a function to temporarily stop, and an AC power supply current detection resistor is arranged in each of the forward and backward power supply in the local power supply digital subscriber circuit, and the voltage drop of the detection resistor is detected by a window type comparator. The present invention relates to a line load resistance monitoring circuit characterized by preventing erroneous detection due to induction, and also relates to a station-fed digital subscriber circuit device comprising the line load resistance monitoring circuit.
[0015]
The line load resistance monitoring circuit according to the present invention is provided on the first and second signal lines in the line load resistance monitoring circuit for detecting the line load resistance state of the subscriber line composed of the first and second signal lines. First and second line load monitoring resistors, a first window type comparison circuit for detecting a constant voltage range of the first polarity of the voltage drop of the first line load monitoring resistors, A second window type comparator circuit for detecting a constant voltage range of the second polarity of the voltage drop of the line load monitoring resistor, and the output logic of each window type comparator circuit product An increase in line load resistance is detected by operation.
[0016]
The first and second window type comparison circuits include first and second voltage stabilization circuits connected in series between the first and second signal lines, and the first and second voltage comparison circuits. Comparison results between the first and second reference voltages generated by the voltage stabilization circuit and the respective voltage drops of the first and second line load monitoring resistors, and the first and second line load monitoring And detecting the respective voltage ranges of the voltage drops of the first and second line load monitoring resistors by logically operating the respective detection results of the polarities of the voltage drops of the resistors. And
[0017]
Each of the first and second voltage stabilizing circuits includes a resistance dividing circuit that generates a feedback voltage of a stabilized output voltage output, and the first and second reference voltages are provided in parallel to each of the resistance dividing circuits. A resistive divider circuit for output is provided, respectively.
[0018]
Further, the first window type comparator is provided on a signal line to which a positive voltage of the subscriber line is applied, and the second window type comparator is applied with a negative voltage of the subscriber line. The logical operation is characterized in that the positive voltage side of the subscriber line is a logical sum operation and the negative voltage side of the subscriber line is a logical product operation. The outputs of the first and second window type comparison circuits are characterized by outputting an alarm signal as a logical product output via a photocoupler.
[0019]
In the station-fed digital subscriber circuit device of the present invention, a line load resistance monitoring circuit having each of the above-described configurations is connected between a power supply circuit for feeding and a transformer winding connected to the subscriber line for transmitting and receiving signals. It is characterized by that.
[0020]
(Function)
A line load monitoring resistor is provided for each of the two signal lines of the subscriber line, and the voltage drop is detected by two window type comparators whose detection threshold ranges do not overlap, and the logic (product) of each detection result By performing the operation, the influence of the induced AC voltage on the alarm output is eliminated. A voltage stabilizing circuit connected in series between the outputs of the power supply circuit is provided, and a resistance dividing circuit that generates a reference voltage for each of the window-type comparators in parallel with the resistor dividing circuit that outputs a negative feedback voltage of each stabilizing circuit. By providing, the influence of the relative accuracy of the resistance value constituting the bridge is suppressed.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(Description of configuration)
FIG. 1 is a diagram showing a circuit configuration of an embodiment of a line load resistance monitoring circuit and a station-fed digital subscriber circuit device according to the present invention. PWR0 is a power supply circuit for feeding that supplies power to the subscriber terminal device via the outdoor transmission line. The DC power supply path from the power supply circuit PWR0 is composed of a forward path and a return path, and the forward path is a line load monitoring resistor R9 that is a resistance for monitoring a load by detecting a flowing current, and a signal is transmitted to the line. Is composed of a transformer winding T0-1 for signal transmission and reception for superimposing and transmitting, and a line terminal TIP which is one terminal of the line, and the return path is a line terminal RING which is the other terminal of the line and signal transmission and reception And the transformer load T0-2 and the line load monitoring resistor R10. The capacitor C0 is connected between the signal transmission / reception transformer windings T0-1 and T0-2 for the purpose of cutting direct current.
[0022]
The circuit load detection circuit is provided with a load-side supply current (Iout) detection circuit and a circuit-side input current (Iin) detection circuit at the resistors R9 and R10 on the forward path and the return path, respectively. The supply current (Iout) detection circuit includes a shunt regulator IC0 that stabilizes the voltage, a comparator (hereinafter also referred to as a comparator) IC2, IC3, an OR gate IC6, a photocoupler PC0, and resistors R1, R2, It is composed of R3 and R4. A cathode terminal of the shunt regulator IC0, a + power supply terminal of the comparator IC2, a + power supply terminal and a non-inverting input terminal (hereinafter referred to as “+ input terminal”) of the comparator IC3, terminals of resistors R1 and R3, an anode terminal of the photocoupler PC0, The positive power supply terminal of the OR gate IC6 is connected to the positive polarity (positive potential) output terminal of the power supply circuit PWR0.
[0023]
The other connection point of the resistor R1 and the resistor R2 is connected to the reference terminal of IC0 for feedback to the shunt regulator IC0. The connection point between the resistors R3 and R4 is connected to the + input terminal of the comparator IC2. The anode terminal of the shunt regulator IC0 is connected to one terminal of the resistors R2, R4 and the resistor R0, and the connection point is connected to the -power supply terminal of the comparators IC2 and IC3 and the -power supply terminal of the OR gate IC6. Is done. The connection point between the resistor R9 and the signal transmission / reception transformer winding T0-1 is connected to the inverting input terminals (hereinafter referred to as "-input terminals") of the comparators IC2 and IC3. The output terminals of the comparators IC2 and IC3 are connected to the input terminal of the OR gate IC6. The output terminal of the OR gate IC6 is connected to the cathode of the photodiode of the photocoupler PC0.
[0024]
The circuit side input current (Iin) detection circuit on the return path of the circuit load detection circuit includes a shunt regulator IC1, a comparator IC4, IC5, an AND gate IC7, a photocoupler PC1 and resistors R5, R6, R7, R8 that stabilize the voltage. , R10. The comparator IC5 is different from the IC3 in that it outputs an inverted output as an output. The cathode terminal of the shunt regulator IC1, the + power supply terminals of the comparators IC4 and IC5, the resistors R5 and R7, and the + power supply terminal of the AND gate IC7 are connected to the other terminal of the resistor R0. The connection point between the resistor R5 and the resistor R6 is connected to a reference terminal for feedback to the shunt regulator IC1. The connection point between the resistor R7 and the resistor R8 is connected to the + input terminal of the comparator IC4. The anode terminal of the shunt regulator IC1, the resistors R6 and R8, the negative power source terminal of the comparator IC4, the negative power source terminal of the comparator IC5, the cathode terminal of the photocoupler PC1, and the negative power source terminal of the AND gate IC7 are the power source for feeding. It is connected to the negative polarity (negative potential) output terminal of the circuit PWR0.
[0025]
The connection point of the resistor R10 and the signal transmission / reception transformer winding T0-2 is connected to the negative input terminals of the comparators IC4 and IC5. The output terminals of the comparators IC4 and IC5 are connected to the input terminal of the AND gate IC7. The output terminal of the AND gate IC7 is connected to the anode of the photodiode of the photocoupler PC1.
[0026]
The collector terminal of the photocoupler PC0 is connected to the power supply in the local power supply digital subscriber circuit. The emitter terminal of the photocoupler PC0 is connected to the collector terminal of the photocoupler PC1, and the emitter terminal of the photocoupler PC1 is connected to the alarm control circuit CNT.
(Description of operation)
Based on FIGS. 1 and 2, the operations of the basic line load resistance monitoring circuit and the station-fed digital subscriber circuit device of the present embodiment will be described. FIG. 2 is an explanatory diagram of circuit operation timing.
[0027]
The shunt regulators IC0 and IC1 are shown in FIG. 1 so that the terminal voltages of R2 and R6 indicated by Vref0 and 1 in FIG. 1 are equal to the reference voltage of the shunt regulator (1.26Vtyp in NEC μPC1944). The negative current control of the cathode current is performed, and the terminal voltage (IK × R0) of the resistor R0 is changed to change the anode-cathode voltage to VAK0 = (1 + R1 / R2) × Vref0, VAK1 = (1 + R5 / R6), respectively. XVref1 is held constant.
[0028]
The VAK0 of the shunt regulator IC0 serves as a power supply voltage for the comparators IC2 and 3, and is divided by the resistors R3 and 4 to supply a reference voltage Vx2 = R4 × VAK0 / (R3 + R4) to the comparator IC2. Similarly, the VAK1 of the shunt regulator IC1 serves as a power supply voltage for the comparators IC4 and 5, and is divided by resistors R7 and R8 to supply the reference voltage Vx4 = R8 × VAK0 / (R7 + R8) to the comparator IC4.
[0029]
The resistance values of the reference voltages Vx2 and Vx4 and the resistors R9 and R10 are arbitrarily determined based on the detection threshold current obtained from the line load resistance 100 kΩ and the power supply voltage PWR0 of this embodiment.
[0030]
As described above, in this embodiment, the load-side supply current (Iout) detection circuit and the circuit-side input current (Iin) detection circuit have two current detection circuits. The current (Iout) flowing through the path from the power supply circuits PWR0 to R9 and T0-1 to the load is monitored by the comparators IC2 and IC3, and the circuit side input current (Iin) detection circuit is connected to the load T0-2, The comparators IC4 and IC5 monitor the current (Iin) flowing through the path leading to PWR0 via R10.
[0031]
In the load-side supply current (Iout) detection circuit, the comparator IC2 compares the voltage drop of the resistor R9 with the reference potential Vx2, and outputs a logic H (high level) when the voltage drops below the detection threshold current. The comparator IC3 detects that the voltage drop of R9 has a negative polarity due to the AC induced current, and outputs a logic L (low level). The outputs of the comparators IC2 and IC3 are input to the OR gate IC6 and the photocoupler PC0 is driven by the output of the OR gate IC6, so that only when the output current Iout to the line side is a positive voltage drop and below the detection threshold current. Turn on PC0. Table 1 summarizes the logic states. Here, the sign of the IC3 input potential is based on the output terminal side on the positive side (upper side) of the power supply voltage for power supply.
[0032]
[Table 1]

In the circuit-side input current (Iin) detection circuit, the comparator IC4 compares the voltage drop of the resistor R10 with the reference potential Vx4, and outputs a logic H when the voltage falls below the detection threshold current. The comparator IC5 detects that the voltage drop of R10 has a negative polarity due to the AC induced current, and outputs a logic L. By inputting the outputs of the comparators IC4 and IC5 to the AND gate IC7 and driving the photocoupler PC1 with the output of the AND gate IC7, the PC1 is turned on only when the input current Iin from the line side is a positive voltage drop and below the detection threshold current. Let Table 2 summarizes the logic states.
[0033]
[Table 2]

The two current detection circuits detect and output voltages between Vx2 to 0V and 0V to Vx4, respectively, and constitute window comparators. By using the wired-and-output of the photocouplers PC0 and PC1 controlled by the outputs of the two current detection circuits as an alarm input to the alarm control circuit CNT, the feeding current (Iout, Iin) is DC or less than the detection threshold current, that is, Vx2. It is possible to notify the alarm control circuit CNT of an alarm only when values from Vx4 to Vx4 are steadily indicated, and it is possible to prevent erroneous detection due to application of an alternating induction current.
[0034]
Next, it demonstrates more concretely based on the time chart which shows the operation | movement of this Embodiment of FIG.
The figure shows the normal state (I) where the line load resistance shows a normal value, the AC induction state when the AC induction voltage is generated on the line for some reason (II), and the line where the line load is 100 kΩ or higher. The states of the outputs of the comparators IC2, IC3, IC4, IC5, the states of the outputs of PC0, PC1, and the state of the alarm signal ALM in the three states (III) when detecting a load of 100 kΩ or more are shown.
[0035]
Vx2 indicates a voltage divided by the resistors R3 and R4 of the voltage stabilized by the regulator IC0, and Vin2 indicates a voltage drop of the resistor R9. Here, Vin2> Vx2 is set in the normal (normal) state, and Vin2 <Vx2 is set when a line load of 100 kΩ or more is detected.
[0036]
Similarly, Vx4 indicates a divided voltage by the resistors R7 and R8 of the voltage stabilized by the regulator IC1, and Vin4 indicates a voltage drop of the resistor R10. Here, Vin4> Vx4 is set in a normal (normal) state, and Vin4 <Vx4 is set when a line load of 100 kΩ or more is detected.
[0037]
First, the operation of the upper load side supply current (Iout) detection circuit shown in FIG. 1 will be described.
[0038]
In the normal state (I), since the voltage drop of the resistor R9 is larger than the voltage drop of R3, the comparator IC2 is in a state where the potential of the −input terminal is lower than the potential of the + input terminal and outputs a high level. IC3 is in a state where the potential of the negative input terminal is lower than the potential of the positive input terminal, and outputs a high level. As a result, since the OR gate IC6 outputs a high level, the PC0 output is in an OFF (extinction) state.
[0039]
When a line load of 100 kΩ or more is detected (III), the supply current decreases and the voltage drop generated in the resistor R9 decreases and becomes smaller than the voltage drop of R3. The comparator IC3 outputs a low level because it becomes higher than the potential of the terminal, and the comparator IC3 outputs a high level because the potential of the negative input terminal is lower than the potential of the positive input terminal because the voltage drop due to the supply current still occurs in the resistor R9. As a result, since the OR gate IC6 outputs a high level, the PC0 output is in an OFF (extinction) state.
[0040]
Further, at the time of AC induction (II), that is, when the line load resistance is normal but the induced AC voltage is superimposed on the line, the polarity of the voltage drop Vin2 of the resistor R9 is switched between positive and negative by the AC voltage. Output becomes low when the divided voltage Vx2 or less, and the ON / OFF operation is performed like the waveform of IC2 shown in FIG. The output of the comparator IC3 repeats the ON / OFF operation like the waveform of IC3 shown in FIG. 2A by switching the polarity of the voltage drop Vin2 between positive and negative. As a result, like the PC0 shown in FIG. 2, the output of the OR gate IC6 becomes a high level only until the voltage drop Vin2 is less than Vx2 and switches from positive to negative. That is, the PC0 repeats the ON / OFF operation as shown in FIG.
[0041]
Next, the operation of the lower circuit side input current (Iin) detection circuit shown in FIG. 1 will be described.
[0042]
In the normal state (I), since the voltage drop of the resistor R10 is larger than the voltage drop of R8, the comparator IC4 outputs a low level because the potential of the −input terminal is higher than the potential of the + input terminal. The device IC5 outputs a high level when the potential of the negative input terminal is higher than the potential of the positive input terminal. As a result, since the AND gate IC7 outputs a low level, the PC1 output is in an OFF (extinction) state.
[0043]
At the time of detection (III) when the line load is 100 kΩ or more, the supply current decreases and the voltage drop generated in the resistor R10 decreases and becomes smaller than the voltage drop of R8. The comparator IC5 outputs a high level because it is lower than the potential of the input terminal, and the comparator IC5 outputs a high level because the potential of the negative input terminal is higher than the potential of the positive input terminal. . As a result, the AND gate IC7 outputs a high level, and the PC1 output is turned on (light emission).
[0044]
Further, at the time of AC induction (II), that is, when the line load resistance is normal but the induced AC voltage is superimposed on the line, if the polarity of the voltage drop Vin4 of the resistor R10 is switched between positive and negative by the AC voltage, the comparator The output of IC4 becomes low level when the divided voltage is Vx4 or less, and the ON / OFF operation is performed as in the waveform of IC4 shown in FIG. The output of the comparator IC5 repeats the ON / OFF operation as shown by the waveform of the IC5 shown in FIG. 2B by switching the polarity of the voltage drop Vin4 between positive and negative. As a result, the output of the AND gate IC7 becomes a high level only during the period from when the voltage drop Vin4 switches from positive to negative until Vx4, as in PC1 shown in FIG. That is, the PC 1 repeats the ON / OFF operation as shown in FIG.
[0045]
In the above operation, since the alternating voltage superimposed by induction of the telephone line appears in phase at the terminals Iout and Iin as shown in FIG. 2, the operations of FIGS. 2 (a) and 2 (b) are performed in parallel. In the above-described ON / OFF operation of PC0 and PC1, when PC0 is switched from ON to OFF, the PC1 is switched from OFF to ON, and the ON state of PC0 and PC1 does not occur at the same time. On the other hand, since the outputs of the photocouplers PC0 and PC1 are AND-connected at the input of the alarm control circuit, the alarm signal ALM shown in FIG. 2 (c) is output, and the alarm signal is output to the alarm control circuit during AC induction (II). There is no input to the CNT, and no erroneous detection or malfunction occurs.
[0046]
In the above embodiment, the voltage drop of the line load monitoring resistor is shown as an example in which the comparator IC2, IC3 (IC4, IC5) and the logic circuit IC6 (IC7) constitute a window type comparator as a whole. It goes without saying that this circuit can use various window type comparators.
[0047]
【The invention's effect】
According to the present invention, even when an AC voltage is superimposed on a subscriber line by induction from another device or the like, a logical operation is performed by detecting a different waveform portion of the AC voltage with a window-type comparator. Thus, it is possible to prevent erroneous detection of increase in line load resistance due to the AC voltage, and it is possible to reliably detect only increase in line load resistance indicating a line abnormality.
[0048]
In addition, the reference voltage supplied to the comparator is generated by configuring a bridge with a voltage dividing resistor connected in parallel with the voltage dividing resistor for feedback of the voltage stabilizing circuit, thereby affecting the relative accuracy of the resistance value of the resistor. It is possible to detect the resistance change of the subscriber line with high accuracy without receiving it.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of the present invention.
FIG. 2 is a time chart showing the operation of the present embodiment.
FIG. 3 is a diagram showing a conventional line load monitoring circuit.
FIG. 4 is a time chart showing the operation of a conventional example.
[Explanation of symbols]
PWR0, PWR1 Power supply circuit for power supply
IC0, IC1 Shunt regulator
IC2, IC3, IC4, IC5, IC8 Comparison circuit (op amp)
IC6 OR gate
IC7 AND gate
PC0, PC1 Photocoupler
R9, R10 Resistance for line load monitoring
T0-1, T0-0 Transformer winding for signal transmission / reception
C0 capacitor
CNT alarm control circuit

Claims

第１及び第２の信号線からなる加入者回線の回線負荷抵抗の状態を検出する回線負荷抵抗監視回路において、
第１及び第２の信号線に設けたそれぞれ第１及び第２の回線負荷監視用抵抗と、前記第１の回線負荷監視用抵抗の電圧降下の第１の極性の一定電圧範囲を検出する第１のウインドウ型比較回路と、第２の回線負荷監視用抵抗の電圧降下の第２の極性の一定電圧範囲を検出する第２のウインドウ型比較回路と、各ウインドウ型比較回路の出力の論理積操作により回線負荷抵抗の上昇を検出することを特徴とする回線負荷抵抗監視回路。In a line load resistance monitoring circuit for detecting a line load resistance state of a subscriber line composed of first and second signal lines,
First and second line load monitoring resistors provided on the first and second signal lines, respectively, and a first voltage constant voltage range for detecting a voltage drop of the first line load monitoring resistor is detected. AND of the output of each window type comparator circuit, a second window type comparator circuit that detects a constant voltage range of the second polarity of the voltage drop of the second line load monitoring resistor, A circuit load resistance monitoring circuit which detects an increase in circuit load resistance by operation.

前記第１及び第２のウインドウ型比較回路は、前記第１及び第２の信号線の間に直列接続された第１及び第２の電圧安定化回路と、前記第１及び第２の電圧安定化回路により発生した第１及び第２の基準電圧と前記第１及び第２の回線負荷監視用抵抗の各電圧降下とのそれぞれの比較結果と、前記第１及び第２の回線負荷監視用抵抗の電圧降下の極性のそれぞれの検出結果とをそれぞれ論理操作することにより、前記第１及び第２の回線負荷監視用抵抗の電圧降下のそれぞれの前記一定電圧範囲の検出を行うことを特徴とする請求項１記載の回線負荷抵抗監視回路。The first and second window type comparison circuits include first and second voltage stabilization circuits connected in series between the first and second signal lines, and the first and second voltage stabilization circuits. Comparison results between the first and second reference voltages generated by the control circuit and the respective voltage drops of the first and second line load monitoring resistors, and the first and second line load monitoring resistors Each of the constant voltage ranges of the voltage drop of the first and second line load monitoring resistors is detected by logically operating the respective detection results of the polarity of the voltage drop. The circuit load resistance monitoring circuit according to claim 1.

前記第１及び第２の電圧安定化回路は、それぞれ安定化出力電圧出力の帰還電圧を発生する抵抗分割回路を備えるとともに、前記各抵抗分割回路に並列に前記第１及び第２の基準電圧を出力する抵抗分割回路をそれぞれ設けたことを特徴とする請求項２記載の回線負荷抵抗監視回路。Each of the first and second voltage stabilizing circuits includes a resistance dividing circuit that generates a feedback voltage of a stabilized output voltage output, and the first and second reference voltages are provided in parallel to the respective resistor dividing circuits. 3. The line load resistance monitoring circuit according to claim 2, further comprising a resistance dividing circuit for outputting.

前記第１のウインドウ型比較器は加入者回線の正極性の電圧が印加される信号線に設けられ、前記第２のウインドウ型比較器は、加入者回線の負極性の電圧が印加される信号線に設けられ、前記論理操作は、加入者回線の正極性の電圧側は論理和操作であり、加入者線の負極性の電圧側は論理積操作であることを特徴とする請求項２記載の回線負荷抵抗監視回路。The first window type comparator is provided on a signal line to which a positive voltage of the subscriber line is applied, and the second window type comparator is a signal to which a negative voltage of the subscriber line is applied. 3. The logical operation provided in a line, wherein the positive voltage side of the subscriber line is a logical sum operation and the negative voltage side of the subscriber line is a logical product operation. Circuit load resistance monitoring circuit.

前記第１及び第２のウインドウ型比較回路の出力は、ホトカプラを介して論理積出力によりアラーム信号を出力することを特徴とする請求項１、２、３又は４記載の回線負荷抵抗監視回路。5. The circuit load resistance monitoring circuit according to claim 1, wherein the outputs of the first and second window type comparison circuits output an alarm signal as a logical product output via a photocoupler.

給電用電源回路と、加入者回線に接続され信号の送受信を行うトランス巻線との間に前記請求項１、２、３、４又は５記載の回線負荷抵抗監視回路が接続されたことを特徴とする局給電デジタル加入者回路装置。The line load resistance monitoring circuit according to claim 1, 2, 3, 4 or 5 is connected between a power supply circuit for power supply and a transformer winding connected to a subscriber line for transmitting and receiving signals. A station-fed digital subscriber circuit device.