JP3718329B2 - ＧａＮ系化合物半導体発光素子 - Google Patents
ＧａＮ系化合物半導体発光素子 Download PDFInfo
- Publication number
- JP3718329B2 JP3718329B2 JP23439097A JP23439097A JP3718329B2 JP 3718329 B2 JP3718329 B2 JP 3718329B2 JP 23439097 A JP23439097 A JP 23439097A JP 23439097 A JP23439097 A JP 23439097A JP 3718329 B2 JP3718329 B2 JP 3718329B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- layer
- light
- substrate
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＧａＮ系化合物半導体に関し、特にＧａＮ系化合物半導体発光素子に関するものである。
【０００２】
【従来の技術】
ＧａＮ系化合物半導体の単結晶は直接遷移型バンド構造を有するため、高効率の発光が期待される。ここで、本明細書において「ＧａＮ系化合物半導体」とは、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。例えば、ＩｎＡｌＮ（ｘ＝０．４、ｙ＝０．６）も「ＧａＮ系化合物半導体」に含まれるものとする。さらに、本明細書における「ＧａＮ系化合物半導体」とは、上述した化学式により表される化合物に対して、燐（Ｐ）、砒素（Ａｓ）、およびドーパントとなる不純物元素のいずれかを添加した化合物半導体も含むものとする。
【０００３】
ＧａＮ系化合物半導体は、室温でのバンドギャップが６．２ｅＶから２．０ｅＶまで変化可能であるため、可視領域で発光する発光素子を製作する上で極めて有望な材料である。しかしながら、ＧａＮ単結晶は融点が高く、また、成長温度近傍での窒素の平衡蒸気圧が高いため、融点からバルク単結晶を成長させることは困難であり、格子整合する基板が存在しなかった。このため、ＧａＮ系化合物半導体発光素子、例えばｎ型ＧａＮ層、発光層のＩｎＧａＮ層、ｐ型ＧａＮ層を順次積層した素子を製造するにあたり、従来はサファイア基板やＧａＮ基板などが主に用いられていた。
【０００４】
これらの基板のうちで、サファイア基板は融点が約２０２０℃と高く、耐熱性が良好であるが、ＧａＮとの間で格子不整合が生ずる。そこで、この格子不整合による結晶性の劣化を防ぐために、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を低温成長したバッファ層を形成し、その上に所定の素子構造が積層されていた。
【０００５】
一方、ＧａＮ基板は、特開平７−９４７８４号公報に開示されているように、サファイア基板の上にＧａＮ単結晶を成長した後に、サファイア基板を除去することによって得られ、この上に所定の素子構造が積層されていた。
【０００６】
【発明が解決しようとする課題】
しかし、従来、これらの基板を用いた場合には、以下に説明するような問題があった。まず、サファイア基板を用いた場合の問題について説明する。
ＧａＮ層は導電性が低いために、発光素子全体に電流を拡散させるためには、バッファ層の上に厚さ４ミクロン以上のｎ型ＧａＮ層を成長する必要がある。しかし、上述したようにサファイア基板とＧａＮとの格子不整合は非常に大きいために、バッファ層による結晶性の改善には限度がある。すなわち、ｎ型ＧａＮ層を厚く成長するほどその結晶性は劣化し、その上に積層する発光層の結晶性も劣化する。その結果として、高効率の発光素子が得られにくく、その電気的特性の信頼性も低下しやすいという問題があった。
【０００７】
また、サファイア基板は絶縁体であるために、サファイア上に作製した発光素子では、積層した半導体層の側にｐ側、ｎ側双方の電極コンタクトをとる必要がある。このため、成長層の一部分をｐ型ＧａＮ層までエッチングし、同一面側から、ｎ型ＧａＮ層、ｐ型ＧａＮ層に電極を形成することによって発光素子を構成するということが行われている。しかし、この方法では光の取り出し面側に電極が２カ所形成されるため、光取り出し部の面積を縮小せざるを得ないという問題もある。このため、リードフレームへの載置の上下を逆にし、透光性基板であるサファイア面を光の取り出し面とする構成も発光装置も提案されている。しかしながら、このような構成の発光装置においては、電極をとるためのリードフレーム間の間隔を狭くすることが困難であるため、チップサイズが大きくなり、１枚当たりのウエハから取れるチップの数が少なくなるという新たな問題が生じる。さらに、リードフレーム間の細かい位置設定が必要であるために量産性が低下するとともに、半田のはみ出しなどにより短絡が生じやすくなるなどの問題もあった。
【０００８】
次に、ＧａＮ基板を用いた場合の問題について説明する。
表１は、種々のＩｎ組成を有するＩｎＧａＮ層について、そのバンド端波長、格子定数、およびＧａＮ基板との格子不整合率をそれぞれ示したものである。
【０００９】
【表１】
同表から分かるように、Ｉｎ組成を１０％以上とすると、ＩｎＧａＮ層との格子不整合率は１％を超え、ＩｎＧａＮ層の結晶性が大幅に劣化するために、高効率の発光素子を得ることができないという問題があった。
【００１０】
一方、前述したサファイア基板やＧａＮ基板は、いずれも結晶の硬度が高いために、へき開が困難で、チップの切り出し工程における歩留まりは高々７０％程度と低いものであるという問題もあった。
【００１１】
本発明は、かかる問題点に鑑みてなされたものである。すなわち、その目的は、結晶性が極めて優れたＧａＮ系化合物半導体層を形成することにより、発光特性や電気的特性の向上が図られたＧａＮ系化合物半導体発光素子を提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるＧａＮ系化合物半導体発光素子は、
サファイアからなる基板と、
前記基板上に設けられ、組成式ＧａＮ1-x1-y1 Ｐx1Ａｓy1（ここで、０＜ｘ1＋ｙ1＜１、０≦ｘ1、０≦ｙ1）により表される多結晶状の化合物半導体からなるバッファ層と、
前記バッファ層上に設けられ、組成式ＧａＮ1-x2-y2 Ｐx2Ａｓy2（ここで、０＜ｘ2＋ｙ2＜１、０≦ｘ2、０≦ｙ2）により表される化合物半導体からなる単結晶層と、
前記単結晶層の上に設けられ、前記バッファ層と格子整合するＩｎzＧａ1-zＮ（ここで、０＜ｚ＜１）からなる発光層と、
を備え、
前記バッファ層は、組成式ＧａＮ1-xＰx（ここで、０＜ｘ≦１）及びＧａＮ1-yＡｓy（ここで、０＜ｙ≦１）のうちのいずれかにより表される化合物半導体であって、組成ｚと、組成ｘまたは組成ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
または
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体、あるいは組成式ＧａＮ1-wx-(1-w)yＰwxＡｓ(1-w)y（ここで、０≦ｗ≦１、０≦ｘ≦１、および０≦ｙ≦１）により表される化合物半導体であって、組成ｚと、組成比ｘまたは組成比ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
および
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体からなり、
前記単結晶層は、組成式ＧａＮ1-xＰx（ここで、０＜ｘ≦１）及びＧａＮ1-yＡｓy（ここで、０＜ｙ≦１）のうちのいずれかにより表される化合物半導体であって、組成ｚと、組成ｘまたは組成ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
または
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体、あるいは組成式ＧａＮ1-wx-(1-w)yＰwxＡｓ(1-w)y（ここで、０≦ｗ≦１、０≦ｘ≦１、および０≦ｙ≦１）により表される化合物半導体であって、組成ｚと、組成比ｘまたは組成比ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
および
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体からなり、
前記バッファ層と前記発光層との間に積層させるＧａＮ系化合物半導体の厚さが０．２μｍ以下であることを特徴とする。
【００１３】
上記構成によれば、基板とＧａＮ系化合物半導体層の間で生ずる格子不整合に起因する歪みを緩和して、結晶性の良好なＧａＮ系化合物半導体層からなる発光素子を提供することができる。
【００２１】
この発光素子は、発光領域がｐ−ｎ接合、または、少なくとも１重のヘテロ接合、または、１つあるいは多重の量子井戸構造からなるものとして構成することが望ましい。
【００２７】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２８】
図１は、本発明の第１の実施の形態によるＧａＮ系化合物半導体発光素子の構成を例示する概略断面図である。この例においては、サファイアなどからなる基板１上にｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）低温バッファ層２、ｎ型ＧａＮ1-xＰx(あるいはＧａＮ1-yＡｓy）層３、ｎ型ＧａＮ層４、ＩｎＧａＮ活性層５、ｐ型ＧａＮ層６がこの順序で形成されている。さらに、エッチングにより一部露出されたｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３上にｎ型電極７が形成され、一方、ｐ型ＧａＮ層６上にｐ型電極８が形成されて一対の電極が構成される。
【００２９】
すなわち、本実施形態においては、サファイアなどの基板上に比較的低温で成長されたＧａＮ1-xＰxまたはＧａＮ1-yＡｓy（ここで、０＜ｘ＜１、０＜ｙ＜１）バッファ層２が堆積されている。このようなバッファ層の成長温度は、例えば、５５０〜８００℃の範囲内において選択することができる。このような温度で基板上に堆積された半導体層は、堆積直後には、非晶質状あるいは極めて微細な結晶粒からなる多結晶状である。そして、このバッファ層の上にさらに他の結晶層を成長するために、例えば１０００℃以上に昇温されると、結晶化が進行して多結晶状となる。本明細書においては、このように比較的低温で成長されたバッファ層を「低温バッファ層」と称する。
【００３０】
以下に本発明におけるバッファ層の効果について詳しく説明する。
図２は、従来のバッファ層と、本発明によるバッファ層と、発光層であるＩｎＧａＮ層の組成比ｘに対する格子定数の関係を表したグラフ図である。発光層として用いられるＩｎＧａＮ層は、Ｉｎの組成ｘの増加に伴って、格子定数も増加する傾向を有する。しかし、従来のバッファ層であるＧａＡｌＮ層においては、Ａｌの組成比ｘを増加するほど格子定数は減少し、ＩｎＧａＮ層の格子定数との差は拡がる傾向にある。これに対して、本発明によれば、バッファ層として用いるＧａＮ1-xＰxあるいはＧａＮ1-xＡｓxのいずれの場合であっても、組成ｘの増加に伴って格子定数は増加し、ＩｎＧａＮ層との格子定数の差を縮小することができる。さらに、図２においてＡ−Ａ線で例示したように、ＧａＮ1-xＰxあるいはＧａＮ1-xＡｓx層の組成を調節することにより、ＩｎＧａＮ層と格子定数を一致させることもできる。
【００３１】
ここで、一例として、同図にＢ−Ｂ線で示した組成ｘ＝０．１におけるバッファ層とＩｎＧａＮ層との格子不整合率（Δａ／ａ）について説明すると、本発明によれば、約０．２％であり、従来バッファ層を用いた場合は約２．１％である。すなわち、本発明によれば格子不整合率を従来の約１／１０に低減することができる。
【００３２】
つまり、本発明によれば、特にＩｎ組成を青色領域まで増加した場合において、従来よりも格子歪みの少ない発光層を、ＰまたはＡｓの組成を選択することによって容易に形成することができる。
【００３３】
このような組成の好ましい組み合わせを表２に示す。
【００３４】
【表２】
ここで、上述した表２を一般式により表現すると、発光層をＩｎzＧａ1-zＮと表し、バッファ層をＧａＮ1-xＰxあるいはＧａＮ1-yＡｓyと表した場合には、ｘ、ｙ、およびｚの好ましい組み合わせの条件は、以下の如く表現することができる。
【００３５】
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
（351／400）ｚ−0.04 ≦ｙ≦（351／400）ｚ＋0.04
なお、この場合に、バッファ層とＩｎＧａＮ発光層との間に積層されるＧａＮ系化合物半導体層、例えばＧａＮクラッド層の厚さは、０．０５〜０．２ミクロンの範囲内とすることが望ましい。この理由は、これ以上の厚さにすると、格子不整合による歪みにより、ＩｎＧａＮ発光層の結晶性が劣化する傾向がみられるからである。
【００３６】
以上説明したように、本発明によれば、発光層の歪みを従来に比べて小さくすることにより、高品質の発光層を得ることができるために、発光素子の発光効率を向上させることができる。
【００３７】
また、図１に示した実施形態においては、このような低温バッファ層２の上に、さらに、ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３が積層されている。この層３は比較的高温で成長され、単結晶状のものとして構成されている。低温バッファ層２の上に、このようなＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３を積層することによって、その上に成長される発光素子の各層４〜６の結晶性をさらに改善することができる。
【００３８】
しかし、本発明においては、このような単結晶状のＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３を積層することなく、低温バッファ層２の上に、発光素子の各層４〜６を直接積層しても良い。このような簡略化された構成においても、従来のＡｌＧａＮバッファ層を用いた場合に比べて、ＩｎＧａＮ活性層５の結晶性は改善され、発光特性も向上するという効果を得ることができる。
【００３９】
さらに、ＧａＮ1-xＰx層やＧａＮ1-yＡｓy層は、ＧａＮ層に比べて導電性が良好である。従って、ｎ型ＧａＮ層４の膜厚を薄くしても、ｎ側電極から注入された電流を素子全体に拡散させることができるという利点も生ずる。
【００４０】
ここで、本実施形態においては、バッファ層として、ＧａＮ1-xＰx層やＧａＮ1-yＡｓy層が採用されている。しかし、これらの代わりに、ＧａＮＰＡｓで表される４元混晶を用いても良い。このような４元混晶もＩｎＧａＮ層と容易に格子整合をとることができる。
【００４１】
さらに、このような４元低温バッファ層の上にエピタキシャル成長させた単結晶状のＧａＮ1-xＰx層、ＧａＮ1-yＡｓy層、あるいはＧａＮＰＡｓ層を積層させても良い。この場合に、低温バッファ層の組成とその上の単結晶状の４元混晶層の組成とは、異なるようにしても良く、同一にしても良い。組成を同一にした場合には、格子定数が一致するために、格子の不整合が低減するという効果を得ることができる。
【００４２】
次に、本発明による第２の実施の形態について説明する。
【００４３】
図３は、本発明による第２の発光素子の構成を例示する概略断面図である。この例においては、ｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層１１上にｎ型ＧａＮ層１２、ＩｎＧａＮ層１３、ｐ型ＧａＮ層１４がこの順序で形成されている。さらにｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層１１の裏面側にｎ側電極１５が形成され、ｐ型ＧａＮ層１４上にｐ側電極１６が形成されて一対の電極を構成している。
【００４４】
本実施形態の発光素子は、例えば、図示しないサファイアなどの基板上に、ｎ型ＧａＮ1-xＰx（ＧａＮ1-yＡｓy）層１１を成長し、サファイアなどの基板を除して得られる層１１を新たな基板として、層１２〜１４を順次成長することにより形成することができる。
【００４５】
あるいは、図示しないサファイアなどの基板上に、層１１および１２を成長した後に基板を除去し、この上にさらに層１３および１４を成長することによっても形成することができる。
【００４６】
あるいは、図示しないサファイアなどの基板上に、層１１〜１４を順次形成し、しかる後に基板を除去しても良い。
【００４７】
ここで、ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層１１は、低温バッファ層とその上に積層された単結晶状の層との積層構造としても良い。すなわち、図示しないサファイアなどの基板上に、まず比較的低温でＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層を堆積し、その上に比較的高温で単結晶状のＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層を積層し、しかる後に基板を除去することにより、層１１を形成することができる。また、ＧａＮ1-xＰxあるいはＧａＮ1-yＡｓyの代わりに４元混晶であるＧａＮＰＡｓにより層１１を用いても良い。
【００４８】
本実施形態においても、ｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-y Ａｓy）層１１をバッファ層あるいは基板として利用し、その上に各層１２〜１４を成長しているので、図２に関して前述したように、ＩｎＧａＮ発光層１３の格子歪みを従来よりも低減して発光特性の良好な発光素子を実現することができる。
【００４９】
また、本実施形態においては、サファイア基板を除去した構成としているので、発光面側に一対の電極の一方のみ（ｐ型電極）を形成することが可能となる。したがって、発光面側に双方の電極を設けた場合に比べて発光部の割合を大きくすることができるという利点を有する。
【００５０】
図４は、発光素子を発光面側から眺めた概略平面図である。すなわち、同図（ａ）は本発明による発光素子であり、同図（ｂ）は従来の発光素子の平面図である。同図において斜線で示した部分が光を取り出すことができる領域に該当する。従来の発光素子においては、同図（ｂ）に示したように発光面積の割合は５０％程度に過ぎないのに対して、本発明による発光素子では、同図（ａ）に示したように発光面積の割合を約８５％程度まで拡大することができる。この理由は、従来のＧａＮ系発光素子においては、発光面側にｎ型およびｐ型の双方の電極を形成する必要があったのに対して、本発明による発光素子では発光面側にいずれか一方の電極のみを形成すれば良いからである。したがって、本発明による発光素子においては、光出力も発光部の割合に応じて増大させることが可能となる。さらに、本実施形態においては、前述したようにサファイアなどの基板を除去することによって、チップ化の際のスクライブ工程の歩留まりを従来の約７０％から９５％以上に大幅に向上することができる。
【００５１】
次に、本発明の第３の実施の形態について説明する。
図５は、本発明による第３の発光素子の構成を例示する概略断面図である。
【００５２】
同図に示す例においては、ｎ型ＧａＮ層３１、ＩｎＧａＮ層３２、ｐ型ＧａＮ層３３およびｐ型ＧａＮ1-xＰx（ＧａＮ1-y Ａｓy）層３４が積層され、層３１に隣接してｎ側電極３５が形成され、一方、層３４上にｐ側電極３６が形成され一対の電極を構成している。同図に示した発光素子は、後に詳述するように、例えば、サファイアなどの基板上にＺｎＯなどの層を介して、層３１〜３４を順次成長し、しかる後に基板を除去することに形成することができる。
【００５３】
この発光素子においても、サファイアなどの基板を除去した構成としているので、図３に示した発光素子と同様に、光の取り出し面積を拡大して光出力を増大することができる。
【００５４】
また、ＧａＮ1-xＰx層またはＧａＮ1-y Ａｓy層は、ＧａＮ層に比べて導電性が良好である。この効果はｐ型の導電型において特に顕著である。例えば、ｐ型でホール濃度が２×１０18ｃｍ-3の場合を例に挙げると、ＧａＮ1-xＰx層またはＧａＮ1-y Ａｓy層の抵抗率は０．０１Ωｃｍであり、一方ＧａＮの抵抗率は０．１７Ωｃｍである。すなわち、ＧａＮ1-xＰx層やＧａＮ1-y Ａｓy層の抵抗率は、ＧａＮ層の１／１０以下である。従って、ｐ側電極３６との接触におけるオーミック性を顕著に改善することができる。
【００５５】
また、ＧａＮ1-xＰx層やＧａＮ1-y Ａｓy層は、組成によっては半金属性を示すために、ｐ側電極３６との接触におけるオーミック性をさらに改善することもできる。その結果として、ｐ型ＧａＮ層に電極をコンタクトさせる場合と比較して、動作電圧を低減することができる。つまり、発光素子の消費電力を低減して、寿命をのばすことができる。
【００５６】
さらに、本実施形態においても、サファイアなどの基板を除去することによって、チップ化の際のスクライブ工程の歩留まりを従来の約７０％から９５％以上に大幅に向上することができる。
【００５７】
また、本実施形態においても、ｐ側電極とｎ側電極とをそれぞれ、発光素子の反対面上に形成することができるようになる。従って、発光素子の面積を従来と同一とした場合に、本発明によれば、電極によって遮蔽される光の割合を低下することができ、発光部の面積を増加させて発光量を増加することができる。
【００５８】
以上説明した具体例においては、ダブルヘテロ型の構造を有する発光素子を例に挙げて説明した。しかし、本発明はこれに限定されるものではない。すなわち、本発明は、ダブルヘテロ型の構造以外にも、例えば、シングルヘテロ接合を有するものや、ｐｎ接合を有するもの、あるいは単数または複数の量子井戸構造を有するものなどについて同様に適用することができ、上述した効果を同様に得ることができる。
【００５９】
また、本発明において基板として用いることの出来る材料は、一例として挙げたサファイアに限定されない。すなわち、その他にも、例えば、ＺｎＯ、ＧａＡｓ、スピネル、ＳｉＣ、Ｓｉなどを用いて、同様の効果を得ることができる。
【００６０】
さらに、前述した実施形態においては、発光層としてＩｎＧａＮ層を用いた例示したが本発明はこれに限定されるものではない。すなわち、本発明は、この他にも、例えば、ＧａＮ層からなる発光層をＡｌＧａＮ層からなるクラッド層で挟んだ構造の発光素子についても、同様に適用することができる。さらに、このような構造の発光素子から得られる紫外線領域の波長を有する発光を、所定の蛍光体により波長変換して所望の波長の光を得ることができるようにした発光素子についても、本発明は同様に適用して、上述した種々の効果を得ることができる。
【００６１】
【実施例】
次に、本発明における発光素子の製造方法とそれによって得られる発光素子について具体的に説明する。
【００６２】
（実施例１）
図６は、本発明の第１の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００６３】
本実施例においては、まず、サファイアを基板として用い、ＭＯＣＶＤ法により、該サファイア基板上にＧａＮ系化合物半導体層を成長させた。III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、ホスフィン（ＰＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシュウム（ｃｐ2 Ｍｇ）を用いた。
【００６４】
まず、サファイア基板１をＭＯＣＶＤの装置内に導入し、基板を１０００℃まで加熱する。１０分間保持した後、基板温度を５００℃に設定する。ここで、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＰＨ3 ０．２μｍｏｌ／ｍｉｎ、およびＴＭＧ８０μｍｏｌ／ｍｉｎを流し、ＧａＮ0.935 Ｐ0.065 バッファ層２を５分間成長させる。この後、基板温度を９００℃にし、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流し、ＧａＮ0.935 Ｐ0.065 単結晶層３を成長させる。３０分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板温度を１０００℃にし、ここで、ＰＨ3 を反応管に流すのをやめ、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流しＧａＮ層４の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．０５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層５を１時間成長させる。成長後のＩｎＧａＮ層５のＩｎの組成は約６％であった。一時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給し、ＧａＮ層６を２０分間成長し、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止するとともに、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところでＮＨ3 の供給を停止し、基板を反応炉から取り出す。このようにして得られた半導体層の一部を表面側からエッチングしてＧａＮＰ層３を露出させる。さらに、ＧａＮＰ層３の上にｎ側電極７を形成し、ＧａＮ層６の上にｐ側電極８を形成して、発光素子が完成する。
（実施例２）
図７は、本発明の第２の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００６５】
本実施例においては、まず、気相成長法（ＶＧ）等により、サファイアなどの基板上にｎ型のＧａＮ0.935 Ｐ0.065 を１０μｍ〜５００μｍの厚さに成長させる。この後、サファイアなどの基板を除去し、ＧａＮ0.935 Ｐ0.065の単結晶層を得る。このＧａＮ0.935 Ｐ0.065 単結晶１１を基板として用い、ＭＯＣＶＤ法により、ＧａＮ系化合物半導体層を成長させた。III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、ホスフィン（ＰＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシュウム（ｃｐ2 Ｍｇ）を用いた。
【００６６】
あらかじめ作製しておいたＧａＮ0.935 Ｐ0.065 単結晶層１１をＭＯＣＶＤの装置内に導入し、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＰＨ3 ０．２μｍｏｌ／ｍｉｎを流しながら、基板を１０００℃まで加熱する。ここで、ＰＨ3 を反応管に流すのをやめ、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流してＧａＮ層１２の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．０５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層１３を１時間成長させる。成長後のＩｎＧａＮ層１３のＩｎの組成は約６％であった。一時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給して、ＧａＮ層１４を２０分間成長し、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止するとともに、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところで、ＮＨ3 の供給を停止し、基板を反応炉から取り出す。さらに、ｎ側電極１５とｐ側電極１６とをそれぞれ形成して発光素子が完成する。
図８は、このようにして得られた発光素子の光出力を表すグラフ図である。すなわち、電流値２０ｍＡ時の光出力は、本発明の素子の方が従来の素子に比べ、１．５倍高かった。基板１１としてＧａＮＰ層の代わりに、ＧａＮ1-y Ａｓy層を用いた場合も同様の高い光出力が得られた。
【００６７】
（実施例３）
図９は、本発明の第３の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００６８】
本実施例においては、まず、サファイア基板２０上にｎ型のＧａＮ0.935 Ｐ0.065を１０μｍ〜５００μｍの厚さに成長させ、それをＭＯＣＶＤ用の基板として用いた。ここで、ＧａＮＰ層２１の成長方法としては、ＭＯＣＶＤ法の他に、例えば、ハライド気相成長法などの気相成長法（ＶＧ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属分子線エピタキシャル法（ＭＯＭＢＥ）など種々の方法を挙げることができる。
【００６９】
ＧａＮ系化合物半導体層を成長させるＭＯＣＶＤ法においては、III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、アルシン（ＡｓＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシュウム（ｃｐ2 Ｍｇ）を用いた。
【００７０】
まず、ＭＯＣＶＤ装置内に、前記基板、すなわち、サファイア基板１０上にＧａＮＰ層２１が成長された基板を導入し、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＡｓＨ3 ０．１μｍｏｌ／ｍｉｎを流しながら、基板を９００℃まで加熱する。基板の温度が９００℃になったところで、ＴＭＧ２００μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０２μｍｏｌ／ｍｉｎ供給し、ｎ型のＧａＮ0.945 Ａｓ0.055層２２を１０μｍ程度成長させる。ＴＭＧ、ＳｉＨ4 の供給を停止し、ｎ型のＧａＮ0.945 Ａｓ0.055層２２の成長を停止した後、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＰＨ3 ０．２μｍｏｌ／ｍｉｎを流しながら、基板を１０００℃まで加熱する。ここで、ＡｓＨ3 を反応管に流すのをやめ、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流し、ｎ型のＧａＮ２３の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．０５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層２４を１時間成長させる。成長後のＩｎＧａＮ層２４のＩｎの組成は約６％であった。１時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給し、ＧａＮ層２５を２０分間成長させ、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止するとともに、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところでＮＨ3 の供給を停止し、基板を反応炉から取り出す。
【００７１】
取り出したサンプルのサファイア基板２０を研磨等で除去し、ｎ側電極２６およびｐ側電極２７を形成して発光素子を作製した。このようにして作製した素子の特性は、実施例２に示したものと同様の良好な特性を示した。
【００７２】
（実施例４）
図１０は、本発明の第４の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００７３】
本実施例においては、まず、スパッタ等により、サファイア基板３０Ａ上にＺｎＯなどのＧａＮ系の化合物半導体の格子定数に近い材料からなる層３０Ｂを０．１μｍ〜１０μｍの厚さで形成する。これを、ＭＯＣＶＤ用の基板として用い、ＭＯＣＶＤ法により、ＧａＮ系化合物半導体層を成長させた。III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、ホスフィン（ＰＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシウム（ｃｐ2 Ｍｇ）を用いた。
【００７４】
上に示した基板をＭＯＣＶＤの装置内に導入し、Ｎ2 雰囲気中で基板を１０００℃まで加熱する。ここで、ＮＨ3 ０．５μｍｏｌ／ｍｉｎを流しはじめ、ついで、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流し始め、ｎ型のＧａＮ３１の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層３２を１時間成長させる。成長後のＩｎＧａＮ層３２のＩｎの組成は約６％であった。一時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給し、２０分間成長し、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止し、ｐ型ＧａＮ３３の成長を終了し、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところで、ＮＨ3 の供給を停止し、基板を反応炉から取り出す。
この上に気相成長法などにより、ｐ型ＧａＮ0.935 Ｐ0.065層３４を１０μｍ〜１００μｍ成長させ、そのサンプルを酸などにつけ、ＺｎＯ層３０Ｂを溶かすことにより、サファイア基板３０Ａを化合物半導体結晶相から分離した。このようにして得られた積層体にｎ側電極３５およびｐ側電極３６を形成して作製した発光素子の特性は、実施例２における素子と同等の良好な特性を示した。
【００７５】
なお、上記実施例では、ＧａＮ／ＩｎＧａＮ／ＧａＮのダブルヘテロ構造の発光素子を例として取り上げたが、ダブルヘテロ構造に限定されるものではなく、他の構造にも同様に適用することができる。
【００７６】
また、基板もＧａＮ0.935 Ｐ0.065 を一例として取り上げたが、発光層となる層の格子定数に合うようにする限りにおいて、他の組成でも同様に適用することができる。また、ＧａＮ1-y Ａｓy を用いる場合も同様であり、発光層となる層の格子定数に合うようにしておくことが好ましい。成長温度や原料の供給量も、所望の結晶が得られる条件に応じて適宜選択することが可能である。
【００７７】
【発明の効果】
本発明は、以上詳述した形態で実施され、以下に説明する効果を奏する。
【００７８】
まず、発明によれば、燐または砒素を含んだバッファ層を設けることにより、サファイアなどの格子定数が異なる基板上に結晶性の良好なＧａＮ系化合物半導体層を成長することができるようになる。その結果として、ＧａＮ系化合物半導体発光素子の発光特性や電気的特性を改善することができるようになる。
【００７９】
また、本発明によれば、ＧａＮ1-x Ｐx やＧａＮ1-yＡｓyなどの燐または砒素を含んだ材料からなる結晶基板として用いること、あるいは、サファイア基板上にＧａＮ1-xＰxまたはＧａＮ1-yＡｓyを成長させた上にＧａＮ系の発光層を成長させ、その後にサファイア基板を除去し、素子を作製すること、あるいは、サファイア基板上にＧａＮ系の発光層を成長させ、その上にＧａＮ1-xＰxまたはＧａＮ1-yＡｓyを成長させた後、サファイア基板を除去し、素子を作製することにより、発光取り出し面に形成する電極部の面積を小さくすることができるため、光の取り出し効率を上げることができ、高効率の発光素子を得ることができる上、チップサイズを小さくすることができる。
【００８０】
また、燐または砒素を含んだ層の格子定数を、発光層の格子定数にあわせることにより、発光層にかかる歪みを少なくし、結晶性の良い発光層を得ることができ、高効率の発光素子を得ることが可能となる。
【００８１】
さらに、本発明によれば、結晶の硬度が高いサファイア基板やＧａＮ基板を除去することにより、発光素子のへき開を容易として、チップの切り出し工程における歩留まりを改善することができる。
【００８２】
以上説明したように、本発明によれば、簡素な構成により発光特性が優れたＧａＮ系化合物半導体発光素子を得ることができるようになり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＧａＮ系化合物半導体発光素子の構成を例示する概略断面図である。
【図２】従来のバッファ層と、本発明によるバッファ層と、発光層であるＩｎＧａＮ層の組成比ｘに対する格子定数の関係を表したグラフ図である。
【図３】本発明による第２の発光素子の構成を例示する概略断面図である。
【図４】発光素子を発光面側から眺めた概略平面図である。すなわち、同図（ａ）は本発明による発光素子であり、同図（ｂ）は従来の発光素子の平面図である。
【図５】本発明による第３の発光素子の構成を例示する概略断面図である。
【図６】本発明の第１の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【図７】本発明の第２の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【図８】第２実施例にかかる発光素子の光出力を表すグラフ図である。
【図９】本発明の第３の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【図１０】本発明の第４の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【符号の説明】
１ サファイア基板
２ ｎ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）バッファ層
３ ｎ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）層
４ ｎ型ＧａＮ層
５ ＩｎＧａＮ活性層
６ ｐ型ＧａＮ層
７ ｎ型電極
８ ｐ型電極
１１ ｎ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）基板
１２ ｎ型ＧａＮ層
１３ ＩｎＧａＮ層
１４ ｐ型ＧａＮ層
１５ ｎ型電極
１６ ｐ型電極
２１ ＧａＮＰ層
２２ ＧａＮＡｓ層
２３ ｎ型ＧａＮ層
２４ ＩｎＧａＮ活性層
２５ ｐ型ＧａＮ層
２６ ｎ型電極
２７ ｐ型電極
３１ ｎ型ＧａＮ層
３２ ＩｎＧａＮ層
３３ ｐ型ＧａＮ層
３４ ｐ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）層
３５ ｎ型電極
３６ ｐ型電極
【発明の属する技術分野】
本発明はＧａＮ系化合物半導体に関し、特にＧａＮ系化合物半導体発光素子に関するものである。
【０００２】
【従来の技術】
ＧａＮ系化合物半導体の単結晶は直接遷移型バンド構造を有するため、高効率の発光が期待される。ここで、本明細書において「ＧａＮ系化合物半導体」とは、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。例えば、ＩｎＡｌＮ（ｘ＝０．４、ｙ＝０．６）も「ＧａＮ系化合物半導体」に含まれるものとする。さらに、本明細書における「ＧａＮ系化合物半導体」とは、上述した化学式により表される化合物に対して、燐（Ｐ）、砒素（Ａｓ）、およびドーパントとなる不純物元素のいずれかを添加した化合物半導体も含むものとする。
【０００３】
ＧａＮ系化合物半導体は、室温でのバンドギャップが６．２ｅＶから２．０ｅＶまで変化可能であるため、可視領域で発光する発光素子を製作する上で極めて有望な材料である。しかしながら、ＧａＮ単結晶は融点が高く、また、成長温度近傍での窒素の平衡蒸気圧が高いため、融点からバルク単結晶を成長させることは困難であり、格子整合する基板が存在しなかった。このため、ＧａＮ系化合物半導体発光素子、例えばｎ型ＧａＮ層、発光層のＩｎＧａＮ層、ｐ型ＧａＮ層を順次積層した素子を製造するにあたり、従来はサファイア基板やＧａＮ基板などが主に用いられていた。
【０００４】
これらの基板のうちで、サファイア基板は融点が約２０２０℃と高く、耐熱性が良好であるが、ＧａＮとの間で格子不整合が生ずる。そこで、この格子不整合による結晶性の劣化を防ぐために、ＡｌxＧａ1-xＮ（０≦ｘ≦１）を低温成長したバッファ層を形成し、その上に所定の素子構造が積層されていた。
【０００５】
一方、ＧａＮ基板は、特開平７−９４７８４号公報に開示されているように、サファイア基板の上にＧａＮ単結晶を成長した後に、サファイア基板を除去することによって得られ、この上に所定の素子構造が積層されていた。
【０００６】
【発明が解決しようとする課題】
しかし、従来、これらの基板を用いた場合には、以下に説明するような問題があった。まず、サファイア基板を用いた場合の問題について説明する。
ＧａＮ層は導電性が低いために、発光素子全体に電流を拡散させるためには、バッファ層の上に厚さ４ミクロン以上のｎ型ＧａＮ層を成長する必要がある。しかし、上述したようにサファイア基板とＧａＮとの格子不整合は非常に大きいために、バッファ層による結晶性の改善には限度がある。すなわち、ｎ型ＧａＮ層を厚く成長するほどその結晶性は劣化し、その上に積層する発光層の結晶性も劣化する。その結果として、高効率の発光素子が得られにくく、その電気的特性の信頼性も低下しやすいという問題があった。
【０００７】
また、サファイア基板は絶縁体であるために、サファイア上に作製した発光素子では、積層した半導体層の側にｐ側、ｎ側双方の電極コンタクトをとる必要がある。このため、成長層の一部分をｐ型ＧａＮ層までエッチングし、同一面側から、ｎ型ＧａＮ層、ｐ型ＧａＮ層に電極を形成することによって発光素子を構成するということが行われている。しかし、この方法では光の取り出し面側に電極が２カ所形成されるため、光取り出し部の面積を縮小せざるを得ないという問題もある。このため、リードフレームへの載置の上下を逆にし、透光性基板であるサファイア面を光の取り出し面とする構成も発光装置も提案されている。しかしながら、このような構成の発光装置においては、電極をとるためのリードフレーム間の間隔を狭くすることが困難であるため、チップサイズが大きくなり、１枚当たりのウエハから取れるチップの数が少なくなるという新たな問題が生じる。さらに、リードフレーム間の細かい位置設定が必要であるために量産性が低下するとともに、半田のはみ出しなどにより短絡が生じやすくなるなどの問題もあった。
【０００８】
次に、ＧａＮ基板を用いた場合の問題について説明する。
表１は、種々のＩｎ組成を有するＩｎＧａＮ層について、そのバンド端波長、格子定数、およびＧａＮ基板との格子不整合率をそれぞれ示したものである。
【０００９】
【表１】
【００１０】
一方、前述したサファイア基板やＧａＮ基板は、いずれも結晶の硬度が高いために、へき開が困難で、チップの切り出し工程における歩留まりは高々７０％程度と低いものであるという問題もあった。
【００１１】
本発明は、かかる問題点に鑑みてなされたものである。すなわち、その目的は、結晶性が極めて優れたＧａＮ系化合物半導体層を形成することにより、発光特性や電気的特性の向上が図られたＧａＮ系化合物半導体発光素子を提供することにある。
【００１２】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるＧａＮ系化合物半導体発光素子は、
サファイアからなる基板と、
前記基板上に設けられ、組成式ＧａＮ1-x1-y1 Ｐx1Ａｓy1（ここで、０＜ｘ1＋ｙ1＜１、０≦ｘ1、０≦ｙ1）により表される多結晶状の化合物半導体からなるバッファ層と、
前記バッファ層上に設けられ、組成式ＧａＮ1-x2-y2 Ｐx2Ａｓy2（ここで、０＜ｘ2＋ｙ2＜１、０≦ｘ2、０≦ｙ2）により表される化合物半導体からなる単結晶層と、
前記単結晶層の上に設けられ、前記バッファ層と格子整合するＩｎzＧａ1-zＮ（ここで、０＜ｚ＜１）からなる発光層と、
を備え、
前記バッファ層は、組成式ＧａＮ1-xＰx（ここで、０＜ｘ≦１）及びＧａＮ1-yＡｓy（ここで、０＜ｙ≦１）のうちのいずれかにより表される化合物半導体であって、組成ｚと、組成ｘまたは組成ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
または
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体、あるいは組成式ＧａＮ1-wx-(1-w)yＰwxＡｓ(1-w)y（ここで、０≦ｗ≦１、０≦ｘ≦１、および０≦ｙ≦１）により表される化合物半導体であって、組成ｚと、組成比ｘまたは組成比ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
および
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体からなり、
前記単結晶層は、組成式ＧａＮ1-xＰx（ここで、０＜ｘ≦１）及びＧａＮ1-yＡｓy（ここで、０＜ｙ≦１）のうちのいずれかにより表される化合物半導体であって、組成ｚと、組成ｘまたは組成ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
または
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体、あるいは組成式ＧａＮ1-wx-(1-w)yＰwxＡｓ(1-w)y（ここで、０≦ｗ≦１、０≦ｘ≦１、および０≦ｙ≦１）により表される化合物半導体であって、組成ｚと、組成比ｘまたは組成比ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
および
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体からなり、
前記バッファ層と前記発光層との間に積層させるＧａＮ系化合物半導体の厚さが０．２μｍ以下であることを特徴とする。
【００１３】
上記構成によれば、基板とＧａＮ系化合物半導体層の間で生ずる格子不整合に起因する歪みを緩和して、結晶性の良好なＧａＮ系化合物半導体層からなる発光素子を提供することができる。
【００２１】
この発光素子は、発光領域がｐ−ｎ接合、または、少なくとも１重のヘテロ接合、または、１つあるいは多重の量子井戸構造からなるものとして構成することが望ましい。
【００２７】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００２８】
図１は、本発明の第１の実施の形態によるＧａＮ系化合物半導体発光素子の構成を例示する概略断面図である。この例においては、サファイアなどからなる基板１上にｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）低温バッファ層２、ｎ型ＧａＮ1-xＰx(あるいはＧａＮ1-yＡｓy）層３、ｎ型ＧａＮ層４、ＩｎＧａＮ活性層５、ｐ型ＧａＮ層６がこの順序で形成されている。さらに、エッチングにより一部露出されたｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３上にｎ型電極７が形成され、一方、ｐ型ＧａＮ層６上にｐ型電極８が形成されて一対の電極が構成される。
【００２９】
すなわち、本実施形態においては、サファイアなどの基板上に比較的低温で成長されたＧａＮ1-xＰxまたはＧａＮ1-yＡｓy（ここで、０＜ｘ＜１、０＜ｙ＜１）バッファ層２が堆積されている。このようなバッファ層の成長温度は、例えば、５５０〜８００℃の範囲内において選択することができる。このような温度で基板上に堆積された半導体層は、堆積直後には、非晶質状あるいは極めて微細な結晶粒からなる多結晶状である。そして、このバッファ層の上にさらに他の結晶層を成長するために、例えば１０００℃以上に昇温されると、結晶化が進行して多結晶状となる。本明細書においては、このように比較的低温で成長されたバッファ層を「低温バッファ層」と称する。
【００３０】
以下に本発明におけるバッファ層の効果について詳しく説明する。
図２は、従来のバッファ層と、本発明によるバッファ層と、発光層であるＩｎＧａＮ層の組成比ｘに対する格子定数の関係を表したグラフ図である。発光層として用いられるＩｎＧａＮ層は、Ｉｎの組成ｘの増加に伴って、格子定数も増加する傾向を有する。しかし、従来のバッファ層であるＧａＡｌＮ層においては、Ａｌの組成比ｘを増加するほど格子定数は減少し、ＩｎＧａＮ層の格子定数との差は拡がる傾向にある。これに対して、本発明によれば、バッファ層として用いるＧａＮ1-xＰxあるいはＧａＮ1-xＡｓxのいずれの場合であっても、組成ｘの増加に伴って格子定数は増加し、ＩｎＧａＮ層との格子定数の差を縮小することができる。さらに、図２においてＡ−Ａ線で例示したように、ＧａＮ1-xＰxあるいはＧａＮ1-xＡｓx層の組成を調節することにより、ＩｎＧａＮ層と格子定数を一致させることもできる。
【００３１】
ここで、一例として、同図にＢ−Ｂ線で示した組成ｘ＝０．１におけるバッファ層とＩｎＧａＮ層との格子不整合率（Δａ／ａ）について説明すると、本発明によれば、約０．２％であり、従来バッファ層を用いた場合は約２．１％である。すなわち、本発明によれば格子不整合率を従来の約１／１０に低減することができる。
【００３２】
つまり、本発明によれば、特にＩｎ組成を青色領域まで増加した場合において、従来よりも格子歪みの少ない発光層を、ＰまたはＡｓの組成を選択することによって容易に形成することができる。
【００３３】
このような組成の好ましい組み合わせを表２に示す。
【００３４】
【表２】
【００３５】
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
（351／400）ｚ−0.04 ≦ｙ≦（351／400）ｚ＋0.04
なお、この場合に、バッファ層とＩｎＧａＮ発光層との間に積層されるＧａＮ系化合物半導体層、例えばＧａＮクラッド層の厚さは、０．０５〜０．２ミクロンの範囲内とすることが望ましい。この理由は、これ以上の厚さにすると、格子不整合による歪みにより、ＩｎＧａＮ発光層の結晶性が劣化する傾向がみられるからである。
【００３６】
以上説明したように、本発明によれば、発光層の歪みを従来に比べて小さくすることにより、高品質の発光層を得ることができるために、発光素子の発光効率を向上させることができる。
【００３７】
また、図１に示した実施形態においては、このような低温バッファ層２の上に、さらに、ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３が積層されている。この層３は比較的高温で成長され、単結晶状のものとして構成されている。低温バッファ層２の上に、このようなＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３を積層することによって、その上に成長される発光素子の各層４〜６の結晶性をさらに改善することができる。
【００３８】
しかし、本発明においては、このような単結晶状のＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層３を積層することなく、低温バッファ層２の上に、発光素子の各層４〜６を直接積層しても良い。このような簡略化された構成においても、従来のＡｌＧａＮバッファ層を用いた場合に比べて、ＩｎＧａＮ活性層５の結晶性は改善され、発光特性も向上するという効果を得ることができる。
【００３９】
さらに、ＧａＮ1-xＰx層やＧａＮ1-yＡｓy層は、ＧａＮ層に比べて導電性が良好である。従って、ｎ型ＧａＮ層４の膜厚を薄くしても、ｎ側電極から注入された電流を素子全体に拡散させることができるという利点も生ずる。
【００４０】
ここで、本実施形態においては、バッファ層として、ＧａＮ1-xＰx層やＧａＮ1-yＡｓy層が採用されている。しかし、これらの代わりに、ＧａＮＰＡｓで表される４元混晶を用いても良い。このような４元混晶もＩｎＧａＮ層と容易に格子整合をとることができる。
【００４１】
さらに、このような４元低温バッファ層の上にエピタキシャル成長させた単結晶状のＧａＮ1-xＰx層、ＧａＮ1-yＡｓy層、あるいはＧａＮＰＡｓ層を積層させても良い。この場合に、低温バッファ層の組成とその上の単結晶状の４元混晶層の組成とは、異なるようにしても良く、同一にしても良い。組成を同一にした場合には、格子定数が一致するために、格子の不整合が低減するという効果を得ることができる。
【００４２】
次に、本発明による第２の実施の形態について説明する。
【００４３】
図３は、本発明による第２の発光素子の構成を例示する概略断面図である。この例においては、ｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層１１上にｎ型ＧａＮ層１２、ＩｎＧａＮ層１３、ｐ型ＧａＮ層１４がこの順序で形成されている。さらにｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層１１の裏面側にｎ側電極１５が形成され、ｐ型ＧａＮ層１４上にｐ側電極１６が形成されて一対の電極を構成している。
【００４４】
本実施形態の発光素子は、例えば、図示しないサファイアなどの基板上に、ｎ型ＧａＮ1-xＰx（ＧａＮ1-yＡｓy）層１１を成長し、サファイアなどの基板を除して得られる層１１を新たな基板として、層１２〜１４を順次成長することにより形成することができる。
【００４５】
あるいは、図示しないサファイアなどの基板上に、層１１および１２を成長した後に基板を除去し、この上にさらに層１３および１４を成長することによっても形成することができる。
【００４６】
あるいは、図示しないサファイアなどの基板上に、層１１〜１４を順次形成し、しかる後に基板を除去しても良い。
【００４７】
ここで、ＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層１１は、低温バッファ層とその上に積層された単結晶状の層との積層構造としても良い。すなわち、図示しないサファイアなどの基板上に、まず比較的低温でＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層を堆積し、その上に比較的高温で単結晶状のＧａＮ1-xＰx（あるいはＧａＮ1-yＡｓy）層を積層し、しかる後に基板を除去することにより、層１１を形成することができる。また、ＧａＮ1-xＰxあるいはＧａＮ1-yＡｓyの代わりに４元混晶であるＧａＮＰＡｓにより層１１を用いても良い。
【００４８】
本実施形態においても、ｎ型ＧａＮ1-xＰx（あるいはＧａＮ1-y Ａｓy）層１１をバッファ層あるいは基板として利用し、その上に各層１２〜１４を成長しているので、図２に関して前述したように、ＩｎＧａＮ発光層１３の格子歪みを従来よりも低減して発光特性の良好な発光素子を実現することができる。
【００４９】
また、本実施形態においては、サファイア基板を除去した構成としているので、発光面側に一対の電極の一方のみ（ｐ型電極）を形成することが可能となる。したがって、発光面側に双方の電極を設けた場合に比べて発光部の割合を大きくすることができるという利点を有する。
【００５０】
図４は、発光素子を発光面側から眺めた概略平面図である。すなわち、同図（ａ）は本発明による発光素子であり、同図（ｂ）は従来の発光素子の平面図である。同図において斜線で示した部分が光を取り出すことができる領域に該当する。従来の発光素子においては、同図（ｂ）に示したように発光面積の割合は５０％程度に過ぎないのに対して、本発明による発光素子では、同図（ａ）に示したように発光面積の割合を約８５％程度まで拡大することができる。この理由は、従来のＧａＮ系発光素子においては、発光面側にｎ型およびｐ型の双方の電極を形成する必要があったのに対して、本発明による発光素子では発光面側にいずれか一方の電極のみを形成すれば良いからである。したがって、本発明による発光素子においては、光出力も発光部の割合に応じて増大させることが可能となる。さらに、本実施形態においては、前述したようにサファイアなどの基板を除去することによって、チップ化の際のスクライブ工程の歩留まりを従来の約７０％から９５％以上に大幅に向上することができる。
【００５１】
次に、本発明の第３の実施の形態について説明する。
図５は、本発明による第３の発光素子の構成を例示する概略断面図である。
【００５２】
同図に示す例においては、ｎ型ＧａＮ層３１、ＩｎＧａＮ層３２、ｐ型ＧａＮ層３３およびｐ型ＧａＮ1-xＰx（ＧａＮ1-y Ａｓy）層３４が積層され、層３１に隣接してｎ側電極３５が形成され、一方、層３４上にｐ側電極３６が形成され一対の電極を構成している。同図に示した発光素子は、後に詳述するように、例えば、サファイアなどの基板上にＺｎＯなどの層を介して、層３１〜３４を順次成長し、しかる後に基板を除去することに形成することができる。
【００５３】
この発光素子においても、サファイアなどの基板を除去した構成としているので、図３に示した発光素子と同様に、光の取り出し面積を拡大して光出力を増大することができる。
【００５４】
また、ＧａＮ1-xＰx層またはＧａＮ1-y Ａｓy層は、ＧａＮ層に比べて導電性が良好である。この効果はｐ型の導電型において特に顕著である。例えば、ｐ型でホール濃度が２×１０18ｃｍ-3の場合を例に挙げると、ＧａＮ1-xＰx層またはＧａＮ1-y Ａｓy層の抵抗率は０．０１Ωｃｍであり、一方ＧａＮの抵抗率は０．１７Ωｃｍである。すなわち、ＧａＮ1-xＰx層やＧａＮ1-y Ａｓy層の抵抗率は、ＧａＮ層の１／１０以下である。従って、ｐ側電極３６との接触におけるオーミック性を顕著に改善することができる。
【００５５】
また、ＧａＮ1-xＰx層やＧａＮ1-y Ａｓy層は、組成によっては半金属性を示すために、ｐ側電極３６との接触におけるオーミック性をさらに改善することもできる。その結果として、ｐ型ＧａＮ層に電極をコンタクトさせる場合と比較して、動作電圧を低減することができる。つまり、発光素子の消費電力を低減して、寿命をのばすことができる。
【００５６】
さらに、本実施形態においても、サファイアなどの基板を除去することによって、チップ化の際のスクライブ工程の歩留まりを従来の約７０％から９５％以上に大幅に向上することができる。
【００５７】
また、本実施形態においても、ｐ側電極とｎ側電極とをそれぞれ、発光素子の反対面上に形成することができるようになる。従って、発光素子の面積を従来と同一とした場合に、本発明によれば、電極によって遮蔽される光の割合を低下することができ、発光部の面積を増加させて発光量を増加することができる。
【００５８】
以上説明した具体例においては、ダブルヘテロ型の構造を有する発光素子を例に挙げて説明した。しかし、本発明はこれに限定されるものではない。すなわち、本発明は、ダブルヘテロ型の構造以外にも、例えば、シングルヘテロ接合を有するものや、ｐｎ接合を有するもの、あるいは単数または複数の量子井戸構造を有するものなどについて同様に適用することができ、上述した効果を同様に得ることができる。
【００５９】
また、本発明において基板として用いることの出来る材料は、一例として挙げたサファイアに限定されない。すなわち、その他にも、例えば、ＺｎＯ、ＧａＡｓ、スピネル、ＳｉＣ、Ｓｉなどを用いて、同様の効果を得ることができる。
【００６０】
さらに、前述した実施形態においては、発光層としてＩｎＧａＮ層を用いた例示したが本発明はこれに限定されるものではない。すなわち、本発明は、この他にも、例えば、ＧａＮ層からなる発光層をＡｌＧａＮ層からなるクラッド層で挟んだ構造の発光素子についても、同様に適用することができる。さらに、このような構造の発光素子から得られる紫外線領域の波長を有する発光を、所定の蛍光体により波長変換して所望の波長の光を得ることができるようにした発光素子についても、本発明は同様に適用して、上述した種々の効果を得ることができる。
【００６１】
【実施例】
次に、本発明における発光素子の製造方法とそれによって得られる発光素子について具体的に説明する。
【００６２】
（実施例１）
図６は、本発明の第１の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００６３】
本実施例においては、まず、サファイアを基板として用い、ＭＯＣＶＤ法により、該サファイア基板上にＧａＮ系化合物半導体層を成長させた。III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、ホスフィン（ＰＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシュウム（ｃｐ2 Ｍｇ）を用いた。
【００６４】
まず、サファイア基板１をＭＯＣＶＤの装置内に導入し、基板を１０００℃まで加熱する。１０分間保持した後、基板温度を５００℃に設定する。ここで、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＰＨ3 ０．２μｍｏｌ／ｍｉｎ、およびＴＭＧ８０μｍｏｌ／ｍｉｎを流し、ＧａＮ0.935 Ｐ0.065 バッファ層２を５分間成長させる。この後、基板温度を９００℃にし、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流し、ＧａＮ0.935 Ｐ0.065 単結晶層３を成長させる。３０分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板温度を１０００℃にし、ここで、ＰＨ3 を反応管に流すのをやめ、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流しＧａＮ層４の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．０５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層５を１時間成長させる。成長後のＩｎＧａＮ層５のＩｎの組成は約６％であった。一時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給し、ＧａＮ層６を２０分間成長し、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止するとともに、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところでＮＨ3 の供給を停止し、基板を反応炉から取り出す。このようにして得られた半導体層の一部を表面側からエッチングしてＧａＮＰ層３を露出させる。さらに、ＧａＮＰ層３の上にｎ側電極７を形成し、ＧａＮ層６の上にｐ側電極８を形成して、発光素子が完成する。
（実施例２）
図７は、本発明の第２の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００６５】
本実施例においては、まず、気相成長法（ＶＧ）等により、サファイアなどの基板上にｎ型のＧａＮ0.935 Ｐ0.065 を１０μｍ〜５００μｍの厚さに成長させる。この後、サファイアなどの基板を除去し、ＧａＮ0.935 Ｐ0.065の単結晶層を得る。このＧａＮ0.935 Ｐ0.065 単結晶１１を基板として用い、ＭＯＣＶＤ法により、ＧａＮ系化合物半導体層を成長させた。III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、ホスフィン（ＰＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシュウム（ｃｐ2 Ｍｇ）を用いた。
【００６６】
あらかじめ作製しておいたＧａＮ0.935 Ｐ0.065 単結晶層１１をＭＯＣＶＤの装置内に導入し、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＰＨ3 ０．２μｍｏｌ／ｍｉｎを流しながら、基板を１０００℃まで加熱する。ここで、ＰＨ3 を反応管に流すのをやめ、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流してＧａＮ層１２の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．０５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層１３を１時間成長させる。成長後のＩｎＧａＮ層１３のＩｎの組成は約６％であった。一時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給して、ＧａＮ層１４を２０分間成長し、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止するとともに、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところで、ＮＨ3 の供給を停止し、基板を反応炉から取り出す。さらに、ｎ側電極１５とｐ側電極１６とをそれぞれ形成して発光素子が完成する。
図８は、このようにして得られた発光素子の光出力を表すグラフ図である。すなわち、電流値２０ｍＡ時の光出力は、本発明の素子の方が従来の素子に比べ、１．５倍高かった。基板１１としてＧａＮＰ層の代わりに、ＧａＮ1-y Ａｓy層を用いた場合も同様の高い光出力が得られた。
【００６７】
（実施例３）
図９は、本発明の第３の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００６８】
本実施例においては、まず、サファイア基板２０上にｎ型のＧａＮ0.935 Ｐ0.065を１０μｍ〜５００μｍの厚さに成長させ、それをＭＯＣＶＤ用の基板として用いた。ここで、ＧａＮＰ層２１の成長方法としては、ＭＯＣＶＤ法の他に、例えば、ハライド気相成長法などの気相成長法（ＶＧ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属分子線エピタキシャル法（ＭＯＭＢＥ）など種々の方法を挙げることができる。
【００６９】
ＧａＮ系化合物半導体層を成長させるＭＯＣＶＤ法においては、III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、アルシン（ＡｓＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシュウム（ｃｐ2 Ｍｇ）を用いた。
【００７０】
まず、ＭＯＣＶＤ装置内に、前記基板、すなわち、サファイア基板１０上にＧａＮＰ層２１が成長された基板を導入し、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＡｓＨ3 ０．１μｍｏｌ／ｍｉｎを流しながら、基板を９００℃まで加熱する。基板の温度が９００℃になったところで、ＴＭＧ２００μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０２μｍｏｌ／ｍｉｎ供給し、ｎ型のＧａＮ0.945 Ａｓ0.055層２２を１０μｍ程度成長させる。ＴＭＧ、ＳｉＨ4 の供給を停止し、ｎ型のＧａＮ0.945 Ａｓ0.055層２２の成長を停止した後、ＮＨ3 ０．５μｍｏｌ／ｍｉｎとＰＨ3 ０．２μｍｏｌ／ｍｉｎを流しながら、基板を１０００℃まで加熱する。ここで、ＡｓＨ3 を反応管に流すのをやめ、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流し、ｎ型のＧａＮ２３の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．０５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層２４を１時間成長させる。成長後のＩｎＧａＮ層２４のＩｎの組成は約６％であった。１時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給し、ＧａＮ層２５を２０分間成長させ、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止するとともに、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところでＮＨ3 の供給を停止し、基板を反応炉から取り出す。
【００７１】
取り出したサンプルのサファイア基板２０を研磨等で除去し、ｎ側電極２６およびｐ側電極２７を形成して発光素子を作製した。このようにして作製した素子の特性は、実施例２に示したものと同様の良好な特性を示した。
【００７２】
（実施例４）
図１０は、本発明の第４の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【００７３】
本実施例においては、まず、スパッタ等により、サファイア基板３０Ａ上にＺｎＯなどのＧａＮ系の化合物半導体の格子定数に近い材料からなる層３０Ｂを０．１μｍ〜１０μｍの厚さで形成する。これを、ＭＯＣＶＤ用の基板として用い、ＭＯＣＶＤ法により、ＧａＮ系化合物半導体層を成長させた。III 族原料にはトリメチルガリウム（ＴＭＧ）、トリメチルインジュウム（ＴＭＩ）、Ｖ族原料には、アンモニア（ＮＨ3 ）、ホスフィン（ＰＨ3 ）を用いた。ドーパント原料にはモノシラン（ＳｉＨ4 ）、ジメチル亜鉛（ＤＭＺｎ）、シクロペンタジエニルマグネシウム（ｃｐ2 Ｍｇ）を用いた。
【００７４】
上に示した基板をＭＯＣＶＤの装置内に導入し、Ｎ2 雰囲気中で基板を１０００℃まで加熱する。ここで、ＮＨ3 ０．５μｍｏｌ／ｍｉｎを流しはじめ、ついで、ＴＭＧ８０μｍｏｌ／ｍｉｎおよびＳｉＨ4 ０．００８μｍｏｌ／ｍｉｎを流し始め、ｎ型のＧａＮ３１の成長を始める。３分間成長後、ＴＭＧとＳｉＨ4 の供給を停止し、基板の温度を８５０℃に設定する。基板の温度が８５０℃になったところで、ＴＭＧ１２μｍｏｌ／ｍｉｎ、ＴＭＩ１２０μｍｏｌ／ｍｉｎ、ＳｉＨ4 ０．０００８μｍｏｌ／ｍｉｎ、ＤＭＺｎ０．５μｍｏｌ／ｍｉｎ供給し、ＩｎＧａＮ層３２を１時間成長させる。成長後のＩｎＧａＮ層３２のＩｎの組成は約６％であった。一時間成長後、ＴＭＧ、ＴＭＩ、ＳｉＨ4 、ＤＭＺｎの供給を停止し、基板の温度を１０００℃に設定する。基板の温度が１０００℃になったところで、ＴＭＧ８０μｍｏｌ／ｍｉｎ、ｃｐ2 Ｍｇ０．５μｍｏｌ／ｍｉｎ供給し、２０分間成長し、ＴＭＧ、ｃｐ2 Ｍｇの供給を停止し、ｐ型ＧａＮ３３の成長を終了し、加熱系の電源を切り、基板の加熱を停止する。基板の温度が室温に戻ったところで、ＮＨ3 の供給を停止し、基板を反応炉から取り出す。
この上に気相成長法などにより、ｐ型ＧａＮ0.935 Ｐ0.065層３４を１０μｍ〜１００μｍ成長させ、そのサンプルを酸などにつけ、ＺｎＯ層３０Ｂを溶かすことにより、サファイア基板３０Ａを化合物半導体結晶相から分離した。このようにして得られた積層体にｎ側電極３５およびｐ側電極３６を形成して作製した発光素子の特性は、実施例２における素子と同等の良好な特性を示した。
【００７５】
なお、上記実施例では、ＧａＮ／ＩｎＧａＮ／ＧａＮのダブルヘテロ構造の発光素子を例として取り上げたが、ダブルヘテロ構造に限定されるものではなく、他の構造にも同様に適用することができる。
【００７６】
また、基板もＧａＮ0.935 Ｐ0.065 を一例として取り上げたが、発光層となる層の格子定数に合うようにする限りにおいて、他の組成でも同様に適用することができる。また、ＧａＮ1-y Ａｓy を用いる場合も同様であり、発光層となる層の格子定数に合うようにしておくことが好ましい。成長温度や原料の供給量も、所望の結晶が得られる条件に応じて適宜選択することが可能である。
【００７７】
【発明の効果】
本発明は、以上詳述した形態で実施され、以下に説明する効果を奏する。
【００７８】
まず、発明によれば、燐または砒素を含んだバッファ層を設けることにより、サファイアなどの格子定数が異なる基板上に結晶性の良好なＧａＮ系化合物半導体層を成長することができるようになる。その結果として、ＧａＮ系化合物半導体発光素子の発光特性や電気的特性を改善することができるようになる。
【００７９】
また、本発明によれば、ＧａＮ1-x Ｐx やＧａＮ1-yＡｓyなどの燐または砒素を含んだ材料からなる結晶基板として用いること、あるいは、サファイア基板上にＧａＮ1-xＰxまたはＧａＮ1-yＡｓyを成長させた上にＧａＮ系の発光層を成長させ、その後にサファイア基板を除去し、素子を作製すること、あるいは、サファイア基板上にＧａＮ系の発光層を成長させ、その上にＧａＮ1-xＰxまたはＧａＮ1-yＡｓyを成長させた後、サファイア基板を除去し、素子を作製することにより、発光取り出し面に形成する電極部の面積を小さくすることができるため、光の取り出し効率を上げることができ、高効率の発光素子を得ることができる上、チップサイズを小さくすることができる。
【００８０】
また、燐または砒素を含んだ層の格子定数を、発光層の格子定数にあわせることにより、発光層にかかる歪みを少なくし、結晶性の良い発光層を得ることができ、高効率の発光素子を得ることが可能となる。
【００８１】
さらに、本発明によれば、結晶の硬度が高いサファイア基板やＧａＮ基板を除去することにより、発光素子のへき開を容易として、チップの切り出し工程における歩留まりを改善することができる。
【００８２】
以上説明したように、本発明によれば、簡素な構成により発光特性が優れたＧａＮ系化合物半導体発光素子を得ることができるようになり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＧａＮ系化合物半導体発光素子の構成を例示する概略断面図である。
【図２】従来のバッファ層と、本発明によるバッファ層と、発光層であるＩｎＧａＮ層の組成比ｘに対する格子定数の関係を表したグラフ図である。
【図３】本発明による第２の発光素子の構成を例示する概略断面図である。
【図４】発光素子を発光面側から眺めた概略平面図である。すなわち、同図（ａ）は本発明による発光素子であり、同図（ｂ）は従来の発光素子の平面図である。
【図５】本発明による第３の発光素子の構成を例示する概略断面図である。
【図６】本発明の第１の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【図７】本発明の第２の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【図８】第２実施例にかかる発光素子の光出力を表すグラフ図である。
【図９】本発明の第３の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【図１０】本発明の第４の実施例にかかる発光素子の製造工程を表す概略工程断面図である。
【符号の説明】
１ サファイア基板
２ ｎ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）バッファ層
３ ｎ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）層
４ ｎ型ＧａＮ層
５ ＩｎＧａＮ活性層
６ ｐ型ＧａＮ層
７ ｎ型電極
８ ｐ型電極
１１ ｎ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）基板
１２ ｎ型ＧａＮ層
１３ ＩｎＧａＮ層
１４ ｐ型ＧａＮ層
１５ ｎ型電極
１６ ｐ型電極
２１ ＧａＮＰ層
２２ ＧａＮＡｓ層
２３ ｎ型ＧａＮ層
２４ ＩｎＧａＮ活性層
２５ ｐ型ＧａＮ層
２６ ｎ型電極
２７ ｐ型電極
３１ ｎ型ＧａＮ層
３２ ＩｎＧａＮ層
３３ ｐ型ＧａＮ層
３４ ｐ型ＧａＮ1-x Ｐx （ＧａＮ1-y Ａｓy ）層
３５ ｎ型電極
３６ ｐ型電極
Claims (4)
- サファイアからなる基板と、
前記基板上に設けられ、組成式ＧａＮ1-x1-y1 Ｐx1Ａｓy1（ここで、０＜ｘ1＋ｙ1＜１、０≦ｘ1、０≦ｙ1）により表される多結晶状の化合物半導体からなるバッファ層と、
前記バッファ層上に設けられ、組成式ＧａＮ1-x2-y2 Ｐx2Ａｓy2（ここで、０＜ｘ2＋ｙ2＜１、０≦ｘ2、０≦ｙ2）により表される化合物半導体からなる単結晶層と、
前記単結晶層の上に設けられ、前記バッファ層と格子整合するＩｎzＧａ1-zＮ（ここで、０＜ｚ＜１）からなる発光層と、
を備え、
前記バッファ層は、組成式ＧａＮ1-xＰx（ここで、０＜ｘ≦１）及びＧａＮ1-yＡｓy（ここで、０＜ｙ≦１）のうちのいずれかにより表される化合物半導体であって、組成ｚと、組成ｘまたは組成ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
または
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体、あるいは組成式ＧａＮ1-wx-(1-w)yＰwxＡｓ(1-w)y（ここで、０≦ｗ≦１、０≦ｘ≦１、および０≦ｙ≦１）により表される化合物半導体であって、組成ｚと、組成比ｘまたは組成比ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
および
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体からなり、
前記単結晶層は、組成式ＧａＮ1-xＰx（ここで、０＜ｘ≦１）及びＧａＮ1-yＡｓy（ここで、０＜ｙ≦１）のうちのいずれかにより表される化合物半導体であって、組成ｚと、組成ｘまたは組成ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
または
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体、あるいは組成式ＧａＮ1-wx-(1-w)yＰwxＡｓ(1-w)y（ここで、０≦ｗ≦１、０≦ｘ≦１、および０≦ｙ≦１）により表される化合物半導体であって、組成ｚと、組成比ｘまたは組成比ｙとが次式：
（351／317）ｚ−0.0317≦ｘ≦（351／317）ｚ＋0.0317
および
（351／400）ｚ−0.04≦ｙ≦（351／400）ｚ＋0.04
で表される関係を満足する化合物半導体からなり、
前記バッファ層と前記発光層との間に積層させるＧａＮ系化合物半導体の厚さが０．２μｍ以下であることを特徴とするＧａＮ系化合物半導体発光素子。 - 発光素子の発光領域がｐ−ｎ接合からなる、請求項１記載のＧａＮ系化合物半導体発光素子。
- 発光素子の発光領域が少なくとも１重のヘテロ接合からなる、請求項１記載のＧａＮ系化合物半導体発光素子。
- 発光素子の発光領域が１つあるいは多重の量子井戸構造からなる、請求項１記載のＧａＮ系化合物半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23439097A JP3718329B2 (ja) | 1997-08-29 | 1997-08-29 | ＧａＮ系化合物半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23439097A JP3718329B2 (ja) | 1997-08-29 | 1997-08-29 | ＧａＮ系化合物半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174560A JPH1174560A (ja) | 1999-03-16 |
| JP3718329B2 true JP3718329B2 (ja) | 2005-11-24 |
Family
ID=16970257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23439097A Expired - Fee Related JP3718329B2 (ja) | 1997-08-29 | 1997-08-29 | ＧａＮ系化合物半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3718329B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959290B1 (ko) * | 2008-01-24 | 2010-05-26 | 고려대학교 산학협력단 | 질화물 반도체 및 그 제조 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3122775B2 (ja) * | 1991-10-24 | 2001-01-09 | 鐘淵化学工業株式会社 | 硬化性組成物 |
| KR100629558B1 (ko) * | 1997-10-30 | 2006-09-27 | 스미토모덴키고교가부시키가이샤 | ＧａＮ단결정기판 및 그 제조방법 |
| KR20010068630A (ko) * | 2000-01-07 | 2001-07-23 | 구자홍 | Ⅲ-ⅴ족 질화물 막 성장 방법 |
| US7005685B2 (en) | 2002-02-28 | 2006-02-28 | Shiro Sakai | Gallium-nitride-based compound semiconductor device |
| US20030189215A1 (en) | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| US20070069225A1 (en) * | 2005-09-27 | 2007-03-29 | Lumileds Lighting U.S., Llc | III-V light emitting device |
| US20080303033A1 (en) * | 2007-06-05 | 2008-12-11 | Cree, Inc. | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates |
| DE102007046337A1 (de) | 2007-09-27 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
| JP2012004283A (ja) * | 2010-06-16 | 2012-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP5388967B2 (ja) * | 2010-08-09 | 2014-01-15 | 株式会社東芝 | 半導体発光素子 |
| JP2013219386A (ja) * | 2013-06-24 | 2013-10-24 | Toshiba Corp | 半導体発光素子 |
-
1997
- 1997-08-29 JP JP23439097A patent/JP3718329B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959290B1 (ko) * | 2008-01-24 | 2010-05-26 | 고려대학교 산학협력단 | 질화물 반도체 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174560A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551721B1 (en) | Gallium nitride base semiconductor device and method of fabricating the same | |
| US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
| JP4119501B2 (ja) | 半導体発光素子 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP3718329B2 (ja) | ＧａＮ系化合物半導体発光素子 | |
| US7063997B2 (en) | Process for producing nitride semiconductor light-emitting device | |
| KR101008856B1 (ko) | Ⅲ족 질화물 반도체 소자의 제조방법 | |
| JP2003060234A (ja) | 半導体発光素子及びその製造方法 | |
| JP2000188260A (ja) | 窒化物系化合物半導体素子、窒化物系化合物半導体の結晶成長方法、及び窒化物系化合物半導体素子の製造方法 | |
| JP4705384B2 (ja) | 窒化ガリウム系半導体素子 | |
| JPH08255929A (ja) | 半導体発光素子の製法 | |
| US10763395B2 (en) | Light emitting diode element and method for manufacturing same | |
| JP4058592B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3577463B2 (ja) | Ｉｉｉ族窒化物半導体発光ダイオード | |
| JP4153673B2 (ja) | 半導体素子の製造方法 | |
| JP4333092B2 (ja) | 窒化物半導体の製造方法 | |
| JPH0897469A (ja) | 半導体発光素子 | |
| JP2006120856A (ja) | 半導体発光素子の製造方法 | |
| JPH11214750A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2002094186A (ja) | 半導体積層構造及び発光素子 | |
| JP2004193498A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003060229A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003060230A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003115606A (ja) | 半導体発光素子 | |
| JP2004047763A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050902 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |