JP3716327B2 - プリント基板の加工方法 - Google Patents
プリント基板の加工方法 Download PDFInfo
- Publication number
- JP3716327B2 JP3716327B2 JP23129696A JP23129696A JP3716327B2 JP 3716327 B2 JP3716327 B2 JP 3716327B2 JP 23129696 A JP23129696 A JP 23129696A JP 23129696 A JP23129696 A JP 23129696A JP 3716327 B2 JP3716327 B2 JP 3716327B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- inner layer
- resin layer
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層プリント基板上にＩＣベアチップ即ちＬＳＩチップを表面実装するためのプリント基板の加工方法に関する。
【０００２】
【従来の技術】
従来、電子機器に用いられる基板において、電子機器の小型化や薄型化等の要求に応えるため、様々な形状並びに構造のＬＳＩパッケージ並びにプリント基板が案出されている。
例えば、ＬＳＩパッケージについては、ピン数の多いＬＳＩパッケージの主流としてはプラスチックＱＦＰ（quad flat package ）が用いられているが、ピン数を増加させることに限界があった。
そこで、上記プラスチックＱＦＰに代えて、裏面に多数のピンをアレイ状に配置した表面実装型のＬＳＩパッケージが用いられるようになってきた。
表面実装型のＬＳＩパッケージとして一例を挙げると、多層プリント基板（以下、単にプリント基板という）の裏面に球状のハンダをアレイ状に配置して入出力端子を形成し、ＩＣベアチップ（ＬＳＩチップ）をプリント基板の表面上に載置して樹脂で封止して成るＢＧＡ（ball grid array ）が用いられている。
【０００３】
ＢＧＡは、一例として図８に示すように、プリント基板ａの裏面に球状のハンダをアレイ状に配置して成る入出力端子ｂを設け、プリント基板ａの表面にＩＣベアチップ（ＬＳＩチップ）ｃを載置し、入出力端子ｂに接続された導体（リード）ｄと、ＩＣベアチップｃとをボンディング・ワイヤｅで接続し、外周の導体ｄをソルダ・レジストｆで覆い、全体を樹脂から成る封止剤ｇで封止している。以上、ＬＳＩパッケージについてのみ述べてきたが、ＩＣベアチップを実装する通常のプリント基板においても、同様の構成を備えている。
【０００４】
プリント基板のＩＣベアチップを実装する部位を削り出す手段として、一般に機械加工が用いられているが、絶縁性樹脂の厚さが一定ではないために、樹脂表面から内層回路までの深さが変化することになり、削り過ぎ、或いは削り残しを生じるという問題があった。
この問題を解決するための手段が提案されており、例えば、主軸支持機構に支持された座ぐり用回転切削刀（ドリルビット）と、主軸支持機構の主軸の送り方向に向けて移動可能のプローブとを備え、このプローブに高周波電流を印加してプリント基板の内層ボンディング端子回路（内層回路）に渦電流を発生させ、発生した渦電流による高周波磁界を検出し、検出された高周波磁界の強さに基づき前記ドリルビットと前記被切削部との距離を算出し、この算出値に基づいて前記主軸の送り量を制御するものが知られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のプリント基板の加工方法においては、切削機械装置が高価になるとともに、プリント基板の内層ボンディング端子回路の形状によって発生する渦電流に強弱が生じて渦電流による高周波磁界が変化し、検出された高周波磁界の強さに変動が生じて、算出するドリルビットと被切削部との距離が正確に測定できない恐れがあるという問題があった。
また、プリント基板の表面側にも銅箔等で外層ボンディング端子回路が形成されているために、外層ボンディング端子回路にも渦電流が発生して高周波磁界が発生する恐れがあり、内層ボンディング端子回路で発生する高周波磁界に干渉することになって、ドリルビットと被切削部との距離が正確に測定できない恐れがあるという問題があった。
【０００６】
本発明の目的は、絶縁性樹脂の厚さの変動による影響を受けずに、簡単な構成で、高精度の切削加工を行うことを可能とするプリント基板の加工方法を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明のプリント基板の加工方法は、ＩＣベアチップを実装するプリント基板の加工方法であって、感光性樹脂層をプリント基板の表面に設け、少なくともプリント基板のＩＣベアチップの実装位置の略中心部を除いて感光させ、未感光部分を除去して未感光部分の底部に基準面を形成し、該基準面から内層回路の上面高さを測定し、測定した内層回路の上面高さ位置の樹脂層を削ることによって内層回路を露出させるものである。
この構成により、絶縁性樹脂層の厚さのバラツキの影響を受けること無く、削りだす部分の中央位置で内層回路の下面高さを測定測定できるから、露出させる回路位置に近い場所で測定でき、精度を高くすることができる。
また、削りだし加工機に特別な構成を必要とせず、絶縁性樹脂層を設けるに当たって特別な加工精度を必要としないものである。
【０００８】
【発明の実施の形態】
本発明の実施例を図面を参照して説明する。
図７において、本発明の加工方法を適用して製作したプリント基板について説明する。
プリント基板１の一側面に内層回路２を予め形成し、その上に絶縁層となる感光性樹脂層３を適宜位置に設けて、内層回路２の導体部分であるパッド20を露出させ、他の部分を感光性樹脂層３で被覆する。
なお、感光性樹脂層３は、紫外線等の光を当てると硬化する光硬化性を備えた樹脂である。
【０００９】
ＩＣベアチップ４を、本実施例では対向して配設されている内層回路２のパッド20の間に載置し、ボンディングワイヤ５を用いてＩＣベアチップ４とパッド20とをボンディング接続する。
なお、内層回路２のパッド20は、ＩＣベアチップを挟んで両側に対向して設けられたものに限定されるわけではなく、ＩＣベアチップの全周或いは三方を囲むように、或いは一方に設けても良いことは当然である。
【００１０】
ＩＣベアチップ４の周囲に感光性樹脂層３の厚さによる段差が形成されて流れ防止ダムとなり、ＩＣベアチップ４を載置した部分を覆って樹脂等の封止剤６が流し込まれる際に、不要な部分にまで封止剤６が流出することを防止する。
ＩＣベアチップ４を載置した部分を覆う封止剤６が流し込まれ、ＩＣベアチップ４とボンディングワイヤ５及びパッド20を封止剤６で被覆して保護している。
感光性樹脂層３の外側面と内層回路２とを接続するために、感光性樹脂層３の所定位置にバイアホール７を感光性樹脂層３を貫通して穿設し、内層回路２をバイアホール７内において露出させた後、メッキ70によってバイアホール７内の内層回路２と感光性樹脂層３の外側面とを電気的に接続し、感光性樹脂層３の外側面でメッキ70に接続された外側回路71が設けられている。
【００１１】
外側回路71は、感光性樹脂層３の外側面において、電子部品等に接続する外部パッド72を備えており、外部パッド72と、別に感光性樹脂層３の外側面に設けられた電子部品実装用パッド73とに電子部品８の脚をハンダ付けする。
なお、本実施例においては、プリント基板の一側面にのみＩＣベアチップを設けたものについて述べてきたが、プリント基板の両側面に、それぞれ内層回路を設け、上記実施例と同様にしてＩＣベアチップを設けることができることは勿論である。
また、上記電子部品８に代えて、ＩＣベアチップを接続することもできる。
【００１２】
図を参照して本発明の加工方法の一例について説明する。
図２において、プリント基板の基板１の表面に、部品実装に合わせた導体回路である内層回路２をエッチング加工等によって形成した（図２イ参照）後、その上から絶縁層となる感光性樹脂を塗布し、プリント基板１の全面に紫外線等の光を当てると硬化する光硬化性の感光性樹脂層３を形成して（図２ロ参照）乾燥させる。
紫外線等の光を当てずに硬化させない部分、即ち光を照射しないで感光性樹脂を除去する部分として、ＩＣベアチップ４を載置する矩形部分111 の略中央に、樹脂層３の底部に達する略円筒形部分110 と、露出させたい内層回路２の部分（内層回路２のバイアホール７等）を定める。
上記円筒形部分110 の上面に対応する形状（本実施例では円形）の部分11と、露出させたい内層回路２の部分（バイアホール７等）12，13を黒くする、即ち光不透過性とし、他の部分を光透過性としたマスクフィルム10を、感光性樹脂層３の上面に位置合わせして載置し（図２ハ参照）、紫外線などの光を当てて感光性樹脂層３を光硬化させる。
【００１３】
感光性樹脂層３を光硬化させた後、アルカリ性溶液等で感光性樹脂層３を現像し（図２ニ参照）、マスクフィルム10の黒い部分に対応した光の当たっていない未硬化の部分の感光性樹脂を、水、アルカリ性溶液、有機溶剤等の溶液を用いて洗い流して除去し、円筒形部分110 と内層回路２の所定部分（バイアホール７）とを露出させる（図２ホ参照）。
未硬化の感光性樹脂を除去した後、図３及び図４に示すように、バイアホール７内に内層回路２と感光性樹脂層３の外側面とを電気的に接続するメッキ70を施すとともに、エッチング加工により感光性樹脂層３上に回路形成を行って外側回路71、外部パッド72、電子部品実装用パッド73等を形成する。
【００１４】
次に、図５に示すように、測定プローブ14を円筒形部分110 内に挿入し、円筒形部分110 内底部に露出された基板１の上面１Ａ即ち内層回路２の下面の高さ位置を確認して、内層回路２の下面（即ち、基板１の上面１Ａ）を基準面として定める。
該基準面（内層回路２の下面、即ち基板１の上面１Ａ）から、内部パッド20の厚さ（即ち、内部パッド20を形成する銅箔の厚さであり、既知の値である）だけ上昇させた位置を加工設定位置Ａとして算出する。
図１に示すように、ドリルピット15により、該加工設定位置Ａを研削して内部パッド20の上面を露出させ、ＩＣベアチップ４を載置する矩形部分111 を形成する（図６参照）。
【００１５】
この構成により、必要部分に紫外線等の光を当てて感光性樹脂を硬化させ、未硬化の部分を、水、アルカリ性溶液、有機溶剤等の溶液を用いて除去することにより、容易に且つ高い精度をもって必要な範囲の感光性樹脂を除去し、プリント基板の基板１の上面１Ａを確実に露出させることができるから、機械加工を行う際の基準面として内層回路２の下面（即ち、基板１の上面１Ａ）を採用することができ、内層回路２の下面（基板１の上面１Ａ）の高さ位置を測定確認し、内部パッド20を形成する銅箔の厚さであり、既知の値である内部パッド20の厚さだけ上昇させた位置を加工設定位置Ａとして算出することによって、絶縁性樹脂層の厚さの影響を受けること無く、削り代を正確に定めることができる。
【００１６】
したがって、絶縁性樹脂層の厚さのバラツキの影響を受けること無く、削りだす部分の中央位置で内層回路の下面高さを測定できるから、露出させる回路位置に近い場所で測定でき、精度を高くすることができる。
また、削りだし加工機に特別な構成を必要とせず、絶縁性樹脂層を設けるに当たって特別な加工精度を必要としないものである。
【００１７】
【発明の効果】
本発明は上述のとおり構成されているから、以下に述べるとおりの効果を奏する。
感光性樹脂層をプリント基板の表面に設け、少なくともプリント基板のＩＣベアチップの実装位置の略中心部を除いて感光させ、未感光部分を除去して未感光部分の底部である基板の上面即ち内部回路の下面を基準面とし、該基準面から内層回路の上面高さ位置の樹脂層を削って内層回路を露出させることにより、絶縁性樹脂層の厚さのバラツキの影響を受けること無く、削りだす部分の中央位置で内層回路の下面高さを測定できるから、露出させる回路位置に近い場所で測定でき、精度を高くすることができる。
また、削りだし加工機に特別な構成を必要とせず、絶縁性樹脂層を設けるに当たって特別な加工精度を必要としないものである。
【図面の簡単な説明】
【図１】 本発明のプリント基板の機械加工の説明図である。
【図２】 本発明のプリント基板の光硬化加工方法の説明図である。
【図３】 本発明のプリント基板の光硬化加工終了時の断面図である。
【図４】 本発明のプリント基板の光硬化加工終了時の平面図である。
【図５】 本発明のプリント基板の機械加工方法の説明図である。
【図６】 同じく本発明のプリント基板の機械加工方法の説明図である。
【図７】 本発明を適用した表面実装型ＬＳＩパッケージの一例を示す断面図である。
【図８】 従来の表面実装型ＬＳＩパッケージの一例を示す断面図である。
【符号の説明】
１ 基板、２ 内層回路、３ 感光性樹脂、４ ＩＣベアチップ
５ ボンディングワイヤ、６ 封止剤、７ バイアホール、20 パッド
【発明の属する技術分野】
本発明は、多層プリント基板上にＩＣベアチップ即ちＬＳＩチップを表面実装するためのプリント基板の加工方法に関する。
【０００２】
【従来の技術】
従来、電子機器に用いられる基板において、電子機器の小型化や薄型化等の要求に応えるため、様々な形状並びに構造のＬＳＩパッケージ並びにプリント基板が案出されている。
例えば、ＬＳＩパッケージについては、ピン数の多いＬＳＩパッケージの主流としてはプラスチックＱＦＰ（quad flat package ）が用いられているが、ピン数を増加させることに限界があった。
そこで、上記プラスチックＱＦＰに代えて、裏面に多数のピンをアレイ状に配置した表面実装型のＬＳＩパッケージが用いられるようになってきた。
表面実装型のＬＳＩパッケージとして一例を挙げると、多層プリント基板（以下、単にプリント基板という）の裏面に球状のハンダをアレイ状に配置して入出力端子を形成し、ＩＣベアチップ（ＬＳＩチップ）をプリント基板の表面上に載置して樹脂で封止して成るＢＧＡ（ball grid array ）が用いられている。
【０００３】
ＢＧＡは、一例として図８に示すように、プリント基板ａの裏面に球状のハンダをアレイ状に配置して成る入出力端子ｂを設け、プリント基板ａの表面にＩＣベアチップ（ＬＳＩチップ）ｃを載置し、入出力端子ｂに接続された導体（リード）ｄと、ＩＣベアチップｃとをボンディング・ワイヤｅで接続し、外周の導体ｄをソルダ・レジストｆで覆い、全体を樹脂から成る封止剤ｇで封止している。以上、ＬＳＩパッケージについてのみ述べてきたが、ＩＣベアチップを実装する通常のプリント基板においても、同様の構成を備えている。
【０００４】
プリント基板のＩＣベアチップを実装する部位を削り出す手段として、一般に機械加工が用いられているが、絶縁性樹脂の厚さが一定ではないために、樹脂表面から内層回路までの深さが変化することになり、削り過ぎ、或いは削り残しを生じるという問題があった。
この問題を解決するための手段が提案されており、例えば、主軸支持機構に支持された座ぐり用回転切削刀（ドリルビット）と、主軸支持機構の主軸の送り方向に向けて移動可能のプローブとを備え、このプローブに高周波電流を印加してプリント基板の内層ボンディング端子回路（内層回路）に渦電流を発生させ、発生した渦電流による高周波磁界を検出し、検出された高周波磁界の強さに基づき前記ドリルビットと前記被切削部との距離を算出し、この算出値に基づいて前記主軸の送り量を制御するものが知られている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のプリント基板の加工方法においては、切削機械装置が高価になるとともに、プリント基板の内層ボンディング端子回路の形状によって発生する渦電流に強弱が生じて渦電流による高周波磁界が変化し、検出された高周波磁界の強さに変動が生じて、算出するドリルビットと被切削部との距離が正確に測定できない恐れがあるという問題があった。
また、プリント基板の表面側にも銅箔等で外層ボンディング端子回路が形成されているために、外層ボンディング端子回路にも渦電流が発生して高周波磁界が発生する恐れがあり、内層ボンディング端子回路で発生する高周波磁界に干渉することになって、ドリルビットと被切削部との距離が正確に測定できない恐れがあるという問題があった。
【０００６】
本発明の目的は、絶縁性樹脂の厚さの変動による影響を受けずに、簡単な構成で、高精度の切削加工を行うことを可能とするプリント基板の加工方法を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明のプリント基板の加工方法は、ＩＣベアチップを実装するプリント基板の加工方法であって、感光性樹脂層をプリント基板の表面に設け、少なくともプリント基板のＩＣベアチップの実装位置の略中心部を除いて感光させ、未感光部分を除去して未感光部分の底部に基準面を形成し、該基準面から内層回路の上面高さを測定し、測定した内層回路の上面高さ位置の樹脂層を削ることによって内層回路を露出させるものである。
この構成により、絶縁性樹脂層の厚さのバラツキの影響を受けること無く、削りだす部分の中央位置で内層回路の下面高さを測定測定できるから、露出させる回路位置に近い場所で測定でき、精度を高くすることができる。
また、削りだし加工機に特別な構成を必要とせず、絶縁性樹脂層を設けるに当たって特別な加工精度を必要としないものである。
【０００８】
【発明の実施の形態】
本発明の実施例を図面を参照して説明する。
図７において、本発明の加工方法を適用して製作したプリント基板について説明する。
プリント基板１の一側面に内層回路２を予め形成し、その上に絶縁層となる感光性樹脂層３を適宜位置に設けて、内層回路２の導体部分であるパッド20を露出させ、他の部分を感光性樹脂層３で被覆する。
なお、感光性樹脂層３は、紫外線等の光を当てると硬化する光硬化性を備えた樹脂である。
【０００９】
ＩＣベアチップ４を、本実施例では対向して配設されている内層回路２のパッド20の間に載置し、ボンディングワイヤ５を用いてＩＣベアチップ４とパッド20とをボンディング接続する。
なお、内層回路２のパッド20は、ＩＣベアチップを挟んで両側に対向して設けられたものに限定されるわけではなく、ＩＣベアチップの全周或いは三方を囲むように、或いは一方に設けても良いことは当然である。
【００１０】
ＩＣベアチップ４の周囲に感光性樹脂層３の厚さによる段差が形成されて流れ防止ダムとなり、ＩＣベアチップ４を載置した部分を覆って樹脂等の封止剤６が流し込まれる際に、不要な部分にまで封止剤６が流出することを防止する。
ＩＣベアチップ４を載置した部分を覆う封止剤６が流し込まれ、ＩＣベアチップ４とボンディングワイヤ５及びパッド20を封止剤６で被覆して保護している。
感光性樹脂層３の外側面と内層回路２とを接続するために、感光性樹脂層３の所定位置にバイアホール７を感光性樹脂層３を貫通して穿設し、内層回路２をバイアホール７内において露出させた後、メッキ70によってバイアホール７内の内層回路２と感光性樹脂層３の外側面とを電気的に接続し、感光性樹脂層３の外側面でメッキ70に接続された外側回路71が設けられている。
【００１１】
外側回路71は、感光性樹脂層３の外側面において、電子部品等に接続する外部パッド72を備えており、外部パッド72と、別に感光性樹脂層３の外側面に設けられた電子部品実装用パッド73とに電子部品８の脚をハンダ付けする。
なお、本実施例においては、プリント基板の一側面にのみＩＣベアチップを設けたものについて述べてきたが、プリント基板の両側面に、それぞれ内層回路を設け、上記実施例と同様にしてＩＣベアチップを設けることができることは勿論である。
また、上記電子部品８に代えて、ＩＣベアチップを接続することもできる。
【００１２】
図を参照して本発明の加工方法の一例について説明する。
図２において、プリント基板の基板１の表面に、部品実装に合わせた導体回路である内層回路２をエッチング加工等によって形成した（図２イ参照）後、その上から絶縁層となる感光性樹脂を塗布し、プリント基板１の全面に紫外線等の光を当てると硬化する光硬化性の感光性樹脂層３を形成して（図２ロ参照）乾燥させる。
紫外線等の光を当てずに硬化させない部分、即ち光を照射しないで感光性樹脂を除去する部分として、ＩＣベアチップ４を載置する矩形部分111 の略中央に、樹脂層３の底部に達する略円筒形部分110 と、露出させたい内層回路２の部分（内層回路２のバイアホール７等）を定める。
上記円筒形部分110 の上面に対応する形状（本実施例では円形）の部分11と、露出させたい内層回路２の部分（バイアホール７等）12，13を黒くする、即ち光不透過性とし、他の部分を光透過性としたマスクフィルム10を、感光性樹脂層３の上面に位置合わせして載置し（図２ハ参照）、紫外線などの光を当てて感光性樹脂層３を光硬化させる。
【００１３】
感光性樹脂層３を光硬化させた後、アルカリ性溶液等で感光性樹脂層３を現像し（図２ニ参照）、マスクフィルム10の黒い部分に対応した光の当たっていない未硬化の部分の感光性樹脂を、水、アルカリ性溶液、有機溶剤等の溶液を用いて洗い流して除去し、円筒形部分110 と内層回路２の所定部分（バイアホール７）とを露出させる（図２ホ参照）。
未硬化の感光性樹脂を除去した後、図３及び図４に示すように、バイアホール７内に内層回路２と感光性樹脂層３の外側面とを電気的に接続するメッキ70を施すとともに、エッチング加工により感光性樹脂層３上に回路形成を行って外側回路71、外部パッド72、電子部品実装用パッド73等を形成する。
【００１４】
次に、図５に示すように、測定プローブ14を円筒形部分110 内に挿入し、円筒形部分110 内底部に露出された基板１の上面１Ａ即ち内層回路２の下面の高さ位置を確認して、内層回路２の下面（即ち、基板１の上面１Ａ）を基準面として定める。
該基準面（内層回路２の下面、即ち基板１の上面１Ａ）から、内部パッド20の厚さ（即ち、内部パッド20を形成する銅箔の厚さであり、既知の値である）だけ上昇させた位置を加工設定位置Ａとして算出する。
図１に示すように、ドリルピット15により、該加工設定位置Ａを研削して内部パッド20の上面を露出させ、ＩＣベアチップ４を載置する矩形部分111 を形成する（図６参照）。
【００１５】
この構成により、必要部分に紫外線等の光を当てて感光性樹脂を硬化させ、未硬化の部分を、水、アルカリ性溶液、有機溶剤等の溶液を用いて除去することにより、容易に且つ高い精度をもって必要な範囲の感光性樹脂を除去し、プリント基板の基板１の上面１Ａを確実に露出させることができるから、機械加工を行う際の基準面として内層回路２の下面（即ち、基板１の上面１Ａ）を採用することができ、内層回路２の下面（基板１の上面１Ａ）の高さ位置を測定確認し、内部パッド20を形成する銅箔の厚さであり、既知の値である内部パッド20の厚さだけ上昇させた位置を加工設定位置Ａとして算出することによって、絶縁性樹脂層の厚さの影響を受けること無く、削り代を正確に定めることができる。
【００１６】
したがって、絶縁性樹脂層の厚さのバラツキの影響を受けること無く、削りだす部分の中央位置で内層回路の下面高さを測定できるから、露出させる回路位置に近い場所で測定でき、精度を高くすることができる。
また、削りだし加工機に特別な構成を必要とせず、絶縁性樹脂層を設けるに当たって特別な加工精度を必要としないものである。
【００１７】
【発明の効果】
本発明は上述のとおり構成されているから、以下に述べるとおりの効果を奏する。
感光性樹脂層をプリント基板の表面に設け、少なくともプリント基板のＩＣベアチップの実装位置の略中心部を除いて感光させ、未感光部分を除去して未感光部分の底部である基板の上面即ち内部回路の下面を基準面とし、該基準面から内層回路の上面高さ位置の樹脂層を削って内層回路を露出させることにより、絶縁性樹脂層の厚さのバラツキの影響を受けること無く、削りだす部分の中央位置で内層回路の下面高さを測定できるから、露出させる回路位置に近い場所で測定でき、精度を高くすることができる。
また、削りだし加工機に特別な構成を必要とせず、絶縁性樹脂層を設けるに当たって特別な加工精度を必要としないものである。
【図面の簡単な説明】
【図１】 本発明のプリント基板の機械加工の説明図である。
【図２】 本発明のプリント基板の光硬化加工方法の説明図である。
【図３】 本発明のプリント基板の光硬化加工終了時の断面図である。
【図４】 本発明のプリント基板の光硬化加工終了時の平面図である。
【図５】 本発明のプリント基板の機械加工方法の説明図である。
【図６】 同じく本発明のプリント基板の機械加工方法の説明図である。
【図７】 本発明を適用した表面実装型ＬＳＩパッケージの一例を示す断面図である。
【図８】 従来の表面実装型ＬＳＩパッケージの一例を示す断面図である。
【符号の説明】
１ 基板、２ 内層回路、３ 感光性樹脂、４ ＩＣベアチップ
５ ボンディングワイヤ、６ 封止剤、７ バイアホール、20 パッド
Claims (1)
- ＩＣベアチップを実装するプリント基板の加工方法であって、感光性樹脂層をプリント基板の表面に設け、少なくともプリント基板のＩＣベアチップの実装位置の略中心部を除いて感光させ、未感光部分を除去して未感光部分の底部に基準面を形成し、該基準面から内層回路の上面高さを測定し、測定した内層回路の上面高さ位置の樹脂層を削ることによって内層回路を露出させることを特徴とするプリント基板の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23129696A JP3716327B2 (ja) | 1996-08-14 | 1996-08-14 | プリント基板の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23129696A JP3716327B2 (ja) | 1996-08-14 | 1996-08-14 | プリント基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065051A JPH1065051A (ja) | 1998-03-06 |
| JP3716327B2 true JP3716327B2 (ja) | 2005-11-16 |
Family
ID=16921396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23129696A Expired - Fee Related JP3716327B2 (ja) | 1996-08-14 | 1996-08-14 | プリント基板の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716327B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104135815B (zh) * | 2013-05-03 | 2018-01-02 | 讯芯电子科技（中山）有限公司 | 一种防止金属焊垫被刮伤的电路板结构及制造方法 |
-
1996
- 1996-08-14 JP JP23129696A patent/JP3716327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065051A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221690B1 (en) | Semiconductor package and production method thereof | |
| KR19980069147A (ko) | 반도체 패키지의 구조 및 제조방법 | |
| JP2010118634A (ja) | 流れ防止用ダムを備えたプリント基板及びその製造方法 | |
| KR100204163B1 (ko) | 반도체장치의 제조방법 | |
| KR20020000012A (ko) | 슬릿이 형성된 칩 스케일 패키지 제조 방법 | |
| JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
| JP3716327B2 (ja) | プリント基板の加工方法 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JP3932247B2 (ja) | 電子部品実装用基板の製造方法 | |
| KR20040001048A (ko) | 인쇄회로기판의 미세회로패턴 제조방법 | |
| JP4015790B2 (ja) | 半導体装置の製造方法 | |
| KR100293177B1 (ko) | 연성볼그리드어레이기판및그제조방법 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 | |
| KR100341530B1 (ko) | 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법 | |
| JP4457532B2 (ja) | リードフレームの製造方法 | |
| JPH05315732A (ja) | 配線基板の製造方法 | |
| JPH1093251A (ja) | 多層プリント基板の加工方法 | |
| JP4461651B2 (ja) | リードフレームの製造方法 | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| JP4427933B2 (ja) | リードフレームの製造方法 | |
| JPH0722735A (ja) | プリント配線板 | |
| JP2003324168A (ja) | 半導体集積回路実装用プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |