JP3715948B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3715948B2 JP3715948B2 JP2002170569A JP2002170569A JP3715948B2 JP 3715948 B2 JP3715948 B2 JP 3715948B2 JP 2002170569 A JP2002170569 A JP 2002170569A JP 2002170569 A JP2002170569 A JP 2002170569A JP 3715948 B2 JP3715948 B2 JP 3715948B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- correction
- data
- corrected
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明はマトリクス状に配線された電子放出素子等の画像を形成するための素子を備えた画像表示装置であり、特に、画像形成素子から放出される電子線の照射を受け発光する蛍光面を備え、または自ら発光することによって、テレビジョン信号やコンピュータなどの表示信号を受信し画像を表示するテレビジョン受信機やディスプレイ装置等の画像表示装置に関する。
【0002】
【従来の技術】
冷陰極素子を備え、冷陰極素子への電気的な接続配線などの配線抵抗による電圧降下に起因する輝度低下を補正するために、統計演算によりその補正データを算出し、電子線要求値と補正値を合成する構成を有する画像表示装置が、特開平8−248920号公報に開示されている。
【0003】
この公報記載の画像表示装置の構成を図26に示す。
【0004】
本装置におけるデータの補正に係わる構成は概略以下の通りである。
【0005】
まず、ディジタル画像信号の1ライン分の輝度データを合算器208で合算し、この合算値に対応する補正率データをメモリ207から読み出す。
【0006】
一方、ディジタル画像信号はシフトレジスタ204においてシリアル/パラレル変換され、ラッチ回路205において所定時間保持された後、所定のタイミングで各列配線毎に備えられる乗算器208に入力される。
【0007】
乗算器208において各列配線毎に輝度データとメモリ207から読み出された補正データを乗算し、得られた補正後のデータは変調信号発生器209に転送され、補正後のデータに対応する変調信号が変調信号発生器209において生成され、この変調信号に基づいて表示パネルに画像が表示される。
【0008】
ここでは、合算器208におけるディジタル画像信号の1ライン分の輝度データの合算処理のように、ディジタル画像信号に対して総和や平均を算出するというような統計的な演算処理を行い、この値に基づいて補正を行っている。
【0009】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成においては、各列配線毎の乗算器、補正データを出力するためのメモリ、メモリにアドレス信号を与えるための合算器など大規模なハードウエアが必要であった。
【0010】
本発明は、かかる従来技術の課題を解決するためになされたものであって、その目的とするところは、従来よりも少ないハードウエアで、表示パネルのマトリクス配線が有する電気抵抗による駆動条件の変動を補正できる画像表示装置を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために本発明にあっては、以下の構成を採用する。マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段と、を有しており、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段と、を有しており、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
前記基準位置は前記複数の各領域の境界または前記複数の各領域の中央に位置することが好ましい。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段とを有し、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された1水平走査期間の各々の時間領域における発光輝度量の総和が、前記電圧降下がない場合と同じになるように前記各々の時間領域を伸長し、伸長された時間を積算して、前記補正画像データを算出するものであり、前記変調手段は、前記補正画像データ補間部が算出した補正画像データに基づいて前記変調信 号を出力することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段とを有し、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された前記画像データの複数の領域において、前記画像形成素子により放出される発光輝度量の総和が電圧降下がない場合と同じになるように各々の領域を伸長し、伸長されたデータを積算して、前記補正画像データを算出するものであり、前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、演算手段と、前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、前記補正データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、演算手段と、前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、前記補正データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。
前記演算手段は、加算器であることが好ましい。
前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることが好ましい。
前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることが好ましい。
前記電子放出素子は、表面伝導型放出素子であることが好ましい。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出ステップと、前記列配線に印加する変調信号を出力する変調ステップと、を有しており、前記補正画像データ算出ステップは、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する補正画像データを算出するステップと、前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出するステップと、を有しており、前記変調ステップでは、前記補間して算出するステップで算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置の制御方法。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出ステップと、演算ステップと、前記演算ステップの出力に基づいて前記列配線に印加する変調信号を出力する変調ステップとを有しており、前記補正データ算出ステップは、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する離散的な補正データを算出するステップと、前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出するステップと、を有しており、前記演算ステップでは、前記画像データと前記補間して算出するステップで算出した前記補正データとを演算することを特徴とする画像表示装置の制御方法。
【0047】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状それらの相対配置などは、発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、この発明の範囲を以下の実施の形態に限定する趣旨のものではない。
【0048】
(第1の実施形態)
本発明は、電子放出素子を単純マトリクスに配置した表示装置においては、走査配線に流れ込む電流と、走査配線の配線抵抗により電圧降下が発生し、表示画像が劣化するという現象に鑑み、このような走査配線における電圧降下が表示画像に与える影響を補正する処理回路を備えた画像表示装置に関し、特に、それを比較的小さな回路規模で実現するものである。
【0049】
本実施の形態の補正回路は、入力画像データに応じて電圧降下のために生じる表示画像の劣化を計算し、それを補正する補正データを求め、画像データに補正を施すものである。
【0050】
このような補正回路を内蔵した画像表示装置として、本発明者らは以下に示すような方式の画像表示装置について鋭意検討を行ってきた。
【0051】
以下、本発明について説明するに際して、本発明の実施形態に係る画像表示装置の表示パネルの概観、表示パネルの電気的接続、表面伝導型放出素子の特性、表示パネルの駆動方法、及び、このような表示パネルによって画像を表示する際の走査配線の電気抵抗に起因する駆動電圧の低下の機構について説明した後に、本発明の特徴である電圧降下の影響に対する補正方法及び装置について説明する。
【0052】
(画像表示装置の概観)
図1は、本実施形態に係る画像表示装置に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図中、1005はリアプレート、1006は側壁、1007はフェースプレートであり、1005〜1007により表示パネルの内部を真空に維持するための気密容器を形成している。
【0053】
リアプレート1005には、基板1001が固定されているが、該基板上には冷陰極素子1002がN×M個形成されている。行配線(走査配線)1003、列配線(変調配線)1004及び冷陰極素子(画像形成素子)は図2のように接続されている。
【0054】
このような結線構造を単純マトリクスと呼んでいる。
【0055】
また、フェースプレート1007の下面には、蛍光膜1008が形成されている。本実施形態に係る画像表示装置はカラー表示装置であるため、蛍光膜1008の部分にはCRTの分野で用いられる赤、緑、青、の3原色の蛍光体が塗り分けられている。蛍光体は、リアプレートの各画素(絵素)に対応してマトリクス状に形成された、冷陰極素子からの放出電子(放出電流)の照射される位置に対して、画素を形成するように構成されている。
【0056】
蛍光膜1008の下面にはメタルバック1009が形成されている。
【0057】
Hvは高圧端子でありメタルバックに電気的に接続されている。Hv端子に高電圧を印加することによりリアプレートとフェースプレートの間に高電圧が印加される。
【0058】
本実施形態では、以上のような表示パネルの中に冷陰極素子として表面伝導型放出素子を作製した。冷陰極素子としては電界放出型の素子を用いることもできる。また、冷陰極素子以外のEL素子のような自ら発光する素子をマトリクス状配線に接続して駆動する画像表示装置にも本発明を適用することができる。
【0059】
(表面伝導型放出素子の特性)
表面伝導型放出素子は、図3のような(放出電流Ie)対(素子印加電圧Vf)特性、および(素子電流If)対(素子印加電圧Vf)特性を有する。なお、放出電流Ieは素子電流Ifに比べて著しく小さく、同一尺度で図示するのが困難であるため、2本のグラフは各々異なる尺度で図示した。
【0060】
表面伝導型放出素子は放出電流Ieに関して以下に述べる3つの特性を有している。
【0061】
第一に、ある電圧(これを閾値電圧Vthと呼ぶ)以上の電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieはほとんど検出されない。
【0062】
すなわち、放出電流Ieに関して、明確な閾値電圧Vthを持った非線形素子である。
【0063】
また第二に、放出電流Ieは素子に印加する電圧Vfに依存して変化するため、電圧Vfを可変することにより、放出電流Ieの大きさを制御できる。
【0064】
また第三に、冷陰極素子は高速な応答性を有しているため、電圧Vfの印加時間により放出電流Ieの放出時間を制御できる。
【0065】
以上のような特性を利用により、表面伝導型放出素子を表示装置に好適に用いることができる。
【0066】
例えば、図1に示した表示パネルを用いた画像表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えることにより、表示画面を順次走査して表示を行うことが可能である。
【0067】
また、第二の特性を利用することにより、素子に印加する電圧Vfにより、蛍光体の発光輝度を制御することができ、画像表示を行うことが可能である。
【0068】
また、第三の特性を利用することにより、素子に電圧Vfを印加する時間により、蛍光体の発光時間を制御することができ、画像の表示を行うことができる。
【0069】
本実施形態の画像表示装置では表示パネルの電子ビームの量を上記第三の特性を用いて変調を行った。
【0070】
(表示パネルの駆動方法)
図4を用いて本発明の表示パネルの駆動方法を具体的に説明する。
【0071】
図4は本発明の表示パネルを駆動した際に走査配線及び変調配線の電圧供給端子に印加した電圧の一例である。
【0072】
いま、水平走査期間Iはi行目のピクセルを発光させる期間とする。
【0073】
i行目のピクセルを発光させるためには、i行目の走査配線を選択状態とし、その電圧供給端子Dxiに選択電位Vsを印加する。また、それ以外の走査配線の電圧供給端子Dxk(k=1,2,...N、但しk≠i)は非選択状態とし、非選択電位Vnsを印加する。
【0074】
本例では、選択電位Vsを図3に記載の電圧VSELの半分の−0.5VSELに設定し、非選択電位VnsはGND電位とした。
【0075】
また変調配線の電圧供給端子には、電圧振幅Vpwmのパルス幅変調信号を供給した。j番目の変調配線に供給するパルス幅変調信号のパルス幅は、従来、補正を行わない場合は、表示する画像の第i行第j列のピクセルの画像データの大きさに応じて決定し、すべての変調配線に各々のピクセルの画像データの大きさに応じたパルス幅変調信号を供給していた。
【0076】
なお、本実施形態においては、後述するように、電圧降下の影響による、輝度の低下を補正するために、j番目の変調配線に供給するパルス幅変調信号のパルス幅は、表示する画像の第i行第j列のピクセルの画像データの大きさと、その補正量に応じて決定し、すべての変調配線にパルス幅変調信号を供給する。
【0077】
本実施形態では、電圧Vpwmの電圧は+0.5VSELに設定した。
【0078】
表面伝導型放出素子は、図3に示したように素子の両端に電圧VSELが印加されると電子を放出させるが、印加電圧がVthよりも小さい電圧ではまったく電子を放出しない。
【0079】
また、電圧Vthは図3に示すように、0.5VSELよりも大きいという特徴がある。
【0080】
このため、非選択電位Vnsが印加されている走査配線に接続された表面伝導型放出素子からは電子は放出されない。
【0081】
また同じように、パルス幅変調手段の出力がグランド電位である期間(以降、出力が”L”の期間と呼ぶ)は、選択された走査配線上の表面伝導型放出素子の両端に印加される電圧はVsであるため、電子は放出されない。
【0082】
選択電位Vsが印加された走査配線上の表面伝導型放出素子からは、パルス幅変調手段の出力がVpwmである期間(以降、出力が”H”の期間と呼ぶ)に応じて電子が放出される。電子が放出されれば放出された電子ビームの量に応じて前述の蛍光体が発光するため、放出された時間に応じた輝度を発光させることができる。
【0083】
本実施形態に係る画像表示装置も、このような表示パネルを線順次走査、パルス幅変調することによって画像を表示している。
【0084】
(走査配線での電圧降下について)
上述したように、本発明の根本的な課題は、表示パネルの走査配線における電圧降下によって、走査配線上の電位が上昇することにより、表面伝導型放出素子に印加される電圧が減少するため、表面伝導型放出素子からの放出電流が低減してしまうことである。以下、この電圧降下の機構について説明する。
【0085】
表面伝導型放出素子の設計仕様や製法によっても異なるが、表面伝導型放出素子の1素子分の素子電流は電圧VSELを印加した場合に数100μA程度である。
【0086】
このため、ある水平走査期間において選択された走査線上の1ピクセルのみを発光させ、それ以外のピクセルは発光させない場合には、変調配線から選択行の走査配線に流入する素子電流は1ピクセル分の電流(すなわち上述の数100μA)だけであるため、電圧降下はほとんど生じることはなく、発光輝度が低下することはない。
【0087】
しかし、ある水平走査期間において、選択された行の全ピクセルを発光させる場合には、全変調配線から選択状態としている走査配線に対し、全ピクセル分の電流が流入するため、電流の総和は数100mA〜数Aとなり、走査配線の配線抵抗によって走査配線上に電圧降下が発生していた。
【0088】
走査配線上に電圧降下が発生すれば、表面伝導型放出素子の両端に印加される電圧が低下する。このため表面伝導型放出素子から発光される放出電流が低下してしまい、結果として発光輝度が低下していた。
【0089】
具体的に、表示画像として、図5(a)に示したような黒の背景に白い十字状のパターンを表示した場合を考えてみる。
【0090】
すると同図の行Lを駆動する際には、点灯しているピクセルの数が少ないため、その行の走査配線上にはほとんど電圧降下が生じない。その結果各ピクセルの表面伝導型放出素子からは所望の量の放出電流が放出され、所望の輝度で発光させることができる。
【0091】
一方、同図の行L’を駆動する際には、同時にすべてのピクセルが点灯するため、走査配線上に電圧降下が発生し、各ピクセルの表面伝導型放出素子からの放出電流が減少する。その結果、行L’のラインでは輝度が低下することとなる。
【0092】
このように、1水平ラインごとの画像データの違いにより、電圧降下によって受ける影響が変化するため、図5(a)のような十字パターンを表示する際には同図(b)のような画像が表示されてしまっていた。
【0093】
なおこの現象は十字パターンに限るものではなく、たとえばウインドウパターンや、自然画像を表示した際にも発生するものである。
【0094】
また、さらに複雑なことに、電圧降下の大きさはパルス幅変調によって変調を行うことにより1水平走査期間の中でも変化する性質を持っている。
【0095】
各列に供給するパルス幅変調信号が、図4に示したように入力されるデータに対し、そのデータの大きさに依存したパルス幅の、立ち上がりが同期したパルス幅変調信号を出力する場合には、入力画像データにもよるが一般的には、1水平走査期間の初めほど点灯しているピクセルの数が多く、その後輝度の低い箇所から順に消灯していくため、点灯するピクセルの数は一水平走査期間の中では、時間を追って減少する。
【0096】
したがって走査配線上に発生する電圧降下の大きさも、1水平走査期間の初めほど大きく次第に減少していく傾向がある。
【0097】
パルス幅変調信号は変調の1階調に相当する時間ごとに出力が変化するため、電圧降下の時間的な変化もパルス幅変調信号の1階調に相当する時間毎に変化する。
【0098】
以上、本発明の根本的な課題である走査配線における電圧降下について説明した。
【0099】
次に、本発明の特徴である電圧降下の影響に対する補正の仕方について詳述する。
【0100】
(電圧降下の計算方法)
本発明者らは、電圧降下の影響を低減するための補正量を求めるには、まずその第一段階として、電圧降下の大きさとその時間変化を予想するリアルタイムに予測するハードウエアを開発することが必要と考えた。
【0101】
しかし、本発明のような画像表示装置の表示パネルとしては、数千本もの変調配線を備えることが一般的であり、変調配線のすべてと走査配線との交点の電圧降下を計算することは非常に困難であるとともに、それをリアルタイムで計算するハードウエアを作製することは現実的ではなかった。
【0102】
一方、本発明者らが電圧降下の検討を行った結果、以下のような特徴があることが分かってきた。
【0103】
i)一水平走査期間のある時点においては、走査配線上に発生する電圧降下は走査配線上で空間的に連続的な量であり非常に滑らかなカーブである。
【0104】
ii)電圧降下の大きさは表示画像によっても異なるが、パルス幅変調の1階調に相当する時間毎に変化するが、概略的には、パルスの立ち上がり部分ほど大きく、時間的には次第に小さくなるか、もしくはその大きさを維持するかのどちらかである。すなわち、図4のような駆動方法では1水平走査期間の中で電圧降下の大きさが増加することはない。
【0105】
そこで本発明者らは、上述したような特徴を鑑みて、以下のような近似モデルにより簡略化して計算を行うことによって、計算量を低減できないか検討を行った。
【0106】
まず、i)の特徴から、ある時点の電圧降下の大きさを計算するのに際して、数千本もの変調配線を数本〜数十本の変調配線に集中化した縮退モデルによって近似的に簡略化して計算することができないか検討を行った(これについては以下の縮退モデルによる電圧降下の計算で詳細に説明する。)。
【0107】
また、ii)に挙げた特徴から、1水平走査期間のなかに複数の時刻を設け、各時刻に対し電圧降下を計算することで電圧降下の時間変化を概略的に予測することとした。
【0108】
具体的には以下で説明する縮退モデルによる電圧降下の計算を複数の時刻に対して計算することによって、電圧降下の時間変化を概略的に予測した。
【0109】
(縮退モデルによる電圧降下の計算)
図6(a)は、本発明の縮退を行う際のブロック及びノードを説明するための図である。
【0110】
同図では図を簡略化するため、選択された走査配線と各変調配線およびその交差部に接続される表面伝導型放出素子のみを記載した。
【0111】
いま一水平走査期間の中のある時刻であって、選択された走査配線上の各ピクセルの点灯状態(すなわち変調手段の出力が”H”であるか、”L”であるか)がわかっているものとする。
【0112】
この点灯状態において、各変調配線から選択された走査配線へ流れ込む素子電流をIfi(i=1,2,...N,iは列番号)と定義する。
【0113】
また、同図に示すように、n本の変調配線と選択された走査配線のそれと交差する部分及び、その交点に配置される表面伝導型放出素子を1つのグループとしてブロックを定義する。本例では、ブロック分けを行うことで4つのブロックに分割された。
【0114】
また、各々のブロックの境界位置においてノードという位置を設定した。ノードとは、縮退モデルにおいて走査配線上に発生する電圧降下量を離散的に計算するための水平位置(基準点)である。ここで、分割されたブロックはノード(基準点)によって分割された走査配線の領域に接続される表面伝導型放出素子によって構成されている。
【0115】
本例ではブロックの境界位置に、ノード0〜ノード4の5つのノードを設定した。
【0116】
図6(b)は縮退モデルを説明するための図である。
【0117】
縮退モデルでは同図(a)の1ブロックに含まれるn本の変調配線を1本に縮退化し、それが走査配線のブロックの中央に位置するように接続した。
【0118】
また、集中化された各々のブロックの変調配線には電流源が接続されており、各電流源から各々のブロック内の電流の総和(統計量)IF0〜IF3が流れ込むものとした。
【0119】
即ち、IFj(j=0,1,…3)は、
【数1】
として表される電流である。
【0120】
また、走査配線の両端の電位が同図(a)の例ではVsであるのに対し、同図(b)ではGND電位としているのは、縮退モデルでは、変調配線から選択した走査配線に流れ込む電流を上記電流源によりモデリングしたことにより、走査配線上の各部の電圧降下量は、その給電部を基準電位として各部の電圧(電位差)を算出することにより計算できるためである。
【0121】
また、表面伝導型放出素子を省略しているのは、選択された走査配線から見た場合に、列配線から同等の電流が流れ込めば、表面伝導型放出素子の有無によらず、発生する電圧降下自体は変わらないためである。従って、ここでは、各ブロックの電流源から流れ込む電流値を各ブロック内の素子電流の総和の電流値(式1)に設定することで表面伝導型放出素子を省略した。
【0122】
また、各ブロックの走査配線の配線抵抗は一区間の走査配線の配線抵抗rのn倍とした(ここで一区間とは走査配線の、ある列配線との交差部とその隣の列配線との交差部の間のことを指している。また本例では、一区間の走査配線の配線抵抗は均一であるものとした。)。
【0123】
このような縮退モデルにおいて、走査配線上の各ノードにおいて発生する電圧降下量DV0〜DV4は以下のような積和形式の式により、簡単に計算することができる。
【数2】
すなわち、
【数3】
ただし、aijは縮退モデルにおいてj番目のブロックだけに単位電流を注入したときに、i番目のノードに発生する電圧である(以下、これをaijの定義とする。)。
【0124】
上記のaijはキルヒホフの法則により以下のように簡単に導出できる。
【0125】
即ち、図6(b)において、ブロックiの電流源からみた走査配線の左側の供給端子までの配線抵抗をrli(i=0,1,2,3,4),右側の供給端子までの配線抵抗をrri(i=0,1,2,3,4),ブロック0と左の供給端子との間の配線抵抗及びブロック4と右の供給端子との間の配線抵抗をいずれもrtと定義すれば、
【数4】
さらに、
【数5】
とおくと、aijは、
【数6】
のように簡単に導出できる。ただし式3において、A//Bは、抵抗Aと抵抗Bの並列の抵抗値を表す記号であって、A//B=A×B/(A+B)である。
【0126】
式2はブロック数が4でない場合においても、aijの定義を顧みれば、キルヒホフの法則によって簡単に算出することができる。また本例のように走査配線の両側に給電端子を備えず片側のみに備える場合においても、aijの定義に従って計算することにより簡単に算出できる。
【0127】
なお、式3によって定義されるパラメータaijは計算を行うたびに計算し直す必要はなく、一度計算してテーブルとして記憶しておけばよい。
【0128】
さらに、式1で定めた各ブロックの総和電流IF0〜IF3に対し、式4のような近似を行った。
【0129】
【数7】
ただし、上式においてCountiは選択された走査線上のi番目のピクセルが点灯状態である場合には1をとり、消灯状態である場合には0をとる変数である。
【0130】
IFSは表面伝導型放出素子1素子の両端に電圧VSELを印加したときに流れる素子電流IFに対し、0〜1の間の値をとる係数αをかけた量である。
【0131】
すなわち、
【数8】
と定義した。
【0132】
式4は選択された走査配線に対し各ブロックの列配線から該ブロック内の点灯数に比例した素子電流が流れ込むものとしている。この際1素子の素子電流IFに係数αをかけたものを1素子の素子電流IFSとしたのは、以下の理由のよる。
【0133】
本来、電圧降下量を計算するためには、電圧降下による走査配線の電圧上昇とそれによる素子電流の減少量とを繰り返し計算することが必要であるが、この収束計算をハードウエアで計算するのは現実的でない。そこで、本発明においては、IFの収束値として近似的にαIFを用いる。具体的には、電圧降下量が最大となるとき(全白のとき)のIFの低下率(=α1)と、電圧降下量が(最小=0)となるときのIFの低下率(=α2)を予め見積もっておいて、α1とα2の平均値または0.8×α1として求められる。
【0134】
図6(c)は、ある点灯状態において、縮退モデルにより各ノードの電圧降下量DV0〜DV4を計算した結果の一例である。
【0135】
電圧降下は非常に滑らかなカーブとなるため、ノードとノードの間の電圧降下は近似的には図の点線に示したような値をとると想定される。
【0136】
このように本縮退モデルを用いれば、任意の画像データに対し所望の時点でのノードごとの電圧降下を計算することが可能である。
【0137】
以上、ある点灯状態における電圧降下量を、縮退モデルを用いて簡単に計算した。
【0138】
選択された走査配線上に発生する電圧降下は一水平走査期間内で時間的に変化するが、これについては前述したように一水平走査期間中のいくつかの時刻(基準時刻)に対して、その時の点灯状態を求め、その点灯状態に対し縮退モデルを用いて電圧降下を計算することにより予測した。
【0139】
なお、一水平走査期間のある時点での各ブロック内の点灯数は各ブロックの画像データを参照すれば簡単に求めることができる。
【0140】
いま、1つの例としてパルス幅変調回路への入力データのビット数が8ビットであるものとし、パルス幅変調回路は、入力データの大きさに対してリニアなパルス幅を出力するものとする。
【0141】
すなわち入力データが0のときは、出力は”L”となり、入力データが255のとき一水平走査期間の間は”H”を出力し、入力データが128のときには一水平走査期間のうち初めの半分の期間は”H”を出力し、後の半分の期間は”L”を出力するものとする。
【0142】
このような場合、パルス幅変調信号の立ち上がった時刻(開始時刻)の点灯数は、パルス幅変調回路への入力データが0よりも大きいものの数をカウントすれば簡単に検出できる。
【0143】
同様に一水平走査期間の中央の時刻の点灯数は、パルス幅変調回路への入力データが128よりも大きいものの数をカウントすれば簡単に検出できる。
【0144】
このように画像データをある閾値に対してコンパレートし、コンパレータの出力が真である数をカウントすれば、任意の時間における点灯数が簡単に計算することができる。
【0145】
ここで以降の説明を簡単化するため、タイムスロットという時間量を定義する。
【0146】
すなわち、タイムスロットとは一水平走査期間のなかのパルス幅変調信号の立ち上がりからの時間を表しており、タイムスロット=0とはパルス幅変調信号の開始時刻(この場合は立ち上がり)直後の時刻を表すものと定義する。
【0147】
タイムスロット=64とは、パルス幅変調信号の開始時刻から、64階調分の時間が経過した時刻を表すものと定義する。
【0148】
同様にタイムスロット=128とは、パルス幅変調信号の開始時刻から、128階調分の時間が経過した時刻を表すものと定義する。
【0149】
なお、本例ではパルス幅変調は立ち上がり時刻を基準として、そこからのパルス幅を変調した例を示したが、同様に、パルスの立ち下がり時刻を基準として、パルス幅を変調する場合でも、時間軸の進む方向とタイムスロットの進む方向が逆となるが、同様に適用することができることはいうまでもない。
【0150】
(電圧降下量から補正データの計算)
上述したように、縮退モデルを用いて繰り返し計算を行うことで一水平走査期間中の電圧降下の時間変化を近似的かつ離散的に計算することができた。
【0151】
図7は、ある画像データに対して、電圧降下を繰り返し計算し、走査配線での電圧降下の時間変化を計算した例である
(ここに示されている電圧降下及びその時間変化は、ある画像データに対する一例であって、別の画像データに対する電圧降下は、また別の変化をすることは当然である。)。
【0152】
同図ではタイムスロット=0,64,128,192の4つの時点に対して、各々縮退モデルを適用して計算を行うことに、それぞれの時刻の電圧降下を離散的に計算した。
【0153】
図7では各ノードにおける電圧降下量を点線で結んでいるが、点線は図を見やすくするために記載したものであって、本縮退モデルにより計算された電圧降下は□、○、△で示した各ノードの位置において離散的に計算した。
【0154】
本発明者らは、電圧降下の大きさとその時間変化を計算可能となった次の段階として、電圧降下量から画像データを補正する補正データを算出する方法について検討を行った。
【0155】
図8は、選択した走査配線上に図7に示した電圧降下が発生した際に、点灯状態にある表面伝導型放出素子から放出される放出電流を見積もったグラフである。
【0156】
縦軸は電圧降下がないときに放出される放出電流の大きさを100%として、各時間、各位置の放出電流の量を百分率で表しており、横軸は水平位置を表している。
【0157】
図8に示すように、ノード2の水平位置(基準点)において、
タイムスロット=0の時の放出電流をIe0、
タイムスロット=64の時の放出電流をIe1、
タイムスロット=128の時の放出電流をIe2、
タイムスロットが192の時の放出電流をIe3
とする。
【0158】
同図は図7の電圧降下量と図3の“駆動電圧対放出電流”のグラフから計算した。具体的には電圧VSELから電圧降下量を引いた電圧が印加された際の放出電流の値を単に機械的にプロットしたものである。
【0159】
したがって、同図はあくまで点灯状態にある表面伝導型放出素子から放出される電流を意味しており、消灯状態にある表面伝導型放出素子が電流を放出することはない。
【0160】
以下に、電圧降下量から画像データを補正する補正データを算出する方法について説明する。
【0161】
図9(a),(b),(c)は図8の放出電流の時間変化から、電圧降下量の補正データを計算する方法を説明するための図である。同図は大きさが64の画像データに対する補正データを算出した例である。
【0162】
輝度の発光量は、放出電流パルスによる放出電流を時間的に積分した、放出電荷量に他ならない。したがって以降では、電圧降下による輝度の変動を考えるのにあたって、放出電荷量をもとに説明を行う。
【0163】
いま、電圧降下の影響がない場合の放出電流をIE、パルス幅変調の1階調に相当する時間をΔtとするならば、画像データが64のときの、放出電流パルスによって放出されるべき放出電荷量Q0は放出電流パルスの振幅IEにパルス幅(64×Δt)をかけて、
【数9】
としてあらわすことができる。
【0164】
しかし、実際には、走査配線上の電圧降下によって放出電流が低下する現象が発生する。
【0165】
電圧降下の影響を考慮した放出電流パルスによる放出電荷量は、近似的には次のように計算できる。
【0166】
すなわち、ノード2のタイムスロット=0、64の放出電流をそれぞれIe0、Ie1とし、0〜64の間の放出電流はIe0とIe1の間を直線的に変化するものと近似すれば、この間の放出電荷量Q1は図9(b)の台形の面積、すなわち、
【数10】
として計算できる。
【0167】
次に、図9(c)に示すように、電圧降下による放出電流の低下分を補正するために、パルス幅をDC1だけ伸ばしたとき、電圧降下の影響を除去できたとする。
【0168】
また、電圧降下の補正を行い、パルス幅を伸ばした場合には、各タイムスロットにおける放出電流量は変化すると考えられるが、ここでは簡単化のため、図9(c)のように、タイムスロット=0では、放出電流がIe0、タイムスロット=(64+DC1)における放出電流がIe1になるものとする。
【0169】
また、タイムスロット0とタイムスロット(64+DC1)の間の放出電流は、2点の放出電流を直線で結んだ線上の値をとるものと近似する。
【0170】
すると、補正後の放出電流パルスによる放出電荷量Q2は、
【数11】
として計算できる。
【0171】
これが前述のQ0と等しいとすれば、
【数12】
これをDC1について解けば、
【数13】
となる。
【0172】
このようにして、画像データが64の場合の補正データを算出した。
【0173】
すなわち、ノード2の位置の、大きさが64の画像データに対しては式9に記載のように、CData =DC1だけ補正量を加算すればよい。
【0174】
図10は計算された電圧降下量から、大きさが128の画像データに対する補正データを算出した例である。
【0175】
いま、電圧降下の影響がない場合、画像データが128のときに放出電流パルスによって放出される放出電荷量Q3は、
【数14】
一方、電圧降下の影響を受けた、実際の放出電流パルスによる投入電荷量は、近似的には次のように計算することができる。
【0176】
すなわち、ノード2のタイムスロット=0、64、128の放出電流量をそれぞれIe0,Ie1,Ie2とする。また、0〜64の間の放出電流はIe0とIe1の間を直線的に変化し、64〜128の間はIe1とIe2の間を直線で結んだ線上を変化するものと近似すれば、0〜128までのタイムスロットの間の放出電荷量Q4は図10(b)の2つの台形の面積の和、すなわち、
【数15】
として計算できる。
【0177】
一方、電圧降下の補正量を以下のように計算した。
【0178】
タイムスロット0〜64に相当する期間を期間1、64〜128に相当する期間を期間2と定義する。
【0179】
補正を施した際に、期間1の部分がDC1だけ伸びて期間1’に伸長され、期間2の部分がDC2だけ伸びて、期間2’に伸長されるものと考える。
【0180】
この際におのおのの期間は補正を施されることにより、放出電荷量が前述のQ0と同じになるものとする。
【0181】
また、各期間の初めと終わりの放出電流は、補正を行うことで変化することは言うまでもないが、ここでは計算を簡単化するため、変化しないものと仮定した。
【0182】
すなわち、期間1’の初めの放出電流はIe0,期間1’の終わりの放出電流はIe1,期間2’の初めの放出電流はIe1、期間2’の終わりの放出電流は、Ie2であるものとする。
【0183】
すると、DC1は式9と同様にして計算することができる。
【0184】
また、DC2は、同様な考え方により、
【数16】
として計算することができる。
【0185】
結果としてノード2の位置の大きさが128の画像データに対しては
【数17】
だけ補正量CDataを加算すればよい。
【0186】
図11は計算された電圧降下量から、大きさが192の画像データに対する補正データを算出した例である。
【0187】
いま、画像データが192のときに期待される放出電流パルスによる放出電荷量Q5は、
【数18】
一方、電圧降下の影響を受けた、実際の放出電流パルスによる放出電荷量は、近似的には次のように計算することができる。
【0188】
すなわち、ノード2のタイムスロット=0の時の放出電流をIe0、タイムスロット=64のときの放出電流をIe1、タイムスロット=128の時の放出電流をIe2、タイムスロット=192の時の放出電流をIe3とし、0〜64の間の放出電流はIe0とIe1の間を直線的に変化し、64〜128の間はIe1とIe2の間を直線で結んだ線上を変化し、128〜192の間はIe2とIe3の間を直線で結んだ線上を変化するものと近似すれば、0〜192までのタイムスロットの間の投入電荷量Q6は図11(c)の3つの台形の面積、すなわち、
【数19】
として計算できる。
【0189】
一方、電圧降下の補正量を以下のように計算した。
【0190】
タイムスロット0〜64に相当する期間を期間1、64〜128に相当する期間を期間2、128〜192に相当する期間を期間3と定義する。
【0191】
先ほどと同様に、補正を施した後には、期間1の部分がDC1だけ伸びて期間1’に伸長され、期間2の部分がDC2だけ伸びて、期間2’に伸長され、期間3の部分がDC3だけ伸びて期間3’に伸張されるものと考える。
【0192】
この際、おのおのの期間は補正を施されることにより、放出電荷量が前述のQ0と同じになるものとする。
【0193】
また、各期間の初めと終わりの放出電流は、補正の前後で変わらないものと仮定した。
【0194】
すなわち、期間1’の初めの放出電流は、Ie0,期間1’の終わりの放出電流はIe1,期間2’の初めの放出電流はIe1、期間2’の終わりの放出電流は、Ie2、期間3’の初めの放出電流はIe3、期間3’の終わりの放出電流はIe4であるものとする。
【0195】
すると、DC1、DC2はそれぞれ式9,12と同様に計算することができる。
【0196】
また、DC3については、
【数20】
として計算することができる。
【0197】
結果としてノード2の位置の大きさが192の画像データに加算する補正データCDataとしては、
【数21】
を加算すればよい。
【0198】
以上のようにしてノード2の位置に対する画像データ64、128、192の補正データCDataを算出した。
【0199】
また、パルス幅が0の時には、当然ながら放出電流に対する電圧降下の影響はないため、補正データは0とし画像データに加算する補正データCDataも0とした。
【0200】
なお、このように0、64、128、192というように、とびとびの画像データに対して補正データを計算しているのは、計算量を減らすことを狙ったものである。
【0201】
すなわち任意のすべての画像データに対して同様の計算を行っては、非常に計算量が大きくなり、計算を行うためのハードウエア量が非常に大きくなってしまう。
【0202】
一方、あるノードの位置においては、画像データが大きいほど、補正データも大きくなる傾向がある。これにより、任意の画像データに対する補正データを算出する際には、その画像データの近傍のすでに補正データが算出されている点と点を直線近似により補間すれば、計算量を大幅に減少させることができるためである。なお、この補間については離散補正データ補間部を説明する際に詳しく説明する。
【0203】
また、同様な考え方をすべてのノードの位置において適用すれば、すべてのノードの位置における、画像データ=0、64、128、192の補正データを算出できる。
【0204】
本例ではタイムスロットを0、64,128,192の4点に対して縮退モデルを適用して、各時刻の電圧降下量を計算したことにより、0、64,128,192の4つの画像データ基準値に対する補正データを求めることができた。
【0205】
しかし、好ましくは前述したように、縮退モデルにより電圧降下を計算する時間の間隔を細かく、画像データの基準値をさらに多くとることで、電圧降下の時間変化をより精密に扱うことができ、近似計算の誤差を低減することができる。
【0206】
なお、その際には同様な考え方に立って、式6〜式16を変形して計算を行えばよい。
【0207】
上述の方法により、ある入力データに対し、各々のノードの位置における、画像データ=0,64,128,192に対する補正データを離散的に計算した。
【0208】
本方法により求めた、ある入力画像データに対する離散補正データの例を図12(a)に示す。同図において横軸は水平表示位置に対応しており、各ノードの位置が記載されている。また、縦軸は補正データの大きさである。
【0209】
離散補正データは図の□、○、●、△で記載したノードの位置と画像データDataの大きさ(画像データ基準値=0,64,128,192)に対して計算がされているものである。
【0210】
(離散補正データの補間方法)
離散的に算出された補正データは、各ノードの位置に対する離散的なものであって、任意の水平位置(列配線番号)における補正データを与えるものではない。またそれと同時に、各ノード位置においていくつかの予め定められた画像データの基準値の大きさをもつ画像データに対する補正データであって実際の画像データの大きさに応じた補正データをあたえるものではない。
【0211】
そこで発明者らは、各列配線における入力画像データの大きさに適合した補正データを離散的に算出した補正データを補間することにより算出した。
【0212】
図12(b)はノードnとノードn+1の間に位置するxという位置における、画像データDataに相当する補正データを算出する方法を示した図である。
【0213】
なお前提として、補正データはすでにノードn及びノードn+1の位置Xn及びXn+1において離散的に計算されているものとする。
【0214】
また、入力画像データであるDataはすでに離散的に補正データが算出されている2つの画像データ基準値DkとDk+1の間の値をとるものとする。
【0215】
いま、ノードnのk番目の画像データの基準値Dkに対する補正データをCData[k][n]と表記するならば、位置xにおける画像データDkに対する補正データCAは、CData[k][n]とCData[k][n+1]の値を用いて、直線近似により、以下のように計算できる。
【数22】
【0216】
また、位置xにおける画像データDk+1の補正データCBは以下のように計算できる。
【数23】
【0217】
CAとCBの補正データを直線近似することにより、位置xにおける画像データDataに対する補正データCDは、以下のように計算できる。
【数24】
【0218】
以上のように、離散補正データから実際の位置や画像データの大きさに適合した補正データを算出するためには、式17〜式19に記載した方法により簡単に計算できる。
【0219】
このようにして算出した補正データを画像データに加算して画像データを補正し、補正後の画像データに応じてパルス幅変調を行えば、従来からの課題であった電圧降下による画質の低下を低減することができ、画質を向上させることができる。
【0220】
また予てからの課題であった補正のためのハードウエアも、これまで説明してきたような縮退化などの近似を導入することにより、計算量を低減化することができるため非常に小規模なハードウエアで構成することができるというすぐれたメリットがあった。
【0221】
(システム全体と各部分の機能説明)
次に、補正データ算出手段を内蔵した画像表示装置のハードウエアについて説明する。
【0222】
図13はその回路構成の概略を示すブロック図である。図において1は図1の表示パネル、Dx1〜DxM及びDx1’〜DxM’は表示パネルの走査配線の電圧供給端子、Dy1〜DyNは表示パネルの変調配線の電圧供給端子、Hvはフェースプレートとリアプレートの間に加速電圧を印加するための高圧供給端子、Vaは高圧電源、2は走査回路(走査手段)、3は同期信号分離回路、4はタイミング発生回路、7は同期分離回路3によりYPbPr信号をRGBに変換するための変換回路、17は逆γ処理部、5は画像データ1ライン分のシフトレジスタ、6は画像データ1ライン分のラッチ回路、8は表示パネルの変調配線に変調信号を出力するパルス幅変調手段(変調手段)、12は加算器(演算処理手段,加算処理手段)、14は補正データ算出手段である。
【0223】
また、同図においてR、G、BはRGBパラレルの入力映像データ、Ra,Ga,Baは後述する逆γ変換処理を施したRGBパラレルの映像データ、Dataはデータ配列変換部によりパラレル・シリアル変換された画像データ、CDは補正データ算出手段により算出された補正データ、Doutは加算器により画像データに補正データを加算することにより、補正された画像データである。
【0224】
(同期分離回路、タイミング発生回路)
本実施形態の画像表示装置は、NTSCや、PAL、SECAM、HDTVなどのテレビジョン信号や、コンピュータの出力であるVGAなどをともに表示することができる。
【0225】
図13では図を簡単化するため、HDTV方式のみについて記載している。
【0226】
HDTV方式の映像信号は、まず3の同期分離回路により同期信号Vsync,Hsyncを分離し、タイミング発生回路に供給する。同期分離された映像信号は、RGB変換手段に供給される。RGB変換手段の内部には、YPbPrからRGBへの変換回路の他に、不図示のローパスフィルタやA/D変換器などが設けられており、YPbPrをディジタルRGB信号へと変換し、逆γ処理部へと供給する。
【0227】
(タイミング発生回路)
タイミング発生回路は、PLL回路を内蔵しており、様々な映像ソースの同期信号に同期したタイミング信号を発生し、各部の動作タイミング信号を発生する回路である。
【0228】
タイミング発生回路4が発生するタイミング信号としては、シフトレジスタ5の動作タイミングを制御するTsft、シフトレジスタから、ラッチ回路6へデータをラッチするための制御信号Dataload、変調手段8のパルス幅変調開始信号Pwmstart,パルス幅変調のためのクロックPwmclk、走査回路2の動作を制御するTscanなどがある。
【0229】
(走査回路)
走査回路2及び2’は、表示パネルを一水平走査期間に1行ずつ順次走査するために、接続端子Dx1〜DxMに対して選択電位Vsまたは非選択電位Vnsを出力する回路である(図14)。
【0230】
走査回路2及び2’はタイミング発生回路4からのタイミング信号Tscanに同期して、一水平期間ごとに、選択している走査配線を順次切り替え、走査を行う回路である。
【0231】
なお、Tscanは垂直同期信号及び水平同期信号などから作られるタイミング信号群である。
【0232】
走査回路2及び2’は、図14に示すようにそれぞれM個のスイッチとシフトレジスタなどから構成される。これらのスイッチはトランジスタやFETにより構成するのが好ましい。
【0233】
なお、走査配線での電圧降下を低減するためには、走査回路は図13に示したように、表示パネルの走査配線の両端に接続され、両端からドライブされることが好ましい。
【0234】
一方、本発明は、走査回路が走査配線の両端に接続されていない場合でも有効であり、式3のパラメータを変更するだけで適用できる。
【0235】
(逆γ処理部)
CRTは入力に対しほぼ2.2乗の発光特性(以降逆γ特性とよぶ)を備えている。
【0236】
入力映像信号はCRTのこのような特性が考慮されており、CRTに表示した際にリニアな発光特性となるように一般に0.45乗のγ特性にしたがって変換される。
【0237】
一方、本実施形態の画像表示装置の表示パネルは駆動電圧の印加時間により変調を施す場合、印加時間の長さに対しほぼリニアな発光特性を有しているため、入力映像信号を逆γ特性にもとづいて変換(以降逆γ変換とよぶ)する必要がある。
【0238】
図13に記載した逆γ処理部は、入力映像信号を逆γ変換するためのブロックである。
【0239】
本実施形態の逆γ処理部は、上記逆γ変換処理をメモリによって構成した。
【0240】
逆γ処理部は映像信号R、G、Bのビット数を8ビットとし、逆γ処理部の出力である映像信号Ra、Ga、Baのビット数を同じく8ビットとして、アドレス8ビット、データ8ビットのメモリを各色ごと用いることにより構成した(図15)。
【0241】
各メモリには図16に記載した逆γ特性を記憶させた。なお同図(a)は本変換テーブルの入力映像信号が0〜255の範囲の該テーブルに記載したデータである。また、同図(b)は入力画像データが0〜48の範囲を拡大して表示したものである。
【0242】
(データ配列変換部)
データ配列変換部9はRGBパラレルな映像信号であるRa,Ga,Baを表示パネルの画素配列に合わせてパラレル・シリアル変換する回路である。データ配列変換部9の構成は図17に示したようにRGB各色ごとのFIFO(FirstInFirstOut)メモリ2021R,2021G、2021Bとセレクタ2022から構成される。
【0243】
同図では図示していないが、FIFOメモリは水平画素数ワードのメモリを奇数ライン用と偶数ライン用の2本備えている。奇数行目の映像データが入力された際には、奇数ライン用のFIFOにデータが書き込まれる一方、偶数ライン用のFIFOメモリから一つ前の水平走査期間に蓄積された画像データが読み出される。偶数行目の映像データが入力された際には偶数ライン用のFIFOにデータが書き込まれる一方、奇数ライン用FIFOメモリから一つ前の水平期間に蓄積された画像データが読み出される。
【0244】
FIFOメモリから読み出されたデータは、セレクタにより表示パネルの画素配列にしたがって、パラレル・シリアル変換され、RGBのシリアル画像データSDataとして出力される。詳細については記載しないが、タイミング発生回路4からのタイミング制御信号に基づいて動作する。
【0245】
(加算器12)
加算器12は補正データ算出手段からの補正データCDと画像データDatb・チ算する手段である。加算を行うことにより画像データDataは補正が施され、画像データDoutとしてシフトレジスタへ転送される。
【0246】
なお、画像データDataと補正データCDを加算する際に、加算器でオーバーフローが起きる可能性があるが、
これに対し、本例ではオーバーフローを起こさないための構成として、画像データDataと補正データCDを加算した際の最大値に応じて、加算器のビット幅と、その後の変調手段のビット幅を決定した。
【0247】
より具体的には、本例の画像表示装置の場合、画像データがすべて255の画面の際に補正データが最大120になったため、
加算器の出力の最大値=255+120=375
となったため、加算器の出力ビット数を9ビット、変調手段のビット数も9ビットとして各部のビット数を決定した。
【0248】
また、オーバーフローがおきないようにするための別の構成としては、加算される補正データの最大値をあらかじめ見積もり、該最大値が加算されたときにオーバーフローがおきないように、画像データの取りえる範囲を予め小さくしておいてもよい。
【0249】
画像データの取りえる大きさを小さくするためには、たとえば、入力画像データをA/D変換する際に制限してもよいし、乗算器を設けて、入力された画像データに0以上1以下のゲインを乗算し、その大きさを制限してもよい。
【0250】
(遅延回路19)
データ配列変換部により並び替えが行われた画像データSDataは補正データ算出手段と遅延回路(遅延手段)19に入力される。補正データ算出手段の補正データ補間部はタイミング制御回路からの水平位置情報xと画像データSDb狽≠フ値を参照して、それらにあった補正データCDを算出する。
【0251】
遅延回路19は、補正データ算出にかかる時間を吸収するために設けられており、加算器で画像データに補正データが加算される際に、画像データにそれに対応した補正データが正しく加算されるよう遅延を行う手段である。同手段はフリップフロップを用いることにより構成できる。
【0252】
(シフトレジスタ、ラッチ回路)
補正データ補間部の出力である画像データDoutは、シフトレジスタ5により、シリアルなデータフォーマットから、各変調配線毎のパラレルな画像データID1〜IDNへとシリアル/パラレル変換されラッチ回路へ出力される。ラッチ回路では1水平期間が開始される直前にタイミング信号Dataloadにより、シフトレジスタからのデータをラッチする。ラッチ回路6の出力は、パラレルな画像データD1〜DNとして変調手段へと供給される。
【0253】
なお本実施形態では画像データID1〜IDN、D1〜DNはそれぞれ8ビットの画像データとした。これらの動作タイミングはタイミング発生回路4(図13)からのタイミング制御信号TSFT及びDataloadに基づいて動作する。
【0254】
(変調手段の詳細)
ラッチ回路6の出力であるパラレル画像データD1〜DNは変調手段8へと供給される。
【0255】
変調手段は、図18(a)に示したように、PWMカウンタと、各変調配線ごとにコンパレータとスイッチ(同図ではFET)を備えたパルス幅変調回路(PWM回路)である。
【0256】
画像データD1〜DNと変調手段の出力パルス幅の関係は、図18(b)のようなリニアな関係にある。
【0257】
同図(c)に変調手段の出力波形の例を3つ示す。
【0258】
同図において上側の波形は、変調手段への入力データが0の時の波形、
中央の波形は、変調手段への入力データが256の時の波形、
下側の波形は、変調手段への入力データが511の時の波形である。
【0259】
なお本例では変調手段への入力データD1〜DNのビット数は前述のように、オーバーフローしないことを考慮して、9ビットとした。
【0260】
なお、前述の説明では、変調手段の入力データが511のときは、一水平走査期間に相当するパルス幅の変調信号が出力されると記載した箇所があるが、詳細には同図(c)のように非常に短い時間ではあるがパルスの立ち上がる前と、立ち下がった後に駆動しない期間を設けタイミング的な余裕を持たせている。
【0261】
図19は、本発明の変調手段の動作を示すタイミングチャートである。
【0262】
同図において、Hsync水平同期信号、Dataloadはラッチ回路6へのロード信号、D1〜DNは前述の変調手段の列1〜Nへの入力信号、PwmstartはPWMカウンタの同期クリア信号、PwmclkはPWMカウンタのクロックである。また、XD1〜XDNは変調手段の第1〜第N列の出力を表している。
【0263】
同図にあるように1水平走査期間が始まると、ラッチ回路6は画像データをラッチするとともに変調手段へデータを転送する。
【0264】
PWMカウンタは、同図に示したように、Pwmstart、Pwmclkに基づいてカウントを開始し、カウント値が511になるとカウンタをストップしカウント値511を保持する。
【0265】
各列毎に設けられているコンパレータは、PWMカウンタのカウント値と各列の画像データを比較し、PWMカウンタの値が画像データ以上のときHighを出力し、それ以外の期間はLowを出力する。
【0266】
コンパレータの出力は、各列のスイッチのゲートに接続されており、コンパレータの出力がLowの期間は同図の上側(VPWM側)のスイッチがON、下側(GND側)のスイッチがOFFとなり、変調配線を電圧VPWMに接続する。
【0267】
逆にコンパレータの出力がHighの期間は、同図の上側のスイッチがOFFし、下側のスイッチがONするとともに、変調配線の電圧をGND電位に接続する。
【0268】
各部が以上のように動作することで、変調手段が出力するパルス幅変調信号は、図19のD1、D2、DNに示したような、パルスの立ち上がりが同期した波形となる。
【0269】
(補正データ算出手段)
補正データ算出手段は前述した補正データ算出方法により、電圧降下の補正データを算出する回路である。補正データ算出手段は図20に示すように離散補正データ算出部と補正データ補間部の2つのブロックから構成される。
【0270】
離散補正データ算出部では入力された映像信号から電圧降下量を算出し、電圧降下量から補正データを離散的に計算する手段である。同手段は計算量やハードウエア量を減少させるために、前述の縮退モデルの概念を導入して、補正データを離散的に算出する。
【0271】
離散的に算出された補正データは補正データ補間部(補正データ補間手段)により補間され、画像データの大きさやその水平表示位置xに適合した補正データCDが算出される。
【0272】
(離散補正データ算出部)
図21は本発明の離散補正データを算出するための離散補正データ算出部である。
【0273】
離散補正データ算出部は、以下に述べるように、画像データをブロックわけし、ブロックごとの統計量(点灯数)を算出するとともに、統計量から各ノードの位置における、電圧降下量の時間変化を計算する電圧降下量算出部としての機能と、各時間ごとの電圧降下量を発光輝度量に変換する機能、および発光輝度量を時間方向に積分して、発光輝度総量を算出する機能、およびそれらから離散的な基準点における、画像データの基準値に対する補正データを算出する手段である。
【0274】
同図において100a〜100cは点灯数カウント手段、101a〜101cは各ブロックごとの、各時刻における点灯数を格納するレジスタ群、102はCPU、103は式2及び3で記載したパラメータaijを記憶するためのテーブルメモリ(電圧降下量記憶手段)、104は計算結果を一時記憶するためのテンポラリレジスタ、105はCPUのプログラムが格納されているプログラムメモリ、111は、電圧降下量を放出電流量に変換する変換データが記載されたテーブルメモリ、106は、前述した離散補正データの計算結果を格納するためのレジスタ群である。
【0275】
点灯数カウント手段100a〜100cは、同図(b)に記載したようなコンパレータと加算器などから構成されている。映像信号Ra,Ga,Baはそれぞれコンパレータ107a〜cに入力され、逐次Cvalの値と比較される。
【0276】
なお、Cvalは前述してきた画像データに対して設定した、基準値に相当する。
【0277】
コンパレータ107a〜cはCvalと画像データの比較を行い画像データの方が大きければHighを出力し小さければLowを出力する。
【0278】
コンパレータの出力は加算器108及び109により互いに足し算され、さらに加算器110によりブロックごとに加算をおこない、ブロックごとの加算結果を各々のブロックごとの点灯数としてレジスタ群101a〜cへと格納する。
【0279】
点灯数カウント手段100a〜cにはコンパレータの比較値Cvalとしてそれぞれ0、64、128、192が入力されている。
【0280】
結果として、点灯数カウント手段100aは画像データのうち、0より大きい画像データの個数をカウントしそのブロックごとの総計をレジスタ101aに格納する。
【0281】
同様に、点灯数カウント手段100bは画像データのうち、64より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ101bに格納する。
【0282】
同様に、点灯数カウント手段100cは画像データのうち、128より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ101cに格納する。
【0283】
同様に、点灯数カウント手段100dは画像データのうち、192より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ101d格納する。
【0284】
ブロックごと、時間ごとの点灯数カウントされると、CPUはテーブルメモリ103に格納されたパラメータテーブルaijを随時読み出して、式2〜5に従い、電圧降下量を計算し、計算結果をテンポラリレジスタ104に格納する。
【0285】
本例ではCPUに式2の計算を円滑におこなうための積和演算機能を設けた。
【0286】
式2に挙げた演算を実現する手段としては、CPUで積和演算を行わないでもよく、例えば、その計算結果をメモリに入れておいてもよい。
【0287】
すなわち、各ブロックの点灯数を入力とし、考えられるすべての入力パターンに対し、各ノード位置の電圧降下量をメモリに記憶させておいても構わない。
【0288】
電圧降下量の計算が完了するとともに、CPUはテンポラリレジスタ104から、各時間、各ブロックごとの電圧降下量をよみだし、テーブルメモリ2(111)を参照して、電圧降下量を放出電流量に変換し、式6〜16に従って、離散補正データを算出した。
【0289】
計算した離散補正データは、レジスタ群106に格納した。
【0290】
(補正データ補間部)
補正データ補間部は画像データの表示される位置(水平位置)及び、画像データの大きさに適合した補正データを算出するための手段である。同手段は離散的に算出された補正データを補間することにより、画像データの表示位置(水平位置)及び、画像データの大きさに応じた補正データを算出する。
【0291】
図22は補正データ補間部を説明するための図である。
【0292】
同図において123は画像データの表示位置(水平位置)xから、補間に用いる離散補正データのノード番号n及びn+1を決定するためのデコーダであり、124は画像データの大きさから、式17〜式19のkおよびk+1を決定するためのデコーダである。
【0293】
また、セレクタ125〜128は、離散補正データを選択して、直線近似手段に供給するためのセレクタである。
【0294】
また、121〜123は、それぞれ式17〜19の直線近似を行うための直線近似手段である。
【0295】
図23に直線近似手段121の構成例を示す。一般に直線近似手段は式17〜19の演算子にあらわされるように、減算器、積算器、加算器、割り算器などによって構成可能である。
【0296】
しかし、望ましくは離散補正データを算出するノードのノードの間の列配線本数や、離散補正データを算出する画像データ基準値の間隔(すなわち電圧降下を算出する時間間隔)が2のべき乗になるように構成するとハードウエアを非常に簡単に構成できるというメリットがある。それらを2のべき乗に設定すれば、図23に示した割り算器において、Xn+1−Xnは2のべき乗の値となり、ビットシフトすればよい。
【0297】
Xn+1−Xnの値がいつも一定の値であって、2のべき乗で表される値であるならば、加算器の加算結果をべき乗の乗数分だけシフトして出力すればよく、あえて割り算器を作製する必要がない。
【0298】
またこれ以外の箇所でも離散補正データを算出するノードの間隔や、画像データの間隔を2のべき乗とすることにより、たとえばデコーダ123〜124を簡単に作製することが可能となるとともに、図23の減算器で行っている演算を簡単なビット演算に置き換えることができるなど、非常にメリットが多い。
【0299】
(各部の動作タイミング)
図24に各部の動作タイミングのタイミングチャートを示す。
【0300】
なお、同図においてHsyncは水平同期信号、DotCLKはタイミング発生回路の中のPLL回路により水平同期信号Hsyncから作成したクロック、R、G、Bは入力切り替え回路からのディジタル画像データ、Dataはデータ配列変換後の画像データ、Doutは電圧降下補正を施された画像データ、TSFTはシフトレジスタ5へ画像データDoutを転送するためのシフトクロック、Dataloadはラッチ回路6へデータをラッチするためのロードパルス、Pwmstartは前述のパルス幅変調の開始信号、変調信号XD1は変調配線1へ供給されるパルス幅変調信号の一例である。
【0301】
1水平期間の開始とともに、入力切り替え回路からディジタル画像データRGBが転送される。同図では水平走査期間Iにおいて、入力される画像データをR_I、G_I、B_Iで表すと、それらは、データ配列変換回路9では1水平期間の間、画像データを蓄えられ、水平走査期間I+1において、表示パネルの画素配置に合わせてディジタル画像データData_Iとして出力される。
【0302】
R_I,G_I,B_Iは、水平走査期間Iにおいて補正データ算出手段に入力される。同手段では、前述した点灯数をカウントし、カウントの終了とともに、電圧降下量が算出される。
【0303】
電圧降下量が算出されるのにつづいて、離散補正データが算出され、算出結果がレジスタに格納される。
【0304】
走査期間I+1に移り、データ配列変換部から、1水平走査期間前の画像データData_Iが出力されるのに同期して、補正データ補間部では離散補正データが補間され、補正データが算出される。補間された補正データは、階調数変換部15で直ちに階調数変換を施され、加算器12に供給される。
【0305】
加算器12では、画像データDataと補正データCDzを順次加算し、補正された画像データDoutをシフトレジスタへ転送する。シフトレジスタはTsftにしたがって、一水平期間分の画像データDoutを記憶するとともにシリアル・パラレル変換をおこなってパラレルな画像データID1〜IDNをラッチ回路6に出力する。ラッチ回路6はDataloadの立ち上がりにしたがってシフトレジスタからのパラレル画像データID1〜IDNをラッチし、ラッチされた画像データD1〜DNをパルス幅変調手段8へと転送する。
【0306】
パルス幅変調手段8は、ラッチされた画像データに応じたパルス幅のパルス幅変調信号を出力する。本実施形態の画像表示装置では、結果として、変調手段が出力するパルス幅は、入力された画像データに対し、2水平走査期間分おくれて表示される。
【0307】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【0308】
また、離散的に補正データを算出し、離散的に計算した点と点の間はそれを補間して求めることにより、補正データを非常に簡単に計算させることができ、さらに非常に簡単なハードウエアでそれを実現できるなど、非常に優れた効果があった。
【0309】
(ノードの位置及び、画像データ基準値の好ましい設定間隔について)
上述の例では、説明を簡単化する意味もあり、ブロックを4つとした例を示してきた。電圧降下量や離散補正データを算出する位置であるノードはブロックの境界位置の5つの点で表される。しかし補正データを精度よく計算するためには、ブロックやノードの数としては、多ければ多いほど前述した直線近似による誤差が少なくなるため、好ましいが、その一方で計算量が増加することは言うまでもない。
【0310】
一方、限られたブロック数、ノード数で、誤差を少なくするための手法としては、電圧降下量や補正データの変化の大きい箇所はブロックや、ノードの間隔を細かく設定し、逆に電圧降下量や補正データの変化の小さい箇所は、ブロックや、ノードを設定する間隔を荒くすることが好ましい。このようにノードやブロックを設定すれば、前述した直線近似を行っても誤差を少なく、かつ少ない計算量で計算ができるという点で非常に好ましい。
【0311】
図25(a)は走査配線の両側に走査回路を備えた場合に画面に全白を表示した際の補正画像データを計算した計算結果の例である。
【0312】
理想的な計算結果としては同図の点線にあるような曲線として計算されることが好ましいが、本発明では縮退化を行って計算しているため、実際には、図中○マークで記載した、ノードの位置において離散補正画像データが算出されており、その中間の位置に置いては、隣接するノードとノードの補正画像データを直線近似して計算していることについては先に述べた。
【0313】
この場合、ノードの位置としては図25(a)の点線の勾配の大きい、画面の左右両端に近いほど、ノードの設定間隔を細かくし、画面の中央ほどノードの設定間隔を荒くすれば、限られた計算量のなかで直線補間を行うことによる計算誤差を低減することができ、好ましかった。
【0314】
図25(b)は走査配線の片側にのみ、走査回路を備えた場合に、画面に全白を表示した際の補正画像データを計算した計算結果の例である。
【0315】
このような場合でも、変化の大きい画面の左側(走査回路のある側)ほどノードの設定間隔を細かくし、画面の右側(走査回路のない側)ほどブロックや、ノードの設定間隔を荒くすることで、少ない計算量で精度のよい計算を行うことができるなど、好ましかった。
【0316】
なおこの場合も、隣接するノードとノードの間隔は2のべき乗に選択したほうが補間回路でのハードウエア量を少なくできるため、好ましいことはいうまでもない。
【0317】
また、前述した、画像データ基準値を設定する間隔においては、画像データの大きさによって、以下のように設定することが好ましかった。
【0318】
とくに画像データの小さい箇所では、画像データ自体の大きさが小さいため、補正データを算出した際の誤差により受ける影響が目立ちやすいという特徴がある。またこれと逆に、画像データの大きさが大きい箇所では、画像データの大きさ自体が大きいため、補正データを算出した際の誤差による影響は目立ちにくい。
【0319】
このような特徴を鑑みて、補正の誤差を減らすという観点では、画像データの小さい領域において、画像データ基準値を設定する間隔を細かく設定し、逆に、画像データの大きさの大きい領域においては、画像データ基準値を設定する間隔を荒く設定することが好ましかった。
【0320】
より具体的には、本発明者らは、画像データ基準値として、0、2、4、6、8、16、32、48、64、96、128、192、256を選択して計算を行ったところ、非常に好ましかった。
【0321】
なおこの場合も隣接する画像データ基準値との間の間隔は、2のべき乗に選択することで計算を行うための補間回路のハードウエアを小さくできるため(割り算器などをビットシフト回路に置き換えることが可能。)非常に好ましかった。
【0322】
(第2の実施形態)
第1の実施形態では、入力画像データに対し、離散的な画像データの基準値を設定するとともに、行配線上に基準点を設定し、該基準点における、画像データ基準値の大きさの画像データに対する補正データを算出していた。
【0323】
さらに離散的に算出された補正データを補間することにより、入力された画像データの水平表示位置と、その大きさに応じた補正データを算出し、画像データと加算することにより、補正を実現していた。
【0324】
一方、上述の構成とは別に下記の構成によっても同様な補正が行える。
【0325】
離散的な水平位置と、画像データ基準値に対する、画像データの補正結果(すなわち前記離散補正データと画像データ基準値の和:すなわち補正画像データ)を算出し、
さらに離散的に算出された補正結果を補間し、入力された画像データの水平表示位置と、その大きさに応じた補正結果を算出し、その補正結果に応じて変調を行ってもよい。
【0326】
この構成では、離散的な計算の際に、画像データと補正データの加算された結果として算出されるため、補間後に画像データと補正データの加算を行う必要はない。
【0327】
【発明の効果】
以上説明したように、本発明の画像表示装置によれば、従来からの課題であった、走査配線上の電圧降下による表示画像の劣化を改善することができた。
【0328】
また、いくつかの近似を導入したことにより、電圧降下を補正するための、画像データの補正量を簡単に計算することができ、非常に簡単なハードウエアでそれを実現することができるなど、非常に優れた効果があった。
【0329】
また、表示画像の違和感についても低減することができるなどの優れた効果があった。
【図面の簡単な説明】
【図1】本発明の実施形態に係る画像表示装置の概観を示す図である。
【図2】表示パネルの電気的な接続を示す図である。
【図3】表面伝導型放出素子の特性を示す図である。
【図4】表示パネルの駆動方法を示す図である。
【図5】電圧降下の影響を説明する図である。
【図6】本発明の実施形態の縮退モデルを説明する図である。
【図7】離散的に算出した電圧降下量を示すグラフである。
【図8】離散的に算出した放出電流の変化量を示すグラフである。
【図9】本発明の実施形態の補正データの算出方法を説明するための図である。
【図10】画像データの大きさが128の場合の補正データの算出例を示す図である。
【図11】画像データの大きさが192の場合の補正データの算出例を示す図である。
【図12】本発明の実施形態の補正データの補間方法を説明するための図である。
【図13】本発明の実施形態の補正回路を内蔵した画像表示装置の概略構成を示すブロック図である。
【図14】本発明の実施形態に係る画像表示装置の走査回路の構成を示すブロック図である。
【図15】本発明の実施形態に係る画像表示装置の逆γ処理部の構成を示すブロック図である。
【図16】本発明の実施形態に係る画像表示装置の逆γ処理部の入出力特性を示す図である。
【図17】本発明の実施形態に係る画像表示装置のデータ配列変換部の構成を示すブロック図である。
【図18】本発明の実施形態に係る画像表示装置の変調手段の構成及び動作を説明する図である。
【図19】本発明の実施形態に係る画像表示装置の変調手段のタイミングチャートである。
【図20】本発明の実施形態に係る画像表示装置の補正データ算出手段の構成を示すブロック図である。
【図21】本発明の実施形態に係る画像表示装置の離散補正データ算出部の構成を示すブロック図である。
【図22】本発明の実施形態の補正データ補間部の構成を示すブロック図である。
【図23】本発明の実施形態の直線近似手段の構成を示すブロック図である。
【図24】本発明の実施形態に係る画像表示装置のタイミングチャートである。
【図25】本発明の実施形態のノードの設定する間隔について説明するための図である。
【図26】従来の画像表示装置の構成を示すブロック図である。
【符号の説明】
1 表示パネル
2 走査回路
8 パルス幅変調手段
12 加算器
14 補正データ算出手段
17 逆γ処理部
19 遅延回路
100a〜100c 点灯数カウント手段
101a〜101c レジスタ群
103 テーブルメモリ
111 テーブルメモリ2
107a〜107c コンパレータ
123〜124 デコーダ
1001 基板
1002 冷陰極素子
1003 行配線(走査配線)
1004 列配線(変調配線)
1007 フェースプレート
1008 蛍光膜
2122 加算器
Claims (13)
- マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段と、を有しており、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。 - マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段と、を有しており、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。 - 前記基準位置は前記複数の各領域の境界または前記複数の各領域の中央に位置することを特徴とする請求項1又は2に記載の画像表示装置。
- マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段とを有し、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された1水平走査期間の各々の時間領域における発光輝度量の総和が、前記電圧降下がない場合と同じになるように前記各々の時間領域を伸長し、伸長された時間を積算して、前記補正画像データを算出するものであり、
前記変調手段は、前記補正画像データ補間部が算出した補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。 - マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段とを有し、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された前記画像データの複数の領域において、前記画像形成素子により放出される発光輝度量の総和が電圧降下がない場合と同じになるように各々の領域を伸長し、伸長されたデータを積算して、前記補正画像データを算出するものであり、
前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。 - マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、
演算手段と、
前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、
前記補正データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、
前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、
前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。 - マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、
演算手段と、
前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、
前記補正データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、
前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、
前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。 - 前記演算手段は、加算器であることを特徴とする請求項6又は7に記載の画像表示装置。
- 前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることを特徴とする請求項1乃至8のいずれか1項に記載の画像表示装置。
- 前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることを特徴とする請求項1乃至9のいずれか1項に記載の画像表示装置。
- 前記電子放出素子は、表面伝導型放出素子であることを特徴とする請求項10に記載の画像表示装置。
- マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出ステップと、
前記列配線に印加する変調信号を出力する変調ステップと、を有しており、
前記補正画像データ算出ステップは、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する補正画像データを算出するステップと、
前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値 以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出するステップと、を有しており、
前記変調ステップでは、前記補間して算出するステップで算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置の制御方法。 - マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出ステップと、
演算ステップと、
前記演算ステップの出力に基づいて前記列配線に印加する変調信号を出力する変調ステップとを有しており、
前記補正データ算出ステップは、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する離散的な補正データを算出するステップと、
前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出するステップと、を有しており、
前記演算ステップでは、前記画像データと前記補間して算出するステップで算出した前記補正データとを演算することを特徴とする画像表示装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002170569A JP3715948B2 (ja) | 2001-06-14 | 2002-06-11 | 画像表示装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-180897 | 2001-06-14 | ||
JP2001180897 | 2001-06-14 | ||
JP2001357275 | 2001-11-22 | ||
JP2001-357275 | 2001-11-22 | ||
JP2002170569A JP3715948B2 (ja) | 2001-06-14 | 2002-06-11 | 画像表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003223131A JP2003223131A (ja) | 2003-08-08 |
JP2003223131A5 JP2003223131A5 (ja) | 2005-10-27 |
JP3715948B2 true JP3715948B2 (ja) | 2005-11-16 |
Family
ID=27761179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002170569A Expired - Fee Related JP3715948B2 (ja) | 2001-06-14 | 2002-06-11 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3715948B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008170970A (ja) * | 2006-12-13 | 2008-07-24 | Canon Inc | 画像表示装置及び画像表示装置の駆動方法 |
US8085282B2 (en) | 2006-12-13 | 2011-12-27 | Canon Kabushiki Kaisha | Image display apparatus and driving method of image display apparatus |
JP2009210600A (ja) | 2008-02-29 | 2009-09-17 | Canon Inc | 画像表示装置とその補正回路、および、画像表示装置の駆動方法 |
JP2009210599A (ja) | 2008-02-29 | 2009-09-17 | Canon Inc | 画像表示装置とその補正回路、および、画像表示装置の駆動方法 |
-
2002
- 2002-06-11 JP JP2002170569A patent/JP3715948B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003223131A (ja) | 2003-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3893341B2 (ja) | 画像表示装置及び画像表示装置の調整方法 | |
US7755579B2 (en) | Image display apparatus | |
US7009627B2 (en) | Display apparatus, and image signal processing apparatus and drive control apparatus for the same | |
US7292236B2 (en) | Display driving method and display apparatus utilizing the same | |
US7315314B2 (en) | Image display apparatus | |
JP4072445B2 (ja) | 画像表示装置 | |
JP3927900B2 (ja) | 表示装置 | |
JP3715947B2 (ja) | 画像表示装置 | |
JP3715948B2 (ja) | 画像表示装置 | |
JP3793073B2 (ja) | 表示装置 | |
JP2003167542A (ja) | 画像表示装置及び画像表示方法 | |
JP4072426B2 (ja) | 画像表示装置 | |
JP2003022044A (ja) | 画像表示装置 | |
JP2003195798A (ja) | 画像表示装置及び画像表示方法 | |
JP2003162249A (ja) | 画像表示装置及び画像表示方法 | |
JP2002229506A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2003029693A (ja) | 画像表示装置及びその表示方法 | |
JP2003029689A (ja) | 画像表示装置及びその表示方法 | |
JP2003029695A (ja) | 画像表示装置及びその表示方法 | |
JP2002366080A (ja) | 画像表示装置および画像表示装置の駆動方法 | |
JP2003029694A (ja) | 画像表示装置及びその表示方法 | |
JP2003157040A (ja) | 画像表示装置及び画像表示方法 | |
JP4194641B2 (ja) | 表示装置 | |
JP2003195797A (ja) | 画像表示装置及び画像表示方法 | |
JP2003167546A (ja) | 画像表示装置及び画像表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |