JP3712135B2 - 情報記録装置、情報再生装置、および情報記録媒体 - Google Patents
情報記録装置、情報再生装置、および情報記録媒体 Download PDFInfo
- Publication number
- JP3712135B2 JP3712135B2 JP00690395A JP690395A JP3712135B2 JP 3712135 B2 JP3712135 B2 JP 3712135B2 JP 00690395 A JP00690395 A JP 00690395A JP 690395 A JP690395 A JP 690395A JP 3712135 B2 JP3712135 B2 JP 3712135B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error correction
- information
- bits
- information recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/0045—Recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Optical Record Carriers And Manufacture Thereof (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、例えば光ディスクなどにディジタル情報を記録する場合に用いて好適な情報記録装置、情報再生装置、並びに情報記録媒体に関する。
【０００２】
【従来の技術】
本件出願人は、特願平３−１６７５８５号として、例えば光ディスクなどに、情報ピットの前方、または後方エッジの位置を、記録するディジタル情報に対応して所定の基準位置からステップ状にシフトすることにより、複数ビット単位のディジタル情報（多値の情報）を１つの情報ピットに割り当てて記録することを先に提案している。この記録再生方法によれば、ピット長およびピットエッジの位置の変化を非常に高い精度で検出可能であるので、これまで不可能であると考えられていた微小な変化でディジタル情報を記録することが可能となり、その結果、これまで以上の高密度記録化を実現することができる。
【０００３】
ここで、図２７は、本件出願人が先に提案したエッジの位置をステップ状にシフトすることにより、ディジタル情報を記録する原理を示している。記録時においては、同図に示すように、記録するディジタル情報に対応してＰＷＭ変調した記録信号（図２７（Ｂ））を生成し、そのゼロクロス時における長さに対応するピット（図２７（Ａ））を形成する。このようにすると、ピットのエッジの位置が基準クロック（図２７（Ｃ））で示す位置からステップ状に変化する。この変化量に応じて、１つのエッジについて、例えば０乃至７の８段階（３ビット）などの所定数の段階（多値）のデータ（情報）を記録することができる。
【０００４】
次に、図２８は、このようにして記録した信号を再生する原理を示している。再生時においては、まず、例えば光ディスクなどの情報記録媒体より再生したＲＦ信号（再生信号）（図２８（Ａ））を大きく増幅して、２値化ＲＦ信号（図２８（Ｂ））を得る。また、情報を記録した光ディスクにはクロックピットが形成されているから、これを基準として基準クロック（図２８（Ｃ））を生成し、この基準クロックに同期して、さらに鋸歯状波信号（図２８（Ｄ））を生成する。そして、この鋸歯状波信号と２値化ＲＦ信号とがクロスするタイミングを検出することにより、情報ピットのエッジの位置を検出する。
【０００５】
なお、上述の再生原理では、鋸歯状波信号で情報ピットのエッジの出現タイミングを検出することになるが、この場合、そのタイミングを読み取るための構成が複雑になるおそれがある。そこで、これを防止するため、本件出願人は、特願平５−２０８７６号として、次のような情報ピットの形成方法を提案している。
【０００６】
即ち、この形成方法においては、光ディスクを光ビームで走査することにより、情報ピットに対応した再生信号を得る再生光学系（光ピックアップ）の伝達特性に応じて決まる再生信号の過渡期間（再生信号が定常状態にない期間）である立ち上がり期間ｔｒまたは立ち下がり期間ｔｆ（図２８（Ａ））よりも短い所定のシフト期間に相当する範囲内で、情報ピットのエッジの位置をずらすようになされている。
【０００７】
ここで、再生光学系の伝達特性は、その伝達関数（ＯＴＦ（Optical Transfer Function））の絶対値であるＭＴＦ（Modulation Transfer Function）によって規定され、このＭＴＦは、再生光学系を構成するレンズの開口率ＮＡと、そこから発せられる光ビームの波長λに依存する。
【０００８】
上述の形成方法によれば、過渡期間における１サンプルのタイミングでＲＦ信号のレベルを検出することで、情報ピットのエッジの位置に対応する情報を得ることができる。
【０００９】
ここで、上述の記録方法を、以下、適宜、ＳＣＩＰＥＲ（Single Carrior Independent Pit Edge Recording）方式という。
【００１０】
ところで、光ディスクからの再生信号には、通常、ディスク表面の小さな欠陥などのディフェクトによる読み取り誤りが含まれる。そこで、このようなディフェクトによる誤りが含まれていても、正しいデータを得ることができるように、誤り訂正符号が用いられる。
【００１１】
例えばＣＤなどでは、１バイト単位で情報の記録が行われており、従って復号も１バイト単位で行われるため、誤り訂正符号としては、１バイト単位のデータを訂正するものが用いられている。
【００１２】
【発明が解決しようとする課題】
一方、上述のＳＣＩＰＥＲ方式では、情報ピットのエッジ位置を微妙にシフトして情報の記録を行っているため、ＲＦ信号に、情報ピットのエッジ変動に起因するノイズや、電気系（電気検出系）のサーマルノイズなどが加わると、そのレベルが若干のずれ、隣接するエッジ位置に対応する情報に復号されるような誤りが生じるおそれがある。
【００１３】
そこで、ディフェクトだけでなく、ノイズを主原因とする誤り訂正のために、上述したような誤り訂正符号を用いる方法がある。
【００１４】
しかしながら、上述したようなＲＦ信号の僅かなレベルの変動により生じる誤りは、ほとんどの場合、１ビットあるいは数ビットの誤りであると考えられる。このような高々数ビットの誤りの訂正のために、上述したような１バイト単位で誤り訂正を行う誤り訂正符号を用いたのでは、即ち数ビットの誤りを１バイトの誤りとして扱って誤り訂正符号を設計したのでは、その符号量が多くなり、実質的なデータの記録密度が大きく低下することとなる。
【００１５】
本発明は、このような状況に鑑みてなされたものであり、ＲＦ信号の僅かなレベル変動により生じるビット誤りを、効率良く訂正することができるようにするものである。
【００２２】
【課題を解決するための手段】
本発明の情報記録装置は、ディジタル情報を所定の複数ビット単位で記録する情報記録装置において、所定の複数ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、所定の複数ビット単位のディジタル情報のうちの所定のビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、所定のビットに応じたマッピングを行い、その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する所定の複数ビット単位のディジタル情報を、そのうちの他の所定のビットに応じてマッピングすることを繰り返すことにより、２次元平面上の座標点に、所定の複数ビット単位のディジタル情報を割り当て、所定の複数ビット単位のディジタル情報に対応する座標点のｘ座標およびｙ座標を記録することを特徴とする。
【００２３】
この情報記録装置においては、所定の複数ビット単位のディジタル情報の一部のビットに対する誤り訂正符号をあらかじめ付加させることができる。また、誤り訂正符号が付加されたビットに応じたマッピングを優先して最初の方に行わせることができる。さらに、所定の複数ビット単位のディジタル情報のうちの所定の１つのビットに対する誤り訂正符号をあらかじめ付加させ、そのビットに応じたマッピングを最初に行わせることができる。また、所定の複数ビット単位のディジタル情報のうちの所定の２つのビットそれぞれに対する誤り訂正符号をあらかじめ付加させ、その２つのビットそれぞれに応じたマッピングを最初とその次に行わせることができる。さらに、所定の複数ビット単位のディジタル情報のうちの所定の２つのビットそれぞれに対する誤り訂正符号の誤り訂正能力が異なる場合、誤り訂正能力の高い誤り訂正符号が付加されたビットに応じたマッピングを最初に行わせることができる。また、誤り訂正符号は、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号または畳み込み符号とすることができる。さらに、座標点のｘ座標またはｙ座標に対応して、情報記録媒体に形成する情報ピットの立ち上がりエッジまたは立ち下がりエッジの位置、深さ、または、高さを、それぞれステップ上にずらすことができる。
【００２４】
本発明の情報再生装置は、請求項１乃至７のいずれかに記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生することを特徴とする。また、情報ピットの立ち上がりエッジまたは立ち下がりエッジの位置、深さ、または、高さは、座標点のｘ座標またはｙ座標に対応して、それぞれステップ上にずらされているようにすることができる。
【００２５】
請求項３に記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生する情報再生装置においては、情報記録媒体から、ｘおよびｙ座標に対応する再生信号を再生する再生手段（例えば、図１８に示すピックアップ２２など）と、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、その後、前回の復号に用いた座標点のうちの、誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施すことを、誤り訂正符号が付加されたディジタル情報の一部のビットすべての復号が終了するまで繰り返し、最後の復号に用いた座標点のうちの、その最後の復号により得られたビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号を復号する復号手段（例えば、図１８に示す誤り訂正回路３５など）とを備えることができる。
【００２６】
請求項４に記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生する情報再生装置においては、情報記録媒体から、ｘおよびｙ座標に対応する再生信号を再生する再生手段（例えば、図１８に示すピックアップ２２など）と、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、そのビットの復号に用いた座標点のうちの、誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号を復号する復号手段（例えば、図１８に示す誤り訂正回路３５など）とを備えることができる。
【００２７】
請求項５または６に記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生する情報再生装置においては、情報記録媒体から、ｘおよびｙ座標に対応する再生信号を再生する再生手段（例えば、図１８に示すピックアップ２２など）と、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされた第１のビットを復号し、その第１のビットに対して、誤り訂正符号による誤り訂正を施し、第１のビットの復号に用いた座標点のうちの、第１のビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされた第２のビットを復号し、その第２のビットに対して、誤り訂正符号による誤り訂正を施し、第２のビットの復号に用いた座標点のうちの、第２のビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号を復号する復号手段（例えば、図１８に示す誤り訂正回路３５など）とを備えることができる。
【００２８】
この情報再生装置においては、誤り訂正符号を、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号または畳み込み符号とすることができる。
【００２９】
本発明の情報記録媒体は、請求項８に記載の情報記録装置によってディジタル情報が記録されたことを特徴とする。
【００３１】
【作用】
本発明の情報記録装置においては、所定の複数ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、所定の複数ビット単位のディジタル情報のうちの所定のビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、所定のビットに応じたマッピングを行い、その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する所定の複数ビット単位のディジタル情報を、そのうちの他の所定のビットに応じてマッピングすることを繰り返すことにより、２次元平面上の座標点に、所定の複数ビット単位のディジタル情報を割り当て、所定の複数ビット単位のディジタル情報に対応する座標点のｘ座標およびｙ座標が記録される。従って、再生時にＲＦ信号のレベルが変動しても、後の方で行われたマッピングの対象となったビットには、ほとんど誤りが生じなくなるので、最初の方に行われたマッピングの対象となったビットに誤り訂正符号を付加しておくだけで済み、記録容量の大きな低下を防止することができる。
【００３２】
本発明の情報再生装置においては、請求項１乃至７のいずれかに記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報が再生される。即ち、例えば情報記録媒体から、ｘおよびｙ座標に対応する再生信号が再生される。そして、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットが復号され、そのビットに対して、誤り訂正符号による誤り訂正が施される。その後、前回の復号に用いた座標点のうちの、誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施すことが、誤り訂正符号が付加されたディジタル情報の一部のビットすべての復号が終了するまで繰り返され、最後の復号に用いた座標点のうちの、その最後の復号により得られたビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号が復号される。従って、ＲＦ信号（再生信号）のレベル変動によるビット誤りを防止することができる。
【００３３】
本発明の情報記録媒体においては、請求項８に記載の情報記録装置によってディジタル情報が記録されているので、その再生時において、ＲＦ信号の僅かなレベル変動により生じるビット誤りを、効率良く訂正することが可能となる。
【００３４】
【実施例】
図１は、本発明の情報記録装置の一実施例の構成を示すブロック図である。この情報記録装置においては、例えば、前述したＳＣＩＰＥＲ方式で、光ディスクに情報が記録されるようになされている。
【００３５】
情報源発生回路１は、光ディスクに記録するディジタル情報を発生するようになされている。誤り訂正回路２は、主としてディスク上の欠陥（ディフェクト）に起因するビット誤りを訂正するための誤り訂正符号を演算するようになされている。ビット数変換回路３は、誤り訂正回路２から供給されるデータの１単位の区切りを変換するようになされている。誤り訂正回路４は、主としてノイズなどによるビット誤りを訂正するための誤り訂正符号を演算するようになされている。なお、誤り訂正回路４には、タイミングコントローラ６より所定のタイミング信号が供給されるようになされており、誤り訂正回路４は、このタイミング信号に対応して動作するようになされている。
【００３６】
スイッチ５は、タイミングコントローラ６に制御され、誤り訂正回路４または固定パターン発生回路７のいずれかの出力端子を選択するようになされている。このスイッチ５が所定のタイミングで切り換えられることにより、誤り訂正回路４および固定パターン発生回路７の出力が、時分割多重されて、エッジ変調回路８に供給されるようになされている。
【００３７】
タイミングコントローラ６は、スイッチ５の切り換え制御を行うとともに、所定のタイミング信号（ＳＬＣＴ１，ＳＬＣＴ２，ＲＳＴ１，ＲＳＴ２）を生成し、誤り訂正回路４に供給するようになされている。固定パターン発生回路７は、例えばクロック情報や、バイアス変動、ゲイン変動などの変動を除去するためのパターンである固定パターンを発生するようになされている。エッジ変調回路８は、スイッチ５を介して、誤り訂正回路４または固定パターン発生回路７からのデータに対応して、キャリアとしての所定のパルスをピットエッジ変調して出力するようになされている。
【００３８】
次に、その動作について説明する。情報源発生回路１からは、例えば曲（音楽）などのオーディオ信号（音楽信号）をディジタル化したディジタル信号（ディジタル情報）が発生され、誤り訂正回路２に供給される。誤り訂正回路２では、例えばＣＤで用いられているものと同様の誤り訂正符号が計算される。即ち、誤り訂正回路２では、例えば高いランダムエラー訂正能力を有する誤り訂正符号であるリードソロモン符号と、バーストエラーをインタリーブによりランダムエラーに変換する手段を組み合わせたＣＩＲＣ（Cross Interleave Reed-Solomon Code）が計算される。
【００３９】
ここで、このＣＩＲＣは、主としてディスク上の欠陥（ディフェクト）に起因するビット誤りを訂正するためのもので、８ビット（１バイト）単位で演算される。
【００４０】
そして、この誤り訂正符号（ＣＩＲＣ）は、情報源発生回路１より供給されたディジタル信号に付加される。即ち、誤り訂正回路２では、例えば２４バイトのディジタル信号に、８バイトの誤り訂正符号が付加され、３２バイトのデータとされる。さらに、誤り訂正回路２においては、その３２バイトのデータに、例えば曲順や演奏時間などを表すサブコード情報が付加され、図２に示すように、３３バイト（２６４ビット）のデータとされる。
【００４１】
ここで、誤り訂正符号（ＣＩＲＣ）は、上述のように８ビットの幅を有するため、誤り訂正回路２から出力される３３バイトのデータは、図２に示したように８ビットが１単位とされている。一方、後述するように、ディスクには、例えば６ビット単位でデータが記録される（１つのピットには６ビットの情報が割り当てられる）。
【００４２】
そこで、ビット数変換回路３では、８ビット単位のデータが６ビット単位のデータに変換される。即ち、８ビット単位の３３バイトのデータは、ビット数変換回路３に供給され、そこで、例えば図３に示すような、３５個の６ビット単位のデータ、並びに６個の５ビット単位のデータおよび４ビット単位のデータにビットの区切りが変換される。なお、ここでは、３３バイト（２６４ビット）のデータを、順次、６ビットずつ３５列だけ縦（上から下方向、または下から上方向）に並べ、さらに５ビットずつ６列だけ縦に並べ、その後４ビットずつ６列だけ縦に並べて、図３に示したようなデータに変換するものとする。但し、その他、例えば横方向（右から左方向、または左から右方向）にデータを並べることなどによって変換を行うことも可能である。
【００４３】
ここで、以下、図３に示した変換後のデータの最上段のビットをＭＳＢと、最下段のビットをＬＳＢとし、また、６ビット単位のデータの各ビットを、ＬＳＢからＭＳＢ方向に、それぞれ第０乃至第５ビットとする。
【００４４】
図３に示したように、ビット数変換回路３による変換後は、６個の５ビット単位のデータおよび４ビット単位のデータがあるので、これらを６ビット単位のデータとみなすと、１２個の６ビット単位のデータの第０ビット（ＬＳＢ）と、６個の６ビット単位のデータの第１ビットは、いわば空白とされている。この空白部分には、後段の誤り訂正回路４において、６ビット単位のデータのうちの一部のビットとしての、第０および第１ビットに対する誤り訂正符号が付加される。
【００４５】
即ち、上述したように６ビット単位のデータとされた３３バイトのデータは、ビット数変換回路３から誤り訂正回路４に供給される。誤り訂正回路４では、上述の空白部分に、１ビット単位の誤りを訂正する誤り訂正符号としての、例えばＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号が付加される。なお、このＢＣＨ符号は、主としてノイズなどによりＲＦ信号のレベルが変動することを原因とするビット誤りを訂正するためのものである。
【００４６】
図４は、誤り訂正回路４の詳細構成例を示している。同図において、左半分の部分は、第０ビットに対する誤り訂正符号（ＢＣＨ符号）を生成するようになされており、また右半分の部分は、第１ビットに対する誤り訂正符号（ＢＣＨ符号）を生成するようになされている。
【００４７】
ここで、図３に示した３３バイトのデータが、誤り訂正回路４に供給される前に、タイミングコントローラ６は、リセット信号ＲＳＴ１およびＲＳＴ２を出力するようになされている。このリセット信号ＲＳＴ１およびＲＳＴ２は、ＢＣＨ演算回路５１および５３に供給され、これによりＢＣＨ演算回路５１および５３は、初期化される。
【００４８】
さらに、タイミングコントローラ６は、図３に示した３５列の６ビット単位のデータが誤り訂正回路４に供給されている間、Ｌレベルのスイッチ制御信号ＳＬＣＴ１を出力し、残りの６列の５ビット単位のデータおよび４ビット単位のデータが誤り訂正回路４に供給されている間、Ｈレベルのスイッチ制御信号ＳＬＣＴ１を出力するようになされている。また、タイミングコントローラ６は、図３に示した３５列の６ビット単位のデータおよび６列の５ビット単位のデータが誤り訂正回路４に供給されている間、Ｌレベルのスイッチ制御信号ＳＬＣＴ２を出力し、残りの６列の４ビット単位のデータが誤り訂正回路４に供給されている間、Ｈレベルのスイッチ制御信号ＳＬＣＴ２を出力するようになされている。
【００４９】
スイッチ制御信号ＳＬＣＴ１またはＳＬＣＴ２は、それぞれスイッチ５２または５４に供給されるようになされており、スイッチ５２または５４は、Ｌレベルのスイッチ制御信号ＳＬＣＴ１またはＳＬＣＴ２を受信している間は端子ａ１またはａ２側を、Ｈレベルのスイッチ制御信号ＳＬＣＴ１またはＳＬＣＴ２を受信している間は端子ｂ１またはｂ２側を、それぞれ選択するようになされている。
【００５０】
従って、ＢＣＨ演算回路５１および５３のリセット後、３５列の６ビット単位のデータが入力されている間は、スイッチ制御信号ＳＬＣＴ１およびＳＬＣＴ２はＬレベルとなっているから、スイッチ５２または５４は、端子ａ１またはａ２をそれぞれ選択する。
【００５１】
一方、図４において、図３に示したデータの第０ビットは、スイッチ５２の端子ａ１およびＢＣＨ演算回路５１に供給されるようになされており、また第１ビットは、スイッチ５４の端子ａ２およびＢＣＨ演算回路５３に供給されるようになされている。また、その第２乃至第５ビットは、そのまま出力されるようになされている。
【００５２】
従って、この場合、３５列の６ビット単位のデータのうち、第２乃至第５ビットはそのまま出力され、第０または第１ビットも、スイッチ５２または５４をそれぞれ介してそのまま出力されるから、誤り訂正回路４からは、３５列の６ビット単位のデータがそのまま出力される。
【００５３】
なお、この間、ＢＣＨ演算回路５１では、３５列の６ビット単位のデータのうちの第０ビット（図５において太線で囲んである部分）に対する誤り訂正符号であるＢＣＨ符号（このＢＣＨ符号を、以下、適宜、ＢＣＨ１符号という）が演算される。ここでは、３５の第０ビットに対し、例えば１２ビットでなるＢＣＨ符号が求められる。
【００５４】
その後、図３に示した６列の５ビット単位のデータの入力が開始されると、スイッチ制御信号ＳＬＣＴ１は、ＬレベルからＨレベルになるので、スイッチ５２は切り換わり、端子ｂ１を選択する。従って、この場合、ＢＣＨ演算回路５１からスイッチ５２を介して１２ビットのＢＣＨ１符号が第０ビットとして出力される。これにより、図３に示した第０ビットの空白部分には、図５に示すように、１２ビットのＢＣＨ１符号（同図において影を付してある部分）が挿入される。
【００５５】
なお、以上の間、ＢＣＨ演算回路５２では、３５列の６ビット単位のデータおよび６列の５ビット単位のデータのうちの第１ビット（図６において太線で囲んである部分）に対する誤り訂正符号であるＢＣＨ符号（このＢＣＨ符号を、以下、適宜、ＢＣＨ２符号という）が演算される。ここでは、４１（＝３５＋６）の第１ビットに対し、例えば６ビットでなるＢＣＨ符号が求められる。
【００５６】
さらに、その後、図３に示した６列の４ビット単位のデータの入力が開始されると、スイッチ制御信号ＳＬＣＴ２も、ＬレベルからＨレベルになるので、スイッチ５４は切り換わり、端子ｂ２を選択する。従って、この場合、ＢＣＨ演算回路５３からスイッチ５４を介して６ビットのＢＣＨ２符号が第１ビットとして出力される。これにより、図３に示した第１ビットの空白部分には、図６に示すように、６ビットのＢＣＨ２符号（同図において影を付してある部分）が挿入される。
【００５７】
以上のようにして、３５ある第０ビットに１２ビットのＢＣＨ１符号が付加されるとともに、４１ある第１ビットに６ビットのＢＣＨ２符号が付加され、第０乃至第５ビットがすべて４７ずつあるデータ構造とされる。
【００５８】
なお、３５の第０ビットに対し、１２ビットのＢＣＨ１符号を付加することでは、第０ビットに誤りが生じた場合に、その誤りが２箇所（２ビット）までであれば、ＢＣＨ１符号により、その誤りを検出して正しく訂正することが可能となる。また、４１の第１ビットに対し、６ビットのＢＣＨ２符号を付加することでは、第１ビットに誤りが生じた場合に、その誤りが１箇所（１ビット）であれば、ＢＣＨ２符号により、その誤りを検出して正しく訂正することが可能となる。
【００５９】
従って、第０または第１ビットそれぞれに対するＢＣＨ１符号またはＢＣＨ２符号は、その誤り訂正能力が異なり、いまの場合、ＢＣＨ１符号の方が、ＢＣＨ２符号より誤り訂正能力が高いものとされている。
【００６０】
次に、図７は、ＢＣＨ１符号を演算するＢＣＨ演算回路５１の詳細構成例を示している。同図に示すように、ＢＣＨ演算回路５１は、１２個のフリップフロップ（Ｆ．Ｆ．）６１乃至７２がシリーズに接続され、最初の段のフリップフロップ６１の前段、フリップフロップ６３と６４との間、６４と６５との間、６５と６６との間、６８と６９との間、または７０と７１との間に、それぞれＸＯＲ（eXclusive OR）回路７３乃至７８が設けられて構成されている。また、ＸＯＲ回路７３の２つの入力端子のうちの一方には第０ビット（Ｄａｔａ）が入力されるようになされており、他方には最終段のフリップフロップ７２の出力が入力されるようになされている。さらに、ＸＯＲ回路７４乃至７８の２つの入力端子のうちの一方には前段のフリップフロップの出力が入力されるようになされており、他方には、上述のＸＯＲ回路７３と同様に最終段のフリップフロップ７２の出力が入力されるようになされている。
【００６１】
フリップフロップ６１乃至７２のクロック端子には、タイミングコントローラ６からクロック信号（Ｃｌｏｃｋ）（図１においては図示せず）が供給されるようになされており、そのリセット端子には、同じくタイミングコントローラ６からリセット信号ＲＳＴ１が供給されるようになされている。
【００６２】
フリップフロップ６１乃至７２は、そのリセット端子にリセット信号ＲＳＴ１が入力されると、ラッチしている値をクリアし、その後、クロック信号が入力されるタイミングで、その入力端子に入力される値をラッチしていく。即ち、フリップフロップ６１では、ＸＯＲ回路７３を介した第０ビットがラッチされ、フリップフロップ６２乃至７２では、その前段のフリップフロップでラッチされていた値がラッチされる。但し、フリップフロップ６４乃至６６，６９、または７１では、ＸＯＲ回路７４乃至７８を介した、フリップフロップ６３乃至６５，６８、または７０でラッチされていた値がラッチされる。
【００６３】
従って、最終段のフリップフロップ７２の出力が０である場合には、フリップフロップ６１では、第０ビットがラッチされ、フリップフロップ６２乃至７２では、その前段のフリップフロップ６１乃至７１でラッチされていた値がそれぞれラッチされる。また、フリップフロップ７２の出力が１である場合には、フリップフロップ６１では、第０ビットを反転した値がラッチされ、フリップフロップ６２，６３，６７，６８，７０、または７２では、その前段のフリップフロップ６１，６２，６６，６７，６９、または７１でラッチされていた値がそれぞれラッチされる。また、フリップフロップ６４乃至６６，６９、または７１では、フリップフロップ６３乃至６５，６８、または７０でラッチされていた値を反転した値がそれぞれラッチされる。
【００６４】
以上により、最終段のフリップフロップ７２からは、３５の第０ビットを、次式で示すＧ（Ｘ）で除算したときの剰余である１２ビットのＢＣＨ１符号が出力される。
Ｇ（Ｘ）＝Ｘ12＋Ｘ10＋Ｘ8＋Ｘ5＋Ｘ4＋Ｘ3＋１
【００６５】
この多項式Ｇ（Ｘ）は、２つの６次の規約多項式の積になっているので、６３の長さまでの系列に発生した２箇所までの誤りを訂正することができる。
【００６６】
次に、図８は、ＢＣＨ２符号を演算するＢＣＨ演算回路５３の詳細構成例を示している。同図に示すように、ＢＣＨ演算回路５３は、６個のフリップフロップ９１乃至９６がシリーズに接続され、最初の段のフリップフロップ９１の前段、またはフリップフロップ９１と９２との間に、それぞれＸＯＲ回路９７または９８が設けられて構成されている。また、ＸＯＲ回路９７の２つの入力端子のうちの一方には第１ビット（Ｄａｔａ）が入力されるようになされており、他方には最終段のフリップフロップ９６の出力が入力されるようになされている。さらに、ＸＯＲ回路９８の２つの入力端子のうちの一方には前段のフリップフロップ９１の出力が入力されるようになされており、他方には、上述のＸＯＲ回路９７と同様に最終段のフリップフロップ９６の出力が入力されるようになされている。
【００６７】
フリップフロップ９１乃至９６のクロック端子には、タイミングコントローラ６からクロック信号（Ｃｌｏｃｋ）（図１においては図示せず）が供給されるようになされており、そのリセット端子には、同じくタイミングコントローラ６からリセット信号ＲＳＴ２が供給されるようになされている。
【００６８】
フリップフロップ９１乃至９６は、そのリセット端子にリセット信号ＲＳＴ２が入力されると、ラッチしている値をクリアし、その後、クロック信号が入力されるタイミングで、その入力端子に入力される値をラッチしていく。即ち、フリップフロップ９１では、ＸＯＲ回路９７を介した第１ビットがラッチされ、フリップフロップ９２乃至９６では、その前段のフリップフロップでラッチされていた値がラッチされる。但し、フリップフロップ９２では、ＸＯＲ回路９８を介した、フリップフロップ９１でラッチされていた値がラッチされる。
【００６９】
従って、最終段のフリップフロップ９６の出力が０である場合には、フリップフロップ９１では、第１ビットがラッチされ、フリップフロップ９２乃至９６では、その前段のフリップフロップ９１乃至９５でラッチされていた値がそれぞれラッチされる。また、フリップフロップ９６の出力が１である場合には、フリップフロップ９１では、第１ビットを反転した値がラッチされ、フリップフロップ９３乃至９６では、その前段のフリップフロップ９２乃至９５でラッチされていた値がそれぞれラッチされる。また、フリップフロップ９２では、フリップフロップ９１でラッチされていた値を反転した値がラッチされる。
【００７０】
以上により、最終段のフリップフロップ９６からは、４１の第１ビットを、次式で示すＧ（Ｘ）で除算したときの剰余である６ビットのＢＣＨ２符号が出力される。
Ｇ（Ｘ）＝Ｘ6＋Ｘ＋１
【００７１】
この多項式Ｇ（Ｘ）は、６次の規約多項式になっているので、６３の長さまでの系列に発生した１箇所の誤りを訂正することができる。
【００７２】
以上のようにして、誤り訂正回路４において、図３に示したデータの空白部分に、ＢＣＨ１符号またはＢＣＨ２符号が、第０または第１ビットとして付加されることにより、図９に示すような６ビット×４７のマトリクスが生成される。以下、この６ビット×４７のマトリクスをブロックという。
【００７３】
タイミングコントローラ６（図１）では、誤り訂正回路４から１ブロックのデータが出力された後、固定パターン発生回路７から固定パターンが出力されるまでの間、スイッチ５に対して、制御信号を出力する。スイッチ（データセレクタ）５は、通常は、誤り訂正回路４の出力端子を選択しているが、タイミングコントローラ６から制御信号を受信している間は、固定パターン発生回路７の出力端子を選択する。
【００７４】
従って、誤り訂正回路４から１ブロックのデータがスイッチ５を介して、エッジ変調回路８に供給された後は、固定パターン発生回路７から固定パターンがスイッチ５を介してエッジ変調回路８に供給される。
【００７５】
ここで、固定パターンとは、上述したようにクロックを再生したり、光ディスク特有のバイアス変動やゲイン変動を除去するために使用される一定のパターンで、例えば６ビット×５列のデータである。よって、エッジ変調回路８には、図１０に示すような６ビット×５２列（＝４７列＋５列）のマトリクスで表現されるデータ列が１単位として供給されることになる。
【００７６】
次に、エッジ変調回路８では、６ビット×５２列のデータ列（図１０）が、６ビット単位に縦に分割され、各６ビット単位のデータにしたがって、光ディスクのピットのエッジ位置が変調されるような信号が順次生成され、マスタリングマシン（カッティングマシン）に供給される。
【００７７】
図１１は、エッジ変調回路８の詳細構成例を示している。同図に示すように、エッジ変調回路８は、マッピングＲＯＭ１１１、パルス遅延回路１１２，１１３，ＯＲ回路１１４、およびＴ−フリップフロップ（Ｔ−Ｆ．Ｆ．）１１５で構成されている。
【００７８】
マッピングＲＯＭ１１１は、６ビットのアドレス空間を有し、各アドレスには、ピットの立ち上がりエッジ（前縁）の位置情報Ｘおよび立ち下がりエッジ（後縁）の位置情報Ｙが記憶されている。なお、ここでは、ピットのエッジの位置は、例えば０乃至７の８（＝２3）段階にステップ状にずらすことが可能とされており、従って位置情報ＸおよびＹは、０乃至７の範囲の値をとる３ビットの情報である。
【００７９】
マッピングＲＯＭ１１１では、６ビット単位のデータがアドレスとして与えられると、３ビットの位置情報ＸおよびＹが出力される。従って、その情報量は変化しないから、マッピングＲＯＭ１１１では、１対１の変換が行われることになる。
【００８０】
マッピングＲＯＭ１１１から出力された位置情報ＸまたはＹは、パルス遅延回路１１２または１１３にそれぞれ供給される。パルス遅延回路１１２または１１３では、位置情報ＸまたはＹに対応して位相のずれたパルスがそれぞれ発生される。
【００８１】
即ち、パルス遅延回路１１２は、位置情報Ｘにしたがって、所定の基準パルスの立ち上がりエッジの位置を遅延させる。具体的には、図１２（Ａ）に示すように、位置情報Ｘが大きな値であるほど、パルスが早く立ち上がるようにする（位置情報Ｘが小さな値であるほど、パルスが遅く立ち上がるようにする）。
【００８２】
パルス遅延回路１１３は、上述のパルス遅延回路１１２とは逆の極性で、位置情報Ｙにしたがって、所定の基準パルスの立ち上がりエッジの位置を遅延させる。具体的には、図１２（Ｂ）に示すように、位置情報Ｙが大きな値であるほど、パルスが遅く立ち上がるようにする（位置情報Ｙが小さな値であるほど、パルスが早く立ち上がるようにする）。
【００８３】
以上のようにしてパルス遅延回路１１２および１１３で発生されたパルスは、ＯＲ回路１１４に供給される。ＯＲ回路１１４では、パルス遅延回路１１２および１１３からの出力パルスのＯＲ（論理和）がとられ、Ｔ−フリップフロップ１１５に出力される。従って、Ｔ−フリップフロップ１１５には、図１２（Ａ）および図１２（Ｂ）のパルスのＯＲをとった、図１２（Ｃ）に示すパルスが供給されることになる。
【００８４】
Ｔ−フリップフロップ１１５は、入力信号の立ち上がりエッジのタイミングで、その出力値を反転するから、図１２（Ｃ）に示したパルスが供給された場合には、図１２（Ｄ）に示すような、位置情報ＸまたはＹそれぞれに対応して立ち上がりエッジまたは立ち下がりエッジの位置が変化するパルス（基準パルスをピットエッジ変調したパルス）が出力されることになる。
【００８５】
このパルスは、マスタリングマシンに供給され、そこでは、エッジ変調回路８からのパルスにしたがって光ビームが変調され（ＯＮ／ＯＦＦされ）、これにより光ディスクに、例えば凸のピットが形成される。このピットは、図１２（Ｅ）に示すように、その立ち上がりエッジまたは立ち下がりエッジの位置が、それぞれ位置情報ＸまたはＹにしたがってステップ状にずれたものとなる（但し、左から右方向にみた場合）。マスタリングマシンでは、上述のようなピットが所定の一定周期で形成されていく。
【００８６】
マスタリングマシンで光ディスクの原版が作成されると、例えばＣＤにおける場合と同様の工程で現像などの処理が行われ、スタンパ（複写原盤）が作成される。そして、このスタンパを用いて複製がなされ、これにより大量の光ディスクが製造される。
【００８７】
なお、ここでは、ピットのエッジの位置は、例えば光ディスクを光ビームで走査することにより、ピットに対応したＲＦ信号（再生信号）を得る再生光学系（後述する図１８の光ディスク装置のピックアップ２２）の伝達特性に応じて決まるＲＦ信号の過渡期間である立ち上がり期間または立ち下がり期間よりも短い所定のシフト期間に相当する範囲内でずらされるようになされている。
【００８８】
次に、エッジ変調回路８のマッピングＲＯＭ１１１について詳述する。マッピングＲＯＭ１１１によれば、上述したように６ビット単位のデータが、ピットの前縁または後縁の位置をそれぞれ表す３ビットの位置情報ＸまたはＹに変換される。従って、位置情報ＸおよびＹは、いずれも０乃至７の範囲の値をとるので、位置情報ＸまたはＹを、それぞれ横軸または縦軸とする２次元平面を考え、位置情報ＸおよびＹのとり得る座標点を表すと、それは図１３に示すようになる。なお、図１３においては、位置情報ＸおよびＹのとり得る座標点を●印で示してある。
【００８９】
図１３に示した６４（＝８×８）個の座標点（情報点）に、６ビットの２進数を割り当てれば、６ビット単位のデータが対応する座標点のｘ座標およびｙ座標、即ち３ビットの位置情報ＸおよびＹを求めることができる。従って、マッピングＲＯＭ１１１は、座標点に割り当てられた６ビットの２進数をアドレスとし、そのアドレスに、座標点のｘ座標およびｙ座標を記憶させておくことにより構成することができる。
【００９０】
次に、上述の座標点に、６ビットの２進数を割り当てる方法について説明する。６４の座標点に６ビットの２進数を割り当てる割り当て方としては、例えば、図１３に示すように、原点（０，０）からｙ軸方向に００００００，０００００１，・・・，０００１１１を割り当て、座標点（１，０）から再びｙ軸方向に００１０００，００１００１，・・・，００１１１１を割り当て、以下同様にして割り当てを行っていく方法があるが、ここでは、図１４に示すように割り当てる。
【００９１】
図１４に示したように、６ビットの２進数を６４の座標点に割り当てた場合においては、例えば１０１０１０は、それに対応する座標点は（７，７）であるから、図１の情報記録装置によれば、図１５（Ａ）に示すように、前縁および後縁の最も長いピットとして記録される。また、例えば１１１１１１は、それに対応する座標点は（０，７）であるから、図１の情報記録装置によれば、図１５（Ｂ）に示すように、前縁が最も短く、かつ後縁が最も長いピットとして記録される。
【００９２】
図１４に示した割り当ては、以下のようにして得ることができる。即ち、まず６４の座標点を距離の最も近いものどうしが異なるグループになるように２つのグループに分ける。
【００９３】
ここで、図１６は、６４の座標点を距離の最も近いものどうしが異なるグループになるように２つのグループに分けた状態を示している。なお、同図においては、一方のグループに属する座標点を○印で、他方のグループに属する座標点を●印で、それぞれ示してある。どの●印の座標点からも、最も近い座標点は、○印のものになっていることがわかる。
【００９４】
次に、６ビットの２進数のうちの、あるビット（ここでは、第０ビット（ＬＳＢ）とする）に注目し、その第０ビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、第０ビットに応じたマッピングを行う。
【００９５】
ここで、上述の図１６では、○印または●印の座標点に、第０ビットがそれぞれ１または０の２進数を割り当てた場合を示している。
【００９６】
その後、○印または●印それぞれのグループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する６ビットの２進数を、そのうちの、例えば第１ビットに応じてマッピングする。
【００９７】
ここで、図１７は、図１６に示した●印のグループに属する座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分けた状態を示している。なお、同図においては、一方のグループに属する座標点を●印に○印を付して、他方のグループに属する座標点を●印で、それぞれ示してある。また、同図では、●印に○印を付した座標点または●印の座標点に、第１ビットがそれぞれ１または０の２進数を割り当てた場合を示している。従って、同図において、●印の座標点には、第１および第０ビットがともに０の２進数が、また●印に○印を付した座標点には、第１ビットが１で、第０ビットが０の２進数が、それぞれ割り当てられている。
【００９８】
以下、同様のマッピングを、第２乃至第５ビット（ＭＳＢ）について順次行うことによって、図１４に示した割り当て（マッピングテーブル）が得られる。
【００９９】
次に、図１８は、図１の情報記録装置によってピットが形成された光ディスク（ディジタル情報が記録された光ディスク）からディジタル情報を再生する光ディスク装置の一実施例の構成を示している。
【０１００】
光ディスク２１には、図１の情報記録装置によってディジタル情報が記録されている。ピックアップ２２は、フォーカス／トラッキングサーボ回路２５の制御の下、光ディスク２１の所定のトラックに、光ビームを照射し、その反射光を受光して、その受光量に対応するＲＦ信号（再生信号）を出力するようになされている。ヘッドアンプ２３は、ピックアップ２３からのＲＦ信号を増幅し、ＡＰＣ回路２４、フォーカス／トラッキングサーボ回路２５、スピンドルサーボ回路２６，ＰＬＬ回路２８、およびＡ／Ｄ変換器３１に供給するようになされている。
【０１０１】
ＡＰＣ（Auto Power Control）回路２４は、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２が発する光ビームの強さを制御するようになされている。フォーカス／トラッキングサーボ回路２５は、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２にフォーカスサーボおよびトラッキングサーボをかけるようになされている。スピンドルサーボ回路２６は、ヘッドアンプ２３からのＲＦ信号に対応して、スピンドルモータ２７の回転速度を制御するようになされている。スピンドルモータ２７は、スピンドルサーボ回路２６の制御にしたがって、光ディスク２１を所定の回転速度で回転させるようになされている。ＰＬＬ回路２８は、ヘッドアンプ２３からのＲＦ信号（固定パターン（クロックパターン）に相当するＲＦ信号）から、装置全体の動作タイミングの基準となるクロックを生成し、装置を構成する各ブロックに供給するようになされている。
【０１０２】
Ａ／Ｄ変換器３１は、ＰＬＬ回路２８から供給されるクロック（Ａ／Ｄ変換クロック）のタイミングで、ヘッドアンプ２３からのＲＦ信号をサンプリングし、ディジタル信号に変換して、バイアス変動除去回路３２に供給するようになされている。バイアス変動除去回路３２は、Ａ／Ｄ変換器３１からのＲＦ信号から、そのうちの固定パターン（バイアス変動除去のためのパターン）に相当する信号に基づいてバイアス変動分を除去し、ＡＧＣ回路３３に供給するようになされている。ＡＧＣ回路３３は、バイアス変動除去回路３２からのＲＦ信号から、そのうちの固定パターン（ゲイン変動除去のためのパターン）に相当する信号に基づいてゲイン変動分を除去し、非線形イコライザ３４に供給するようになされている。
【０１０３】
非線形イコライザ３４は、ＡＧＣ回路３３からのＲＦ信号から、符号間干渉の影響を除去し、誤り訂正回路３５に出力するようになされている。誤り訂正回路３５は、非線形イコライザ３４からの再生信号を復号するとともに、その復号信号における、ノイズなどによるＲＦ信号のレベル変動を主原因とする誤りを、上述したＢＣＨ１およびＢＣＨ２符号によって検出、訂正し、ビット数変換回路３６に出力するようになされている。誤り訂正回路３５から出力される復号信号は、６ビット単位となっており、また後段の誤り訂正回路３７においては８ビット単位で誤り訂正が行われるので、ビット数変換回路３６は、誤り訂正回路３５からの復号信号を６ビット単位から８ビット単位に変換して、誤り訂正回路３７に出力するようになされている。なお、ビット数変換回路３６は、例えば４個の６ビットのフリップフロップなどで構成されており、このフリップフロップで６ビット単位の復号信号を２４ビット分ラッチし、それを３つの８ビット単位のデータとして再度サンプリングすることにより、上述したビット変換を行うようになされている。
【０１０４】
誤り訂正回路３７は、ビット数変換回路３６より供給される８ビット単位の復号信号におけるディフェクトを主原因とする誤りを、上述したＣＩＲＣによって検出、訂正して出力するようになされている。コントローラ３８は、例えばＣＰＵや、その他ＲＯＭ，ＲＡＭなどによって構成され、装置を構成する各ブロックを制御するようになされている。
【０１０５】
次に、その動作について説明する。図示せぬ操作部が操作され、これによりコントローラ３８に対し、再生を開始するように指令がなされると、コントローラ３８は、スピンドルモータ２７に光ディスク２１を回転させるとともに、ピックアップ２２に光ビームを発せさせる。ピックアップ２２からの光ビームは、光ディスク２１に照射されて反射される。この反射光は、ピックアップ２２によって受光され、その受光量に対応するＲＦ信号がヘッドアンプ２３に出力される。ヘッドアンプ２３では、ピックアップ２３からのＲＦ信号が増幅され、ＡＰＣ回路２４、フォーカス／トラッキングサーボ回路２５、スピンドルサーボ回路２６，ＰＬＬ回路２８、およびＡ／Ｄ変換器３１に供給される。
【０１０６】
ＡＰＣ回路２４では、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２が発する光ビームの強さを制御され、これによりピックアップ２２からは、所定の一定の強さの光ビームが光ディスク２１に対して照射される。また、フォーカス／トラッキングサーボ回路２５では、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２にフォーカスサーボおよびトラッキングサーボをかけられ、これにより光ビームが光ディスク２１上に焦点を結ぶように、かつ所定のトラックに照射される。さらに、スピンドルサーボ回路２６では、ヘッドアンプ２３からのＲＦ信号に対応して、スピンドルモータ２７の回転速度が制御され、これにより光ディスク２１が所定の回転速度で回転される。
【０１０７】
また、ＰＬＬ回路２８では、ヘッドアンプ２３からのＲＦ信号からクロックが生成され、装置の各ブロックに供給される。これにより、装置の同期が確立されると、Ａ／Ｄ変換器３１では、ＰＬＬ回路２８から供給されるクロックのタイミングで、ヘッドアンプ２３からのＲＦ信号がサンプリングされる。
【０１０８】
ここで、図１９は、Ａ／Ｄ変換器３１で行われるサンプリングの様子を示している。ＰＬＬ回路２８から供給されるクロック（Ａ／Ｄ変換クロック）は、同図に示すように、その立ち上がりエッジの位置が、ピットエッジのズレの範囲の中央の位置に一致するようになされており、Ａ／Ｄ変換器３１は、クロックの立ち上がりエッジの位置によって、光ビームにより光ディスク２１上に形成される光スポット（レーザスポット）が、ピットエッジのズレの範囲の中央を走査したタイミングを認識し、そのタイミングでヘッドアンプ２３から供給されるＲＦ信号をサンプリングする。ピットの前縁または後縁でサンプリングされたＲＦ信号（サンプル値）は、上述した位置情報ＸまたはＹに対応して、８段階に変化する信号となる。
【０１０９】
Ａ／Ｄ変換器３１によりサンプリングされ、ディジタル信号とされたＲＦ信号は、バイアス変動除去回路３２およびＡＧＣ回路３３を介して、非線形イコライザ３４に供給される。
【０１１０】
ここで、光ディスクから再生されたＲＦ信号には、特有のバイアス変動分やゲイン変動分が含まれており、従ってＲＦ信号は、いわば揺らいでいる。そこで、バイアス変動除去回路３２またはＡＧＣ回路３３では、ＲＦ信号から、そのうちの固定パターンに相当する信号に基づいてバイアス変動分またはゲイン変動分が除去される。
【０１１１】
非線形イコライザ３４では、ＡＧＣ回路３３からのＲＦ信号から、符号間干渉の影響が取り除かれ、誤り訂正回路３５に出力される。
【０１１２】
ここで、誤り訂正回路３５に供給されるＲＦ信号のうちのピットの前縁または後縁から得られた信号（サンプル値）ＶXまたはＶYは、位置情報ＸまたはＹに対応したものとなっており、例えば次式で表すことができる。
ＶX＝Ｋ×Ｘ＋Ｃ
ＶY＝Ｋ×Ｙ＋Ｃ
但し、定数Ｃはバイアス分を表し、バイアス変動除去回路３２におけるバイアス変動除去処理で定められる値である。また、定数Ｋはゲインを表し、ＡＧＣ回路３３におけるゲイン変動除去処理で定められる値である。
【０１１３】
いま、例えばＫ＝３０，Ｃ＝２０となるようにバイアス変動除去回路３２,ＡＧＣ回路３３が設計されていたとし、サンプル値ＶXまたはＶYをそれぞれｘ軸またはｙ軸にとって、点（ＶX，ＶY）を２次元平面上に表すと、それは、理想的には、図２０に示すような６４の座標点（図中、●印で示す）のうちのいずれかの点となる。なお、同図においては、座標点の右上に、その座標点に対応する復号値を示してある（座標点と復号値との関係は、図１４に示した場合と同様である）。
【０１１４】
ところが、実際には、ＲＦ信号には、種々の原因によりノイズが重畳されるため、図２０に示した座標点からずれた位置にサンプル値（ＶX，ＶY）が現れる。しかしながら、ノイズのレベルは、ＲＦ信号のレベルに比べて充分小さいと考えられるから、本来、ある座標点に一致すべきサンプル点（ＶX，ＶY）が、その座標点から大きく離れる可能性は少ない。即ち、例えば、本来、座標点（２０，２０）に一致すべきサンプル点（ＶX，ＶY）が、ノイズによって、縦方向または横方向に隣接する座標点（２０，５０），（５０，２０）付近にずれる可能性は、斜め方向に隣接する座標点（５０，５０）にずれる可能性より高いし、また座標点（５０，５０）にずれる可能性は、座標点（２０，８０），（８０，２０）にずれる可能性より高い。
【０１１５】
図１８の誤り訂正回路３５では、以上のようなノイズによるＲＦ信号のレベル変動の特性を利用し、少ない冗長度で、即ち光ディスク２１の記憶容量を大きく低下させることなく、ノイズによる誤りを検出、訂正することができるようになされている。
【０１１６】
図２１は、誤り訂正回路３５の詳細構成例を示している。同図に示すように、誤り訂正回路３５は、メモリ１４１，ＢＣＨ誤り訂正回路１４２、メモリ１４３，ＦＩＦＯ１４４、および１４５で構成されている。メモリ（例えば、ＲＯＭなど）１４１は、後述する復号テーブルＡを記憶しており、その復号テーブルＡを用いて、アドレスとして与えられるサンプル値ＶXおよびＶYから、最初のマッピングの対象とされたビット、即ち図９に示した６ビット単位のデータでなるブロックの第０ビット（ＬＳＢ）を復号するようになされている。
【０１１７】
なお、サンプル値ＶX，ＶYは、図２０に示したように、理想的には、２０乃至２３０の範囲の値となり、従って０乃至２５６（＝２8）の範囲で変化すると考えれば充分であるから、それぞれは、８ビットのデータとして、メモリ１４１に供給されるようになされている。よって、メモリ１４１は、１６（＝８＋８）ビットのアドレス空間を有する。
【０１１８】
ＢＣＨ誤り訂正回路１４２は、メモリ１４１から供給される第０ビットの復号値に対し、ＢＣＨ符号による誤り訂正処理を施すようになされている。即ち、図９に示したように１ブロックの第０ビットには、１２ビットのＢＣＨ１符号が含まれているので、ＢＣＨ誤り訂正回路１４２では、このＢＣＨ１符号を用いて、第０ビットの誤りを訂正するようになされている。さらに、ＢＣＨ誤り訂正回路１４２は、第０ビットの誤り訂正結果に基づいて、後述する切換信号（テーブルＢ０／Ｂ１切換信号）を、メモリ１４３に供給するようにもなされている。
【０１１９】
ＦＩＦＯ１４４または１４５は、それぞれサンプル値ＶXまたはＶYを一時記憶し、所定の時間（遅延時間）をおいてメモリ１４３に供給するようになされている。メモリ（例えば、ＲＯＭなどでなる）１４３は、後述する復号テーブルＢ０およびＢ１を記憶しており、ＢＣＨ誤り訂正回路１４２からの切換信号に基づいて、復号テーブルＢ０またはＢ１のいずれを用いるかを決定し、アドレスとして与えられるサンプル値ＶXおよびＶYから、図９に示した６ビット単位のデータを復号するようになされている。
【０１２０】
次に、その動作について説明する。まず、非線形イコライザ３４（図１８）から出力された８ビットのサンプル値ＶXおよびＶYは、１６ビットのアドレスとして、メモリ１４１に供給されるとともに、それぞれは、ＦＩＦＯ１４４または１４５にも供給されて一時記憶される。
【０１２１】
メモリ１４１では、記憶している復号テーブルＡを用いて、アドレスとして与えられたサンプル値ＶXおよびＶYから、図９に示した６ビット単位のデータの第０ビットが復号される。
【０１２２】
ここで、図２２は、復号テーブルＡを示している。同図に示すように、復号テーブルＡは、図２０に示した２次元平面を、各座標点と、その座標点に隣接する座標点であって最も距離の近いものとから等距離にある直線で区切ったもので、図中、白い範囲または黒い範囲にある座標点は、第０ビットの復号値が、それぞれ０または１となっている（逆に、このようになるように、図１４に示した座標点に位置情報ＸおよびＹを割り当ててある）。
【０１２３】
従って、メモリ１４１では、アドレスとして与えられたサンプル値（ＶX，ＶY）が、白い範囲または黒い範囲にあるとき、それぞれ０または１が、第０ビットの復号値として出力される。これにより、ＲＦ信号（サンプル値（ＶX，ＶY））から、最も確からしい第０ビットの復号値を得ることができる。
【０１２４】
メモリ１４１より出力された第０ビットの復号値は、ＢＣＨ誤り訂正回路１４２に供給される。
【０１２５】
ここで、本来、白い範囲または黒い範囲にあるべきサンプル値（ＶX，ＶY）が、ノイズの影響により、その境界からはみ出して、隣の黒い範囲または白い範囲に位置するようになった場合には、０または１であるべき値が、１または０に誤って復号されることになる。しかしながら、第０ビットの復号値を１ブロック分（４７ビット）集めれば、その終わりの部分の１２ビットは、ＢＣＨ１符号であるから、上述したように、誤りが２箇所以内であれば、これを用いて、誤った第０ビットの復号値の訂正をすることができる。
【０１２６】
そこで、ＢＣＨ誤り訂正回路１４２では、ＢＣＨ１符号を用いて、第０ビットの誤りが訂正される。
【０１２７】
ここで、図２２において、例えば座標点（２０，２０）を囲む白い領域に位置すべきサンプル値（ＶX，ＶY）が、その隣の座標点（５０，２０）を囲む黒い領域にはみ出した場合には、第０ビットの復号値１を０に訂正することで正しい復号値００００００を得ることができる。しかしながら、このように隣の座標点を囲む領域にサンプル点がはみ出すことにより復号値に生じる誤りは、第０ビットだけに生じるとは限らない。即ち、例えば図２３に示すように、座標点（５０，１１０），（５０，８０），（５０，５０）、または（５０，２０）を囲む範囲にあるべきサンプル点それぞれが、その右となりの座標点（８０，１１０），（８０，８０），（８０，５０）、または（８０，２０）を囲む範囲にはみ出した場合には、第０ビットだけでなく、第２ビットにも誤りが生じる。
【０１２８】
そこで、メモリ１４３においては、ＢＣＨ誤り訂正回路１４２による第０ビットの誤り訂正結果に基づいて、再度サンプル値（ＶX，ＶY）の復号をやり直すようになされている。
【０１２９】
即ち、ＢＣＨ誤り訂正回路１４２からは、第０ビットの誤り訂正結果（０または１）が、切換信号としてメモリ１４３に供給される。同時に、ＦＩＦＯ１４４または１４５からは、それぞれに一時記憶されていたサンプル値ＶXまたはＶYがメモリ１４３に供給される。従って、ＦＩＦＯ１４４または１４５は、サンプル値ＶXまたはＶYが誤り訂正回路３５に入力されてから、メモリ１４１から第０ビットの復号値が出力され、さらにＢＣＨ誤り訂正回路１４２から切換信号が出力されるまでの間、サンプル値ＶXまたはＶYをそれぞれ記憶し、その後出力する。
【０１３０】
メモリ１４３では、ＢＣＨ誤り訂正回路１４２からの切換信号に基づいて、復号テーブルＢ０またはＢ１のいずれを用いるかが決定され、アドレスとして与えられるサンプル値ＶXおよびＶYから、６ビット単位のデータが復号される。
【０１３１】
ここで、図２４または図２５は、それぞれ復号テーブルＢ０またはＢ１を示している。復号テーブルＢ０は、図２４に示すように、図２０に示した２次元平面を、対応する復号値の第０ビットが０の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も距離の近いものとから等距離にある直線で区切ったもので、図中、白い範囲または黒い範囲にある座標点は、第１ビットの復号値が、それぞれ０または１となっている（このようになるように、図１４に示した座標点に位置情報ＸおよびＹを割り当ててある）。従って、図２４に示した白い範囲または黒い範囲にある座標点に対応する復号値の第１ビットと第０ビットは、それぞれ００または１０である。
【０１３２】
また、復号テーブルＢ１は、図２５に示すように、図２０に示した２次元平面を、対応する復号値の第０ビットが１の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も距離の近いものとから等距離にある直線で区切ったもので、図中、白い範囲または黒い範囲にある座標点は、第１ビットの復号値が、それぞれ０または１となっている（このようになるように、図１４に示した座標点に位置情報ＸおよびＹを割り当ててある）。従って、図２５に示した白い範囲または黒い範囲にある座標点に対応する復号値の第１ビットと第０ビットは、それぞれ０１または１１である。
【０１３３】
メモリ１４３では、ＢＣＨ誤り訂正回路１４２からの切換信号が、第０ビットの復号値の誤り訂正結果が０または１である場合、それぞれ復号テーブルＢ０またはＢ１を用いることが決定される。そして、アドレスとして与えられたサンプル値（ＶX，ＶY）から最も近い位置にある座標点に割り当てられている６ビットのデータが、そのサンプル値の復号結果として出力される。
【０１３４】
復号テーブルＢ０およびＢ１は、座標点の数が３２と、復号テーブルＡに比較して１／２になっており、各座標点を囲む範囲（領域）が大きくなっているので、サンプル点は、本来位置するべき座標点からのずれが多少大きくても、その座標点に割り当てられた６ビットのデータに正しく復号されることになる。
【０１３５】
以上のように、ＢＣＨ１符号として記録した少ない冗長度を使用して、ノイズによるＲＦ信号のレベル変動により、本来位置すべき座標点に隣接する座標点であって最も距離の近いものに割り当てられた６ビットのデータに誤って復号されることを防止することができる。
【０１３６】
以上は、第０ビットに付加されたＢＣＨ１符号により誤りを訂正する場合であるが、本実施例では、上述したように第０ビットだけでなく、第１ビットにもＢＣＨ符号（ＢＣＨ２符号）が付加されているので、さらにこれを用いることで、より強力に誤りを訂正することができる。
【０１３７】
図２６は、ＢＣＨ１符号およびＢＣＨ２符号の両方を用いて復号を行う場合の誤り訂正回路３５の詳細構成例を示している。なお、図中、図２１における場合と対応する部分については、同一の符号を付してある。即ち、この誤り訂正回路３５は、ＢＣＨ誤り訂正回路１５１、遅延回路１５２、メモリ１５３，ＦＩＦＯ１５４、および１５５が新たに設けられている他は、図２１における場合と同様に構成されている。但し、メモリ１４３からは、復号結果である６ビットのデータでなく、そのうちの第１ビットと、ＢＣＨ誤り訂正回路１４２から切換信号として出力された第０ビットの復号値の誤り訂正結果が出力されるようになされており、第１ビットの復号値はＢＣＨ誤り訂正回路１５１に、第０ビットの復号値の誤り訂正結果は遅延回路１５２にそれぞれ供給されるようになされている。
【０１３８】
この誤り訂正回路３５においては、入力されたサンプル値（ＶX，ＶY）は、メモリ１４１，ＦＩＦＯ１４４、および１４５の他、ＦＩＦＯ１５４および１５５にも供給される。そして、メモリ１４１，ＢＣＨ誤り訂正回路１４２、メモリ１４３、ＦＩＦＯ１４４、および１４５では、図２１で説明した場合と同様の処理が行われ、これによりメモリ１４３からは、第１ビットの復号値がＢＣＨ誤り訂正回路１５１に、第０ビットの復号値の誤り訂正結果が遅延回路１５２にそれぞれ供給される。
【０１３９】
ＢＣＨ誤り訂正回路１５１では、第１ビットの復号値の誤りが検出、訂正される。即ち、第１ビットの復号値を１ブロック分（４７ビット）集めれば、その終わりの部分の６ビットは、ＢＣＨ２符号であるから、ＢＣＨ誤り訂正回路１５１では、このＢＣＨ２符号を用いて、誤った第１ビットの復号値が訂正される。第１ビットの復号値の誤り訂正結果は、メモリ１５３に供給される。
【０１４０】
ここで、ＢＣＨ２符号は、ＢＣＨ１符号に比べてビット数が少なく６ビットであるが、６ビットの２進数を図１４に示したように各座標点に割り当てたことから、第１ビットが誤る場合というのは、図２０において、サンプル値が、本来位置すべき座標点に隣接する斜め方向にある座標点を囲む範囲にずれた場合である。そして、ある座標点と、その斜め方向に隣接する座標点との距離は、その縦または横方向に隣接する座標点との距離より長いから、上述したような斜め方向にある座標点の範囲にずれが生じる可能性は、縦または横方向にある座標点を囲む範囲にずれが生じる可能性に比較して低い。
【０１４１】
従って、ＢＣＨ２符号は６ビットと、ＢＣＨ１符号に比較して冗長度が低い、即ち誤り訂正能力が低いが、第１ビットに誤りが発生する確率は、上述したように低いので、充分に誤りを訂正することができる。
【０１４２】
一方、遅延回路１５２では、ＢＣＨ誤り訂正回路１５１における処理時間だけ待って、第０ビットの復号値の誤り訂正結果がメモリ１５３に供給される。さらに、ＦＩＦＯ１５４および１５５では、ＢＣＨ誤り訂正回路１５１または遅延回路１５２から、それぞれ第１または第０ビットの復号値の誤り訂正結果が出力されるのを待って、サンプル値（ＶX，ＶY）が、メモリ１５３に出力される。
【０１４３】
メモリ１５３は、復号テーブルＣ００，Ｃ０１，Ｃ１０，Ｃ１１を記憶している。ここで、復号テーブルＣ００は、図２４に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（０，０）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったもので、また、復号テーブルＣ０１は、図２４に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（０，１）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったものである。
【０１４４】
さらに、復号テーブルＣ１０は、図２５に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（１，０）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったもので、また、復号テーブルＣ１１は、図２５に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（１，１）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったものである。
【０１４５】
メモリ１５３では、（第１ビットの復号値の誤り訂正結果，第１ビットの復号値の誤り訂正結果）が、（０，０），（０，１），（１，０）、または（１，１）である場合、それぞれ復号テーブルＣ００，Ｃ０１，Ｃ１０、またはＣ１１を用いることが決定され、アドレスとして与えられたサンプル値（ＶX，ＶY）から最も近い位置にある座標点に割り当てられている６ビットのデータが、そのサンプル値の復号結果として出力される。
【０１４６】
復号テーブルＣ００，Ｃ０１，Ｃ１０、またはＣ１１は、座標点の数が１６と、復号テーブルＢ０やＢ１に比較して１／２、即ち復号テーブルＡに比較して１／４になっており、各座標点を囲む範囲（領域）がさらに大きくなっているので、サンプル点は、本来位置するべき座標点からのずれがより大きくても、その座標点に割り当てられた６ビットのデータに正しく復号されることになる。
【０１４７】
図１８に戻り、誤り訂正回路３５で、以上のようにして復号された６ビット単位のデータは、ビット数変換回路３６に供給され、そこで、例えば上述したようにして８ビット単位のデータに変換されて、誤り訂正回路３７に出力される。誤り訂正回路３７では、ビット数変換回路３６からの８ビット単位の復号信号におけるディフェクトを主原因とする誤りが、ＣＩＲＣによって検出、訂正されて出力される。
【０１４８】
以上のように、所定の複数ビット単位のディジタル情報である６ビット単位のデータに対応して、情報ピットの形状をステップ状に変形することにより、ディジタル情報を、６ビット単位で１つの情報ピットに割り当てて記録する場合に、所定の複数ビットのうちの一部のビットである第０ビットまたは第１ビットの２ビットそれぞれに対する誤り訂正符号として、ＢＣＨ１符号またはＢＣＨ２符号を付加するようにしたので、その符号量が少なくて済み、記録容量の大きな低下を防止することができる。
【０１４９】
また、６ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、６ビットの２進数のうちの第０ビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、第０ビットに応じたマッピングを行い、その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する６ビットの２進数を、そのうちの第１ビットに応じてマッピングし、以下同様にして、第２乃至第５ビットに応じたマッピングを順次行うことにより、２次元平面上の座標点に、６ビット単位のディジタル情報を割り当て、座標点のｘ座標およびｙ座標を記録するようにしたので、上述したように、再生時において後の方で行われたマッピングの対象となったビットに誤りが生じる可能性は低くなり、従って、最初の方に行われたマッピングの対象となったビットである第０および第１ビットに誤り訂正符号を付加しておくだけで済むようになる。
【０１５０】
さらに、サンプル値（ＶX，ＶY）から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、その後、前回の復号に用いた座標点のうちの、誤り訂正結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施すことを、誤り訂正符号が付加されたディジタル情報の一部のビットすべての復号が終了するまで繰り返し、即ち、本実施例では、サンプル値（ＶX，ＶY）から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされた第０ビットを復号し、その第０ビットに対して、誤り訂正符号による誤り訂正を施し、その後、第０ビットの復号に用いた座標点のうちの、誤り訂正結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされた第１ビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、第１ビットの復号に用いた座標点のうちの、その第１ビットの誤り訂正結果に一致するビットが割り当てられているものに基づいて、サンプル値を復号するようにしたので、ＲＦ信号のレベル変動に起因する誤りを訂正した復号値を得ることができる。
【０１５１】
以上、本発明を光ディスクに適用した場合について説明したが、本発明は、光ディスクの他、例えば光磁気ディスクなどにも適用可能である。
【０１５２】
なお、本実施例においては、６ビット単位のデータを処理するようにしたが、その他の複数ビット単位のデータを処理するようにすることも可能である。但し、この場合、処理するデータのビット数に応じて、ピットのエッジの位置が変化する段階も変わることになる。
【０１５３】
また、本実施例においては、図２に示した２６４（＝８×３３）ビットのデータを、図３に示すように、３５個の６ビット単位のデータ、並びに６個の５ビット単位のデータおよび４ビット単位のデータに変換し、その第０または第１ビットに、それぞれ１２ビットのＢＣＨ１符号または６ビットのＢＣＨ２符号を付加するようにしたが、これに限られるものではない。
【０１５４】
即ち、２６４（＝８×３３）ビットのデータは、例えば３７個の６ビット単位のデータ、４個の５ビット単位のデータ、および５個の４ビット単位のデータなどに変換することができる。この場合、その第０または第１ビットには、例えば、それぞれ９ビットの誤り訂正符号または５ビットの誤り訂正符号を付加することができる。
【０１５５】
さらに、例えば３５個の６ビット単位のデータ、６個の５ビット単位のデータ、４個の４ビット単位のデータ、および４個の２ビット単位のデータなどに変換することができる。この場合、その第０乃至第３ビットには、例えば、それぞれ１４，８，２、または２ビットの誤り訂正符号を付加することができる。
【０１５６】
また、本実施例では、第０および第１ビットの２ビットに誤り訂正符号を付加するようにしたが、誤り訂正符号は、そのうちのいずれかのビットだけに付加したり、さらにその他のビットに付加するようにしても良い。
【０１５７】
さらに、本実施例では、図１４に示した座標点と６ビットの２進数との割り当てを得るにあたって、６ビットの２進数の第０乃至第５ビットを対象としたマッピングを順次行うようにしたが、マッピングの対象とするビットの順番は、これに限られるものではない。即ち、マッピングは、例えば６ビットの２進数の第５乃至第０ビットを対象として順次行っても良いし、その他のランダムな順番で行っても良い。但し、上述したように最初の方にマッピングを行う対象とするビットには誤りが生じる可能性が高いので（今回のマッピングの対象としたビットには、その次にマッピングの対象とするビットよりも誤りが生じる可能性が高いので）、誤り訂正符号は、最初の方にマッピングを行う対象とするビットに付加し、また、性能の高い誤り訂正符号を付加したビットほど、先にマッピングを行う対象とする方が好ましい。
【０１５８】
また、本実施例においては、ピットを、そのエッジをずらして形成するようにしたが、この他、ピットは、その形状をステップ状に変形して形成することが可能である。即ち、ピットを、例えば物理的な凹部または凸部として形成し、記録するディジタル情報に対応して、そのピットの深さまたは高さをステップ状にずらすようにすることも可能である。
【０１５９】
さらに、本実施例では、ピットの立ち上がりおよび立ち下がりエッジの両方の位置をステップ状にずらすようにしたが、いずれか一方だけをずらすようにすることも可能である。この場合、図１４に示した２次元平面の座標点は、ｘまたはｙ軸上のいずれか一方に位置するものだけを考えるようにすれば良い。
【０１６０】
また、本実施例では、６ビット単位のデータの一部のビットの誤りを訂正するための誤り訂正符号として、ＢＣＨ符号を用いるようにしたが、その他、１ビット単位で誤りの訂正が可能な誤り訂正符号である、例えば畳み込み符号などを用いることも可能である。
【０１６２】
【発明の効果】
以上の如く、本発明の情報記録装置によれば、再生時にＲＦ信号のレベルが変動しても、後の方で行われたマッピングの対象となったビットには、ほとんど誤りが生じなくなるので、最初の方に行われたマッピングの対象となったビットに誤り訂正符号を付加しておくだけで済み、従って、記録容量の大きな低下を防止することができる。
【０１６３】
さらに、本発明の情報再生装置によれば、ＲＦ信号（再生信号）のレベル変動によるビット誤りを防止することができる。
【０１６４】
また、本発明の情報記録媒体によれば、再生時において、ＲＦ信号の僅かなレベル変動により生じるビット誤りを、効率良く訂正することが可能となる。
【図面の簡単な説明】
【図１】本発明の情報記録装置の一実施例の構成を示すブロック図である。
【図２】誤り訂正回路２から出力されるデータのフォーマットを示す図である。
【図３】ビット数変換回路３から出力されるデータのフォーマットを示す図である。
【図４】誤り訂正回路４の詳細構成例を示すブロック図である。
【図５】図４のＢＣＨ演算回路５１によって、図３のデータに、ＢＣＨ符号が付加された様子を示す図である。
【図６】図４のＢＣＨ演算回路５３によって、図５のデータに、ＢＣＨ符号が付加された様子を示す図である。
【図７】ＢＣＨ演算回路５１の詳細構成例を示すブロック図である。
【図８】ＢＣＨ演算回路５３の詳細構成例を示すブロック図である。
【図９】誤り訂正回路４から出力されるデータのフォーマットを示す図である。
【図１０】図９のデータに、固定パターン発生回路７が出力する固定パターンが付加された様子を示す図である。
【図１１】エッジ変調回路８の詳細構成例を示すブロック図である。
【図１２】図１１のエッジ変調回路８の動作を説明するための図である。
【図１３】位置情報ＸまたはＹを、それぞれ横軸または縦軸とする２次元平面を示す図である。
【図１４】図１３の２次元平面上の座標点に、６ビットの２進数を割り当てた様子を示す図である。
【図１５】図１４の割り当てにしたがって形成されるピットを示す図である。
【図１６】図１４の割り当てを行う方法を説明するための図である。
【図１７】図１４の割り当てを行う方法を説明するための図である。
【図１８】本発明を適用した光ディスク装置の一実施例の構成を示すブロック図である。
【図１９】Ａ／Ｄ変換器３１の動作を説明するための図である。
【図２０】誤り訂正回路３５に入力されるサンプル値（ＶX，ＶY）の理想値を表した２次元平面を示す図である。
【図２１】誤り訂正回路３５の詳細構成例を示すブロック図である。
【図２２】メモリ１４１に記憶された復号テーブルＡを示す図である。
【図２３】復号値に２ビットの誤りが生じる場合を説明する図である。
【図２４】メモリ１４３に記憶された復号テーブルＢ０を示す図である。
【図２５】メモリ１４３に記憶された復号テーブルＢ１を示す図である。
【図２６】誤り訂正回路３５の他の詳細構成例を示すブロック図である。
【図２７】ピットのエッジの位置を記録データに対応して変化させて記録を行う原理を説明する図である。
【図２８】エッジの位置をステップ状に変化させたピットを再生する原理を説明する図である。
【符号の説明】
１ 情報源発生回路
２ 誤り訂正回路
３ ビット数変換回路
４ 誤り訂正回路
５ スイッチ
６ タイミングコントローラ
７ 固定パターン発生回路
８ エッジ変調回路
２１ 光ディスク
２２ ピックアップ
２３ ヘッドアンプ
２４ ＡＰＣ回路
２５ フォーカス／トラッキングサーボ回路
２６ スピンドルサーボ回路
２７ スピンドルモータ
２８ ＰＬＬ回路
３１ Ａ／Ｄ変換器
３２ バイアス変動除去回路
３３ ＡＧＣ回路
３４ 非線形イコライザ
３５ 誤り訂正回路
３６ ビット数変換回路
３７ 誤り訂正回路
３８ コントローラ
５１ ＢＣＨ演算回路
５２ スイッチ
５３ ＢＣＨ演算回路
５４ スイッチ
６１乃至７２ フリップフロップ
７３乃至７８ ＸＯＲ回路
９１乃至９６ フリップフロップ
９７，９８ ＸＯＲ回路
１１１ マッピングＲＯＭ
１１２，１１３ パルス遅延回路
１１４ ＯＲ回路
１１５ Ｔ−フリップフロップ
１４１ メモリ
１４２ ＢＣＨ誤り訂正回路
１４３ メモリ
１４４，１４５ ＦＩＦＯ
１５１ ＢＣＨ誤り訂正回路
１５２ 遅延回路
１５３ メモリ
１４４，１４５ ＦＩＦＯ
【産業上の利用分野】
本発明は、例えば光ディスクなどにディジタル情報を記録する場合に用いて好適な情報記録装置、情報再生装置、並びに情報記録媒体に関する。
【０００２】
【従来の技術】
本件出願人は、特願平３−１６７５８５号として、例えば光ディスクなどに、情報ピットの前方、または後方エッジの位置を、記録するディジタル情報に対応して所定の基準位置からステップ状にシフトすることにより、複数ビット単位のディジタル情報（多値の情報）を１つの情報ピットに割り当てて記録することを先に提案している。この記録再生方法によれば、ピット長およびピットエッジの位置の変化を非常に高い精度で検出可能であるので、これまで不可能であると考えられていた微小な変化でディジタル情報を記録することが可能となり、その結果、これまで以上の高密度記録化を実現することができる。
【０００３】
ここで、図２７は、本件出願人が先に提案したエッジの位置をステップ状にシフトすることにより、ディジタル情報を記録する原理を示している。記録時においては、同図に示すように、記録するディジタル情報に対応してＰＷＭ変調した記録信号（図２７（Ｂ））を生成し、そのゼロクロス時における長さに対応するピット（図２７（Ａ））を形成する。このようにすると、ピットのエッジの位置が基準クロック（図２７（Ｃ））で示す位置からステップ状に変化する。この変化量に応じて、１つのエッジについて、例えば０乃至７の８段階（３ビット）などの所定数の段階（多値）のデータ（情報）を記録することができる。
【０００４】
次に、図２８は、このようにして記録した信号を再生する原理を示している。再生時においては、まず、例えば光ディスクなどの情報記録媒体より再生したＲＦ信号（再生信号）（図２８（Ａ））を大きく増幅して、２値化ＲＦ信号（図２８（Ｂ））を得る。また、情報を記録した光ディスクにはクロックピットが形成されているから、これを基準として基準クロック（図２８（Ｃ））を生成し、この基準クロックに同期して、さらに鋸歯状波信号（図２８（Ｄ））を生成する。そして、この鋸歯状波信号と２値化ＲＦ信号とがクロスするタイミングを検出することにより、情報ピットのエッジの位置を検出する。
【０００５】
なお、上述の再生原理では、鋸歯状波信号で情報ピットのエッジの出現タイミングを検出することになるが、この場合、そのタイミングを読み取るための構成が複雑になるおそれがある。そこで、これを防止するため、本件出願人は、特願平５−２０８７６号として、次のような情報ピットの形成方法を提案している。
【０００６】
即ち、この形成方法においては、光ディスクを光ビームで走査することにより、情報ピットに対応した再生信号を得る再生光学系（光ピックアップ）の伝達特性に応じて決まる再生信号の過渡期間（再生信号が定常状態にない期間）である立ち上がり期間ｔｒまたは立ち下がり期間ｔｆ（図２８（Ａ））よりも短い所定のシフト期間に相当する範囲内で、情報ピットのエッジの位置をずらすようになされている。
【０００７】
ここで、再生光学系の伝達特性は、その伝達関数（ＯＴＦ（Optical Transfer Function））の絶対値であるＭＴＦ（Modulation Transfer Function）によって規定され、このＭＴＦは、再生光学系を構成するレンズの開口率ＮＡと、そこから発せられる光ビームの波長λに依存する。
【０００８】
上述の形成方法によれば、過渡期間における１サンプルのタイミングでＲＦ信号のレベルを検出することで、情報ピットのエッジの位置に対応する情報を得ることができる。
【０００９】
ここで、上述の記録方法を、以下、適宜、ＳＣＩＰＥＲ（Single Carrior Independent Pit Edge Recording）方式という。
【００１０】
ところで、光ディスクからの再生信号には、通常、ディスク表面の小さな欠陥などのディフェクトによる読み取り誤りが含まれる。そこで、このようなディフェクトによる誤りが含まれていても、正しいデータを得ることができるように、誤り訂正符号が用いられる。
【００１１】
例えばＣＤなどでは、１バイト単位で情報の記録が行われており、従って復号も１バイト単位で行われるため、誤り訂正符号としては、１バイト単位のデータを訂正するものが用いられている。
【００１２】
【発明が解決しようとする課題】
一方、上述のＳＣＩＰＥＲ方式では、情報ピットのエッジ位置を微妙にシフトして情報の記録を行っているため、ＲＦ信号に、情報ピットのエッジ変動に起因するノイズや、電気系（電気検出系）のサーマルノイズなどが加わると、そのレベルが若干のずれ、隣接するエッジ位置に対応する情報に復号されるような誤りが生じるおそれがある。
【００１３】
そこで、ディフェクトだけでなく、ノイズを主原因とする誤り訂正のために、上述したような誤り訂正符号を用いる方法がある。
【００１４】
しかしながら、上述したようなＲＦ信号の僅かなレベルの変動により生じる誤りは、ほとんどの場合、１ビットあるいは数ビットの誤りであると考えられる。このような高々数ビットの誤りの訂正のために、上述したような１バイト単位で誤り訂正を行う誤り訂正符号を用いたのでは、即ち数ビットの誤りを１バイトの誤りとして扱って誤り訂正符号を設計したのでは、その符号量が多くなり、実質的なデータの記録密度が大きく低下することとなる。
【００１５】
本発明は、このような状況に鑑みてなされたものであり、ＲＦ信号の僅かなレベル変動により生じるビット誤りを、効率良く訂正することができるようにするものである。
【００２２】
【課題を解決するための手段】
本発明の情報記録装置は、ディジタル情報を所定の複数ビット単位で記録する情報記録装置において、所定の複数ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、所定の複数ビット単位のディジタル情報のうちの所定のビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、所定のビットに応じたマッピングを行い、その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する所定の複数ビット単位のディジタル情報を、そのうちの他の所定のビットに応じてマッピングすることを繰り返すことにより、２次元平面上の座標点に、所定の複数ビット単位のディジタル情報を割り当て、所定の複数ビット単位のディジタル情報に対応する座標点のｘ座標およびｙ座標を記録することを特徴とする。
【００２３】
この情報記録装置においては、所定の複数ビット単位のディジタル情報の一部のビットに対する誤り訂正符号をあらかじめ付加させることができる。また、誤り訂正符号が付加されたビットに応じたマッピングを優先して最初の方に行わせることができる。さらに、所定の複数ビット単位のディジタル情報のうちの所定の１つのビットに対する誤り訂正符号をあらかじめ付加させ、そのビットに応じたマッピングを最初に行わせることができる。また、所定の複数ビット単位のディジタル情報のうちの所定の２つのビットそれぞれに対する誤り訂正符号をあらかじめ付加させ、その２つのビットそれぞれに応じたマッピングを最初とその次に行わせることができる。さらに、所定の複数ビット単位のディジタル情報のうちの所定の２つのビットそれぞれに対する誤り訂正符号の誤り訂正能力が異なる場合、誤り訂正能力の高い誤り訂正符号が付加されたビットに応じたマッピングを最初に行わせることができる。また、誤り訂正符号は、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号または畳み込み符号とすることができる。さらに、座標点のｘ座標またはｙ座標に対応して、情報記録媒体に形成する情報ピットの立ち上がりエッジまたは立ち下がりエッジの位置、深さ、または、高さを、それぞれステップ上にずらすことができる。
【００２４】
本発明の情報再生装置は、請求項１乃至７のいずれかに記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生することを特徴とする。また、情報ピットの立ち上がりエッジまたは立ち下がりエッジの位置、深さ、または、高さは、座標点のｘ座標またはｙ座標に対応して、それぞれステップ上にずらされているようにすることができる。
【００２５】
請求項３に記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生する情報再生装置においては、情報記録媒体から、ｘおよびｙ座標に対応する再生信号を再生する再生手段（例えば、図１８に示すピックアップ２２など）と、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、その後、前回の復号に用いた座標点のうちの、誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施すことを、誤り訂正符号が付加されたディジタル情報の一部のビットすべての復号が終了するまで繰り返し、最後の復号に用いた座標点のうちの、その最後の復号により得られたビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号を復号する復号手段（例えば、図１８に示す誤り訂正回路３５など）とを備えることができる。
【００２６】
請求項４に記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生する情報再生装置においては、情報記録媒体から、ｘおよびｙ座標に対応する再生信号を再生する再生手段（例えば、図１８に示すピックアップ２２など）と、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、そのビットの復号に用いた座標点のうちの、誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号を復号する復号手段（例えば、図１８に示す誤り訂正回路３５など）とを備えることができる。
【００２７】
請求項５または６に記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報を再生する情報再生装置においては、情報記録媒体から、ｘおよびｙ座標に対応する再生信号を再生する再生手段（例えば、図１８に示すピックアップ２２など）と、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされた第１のビットを復号し、その第１のビットに対して、誤り訂正符号による誤り訂正を施し、第１のビットの復号に用いた座標点のうちの、第１のビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされた第２のビットを復号し、その第２のビットに対して、誤り訂正符号による誤り訂正を施し、第２のビットの復号に用いた座標点のうちの、第２のビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号を復号する復号手段（例えば、図１８に示す誤り訂正回路３５など）とを備えることができる。
【００２８】
この情報再生装置においては、誤り訂正符号を、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号または畳み込み符号とすることができる。
【００２９】
本発明の情報記録媒体は、請求項８に記載の情報記録装置によってディジタル情報が記録されたことを特徴とする。
【００３１】
【作用】
本発明の情報記録装置においては、所定の複数ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、所定の複数ビット単位のディジタル情報のうちの所定のビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、所定のビットに応じたマッピングを行い、その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する所定の複数ビット単位のディジタル情報を、そのうちの他の所定のビットに応じてマッピングすることを繰り返すことにより、２次元平面上の座標点に、所定の複数ビット単位のディジタル情報を割り当て、所定の複数ビット単位のディジタル情報に対応する座標点のｘ座標およびｙ座標が記録される。従って、再生時にＲＦ信号のレベルが変動しても、後の方で行われたマッピングの対象となったビットには、ほとんど誤りが生じなくなるので、最初の方に行われたマッピングの対象となったビットに誤り訂正符号を付加しておくだけで済み、記録容量の大きな低下を防止することができる。
【００３２】
本発明の情報再生装置においては、請求項１乃至７のいずれかに記載の情報記録装置によって情報ピットが形成された情報記録媒体からディジタル情報が再生される。即ち、例えば情報記録媒体から、ｘおよびｙ座標に対応する再生信号が再生される。そして、再生信号から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットが復号され、そのビットに対して、誤り訂正符号による誤り訂正が施される。その後、前回の復号に用いた座標点のうちの、誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施すことが、誤り訂正符号が付加されたディジタル情報の一部のビットすべての復号が終了するまで繰り返され、最後の復号に用いた座標点のうちの、その最後の復号により得られたビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、再生信号が復号される。従って、ＲＦ信号（再生信号）のレベル変動によるビット誤りを防止することができる。
【００３３】
本発明の情報記録媒体においては、請求項８に記載の情報記録装置によってディジタル情報が記録されているので、その再生時において、ＲＦ信号の僅かなレベル変動により生じるビット誤りを、効率良く訂正することが可能となる。
【００３４】
【実施例】
図１は、本発明の情報記録装置の一実施例の構成を示すブロック図である。この情報記録装置においては、例えば、前述したＳＣＩＰＥＲ方式で、光ディスクに情報が記録されるようになされている。
【００３５】
情報源発生回路１は、光ディスクに記録するディジタル情報を発生するようになされている。誤り訂正回路２は、主としてディスク上の欠陥（ディフェクト）に起因するビット誤りを訂正するための誤り訂正符号を演算するようになされている。ビット数変換回路３は、誤り訂正回路２から供給されるデータの１単位の区切りを変換するようになされている。誤り訂正回路４は、主としてノイズなどによるビット誤りを訂正するための誤り訂正符号を演算するようになされている。なお、誤り訂正回路４には、タイミングコントローラ６より所定のタイミング信号が供給されるようになされており、誤り訂正回路４は、このタイミング信号に対応して動作するようになされている。
【００３６】
スイッチ５は、タイミングコントローラ６に制御され、誤り訂正回路４または固定パターン発生回路７のいずれかの出力端子を選択するようになされている。このスイッチ５が所定のタイミングで切り換えられることにより、誤り訂正回路４および固定パターン発生回路７の出力が、時分割多重されて、エッジ変調回路８に供給されるようになされている。
【００３７】
タイミングコントローラ６は、スイッチ５の切り換え制御を行うとともに、所定のタイミング信号（ＳＬＣＴ１，ＳＬＣＴ２，ＲＳＴ１，ＲＳＴ２）を生成し、誤り訂正回路４に供給するようになされている。固定パターン発生回路７は、例えばクロック情報や、バイアス変動、ゲイン変動などの変動を除去するためのパターンである固定パターンを発生するようになされている。エッジ変調回路８は、スイッチ５を介して、誤り訂正回路４または固定パターン発生回路７からのデータに対応して、キャリアとしての所定のパルスをピットエッジ変調して出力するようになされている。
【００３８】
次に、その動作について説明する。情報源発生回路１からは、例えば曲（音楽）などのオーディオ信号（音楽信号）をディジタル化したディジタル信号（ディジタル情報）が発生され、誤り訂正回路２に供給される。誤り訂正回路２では、例えばＣＤで用いられているものと同様の誤り訂正符号が計算される。即ち、誤り訂正回路２では、例えば高いランダムエラー訂正能力を有する誤り訂正符号であるリードソロモン符号と、バーストエラーをインタリーブによりランダムエラーに変換する手段を組み合わせたＣＩＲＣ（Cross Interleave Reed-Solomon Code）が計算される。
【００３９】
ここで、このＣＩＲＣは、主としてディスク上の欠陥（ディフェクト）に起因するビット誤りを訂正するためのもので、８ビット（１バイト）単位で演算される。
【００４０】
そして、この誤り訂正符号（ＣＩＲＣ）は、情報源発生回路１より供給されたディジタル信号に付加される。即ち、誤り訂正回路２では、例えば２４バイトのディジタル信号に、８バイトの誤り訂正符号が付加され、３２バイトのデータとされる。さらに、誤り訂正回路２においては、その３２バイトのデータに、例えば曲順や演奏時間などを表すサブコード情報が付加され、図２に示すように、３３バイト（２６４ビット）のデータとされる。
【００４１】
ここで、誤り訂正符号（ＣＩＲＣ）は、上述のように８ビットの幅を有するため、誤り訂正回路２から出力される３３バイトのデータは、図２に示したように８ビットが１単位とされている。一方、後述するように、ディスクには、例えば６ビット単位でデータが記録される（１つのピットには６ビットの情報が割り当てられる）。
【００４２】
そこで、ビット数変換回路３では、８ビット単位のデータが６ビット単位のデータに変換される。即ち、８ビット単位の３３バイトのデータは、ビット数変換回路３に供給され、そこで、例えば図３に示すような、３５個の６ビット単位のデータ、並びに６個の５ビット単位のデータおよび４ビット単位のデータにビットの区切りが変換される。なお、ここでは、３３バイト（２６４ビット）のデータを、順次、６ビットずつ３５列だけ縦（上から下方向、または下から上方向）に並べ、さらに５ビットずつ６列だけ縦に並べ、その後４ビットずつ６列だけ縦に並べて、図３に示したようなデータに変換するものとする。但し、その他、例えば横方向（右から左方向、または左から右方向）にデータを並べることなどによって変換を行うことも可能である。
【００４３】
ここで、以下、図３に示した変換後のデータの最上段のビットをＭＳＢと、最下段のビットをＬＳＢとし、また、６ビット単位のデータの各ビットを、ＬＳＢからＭＳＢ方向に、それぞれ第０乃至第５ビットとする。
【００４４】
図３に示したように、ビット数変換回路３による変換後は、６個の５ビット単位のデータおよび４ビット単位のデータがあるので、これらを６ビット単位のデータとみなすと、１２個の６ビット単位のデータの第０ビット（ＬＳＢ）と、６個の６ビット単位のデータの第１ビットは、いわば空白とされている。この空白部分には、後段の誤り訂正回路４において、６ビット単位のデータのうちの一部のビットとしての、第０および第１ビットに対する誤り訂正符号が付加される。
【００４５】
即ち、上述したように６ビット単位のデータとされた３３バイトのデータは、ビット数変換回路３から誤り訂正回路４に供給される。誤り訂正回路４では、上述の空白部分に、１ビット単位の誤りを訂正する誤り訂正符号としての、例えばＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号が付加される。なお、このＢＣＨ符号は、主としてノイズなどによりＲＦ信号のレベルが変動することを原因とするビット誤りを訂正するためのものである。
【００４６】
図４は、誤り訂正回路４の詳細構成例を示している。同図において、左半分の部分は、第０ビットに対する誤り訂正符号（ＢＣＨ符号）を生成するようになされており、また右半分の部分は、第１ビットに対する誤り訂正符号（ＢＣＨ符号）を生成するようになされている。
【００４７】
ここで、図３に示した３３バイトのデータが、誤り訂正回路４に供給される前に、タイミングコントローラ６は、リセット信号ＲＳＴ１およびＲＳＴ２を出力するようになされている。このリセット信号ＲＳＴ１およびＲＳＴ２は、ＢＣＨ演算回路５１および５３に供給され、これによりＢＣＨ演算回路５１および５３は、初期化される。
【００４８】
さらに、タイミングコントローラ６は、図３に示した３５列の６ビット単位のデータが誤り訂正回路４に供給されている間、Ｌレベルのスイッチ制御信号ＳＬＣＴ１を出力し、残りの６列の５ビット単位のデータおよび４ビット単位のデータが誤り訂正回路４に供給されている間、Ｈレベルのスイッチ制御信号ＳＬＣＴ１を出力するようになされている。また、タイミングコントローラ６は、図３に示した３５列の６ビット単位のデータおよび６列の５ビット単位のデータが誤り訂正回路４に供給されている間、Ｌレベルのスイッチ制御信号ＳＬＣＴ２を出力し、残りの６列の４ビット単位のデータが誤り訂正回路４に供給されている間、Ｈレベルのスイッチ制御信号ＳＬＣＴ２を出力するようになされている。
【００４９】
スイッチ制御信号ＳＬＣＴ１またはＳＬＣＴ２は、それぞれスイッチ５２または５４に供給されるようになされており、スイッチ５２または５４は、Ｌレベルのスイッチ制御信号ＳＬＣＴ１またはＳＬＣＴ２を受信している間は端子ａ１またはａ２側を、Ｈレベルのスイッチ制御信号ＳＬＣＴ１またはＳＬＣＴ２を受信している間は端子ｂ１またはｂ２側を、それぞれ選択するようになされている。
【００５０】
従って、ＢＣＨ演算回路５１および５３のリセット後、３５列の６ビット単位のデータが入力されている間は、スイッチ制御信号ＳＬＣＴ１およびＳＬＣＴ２はＬレベルとなっているから、スイッチ５２または５４は、端子ａ１またはａ２をそれぞれ選択する。
【００５１】
一方、図４において、図３に示したデータの第０ビットは、スイッチ５２の端子ａ１およびＢＣＨ演算回路５１に供給されるようになされており、また第１ビットは、スイッチ５４の端子ａ２およびＢＣＨ演算回路５３に供給されるようになされている。また、その第２乃至第５ビットは、そのまま出力されるようになされている。
【００５２】
従って、この場合、３５列の６ビット単位のデータのうち、第２乃至第５ビットはそのまま出力され、第０または第１ビットも、スイッチ５２または５４をそれぞれ介してそのまま出力されるから、誤り訂正回路４からは、３５列の６ビット単位のデータがそのまま出力される。
【００５３】
なお、この間、ＢＣＨ演算回路５１では、３５列の６ビット単位のデータのうちの第０ビット（図５において太線で囲んである部分）に対する誤り訂正符号であるＢＣＨ符号（このＢＣＨ符号を、以下、適宜、ＢＣＨ１符号という）が演算される。ここでは、３５の第０ビットに対し、例えば１２ビットでなるＢＣＨ符号が求められる。
【００５４】
その後、図３に示した６列の５ビット単位のデータの入力が開始されると、スイッチ制御信号ＳＬＣＴ１は、ＬレベルからＨレベルになるので、スイッチ５２は切り換わり、端子ｂ１を選択する。従って、この場合、ＢＣＨ演算回路５１からスイッチ５２を介して１２ビットのＢＣＨ１符号が第０ビットとして出力される。これにより、図３に示した第０ビットの空白部分には、図５に示すように、１２ビットのＢＣＨ１符号（同図において影を付してある部分）が挿入される。
【００５５】
なお、以上の間、ＢＣＨ演算回路５２では、３５列の６ビット単位のデータおよび６列の５ビット単位のデータのうちの第１ビット（図６において太線で囲んである部分）に対する誤り訂正符号であるＢＣＨ符号（このＢＣＨ符号を、以下、適宜、ＢＣＨ２符号という）が演算される。ここでは、４１（＝３５＋６）の第１ビットに対し、例えば６ビットでなるＢＣＨ符号が求められる。
【００５６】
さらに、その後、図３に示した６列の４ビット単位のデータの入力が開始されると、スイッチ制御信号ＳＬＣＴ２も、ＬレベルからＨレベルになるので、スイッチ５４は切り換わり、端子ｂ２を選択する。従って、この場合、ＢＣＨ演算回路５３からスイッチ５４を介して６ビットのＢＣＨ２符号が第１ビットとして出力される。これにより、図３に示した第１ビットの空白部分には、図６に示すように、６ビットのＢＣＨ２符号（同図において影を付してある部分）が挿入される。
【００５７】
以上のようにして、３５ある第０ビットに１２ビットのＢＣＨ１符号が付加されるとともに、４１ある第１ビットに６ビットのＢＣＨ２符号が付加され、第０乃至第５ビットがすべて４７ずつあるデータ構造とされる。
【００５８】
なお、３５の第０ビットに対し、１２ビットのＢＣＨ１符号を付加することでは、第０ビットに誤りが生じた場合に、その誤りが２箇所（２ビット）までであれば、ＢＣＨ１符号により、その誤りを検出して正しく訂正することが可能となる。また、４１の第１ビットに対し、６ビットのＢＣＨ２符号を付加することでは、第１ビットに誤りが生じた場合に、その誤りが１箇所（１ビット）であれば、ＢＣＨ２符号により、その誤りを検出して正しく訂正することが可能となる。
【００５９】
従って、第０または第１ビットそれぞれに対するＢＣＨ１符号またはＢＣＨ２符号は、その誤り訂正能力が異なり、いまの場合、ＢＣＨ１符号の方が、ＢＣＨ２符号より誤り訂正能力が高いものとされている。
【００６０】
次に、図７は、ＢＣＨ１符号を演算するＢＣＨ演算回路５１の詳細構成例を示している。同図に示すように、ＢＣＨ演算回路５１は、１２個のフリップフロップ（Ｆ．Ｆ．）６１乃至７２がシリーズに接続され、最初の段のフリップフロップ６１の前段、フリップフロップ６３と６４との間、６４と６５との間、６５と６６との間、６８と６９との間、または７０と７１との間に、それぞれＸＯＲ（eXclusive OR）回路７３乃至７８が設けられて構成されている。また、ＸＯＲ回路７３の２つの入力端子のうちの一方には第０ビット（Ｄａｔａ）が入力されるようになされており、他方には最終段のフリップフロップ７２の出力が入力されるようになされている。さらに、ＸＯＲ回路７４乃至７８の２つの入力端子のうちの一方には前段のフリップフロップの出力が入力されるようになされており、他方には、上述のＸＯＲ回路７３と同様に最終段のフリップフロップ７２の出力が入力されるようになされている。
【００６１】
フリップフロップ６１乃至７２のクロック端子には、タイミングコントローラ６からクロック信号（Ｃｌｏｃｋ）（図１においては図示せず）が供給されるようになされており、そのリセット端子には、同じくタイミングコントローラ６からリセット信号ＲＳＴ１が供給されるようになされている。
【００６２】
フリップフロップ６１乃至７２は、そのリセット端子にリセット信号ＲＳＴ１が入力されると、ラッチしている値をクリアし、その後、クロック信号が入力されるタイミングで、その入力端子に入力される値をラッチしていく。即ち、フリップフロップ６１では、ＸＯＲ回路７３を介した第０ビットがラッチされ、フリップフロップ６２乃至７２では、その前段のフリップフロップでラッチされていた値がラッチされる。但し、フリップフロップ６４乃至６６，６９、または７１では、ＸＯＲ回路７４乃至７８を介した、フリップフロップ６３乃至６５，６８、または７０でラッチされていた値がラッチされる。
【００６３】
従って、最終段のフリップフロップ７２の出力が０である場合には、フリップフロップ６１では、第０ビットがラッチされ、フリップフロップ６２乃至７２では、その前段のフリップフロップ６１乃至７１でラッチされていた値がそれぞれラッチされる。また、フリップフロップ７２の出力が１である場合には、フリップフロップ６１では、第０ビットを反転した値がラッチされ、フリップフロップ６２，６３，６７，６８，７０、または７２では、その前段のフリップフロップ６１，６２，６６，６７，６９、または７１でラッチされていた値がそれぞれラッチされる。また、フリップフロップ６４乃至６６，６９、または７１では、フリップフロップ６３乃至６５，６８、または７０でラッチされていた値を反転した値がそれぞれラッチされる。
【００６４】
以上により、最終段のフリップフロップ７２からは、３５の第０ビットを、次式で示すＧ（Ｘ）で除算したときの剰余である１２ビットのＢＣＨ１符号が出力される。
Ｇ（Ｘ）＝Ｘ12＋Ｘ10＋Ｘ8＋Ｘ5＋Ｘ4＋Ｘ3＋１
【００６５】
この多項式Ｇ（Ｘ）は、２つの６次の規約多項式の積になっているので、６３の長さまでの系列に発生した２箇所までの誤りを訂正することができる。
【００６６】
次に、図８は、ＢＣＨ２符号を演算するＢＣＨ演算回路５３の詳細構成例を示している。同図に示すように、ＢＣＨ演算回路５３は、６個のフリップフロップ９１乃至９６がシリーズに接続され、最初の段のフリップフロップ９１の前段、またはフリップフロップ９１と９２との間に、それぞれＸＯＲ回路９７または９８が設けられて構成されている。また、ＸＯＲ回路９７の２つの入力端子のうちの一方には第１ビット（Ｄａｔａ）が入力されるようになされており、他方には最終段のフリップフロップ９６の出力が入力されるようになされている。さらに、ＸＯＲ回路９８の２つの入力端子のうちの一方には前段のフリップフロップ９１の出力が入力されるようになされており、他方には、上述のＸＯＲ回路９７と同様に最終段のフリップフロップ９６の出力が入力されるようになされている。
【００６７】
フリップフロップ９１乃至９６のクロック端子には、タイミングコントローラ６からクロック信号（Ｃｌｏｃｋ）（図１においては図示せず）が供給されるようになされており、そのリセット端子には、同じくタイミングコントローラ６からリセット信号ＲＳＴ２が供給されるようになされている。
【００６８】
フリップフロップ９１乃至９６は、そのリセット端子にリセット信号ＲＳＴ２が入力されると、ラッチしている値をクリアし、その後、クロック信号が入力されるタイミングで、その入力端子に入力される値をラッチしていく。即ち、フリップフロップ９１では、ＸＯＲ回路９７を介した第１ビットがラッチされ、フリップフロップ９２乃至９６では、その前段のフリップフロップでラッチされていた値がラッチされる。但し、フリップフロップ９２では、ＸＯＲ回路９８を介した、フリップフロップ９１でラッチされていた値がラッチされる。
【００６９】
従って、最終段のフリップフロップ９６の出力が０である場合には、フリップフロップ９１では、第１ビットがラッチされ、フリップフロップ９２乃至９６では、その前段のフリップフロップ９１乃至９５でラッチされていた値がそれぞれラッチされる。また、フリップフロップ９６の出力が１である場合には、フリップフロップ９１では、第１ビットを反転した値がラッチされ、フリップフロップ９３乃至９６では、その前段のフリップフロップ９２乃至９５でラッチされていた値がそれぞれラッチされる。また、フリップフロップ９２では、フリップフロップ９１でラッチされていた値を反転した値がラッチされる。
【００７０】
以上により、最終段のフリップフロップ９６からは、４１の第１ビットを、次式で示すＧ（Ｘ）で除算したときの剰余である６ビットのＢＣＨ２符号が出力される。
Ｇ（Ｘ）＝Ｘ6＋Ｘ＋１
【００７１】
この多項式Ｇ（Ｘ）は、６次の規約多項式になっているので、６３の長さまでの系列に発生した１箇所の誤りを訂正することができる。
【００７２】
以上のようにして、誤り訂正回路４において、図３に示したデータの空白部分に、ＢＣＨ１符号またはＢＣＨ２符号が、第０または第１ビットとして付加されることにより、図９に示すような６ビット×４７のマトリクスが生成される。以下、この６ビット×４７のマトリクスをブロックという。
【００７３】
タイミングコントローラ６（図１）では、誤り訂正回路４から１ブロックのデータが出力された後、固定パターン発生回路７から固定パターンが出力されるまでの間、スイッチ５に対して、制御信号を出力する。スイッチ（データセレクタ）５は、通常は、誤り訂正回路４の出力端子を選択しているが、タイミングコントローラ６から制御信号を受信している間は、固定パターン発生回路７の出力端子を選択する。
【００７４】
従って、誤り訂正回路４から１ブロックのデータがスイッチ５を介して、エッジ変調回路８に供給された後は、固定パターン発生回路７から固定パターンがスイッチ５を介してエッジ変調回路８に供給される。
【００７５】
ここで、固定パターンとは、上述したようにクロックを再生したり、光ディスク特有のバイアス変動やゲイン変動を除去するために使用される一定のパターンで、例えば６ビット×５列のデータである。よって、エッジ変調回路８には、図１０に示すような６ビット×５２列（＝４７列＋５列）のマトリクスで表現されるデータ列が１単位として供給されることになる。
【００７６】
次に、エッジ変調回路８では、６ビット×５２列のデータ列（図１０）が、６ビット単位に縦に分割され、各６ビット単位のデータにしたがって、光ディスクのピットのエッジ位置が変調されるような信号が順次生成され、マスタリングマシン（カッティングマシン）に供給される。
【００７７】
図１１は、エッジ変調回路８の詳細構成例を示している。同図に示すように、エッジ変調回路８は、マッピングＲＯＭ１１１、パルス遅延回路１１２，１１３，ＯＲ回路１１４、およびＴ−フリップフロップ（Ｔ−Ｆ．Ｆ．）１１５で構成されている。
【００７８】
マッピングＲＯＭ１１１は、６ビットのアドレス空間を有し、各アドレスには、ピットの立ち上がりエッジ（前縁）の位置情報Ｘおよび立ち下がりエッジ（後縁）の位置情報Ｙが記憶されている。なお、ここでは、ピットのエッジの位置は、例えば０乃至７の８（＝２3）段階にステップ状にずらすことが可能とされており、従って位置情報ＸおよびＹは、０乃至７の範囲の値をとる３ビットの情報である。
【００７９】
マッピングＲＯＭ１１１では、６ビット単位のデータがアドレスとして与えられると、３ビットの位置情報ＸおよびＹが出力される。従って、その情報量は変化しないから、マッピングＲＯＭ１１１では、１対１の変換が行われることになる。
【００８０】
マッピングＲＯＭ１１１から出力された位置情報ＸまたはＹは、パルス遅延回路１１２または１１３にそれぞれ供給される。パルス遅延回路１１２または１１３では、位置情報ＸまたはＹに対応して位相のずれたパルスがそれぞれ発生される。
【００８１】
即ち、パルス遅延回路１１２は、位置情報Ｘにしたがって、所定の基準パルスの立ち上がりエッジの位置を遅延させる。具体的には、図１２（Ａ）に示すように、位置情報Ｘが大きな値であるほど、パルスが早く立ち上がるようにする（位置情報Ｘが小さな値であるほど、パルスが遅く立ち上がるようにする）。
【００８２】
パルス遅延回路１１３は、上述のパルス遅延回路１１２とは逆の極性で、位置情報Ｙにしたがって、所定の基準パルスの立ち上がりエッジの位置を遅延させる。具体的には、図１２（Ｂ）に示すように、位置情報Ｙが大きな値であるほど、パルスが遅く立ち上がるようにする（位置情報Ｙが小さな値であるほど、パルスが早く立ち上がるようにする）。
【００８３】
以上のようにしてパルス遅延回路１１２および１１３で発生されたパルスは、ＯＲ回路１１４に供給される。ＯＲ回路１１４では、パルス遅延回路１１２および１１３からの出力パルスのＯＲ（論理和）がとられ、Ｔ−フリップフロップ１１５に出力される。従って、Ｔ−フリップフロップ１１５には、図１２（Ａ）および図１２（Ｂ）のパルスのＯＲをとった、図１２（Ｃ）に示すパルスが供給されることになる。
【００８４】
Ｔ−フリップフロップ１１５は、入力信号の立ち上がりエッジのタイミングで、その出力値を反転するから、図１２（Ｃ）に示したパルスが供給された場合には、図１２（Ｄ）に示すような、位置情報ＸまたはＹそれぞれに対応して立ち上がりエッジまたは立ち下がりエッジの位置が変化するパルス（基準パルスをピットエッジ変調したパルス）が出力されることになる。
【００８５】
このパルスは、マスタリングマシンに供給され、そこでは、エッジ変調回路８からのパルスにしたがって光ビームが変調され（ＯＮ／ＯＦＦされ）、これにより光ディスクに、例えば凸のピットが形成される。このピットは、図１２（Ｅ）に示すように、その立ち上がりエッジまたは立ち下がりエッジの位置が、それぞれ位置情報ＸまたはＹにしたがってステップ状にずれたものとなる（但し、左から右方向にみた場合）。マスタリングマシンでは、上述のようなピットが所定の一定周期で形成されていく。
【００８６】
マスタリングマシンで光ディスクの原版が作成されると、例えばＣＤにおける場合と同様の工程で現像などの処理が行われ、スタンパ（複写原盤）が作成される。そして、このスタンパを用いて複製がなされ、これにより大量の光ディスクが製造される。
【００８７】
なお、ここでは、ピットのエッジの位置は、例えば光ディスクを光ビームで走査することにより、ピットに対応したＲＦ信号（再生信号）を得る再生光学系（後述する図１８の光ディスク装置のピックアップ２２）の伝達特性に応じて決まるＲＦ信号の過渡期間である立ち上がり期間または立ち下がり期間よりも短い所定のシフト期間に相当する範囲内でずらされるようになされている。
【００８８】
次に、エッジ変調回路８のマッピングＲＯＭ１１１について詳述する。マッピングＲＯＭ１１１によれば、上述したように６ビット単位のデータが、ピットの前縁または後縁の位置をそれぞれ表す３ビットの位置情報ＸまたはＹに変換される。従って、位置情報ＸおよびＹは、いずれも０乃至７の範囲の値をとるので、位置情報ＸまたはＹを、それぞれ横軸または縦軸とする２次元平面を考え、位置情報ＸおよびＹのとり得る座標点を表すと、それは図１３に示すようになる。なお、図１３においては、位置情報ＸおよびＹのとり得る座標点を●印で示してある。
【００８９】
図１３に示した６４（＝８×８）個の座標点（情報点）に、６ビットの２進数を割り当てれば、６ビット単位のデータが対応する座標点のｘ座標およびｙ座標、即ち３ビットの位置情報ＸおよびＹを求めることができる。従って、マッピングＲＯＭ１１１は、座標点に割り当てられた６ビットの２進数をアドレスとし、そのアドレスに、座標点のｘ座標およびｙ座標を記憶させておくことにより構成することができる。
【００９０】
次に、上述の座標点に、６ビットの２進数を割り当てる方法について説明する。６４の座標点に６ビットの２進数を割り当てる割り当て方としては、例えば、図１３に示すように、原点（０，０）からｙ軸方向に００００００，０００００１，・・・，０００１１１を割り当て、座標点（１，０）から再びｙ軸方向に００１０００，００１００１，・・・，００１１１１を割り当て、以下同様にして割り当てを行っていく方法があるが、ここでは、図１４に示すように割り当てる。
【００９１】
図１４に示したように、６ビットの２進数を６４の座標点に割り当てた場合においては、例えば１０１０１０は、それに対応する座標点は（７，７）であるから、図１の情報記録装置によれば、図１５（Ａ）に示すように、前縁および後縁の最も長いピットとして記録される。また、例えば１１１１１１は、それに対応する座標点は（０，７）であるから、図１の情報記録装置によれば、図１５（Ｂ）に示すように、前縁が最も短く、かつ後縁が最も長いピットとして記録される。
【００９２】
図１４に示した割り当ては、以下のようにして得ることができる。即ち、まず６４の座標点を距離の最も近いものどうしが異なるグループになるように２つのグループに分ける。
【００９３】
ここで、図１６は、６４の座標点を距離の最も近いものどうしが異なるグループになるように２つのグループに分けた状態を示している。なお、同図においては、一方のグループに属する座標点を○印で、他方のグループに属する座標点を●印で、それぞれ示してある。どの●印の座標点からも、最も近い座標点は、○印のものになっていることがわかる。
【００９４】
次に、６ビットの２進数のうちの、あるビット（ここでは、第０ビット（ＬＳＢ）とする）に注目し、その第０ビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、第０ビットに応じたマッピングを行う。
【００９５】
ここで、上述の図１６では、○印または●印の座標点に、第０ビットがそれぞれ１または０の２進数を割り当てた場合を示している。
【００９６】
その後、○印または●印それぞれのグループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する６ビットの２進数を、そのうちの、例えば第１ビットに応じてマッピングする。
【００９７】
ここで、図１７は、図１６に示した●印のグループに属する座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分けた状態を示している。なお、同図においては、一方のグループに属する座標点を●印に○印を付して、他方のグループに属する座標点を●印で、それぞれ示してある。また、同図では、●印に○印を付した座標点または●印の座標点に、第１ビットがそれぞれ１または０の２進数を割り当てた場合を示している。従って、同図において、●印の座標点には、第１および第０ビットがともに０の２進数が、また●印に○印を付した座標点には、第１ビットが１で、第０ビットが０の２進数が、それぞれ割り当てられている。
【００９８】
以下、同様のマッピングを、第２乃至第５ビット（ＭＳＢ）について順次行うことによって、図１４に示した割り当て（マッピングテーブル）が得られる。
【００９９】
次に、図１８は、図１の情報記録装置によってピットが形成された光ディスク（ディジタル情報が記録された光ディスク）からディジタル情報を再生する光ディスク装置の一実施例の構成を示している。
【０１００】
光ディスク２１には、図１の情報記録装置によってディジタル情報が記録されている。ピックアップ２２は、フォーカス／トラッキングサーボ回路２５の制御の下、光ディスク２１の所定のトラックに、光ビームを照射し、その反射光を受光して、その受光量に対応するＲＦ信号（再生信号）を出力するようになされている。ヘッドアンプ２３は、ピックアップ２３からのＲＦ信号を増幅し、ＡＰＣ回路２４、フォーカス／トラッキングサーボ回路２５、スピンドルサーボ回路２６，ＰＬＬ回路２８、およびＡ／Ｄ変換器３１に供給するようになされている。
【０１０１】
ＡＰＣ（Auto Power Control）回路２４は、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２が発する光ビームの強さを制御するようになされている。フォーカス／トラッキングサーボ回路２５は、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２にフォーカスサーボおよびトラッキングサーボをかけるようになされている。スピンドルサーボ回路２６は、ヘッドアンプ２３からのＲＦ信号に対応して、スピンドルモータ２７の回転速度を制御するようになされている。スピンドルモータ２７は、スピンドルサーボ回路２６の制御にしたがって、光ディスク２１を所定の回転速度で回転させるようになされている。ＰＬＬ回路２８は、ヘッドアンプ２３からのＲＦ信号（固定パターン（クロックパターン）に相当するＲＦ信号）から、装置全体の動作タイミングの基準となるクロックを生成し、装置を構成する各ブロックに供給するようになされている。
【０１０２】
Ａ／Ｄ変換器３１は、ＰＬＬ回路２８から供給されるクロック（Ａ／Ｄ変換クロック）のタイミングで、ヘッドアンプ２３からのＲＦ信号をサンプリングし、ディジタル信号に変換して、バイアス変動除去回路３２に供給するようになされている。バイアス変動除去回路３２は、Ａ／Ｄ変換器３１からのＲＦ信号から、そのうちの固定パターン（バイアス変動除去のためのパターン）に相当する信号に基づいてバイアス変動分を除去し、ＡＧＣ回路３３に供給するようになされている。ＡＧＣ回路３３は、バイアス変動除去回路３２からのＲＦ信号から、そのうちの固定パターン（ゲイン変動除去のためのパターン）に相当する信号に基づいてゲイン変動分を除去し、非線形イコライザ３４に供給するようになされている。
【０１０３】
非線形イコライザ３４は、ＡＧＣ回路３３からのＲＦ信号から、符号間干渉の影響を除去し、誤り訂正回路３５に出力するようになされている。誤り訂正回路３５は、非線形イコライザ３４からの再生信号を復号するとともに、その復号信号における、ノイズなどによるＲＦ信号のレベル変動を主原因とする誤りを、上述したＢＣＨ１およびＢＣＨ２符号によって検出、訂正し、ビット数変換回路３６に出力するようになされている。誤り訂正回路３５から出力される復号信号は、６ビット単位となっており、また後段の誤り訂正回路３７においては８ビット単位で誤り訂正が行われるので、ビット数変換回路３６は、誤り訂正回路３５からの復号信号を６ビット単位から８ビット単位に変換して、誤り訂正回路３７に出力するようになされている。なお、ビット数変換回路３６は、例えば４個の６ビットのフリップフロップなどで構成されており、このフリップフロップで６ビット単位の復号信号を２４ビット分ラッチし、それを３つの８ビット単位のデータとして再度サンプリングすることにより、上述したビット変換を行うようになされている。
【０１０４】
誤り訂正回路３７は、ビット数変換回路３６より供給される８ビット単位の復号信号におけるディフェクトを主原因とする誤りを、上述したＣＩＲＣによって検出、訂正して出力するようになされている。コントローラ３８は、例えばＣＰＵや、その他ＲＯＭ，ＲＡＭなどによって構成され、装置を構成する各ブロックを制御するようになされている。
【０１０５】
次に、その動作について説明する。図示せぬ操作部が操作され、これによりコントローラ３８に対し、再生を開始するように指令がなされると、コントローラ３８は、スピンドルモータ２７に光ディスク２１を回転させるとともに、ピックアップ２２に光ビームを発せさせる。ピックアップ２２からの光ビームは、光ディスク２１に照射されて反射される。この反射光は、ピックアップ２２によって受光され、その受光量に対応するＲＦ信号がヘッドアンプ２３に出力される。ヘッドアンプ２３では、ピックアップ２３からのＲＦ信号が増幅され、ＡＰＣ回路２４、フォーカス／トラッキングサーボ回路２５、スピンドルサーボ回路２６，ＰＬＬ回路２８、およびＡ／Ｄ変換器３１に供給される。
【０１０６】
ＡＰＣ回路２４では、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２が発する光ビームの強さを制御され、これによりピックアップ２２からは、所定の一定の強さの光ビームが光ディスク２１に対して照射される。また、フォーカス／トラッキングサーボ回路２５では、ヘッドアンプ２３からのＲＦ信号に対応して、ピックアップ２２にフォーカスサーボおよびトラッキングサーボをかけられ、これにより光ビームが光ディスク２１上に焦点を結ぶように、かつ所定のトラックに照射される。さらに、スピンドルサーボ回路２６では、ヘッドアンプ２３からのＲＦ信号に対応して、スピンドルモータ２７の回転速度が制御され、これにより光ディスク２１が所定の回転速度で回転される。
【０１０７】
また、ＰＬＬ回路２８では、ヘッドアンプ２３からのＲＦ信号からクロックが生成され、装置の各ブロックに供給される。これにより、装置の同期が確立されると、Ａ／Ｄ変換器３１では、ＰＬＬ回路２８から供給されるクロックのタイミングで、ヘッドアンプ２３からのＲＦ信号がサンプリングされる。
【０１０８】
ここで、図１９は、Ａ／Ｄ変換器３１で行われるサンプリングの様子を示している。ＰＬＬ回路２８から供給されるクロック（Ａ／Ｄ変換クロック）は、同図に示すように、その立ち上がりエッジの位置が、ピットエッジのズレの範囲の中央の位置に一致するようになされており、Ａ／Ｄ変換器３１は、クロックの立ち上がりエッジの位置によって、光ビームにより光ディスク２１上に形成される光スポット（レーザスポット）が、ピットエッジのズレの範囲の中央を走査したタイミングを認識し、そのタイミングでヘッドアンプ２３から供給されるＲＦ信号をサンプリングする。ピットの前縁または後縁でサンプリングされたＲＦ信号（サンプル値）は、上述した位置情報ＸまたはＹに対応して、８段階に変化する信号となる。
【０１０９】
Ａ／Ｄ変換器３１によりサンプリングされ、ディジタル信号とされたＲＦ信号は、バイアス変動除去回路３２およびＡＧＣ回路３３を介して、非線形イコライザ３４に供給される。
【０１１０】
ここで、光ディスクから再生されたＲＦ信号には、特有のバイアス変動分やゲイン変動分が含まれており、従ってＲＦ信号は、いわば揺らいでいる。そこで、バイアス変動除去回路３２またはＡＧＣ回路３３では、ＲＦ信号から、そのうちの固定パターンに相当する信号に基づいてバイアス変動分またはゲイン変動分が除去される。
【０１１１】
非線形イコライザ３４では、ＡＧＣ回路３３からのＲＦ信号から、符号間干渉の影響が取り除かれ、誤り訂正回路３５に出力される。
【０１１２】
ここで、誤り訂正回路３５に供給されるＲＦ信号のうちのピットの前縁または後縁から得られた信号（サンプル値）ＶXまたはＶYは、位置情報ＸまたはＹに対応したものとなっており、例えば次式で表すことができる。
ＶX＝Ｋ×Ｘ＋Ｃ
ＶY＝Ｋ×Ｙ＋Ｃ
但し、定数Ｃはバイアス分を表し、バイアス変動除去回路３２におけるバイアス変動除去処理で定められる値である。また、定数Ｋはゲインを表し、ＡＧＣ回路３３におけるゲイン変動除去処理で定められる値である。
【０１１３】
いま、例えばＫ＝３０，Ｃ＝２０となるようにバイアス変動除去回路３２,ＡＧＣ回路３３が設計されていたとし、サンプル値ＶXまたはＶYをそれぞれｘ軸またはｙ軸にとって、点（ＶX，ＶY）を２次元平面上に表すと、それは、理想的には、図２０に示すような６４の座標点（図中、●印で示す）のうちのいずれかの点となる。なお、同図においては、座標点の右上に、その座標点に対応する復号値を示してある（座標点と復号値との関係は、図１４に示した場合と同様である）。
【０１１４】
ところが、実際には、ＲＦ信号には、種々の原因によりノイズが重畳されるため、図２０に示した座標点からずれた位置にサンプル値（ＶX，ＶY）が現れる。しかしながら、ノイズのレベルは、ＲＦ信号のレベルに比べて充分小さいと考えられるから、本来、ある座標点に一致すべきサンプル点（ＶX，ＶY）が、その座標点から大きく離れる可能性は少ない。即ち、例えば、本来、座標点（２０，２０）に一致すべきサンプル点（ＶX，ＶY）が、ノイズによって、縦方向または横方向に隣接する座標点（２０，５０），（５０，２０）付近にずれる可能性は、斜め方向に隣接する座標点（５０，５０）にずれる可能性より高いし、また座標点（５０，５０）にずれる可能性は、座標点（２０，８０），（８０，２０）にずれる可能性より高い。
【０１１５】
図１８の誤り訂正回路３５では、以上のようなノイズによるＲＦ信号のレベル変動の特性を利用し、少ない冗長度で、即ち光ディスク２１の記憶容量を大きく低下させることなく、ノイズによる誤りを検出、訂正することができるようになされている。
【０１１６】
図２１は、誤り訂正回路３５の詳細構成例を示している。同図に示すように、誤り訂正回路３５は、メモリ１４１，ＢＣＨ誤り訂正回路１４２、メモリ１４３，ＦＩＦＯ１４４、および１４５で構成されている。メモリ（例えば、ＲＯＭなど）１４１は、後述する復号テーブルＡを記憶しており、その復号テーブルＡを用いて、アドレスとして与えられるサンプル値ＶXおよびＶYから、最初のマッピングの対象とされたビット、即ち図９に示した６ビット単位のデータでなるブロックの第０ビット（ＬＳＢ）を復号するようになされている。
【０１１７】
なお、サンプル値ＶX，ＶYは、図２０に示したように、理想的には、２０乃至２３０の範囲の値となり、従って０乃至２５６（＝２8）の範囲で変化すると考えれば充分であるから、それぞれは、８ビットのデータとして、メモリ１４１に供給されるようになされている。よって、メモリ１４１は、１６（＝８＋８）ビットのアドレス空間を有する。
【０１１８】
ＢＣＨ誤り訂正回路１４２は、メモリ１４１から供給される第０ビットの復号値に対し、ＢＣＨ符号による誤り訂正処理を施すようになされている。即ち、図９に示したように１ブロックの第０ビットには、１２ビットのＢＣＨ１符号が含まれているので、ＢＣＨ誤り訂正回路１４２では、このＢＣＨ１符号を用いて、第０ビットの誤りを訂正するようになされている。さらに、ＢＣＨ誤り訂正回路１４２は、第０ビットの誤り訂正結果に基づいて、後述する切換信号（テーブルＢ０／Ｂ１切換信号）を、メモリ１４３に供給するようにもなされている。
【０１１９】
ＦＩＦＯ１４４または１４５は、それぞれサンプル値ＶXまたはＶYを一時記憶し、所定の時間（遅延時間）をおいてメモリ１４３に供給するようになされている。メモリ（例えば、ＲＯＭなどでなる）１４３は、後述する復号テーブルＢ０およびＢ１を記憶しており、ＢＣＨ誤り訂正回路１４２からの切換信号に基づいて、復号テーブルＢ０またはＢ１のいずれを用いるかを決定し、アドレスとして与えられるサンプル値ＶXおよびＶYから、図９に示した６ビット単位のデータを復号するようになされている。
【０１２０】
次に、その動作について説明する。まず、非線形イコライザ３４（図１８）から出力された８ビットのサンプル値ＶXおよびＶYは、１６ビットのアドレスとして、メモリ１４１に供給されるとともに、それぞれは、ＦＩＦＯ１４４または１４５にも供給されて一時記憶される。
【０１２１】
メモリ１４１では、記憶している復号テーブルＡを用いて、アドレスとして与えられたサンプル値ＶXおよびＶYから、図９に示した６ビット単位のデータの第０ビットが復号される。
【０１２２】
ここで、図２２は、復号テーブルＡを示している。同図に示すように、復号テーブルＡは、図２０に示した２次元平面を、各座標点と、その座標点に隣接する座標点であって最も距離の近いものとから等距離にある直線で区切ったもので、図中、白い範囲または黒い範囲にある座標点は、第０ビットの復号値が、それぞれ０または１となっている（逆に、このようになるように、図１４に示した座標点に位置情報ＸおよびＹを割り当ててある）。
【０１２３】
従って、メモリ１４１では、アドレスとして与えられたサンプル値（ＶX，ＶY）が、白い範囲または黒い範囲にあるとき、それぞれ０または１が、第０ビットの復号値として出力される。これにより、ＲＦ信号（サンプル値（ＶX，ＶY））から、最も確からしい第０ビットの復号値を得ることができる。
【０１２４】
メモリ１４１より出力された第０ビットの復号値は、ＢＣＨ誤り訂正回路１４２に供給される。
【０１２５】
ここで、本来、白い範囲または黒い範囲にあるべきサンプル値（ＶX，ＶY）が、ノイズの影響により、その境界からはみ出して、隣の黒い範囲または白い範囲に位置するようになった場合には、０または１であるべき値が、１または０に誤って復号されることになる。しかしながら、第０ビットの復号値を１ブロック分（４７ビット）集めれば、その終わりの部分の１２ビットは、ＢＣＨ１符号であるから、上述したように、誤りが２箇所以内であれば、これを用いて、誤った第０ビットの復号値の訂正をすることができる。
【０１２６】
そこで、ＢＣＨ誤り訂正回路１４２では、ＢＣＨ１符号を用いて、第０ビットの誤りが訂正される。
【０１２７】
ここで、図２２において、例えば座標点（２０，２０）を囲む白い領域に位置すべきサンプル値（ＶX，ＶY）が、その隣の座標点（５０，２０）を囲む黒い領域にはみ出した場合には、第０ビットの復号値１を０に訂正することで正しい復号値００００００を得ることができる。しかしながら、このように隣の座標点を囲む領域にサンプル点がはみ出すことにより復号値に生じる誤りは、第０ビットだけに生じるとは限らない。即ち、例えば図２３に示すように、座標点（５０，１１０），（５０，８０），（５０，５０）、または（５０，２０）を囲む範囲にあるべきサンプル点それぞれが、その右となりの座標点（８０，１１０），（８０，８０），（８０，５０）、または（８０，２０）を囲む範囲にはみ出した場合には、第０ビットだけでなく、第２ビットにも誤りが生じる。
【０１２８】
そこで、メモリ１４３においては、ＢＣＨ誤り訂正回路１４２による第０ビットの誤り訂正結果に基づいて、再度サンプル値（ＶX，ＶY）の復号をやり直すようになされている。
【０１２９】
即ち、ＢＣＨ誤り訂正回路１４２からは、第０ビットの誤り訂正結果（０または１）が、切換信号としてメモリ１４３に供給される。同時に、ＦＩＦＯ１４４または１４５からは、それぞれに一時記憶されていたサンプル値ＶXまたはＶYがメモリ１４３に供給される。従って、ＦＩＦＯ１４４または１４５は、サンプル値ＶXまたはＶYが誤り訂正回路３５に入力されてから、メモリ１４１から第０ビットの復号値が出力され、さらにＢＣＨ誤り訂正回路１４２から切換信号が出力されるまでの間、サンプル値ＶXまたはＶYをそれぞれ記憶し、その後出力する。
【０１３０】
メモリ１４３では、ＢＣＨ誤り訂正回路１４２からの切換信号に基づいて、復号テーブルＢ０またはＢ１のいずれを用いるかが決定され、アドレスとして与えられるサンプル値ＶXおよびＶYから、６ビット単位のデータが復号される。
【０１３１】
ここで、図２４または図２５は、それぞれ復号テーブルＢ０またはＢ１を示している。復号テーブルＢ０は、図２４に示すように、図２０に示した２次元平面を、対応する復号値の第０ビットが０の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も距離の近いものとから等距離にある直線で区切ったもので、図中、白い範囲または黒い範囲にある座標点は、第１ビットの復号値が、それぞれ０または１となっている（このようになるように、図１４に示した座標点に位置情報ＸおよびＹを割り当ててある）。従って、図２４に示した白い範囲または黒い範囲にある座標点に対応する復号値の第１ビットと第０ビットは、それぞれ００または１０である。
【０１３２】
また、復号テーブルＢ１は、図２５に示すように、図２０に示した２次元平面を、対応する復号値の第０ビットが１の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も距離の近いものとから等距離にある直線で区切ったもので、図中、白い範囲または黒い範囲にある座標点は、第１ビットの復号値が、それぞれ０または１となっている（このようになるように、図１４に示した座標点に位置情報ＸおよびＹを割り当ててある）。従って、図２５に示した白い範囲または黒い範囲にある座標点に対応する復号値の第１ビットと第０ビットは、それぞれ０１または１１である。
【０１３３】
メモリ１４３では、ＢＣＨ誤り訂正回路１４２からの切換信号が、第０ビットの復号値の誤り訂正結果が０または１である場合、それぞれ復号テーブルＢ０またはＢ１を用いることが決定される。そして、アドレスとして与えられたサンプル値（ＶX，ＶY）から最も近い位置にある座標点に割り当てられている６ビットのデータが、そのサンプル値の復号結果として出力される。
【０１３４】
復号テーブルＢ０およびＢ１は、座標点の数が３２と、復号テーブルＡに比較して１／２になっており、各座標点を囲む範囲（領域）が大きくなっているので、サンプル点は、本来位置するべき座標点からのずれが多少大きくても、その座標点に割り当てられた６ビットのデータに正しく復号されることになる。
【０１３５】
以上のように、ＢＣＨ１符号として記録した少ない冗長度を使用して、ノイズによるＲＦ信号のレベル変動により、本来位置すべき座標点に隣接する座標点であって最も距離の近いものに割り当てられた６ビットのデータに誤って復号されることを防止することができる。
【０１３６】
以上は、第０ビットに付加されたＢＣＨ１符号により誤りを訂正する場合であるが、本実施例では、上述したように第０ビットだけでなく、第１ビットにもＢＣＨ符号（ＢＣＨ２符号）が付加されているので、さらにこれを用いることで、より強力に誤りを訂正することができる。
【０１３７】
図２６は、ＢＣＨ１符号およびＢＣＨ２符号の両方を用いて復号を行う場合の誤り訂正回路３５の詳細構成例を示している。なお、図中、図２１における場合と対応する部分については、同一の符号を付してある。即ち、この誤り訂正回路３５は、ＢＣＨ誤り訂正回路１５１、遅延回路１５２、メモリ１５３，ＦＩＦＯ１５４、および１５５が新たに設けられている他は、図２１における場合と同様に構成されている。但し、メモリ１４３からは、復号結果である６ビットのデータでなく、そのうちの第１ビットと、ＢＣＨ誤り訂正回路１４２から切換信号として出力された第０ビットの復号値の誤り訂正結果が出力されるようになされており、第１ビットの復号値はＢＣＨ誤り訂正回路１５１に、第０ビットの復号値の誤り訂正結果は遅延回路１５２にそれぞれ供給されるようになされている。
【０１３８】
この誤り訂正回路３５においては、入力されたサンプル値（ＶX，ＶY）は、メモリ１４１，ＦＩＦＯ１４４、および１４５の他、ＦＩＦＯ１５４および１５５にも供給される。そして、メモリ１４１，ＢＣＨ誤り訂正回路１４２、メモリ１４３、ＦＩＦＯ１４４、および１４５では、図２１で説明した場合と同様の処理が行われ、これによりメモリ１４３からは、第１ビットの復号値がＢＣＨ誤り訂正回路１５１に、第０ビットの復号値の誤り訂正結果が遅延回路１５２にそれぞれ供給される。
【０１３９】
ＢＣＨ誤り訂正回路１５１では、第１ビットの復号値の誤りが検出、訂正される。即ち、第１ビットの復号値を１ブロック分（４７ビット）集めれば、その終わりの部分の６ビットは、ＢＣＨ２符号であるから、ＢＣＨ誤り訂正回路１５１では、このＢＣＨ２符号を用いて、誤った第１ビットの復号値が訂正される。第１ビットの復号値の誤り訂正結果は、メモリ１５３に供給される。
【０１４０】
ここで、ＢＣＨ２符号は、ＢＣＨ１符号に比べてビット数が少なく６ビットであるが、６ビットの２進数を図１４に示したように各座標点に割り当てたことから、第１ビットが誤る場合というのは、図２０において、サンプル値が、本来位置すべき座標点に隣接する斜め方向にある座標点を囲む範囲にずれた場合である。そして、ある座標点と、その斜め方向に隣接する座標点との距離は、その縦または横方向に隣接する座標点との距離より長いから、上述したような斜め方向にある座標点の範囲にずれが生じる可能性は、縦または横方向にある座標点を囲む範囲にずれが生じる可能性に比較して低い。
【０１４１】
従って、ＢＣＨ２符号は６ビットと、ＢＣＨ１符号に比較して冗長度が低い、即ち誤り訂正能力が低いが、第１ビットに誤りが発生する確率は、上述したように低いので、充分に誤りを訂正することができる。
【０１４２】
一方、遅延回路１５２では、ＢＣＨ誤り訂正回路１５１における処理時間だけ待って、第０ビットの復号値の誤り訂正結果がメモリ１５３に供給される。さらに、ＦＩＦＯ１５４および１５５では、ＢＣＨ誤り訂正回路１５１または遅延回路１５２から、それぞれ第１または第０ビットの復号値の誤り訂正結果が出力されるのを待って、サンプル値（ＶX，ＶY）が、メモリ１５３に出力される。
【０１４３】
メモリ１５３は、復号テーブルＣ００，Ｃ０１，Ｃ１０，Ｃ１１を記憶している。ここで、復号テーブルＣ００は、図２４に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（０，０）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったもので、また、復号テーブルＣ０１は、図２４に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（０，１）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったものである。
【０１４４】
さらに、復号テーブルＣ１０は、図２５に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（１，０）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったもので、また、復号テーブルＣ１１は、図２５に示した２次元平面を、対応する復号値の（第１ビット，第０ビット）が（１，１）の座標点を対象として、各座標点と、その座標点に隣接する座標点であって最も近い位置にあるものとから等距離にある直線で区切ったものである。
【０１４５】
メモリ１５３では、（第１ビットの復号値の誤り訂正結果，第１ビットの復号値の誤り訂正結果）が、（０，０），（０，１），（１，０）、または（１，１）である場合、それぞれ復号テーブルＣ００，Ｃ０１，Ｃ１０、またはＣ１１を用いることが決定され、アドレスとして与えられたサンプル値（ＶX，ＶY）から最も近い位置にある座標点に割り当てられている６ビットのデータが、そのサンプル値の復号結果として出力される。
【０１４６】
復号テーブルＣ００，Ｃ０１，Ｃ１０、またはＣ１１は、座標点の数が１６と、復号テーブルＢ０やＢ１に比較して１／２、即ち復号テーブルＡに比較して１／４になっており、各座標点を囲む範囲（領域）がさらに大きくなっているので、サンプル点は、本来位置するべき座標点からのずれがより大きくても、その座標点に割り当てられた６ビットのデータに正しく復号されることになる。
【０１４７】
図１８に戻り、誤り訂正回路３５で、以上のようにして復号された６ビット単位のデータは、ビット数変換回路３６に供給され、そこで、例えば上述したようにして８ビット単位のデータに変換されて、誤り訂正回路３７に出力される。誤り訂正回路３７では、ビット数変換回路３６からの８ビット単位の復号信号におけるディフェクトを主原因とする誤りが、ＣＩＲＣによって検出、訂正されて出力される。
【０１４８】
以上のように、所定の複数ビット単位のディジタル情報である６ビット単位のデータに対応して、情報ピットの形状をステップ状に変形することにより、ディジタル情報を、６ビット単位で１つの情報ピットに割り当てて記録する場合に、所定の複数ビットのうちの一部のビットである第０ビットまたは第１ビットの２ビットそれぞれに対する誤り訂正符号として、ＢＣＨ１符号またはＢＣＨ２符号を付加するようにしたので、その符号量が少なくて済み、記録容量の大きな低下を防止することができる。
【０１４９】
また、６ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、６ビットの２進数のうちの第０ビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、第０ビットに応じたマッピングを行い、その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する６ビットの２進数を、そのうちの第１ビットに応じてマッピングし、以下同様にして、第２乃至第５ビットに応じたマッピングを順次行うことにより、２次元平面上の座標点に、６ビット単位のディジタル情報を割り当て、座標点のｘ座標およびｙ座標を記録するようにしたので、上述したように、再生時において後の方で行われたマッピングの対象となったビットに誤りが生じる可能性は低くなり、従って、最初の方に行われたマッピングの対象となったビットである第０および第１ビットに誤り訂正符号を付加しておくだけで済むようになる。
【０１５０】
さらに、サンプル値（ＶX，ＶY）から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、その後、前回の復号に用いた座標点のうちの、誤り訂正結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施すことを、誤り訂正符号が付加されたディジタル情報の一部のビットすべての復号が終了するまで繰り返し、即ち、本実施例では、サンプル値（ＶX，ＶY）から、２次元平面上の座標点に基づいて、最初のマッピングの対象とされた第０ビットを復号し、その第０ビットに対して、誤り訂正符号による誤り訂正を施し、その後、第０ビットの復号に用いた座標点のうちの、誤り訂正結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされた第１ビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、第１ビットの復号に用いた座標点のうちの、その第１ビットの誤り訂正結果に一致するビットが割り当てられているものに基づいて、サンプル値を復号するようにしたので、ＲＦ信号のレベル変動に起因する誤りを訂正した復号値を得ることができる。
【０１５１】
以上、本発明を光ディスクに適用した場合について説明したが、本発明は、光ディスクの他、例えば光磁気ディスクなどにも適用可能である。
【０１５２】
なお、本実施例においては、６ビット単位のデータを処理するようにしたが、その他の複数ビット単位のデータを処理するようにすることも可能である。但し、この場合、処理するデータのビット数に応じて、ピットのエッジの位置が変化する段階も変わることになる。
【０１５３】
また、本実施例においては、図２に示した２６４（＝８×３３）ビットのデータを、図３に示すように、３５個の６ビット単位のデータ、並びに６個の５ビット単位のデータおよび４ビット単位のデータに変換し、その第０または第１ビットに、それぞれ１２ビットのＢＣＨ１符号または６ビットのＢＣＨ２符号を付加するようにしたが、これに限られるものではない。
【０１５４】
即ち、２６４（＝８×３３）ビットのデータは、例えば３７個の６ビット単位のデータ、４個の５ビット単位のデータ、および５個の４ビット単位のデータなどに変換することができる。この場合、その第０または第１ビットには、例えば、それぞれ９ビットの誤り訂正符号または５ビットの誤り訂正符号を付加することができる。
【０１５５】
さらに、例えば３５個の６ビット単位のデータ、６個の５ビット単位のデータ、４個の４ビット単位のデータ、および４個の２ビット単位のデータなどに変換することができる。この場合、その第０乃至第３ビットには、例えば、それぞれ１４，８，２、または２ビットの誤り訂正符号を付加することができる。
【０１５６】
また、本実施例では、第０および第１ビットの２ビットに誤り訂正符号を付加するようにしたが、誤り訂正符号は、そのうちのいずれかのビットだけに付加したり、さらにその他のビットに付加するようにしても良い。
【０１５７】
さらに、本実施例では、図１４に示した座標点と６ビットの２進数との割り当てを得るにあたって、６ビットの２進数の第０乃至第５ビットを対象としたマッピングを順次行うようにしたが、マッピングの対象とするビットの順番は、これに限られるものではない。即ち、マッピングは、例えば６ビットの２進数の第５乃至第０ビットを対象として順次行っても良いし、その他のランダムな順番で行っても良い。但し、上述したように最初の方にマッピングを行う対象とするビットには誤りが生じる可能性が高いので（今回のマッピングの対象としたビットには、その次にマッピングの対象とするビットよりも誤りが生じる可能性が高いので）、誤り訂正符号は、最初の方にマッピングを行う対象とするビットに付加し、また、性能の高い誤り訂正符号を付加したビットほど、先にマッピングを行う対象とする方が好ましい。
【０１５８】
また、本実施例においては、ピットを、そのエッジをずらして形成するようにしたが、この他、ピットは、その形状をステップ状に変形して形成することが可能である。即ち、ピットを、例えば物理的な凹部または凸部として形成し、記録するディジタル情報に対応して、そのピットの深さまたは高さをステップ状にずらすようにすることも可能である。
【０１５９】
さらに、本実施例では、ピットの立ち上がりおよび立ち下がりエッジの両方の位置をステップ状にずらすようにしたが、いずれか一方だけをずらすようにすることも可能である。この場合、図１４に示した２次元平面の座標点は、ｘまたはｙ軸上のいずれか一方に位置するものだけを考えるようにすれば良い。
【０１６０】
また、本実施例では、６ビット単位のデータの一部のビットの誤りを訂正するための誤り訂正符号として、ＢＣＨ符号を用いるようにしたが、その他、１ビット単位で誤りの訂正が可能な誤り訂正符号である、例えば畳み込み符号などを用いることも可能である。
【０１６２】
【発明の効果】
以上の如く、本発明の情報記録装置によれば、再生時にＲＦ信号のレベルが変動しても、後の方で行われたマッピングの対象となったビットには、ほとんど誤りが生じなくなるので、最初の方に行われたマッピングの対象となったビットに誤り訂正符号を付加しておくだけで済み、従って、記録容量の大きな低下を防止することができる。
【０１６３】
さらに、本発明の情報再生装置によれば、ＲＦ信号（再生信号）のレベル変動によるビット誤りを防止することができる。
【０１６４】
また、本発明の情報記録媒体によれば、再生時において、ＲＦ信号の僅かなレベル変動により生じるビット誤りを、効率良く訂正することが可能となる。
【図面の簡単な説明】
【図１】本発明の情報記録装置の一実施例の構成を示すブロック図である。
【図２】誤り訂正回路２から出力されるデータのフォーマットを示す図である。
【図３】ビット数変換回路３から出力されるデータのフォーマットを示す図である。
【図４】誤り訂正回路４の詳細構成例を示すブロック図である。
【図５】図４のＢＣＨ演算回路５１によって、図３のデータに、ＢＣＨ符号が付加された様子を示す図である。
【図６】図４のＢＣＨ演算回路５３によって、図５のデータに、ＢＣＨ符号が付加された様子を示す図である。
【図７】ＢＣＨ演算回路５１の詳細構成例を示すブロック図である。
【図８】ＢＣＨ演算回路５３の詳細構成例を示すブロック図である。
【図９】誤り訂正回路４から出力されるデータのフォーマットを示す図である。
【図１０】図９のデータに、固定パターン発生回路７が出力する固定パターンが付加された様子を示す図である。
【図１１】エッジ変調回路８の詳細構成例を示すブロック図である。
【図１２】図１１のエッジ変調回路８の動作を説明するための図である。
【図１３】位置情報ＸまたはＹを、それぞれ横軸または縦軸とする２次元平面を示す図である。
【図１４】図１３の２次元平面上の座標点に、６ビットの２進数を割り当てた様子を示す図である。
【図１５】図１４の割り当てにしたがって形成されるピットを示す図である。
【図１６】図１４の割り当てを行う方法を説明するための図である。
【図１７】図１４の割り当てを行う方法を説明するための図である。
【図１８】本発明を適用した光ディスク装置の一実施例の構成を示すブロック図である。
【図１９】Ａ／Ｄ変換器３１の動作を説明するための図である。
【図２０】誤り訂正回路３５に入力されるサンプル値（ＶX，ＶY）の理想値を表した２次元平面を示す図である。
【図２１】誤り訂正回路３５の詳細構成例を示すブロック図である。
【図２２】メモリ１４１に記憶された復号テーブルＡを示す図である。
【図２３】復号値に２ビットの誤りが生じる場合を説明する図である。
【図２４】メモリ１４３に記憶された復号テーブルＢ０を示す図である。
【図２５】メモリ１４３に記憶された復号テーブルＢ１を示す図である。
【図２６】誤り訂正回路３５の他の詳細構成例を示すブロック図である。
【図２７】ピットのエッジの位置を記録データに対応して変化させて記録を行う原理を説明する図である。
【図２８】エッジの位置をステップ状に変化させたピットを再生する原理を説明する図である。
【符号の説明】
１ 情報源発生回路
２ 誤り訂正回路
３ ビット数変換回路
４ 誤り訂正回路
５ スイッチ
６ タイミングコントローラ
７ 固定パターン発生回路
８ エッジ変調回路
２１ 光ディスク
２２ ピックアップ
２３ ヘッドアンプ
２４ ＡＰＣ回路
２５ フォーカス／トラッキングサーボ回路
２６ スピンドルサーボ回路
２７ スピンドルモータ
２８ ＰＬＬ回路
３１ Ａ／Ｄ変換器
３２ バイアス変動除去回路
３３ ＡＧＣ回路
３４ 非線形イコライザ
３５ 誤り訂正回路
３６ ビット数変換回路
３７ 誤り訂正回路
３８ コントローラ
５１ ＢＣＨ演算回路
５２ スイッチ
５３ ＢＣＨ演算回路
５４ スイッチ
６１乃至７２ フリップフロップ
７３乃至７８ ＸＯＲ回路
９１乃至９６ フリップフロップ
９７，９８ ＸＯＲ回路
１１１ マッピングＲＯＭ
１１２，１１３ パルス遅延回路
１１４ ＯＲ回路
１１５ Ｔ−フリップフロップ
１４１ メモリ
１４２ ＢＣＨ誤り訂正回路
１４３ メモリ
１４４，１４５ ＦＩＦＯ
１５１ ＢＣＨ誤り訂正回路
１５２ 遅延回路
１５３ メモリ
１４４，１４５ ＦＩＦＯ
Claims (15)
- ディジタル情報を所定の複数ビット単位で記録する情報記録装置において、
前記所定の複数ビット単位のディジタル情報に対応する数の２次元平面上の座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、
前記所定の複数ビット単位のディジタル情報のうちの所定のビットが０または１のものを、一方または他方のグループの座標点にそれぞれ割り当てる、前記所定のビットに応じたマッピングを行い、
その後、各グループそれぞれの座標点を、距離の最も近いものどうしが異なるグループになるように２つのグループに分け、その２つのグループそれぞれの座標点に対し、それぞれのグループに属する前記所定の複数ビット単位のディジタル情報を、そのうちの他の所定のビットに応じてマッピングすることを繰り返すことにより、前記２次元平面上の座標点に、前記所定の複数ビット単位のディジタル情報を割り当て、
前記所定の複数ビット単位のディジタル情報に対応する座標点のｘ座標およびｙ座標を記録する
ことを特徴とする情報記録装置。 - 前記所定の複数ビット単位のディジタル情報の一部のビットに対する誤り訂正符号をあらかじめ付加する
ことを特徴とする請求項１に記載の情報記録装置。 - 前記誤り訂正符号が付加されたビットに応じたマッピングを優先して最初の方に行う
ことを特徴とする請求項２に記載の情報記録装置。 - 前記所定の複数ビット単位のディジタル情報のうちの所定の１つのビットに対する誤り訂正符号をあらかじめ付加し、
そのビットに応じたマッピングを最初に行う
ことを特徴とする請求項３に記載の情報記録装置。 - 前記所定の複数ビット単位のディジタル情報のうちの所定の２つのビットそれぞれに対する誤り訂正符号をあらかじめ付加し、
その２つのビットそれぞれに応じたマッピングを最初とその次に行う
ことを特徴とする請求項３に記載の情報記録装置。 - 前記所定の複数ビット単位のディジタル情報のうちの所定の２つのビットそれぞれに対する誤り訂正符号は、その誤り訂正能力が異なり、
誤り訂正能力の高い前記誤り訂正符号が付加されたビットに応じたマッピングを最初に行う
ことを特徴とする請求項５に記載の情報記録装置。 - 前記誤り訂正符号は、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号または畳み込み符号である
ことを特徴とする請求項２乃至６のいずれかに記載の情報記録装置。 - 前記座標点のｘ座標またはｙ座標に対応して、情報記録媒体に形成する情報ピットの立ち上がりエッジまたは立ち下がりエッジの位置、深さ、または、高さを、それぞれステップ上にずらす
ことを特徴とする請求項１乃至７のいずれかに記載の情報記録装置。 - 請求項１乃至７に記載のいずれかの情報記録装置によって情報ピットが形成された情報記録媒体から前記ディジタル情報を再生する
ことを特徴とする情報再生装置。 - 前記情報ピットの立ち上がりエッジまたは立ち下がりエッジの位置、深さ、または、高さは、前記座標点のｘ座標またはｙ座標に対応して、それぞれステップ上にずらされている
ことを特徴とする請求項９に記載の情報再生装置。 - 請求項３に記載の情報記録装置によって情報ピットが形成された情報記録媒体から前記ディジタル情報を再生する情報再生装置であって、
前記情報記録媒体から、前記ｘおよびｙ座標に対応する再生信号を再生する再生手段と、
前記再生信号から、前記２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、前記誤り訂正符号による誤り訂正を施し、その後、前回の復号に用いた座標点のうちの、前記誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされたビットを復号し、そのビットに対して、前記誤り訂正符号による誤り訂正を施すことを、前記誤り訂正符号が付加された前記所定の複数ビット単位のディジタル情報の一部のビットすべての復号が終了するまで繰り返し、最後の復号に用いた座標点のうちの、その最後の復号により得られたビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、前記再生信号を復号する復号手段と
を備えることを特徴とする情報再生装置。 - 請求項４に記載の情報記録装置によって情報ピットが形成された情報記録媒体から前記ディジタル情報を再生する情報再生装置であって、
前記情報記録媒体から、前記ｘおよびｙ座標に対応する再生信号を再生する再生手段と、
前記再生信号から、前記２次元平面上の座標点に基づいて、最初のマッピングの対象とされたビットを復号し、そのビットに対して、誤り訂正符号による誤り訂正を施し、そのビットの復号に用いた座標点のうちの、前記誤り訂正の結果に一致するビットが割り当てられているものに基づいて、前記再生信号を復号する復号手段と
を備えることを特徴とする情報再生装置。 - 請求項５または６に記載の情報記録装置によって情報ピットが形成された情報記録媒体から前記ディジタル情報を再生する情報再生装置であって、
前記情報記録媒体から、前記ｘおよびｙ座標に対応する再生信号を再生する再生手段と、
前記再生信号から、前記２次元平面上の座標点に基づいて、最初のマッピングの対象とされた第１のビットを復号し、その第１のビットに対して、誤り訂正符号による誤り訂正を施し、前記第１のビットの復号に用いた座標点のうちの、前記第１のビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、次のマッピングの対象とされた第２のビットを復号し、その第２のビットに対して、誤り訂正符号による誤り訂正を施し、前記第２のビットの復号に用いた座標点のうちの、前記第２のビットの誤り訂正の結果に一致するビットが割り当てられているものに基づいて、前記再生信号を復号する復号手段と
を備えることを特徴とする情報再生装置。 - 前記誤り訂正符号は、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号または畳み込み符号である
ことを特徴とする請求項１１乃至１３のいずれかに記載の情報再生装置。 - 請求項８に記載の情報記録装置によって前記ディジタル情報が記録された
ことを特徴とする情報記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00690395A JP3712135B2 (ja) | 1995-01-20 | 1995-01-20 | 情報記録装置、情報再生装置、および情報記録媒体 |
| US08/588,600 US5699337A (en) | 1995-01-20 | 1996-01-18 | Information recording apparatus employing pit edge shifting wherein an error correcting circuit generates an error correction code which is added at part of bits of a predetermined plurality of bits constituting a unit of digital information |
| US08/869,826 US5828640A (en) | 1995-01-20 | 1997-06-05 | Apparatus and methods for generating error correction codes for use in an information recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00690395A JP3712135B2 (ja) | 1995-01-20 | 1995-01-20 | 情報記録装置、情報再生装置、および情報記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08195039A JPH08195039A (ja) | 1996-07-30 |
| JP3712135B2 true JP3712135B2 (ja) | 2005-11-02 |
Family
ID=11651205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00690395A Expired - Fee Related JP3712135B2 (ja) | 1995-01-20 | 1995-01-20 | 情報記録装置、情報再生装置、および情報記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5699337A (ja) |
| JP (1) | JP3712135B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712135B2 (ja) * | 1995-01-20 | 2005-11-02 | ソニー株式会社 | 情報記録装置、情報再生装置、および情報記録媒体 |
| US5748593A (en) * | 1995-06-02 | 1998-05-05 | Nikon Corporation | Data reproduction apparatus |
| US6023447A (en) | 1996-07-05 | 2000-02-08 | Sony Corporation | Optical disk, recording method and apparatus for canceling intercode interference |
| JP3861269B2 (ja) | 1996-07-16 | 2006-12-20 | ソニー株式会社 | 光ディスク装置、光ディスクの記録方法、光ディスク及び光ディスクの製造方法 |
| US6088323A (en) * | 1996-07-16 | 2000-07-11 | Sony Corporation | Optical disk, optical disk device, and optical disk recording method |
| EP1296457B1 (en) * | 2001-09-21 | 2009-04-29 | Ricoh Company, Ltd. | Multi-level data processing for recording |
| CN1802810B (zh) * | 2003-03-04 | 2010-09-22 | 阿尔特拉公司 | 时钟与数据恢复方法和装置 |
| WO2005020239A2 (en) * | 2003-07-30 | 2005-03-03 | Timelab Corporation | Apparatus and methods for securing information in storage media |
| JP2005267674A (ja) * | 2004-03-16 | 2005-09-29 | Ricoh Co Ltd | 情報記録方法と情報記録装置 |
| TWI299490B (en) * | 2005-03-17 | 2008-08-01 | Via Tech Inc | Method and device for protecting a servo in reading signals on a defect disc |
| US8218704B2 (en) * | 2008-08-28 | 2012-07-10 | Advantest Corporation | Demodulation method and demodulator of pulse-edge shifted pulse |
| US8254435B2 (en) * | 2008-08-28 | 2012-08-28 | Advantest Corporation | Modulation method and modulator using pulse edge shift |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2960738B2 (ja) * | 1989-11-28 | 1999-10-12 | 株式会社リコー | 定着装置 |
| CA2108457A1 (en) * | 1992-02-14 | 1993-08-15 | Seiji Kobayashi | Information recording medium, information recording apparatus, information reproducing apparatus and information recording and reproducing apparatus |
| JP3712135B2 (ja) * | 1995-01-20 | 2005-11-02 | ソニー株式会社 | 情報記録装置、情報再生装置、および情報記録媒体 |
-
1995
- 1995-01-20 JP JP00690395A patent/JP3712135B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-18 US US08/588,600 patent/US5699337A/en not_active Expired - Fee Related
-
1997
- 1997-06-05 US US08/869,826 patent/US5828640A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5828640A (en) | 1998-10-27 |
| US5699337A (en) | 1997-12-16 |
| JPH08195039A (ja) | 1996-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3712135B2 (ja) | 情報記録装置、情報再生装置、および情報記録媒体 | |
| US7836375B2 (en) | Scrambler circuit, encoding device, encoding method and recording apparatus | |
| JP2002319242A (ja) | 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体 | |
| US6687206B1 (en) | Information recording method and apparatus | |
| WO2000034948A1 (fr) | Support d'enregistrement optique, enregistreur pour support d'enregistrement optique, procede d'enregistrement correspondant, dispositif de reproduction et procede de reproduction correspondant | |
| US8218408B2 (en) | Information recording method and information reproducing method | |
| US5729518A (en) | Digital signal reproducing apparatus and method for correctly reproducing recorded data even if both random noise and signal distortion co-exist | |
| JP4027778B2 (ja) | 多値データ処理方法及び装置 | |
| US7376066B2 (en) | Information recording method and an information recording apparatus | |
| CN1292433C (zh) | 数据记录方法及装置 | |
| CA2343787C (en) | Device for scanning an information carrier, method of manufacturing, and information carrier | |
| US6259660B1 (en) | Optical disk apparatus having error correction circuit | |
| EP1041542B1 (en) | Optical recording and reproducing of superimposed information | |
| JP3545163B2 (ja) | 信号変換装置及びディジタル情報記録装置 | |
| US20050204369A1 (en) | Data recording method, data recording device, and data recording medium | |
| JPH0869626A (ja) | ディジタル変復調方法，その装置，記録媒体，その製造方法 | |
| JP4037979B2 (ja) | データ復調方式、データ復調方法及びデータ復調回路 | |
| KR100573681B1 (ko) | 데이타 변조장치 | |
| JP2005259306A (ja) | 情報記録方法、情報記録装置、及び情報記録媒体 | |
| JP3810690B2 (ja) | 多値データ処理方法と多値データ処理装置 | |
| KR100215807B1 (ko) | 디지탈 신호의 에러 정정 장치 및 방법 | |
| CN1577573A (zh) | 信息记录介质及信息重放设备和方法 | |
| US7333415B2 (en) | Information recording medium having first data which has been displaced according to second data, and information reproducing apparatus and method | |
| JP4346361B2 (ja) | 情報記録媒体、情報再生装置及び情報再生方法 | |
| JP2006059414A (ja) | 情報記録再生方法と情報記録再生装置とデータ処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| LAPS | Cancellation because of no payment of annual fees |