JP3711893B2 - 電源回路装置 - Google Patents
電源回路装置 Download PDFInfo
- Publication number
- JP3711893B2 JP3711893B2 JP2001172493A JP2001172493A JP3711893B2 JP 3711893 B2 JP3711893 B2 JP 3711893B2 JP 2001172493 A JP2001172493 A JP 2001172493A JP 2001172493 A JP2001172493 A JP 2001172493A JP 3711893 B2 JP3711893 B2 JP 3711893B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit device
- supply circuit
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、電源電圧に基づいて安定化電圧を生成し、前記電源電圧よりも低い耐圧の設計基準によって形成される電源回路装置に関する。
【0002】
【従来の技術】
例えば、車両のバッテリ電源からECU(Electronic Control Unit) 等の電装品に供給する電源Vccを生成する電源回路をICとして構成する場合、従来はバッテリの電源電圧Vbattに対する耐圧を考慮してバイポーラプロセスで形成することが一般的であった。ところが、ECUの中心をなすマイクロコンピュータはCMOSプロセスで形成されることが多いため、電源回路についても同様のプロセスで形成することができれば製造工程上メリットがある。
【0003】
そこで、図4に示すように電源回路装置1をCMOSプロセスのICとして形成することが試みられている。電源回路装置1の電源入力端子1aにはバッテリ2の電源Vbattが電流制限抵抗(抵抗値r1)3を介して印加されて、動作用電圧Vclp が供給されるようになっている。電源回路装置1は、基準電圧発生回路部4,クランプ回路部5及びレギュレータ回路部6を備えて構成されている。基準電圧発生回路部4は例えばバンドギャップリファレンスであり、動作用電圧Vclp を受けて基準電圧Vref (約1.24V)を生成し、クランプ回路部5及びレギュレータ回路部6に供給するようになっている。
【0004】
クランプ回路部5において、電源Vclp とグランドとの間にはオペアンプ7,NチャネルMOSFET8が接続されていると共に、分圧抵抗9及び10の直列回路が接続されている。オペアンプ7の反転入力端子には、基準電圧Vref が与えられており、非反転入力端子は分圧抵抗9及び10(抵抗値r2及びr3)の共通接続点に接続されている。そして、オペアンプ7の出力端子は、FET8のゲートに接続されている。
【0005】
レギュレータ回路部6において、オペアンプ11はオペアンプ7と共に電源Vclp によって動作し、その非反転入力端子には基準電圧Vref が与えられている。安定化電圧Vcc参照用の端子1bとグランドとの間には分圧抵抗12及び13(抵抗値r4及びr5)の直列回路が接続されており、両者の共通接続点はオペアンプ11の反転入力端子に接続されている。そして、オペアンプ11の出力端子は、電源回路装置1の端子1cを介して外部に配置されているNPNトランジスタ14のベースに接続されている。
【0006】
トランジスタ14のエミッタはグランドに接続されており、コレクタは、PNPトランジスタ15のベースに接続されている。トランジスタ15のエミッタはバッテリ2に接続されている、コレクタは、安定化電圧Vcc(例えば5V)を出力するようになっている。
【0007】
尚、基準電圧発生回路部4は、電圧Vbattの上昇過程で動作用電圧Vclp が2V程度に達すると1.24Vの基準電圧Vref を発生させるが、この基準電圧Vref の定格値は、クランプ回路部5またはレギュレータ回路部6が定常的に動作するまでに確定されていれば良い。
【0008】
以上のように構成された電源回路装置1では、レギュレータ回路部6のオペアンプ11は、電源Vccの分圧電位と基準電圧Vref との差に基づいて外部のトランジスタ14のベースに供給する電流を出力する。トランジスタ14がオンした場合はトランジスタ15もオンするのでバッテリ2より電流が供給され、電源Vccの電位が一定となるように(Vcc=(r4+r5)×Vref /r5)調整される。即ち、バッテリ2の電源電圧Vbattは例えば6V〜18Vの間で変動するため安定化させて一定電圧Vccを生成し、その安定化電圧Vccを図示しない各部に電源として供給するようになっている。
【0009】
また、クランプ回路部5のオペアンプ7は、電源Vclp の分圧電位と基準電圧Vref との差に基づいてFET8のゲートに印加する電圧を制御する。即ち、電源回路装置1は、バッテリ2の電圧Vbattよりも耐圧が低く設定された(例えば5.5V)CMOSプロセスで形成されている。そのため、クランプ回路部5は、電圧Vclp がその耐圧を上回ることがないように(Vclp =(r2+r3)×Vref /r3,例えば5.2V)、電圧Vbattが電圧Vrs以上であればFET8を介して電流をバイパスさせることで調整を行う。斯様なクランプ回路部5を配置することで、電源回路装置1をCMOSプロセスで形成することを可能としている。
【0010】
図5には、バッテリ2の電源電圧Vbattと電圧Vclp ,Vccとの関係を示す。電圧Vbattのレベルが高いほど電流制限抵抗3を介してクランプ回路部5に流れ込む電流i1は増加するため電圧Vclp も上昇する。そして、電圧Vclp が、オペアンプ11が動作可能なレベル以上であれば、トランジスタ14のベースに電流が供給されて電圧Vccが出力される。
【0011】
【発明が解決しようとする課題】
ここで、Vccが(r4+r5)×Vref /r5に達する場合の電圧Vbattを最低起動電圧Vlと定義し、バッテリ2の電圧Vbattが定常状態(例えば12V)にある場合の、電流制限抵抗3の抵抗値r1とバッテリ2の消費電流及び電圧Vlとの関係を図6に示す。即ち、抵抗値r1を小さくすると電流i1が増加するため、バッテリ2を接続した場合の電圧Vclp は十分なレベルに達する。その結果、バッテリ2の電圧Vbattが低いレベルにある場合でも所定レベルの安定化電圧Vccを供給することが可能となり、最低起動電圧Vlは低くなる。しかし、その一方で、電圧Vbattが低い場合でも、電圧Vclp の上昇を抑制するために電流をバイパスさせるFET8が動作することになり電流消費が増加してしまう。逆に、抵抗値r1を大きく設定した場合は、電流i1が減少することから最低起動電圧Vlは高くなるが電流消費を抑制できる。
【0012】
車載用の電源回路装置1では、バッテリ2の消耗を抑制するため抵抗値r1を大きな値に設定することが一般的である。そのため、装置1における最低起動電圧Vlは高めに設定され、バッテリ2の電圧Vbattが低い領域では安定化電圧Vccが所定のレベルを維持できなくなるという問題があった。
【0013】
本発明は上記事情に鑑みてなされたものであり、その目的は、電流消費を増加させることなく、電源電圧が低い場合でも必要なレベルの安定化電圧を生成できる電源回路装置を提供することにある。
【0014】
【課題を解決するための手段】
請求項1記載の電源回路装置によれば、クランプ回路部は、電源の出力電圧を抵抗を介して降圧することで耐圧未満となるようにクランプした動作用電圧を生成し、レギュレータ回路部は、電源の出力電圧を安定化するために外部に配置された電圧降下用素子を制御して安定化電圧を生成する。そして、コンパレータは、安定化電圧と動作用電圧とを比較して、前者が後者を所定レベル以上上回ると2つの出力側端子に安定化電圧と動作用電圧とが夫々印加されているスイッチング素子をオンさせる。
【0015】
即ち、電源が電源回路装置に接続された場合に上記の条件が成立してコンパレータがスイッチング素子をオンさせると、安定化電圧側からも動作用電圧側に電流が供給されるため動作用電圧は瞬間的に上昇する。従って、消費電力を抑制するため前記抵抗の抵抗値を大きく設定した場合でも、コンパレータ及びスイッチング素子の作用によって動作用電圧の上昇を促進してレギュレータ回路部の動作を開始させることが可能となる。その結果、従来構成よりも最低起動電圧を低くすることができるため、電源電圧が低いレベルにある場合でも所定レベルの安定化電圧を生成することができる。
【0016】
請求項2記載の電源回路装置によれば、CMOSプロセスによって形成される半導体集積回路装置として構成するので、例えば、上述したマイクロコンピュータのような素子に安定化電圧を供給する電源回路に適用した場合は、両者を同一の半導体基板上に形成して一体に構成することが可能であり、全体を小形化することができる。
【0017】
【発明の実施の形態】
以下、本発明を車両に搭載される電源回路装置に適用した場合の一実施例について図1乃至図3を参照して説明する。尚、図4と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
【0018】
電気的構成を示す図1において、本実施例の電源回路装置21は、電源回路装置1にコンパレータ22とPチャネルMOSFET(スイッチング素子)23とを加えて構成されている。コンパレータ22の非反転入力端子はオペアンプ7の非反転入力端子に接続されており、反転入力端子はオペアンプ11の反転入力端子に接続されている。そして、コンパレータ22の出力端子は、FET23のゲートに接続されている。FET23のソース(出力側端子)は電源入力端子21aに接続されており、ドレイン(出力側端子)は安定化電圧Vcc参照用の端子21bに接続されている。
【0019】
コンパレータ22は、反転入力端子の電位が非反転入力端子の電位よりも0.1V上回った場合に出力信号レベルがハイからロウに切り替わるように内部のしきい値が設定されている。その他の構成は図4と同様である。
【0020】
次に、本実施例の作用について図2及び図3をも参照して説明する。図2は、図5相当図である。図5と同様に、電圧Vbattのレベルに応じて電圧Vclp は上昇し、オペアンプ11が動作可能なレベルに達している場合は電圧Vccも出力される。電圧Vbattのレベルが上昇するのに伴って傾きが異なる電圧Vclp と電圧Vccとの上昇直線は交差するが、電圧Vccのレベルが電圧Vclp のレベルを0.1V上回る状態になると(Vcc≧Vclp +0.1)コンパレータ22の出力レベルはハイからロウに切り替わり、FET23はオンする。すると、FET23のドレイン側(電圧Vcc側)からソース側(電圧Vclp 側)に電流i2(図1参照)が供給されるので、電圧Vclp のレベルは瞬間的に上昇する。尚、図2では、電圧Vclp のレベル上昇を誇張して図示しているが、実際には電圧Vccと同程度に上昇する。
【0021】
即ち、電圧Vbattのレベルに応じた電圧Vclp の変化軌跡はコンパレータ22及びFET23の作用により非線形となる。従って、電源回路装置21に対してバッテリ2が最初に接続された場合に、電圧Vbattが極めて短い時間内で過渡的に上昇する場合を想定すると、電圧Vclp は非線形に変化して上昇することになり、最低起動電圧Vlは上昇する。
【0022】
そして、電圧Vccが(r4+r5)×Vref /r5に達していれば、従来と同様にレギュレータ回路部6の動作によって電圧Vccは安定化され、そのレベルを維持するように制御される。また、電圧Vclp が(r2+r3)×Vref /r3に達している場合はクランプ回路部5が動作してそのレベルを維持するように制御される。そして、電圧Vccが所定レベルに安定化される定常状態にあっては、FET23はオンすることはない。
【0023】
従って、図3に示すように、電流制限抵抗3の抵抗値r1を従来と同様に大きく設定しレギュレータ回路部6の動作開始電圧Vrsを同様に設定した場合でも、最低起動電圧Vlが従来構成よりも低くなるため、バッテリ2が比較的消耗した状態にある電圧Vbattのレベルがより低い場合であっても、安定化電圧Vccが生成可能となっている。そして、FET23は、バッテリ2が電源回路装置21に最初に接続され定常状態に至る間にだけオンするので、定常状態においては、コンパレータ22に流れる数10μA程度の消費電流が増加するのみである。
【0024】
以上のように本実施例によれば、電源回路装置21のクランプ回路部5は、バッテリ2の出力電圧Vbattを電流制限抵抗3を介して降圧することでクランプした動作用電圧Vclp を生成し、レギュレータ回路部6は、電圧Vbattを安定化するために外部に配置されたトランジスタ(電圧降下用素子)14,15を制御して安定化電圧Vccを生成する。そして、コンパレータ22は、安定化電圧Vccと動作用電圧Vclp とを比較して、前者が後者を0.1V以上上回るとFET23をオンさせて動作用電圧Vclp を上昇させるようにした。
【0025】
従って、消費電力を抑制するため電流制限用抵抗3の抵抗値を大きく設定した場合でも、コンパレータ22及びFET23の作用により動作用電圧Vclp の上昇を促進してレギュレータ回路部6の動作を開始させることが可能となる。その結果、従来構成よりも最低起動電圧Vlを低くすることができるため、バッテリ2の電圧Vbattが低いレベルにある場合でも所定レベルの安定化電圧Vccを生成することが可能となる。
【0026】
また、電源回路装置21を半導体集積回路装置として構成したので、マイクロコンピュータのようにCMOSプロセスで構成される素子に電圧Vccを供給する電源回路に適用すれば、両者を同一の半導体基板上に形成して一体に構成することができ、全体を小形化することが可能となる。
【0027】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
所定レベルは0.1Vに限ることなく、個別の設定に応じて適宜設定すれば良い。
電圧降下用素子はトランジスタに限らず、IGBTやパワーMOSFETなどを用いても良い。
基準電圧発生回路部4は、バンドギャップリファレンスを用いて構成するものに限らず、ツェナーダイオードなどを用いても良い。
スイッチング素子はPチャネルMOSFET23に限ることなく、コンパレータ22の入力端子の接続を逆にしてNチャネルMOSFETを使用しても良い。電源回路装置は、独立したICとして構成しても良い。また、同じCMOSプロセスで形成されて安定化電源Vccが動作用電源として供給されるマイクロコンピュータと同一の半導体基板上に一体で形成しても良い。
更に、電源回路装置はCMOSプロセスでICとして構成するものに限らずディスクリート素子で構成しても良いし、バイポーラプロセスで形成されるものあってもバッテリ2の電圧よりも低い耐圧基準で形成される電源回路装置であれば適用が可能である。
また、車両の電装品などに適用するものに限ることはない。
【図面の簡単な説明】
【図1】本発明を車両に搭載される電源回路装置に適用した場合の一実施例であり、電気的構成を示す図
【図2】電源電圧Vbattと動作用電圧Vclp ,安定化電圧Vccとの関係を示す図
【図3】電圧Vbattが定常状態にある場合の、電流制限抵抗の抵抗値r1とバッテリの消費電流及び最低起動電圧Vlとの関係を示す図
【図4】従来技術を示す図1相当図
【図5】図2相当図
【図6】図3相当図
【符号の説明】
2はバッテリ(電源)、3は電流制限抵抗(抵抗)、5はクランプ回路部、6はレギュレータ回路部、14及び15はトランジスタ(電圧降下用素子)、21は電源回路装置、22はコンパレータ、23はPチャネルMOSFET(スイッチング素子)を示す。
Claims (2)
- 電源電圧を安定化させて安定化電圧を生成するものであり、前記電源電圧よりも低い耐圧の設計基準によって形成される電源回路装置において、
前記電源電圧を抵抗を介して降圧することで前記耐圧未満となるようにクランプした動作用電圧を生成するクランプ回路部と、
前記電源電圧を安定化するために外部に配置された電圧降下用素子の駆動を制御することで、前記安定化電圧を生成するように構成されるレギュレータ回路部と、
2つの出力側端子に、前記安定化電圧と前記動作用電圧とが夫々印加されるスイッチング素子と、
前記安定化電圧と前記動作用電圧とを比較して、前者が後者を所定レベル以上上回った場合に前記スイッチング素子をオンさせるように制御するコンパレータとを備えたことを特徴とする電源回路装置。 - CMOSプロセスによって形成される半導体集積回路装置として構成されていることを特徴とする請求項1記載の電源回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001172493A JP3711893B2 (ja) | 2001-06-07 | 2001-06-07 | 電源回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001172493A JP3711893B2 (ja) | 2001-06-07 | 2001-06-07 | 電源回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002366235A JP2002366235A (ja) | 2002-12-20 |
JP3711893B2 true JP3711893B2 (ja) | 2005-11-02 |
Family
ID=19014104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001172493A Expired - Fee Related JP3711893B2 (ja) | 2001-06-07 | 2001-06-07 | 電源回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3711893B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6954173B2 (ja) * | 2018-02-19 | 2021-10-27 | 株式会社デンソー | 電流ブースト型レギュレータ回路 |
JP7271393B2 (ja) * | 2019-10-31 | 2023-05-11 | ローム株式会社 | 半導体集積回路、車載電子部品、車載電子機器 |
-
2001
- 2001-06-07 JP JP2001172493A patent/JP3711893B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002366235A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215183B2 (en) | Reference voltage generator circuit | |
US7218496B2 (en) | Overcurrent protection circuit | |
JP7356072B2 (ja) | レギュレータ装置 | |
CN111817554B (zh) | 电源电路、电源装置以及车辆 | |
JPH10133754A (ja) | レギュレータ回路及び半導体集積回路装置 | |
US6954058B2 (en) | Constant current supply device | |
WO2005062459A1 (ja) | 車両用発電機の制御システム | |
US7323836B2 (en) | Fan motor speed control circuit and voltage-regulating module thereof | |
JP2020190792A (ja) | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 | |
JP2013255002A (ja) | 低電圧ロックアウト回路 | |
JP4614750B2 (ja) | レギュレータ | |
JP3711893B2 (ja) | 電源回路装置 | |
KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
JP2003198277A (ja) | Mosトランジスタ出力回路 | |
JP6393674B2 (ja) | 半導体集積回路及び定電流駆動システム | |
JP3864906B2 (ja) | 電源回路 | |
JP2000081919A (ja) | 起動回路 | |
JP2002095244A (ja) | レギュレータ回路 | |
JP7273622B2 (ja) | 電源回路及び電源装置 | |
JP3003455B2 (ja) | 過熱検出回路 | |
KR100618536B1 (ko) | 차량 이씨유의 감압 레귤레이터 회로 | |
KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
JP2010057237A (ja) | 定電圧回路 | |
JPS6093535A (ja) | 電圧安定化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |