JP3708595B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3708595B2 JP3708595B2 JP24340995A JP24340995A JP3708595B2 JP 3708595 B2 JP3708595 B2 JP 3708595B2 JP 24340995 A JP24340995 A JP 24340995A JP 24340995 A JP24340995 A JP 24340995A JP 3708595 B2 JP3708595 B2 JP 3708595B2
- Authority
- JP
- Japan
- Prior art keywords
- membered ring
- substrate
- liquid crystal
- tft
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に移動度やしきい値特性の良好な多結晶シリコン薄膜トランジスタ素子を備えて優れた表示性能を実現できる液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、各種情報処理機器の画像表示装置あるいはポータブルテレビや壁掛けテレビなどに好適に用いられ、特に薄型・軽量化が可能なディスプレイデバイスである。
【0003】
そのような液晶表示装置の中でも特に多結晶シリコン(以下、p−Siと略称)で形成された薄膜トランジスタ(以下、TFTと略称)をスイッチング素子として画素部に設ける一方、同様な構造のTFTをスイッチング素子アレイ基板の周縁部にも設けて液晶駆動回路を形成した、いわゆる駆動回路一体型のアクティブマトリックス型液晶表示装置は、駆動回路系も含めた液晶表示装置全体としての小型・薄型化を実現できる液晶表示装置として、研究・開発が盛んに行なわれている。
【0004】
特に、p−SiTFTは、液晶駆動回路を上記のようにスイッチング素子アレイ基板の周縁部に一体に形成することが可能で、しかも高精細な液晶表示装置に対応した性能を実現できるTFTであることから、特に投射型液晶表示装置としての利用に大きな期待を集めている。
【0005】
このような液晶表示装置においては、TFTの高速な動作特性および高い信頼性が必要とされる。
【0006】
即ち、TFTの代表的特性である移動度として30cm2 /vs 以上が必要である。これはa−Siの 1cm2 /vs 程度に比べると、格段に高い値である。
【0007】
また、液晶駆動電圧としては一般に15V程度が必要であり、その電圧で正常に動作し続ける信頼性が要求される。
【0008】
そのような高性能で信頼性も高いTFTは、その主要部である活性層等を備えた半導体層を製作するにあたって一般的に高温プロセスと呼ばれている 600℃以上の温度のプロセスを用いて製造されることが必要である。
【0009】
これは、薄膜トランジスタ(TFT)の活性層の電気的特性としてその移動度を高くするためには、その活性層に用いられる多結晶シリコン(p−Si)の粒径を大粒径に形成する必要があるためである。
【0010】
また、ゲート酸化膜の形成時に熱酸化を使用する場合、高い信頼性を得るためには 800℃以上の高温プロセスが必要であるためである。
【0011】
このような高温プロセスに対応するためには、電気絶縁性基板として石英基板のような高耐熱性基板を使用する必要があった。特に高温での熱応力等に起因した基板の面的な歪みを抑えるために、いわゆる高耐熱用の石英基板が高的な基板として用いられてきた。例えば特開平4-320064号公報に示されているように、いわゆる高耐熱基板を使用して、なるべく基板の熱変形が起こらないようにしながら上記のような動作特性および信頼性に優れたTFTを得る手法が検討され、またそれによってTFTが形成されていきた。
【0012】
【発明が解決しようとする課題】
しかしながら、いわゆる高耐熱基板を用いると、上記のような動作特性の点でも信頼性の点でも上記のような十分な性能を備えたTFTを得ることができないことが判明した。
【0013】
これは、p−SiTFTの形成には水素化処理が必須であるが、この効果は高耐熱基板に対しては充分に得ることができない、ということに起因しているものと考えられる。
【0014】
水素化処理とは、薄膜トランジスタ(TFT)形成工程中の金属配線を形成した段階で、TFTスイッチ素子アレイ基板全体を水素プラズマに曝してp−Si膜を水素化処理する方法である。
【0015】
600℃以上で形成されたp−Siには結晶粒が大きく成長しており、これによって高い移動度が実現されるわけだが、その結晶粒界や結晶粒中にはダングリングボンドをはじめとする多くの結晶欠陥を含んでいる。そこで、この結晶欠陥をターミネート(終端)してTFTとしての動作特性の向上を図るために、前記の水素化処理を施している。
【0016】
このような水素化処理の現象の理論的説明としては、水素化時の水素の通過経路は、下記の文献に詳しく解析されている。即ち、
J.Electrochem.Soc.,vol138(11)3240 Uday Mitra et al
その主旨を図5に基づいて説明すると、水素化処理を行なった際の、水素が活性層まで拡散して行く経路は、図5中に示した経路Cが主要な経路となっている。プラズマで励起した水素は一旦、石英基板501のような電気絶縁性基板に到達すると、その中へと侵入し、それからさらにその内側へと拡散して行く。そして水素はさらにTFTの活性層であるp−Si層502の裏面まで到達し、このp−Siの中に拡散する。こうして水素が拡散したp−Si502層の中ではダングリングボンドが終端されていくので、水素の拡散も減速されて、最終的に所定の濃度の水素でダングリングボンドが終端されて平衡状態となって水素化現象も停止する、というものである。
【0017】
しかしながら、上記のような高耐熱基板501を用いたスイッチ素子アレイ基板に形成されたp−Si層502からなる半導体層に対しては、水素化が十分効果的には作用せず、その結果、完成したTFTの移動度やしきい値などの動作特性や信頼性が不十分なものとなるという問題がある。
【0018】
ただしここで、水素化処理の効果はその処理時間に依存して増大するので、水素化処理を長時間にわたって行なうことで、完成したTFTの移動度やしきい値などの動作特性や信頼性を十分なものとする、という手法を採用することも考えられる。
【0019】
しかし、そのような手法では、水素化処理のスループット等を考慮すると、製造上の観点からも現実的ではなく、またそのような長時間の加熱処理によってTFTの超微細な配線構造などの各種構造物が製造時点で劣化を引き起こしたり、またそれらによって信頼性が失われるなどの問題もある。
【0020】
本発明は、このような問題を解決するために成されたもので、特に移動度やしきい値特性が良好でかつ信頼性の高い多結晶シリコン薄膜トランジスタ素子を備えて、優れた表示性能を実現できる液晶表示装置を提供することを目的としている。
【0021】
【課題を解決するための手段】
本発明の液晶表示装置は、液晶駆動回路および画素部スイッチ素子のうち少なくともいずれか一方を形成する素子として多結晶シリコン薄膜トランジスタ素子と、前記画素部スイッチ素子に接続されて電圧印加を制御される画素電極とが、第1の電気絶縁性基板上に形成されたスイッチ素子アレイ基板と、前記画素電極に間隙を有して対向配置される対向電極が第2の電気絶縁性基板上に形成されており、前記スイッチ素子アレイ基板に対して前記間隙を保持しつつ対向配置された対向基板と、前記間隙に封入・挟持された液晶層とを有する液晶表示装置において、前記スイッチ素子アレイ基板の前記第1の電気絶縁性基板が、シリコンと酸素を分子構造のネットワークの骨格に有する材料で形成された電気絶縁性基板であって、該電気絶縁性基板の前記ネットワークに、Si−O結合が 3つで形成されている三員環とSi−O結合が 4つで形成されている四員環とそれ以上の数で形成されている多員環とが混在しており、該三員環および四員環および多員環の混在個数比が、(三員環+四員環)/(三員環+四員環+多員環)≦ 5% であることを特徴としている。
【0022】
なお、後述するように、基板の組成中における上記の(三員環+四員環)の個数%は、少なければ少ないほど効果的な水素処理効果を得ることができる。そしてそれが 0%になっても水素処理の作用や電気絶縁性基板の特性には特別に顕著な変化は生じない。故に、理論的にはその下限値は 0%である。
【0023】
上述のように、スイッチ素子アレイ基板用の基体としていわゆる高耐熱基板を用いた構造の液晶表示装置の場合には、そのTFTの特性を十分なものにすることは困難である。
【0024】
これは、p−SiTFTの形成には水素化処理が必須であるが、この水素化処理の十分な効果を得ることは、高耐熱基板を用いた場合には極めて困難なためであるということが判明した。その水素化処理が不十分となってしまうことの原因を調べた結果、水素化処理の際の水素のパスとしての高耐熱基板に問題があることが判明した。
【0025】
即ち、前記の文献等にも述べられているように、水素の拡散の進行具合に依存して水素化の効果が決まることは知られているが、このとき、水素を拡散させやすい基板は水素化が効きやすく、その逆に、水素の拡散の小さい基板は水素化の効きがよくないものと考えられた。
【0026】
石英基板の形成材料である石英基板の分子配列的な構造の骨格にはSiとOとが結合してなるネットワークが形成されている。
【0027】
上記のSiとOは結合して、基本的にはSiO2 という形での結合を成しており、この結合はSiを中心としてOがその正四面体の頂点に位置した結晶状態を形成している。そしてこれがさらに規則正しい状態にまで結晶化すると水晶となる。
【0028】
ところで、通常のガラス基板のような電気絶縁性基板の分子レベルでの構造は、一般にガラス状(アモルファス状)である。つまり、Si−Oのネットワークは形成されているが、それは上記の水晶ほどには結晶化していない。換言すれば、Si−Oが組み合わされて形成されたネットワークは、短距離での秩序性はあるが、結晶ほどまでの長距離の秩序性は無い。このため、結合には長い結合と短い結合とが発生する。
【0029】
つまり、結晶であればSiとOとの結合は厳格に規則的に定まっているが、ガラス状態ではある程度の結合の自由度がある。このため、ガラス状態では各元素どうしの距離が長い距離で結合している部分がある一方、各元素どうしの距離が短い距離で結合している部分も混在して結合している。このように、結合が短くて狭いネットワークとして考えられる三員環や四員環と、それよりも長く広い結合である多員環とが混在している。
【0030】
水素化処理の際には、石英基板のような電気絶縁性基板中のネットワークの中を水素が進行むこととなる。つまり前述の文献に従えば、水素化処理の際に水素は基板中を通って拡散するが、その基板の石英のような材質をミクロ的な観点から見ると、その構造はシリコン(Si)と酸素(O)とを骨格とするネットワークで形成されており、よって水素はこのネットワークの中を走って拡散していることになる。
【0031】
その水素の拡散は、上記の混在している縮んだ結合や緩い結合のうち縮んだ結合の骨格中を拡散する方が、緩い結合の中を拡散する場合と比べて拡散が遅く、水素化の効率が低い。これは、縮んだ結合である三員環のネットワークの一つ一つの径の大きさは30〜50nmと狭く、10nm程度の径の水素が通過するには抵抗が大きいが、多員環のネットワークの結合の方が緩くそのネットワークの一つ一つの径の大きさの方が前記の三員環と比べて広いので、水素は多員環を通るときの方が抵抗が小さく、効率的にその中を拡散して行くことができるものと考えられる。
【0032】
従って、ネットワーク中における三員環、四員環の骨格の個数が少なく、多員環の方がそれよりも圧倒的に多ければ多いほど、基板中を水素が拡散し易くなって、効果的に水素化が進むことになる。そしてそのような液晶表示装置用のTFTとして好適なしきい値や移動度などの動作特性や信頼性を得ることができる最低限の水素化を行なうことが可能なのは、三員環、四員環の個数比(%)が最大でも 5%以下の場合である。
【0033】
また、上記の理論から、三員環、四員環の個数比%は、理論的には 0%でも構わないことは言うまでもない。
【0034】
【発明の実施の形態】
以下、本発明に係る液晶表示装置の実施の形態を、図面に基づいて詳細に説明する。
【0035】
図1は本発明に係る液晶表示装置に用いられるp−SiTFTの断面構造を示す図である。以下、その構造を、その製造工程にほぼ従って説明する。
【0036】
液晶表示装置のTFTアレイ基板用の基体として、三員環と四員環との合計の個数比が三員環+四員環+多員環からなる全体の 5%以下であるように形成された石英基板1が用いられている。この石英基板1の板厚は 1.1mmである。
【0037】
その石英基板1上に膜厚 100nmのp−Si膜からなる活性層2が配設されている。この活性層2は、アモルファスシリコンを出発材料として用いてこれを固相成長法で多結晶化してp−Si化して得られたものである。この活性層2は、前記のp−Si膜を形成した後に素子分離されて、いわゆる島状のパターンに形成される。
【0038】
ゲート酸化膜(ゲート絶縁膜)3は、熱酸化法により形成された酸化膜で、その膜厚は70nmである。
【0039】
ゲート電極4は、燐(P)をドープして低抵抗化されたp−Si膜をエッチング等によりパターニングして形成された電極で、その膜厚は 400nmである。
【0040】
第1層間絶縁膜5は、膜厚 800nmの酸化膜で形成されたもので、これに穿設されたコンタクトホールを通ってAlからなる金属配線6が前記の活性層2のソース領域7の上部に接続されている。
【0041】
活性層2のp−Siの水素化処理は、この状態まで形成した後に行なわれる。つまり、この状態まで形成されたTFTアレイ基板全体を、水素プラズマに曝し、水素を活性層2まで拡散させることで、活性層2のp−Siのダングリングボンドが石英基板1の組成によって効果的にターミネートされて、液晶表示装置用のTFTとして用いられる活性層2の電気的特性および信頼性が、効果的に向上する。
【0042】
そして、第2層間絶縁膜8を窒化膜/酸化膜の積層膜から形成し、これにコンタクトホールを穿設し、これを通って活性層2のドレイン領域9の上部に接続する透明電極10がITO(インジウム・錫酸化化合物)を材料として用いて形成されて、図3に示すようなTFTアレイ基板11の、TFT部分の主要部が形成されている。
【0043】
さらに、このTFTアレイ基板11と対向電極(図示省略)が形成されている対向基板12とを間隙を有して対向配置し、それら両基板間の間隙に液晶層13を挟持させ、その周囲を封止材14で封止し、さらに外装アセンブリ15が施されて、本発明の液晶表示装置の主要部が形成されている。また、駆動回路一体型の液晶表示装置の場合には、石英基板1の表示領域外の周辺部には、図1の右側に示すようにスイッチング素子としてのTFT17とほぼ同様の構造であって液晶駆動回路用素子として好適な仕様に設定されたTFT18が、上記のTFT17と同様のプロセスで配設されている。
【0044】
ここで、本発明の効果を確認するために、我々は上記のような本発明に係る液晶表示装置用のTFTアレイ基板11(の上に形成されたTFT17)を用いて、以下のような実験を行なった。
【0045】
本発明に係る基板101として、
(1)α[=(三員環+四員環)/(三員環+四員環+多員環)]≦ 5%
の基板と、
従来の基板102として、
(2)α> 5%
の基板との上に、それぞれ上述のような構造のp−SiTFTを形成し、そのp−SiTFTの特に活性層2のチャネル領域16への水素化処理を行なった。
【0046】
その水素化の処理時間は、いずれの基板も、 1時間の場合と 3時間の場合について実験した。
【0047】
このときの最終的に得られたTFT17の電気的動作特性として、移動度およびしきい値電圧を評価した。その結果を図2に示す。
【0048】
まず、移動度を確認したところ、処理時間 1時間の本発明に係る基板101では、65cm2 /vs と、十分な速さであるが、基板102では、25cm2 /vs 程度の速さに止まった。
【0049】
さらに、処理時間を 3時間にした場合には、いずれの基板も移動度は絶対値としては向上したが、(1)の本発明に係る基板101は 115cm2 /vs となり、約 2倍の向上を見せたが、(2)の従来の基板102では、35cm2 /vs となり、高々 1.4倍程度にしか向上しない。このため、基板101の移動度と基板102の移動度との比率については、0.38:1から0.30:1へと、さらに大きな差が生じている。
【0050】
つまり、水素化の処理時間を延ばすほど、それにつれて基板101は順調に特性が向上して行くが、基板102はそれよりも低い増加率に止まる。
【0051】
また、しきい値電圧も同様の傾向にある。処理時間 1時間では、基板101は約 2.5Vであったが、基板102は 8V程度と、高いしきい値電圧を示した。
【0052】
そしてこれを 3時間処理の場合について見ると、基板101は 1V程度にまでも低減できたが、基板102は 7V程度までにしか低減できなかった。
【0053】
これらの事実を考え合わせると、次のように考えられる。
【0054】
石英基板を考察すると、基本的にはSiとOでネットワークが形成されている。しかし、ガラス状の構造であるため結晶のように堅い構造ではない。そのため、いろいろな結合、結合の緩みが発生している。この結合の状態をラマン分光法で確認することができる。このラマン分光法で計測されたスペクトルを図4(a)に示す。また各々のスペクトルのピークをピーク分離し、そのピークの面積を計算しその比を取った結果を、図4(b)の表に示す。
【0055】
このとき、ネットワークの振動モードは各々、三員環は波数 599cm-1、四員環は波数 486cm-1でほぼ同一だが、多員環は本発明の場合の波数が 430cm-1付近であり従来が波数 435cm-1にピークがあり、多員環の環数が増加していることが、図4から見て取れる。このように環数が増加すると波数が小さくなるのは、環数の増加に伴いネットワークの質量が増加するため、振動のエネルギーが小さくなり振動数は低下し波数が減少するためである。
【0056】
実験結果の図4からも、確かに動作特性が向上したTFTの基板中には、多員環が構成成分として多く存在していることが判る。
【0057】
また一般に、OH基の多い基板の方が多員環が多いと考えられる。これは、多員環の多い基板は結合の自由度が大きくその自由度の中にOH結合も含まれているからであると考えられる。従ってOH基が少ないと言われている高耐熱基板は多員環が比較的少ないので、従来の基板として用いられていたそれらの高耐熱基板を用いた場合にはその上に形成されたTFTに水素化が十分には効かなかったものと考えられる。
【0058】
従って、多員環の多い基板を使用することにより、水素化を十分行い、活性層及びゲート酸化膜との界面の欠陥を減少させることができる。このため、TFTの移動度、しきい値電圧、ドレインリーク電流等、電気的特性が向上して、このようなTFTを用いた液晶表示装置においては、画素への電圧書き込みが十分に行なうことができ、またTFTのオフ時リーク電流も抑制できるので書き込み後の画素電位の変動も小さくすることができる。よって、表示品質が良好かつ信頼性の高い液晶表示装置を実現することができる。
【0059】
ところで、本発明に係る電気絶縁性基板の材料の組成として、(三員環+四員環)の基板全体の(三員環+四員環+多員環)の個数に対する比率を 5%以下に、つまり (三員環+四員環)/(三員環+四員環+多員環)≦ 5% としたのは、前述したように、本発明に係る基板を用いて形成された液晶表示装置用のTFTは、しきい値電圧を 1Vにまで低下させることができるが、従来の基板を用いた場合にはTFTのしきい値電圧をせいぜい 7V程度にまでしか低減できないので、従来の基板を用いた場合には、液晶表示装置として好ましい駆動電圧として一般に採用されている駆動電圧に対応できないためである。
【0060】
即ち、液晶表示装置の分野においては、一般的な駆動電圧として信号側15V、走査側 6Vがサポートされており、しかも近年のさらなる液晶表示装置の小型・薄型化および低消費電力化に対応するためには駆動電圧のさらなる低電圧化が必要である。しかるに、従来の基板を用いた場合には、TFTのしきい値は前記の図2にも明らかなように 7Vよりも下げることはできず、現在のTFTのしきい値電圧にも合致しないだけでなく、駆動電圧のさらなる低電圧化にも対応できないという問題があった。しかし、本発明のように基板の組成中の(三員環+四員環)を 5%以下とすることにより、しきい値電圧も従来の 6V仕様に適合できることは言うまでもなく、さらなる低電圧化にも十分に対応することができ、上記のような従来の問題はいずれも解消することができるのである。
【0061】
【発明の効果】
以上、詳細な説明で明示したように、本発明によれば、特に移動度やしきい値特性が良好でかつ信頼性の高い多結晶シリコン薄膜トランジスタ素子を備えて、優れた表示性能を実現できる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】石英基板上に形成したp−SiTFTの構造の概要を示す断面図である。
【図2】(1)本発明に係る基板101と(2)従来の基板102との上にそれぞれ作成した薄膜トランジスタ(TFT)の動作特性のうち、水素化処理時間に依存して変化した移動度およびしきい値電圧の測定結果を示す図である。
【図3】本発明の液晶表示装置の概要を示す図である。
【図4】本発明の石英基板および従来の石英基板の、ラマンスペクトラムによる解析結果を示す図(a)およびそのラマンスペクトラムによる解析結果のスペクトルのピークをピーク分離し、そのピークの面積を計算して得た比を示す図(b)である。
【図5】一般的な水素化処理時の水素が基板を拡散して行く拡散経路を示す図である。
【符号の説明】
1………石英基板
2………活性層
3………ゲート酸化膜
4………ゲート電極
5………第1層間絶縁膜
6………金属配線
7………ソース領域
8………第2層間絶縁膜
9………ドレイン領域
10………透明電極
11………TFTアレイ基板
12………対向基板
13………液晶層
14………封止材
15………外装アセンブリ
Claims (1)
- 液晶駆動回路および画素部スイッチ素子のうち少なくともいずれか一方を形成する素子として多結晶シリコン薄膜トランジスタ素子と、前記画素部スイッチ素子に接続されて電圧印加を制御される画素電極とが、第1の電気絶縁性基板上に形成されたスイッチ素子アレイ基板と、前記画素電極に間隙を有して対向配置される対向電極が第2の電気絶縁性基板上に形成されており、前記スイッチ素子アレイ基板に対して前記間隙を保持しつつ対向配置された対向基板と、前記間隙に封入・挟持された液晶層とを有する液晶表示装置において、
前記スイッチ素子アレイ基板の前記第1の電気絶縁性基板が、シリコンと酸素を分子構造のネットワークの骨格に有する材料で形成された電気絶縁性基板であって、該電気絶縁性基板の前記ネットワークに、Si−O結合が 3つで形成されている三員環とSi−O結合が 4つで形成されている四員環とそれ以上の数で形成されている多員環とが混在しており、該三員環および四員環および多員環の混在個数比が、
(三員環+四員環)/(三員環+四員環+多員環)≦ 5%
であることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24340995A JP3708595B2 (ja) | 1995-09-21 | 1995-09-21 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24340995A JP3708595B2 (ja) | 1995-09-21 | 1995-09-21 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0990413A JPH0990413A (ja) | 1997-04-04 |
JP3708595B2 true JP3708595B2 (ja) | 2005-10-19 |
Family
ID=17103440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24340995A Expired - Fee Related JP3708595B2 (ja) | 1995-09-21 | 1995-09-21 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3708595B2 (ja) |
-
1995
- 1995-09-21 JP JP24340995A patent/JP3708595B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0990413A (ja) | 1997-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1270389C (zh) | 薄膜晶体管及其制造方法 | |
US9035314B2 (en) | Method for manufacturing an electrooptical device | |
US6576926B1 (en) | Semiconductor device and fabrication method thereof | |
JP3314345B2 (ja) | 高移動度薄膜トランジスタを製造する方法および複数の高移動度薄膜トランジスタ | |
JP4653374B2 (ja) | 電気光学装置の製造方法 | |
JP3109968B2 (ja) | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 | |
JP2014132574A (ja) | 半導体装置 | |
JP4837240B2 (ja) | 半導体装置 | |
JPH10508156A (ja) | 高解像度アクティブ・マトリクスlcdセル設計 | |
JP2001147446A (ja) | 液晶表示装置とその製造方法 | |
JP2920580B2 (ja) | 半導体装置 | |
JP4651773B2 (ja) | 半導体装置の作製方法 | |
JP3708595B2 (ja) | 液晶表示装置 | |
TW200421618A (en) | Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same | |
JP2939563B2 (ja) | 光弁基板用半導体装置 | |
JPH10209460A (ja) | 液晶表示装置 | |
JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
JPH0990331A (ja) | 液晶表示装置 | |
JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
JP4700159B2 (ja) | 半導体装置の作製方法 | |
JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH10111521A (ja) | 液晶表示パネルの製造方法及び液晶表示パネル並びにそれを用いた電子機器 | |
JP3179160B2 (ja) | 半導体装置及びその製造方法 | |
JP2003007718A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
JPH10233514A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |