JP3704219B2 - 出力クランプ回路 - Google Patents
出力クランプ回路 Download PDFInfo
- Publication number
- JP3704219B2 JP3704219B2 JP01028797A JP1028797A JP3704219B2 JP 3704219 B2 JP3704219 B2 JP 3704219B2 JP 01028797 A JP01028797 A JP 01028797A JP 1028797 A JP1028797 A JP 1028797A JP 3704219 B2 JP3704219 B2 JP 3704219B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- clamp
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、出力回路をクランプさせ、電源電圧変動に依存しないクランプ電圧を得る出力クランプ回路に関するものである。
【0002】
【従来の技術】
図4は、従来の出力クランプ回路を示す回路図である。
図4において、Q1・Q2はダーリントン出力回路を構成するNPNトランジスタ、Q3はマルチコレクタ構造PNPトランジスタ、Q4はクランプ回路を構成するPNPトランジスタである。
【0003】
図4においては、出力電流小の時は、H出力電圧がVB−VSat−VBEとなり、出力電流大の時は、H出力電圧がVB−VSat−2VBEとなるような出力回路に、簡易なクランプ回路を付加したものである。
【0004】
【発明が解決しようとする課題】
この回路において、電源電圧VB が変動すると、抵抗R1と抵抗R2で分割されているa点における基準電圧(以下、a点基準電圧という)の電圧値も変動し、クランプ電圧も変動する。
また、出力電流が大きいときは、ダーリントン出力回路が動作するため、出力のクランプ電圧はa点基準電圧−VBEとなるのに対し、出力電流が小さいときは、1段NPNトランジスタとして動作するため、出力クランプ電圧はa点基準電圧となり、出力電流値によってクランプ電圧が変動する。
【0005】
この発明は、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ようとするものである。
【0006】
【課題を解決するための手段】
第1の発明の出力クランプ回路においては、定電流源による定電流により生成した基準電圧によって出力ダーリントン回路の第1のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第1のトランジスタの前段として設けられた第2のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第1および第2のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする。
【0007】
第2の発明の出力クランプ回路においては、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第1のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第1のトランジスタの前段として設けられた第2のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第1および第2のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第1のトランジスタのベースとその前段の第2のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする。
【0008】
第3の発明の出力クランプ回路においては、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第1のNPNトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第1のトランジスタの前段として設けられた第2のNPNトランジスタのベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第1および第2のコレクタを有する第3のPNPトランジスタと、前記第3のPNPトランジスタの第1のコレクタならびに前記第1のNPNトランジスタのベースおよび第2のNPNトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第4のPNPトランジスタと、前記第3のPNPトランジスタの第2のコレクタならびに前記第2のNPNトランジスタのベースにエミッタを接続され、コレクタを接地される第5のPNPトランジスタと、前記第5のPNPトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第6のPNPトランジスタとを備えたものである。
【0009】
第4の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタとしてNPNトランジスタを用いたことを特徴とするものである。
【0010】
第5の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にNPNトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする。
【0011】
第6の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第2の定電流源に接続されて、ベースに基準電圧が入力され、エミッタフォロアによるバッファを構成するNPNトランジスタを設けたことを特徴とする。
【0012】
第7の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にPNPトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする。
【0013】
第8の発明においては、クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第2の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するPNPトランジスタを設けたことを特徴とする。
【0014】
【発明の実施の形態】
実施の形態1.
図1は、上記の問題を解決するための出力クランプ回路の実施の形態を示すものである。
図1において、Q1・Q2はダーリントン出力回路を構成するNPNトランジスタ、Q3は第1および第2のコレクタを有するマルチコレクタ構造PNPトランジスタ、Q4はクランプ回路においてエミッタフォロアを構成するPNPトランジスタ、Q5・Q6は、同じく、クランプ回路においてエミッタフォロアを構成するPNPトランジスタである。
【0015】
NPNトランジスタQ1のベースは、PNPトランジスタQ3の第1のコレクタに接続され、NPNトランジスタQ2のベースは、PNPトランジスタQ3の第2のコレクタに接続されている。
PNPトランジスタQ4のエミッタは、PNPトランジスタQ3の第1のコレクタならびにNPNトランジスタQ1のベースおよびNPNトランジスタQ2のエミッタに接続され、そのコレクタは接地されている。PNPトランジスタQ4のベースには、a点基準電圧が入力される。
PNPトランジスタQ5のエミッタは、PNPトランジスタQ3の第2のコレクタならびにNPNトランジスタQ2のベースに接続され、そのコレクタは接地されている。
PNPトランジスタQ6のエミッタは、PNPトランジスタQ5のベースに接続され、そのコレクタは接地されている。PNPトランジスタQ6のベースには、a点基準電圧が入力される。
【0016】
I1 は、第1の定電流源による定電流、R1 は抵抗、a点は、前記定電流源による定電流I1 によって抵抗R1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
【0017】
この出力クランプ回路においては、定電流I1を抵抗R1に流すことにより、a点基準電圧を作っている。
したがって、電源電圧VB が変動してもa点基準電圧は変動しないので、クランプ電圧も変動しないことになる。
【0018】
次に、ダーリントン出力回路を構成するNPNトランジスタQ2のベースは、クランプ回路を構成するPNPトランジスタQ5とPNPトランジスタQ6により、これらPNPトランジスタQ5・Q6のベース・エミッタ間電圧をVBEとすればa点基準電圧+2VBEで表されるクランプ電圧によってクランプされ、NPNトランジスタQ1のベース電位は、PNPトランジスタQ4により、a点基準電圧+VBEで表されるクランプ電圧によってクランプされている。
【0019】
したがって、出力電流が大きいときは、ダーリントン構成としてNPNトランジスタQ1・Q2からなる出力回路が動作するため、出力クランプ電圧は、a点基準電圧+2VBE−2VBE=a点基準電圧となる。
【0020】
これに対し、出力電流が小さいときは、出力回路は、NPNトランジスタQ1だけが動作するため、出力クランプ電圧はa点基準電圧+VBE−VBE=a点基準電圧となる。
したがって、出力電流の大小にかかわらず、出力クランプ電圧は一定となるものである。
【0021】
上記の実施の形態においては、クランプ回路のエミッタフォロアを構成するトランジスタQ4・Q5・Q6として、PNPトランジスタを用いたものを示したけれども、これらにNPNトランジスタを用いることもできる。
【0022】
なお、この回路において使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【0023】
実施の形態2.
図2は、図1に示す実施の形態1におけるトランジスタQ6・Q4のベース電流の影響によるa点基準電圧の変動を抑えるためのクランプ回路である。
図2において、Q1・Q2はダーリントン出力回路を構成するNPNトランジスタ、Q3はマルチコレクタ構造PNPトランジスタ、Q4はクランプ回路を構成するPNPトランジスタ、Q5・Q6はクランプ回路を構成するPNPトランジスタ、7はNPNトランジスタである。
【0024】
I1 は、第1の定電流源による定電流、R1 は抵抗、a点は、前記定電流源による定電流I1 によって抵抗R1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
I2 は、第2の定電流源による定電流である。
【0025】
図1に示す回路においては、抵抗R1に流れる電流は、定電流I1と、PNPトランジスタQ6のベース電流と、PNPトランジスタQ4のベース電流との和である。
したがって、クランプがかかったとき、出力電流の値によって、PNPトランジスタQ4およびQ5に流れる電流が異なるので、抵抗R1 に流れる電流も変わることになる。
これにより、a点基準電圧も変動し、クランプ電圧も変動する。
【0026】
図2に示す回路においては、NPNトランジスタQ7と定電流I2 からなるバッファを追加することによって、このベース電流の影響を軽減することができる。
したがって、a点電圧の変動も小さくなり、出力クランプ電圧の変動も小さくなる。
【0027】
なお、この回路で使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【0028】
実施の形態3.
図3は、トランジスタQ4およびQ5のベース電流を軽減するためのバッファとして、トランジスタQ7をPNPトランジスタで構成したものである。
図3において、Q1・Q2はダーリントン出力回路を構成するNPNトランジスタ、Q3はマルチコレクタ構造PNPトランジスタ、Q4はクランプ回路を構成するPNPトランジスタ、Q5・Q6はクランプ回路を構成するPNPトランジスタ、7はPNPトランジスタである。
【0029】
I1 は、第1の定電流源による定電流、R1 は抵抗、a点は、前記定電流源による定電流I1 によって抵抗R1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
I2 は、第2の定電流源による定電流である。
【0030】
図3に示す回路においては、PNPトランジスタQ7と定電流I2 からなるバッファを追加することによって、このベース電流の影響を軽減することができる。
したがって、a点電圧の変動も小さくなり、出力クランプ電圧の変動も小さくなる。
【0031】
なお、この回路で使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【0032】
【発明の効果】
この発明によれば、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0033】
第1の発明によれば、定電流源による定電流により生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0034】
第2の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第1のトランジスタのベースとその前段の第2のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0035】
第3の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第1のNPNトランジスタのベースに対しクランプ電圧を印加するとともに、前記出力ダーリントン回路の第1のNPNトランジスタの前段として設けられた第2のNPNトランジスタベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第1および第2のコレクタを有するた第3のPNPトランジスタと、前記第3のPNPトランジスタの第1のコレクタならびに前記第1のNPNトランジスタのベースおよび第2のNPNトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第4のPNPトランジスタと、前記第3のPNPトランジスタの第2のコレクタならびに前記第2のNPNトランジスタのベースにエミッタを接続され、コレクタを接地される第5のPNPトランジスタと、前記第5のPNPトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第6のPNPトランジスタとを備えたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0036】
第4の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタとしてNPNトランジスタを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0037】
第5の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧の間にNPNトランジスタのエミッタフォロアによるバッファを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0038】
第6の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第2の定電流源に接続されて、ベースも基準電圧が入力され、エミッタフォロアによるバッファを構成するNPNトランジスタを設けたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0039】
第7の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧の間にPNPトランジスタのエミッタフォロアによるバッファを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【0040】
第8の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第2の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するPNPトランジスタを設けたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【図面の簡単な説明】
【図1】 この発明の実施の一形態による出力電流値によって、H出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ回路を示す回路図である。
【図2】 この発明の他の実施の形態による出力電流値によって、H出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ電圧の精度をさらに上げた出力クランプ回路を示す回路図である。
【図3】 この発明の他の実施の形態による、出力電流値によって、H出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ電圧の精度をさらに上げた出力クランプ回路を示す回路図である。
【図4】 従来の出力クランプ回路を示す回路図である。
【符号の説明】
Q1・Q2 ダーリントン出力回路を構成するNPNトランジスタ、Q3 マルチコレクタ構造PNPトランジスタ、Q4 クランプ回路を構成するPNPトランジスタ、Q5・Q6 クランプ回路を構成するPNPトランジスタ、Q7 NPNトランジスタまたはPNPトランジスタ。
Claims (8)
- 定電流源による定電流により生成した基準電圧によって出力ダーリントン回路の第1のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第1のトランジスタの前段として設けられた第2のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第1および第2のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする出力クランプ回路。
- 定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第1のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第1のトランジスタの前段として設けられた第2のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第1および第2のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第1のトランジスタのベースとその前段の第2のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする出力クランプ回路。
- 定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第1のNPNトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第1のトランジスタの前段として設けられた第2のNPNトランジスタのベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第1および第2のコレクタを有するた第3のPNPトランジスタと、前記第3のPNPトランジスタの第1のコレクタならびに前記第1のNPNトランジスタのベースおよび第2のNPNトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第4のPNPトランジスタと、前記第3のPNPトランジスタの第2のコレクタならびに前記第2のNPNトランジスタのベースにエミッタを接続され、コレクタを接地される第5のPNPトランジスタと、前記第5のPNPトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第6のPNPトランジスタとを備えた請求項1または請求項2に記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタとしてNPNトランジスタを用いたことを特徴とする請求項1ないし請求項3のいずれかに記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にNPNトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする請求項1ないし請求項4のいずれかに記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第2の定電流源に接続されて、ベースに基準電圧が入力され、エミッタフォロアによるバッファを構成するNPNトランジスタを設けたことを特徴とする請求項5に記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にPNPトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする請求項1ないし請求項4のいずれかに記載の出力クランプ回路。
- クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第2の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するPNPトランジスタを設けたことを特徴とする請求項7に記載の出力クランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01028797A JP3704219B2 (ja) | 1997-01-23 | 1997-01-23 | 出力クランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01028797A JP3704219B2 (ja) | 1997-01-23 | 1997-01-23 | 出力クランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209783A JPH10209783A (ja) | 1998-08-07 |
JP3704219B2 true JP3704219B2 (ja) | 2005-10-12 |
Family
ID=11746104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01028797A Expired - Fee Related JP3704219B2 (ja) | 1997-01-23 | 1997-01-23 | 出力クランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704219B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138698A (zh) * | 2011-11-24 | 2013-06-05 | 国民技术股份有限公司 | 一种限幅电路 |
-
1997
- 1997-01-23 JP JP01028797A patent/JP3704219B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138698A (zh) * | 2011-11-24 | 2013-06-05 | 国民技术股份有限公司 | 一种限幅电路 |
CN103138698B (zh) * | 2011-11-24 | 2015-10-28 | 国民技术股份有限公司 | 一种限幅电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH10209783A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5162751A (en) | Amplifier arrangement | |
JP3704219B2 (ja) | 出力クランプ回路 | |
US5343165A (en) | Amplifier having a symmetrical output characteristic | |
JP2685285B2 (ja) | トランジスタ回路 | |
JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
JPH0554072B2 (ja) | ||
JPH0851324A (ja) | バッファアンプ | |
EP0384510B1 (en) | Differential amplifier | |
JP3733188B2 (ja) | パワーアンプ | |
JP3009953B2 (ja) | ダンピング回路 | |
KR940020691A (ko) | 집적 회로 증폭기(integrated circuit amplifiers) | |
JP3103104B2 (ja) | バッファ回路 | |
JP3349334B2 (ja) | 差動増幅器 | |
JP3675130B2 (ja) | 増幅回路 | |
JPS61224727A (ja) | 出力回路 | |
JPH06164262A (ja) | 飽和防止回路 | |
JPS634962B2 (ja) | ||
JPH0582679B2 (ja) | ||
JPH0152929B2 (ja) | ||
JPH0312487B2 (ja) | ||
JPH0748653B2 (ja) | 半導体集積回路装置 | |
JPS63231514A (ja) | 半導体集積回路 | |
JPH04278611A (ja) | 定電流回路 | |
JPH10190374A (ja) | 差動増幅回路 | |
JPH0732336B2 (ja) | スイツチング電流発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |