JP3691736B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3691736B2 JP3691736B2 JP2000231511A JP2000231511A JP3691736B2 JP 3691736 B2 JP3691736 B2 JP 3691736B2 JP 2000231511 A JP2000231511 A JP 2000231511A JP 2000231511 A JP2000231511 A JP 2000231511A JP 3691736 B2 JP3691736 B2 JP 3691736B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- trench
- semiconductor
- voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000010408 film Substances 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する分野】
本発明は半導体装置、特にショットキバリアダイオードの構造に関する物である。
【０００２】
【従来の技術】
ショットキバリアダイオードSBDは順方向電圧が低くスイッチング速度が速い反面、逆方向漏れ電流が大きく、逆方向降伏電圧が低いと言う欠点がある。又、ショットキダイオードの順方向電圧（ＶF）と逆方向電流（JR）にはトレードオフの関係がある事が知られている。ＶFとＪRはショットキダイオードの損失の原因であるため、トレードオフ関係を改善する為に種々の構造が提案されてきた。図１１（ａ）〜（ｄ）は夫々従来構造を示す。図１１（ａ）は一般的なショットキダイオードの構造を示す。メタルとシリコンの間には、金属と半導体の仕事関数の差によって約0.5〜0.7eVのショットキバリアが生じる。逆バイアス印加時の漏れ電流は、熱電子電流と呼び、バリア高さによって決まっている。逆バイアスの増加に伴い、バリア高さは鏡像力によって低くなる為、バリアを超える熱電子電流は増加し、漏れ電流は徐々に増加する。
ショットキダイオードの順電圧はショットキバリアの高さとチャネル抵抗によって決まっている。チャネル抵抗を低減し、耐圧を落さず、漏れ電流が増加しないよう工夫すれば、VF−JRトレードオフを低減できる。
【０００３】
図１１（ｂ）は接合障壁制御ショットキダイオード（JBS）、又、同図（ｃ）は超接合型ショットキダイオード、（ｄ）はトレンチMOSショットキダイオードの例を示す。図１１（ｂ）ではショットキ接合SとPN接合Jが交互に配置されている。この素子に逆方向電圧を印加すると、PN接合が無い場合ショットキ接合に全てかかる電圧が、一部PN接合によって負担される。そのため、電界のピークはショットキ接合表面からチャネルの内部に移動する。そのため、ショットキ接合表面の電界が緩和されるので、耐圧は増加し漏れ電流は減少する。
しかし、この構造にはつぎのような問題がある。一部にビルトインポテンシャルの高いPN接合があるため、順方向電圧が増加する。その為、総合するとVF−JRトレードオフを大きく改善できない。
【０００４】
次に同図（ｃ）の構造は、N型半導体２にP型の柱状不純物４、もしくはP型半導体にN型の柱状不純物４が等間隔に存在する。チャネル抵抗を低減するために、導電率を高くしている。一般のショットキ接合では導電率を高くすれば耐圧が低下する。表面に垂直方向のみならず、表面に水平方向からも電圧が印加されるので、ショットキ接合面の電界は緩和され、耐圧は高くなる。
しかし、この構造にはつぎのような問題点がある。導電率が高いため、周辺部は主部に比べ電界が集中しやすい。周辺に深い拡散をおこなわないとブレークダウンが生ずる。深い拡散を周辺部に形成し、電界を緩和する方法もあるが、周辺で十分な耐圧を得るには、拡散の深さをトレンチより深くし、かつ拡散の濃度をエピ層の濃度と同じにする必要がある。
例えば、耐圧が100V程度の素子を得るとする。トレンチの深さは４μmとなる。また、P-の濃度は1×1016cm-3で、濃度分布は表面から拡散深さまで均一にする必要がある。その為には高温・長時間の拡散熱処理が必要である。
【０００５】
次に（ｄ）はトレンチMOSショットキダイオードを示す。等間隔に掘ったトレンチ側壁に酸化膜８が形成され、トレンチ内部にはショットキメタル２が堆積されている。本素子は、逆バイアス時、MOSゲートより空乏層が広がり、半導体を完全に空乏化する。この作用により半導体表面の電界を緩和するため、漏れ電流を低減する事ができる。
しかし、トレンチMOSショットキダイオードの耐圧は約３０Vと低く、耐圧をより高くするためには、傾斜のある不純物ドーピングを行ない、電界強度分布を平坦化する必要があった。
又、トレンチの側壁に深く低濃度の均一な拡散をおこなう必要があり、上述した通り、トレンチが深くなるほど、実現が難しくなる。
【０００６】
【発明が解決すべき課題】
この発明が解決しようとする課題は次の通りである。従来のショットキダイオードはVF-JRトレードオフがあり、これを改善する事はできないとされていた。これに対し、JBSや超接合型構造のように、電界を緩和し耐圧を高める事でチャネル抵抗を低減しVF-JRトレードオフを改善する素子では、周辺部で耐圧が制限されてしまうため、これを防ぐために周辺部に深いガードリング拡散をおこなう必要があった。また、従来のトレンチMOSショットキダイオードは、濃度分布に傾斜を持たせなくては高い耐圧が得られなかった。
本発明は、ガードリング拡散をおこなう事無く周辺部の耐圧を改善する事ができ、濃度分布を傾斜させる事無く100Vを超える高い耐圧が得られ、VF-JRトレードオフを改善する事ができるショットキダイオードを提供する。
【０００７】
【課題を解決するための手段】
上記課題を解決するため請求項１の発明は、一導電型の第一半導体層と、該第一半導体層より低不純物濃度の一導電型の第二半導体層とを積層して成る半導体基板と、該第二半導体層表面に所定の幅と間隔をもって形成された複数の環状トレンチ部と、該環状トレンチ部の内壁に設けたシリコン酸化膜と、該トレンチ部を充填するポリシリコンと、該第二半導体層表面と該ポリシリコン表面に連接して形成されたショットキー金属層を備えた半導体装置において、最外郭部の前記環状トレンチ部表面と前記第二半導体層表面にまたがって環状絶縁体薄膜を形成したことを特徴とする。
【０００８】
【実施の態様】
図１、図２は本発明の一実施例を示す正面図及び同図A−A’断面図で、図中６は一導電型の半導体基体、５は該基体１上に積層された低不純物濃度の一導電型の導電層（エピ層）、T1〜Tnは該導電層５に形成されたトレンチ部で、夫々所定の巾S、深さｄ、間隔ｗをもって配設されている。又、該トレンチ部（T１〜Tｎ）は夫々直線部分ａと曲線部分ｂから成る環状に形成されている。そして隣接するトレンチ部（例T1とT2）の間隔（W）（メサ巾）は全て一定であり又、夫々曲線部分ｂの曲率は全て同一である。
【０００９】
次に８は夫々トレンチ部の内壁に形成されたシリコン酸化膜（ＳｉO２）、１０は該酸化膜上に充填されたポリシリコン、１はショットキ金属層、３は最外郭のトレンチ部Tｎに囲まれた半導体層５に形成された逆導電型の半導体層（Ｐ＋）である。
【００１０】
この構造によれば、周辺部は、酸化膜厚が750nm以上に厚く、トレンチ側壁酸化膜とフィールドプレートが連続した構造になっており、フィールドプレートにトレンチ底と同じ電圧が印加される。フィールドプレートの直下の半導体には電圧はほとんど印加されない。したがって、フィールドプレート直下で降伏は生じない。幅の狭いシリコンメサで周辺を取り囲む事で、周辺部の耐圧を、内側より高くする事ができる。シリコンメサの表面には、薄いP+３を拡散しPN接合を作っても良い。この処理をする事により、表面からの熱電子電流をカットし、周辺部の漏れ電流を小さくする事ができる。P+の深さは薄くしないと、P+を拡散した部分がショットキ接合部より耐圧が低くなってしまう。メサ幅を狭くする事により、ピンチオフを増加し耐圧を高める事ができる。
又、シリコンメサ部２はリング構造となっている。リングに垂直の断面は全て同じ構造になっており、チャネル内部の電界分布は任意の垂直断面で同じである為、耐圧は任意の位置で一定である。
【００１１】
図３は、全面に０．５μmのボロン拡散３した場合の電圧−電流特性を示す。メサ幅が狭いほど、耐圧が高くなっている。図４は、全くボロン拡散をおこなわない場合の電圧−電流特性を示す。同様にメサ幅が狭いほど、耐圧が高くなっている。ボロン拡散した場合と、ボロン拡散しない場合で、耐圧は等しい。また、ボロン拡散をおこなわない方が、漏れ電流が大きい。
次に図５は、周辺構造の有無による電圧−電流特性の比較を示す。周辺構造が無い場合、耐圧は２０V程度しかない。周辺構造があると、耐圧は７０〜８０Vとなり、高くなる。又、図６は、通常のショットキダイオード（イ）と本発明品（ロ）の電圧−電流特性の比較を示す。通常のショットキダイオードでは、耐圧は３０V程度しかない。それに対し、本発明品の逆耐圧は約１１０Vある。
また、図７は、同じ耐圧（約１１０V）での通常のショットキダイオードと本発明品の、順電圧−逆電流トレードオフの比較を示す。通常のショットキダイオードに比べて、VFを約０．１７V低減する事ができる。また、従来のトレンチ型ショットキダイオードに比べトレードオフを改善する事ができる事がわかる。
【００１２】
図８はトレンチ部内壁のシリコン酸化膜８の膜厚と耐圧（逆方向電圧）の関係を示す特性図で、図中特性（イ）は膜厚６９０ｎｍ、（ロ）は７６５ｎｍ、（ハ）は７９０ｎｍの例を示し、（イ）の場合の耐圧はせいぜい４０Vであるのに対し、（ロ）、（ハ）に示すように７００ｎｍ以上になると急激に耐圧が向上することを示している。
【００１３】
図９は本発明の他の実施例構造を示すもので環状トレンチ部を全て直線を構成したストライプ型としたものでこれによっても同様に効果が得られ、更に漏れ電流が少ないことが確認された。
【００１４】
図１０は本発明のショットキバリアダイオードの製法を示す製造工程断面図で、先ずシリコンを酸化し、その上にLPCVD等の手段によってSi3N4膜を堆積する。Si3N4膜を写真によってパターニングし、フィールド酸化膜として残す部分を決定し、全面にPSGを堆積する。SiO2/Si3N4/PSG複合膜が得られる。一例としてSi3N4膜は120nm、SiO2は40ｎｍ、PSG膜は1.200μmである。積層マスクの目的は、１つはトレンチエッチの為のハードマスクで、もう１つはトレンチ側壁と周辺SiO2膜との選択酸化である。
【００１５】
次に写真によってこの複合膜をパターニングし、これをハードマスクとしてトレンチエッチをおこなう。トレンチの深さは、6μm〜7μmである。トレンチエッチは一例として反応性イオンエッチング(Reactive Ion Etching：RIE)装置を用いる。ガス組成の代表例としてはHBr:20sccm,NF3:20sccm,圧力 20mmTorrである。 エッチング時間は210秒である。トレンチエッチの後、PエッチによってPSG膜のみを選択除去する。時間は約8minである。Pエッチ液によりPSG膜のみを選択的にエッチングする事ができる。図１０（ａ）
【００１６】
トレンチエッチの後、ケミカルドライエッチ（CDE）等の装置によりトレンチ底部の角を丸める。省略すると、酸化の際にSiO2膜がトレンチの底の角の部分で薄くなり、電界が集中する。CDEのガスの組成は一例としてCF4:O2=1:3、圧力は50Paである。
この後、7000〜8000Åの厚いSiO2膜をトレンチ側壁に形成する。Si3N4膜が無いとショットキ表面に厚いSiO2膜が形成される。SiO2膜が形成されないよう、事前にショットキ表面にSi3N4膜を堆積してある。また、表面に酸化膜が露出する面積をできるだけ小さくする為に窒化膜を堆積してある。選択酸化の後、Si3N4膜をCDEでエッチングした。ガスの組成の一例はCF4：O2：N2＝６：６：１である。周辺部の窒化膜の無い部分は、フィールドSiO2膜となって残り、耐圧を保つ働きをする。図１０（ｂ）
【００１７】
引き続き、縦型LPCVDによりポリシリコンを埋め込み、ポリシリコンのエッチバックをおこなう。側壁酸化後、トレンチ内に導電性のポリシリコンを充填する。メタルを直接堆積する事は、トレンチが深くなると難しい。ポリシリコンは、縦形LP-CVD装置により、ボロンドープポリシリコンを堆積した。一例として、温度は550℃、堆積膜厚は1.024μm、時間は10時間、後処理として850℃30分の熱処理をおこなう。堆積したポリシリコンをエッチバックで平坦化し、ショットキ面を露出させる。
ポリシリコンのエッチバックにはCDEを用いた。エッチバックガスはCF4：O2＝1:2で、圧力は70Pa、時間は約400秒を要する。エッチバックによって、ポリシリコン面に約1.0μm弱の窪みが生じるが、シリコン面はSi3N4膜で保護されているので侵されない。図１０（ｃ）
【００１８】
次にSi3N4膜及びSiO2膜除去の後表面にショットキバリアメタル１を堆積する。図１０（ｄ）
【００１９】
【発明の効果】
以上の説明から明らかなように本発明によれば逆方向電圧が高く、かつ逆方向漏れ電流の少ないダイオードが提供でき実用上の効果は大きい。
【図面の簡単な説明】
【図１】本発明の一実施例（正面図）
【図２】本発明の一実施例（断面図）
【図３】本発明実施例の電圧−電流特性図
【図４】本発明実施例の電圧−電流特性図
【図５】本発明実施例の電圧−電流特性図
【図６】従来品と比較した本発明の電圧−電流特性図
【図７】従来品と比較した本発明の順電圧−逆電流特性図
【図８】本発明実施例のシリコン酸化膜の膜厚と耐圧の関係を示す特性図
【図９】本発明の他の実施例
【図１０】本発明実施例の製造工程断面図
【図１１】従来構造図
【符号の説明】
１：ショットキ金属層
２：一導電型半導体層
３：逆導電型半導体層
８：シリコン酸化膜
１０：ポリシリコン
T１〜Tｎ：トレンチ部
【発明の属する分野】
本発明は半導体装置、特にショットキバリアダイオードの構造に関する物である。
【０００２】
【従来の技術】
ショットキバリアダイオードSBDは順方向電圧が低くスイッチング速度が速い反面、逆方向漏れ電流が大きく、逆方向降伏電圧が低いと言う欠点がある。又、ショットキダイオードの順方向電圧（ＶF）と逆方向電流（JR）にはトレードオフの関係がある事が知られている。ＶFとＪRはショットキダイオードの損失の原因であるため、トレードオフ関係を改善する為に種々の構造が提案されてきた。図１１（ａ）〜（ｄ）は夫々従来構造を示す。図１１（ａ）は一般的なショットキダイオードの構造を示す。メタルとシリコンの間には、金属と半導体の仕事関数の差によって約0.5〜0.7eVのショットキバリアが生じる。逆バイアス印加時の漏れ電流は、熱電子電流と呼び、バリア高さによって決まっている。逆バイアスの増加に伴い、バリア高さは鏡像力によって低くなる為、バリアを超える熱電子電流は増加し、漏れ電流は徐々に増加する。
ショットキダイオードの順電圧はショットキバリアの高さとチャネル抵抗によって決まっている。チャネル抵抗を低減し、耐圧を落さず、漏れ電流が増加しないよう工夫すれば、VF−JRトレードオフを低減できる。
【０００３】
図１１（ｂ）は接合障壁制御ショットキダイオード（JBS）、又、同図（ｃ）は超接合型ショットキダイオード、（ｄ）はトレンチMOSショットキダイオードの例を示す。図１１（ｂ）ではショットキ接合SとPN接合Jが交互に配置されている。この素子に逆方向電圧を印加すると、PN接合が無い場合ショットキ接合に全てかかる電圧が、一部PN接合によって負担される。そのため、電界のピークはショットキ接合表面からチャネルの内部に移動する。そのため、ショットキ接合表面の電界が緩和されるので、耐圧は増加し漏れ電流は減少する。
しかし、この構造にはつぎのような問題がある。一部にビルトインポテンシャルの高いPN接合があるため、順方向電圧が増加する。その為、総合するとVF−JRトレードオフを大きく改善できない。
【０００４】
次に同図（ｃ）の構造は、N型半導体２にP型の柱状不純物４、もしくはP型半導体にN型の柱状不純物４が等間隔に存在する。チャネル抵抗を低減するために、導電率を高くしている。一般のショットキ接合では導電率を高くすれば耐圧が低下する。表面に垂直方向のみならず、表面に水平方向からも電圧が印加されるので、ショットキ接合面の電界は緩和され、耐圧は高くなる。
しかし、この構造にはつぎのような問題点がある。導電率が高いため、周辺部は主部に比べ電界が集中しやすい。周辺に深い拡散をおこなわないとブレークダウンが生ずる。深い拡散を周辺部に形成し、電界を緩和する方法もあるが、周辺で十分な耐圧を得るには、拡散の深さをトレンチより深くし、かつ拡散の濃度をエピ層の濃度と同じにする必要がある。
例えば、耐圧が100V程度の素子を得るとする。トレンチの深さは４μmとなる。また、P-の濃度は1×1016cm-3で、濃度分布は表面から拡散深さまで均一にする必要がある。その為には高温・長時間の拡散熱処理が必要である。
【０００５】
次に（ｄ）はトレンチMOSショットキダイオードを示す。等間隔に掘ったトレンチ側壁に酸化膜８が形成され、トレンチ内部にはショットキメタル２が堆積されている。本素子は、逆バイアス時、MOSゲートより空乏層が広がり、半導体を完全に空乏化する。この作用により半導体表面の電界を緩和するため、漏れ電流を低減する事ができる。
しかし、トレンチMOSショットキダイオードの耐圧は約３０Vと低く、耐圧をより高くするためには、傾斜のある不純物ドーピングを行ない、電界強度分布を平坦化する必要があった。
又、トレンチの側壁に深く低濃度の均一な拡散をおこなう必要があり、上述した通り、トレンチが深くなるほど、実現が難しくなる。
【０００６】
【発明が解決すべき課題】
この発明が解決しようとする課題は次の通りである。従来のショットキダイオードはVF-JRトレードオフがあり、これを改善する事はできないとされていた。これに対し、JBSや超接合型構造のように、電界を緩和し耐圧を高める事でチャネル抵抗を低減しVF-JRトレードオフを改善する素子では、周辺部で耐圧が制限されてしまうため、これを防ぐために周辺部に深いガードリング拡散をおこなう必要があった。また、従来のトレンチMOSショットキダイオードは、濃度分布に傾斜を持たせなくては高い耐圧が得られなかった。
本発明は、ガードリング拡散をおこなう事無く周辺部の耐圧を改善する事ができ、濃度分布を傾斜させる事無く100Vを超える高い耐圧が得られ、VF-JRトレードオフを改善する事ができるショットキダイオードを提供する。
【０００７】
【課題を解決するための手段】
上記課題を解決するため請求項１の発明は、一導電型の第一半導体層と、該第一半導体層より低不純物濃度の一導電型の第二半導体層とを積層して成る半導体基板と、該第二半導体層表面に所定の幅と間隔をもって形成された複数の環状トレンチ部と、該環状トレンチ部の内壁に設けたシリコン酸化膜と、該トレンチ部を充填するポリシリコンと、該第二半導体層表面と該ポリシリコン表面に連接して形成されたショットキー金属層を備えた半導体装置において、最外郭部の前記環状トレンチ部表面と前記第二半導体層表面にまたがって環状絶縁体薄膜を形成したことを特徴とする。
【０００８】
【実施の態様】
図１、図２は本発明の一実施例を示す正面図及び同図A−A’断面図で、図中６は一導電型の半導体基体、５は該基体１上に積層された低不純物濃度の一導電型の導電層（エピ層）、T1〜Tnは該導電層５に形成されたトレンチ部で、夫々所定の巾S、深さｄ、間隔ｗをもって配設されている。又、該トレンチ部（T１〜Tｎ）は夫々直線部分ａと曲線部分ｂから成る環状に形成されている。そして隣接するトレンチ部（例T1とT2）の間隔（W）（メサ巾）は全て一定であり又、夫々曲線部分ｂの曲率は全て同一である。
【０００９】
次に８は夫々トレンチ部の内壁に形成されたシリコン酸化膜（ＳｉO２）、１０は該酸化膜上に充填されたポリシリコン、１はショットキ金属層、３は最外郭のトレンチ部Tｎに囲まれた半導体層５に形成された逆導電型の半導体層（Ｐ＋）である。
【００１０】
この構造によれば、周辺部は、酸化膜厚が750nm以上に厚く、トレンチ側壁酸化膜とフィールドプレートが連続した構造になっており、フィールドプレートにトレンチ底と同じ電圧が印加される。フィールドプレートの直下の半導体には電圧はほとんど印加されない。したがって、フィールドプレート直下で降伏は生じない。幅の狭いシリコンメサで周辺を取り囲む事で、周辺部の耐圧を、内側より高くする事ができる。シリコンメサの表面には、薄いP+３を拡散しPN接合を作っても良い。この処理をする事により、表面からの熱電子電流をカットし、周辺部の漏れ電流を小さくする事ができる。P+の深さは薄くしないと、P+を拡散した部分がショットキ接合部より耐圧が低くなってしまう。メサ幅を狭くする事により、ピンチオフを増加し耐圧を高める事ができる。
又、シリコンメサ部２はリング構造となっている。リングに垂直の断面は全て同じ構造になっており、チャネル内部の電界分布は任意の垂直断面で同じである為、耐圧は任意の位置で一定である。
【００１１】
図３は、全面に０．５μmのボロン拡散３した場合の電圧−電流特性を示す。メサ幅が狭いほど、耐圧が高くなっている。図４は、全くボロン拡散をおこなわない場合の電圧−電流特性を示す。同様にメサ幅が狭いほど、耐圧が高くなっている。ボロン拡散した場合と、ボロン拡散しない場合で、耐圧は等しい。また、ボロン拡散をおこなわない方が、漏れ電流が大きい。
次に図５は、周辺構造の有無による電圧−電流特性の比較を示す。周辺構造が無い場合、耐圧は２０V程度しかない。周辺構造があると、耐圧は７０〜８０Vとなり、高くなる。又、図６は、通常のショットキダイオード（イ）と本発明品（ロ）の電圧−電流特性の比較を示す。通常のショットキダイオードでは、耐圧は３０V程度しかない。それに対し、本発明品の逆耐圧は約１１０Vある。
また、図７は、同じ耐圧（約１１０V）での通常のショットキダイオードと本発明品の、順電圧−逆電流トレードオフの比較を示す。通常のショットキダイオードに比べて、VFを約０．１７V低減する事ができる。また、従来のトレンチ型ショットキダイオードに比べトレードオフを改善する事ができる事がわかる。
【００１２】
図８はトレンチ部内壁のシリコン酸化膜８の膜厚と耐圧（逆方向電圧）の関係を示す特性図で、図中特性（イ）は膜厚６９０ｎｍ、（ロ）は７６５ｎｍ、（ハ）は７９０ｎｍの例を示し、（イ）の場合の耐圧はせいぜい４０Vであるのに対し、（ロ）、（ハ）に示すように７００ｎｍ以上になると急激に耐圧が向上することを示している。
【００１３】
図９は本発明の他の実施例構造を示すもので環状トレンチ部を全て直線を構成したストライプ型としたものでこれによっても同様に効果が得られ、更に漏れ電流が少ないことが確認された。
【００１４】
図１０は本発明のショットキバリアダイオードの製法を示す製造工程断面図で、先ずシリコンを酸化し、その上にLPCVD等の手段によってSi3N4膜を堆積する。Si3N4膜を写真によってパターニングし、フィールド酸化膜として残す部分を決定し、全面にPSGを堆積する。SiO2/Si3N4/PSG複合膜が得られる。一例としてSi3N4膜は120nm、SiO2は40ｎｍ、PSG膜は1.200μmである。積層マスクの目的は、１つはトレンチエッチの為のハードマスクで、もう１つはトレンチ側壁と周辺SiO2膜との選択酸化である。
【００１５】
次に写真によってこの複合膜をパターニングし、これをハードマスクとしてトレンチエッチをおこなう。トレンチの深さは、6μm〜7μmである。トレンチエッチは一例として反応性イオンエッチング(Reactive Ion Etching：RIE)装置を用いる。ガス組成の代表例としてはHBr:20sccm,NF3:20sccm,圧力 20mmTorrである。 エッチング時間は210秒である。トレンチエッチの後、PエッチによってPSG膜のみを選択除去する。時間は約8minである。Pエッチ液によりPSG膜のみを選択的にエッチングする事ができる。図１０（ａ）
【００１６】
トレンチエッチの後、ケミカルドライエッチ（CDE）等の装置によりトレンチ底部の角を丸める。省略すると、酸化の際にSiO2膜がトレンチの底の角の部分で薄くなり、電界が集中する。CDEのガスの組成は一例としてCF4:O2=1:3、圧力は50Paである。
この後、7000〜8000Åの厚いSiO2膜をトレンチ側壁に形成する。Si3N4膜が無いとショットキ表面に厚いSiO2膜が形成される。SiO2膜が形成されないよう、事前にショットキ表面にSi3N4膜を堆積してある。また、表面に酸化膜が露出する面積をできるだけ小さくする為に窒化膜を堆積してある。選択酸化の後、Si3N4膜をCDEでエッチングした。ガスの組成の一例はCF4：O2：N2＝６：６：１である。周辺部の窒化膜の無い部分は、フィールドSiO2膜となって残り、耐圧を保つ働きをする。図１０（ｂ）
【００１７】
引き続き、縦型LPCVDによりポリシリコンを埋め込み、ポリシリコンのエッチバックをおこなう。側壁酸化後、トレンチ内に導電性のポリシリコンを充填する。メタルを直接堆積する事は、トレンチが深くなると難しい。ポリシリコンは、縦形LP-CVD装置により、ボロンドープポリシリコンを堆積した。一例として、温度は550℃、堆積膜厚は1.024μm、時間は10時間、後処理として850℃30分の熱処理をおこなう。堆積したポリシリコンをエッチバックで平坦化し、ショットキ面を露出させる。
ポリシリコンのエッチバックにはCDEを用いた。エッチバックガスはCF4：O2＝1:2で、圧力は70Pa、時間は約400秒を要する。エッチバックによって、ポリシリコン面に約1.0μm弱の窪みが生じるが、シリコン面はSi3N4膜で保護されているので侵されない。図１０（ｃ）
【００１８】
次にSi3N4膜及びSiO2膜除去の後表面にショットキバリアメタル１を堆積する。図１０（ｄ）
【００１９】
【発明の効果】
以上の説明から明らかなように本発明によれば逆方向電圧が高く、かつ逆方向漏れ電流の少ないダイオードが提供でき実用上の効果は大きい。
【図面の簡単な説明】
【図１】本発明の一実施例（正面図）
【図２】本発明の一実施例（断面図）
【図３】本発明実施例の電圧−電流特性図
【図４】本発明実施例の電圧−電流特性図
【図５】本発明実施例の電圧−電流特性図
【図６】従来品と比較した本発明の電圧−電流特性図
【図７】従来品と比較した本発明の順電圧−逆電流特性図
【図８】本発明実施例のシリコン酸化膜の膜厚と耐圧の関係を示す特性図
【図９】本発明の他の実施例
【図１０】本発明実施例の製造工程断面図
【図１１】従来構造図
【符号の説明】
１：ショットキ金属層
２：一導電型半導体層
３：逆導電型半導体層
８：シリコン酸化膜
１０：ポリシリコン
T１〜Tｎ：トレンチ部
Claims (5)
- 一導電型の第一半導体層と、該第一半導体層より低不純物濃度の一導電型の第二半導体層とを積層して成る半導体基板と、該第二半導体層表面に所定の幅と間隔をもって形成された複数の環状トレンチ部と、該環状トレンチ部の内壁に設けたシリコン酸化膜と、該トレンチ部を充填するポリシリコンと、該第二半導体層表面と該ポリシリコン表面に連接して形成されたショットキー金属層を備えた半導体装置において、最外郭部の前記環状トレンチ部表面と前記第二半導体層表面にまたがって環状絶縁体薄膜を形成したことを特徴とする半導体装置。
- 前記環状トレンチ部は夫々直線部と曲線部により形成され、且つ夫々曲線部は同一の曲率を備えたことを特徴とする請求項１の半導体装置。
- 前記環状トレンチ部は夫々直線部のみにより形成され、且つ夫々一定の幅と一定の間隔で配設されたことを特徴とする請求項１の半導体装置。
- 前記シリコン酸化膜の膜厚を７０００Å以上にしたことを特徴とする請求項１、請求項２ 又は請求項３の半導体装置。
- 最外郭の前記環状トレンチ部に囲まれた前記第二半導体層表面に該第二半導体層と逆導電型の導電層が形成されていることを特徴とする請求項１、請求項２、請求項３又は請求項４の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231511A JP3691736B2 (ja) | 2000-07-31 | 2000-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231511A JP3691736B2 (ja) | 2000-07-31 | 2000-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050773A JP2002050773A (ja) | 2002-02-15 |
| JP3691736B2 true JP3691736B2 (ja) | 2005-09-07 |
Family
ID=18724339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231511A Expired - Fee Related JP3691736B2 (ja) | 2000-07-31 | 2000-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691736B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094358A (zh) * | 2011-11-01 | 2013-05-08 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
| US8624347B2 (en) | 2010-07-14 | 2014-01-07 | Rohm Co., Ltd. | Schottky barrier diode |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740951B2 (en) * | 2001-05-22 | 2004-05-25 | General Semiconductor, Inc. | Two-mask trench schottky diode |
| US6855593B2 (en) * | 2002-07-11 | 2005-02-15 | International Rectifier Corporation | Trench Schottky barrier diode |
| US7323402B2 (en) | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| KR100483074B1 (ko) * | 2002-08-28 | 2005-04-14 | 정상구 | 쇼트키 다이오드 및 그 제조방법 |
| JP2006295062A (ja) | 2005-04-14 | 2006-10-26 | Rohm Co Ltd | 半導体装置 |
| WO2010073871A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 |
| JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
| JP5579548B2 (ja) * | 2010-09-08 | 2014-08-27 | 新電元工業株式会社 | 半導体装置、および、その製造方法 |
| US8816468B2 (en) * | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
| JP5671966B2 (ja) | 2010-11-17 | 2015-02-18 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5414715B2 (ja) * | 2011-03-04 | 2014-02-12 | 株式会社日立製作所 | 窒化物半導体ダイオード |
| JP5881322B2 (ja) * | 2011-04-06 | 2016-03-09 | ローム株式会社 | 半導体装置 |
| CN102738210A (zh) * | 2011-04-15 | 2012-10-17 | 浙江大学 | 一种半导体装置及其制造方法 |
| CN102214569A (zh) * | 2011-05-27 | 2011-10-12 | 上海宏力半导体制造有限公司 | 阶梯状氧化层场板的制作方法 |
| TWI469341B (zh) * | 2012-12-20 | 2015-01-11 | Ind Tech Res Inst | 碳化矽溝槽式蕭基能障元件 |
| DE102015204138A1 (de) * | 2015-03-09 | 2016-09-15 | Robert Bosch Gmbh | Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode |
| JP2017028150A (ja) * | 2015-07-24 | 2017-02-02 | サンケン電気株式会社 | 半導体装置 |
| JP7433611B2 (ja) * | 2016-04-28 | 2024-02-20 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
| CN107346733A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 沟槽型肖特基二极管的制备方法 |
| CN109478571B (zh) * | 2016-07-26 | 2022-02-25 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN108155223B (zh) * | 2017-12-29 | 2023-12-08 | 福建龙夏电子科技有限公司 | 沟槽型二极管器件及其形成方法 |
| CN110504326B (zh) * | 2018-05-17 | 2022-10-14 | 联华电子股份有限公司 | 萧特基二极管 |
| JP2020141086A (ja) * | 2019-03-01 | 2020-09-03 | 京セラ株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2021246361A1 (ja) * | 2020-06-05 | 2021-12-09 | ローム株式会社 | 半導体装置 |
| CN112289848A (zh) * | 2020-10-29 | 2021-01-29 | 沈阳工业大学 | 一种低功耗高性能超级结jbs二极管及其制造方法 |
| CN113594264B (zh) * | 2021-07-26 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| WO2023048122A1 (ja) * | 2021-09-22 | 2023-03-30 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
2000
- 2000-07-31 JP JP2000231511A patent/JP3691736B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8624347B2 (en) | 2010-07-14 | 2014-01-07 | Rohm Co., Ltd. | Schottky barrier diode |
| US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
| US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
| US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
| CN103094358A (zh) * | 2011-11-01 | 2013-05-08 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050773A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3691736B2 (ja) | 半導体装置 | |
| JP4874516B2 (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| JP4313190B2 (ja) | ショットキー整流器 | |
| JP5015488B2 (ja) | 半導体装置 | |
| JP3873798B2 (ja) | 炭化けい素半導体素子およびその製造方法 | |
| EP1359624A2 (en) | Vertical type MOSFET and manufacturing method thereof | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004529506A5 (ja) | ||
| JP2006073740A (ja) | 半導体装置及びその製造方法 | |
| KR100884078B1 (ko) | 쇼트키정류기 및 쇼트키정류기의 형성방법 | |
| JP2008103563A (ja) | 超接合半導体装置の製造方法 | |
| JP4876419B2 (ja) | 半導体素子の製造方法 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| CN111200008A (zh) | 超结器件及其制造方法 | |
| JPWO2008044801A1 (ja) | 半導体装置及びその製造方法 | |
| JP4440542B2 (ja) | トレンチショットキーバリア整流器、及びその製造方法 | |
| JP5715461B2 (ja) | 半導体装置の製造方法 | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| JP2002299618A (ja) | 半導体装置とその製造方法 | |
| JP2005051190A (ja) | 半導体素子およびその製造方法 | |
| JP3551251B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP2006186040A (ja) | 半導体装置及びその製造方法 | |
| JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
| EP3416184A1 (en) | High power semiconductor device with mesa termination structure and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3691736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |