JP3687445B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3687445B2 JP3687445B2 JP31879899A JP31879899A JP3687445B2 JP 3687445 B2 JP3687445 B2 JP 3687445B2 JP 31879899 A JP31879899 A JP 31879899A JP 31879899 A JP31879899 A JP 31879899A JP 3687445 B2 JP3687445 B2 JP 3687445B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- semiconductor
- hole
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置及びその製造方法、コンピュータ、回路基板、電子機器に関し、特に複数の半導体チップをチップサイズで積層するのに好適なものに関する。
【0002】
【従来の技術】
近年、半導体業界においては、半導体装置の小型化、軽量化を目的として、複数の半導体チップを1つのパッケージ内に実装するものが開発されてきた。このような半導体装置は、マルチチップパッケージ(MCP)、またはマルチチップモジュール(MCM)と呼ばれてきた。以下、このような従来における半導体装置の具体的な例を図9、図10を用いて説明する。
【0003】
図9に示す半導体装置1は、複数の半導体チップ2a、2bを積層配置した構成となっている。前記半導体装置1においては、最下層の半導体チップ2aをリジッド基板5上に配置し、最下層の半導体チップ2aの上にサイズの小さい半導体チップ2b、2cを順次積層配置している。そして、それぞれの半導体チップ2(2a〜2c)の露出表面上には電極部3(3a〜3c)が設けてある。それぞれの電極部3(3a〜3c)がワイヤ4(4a〜4c)にて電気的に接続され、これにより各々の半導体チップ2(2a〜2c)間の電気的導通がなされている。また、リジッド基板5は図示しない外部基板に接続される電気リード部6に連結され、これにより半導体装置1の電気的導通がなされた構成となっている。なお、それぞれの半導体チップ2は、成形樹脂7により封止されている。
【0004】
また図10に示す半導体装置10は、複数の半導体チップ12(12a〜12c)を積層配置した構成となっている。各々の半導体チップ12は、半導体チップ12間の間隔保持をするためのインターポーザ13(13a〜13c)と呼ばれるリジッド基板上にそれぞれ配置されている。前記インターポーザ13の表面端部において導電バンプ14(14a〜14c)が設けてあり、積層したインターポーザ13を貫通した構成となっている。それぞれの半導体チップ12は導電バンプ14とは配線15(15a〜15c)により接続され、これにより半導体装置10の電気的導通がなされた構成となっている。
【0005】
【発明が解決しようとする課題】
しかし、従来の半導体装置においては、以下のような問題があった。
【0006】
まず、図9に示した前記半導体装置1においては、それぞれの半導体チップ2の電気的導通をとるための電極部3を、半導体チップ2の露出表面上に設ける必要があった。このため、上位に配置する半導体チップのサイズを下位の半導体チップのサイズに比して小さくしなければならなかった。従って、このような条件を満たさない半導体チップを積層配置する場合には不適であり、用途が大幅に制限されるという問題があった。
【0007】
また、図10に示した前記半導体装置10においては、各々の半導体チップ12をインターポーザ13上に配置していた。このため、半導体装置10の実装領域(実装面積や実装高さ)がインターポーザ13分だけ大きくなってしまい、実装領域を低減させる観点から改善が求められていた。さらに、前記半導体装置10においては、それぞれの半導体チップ12の電気的導通を図る導電バンプが、それぞれのインターポーザ13において同一箇所に設けている。このため、半導体チップ12の電極部が同一の位置にある場合にはよいが、半導体チップ12の電極部がそれぞれ異なる位置にある場合には、電極部から導電バンプ14までを接続する配線15の長さが極端に長くなってしまうことがあり、このためそれぞれの半導体チップが異なる位置に電極部を有する場合にも、好ましく積層配置できるものが求められていた。
【0008】
そこで、本発明は、前記従来技術の欠点を解消するためになされたもので、半導体チップのサイズに制約されずに積層配置をすることができ、また積層配置間隔を半導体チップサイズで行わせることを可能として、実装領域(実装面積や実装高さ)のコンパクト化を図ることができ、また異なる位置に電極部を有する半導体チップを積層配置する場合にも、好ましく用いることができる半導体装置及びその製造方法、コンピュータ、回路基板ならびに電子機器を提供することを目的としている。
【0010】
上記構成においては、上位の半導体チップの貫通孔を、下位の半導体チップの電極部に対向する面に形成し、当該貫通孔を介して電気的に接続するものである。このため、それぞれ異なるパターンを有する半導体チップの電気的導通をとる場合にも好ましく用いることができる。また、半導体チップの貫通孔を介して電気的導通をとっているため、半導体チップの電極部を外部に露出させる必要がない。このため、半導体チップのサイズにかかわらず、積層配置を行うことができる。また、貫通孔の側壁に絶縁膜を有しているため、半導体チップ間におけるリーク電流を防止することができる。このため、インターポーザなどにより間隔保持を行う必要がなく、半導体チップを半導体チップのサイズ間隔で積層配置することができる。従って、半導体装置の実装領域(実装面積や実装高さ)を低減させることができる。
【0015】
また、半導体チップが複数層積層する際に、各々の半導体チップにおける電極部、
下位の半導体チップにおける電極部に対向する位置に、上位の半導体チップに貫通孔を設け、上位の半導体チップにおける電極部から貫通孔の上面部とを接続する横方向の導電部材を形成し、下位の半導体チップにおける前記電極部から前記貫通孔を貫通して上面を臨ませてなる縦方向の導電部材を形成し、当該縦方向の導電部材の上面部に異方性導電接着材料を設けて、横方向の導電部材を縦方向の導電部材に熱圧着させて、半導体装置を製造する構成とした。
【0019】
【発明の実施の形態】
以下に本発明に係る半導体装置及びその製造方法、コンピュータ、回路基板ならび電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【0020】
図1は本発明の第1の実施形態における半導体装置20を示す説明図である。本実施形態における半導体装置20は、図1に示すように、半導体チップ22a〜22dを積層配置してなっている。前記半導体チップ22の電極部23、24はそれぞれ異なる位置に設けられている。本実施形態においては、下位の半導体チップ22の電極部23と上位の半導体チップ22の電極部24と順次接続してマルチチップモジュールとした場合について説明する。なお、本実施形態においては半導体チップ22a〜22dのサイズが等しい場合について説明するが、これに限られるものではない。
【0021】
本実施形態における半導体装置20は、下位の半導体チップ22の電極部23と、上位の半導体チップ22の電極部24とを、上位の半導体チップ22に設けた貫通孔26を介して接続している。まず、最も下位の半導体チップ22aとその上位の半導体チップ22bとの導通箇所について説明する。本実施形態においては、上位の半導体チップ22bには貫通孔26bを設けてなり、当該貫通孔26bの空間面は下位の半導体チップ22aの電極部23aに対向している。本実施形態においては、前記貫通孔26bを上述した位置に設けることにより、半導体チップ22に形成されたパターンが異なる場合にも、導電経路を確保することができる。
【0022】
本実施形態においては、上下に積層配置した半導体チップ22a、22bのそれぞれの電極部23a、24bを、前記貫通孔26bを介して導電部材により接続している。本実施形態においては前記導電部材を、前記貫通孔26bを貫通して上面より臨ませる縦方向の導電部材と、当該縦方向の導電部材と上位の半導体チップ22bの電極部24bとを接続する横方向の導電部材、とから形成している。前記縦方向の導電部材は、バンプ(以下「スタッドバンプ」と呼ぶ)28aにて形成するとともに、横方向の導電部材を金属メッキ30bにて形成している。
【0023】
また、本実施形態においては、貫通孔26bの側壁部に絶縁膜32を形成して、電極部23a、24b間を導通させる導電経路28a、30bと半導体チップ22a、22b内に形成した回路との短絡を防止している。本実施形態においては、絶縁膜32を貫通孔26bの側壁部に形成したが、半導体チップ22a、22b内における回路との短絡を防止できればこの位置に限られず、例えばスタッドバンプ32側の側壁部に形成してもよい。また、貫通孔26bとスタッドバンプ28aとの間に空壁を設けることにより回路への短絡防止を行わせてもよい。
【0024】
次に、半導体チップ22bと半導体チップ22cとの導通経路について説明する。この場合、半導体チップ22bが下位となり、半導体チップ22cが上位となる。半導体チップ22a、22bの導通経路と同様に、半導体チップ22cの貫通孔26cは、半導体チップ22bの電極部23bに対向しており、貫通孔26c内の電極部23b上にスタッドバンプ28bを有している。そして、スタッドバンプ28bの上部と電極部24cとをメッキ30cにて接続している。同様に、半導体チップ22c、22d間においても、電極部23c、24d間を導電部材28c、30dにて導通させている。このようにすることにより、積層配置した半導体チップを一つのマルチチップモジュールである半導体装置20とすることができる。
【0025】
なお、本実施形態における半導体装置20においては、縦方向の導電部材をスタッドバンプ28、横方向の導電部材を金属メッキ30としたが、導電部材の材質としてはこれに限られない。例えば、横方向の導電部材をバンプとし、スタッドバンプ28の先端部に異方性導電部材を形成した構成も好ましい。これについては半導体装置20の製造方法において後述する。
【0026】
本実施形態における半導体装置20の製造方法について図2及び図3を用いて説明する。図2及び図3は本実施形態における半導体装置20の製造方法を示す説明図である。
【0027】
まず、図2(a)に示すように半導体チップ22a、半導体チップ22bを積層配置することにより、半導体装置20を構成させるものである。半導体チップ22a、22bには、それぞれ電極部24a、24bが異なった位置に設けられている。
【0028】
そして、図2(b)に示すように、上位の半導体チップ22bに貫通孔26bを形成させる。上記貫通孔26bは、下位の半導体チップ22aの電極部24aに対向する位置に形成させるものである。前記貫通孔26bは、レーザ光線を照射することにより形成することができる。この場合、貫通孔26bを迅速に設けることができる。加えて、半導体チップ22bが厚い場合でも、容易に貫通孔26bを設けることができる。また、前記貫通孔26bは、エッチングにより形成することができる。この場合、微小な貫通孔26bを設けることが容易にできる。
【0029】
そして、図2(c)に示すように本実施形態においては、貫通孔26bの側壁に絶縁膜32bを形成させる。この絶縁膜32bにより短絡を防止させるものである。このような絶縁膜32bは、絶縁性のある膜であればどのような材質であってもよいが、シリコン酸化膜(SiO2)やシリコン窒化膜(SiN2)が好ましい。また、P型原子をドープすることによりP型層を形成し、絶縁膜32としてもよい。
【0030】
そして、図2(d)に示したように、半導体チップ22bを半導体チップ22aの上に積層配置して、貫通孔26b内にスタッドバンプ28aを形成させる。なお、このようなスタッドバンプ28(28a〜28c)の材質としては、金やハンダなどの導電部材が好適である。
【0031】
それから、図3(a)に示すようにフォトレジスト34を上位の半導体チップ22bの能動面上に塗布し、図示しない現像工程によりフォトレジスト32の一部を除去して、上位の半導体チップ22bの電極部24bとスタッドバンプ28aの先端面とを含む領域を露出させる。
【0032】
そして、図3(b)に示すように、露出した半導体チップ22bの能動面上に、金属メッキ30bをメッキ法により形成させる。これにより、上下の半導体チップ22a、22bの電極部24a、24bとを導電部材28、30により電気的に接続することができる。
【0033】
そして、図3(c)に示すように、半導体チップ22b上に残ったフォトレジスト34を露光することにより除去して、導電経路を形成させる。このようにして、半導体装置20を形成することができる。
【0034】
本発明における半導体装置20を以下のように製造してもよい。なお、先に説明した部分と重複する工程については省略する。図4は、半導体装置20の変形例の製造方法を示す説明図である。この場合、図2(a)〜図2(c)までは、上述したのと同様に行う。それから、図4(a)に示すように、貫通孔26b上面と電極部24b間(先の金属メッキ配置位置)を接続する導電バンプ31bを形成する。このような導電バンプ31bとしては、金、アルミなどで形成したバンプを好ましく用いることができる。
【0035】
そして、図4(b)に示すように、半導体チップ22aの電極部23a上にスタッドバンプ28aを設ける。本実施形態においては、スタッドバンプ28aの先端部に異方性導電接着材料36bを設けている。異方性接着材料36bは、粘着性を有する樹脂中に導電粒子を練りこんだものであり、対象物と圧接することにより導通を確保させて接着することができるものである。このような異方性導電接着材料36bとしては、シート状のもの(ACF)でも、ペースト状のもの(ACP)でもよい。
【0036】
それから、図4(c)に示すように、スタッドバンプ28aを有する半導体チップ22aの上に、導電バンプ31bを有した半導体チップ22bを積層配置する。スタッドバンプ28aは、貫通孔26b内に案内されて先端部を前記導電バンプ31bに接着される。上述したように、スタッドバンプ28aの先端部には異方性導電接着材料36bが形成してある。異方性導電接着材料36bが、導電バンプ31bに圧着されることにより、スタッドバンプ28aと導電バンプ31bの接着が確保されるとともに、接着材料36b中の導電粒子によりスタッドバンプ28aと導電バンプ31bとの電気的導通を確保することができる。なお、導電部材30との接着材料としてはこれに限らず、フッ化処理した固体接合にて行っても良い。
【0037】
このように本実施形態における半導体装置20及びその製造方法においては、半導体チップ22に設けた貫通孔26を介して上下の半導体チップ22、22の電気的導通をとる構成としたことにより、インターポーザを介在させる必要がなく、ベアチップ間隔にて半導体チップ22を積層配置することができる。このため、半導体装置20の実装領域(実装面積及び実装高さ)をベアチップサイズに減少させることができるとともに、コストの低減を図ることができる。また、本実施形態においては、貫通孔26の位置を下の半導体チップ22の電極部24に対向させているため、電極部24が異なる位置にある半導体チップ22どうしにおいても好適に接続して半導体装置20を形成することができる。
【0038】
図5には、本発明の実施の形態に係る半導体装置1100を実装した回路基板1000を示している。回路基板1000には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置1100の外部電極とを電気的に接続することでそれらの電気的導通が図られる。
【0039】
なお、半導体装置1100は、実装面積をベア半導体チップにて実装する面積にまで小さくすることができるので、この回路基板1000を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【0040】
そして、この回路基板1000を備える電子機器として、図6にノート型パーソナルコンピュータ1200を示している。前記ノート型パーソナルコンピュータ1200は、高機能化を図った回路基板1000を備えているため、性能を向上させることができる。なお、回路基板1000を備える電子機器としては上記したノート型パーソナルコンピュータ1200に限らず、例えば図7に示した携帯電話1300を好ましく用いることができる。
【0041】
さらに、本発明に係る半導体装置を、1つのシステムを1パッケージ化する「システム・イン・パッケージ」に応用すれば、実装面積がチップサイズで済むシステムとして利用することができる。例えば、図8に示すように、積層される半導体チップをマイクロプロセッサ200と、スタティック・ランダム・アクセス・メモリ210を含むものとし、さらに、ダイナミック・ランダム・アクセス・メモリ220を必要枚数積層すれば、1つのコンピュータ300とすることができる。
【0042】
【発明の効果】
以上説明したように、本発明においては、上位の半導体チップの貫通孔を、下位の半導体チップの電極部に対向する面に形成し、当該貫通孔を介して電気的に接続するものであるため、それぞれ異なるパターンを有する半導体チップの電気的導通をとる場合にも好ましく用いることができる。
【0043】
また、半導体チップの貫通孔を介して電気的導通をとっているため、半導体チップの電極部を外部に露出させる必要がない。このため、半導体チップのサイズにかかわらず、半導体チップを積層配置して半導体装置を形成することができる。
【0044】
また、半導体チップ内において半導体チップ間の導通をとっているため、インターポーザを必要とせず、半導体チップを半導体チップのサイズ間隔で積層配置することができる。従って、半導体装置の小型化に寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【0045】
【図面の簡単な説明】
【図1】本発明の実施形態における半導体装置を示す概略説明図である。
【図2】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図3】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図4】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図5】本発明の実施形態に係る半導体装置及び回路基板の説明図である。
【図6】本発明の実施形態に係るパーソナルコンピュータの説明図である。
【図7】本発明の実施形態に係る携帯電話の説明図である。
【図8】本発明の実施形態に係る半導体装置よりなるコンピュータの説明図である。
【図9】従来における半導体装置の説明図である。
【図10】従来における半導体装置の説明図である。
【符号の説明】
1 半導体装置
2 半導体チップ
3 電極部
4 ワイヤ
5 リジッド基板
6 電気リード部
7 成形樹脂
10 半導体装置
12 半導体チップ
13 インターポーザ
14 導電バンプ
15 配線
20 半導体装置
22 半導体チップ
23 電極部
24 電極部
26 貫通孔
28 スタッドバンプ
30 導電メッキ
31 導電バンプ
32 絶縁膜
34 フォトレジスト
36 異方性導電部材
200 マイクロプロセッサ
210 スタティック・ランダム・アクセス・メモリ
220 ダイナミック・ランダム・アクセス・メモリ
300 コンピュータ
1000 回路基板
1100 半導体装置
1200 パーソナルコンピュータ
1300 携帯電話
Claims (1)
- 半導体チップが複数層積層されてなり、各々の半導体チップにおける電極部を電気的に接続してなる半導体装置の製造方法において、
下位の半導体チップにおける電極部に対向する位置に、上位の半導体チップに貫通孔を設け、
上位の半導体チップにおける電極部から貫通孔の上面部とを接続する横方向の導電部材を形成し、
下位の半導体チップにおける前記電極部から前記貫通孔を貫通して上面を臨ませてなる縦方向の導電部材を形成し、
当該縦方向の導電部材の上面部に異方性導電接着材料を設けて、
横方向の導電部材を縦方向の導電部材に熱圧着させて、
半導体装置を製造することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31879899A JP3687445B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31879899A JP3687445B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135780A JP2001135780A (ja) | 2001-05-18 |
JP3687445B2 true JP3687445B2 (ja) | 2005-08-24 |
Family
ID=18103072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31879899A Expired - Lifetime JP3687445B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3687445B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3891292B2 (ja) | 2003-05-19 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004342990A (ja) | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4175241B2 (ja) * | 2003-11-07 | 2008-11-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-11-09 JP JP31879899A patent/JP3687445B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001135780A (ja) | 2001-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9607947B2 (en) | Reliable microstrip routing for electronics components | |
US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
US9240377B2 (en) | X-line routing for dense multi-chip-package interconnects | |
TWI479630B (zh) | 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置 | |
TWI614865B (zh) | 用以與上ic封裝體耦合以形成封裝體疊加(pop)總成的下ic封裝體結構,以及包含如是下ic封裝體結構的封裝體疊加(pop)總成 | |
US20100052111A1 (en) | Stacked-chip device | |
WO2015184948A1 (zh) | 一种芯片堆叠封装结构和电子设备 | |
US7495327B2 (en) | Chip stacking structure | |
TWI330872B (en) | Semiconductor device | |
US7892888B2 (en) | Method and apparatus for stacking electrical components using via to provide interconnection | |
US20240234367A1 (en) | Semiconductor package | |
JP2002305283A (ja) | 3次元マルチチップパッケージ及びその製造方法 | |
JP2003110084A (ja) | 半導体装置 | |
JPWO2005093834A1 (ja) | チップ積層型半導体装置 | |
KR20220134721A (ko) | 반도체 패키지 | |
CN108630646A (zh) | 电子封装件及其基板构造 | |
CN110364491A (zh) | 电子封装件及其制法 | |
JP2015523740A (ja) | 再構成されたウェハレベル超小型電子パッケージ | |
TWI643302B (zh) | 電子封裝件及其製法 | |
JP3687445B2 (ja) | 半導体装置の製造方法 | |
JP2013219317A (ja) | 半導体基板、これを有する半導体チップおよび積層半導体パッケージ | |
KR20130044050A (ko) | 반도체 패키지 및 적층 반도체 패키지 | |
TW201810458A (zh) | 封裝基板及其製法 | |
JP2013197584A (ja) | 半導体基板、これを有する半導体チップおよび積層半導体パッケージ | |
JP2005101186A (ja) | 積層型半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3687445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |