JP3687066B2 - 記録可能な光ディスク装置の回転モータ制御装置 - Google Patents
記録可能な光ディスク装置の回転モータ制御装置 Download PDFInfo
- Publication number
- JP3687066B2 JP3687066B2 JP2001139586A JP2001139586A JP3687066B2 JP 3687066 B2 JP3687066 B2 JP 3687066B2 JP 2001139586 A JP2001139586 A JP 2001139586A JP 2001139586 A JP2001139586 A JP 2001139586A JP 3687066 B2 JP3687066 B2 JP 3687066B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- synchronization
- meandering
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rotational Drive Of Disk (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、記録が可能な光ディスクを駆動する光ディスク装置（以下、記録可能な光ディスク装置という）に係り、特に記録可能な光ディスク装置の回転モータ制御装置における制御回路およびＬＳＩに関する。
【０００２】
【従来の技術】
大容量の情報を記録する装置として、光ディスクが使用されている。
ここで、光ディスクとドライブ構成について、概略を説明する。
一般的なＣＤ−ＲとＣＤ−Ｅディスクは、書き込みが可能な（記録可能な）ＣＤ（コンパクトディスク）である。
前者のＣＤ−Ｒ（ＣＤレコーダブル）は、１回だけ書き込みが可能なＣＤである（なお、ＣＤ−Ｗｒｉｔｅ Ｏｎｃｅともいわれている）。
また、後者のＣＤ−Ｅ（ＣＤイレーザブル）は、複数回の書き込みが可能なＣＤである（なお、ＣＤ−ＲＷ：ＣＤリライタブルともいわれている）。
これらのＣＤ−ＲやＣＤ−Ｅディスク、すなわち、光ディスクは、次の図２５のようなドライブによって情報の記録再生が行われる。
【０００３】
図２５は、光ディスクドライブについて、その要部構成の一例を示す機能ブロック図である。図において、１は光ディスク、２はスピンドルモータ、３は光ピックアップ、４はモータドライバ、５はリードアンプ、６はサーボ手段、７はＣＤデコーダ、８はＡＴＩＰデコーダ、９はレーザコントローラ、１０はＣＤエンコーダ、１１はＣＤ−ＲＯＭエンコーダ、１２はバッファＲＡＭ、１３はバッファマネージャ、１４はＣＤ−ＲＯＭデコーダ、１５はＡＴＡＰＩ／ＳＣＳＩインターフェース、１６はＤ／Ａコンバータ、１７はＲＯＭ、１８はＣＰＵ、１９はＲＡＭを示し、ＬＢはレーザ光、Ａｕｄｉｏはオーディオ出力信号を示す。
【０００４】
この図２５において、矢印はデータが主に流れる方向を示しており、また、図を簡略化するために、図２５の各ブロックを制御するＣＰＵ１８には、太線のみを付けて各ブロックとの接続を省略している。
光ディスクドライブの構成と動作は、次のとおりである。
光ディスク１は、スピンドルモータ２によって回転駆動される。このスピンドルモータ２は、モータドライバ４とサーボ手段５により、線速度が一定になるように制御される。この線速度は、階段的に変更することが可能である。
【０００５】
光ピックアップ３は、図示されない半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子およびポジションセンサを内蔵しており、レーザ光ＬＢを光ディスク１に照射する。
また、この光ピックアップ３は、シークモータによってスレッジ方向への移動が可能である。
これらのフォーカスアクチュエータ、トラックアクチュエータ、シークモータは、受光素子とポジションセンサから得られる信号に基いて、モータドライバ４とサーボ手段５により、レーザ光ＬＢのスポットが光ディスク１上の目的の場所に位置するように制御される。
【０００６】
そして、リード時には、光ピックアップ３によって得られた再生信号が、リードアンプ５で増幅されて２値化された後、ＣＤデコーダ７に入力される。
入力された２値化データは、このＣＤデコーダ７において、ＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）復調される。
なお、記録データは、８ビットずつまとめられてＥＦＭ変調されており、このＥＦＭ変調では、８ビットを１４ビットに変換し、結合ビットを３ビット付加して合計１７ビットにする。
この場合に、結合ビットは、それまでの「１」と「０」の数が平均的に等しくなるように付けられる。これを「ＤＣ成分の抑制」といい、ＤＣカットされた再生信号のスライスレベル変動が抑圧される。
【０００７】
復調されたデータは、デインターリーブとエラー訂正の処理が行われる。
その後、このデータは、ＣＤ−ＲＯＭデコーダ１４へ入力され、データの信頼性を高めるために、さらに、エラー訂正の処理が行われる。
このように２回のエラー訂正の処理が行われたデータは、バッファマネージャ１３によって一旦バッファＲＡＭ１２に蓄えられ、セクタデータとして揃った状態で、ＡＴＡＰＩ／ＳＣＳＩインターフェース１５を介して、図示しないホストコンピュータへ一気に転送される。
なお、音楽データの場合には、ＣＤデコーダ７から出力されたデータが、Ｄ／Ａコンバータ１６へ入力され、アナログのオーディオ出力信号Ａｕｄｉｏとして取り出される。
【０００８】
また、ライト時には、ＡＴＡＰＩ／ＳＣＳＩインターフェース１５を通して、ホストコンピュータから送られてきたデータは、バッファマネージャ１３によって一旦バッファＲＡＭ１２に蓄えられる。
そして、バッファＲＡＭ１２内にある程度の量のデータが蓄積された状態で、ライト動作が開始されるが、この場合には、その前にレーザスポットを書き込み開始地点に位置させる必要がある。
この地点は、トラックの蛇行により予め光ディスク１上に刻まれているウォブル信号によって求められる。
【０００９】
ウォブル信号には、ＡＴＩＰと呼ばれる絶対時間情報が含まれており、この情報が、ＡＴＩＰデコーダ８によって取り出される。
また、このＡＴＩＰデコーダ８によって生成される同期信号は、ＣＤエンコーダ１０へ入力され、光ディスク１上の正確な位置へのデータの書き込みを可能にしている。
バッファＲＡＭ１２のデータは、ＣＤ−ＲＯＭエンコーダ１１やＣＤエンコーダ１０において、エラー訂正コードの付加や、インターリーブが行われ、レーザコントローラ９、光ピックアップ３を介して、光ディスク１に記録される。
【００１０】
なお、ＥＦＭ変調されたデータは、ビットストリームとしてチャンネルビットレート４．３２１８Ｍｂｐｓ（標準速）でレーザを駆動する。
この場合の記録データは、５８８チャンネルビット単位でＥＦＭフレームを構成する。
チャンネルクロックとは、このチャンネルビットの周波数のクロックを意味する。
以上が、図２５の光ディスクドライブの構成と動作の概要である。
【００１１】
ところで、ＭＤ（ミニディスク）や、ＣＤ−Ｒ（ＣＤレコーダブル：１回だけ追記が可能なコンパクトディスク）、ＣＤ−Ｅ（ＣＤイレーザブル：消去可能で、複数回の追記が可能なコンパクトディスク）には、らせん状の案内溝が刻まれている。
この案内溝は、ＣＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ：線速度一定）の回転制御が可能なように、一定の空間周波数（例えば１７，０００ｃｙｃｌｅ／ｍ：１周期当り５９μｍ）でディスクの径方向に微少量（例えば０．０３μｍ程度）蛇行している。
駆動装置は、この蛇行信号周波数が一定（例えば２２．０５ＫＨｚ）になるように回転モータを駆動すると、一定（例えば１．３ｍ／ｓ）の線速度でディスクを回転させることができる。
このように、案内溝は蛇行しており、その蛇行周波数を検出して、ディスクの回転制御を行うディスク装置は、従来から知られている（例えば、特開平６−３３８０６６号公報）。
【００１２】
また、蛇行信号周波数には、アドレス情報が、ＦＭ（周波数変調）されて重畳されている。
例えば、情報「１」は２３．０５ＫＨｚ、情報「０」は２０．０５ＫＨｚに変調されている。
この情報「１」と「０」の個数が、平均的には同じになるようにされているので、ＣＬＶ制御は、実際には、蛇行信号の平均周波数が２２．０５ＫＨｚになるように設定されている。
【００１３】
そして、アドレス情報は、ＡＴＩＰ（Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ：溝上の絶対時間）と呼ばれている。
また、蛇行信号は、ウォブル（Ｗｏｂｂｌｅ）信号と呼ばれる。このウォブル信号は、ＡＴＩＰのキャリア信号になっている。
蛇行溝の搬送波が一定になるように回転制御することによって、ＣＬＶ制御を行い、蛇行溝の搬送波変調成分によって、アドレス信号を得る装置も知られている（例えば、特開平５−２２５５８０号公報）。
【００１４】
さらに、このような光ディスクドライブ、例えばＣＤ−Ｒドライブで使用する１チップＬＳＩが、すでに市販されている（例えば、三洋電機株式会社製のＬＣ８９５９０およびその解説と応用の資料）。
以上のように、従来の技術として、ウォブル信号に同期して、ＣＬＶ制御をかける回路と、ＡＴＩＰのアドレス同期信号（ＡＴＩＰＳＹＮＣ）に同期して、ＣＬＶ制御をかける回路は周知である。
しかし、これら従来の技術では、再生信号用ディスクを再生する時の回転制御回路と、記録用ディスクを回転する時の回転制御回路との関係は、開示されていない。
また、記録用ディスクに一部記録されたデータ領域での回転制御に関する開示もない。
【００１５】
【発明が解決しようとする課題】
先に従来の技術で説明したように、ウォブル信号に同期して、ＣＬＶ制御をかける回路と、ＡＴＩＰのアドレス同期信号（ＡＴＩＰＳＹＮＣ）に同期して、ＣＬＶ制御をかける回路は周知である。
ところが、記録用ディスクにデータが記録された領域では、ウォブル信号が、記録されたデータによって乱されるため、正確に検出できない場合があり、連続してウォブル信号による回転制御を続けると、不安定になりやすい、という問題がある。
また、ウォブル信号は、Ｓ／Ｎ比を良くするために、一般に狭帯域のバンドパスフィルタ（ＢＰＦ）を通して検出しなければならないが、アクセス時や、回転立ち上げ時など、目標線速度に達していない時は、バンドパスフィルタの通過帯域からズレた状態になるので、ウォブル信号を正確に検出できない。
したがって、このような場合にも、回転制御が不安定になりやすい、という問題が生じる。
【００１６】
さらに、アドレス同期信号（ＡＴＩＰＳＹＮＣ）に同期して回転制御をするモードを設定することも知られている（前出の三洋電機株式会社製のＬＣ８９５９０の解説と応用の資料）。
このモードは、ウォブル信号の制御では、ビットスリップなどによってアドレス情報との完全な同期をとることができないので、付加されている。
しかし、アドレス同期信号（ＡＴＩＰＳＹＮＣ）は、７５Ｈｚという低い周波数であるから、回転制御を高帯域にすることができず、精密な制御をすることが難かしい、という不都合がある。
【００１７】
その上、以上に述べたような制御では、再生ディスクの制御モードや、ウォブル信号による制御モード、アドレス同期信号（ＡＴＩＰＳＹＮＣ）による制御モード等の切り換えは、一般にＣＰＵ（マイクロコンピュータ）からの指令、あるいは外付け回路によって行わなければならないので、プログラミングが困難であったり、外付け回路によるコストアップなど多くの問題があった。
この発明では、これら多数のモードを効果的かつ自動的に切り換えることによって、常に安定で精密な回転制御が可能な光ディスクの回転モータ制御装置を実現することを課題とする。
また、低コストで、プログラミング負担の少ないモータ制御装置を提供することを課題とする。
【００１８】
【課題を解決するための手段】
請求項１の発明では、記録可能な光ディスク装置における回転モータ制御装置であり、ディスクの案内溝の蛇行に対応して生成される蛇行信号に基づいて回転モータの回転制御を行う蛇行同期回転制御回路と、前記案内溝の線方向に所定距離ごとに、案内溝の蛇行として配置されているアドレス同期信号を検出する同期信号検出回路と、前記アドレス同期信号と基準クロック信号との位相を比較する位相比較器と、前記位相比較器の比較結果に応じた周波数を有する基準信号を出力する可変周波数発振器とを有し、該基準信号を蛇行同期回転制御回路に供給するアドレス同期回転制御回路とを備え、前記蛇行同期回転制御回路は、記録開始アドレスの所定位置だけ手前までは、蛇行信号に基づいて回転モータを制御し、該記録開始アドレスの所定位置だけ手前から記録動作中にかけては、蛇行信号および基準信号に基づいて回転モータを制御するようにしている。
【００２１】
請求項２の発明では、請求項１記載の回転モータ制御装置を備えた記録可能な光ディスク装置であって、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、前記データ信号に位相同期する位相同期回路と、前記位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とが、第１のデジタル信号処理ＬＳＩに内蔵され、その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵させるようにしている。
【００２２】
【発明の実施の形態】
最初に、この発明の記録可能な光ディスク装置の回転モータ制御装置が収納される１チップＬＳＩ、すなわち、記録可能な光ディスクであるＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて説明する。
【００２３】
図２と図３は、ＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて、その要部構成の一例を示す機能ブロック図である。図における符号は図２５と同様であり、インターフェースには同じ符号にａを付けて示し、２０は回転モータ制御装置、２１はクロックジェネレータ、２２はクロックシンセサイザ、２３はＣＩＲＣエンコーダ、２４はサブコードオペレータ、２５はセクタプロセッサ、２６ａはＣＤ−ＤＡインターフェース、２７ａはＲＡＭインターフェース、２８ａはＤＲＡＭインターフェースを示す。
【００２４】
この図２と図３に示したＣＤ−Ｒディスクのドライブ装置のための機能を有する１チップＬＳＩは、先の図２５に示した光ディスクドライブの機能ブロックの内、主としてＥＦＭエンコード機能とＣＤ−ＲＯＭエンコード／デコード機能のブロック、およびモータドライバ４の駆動を制御する回転モータ制御装置２０に関するブロックをＬＳＩ化したものである。
その全体的な構成と基本的な動作原理は、従来の各ブロックと同様であるが、以下、第１から第１４の実施の形態で説明するように、モータドライバ４の駆動を制御する回転モータ制御装置２０に特徴を有している。
【００２５】
ここでは、この発明の回転モータ制御装置を含む１チップＬＳＩについて、全体的な説明をする。
この図２と図３で、サブコードインターフェース２４ａ、ＣＤ−ＤＡインターフェース２６ａ、ＣＤエンコーダ１０、バッファマネージャ１３、セクタプロセッサ２５、ＤＲＡＭインターフェース２８ａ、ＡＴＡＰＩインターフェース１５ａ、システムコントローラインターフェース１８ａは、リード／ライト・データ処理回路を構成している。
システムコントローラインターフェース１８ａには、図２５に示したＣＰＵ１８から１チップＬＳＩに対する指令を書き込んだり、１チップＬＳＩの内部状態を読み出したりするレジスタ群が内蔵されている。
この発明の回転モータ制御装置は、この図２のブロックで、下方に示した回転モータ制御装置２０に集積されている。
関連を有するピンのアサイン（モータ制御のインターフェース信号）は、次の図４に詳しく示す。
【００２６】
図４は、図２に示した回転モータ制御装置２０において、そのインターフェース信号を示す図である。
【００２７】
ＲＥＶＤＥＴ信号は、モータが逆転したことを示す信号である。
ＤＰＬＯＣＫ信号は、ＣＤ−ＤＳＰ（ＣＤデジタル信号処理回路）のＰＬＬのロック状態を示す信号である。
ＦＧＩＮ信号は、モータの回転数に比例した周波数をもつ信号である。
ＴＯＮ信号は、光ビームがディスクのトラックを追跡中であることを示す信号である。
ＭＰＷＭ信号は、モータ制御出力信号で、ＭＰＷＭＰとＭＰＷＭＮは、その正負の信号である。
【００２８】
ＤＭＣＯＮ信号は、この図２と図３に示した１チップＬＳＩのＣＤ−ＤＳＰサーボの切り換え信号である。
ＭＯＮ信号は、モータドライバのオン信号である。
ＳＢＲＫ信号は、モータのコイルをショートさせて、モータにブレーキをかけるための信号である。
ところで、この回転モータ制御装置２０に関する指令、ステータスレジスタについては、次の図５から図８に説明するが、レジスタは８ビット構成のものが必要な数だけ（全体では例えば１３個）設けられている。
その内、特に実施の形態で説明するサーボコントロールレジスタは、アドレス０ｘ８０から０ｘ８４（０ｘは１６進表記の意味を示している）。
【００２９】
図５は、ＴＯＮ信号とＤＰＬＭＳＫ信号レジスタの一例を示す図である。
【００３０】
まず、ＴＯＮ信号レジスタは、そのアドレス０ｘ８０で、そのビット７に格納される。
そして、トラッキングサーボがオンの時は、このビット７が「１」に、オフの時は「０」に設定される。
例えば、トラッキングサーボのオン／オフによって、後述するＦＧ／ＤＥＣまたはＦＤ／ＷＢＬオートモードによる自動切り換えが行われる。
また、このトラッキングサーボのオンによって、ＡＴＩＰデコードの強制サーチがスタートし、同期検出時に、ＣＤエンコーダのタイミングがイニシャライズされる。
【００３１】
次に、ＤＰＬＭＳＫ信号レジスタは、同じアドレス０ｘ８０で、そのビット２に格納される。
このＤＰＬＭＳＫ信号は、オートモード時の切り換え判定条件として、ＤＰＬＯＣＫ信号を入れる否かを設定するビットである。
このビットを「１」にすると、オートモード時の切り換え判定条件に、ＤＰＬＯＣＫ信号が入れないよう設定され、ＤＥＣモードを含むオートモード（ＦＧ／ＤＥＣモードまたはＦＧ／ＷＢＬ／ＤＥＣモード）で有効となり、ＴＯＮ信号のみを切り換え条件とされる。
なお、このビットを「０」に設定すると、ＤＰＬＯＣＫ信号が判定条件とされることになる。
【００３２】
図６は、ＳＶＭＯＤＥ信号レジスタの一例を示す図で、（１）はスピンドルサーボモード、（２）はマニュアルモード、（３）はオートモードを示す。
【００３３】
このＳＶＭＯＤＥ信号レジスタは、この図６（１）に示すように、そのアドレス０ｘ８１で、ビット７〜４である。
その詳細は、マニュアルモードについては図６（２）に、オートモードについては図６（３）に、それぞれ示している。
オートモードの場合には、図６（３）に示したように、８つのモードが設定可能であり、ここでは６つのモードを設定した場合について示している。
ＳＶＭＯＤＥ信号レジスタで、ビット７〜４に設定された内容が「１０００」の時は、キックモードからＦＧモードへの自動切り換えが行われる。
また、その設定が「１００１」の時は、ブレーキモードから停止モードへの自動切り換えが行われる。
その他についても、各モードが設定されるが、それぞれの実施の形態で詳しく説明する。
【００３４】
図７は、ＫＩＣＤＡＴ信号レジスタの一例を示す図である。
【００３５】
このＫＩＣＤＡＴ信号のレジスタは、そのアドレス０ｘ８２で、そのビット７〜０に格納される。
このＫＩＣＤＡＴ信号のレジスタは、キックモード時とブレーキモード時のキックデータを設定するレジスタである。
【００３６】
図８は、ＦＧＭＴＨ信号とＦＧＭＴＬ信号レジスタの一例を示す図で、（１）はＦＧＭＴＨ信号レジスタ、（２）はＦＧＭＴＬ信号レジスタを示す。
【００３７】
ＦＧＭＴＨ信号レジスタは、図８（１）に示すように、ビット４〜０に設定された場合を示している。
また、ＦＧＭＴＬ信号レジスタについては、図８（２）に示している。
詳細な説明は、後出の実施の形態で説明する。
以上の図５から図８に示したように、図２の１チップＬＳＩに設けられた回転モータ制御装置２０に関する指令、ステータスレジスタについて、それぞれのビット７〜０に設定することができる。
次に、この発明の光ディスクの回転モータ制御装置について、ハード構成と機能の概略を説明する。
【００３８】
図１は、この発明の光ディスクの回転モータ制御装置について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図２および図３と同様であり、３１はモータ制御回路、３２はＣＤ−ＤＳＰ ＬＳＩ、３２ａはデコードＰＬＬ、３２ｂは周波数制御部、３２ｃはＥＦＭ同期ロック部、３２ｄはＣＬＶ制御部、３３はモータドライバ、３４はフィルタ、３５はスイッチ、３６は途中スイッチ、Ｃはコンデンサ、ＲとＲ１は抵抗器を示す。
【００３９】
図１の左上のＣＤ−ＤＳＰ ＬＳＩ３２は、再生分ＣＤおよび記録可能なＣＤの記録された部分の再生時に、ディスクからのデータＥＦＭを入力してデータを解読する機能を備えている。なお、以下には、ＣＤ−ＤＳＰ ＬＳＩ３２は、その機能を重視する観点から、ＣＤ−ＤＳＰと略称する。
このＣＤ−ＤＳＰは、また、ディスクの線速度を一定に保つＣＬＶ制御機能も有している。
このＣＬＶ制御機能は、再生データ信号ＥＦＭに位相同期するＰＬＬ（デコードＰＬＬ）回路の出力するクロックと、基準周波数信号を位相・周波数比較して、その結果により回転モータを駆動することによって実現される。
あるいは、再生データ信号ＥＦＭに含まれる特定の同期パターンの周期が基準周波数の周期に一致するように、回転モータを駆動してもよい。
さらには、再生データ信号ＥＦＭの最大反転間隔がある周期（１１Ｔ：標準速度で約２．５μｓ）であることを利用して、最大反転間隔が基準周波数の周期に一致するようにモータを駆動してもよい。
要するに、ディスクに記録されたデータ信号に同期して、回転モータを制御する構成であれば十分である。
このようなＣＤ−ＤＳＰ ＬＳＩ３２は、すでに市販されており、このＬＳＩの入手は可能である。
【００４０】
この図１では、ＣＤ−ＤＳＰによる回転モータ駆動出力は、その「ＣＬＶ」ブロックであるＣＬＶ制御部３２ｄから出力され、モータドライバ３３に入力される。
途中スイッチ３６と、抵抗器Ｒ・コンデンサＣがあるが、この抵抗器Ｒ・コンデンサＣは、一般に、ＣＤ−ＤＳＰからの出力が、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）で変調されたデジタル信号であるから、この信号を、抵抗器Ｒ・コンデンサＣで構成された低域フィルタによってアナログ信号に直すために付加されている。
【００４１】
そして、途中スイッチ３６は、モータ制御回路３１からのＤＭＣＯＮ（Ｄｅｃｏｄｅｒ Ｍｏｔｏｒ Ｃｏｎｔｒｏｌ ＯＮ）信号によってオン／オフ制御される。
この途中スイッチ３６がオンの時は、ＣＤ−ＤＳＰのＣＬＶ出力によってモータドライバ３３を駆動し、また、オフの時は、モータ制御出力ＭＰＷＭによってモータドライバ３３を駆動する。
この場合に、途中スイッチ３６がオンになる時は、モータ制御出力ＭＰＷＭはハイインピーダンスになり、ＣＤ−ＤＳＰの制御出力とぶつからないように設定されている。
【００４２】
ＣＤ−ＤＳＰからは、データＥＦＭ信号に同期するＰＬＬがロックしていることを示すＤＰＬＯＣＫ（Ｄｅｃｏｄｅｒ ＰＬＬ Ｌｏｃｋ）信号が出力され、この信号がモータ制御回路３１へ入力される。
モータ制御回路３１では、このＤＰＬＯＣＫ信号によって、モータ制御モードを切り換える。
ＤＰＬＯＣＫ信号は、例えば、データＥＦＭに含まれる同期パターンが連続的に検出できる時、アクティブになるように設計される。
ＳＢＲＫ信号は、モータのコイルをショートさせて、モータにブレーキをかけるための信号で、モータドライバ３３に入力される。
ＦＧＩＮ信号は、モータの回転数に比例した周波数をもつ信号で、一般にモータドライバ３３から出力される。
ＲＥＶＤＥＴ信号は、モータが逆転したことを示す信号で、この信号も、一般にモータドライバ３３から出力される。
【００４３】
ところで、一般に、ＣＤ−ＲＯＭやＣＤ−Ｒ装置では、回転モータに３相ブラシレスモータが使用されている。
この３相ブラシレスモータは、駆動コイルが３相になっており、これらのコイルに３相電流を順次流すことによって、回転トルクを発生する。
この電流切り換えのために、モータの回転角をホール素子等で検出するように構成されており、このホール素子等からは、モータの回転数に比例した周波数の信号が得られる。
この信号は、ＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ）信号と呼ばれており、このＦＧ信号が入力される信号が、ＦＧＩＮである。このＦＧＩＮ信号は、ＦＧ信号をドライバＩＣで波形整形したものが一般的に用いられる。
また、モータの３相コイル端を全て接続（ショート）すると、モータは止まろうとする。これがショートブレーキである。
さらに、ホール素子等は、一般に２個か３個取り付けられて、その出力の位相関係によって、回転方向が検出される。
これを利用した信号が、ＲＥＶＤＥＴである。
その他の信号については、この発明の回転モータ制御装置と直接関連を有していないので、説明は省略する。
【００４４】
以上が、図１に示したこの発明の光ディスクの回転モータ制御装置３１の構成と機能の概略である。
次に、この発明の回転モータ制御装置３１において、設定可能な制御モードを説明する。
スピンドルモータのサーボモードの設定は、先の図６（１）に示したＳＶＭＯＤＥ信号レジスタで行う。すなわち、そのアドレス０ｘ８１のビット７〜４に設定される。
【００４５】
図９は、スピンドルモータのサーボモードについて、マニュアルモードの設定の一例を示す図である。
【００４６】
マニュアルモードの設定は、この図９に示すように８種類が可能で、モータ停止モードＳＴＯＰでは、ＤＭＣＯＮ＝Ｌ（スイッチオフ）、ＭＰＷＭ＝Ｚ（ハイインピーダンス）となり、モータは駆動されない。
キック加速モードＫＩＣＫでは、モータを所定のパワーで加速する。この場合の所定のパワーは、レジスタ０ｘ８２（図７のＫＩＣＤＡＴ）で指定できる。ブレーキモードＢＲＡＫＥでは、モータを所定のパワーで減速する。この場合の所定のパワーも、レジスタ０ｘ８２（図７のＫＩＣＤＡＴ）で設定されたものが使用される。
ＦＧモードは、ＦＧＩＮ信号のパルス入力を使用したＣＡＶ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌｏｃｉｔｙ）制御によって、ＦＧＩＮ信号の周期と目標周期との差に応じて、モータ制御出力信号ＭＰＷＭを出力することにより、ＦＧＩＮ周期が目標周期と一致するように制御する。
【００４７】
ＷＢＬモードは、ＣＤ−Ｒディスクの案内溝の蛇行信号であるウォブル信号に同期して回転モータを回転させるモードである。
ＡＸモードは、ウォブル信号にＦＭ変調されているＡＴＩＰ信号（アドレス情報信号）に一定周期で含まれる同期信号（ＡＴＩＰ Ｓｙｎｃ）に位相同期して回転モータを回転させるモードである。
ＤＥＣモードは、先に述べたＣＤ−ＤＳＰのＣＬＶ制御（ディスクの線速度を一定に保持する制御）機能によって、回転モータを回転させるモードである。
なお、ＨＯＬＤは、前値ホールドであるが、この発明の回転モータ制御装置とは直接関係がないので、説明は省略する。
以上が、スピンドルモータのサーボモードにおけるマニュアルモードの内容である。
【００４８】
図１０は、スピンドルモータのサーボモードについて、オートモードの設定の一例を示す図である。
【００４９】
ＫＩＣＫ ｔｏ ＦＧは、キック加速モードＫＩＣＫからＦＧモードへの自動切り換えを行うモードである。
ＢＲＡＫＥ ｔｏ ＳＴＯＰは、ブレーキモードＢＲＡＫＥから停止モードＳＴＯＰへの自動切り換えを行うモードである。
ＦＧ／ＤＥＣは、ＦＧ／ＤＥＣモード間の自動切り換えを行うモードで、一定の条件によって両モードの切り換えが実行される。
【００５０】
ＦＧ／ＷＢＬは、ＦＧ／ＷＢＬモード間の自動切り換えを行うモードで、一定の条件によって両モードの切り換えが実行される。
ＦＧ／ＷＢＬ／ＤＥＣは、ＦＧ／ＷＢＬ／ＤＥＣモード間の自動切り換えを行うモードである）。
ＷＢＬ／ＡＸは、ＷＢＬ／ＡＸモード間の自動切り換えを行うモードで、一定の条件によって両モードの切り換えが実行される。
これらのサーボモードの設定は、ＣＰＵからマニュアルによって設定することにより、それぞれのモードでモータ回転を制御することができるが、この発明ではさらに、これらのモードの切り換えを自動モードで設定可能とすることによって、プログラミングの簡略化と制御動作の安定性向上とを図った点に特徴を有している。
【００５１】
第１の実施の形態
この第１の実施の形態は、先の図１０に示したＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモード（正確にいえば、先の図１０に示したように全てオートモードであるが、適宜モードと略称する）の自動切り換えに関する動作に特徴を有している。
【００５２】
ＤＥＣモードは、ＣＤ−ＤＳＰの機能によるモータ制御を行うモードで、モータ制御出力信号であるＭＰＷＭ信号、その正負の信号ＭＰＷＭＰ，ＭＰＷＭＮは、図５に示したサーボコントロールレジスタのビット５を「１」にすると、ハイインピーダンスとなり、「０」にすると、ループフィルタの出力が一定値のＰＷＭ信号となる。
モータドライバとの接続切り換え制御信号ＤＭＣＯＭは「Ｈ」になる。
ＷＢＬモードは、ウォブル信号とエンコーダＥＦＭフレームシンク信号（ＥＥＦＳ）の速度比較信号、位相比較信号を加算した結果を、ＰＷＭ信号として出力する。
最初に、記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作について説明する。
【００５３】
図１１は、この発明の回転モータ制御装置について、記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００５４】
この場合のモードの自動切り換え動作は、ＤＰＬＯＣＫ信号がアクティブの時は、ＤＥＣモード、インアクティブの時は、ＷＢＬモードとなる。
すなわち、ＣＤ−ＤＳＰのデコーダＰＬＬがロック状態にある時は、安定したデータ同期がとれているので、回転モータ制御を記録データに基いて行う。
また、ＣＤ−ＤＳＰのデコーダＰＬＬがロックしていない時は、回転モータ制御をウォブル信号に基いて行う。
このような動作は、記録済みの部分と未記録部分とが混在する状態のＣＤ−ＲやＣＤ−ＲＷ（書き換え可能なＣＤ：ＣＤリライタブル）の回転制御時に有効である。
【００５５】
記録済み部分では、ウォブル信号がデータによって乱されてＳ／Ｎ比が低くなるため、安定して検出するのが困難になる。
したがって、そのままウォブル信号で回転制御を続けると、ノイズによって不安定になってしまう。
この第１の実施の形態では、このような場所では、記録されたデータ（ＥＦＭ）に基いて制御する方が安定である、という点に着目し、ＣＤ−ＤＳＰのデコーダＰＬＬがロック状態にある時は、回転モータ制御を記録データに基いて行うようにしている。
ところが、未記録部分では、データ（ＥＦＭ）が存在していないため、データ（ＥＦＭ）に基いて制御するのは不可能である。
そのため、ウォブル信号によって回転制御する必要がある。
ここで、ＷＢＬモードの回路の構成について説明する。
【００５６】
図１２は、ＷＢＬモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、４１はデバウンス回路、４２はウォブルＰＬＬ、４３は速度差検出器、４４は位相差検出器、４５はＰＷＭ出力回路、４６と４７はアンプ、４８は加算器を示す。
【００５７】
この図１２に示すように、ＷＢＬモードの回路では、ウォブル信号入力ＷＢＬＩＮと、エンコーダＥＦＭフレームシンク信号ＥＥＦＳとを速度差検出器４３によって比較して、速度比較信号を求め、同じくウォブル信号入力ＷＢＬＩＮと、エンコーダＥＦＭフレームシンク信号ＥＥＦＳとを位相差検出器４４によって比較して、位相比較信号を求める。
そして、速度比較信号と位相比較信号とを加算器４８によって加算し、その加算した結果をＰＷＭ出力回路４５へ入力して、ＭＰＷＭ，ＭＰＷＭＰ，ＭＰＷＭＮ信号を生成する。
したがって、ＷＢＬモードでは、ＣＤ−Ｒディスクの案内溝の蛇行信号であるウォブル信号に同期して回転モータを回転させることができる。
【００５８】
このような切り換え動作をＣＰＵによって行うためには、かなり頻繁にＤＰＬＯＣＫ信号をモニタしなければならず、ＣＰＵの負担が大きくなり、高速で回転させるのは難しい。
その結果、ドライブ装置の記録再生スピードを上げるのが困難になる。
これに対して、この第１の実施の形態では、ＣＰＵによるモニタなしで、自動的に制御モードが切り換わるので、ドライブ装置の高速化が可能になる。
【００５９】
なお、このモードは、図１１に示すように、光ビームがディスクのトラックを追跡中であることを示すＴＯＮ信号と、ＤＰＬＯＣＫ信号の両方がアクティブで、かつ一定時間（例えば、２５６ＥＦＭフレーム）経った時に、初めてＤＥＣモードに移行するように構成すれば、さらに好ましい。
ここで、ＥＦＭフレームとは、ディスク上のデータの１単位のことで、ＣＤの標準速度の場合、約１３６μｓである。
時間をフレームで数えることによって、標準速度（１倍速）より速い２倍速や４倍速、８倍速のようなスピードで制御している時は、自動的に短い時間設定になるので、高速化に好適である。
【００６０】
また、ＴＯＮ信号を条件に入れることによって、トラック追跡状態にあることが保証され、アクセス時など過渡的にトラック追跡でない状態の時、データ再生が正常でないために、データ同期回転制御が不安定になる、という不都合が回避される。
なお、図１１に示したタイミングチャートは、後出の図１３に示すＦＧ／ＷＢＬモードの動作に加えて、ＴＯＮ信号とＤＰＬＯＣＫ信号の「Ｈ」期間がサーボゲインレジスタ（図示せず）での設定値以上続いた場合に、ＤＥＣモードに自動的に切り換わることになる。
以上のように、この第１の実施の形態は、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモードとの自動切り換えに関する制御である。
【００６１】
そのために、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、ディスクの案内溝の蛇行に同期して回転モータの回転制御を行う蛇行同期回転制御回路と、データ信号に位相同期する位相同期回路と、位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とを設け、ロック信号が得られた時は、データ同期回転制御回路により回転モータを駆動し、ロック信号が得られない時は、蛇行同期回転制御回路により回転モータを駆動するようにしている。
したがって、コントローラを構成するＣＰＵに負担なしに、蛇行同期回転制御モードとデータ同期回転制御モードとが自動的に切り換えられ、記録済みの部分と未記録部分とが混在していても、安定な制御モードが得られる。
しかも、ＣＰＵの負担がないので、ファームウエアのコードサイズを小さくすることができ、コストダウンと共に、高速回転化も容易に実現される。
なお、以上の条件に加えて、さらに、ＦＧ制御モードを組み合わせた動作については、後述の第７の実施の形態で詳しく説明する。
【００６２】
第２の実施の形態
先の第１の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモードとの自動切り換えに関する制御について説明した。
この第２の実施の形態では、ＦＧ／ＤＥＣモードの内、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で述べたＤＰＬＯＣＫ信号が入る動作である。
ここで、ＦＧ／ＤＥＣオートモードの動作について説明する。
【００６３】
図１３は、この発明の回転モータ制御装置について、ＦＧ／ＤＥＣオートモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００６４】
この図１３には、トラックジャンプ時の動作を示している。
トラッキングサーボがオン状態の時、ＴＯＮ信号、ＤＰＬＯＣＫ信号から得られるデータＥＦＭの同期状態を示す入力信号に基いて、ＦＧモードとＤＥＣモードとの間の自動切り換えが行われる。
図１３に示したように、ＤＰＬＯＣＫ信号がアクティブの時、ＤＥＣモードで、ＣＤ−ＤＳＰの制御となり、ＤＰＬＯＣＫ信号がインアクティブの時は、ＦＧモードとなる。
【００６５】
ＤＰＬＯＣＫ信号がアクティブの時は、ＣＤ−ＤＳＰのデコーダＰＬＬがロックしており、ＣＬＶ制御は、データＥＦＭに同期してかけることができる。
これに対して、ＤＰＬＯＣＫ信号がインアクティブの時は、データＥＦＭ信号が正常でないか、あるいはアクセス時等で線速度がＰＬＬ引き込み可能な範囲まで落ち着いていない場合である。
そこで、この場合には、ＦＧモードとして、ＦＧ制御を行う。
【００６６】
ここで、ＦＧモードの回路とＣＤエンコーダのインターフェース回路の構成について説明する。
【００６７】
図１４は、ＦＧモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、５１はデバウンス回路、５２は周期検出器、５３はフル加減速パルス発生回路、５４はＰＷＭ出力回路、５５はパルス切り換え回路を示す。
【００６８】
この図１４に示すＦＧモードの回路は、周期検出器５２によって、ＦＧＩＮ信号の周期と、目標周期との差を検出する。
この場合には、エンコーダＥＦＭフレームシンクパルス（ＥＥＦＳ）でカウントする。
フル加減速パルス発生回路５３からは、目標周期と検出周期との差にゲインをかけたパルスが発生される。
ＰＷＭ出力回路５４からは、ループフィルタデータ演算結果に応じたＰＷＭパルスが出力される。
出力端子からは、フル加減速パルス発生部分からの出力パルス発生期間中は、そのパルスが出力され、非発生期間中は、ＰＷＭ出力回路５４からのＰＷＭパルス出力部分からのパルスが出力される。
【００６９】
図１５は、ＣＤエンコーダのインターフェース回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、６１はカウンタ、６２は１／Ｎ分周器、６３はサーボデコードＥＦＳカウントレジスタを示す。
【００７０】
この図１５に示したＣＤエンコーダのインターフェース回路は、ディスク線速を検出する機能を有しており、ＣＤエンコーダのＥＦＭフレームシンク（ＤＥＦＳ）とサーボデコードＦＧレジスタ（図示せず）の内部ＦＧ信号が１パルス／１回転となる値を設定することによって、ＣＤエンコーダのＥＦＭフレームシンク（ＤＥＦＳ）数／１回転の値を、サーボデコードＥＦＳカウントレジスタ６３から読み出すことができる。
この値に基いて、ディスク線速を算出することができる。
【００７１】
以上のように、この第２の実施の形態では、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、データ信号に位相同期する位相同期回路と、位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路と、回転モータの回転数に比例した周波数を有するＦＧ信号を出力する周波数発生手段と、ＦＧ信号に応じてモータを所定の回転数に制御するＦＧ回転制御回路とを設け、ロック信号が得られた時は、データ同期回転制御回路により回転モータを駆動し、ロック信号が得られない時は、ＦＧ回転制御回路により回転モータを駆動するようにしている。
したがって、アクセス時の変速等で過渡的にデータ同期がとれない場合には、自動的にＦＧ制御モードが選択され、データ同期がとれた時は、データ同期回転制御モードになると共に、先の第１の実施の形態の場合と同様の効果も得られる。
【００７２】
第３の実施の形態
先の第２の実施の形態では、ＦＧ／ＤＥＣモードにおいて、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で説明したＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモードとの自動切り換えに関する制御について説明した。
この第３の実施の形態では、先の第１の実施の形態で説明したＦＧ／ＤＥＣ／ＷＢＬモードの内、ＦＧ／ＤＥＣモードの切り換え動作に係わり、特に、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で述べたＴＯＮ信号が入る動作である。
ＴＯＮ信号がアクティブであれば、光ビームはトラック追跡状態にあるため、データＥＦＭは安定して得られる。
【００７３】
ＤＰＬＯＣＫ信号は、図５に示した０ｘ８０レジスタのＤＰＬＭＳＫ信号を「１」にすることで、ＤＥＣへの移行条件に入れないようにすることができる。
また、ＤＰＬＯＣＫ信号ではなく、ＴＯＮ信号を条件にする理由は、次のとおりである。
アクセス時など、トラックをジャンプしている時は、たまたま光ビームがトラック上にある場合に、ある期間だけデータＥＦＭが得られるため、ＰＬＬがロックすることがある。
しかし、この状態では、光ビームはトラック追跡はしていないので、この状態は長続きしない。
このような場合には、ずっとＦＧ制御を続ける方が安定であるケースも多いことが想定される。
【００７４】
そこで、この第３の実施の形態では、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、回転モータの回転数に比例した周波数を有するＦＧ信号を出力する周波数発生手段と、ＦＧ信号に応じてモータを所定の回転数に制御するＦＧ回転制御回路とを設け、光ディスク装置の光ビームが、ディスクのトラックを追跡するトラッキング状態にある時は、データ同期回転制御回路により回転モータを駆動し、それ以外の時は、ＦＧ回転制御回路により回転モータを駆動するようにしている。
したがって、アクセス時でも、安定なデータが得られてからデータ同期回転制御に自動的に移行することができると共に、先の第１の実施の形態の場合と同様の効果も得られる。
【００７５】
第４の実施の形態
先の第３の実施の形態では、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で述べたＴＯＮ信号が入る動作について説明した。
この第４の実施の形態では、ＤＥＣモードに切り換わる条件として、ＤＰＬＯＣＫ信号、かつ、ＴＯＮ信号とした。
このように、モードの自動切り換え条件を設定することによって、記録されたデータ（ＥＦＭ）信号が完全に安定して得られてから、ＤＥＣモードに移行することができるので、先の第３の実施の形態の場合に比べて、より安定した動作が可能になる。
【００７６】
第５の実施の形態
先の第１の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣ／ＷＢＬモードの自動切り換えについて、また、第２から第４の実施の形態では、ＦＧ／ＤＥＣモードの自動切り換えについて、それぞれ説明した。
この第５の実施の形態では、ＦＧ／ＷＢＬモードの自動切り換えに関する動作である。
ＦＧ／ＷＢＬオートモードの動作については、先の図１３にその一例を示して説明した。
ここでは、記録データがない場合のＦＧ／ＷＢＬモードの動作を説明する。
【００７７】
図１６は、この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＷＢＬモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００７８】
この図１６では、トラッキングサーボがオン状態を示すＴＯＮ信号と、ＦＧサーボ系検出回転数が目標回転数の±３０％以内に入ったことを検出するＦＧＬＯＣＫ信号とに基いて、ＦＧモードとＷＢＬモードとの間で自動切り換えを行う場合を示している。
このＦＧ／ＷＢＬモードでは、ＦＧ信号による回転制御と、ウォブル信号による回転制御との切り換えを行う。
ＷＢＬモードへの移行の条件としては、例えば、ＦＧ制御時の目標回転数の±３０％以内に入ったことにしている。
このようにする理由は、先に述べたように、ウォブル信号は、Ｓ／Ｎ比を良くするために、一般に狭帯域のバンドパスフィルタ（ＢＰＦ）を通して検出するので、目標回転数から大きくズレていると、ウォブル信号周波数がバンドパスフィルタの通過帯域をはずれてしまい、検出できなくなってしまうことがあるからである。
【００７９】
そこで、第５の実施の形態では、ＦＧ制御をかけて目標回転の所定範囲内（例えば±３０％）に入ってから、ＷＢＬ制御に移行するようにしている。
しかし、このような動作を、ＣＰＵのマニュアル動作で実現しようとすると、ＦＧの周期測定や、この周期が所定範囲に入ったことの判定を頻繁に行う必要があるので、ＣＰＵの負担が大きくなり、高速で回転させるのは難しい。
その結果、ドライブ装置の記録再生スピードを上げるのが困難になる。
これに対して、この第５の実施の形態では、自動制御を採用しているので、ＣＰＵの負担が軽減されると共に、容易に高速化も実現される。
【００８０】
そのために、第５の実施の形態では、ディスクの案内溝の蛇行に同期して回転モータの回転制御を行う蛇行同期回転制御回路と、回転モータの回転数に比例した周波数を有するＦＧ信号を出力する周波数発生手段と、ＦＧ信号に応じてモータを所定の回転数に制御するＦＧ回転制御回路とを設け、ＦＧ信号の周波数が所定範囲外の時は、ＦＧ回転制御回路により回転モータを駆動し、所定範囲内の時は、蛇行同期回転制御回路により回転モータを駆動するようにしている。
したがって、記録可能なディスクでのアクセス時の回転制御が常に安定に行えると共に、先の第１の実施の形態の場合と同様の効果も得られる。
【００８１】
第６の実施の形態
先の第１の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣ／ＷＢＬモードの自動切り換えについて、また、第２から第４の実施の形態では、ＦＧ／ＤＥＣモードの自動切り換えについて、さらに、先の第５の実施の形態では、ＦＧ／ＷＢＬモードの自動切り換えに関する動作についてそれぞれ説明した。
この第６の実施の形態では、先の第５の実施の形態において、ＦＧモードとＷＢＬモードで、ループフィルタを共通化した点に特徴を有している。
【００８２】
図１７は、ＦＧモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、７１は周期検出器、７２は第１のゲイン設定部、７３はパルス発生器、７４は第２のゲイン設定部、７５はループフィルタ、７６はゲイン補正部、７７は総合ゲイン設定部、７８はクリップ回路、７９はＰＷＭ（パルス幅変調）器、８０は加算器を示し、ＫＦ，ＫＦＬ，ＫＬ，Ｋ１，Ｋ２は設定されるゲインを示す。
【００８３】
この図１７に示したゲイン設定、第１のゲイン設定部７２への設定ゲインＫＦや、第２のゲイン設定部７４への設定ゲインＫＦＬは、サーボゲイン第１レジスタ（図示せず）への設定によって行われる。
また、ゲイン補正部７６への設定ゲインＫＬや、総合ゲイン設定部７７への設定ゲインＫ１，Ｋ２は、それぞれサーボゲイン第２レジスタ（図示せず）、サーボゲイン第３レジスタ（図示せず）への設定によって行われる。
なお、破線で囲んだ積算部（ループフィルタ）は、ＦＧモード系とＷＢＬモード系とで共用しており、積算中の積算データも、各モード間で継承される。
【００８４】
そして、ＦＧモードにおいては、図１７に示したように、ＦＧＩＮ周期と目標周期との差を求める。
この差と、この差を積算してゲインをかけた結果とに応じて、モータ制御出力ＭＰＷＭを出力する。
このように、周期の差（周波数差）を積算することによって、回転制御ループの低域ゲインを高くすることができ、精密な制御が可能になる。
なお、この積算部は、特に、ループフィルタと呼ぶことがある。
【００８５】
図１８は、ＷＢＬモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１および図１７と同様であり、８１は速度差検出部、８２は第２のゲイン補正部、８３はクリップ回路、８４は位相差検出部、８５は第３のゲイン補正部、８６はクリップ回路、８７と８８は加算器を示し、ＮとＫｐは設定されるゲインを示す。
【００８６】
この図１８に示すように、ＷＢＬモードでは、第２のゲイン補正部８２への設定ゲインＮや、第３のゲイン補正部８５への設定ゲインＫｐは、それぞれサーボゲイン第２レジスタ（図示せず）、サーボゲイン第３レジスタ（図示せず）への設定によって行われる。
そして、このＷＢＬモードでも、先の図１７のループフィルタを共通に使用する。
ＷＢＬモードでは、ウォブル信号（ＷＢＬＩＮ）の周波数（回転速度）と位相とを基準パルス（ＥＳＦＳ：エンコーダＥＦＭフレームシンク）のそれと比較する。
基準パルスＥＳＦＳは、一般に基準発振器から生成される。
【００８７】
比較された速度差と位相差は、それぞれゲインをかけて加算される。
積算部（ループフィルタ）では、速度差系と位相差系を加算した結果を積算する。
この積算出力と、元の加算結果とをさらに加算し、ゲインをかけて、モータ制御出力ＭＰＷＭを出力する。
このＷＢＬモードのループゲイン特性は、次の図１９のようになる。
【００８８】
図１９は、ＷＢＬモードにおけるループゲイン特性の一例を示す図である。
【００８９】
この図１９にはボード線図を示している。
この図１９に示すように、速度系の低域を位相系が増幅し、さらに、その低域をループフィルタ系が増幅する特性になる。
このループフィルタによって、低域の制御特性が改善される。
このように、第６の実施の形態では、ＦＧモードとＷＢＬモードにおいて、積算ループフィルタを共通に使用するので、回路を簡略にして、いずれのモードでも、精密な制御特性が得られる。
さらに、積算値を引き継ぐので、モード切り換え時の制御にも乱れが生じず、スムースな移行が可能になる。
【００９０】
以上のように、この第６の実施の形態では、先の第５の実施の形態で説明した回転モータ制御装置において、ＦＧ信号の周波数とＦＧ回転制御回路の目標周波数とを比較する周波数比較器と、蛇行信号の位相と蛇行同期回転制御回路の基準信号の位相とを比較する位相比較器と、２つの比較器の比較結果の内、いずれか一方の比較結果を積算する積算器とを設け、ＦＧ回転制御回路により回転モータを駆動する時は、周波数比較器の出力と、この出力を積算器によって積算した結果とに応じて回転モータを駆動し、蛇行同期回転制御回路により回転モータを駆動する時は、位相比較器の出力と、この出力を積算器によって積算した結果とに応じて回転モータを駆動するようにしている。したがって、２つの制御モードで共通のループフィルタの使用が可能になり、回路コストの低下に加えて、積算値の引き継ぎもできるので、切り換え時の制御も安定される。
【００９１】
第７の実施の形態
この第７の実施の形態は、先の第５の実施の形態で説明したＦＧ／ＷＢＬモードに加えて、ＤＥＣモードへの移行も可能にした点に特徴を有している。
記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作については、先の図１１によって説明した。
ここでは、記録データがない場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作について説明する。
【００９２】
図２０は、この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００９３】
この図２０と、先の図１１に示したように、ＤＰＬＯＣＫ信号がアクティブの時は、ＤＥＣモードとなり、ＤＰＬＯＣＫ信号がインアクティブで、ＦＧ信号が目標周期の所定範囲（例えば±３０％）以内の時は、ＷＢＬモードに、さらに、ＤＰＬＯＣＫ信号がインアクティブで、ＦＧ信号が目標周期の所定範囲（例えば±３０％）外の時は、ＦＧモードに切り換える。
この自動モード切り換えによって、記録済みの部分と未記録部分とが混在するディスクでも、常に安定な制御が自動的に選択されて設定されるので、ＣＰＵの負担が軽減される。
したがって、高速化が可能になる。
【００９４】
第８の実施の形態
この第８の実施の形態では、加速当初において、まず、キック加速モードを設定して、回転モータを所定のパワーで加速し、ＦＧパルスが数発（例えば２発）得られた時点で、ＦＧモード（キック加速モードからＦＧモード）に切り換えるようにした点に特徴を有している。
このキック加速モードからＦＧモードへの自動切り換えモード（ＫＩＣＫ ｔｏ ＦＧオートモード）の設定については、先の図１０で説明した。
【００９５】
このように、加速当初にキック加速モードを設定する理由は、もし、最初からＦＧモードに設定すると、ＦＧパルスが得られない間は、ＦＧ周期を測定することができず、加速することができないからである。
また、この動作を、ＣＰＵで行うとすると、ＦＧパルスがきたかどうかをソフトウエアでモニタしなければならず、ＣＰＵの負担が大きくなり、高速で回転させるのが困難になる。
【００９６】
以上のように、この第８の実施の形態では、先の第２から第７の実施の形態で説明した回転モータ制御装置において、回転モータを所定パワーで加速するキックモードを設定するキックモード設定手段を設け、回転モータの停止状態から、キックモードによって回転モータを加速し、ＦＧ信号パルスが所定回転数に達した時、ＦＧ回転制御回路により回転モータを制御するようにしている。
したがって、第２から第７の実施の形態による効果に加えて、ＣＰＵの負担を増加させることなく、安定したスタートが可能になる。
【００９７】
第９の実施の形態
この第９の実施の形態は、モータが回転している状態から減速する場合の制御であり、回転モータの回転状態で、ブレーキモードを設定して、所定パワーで減速し、ＲＥＶＤＥＴ信号を入力させることによって、逆転が検出されると自動的に停止モード（ブレーキモードから停止モード）に移行するに点に特徴を有している。
このブレーキモードから停止モードへの自動切り換えモード（ＢＲＡＫＥ ｔｏ ＳＴＯＰオートモード）の設定についても、先の図１０で説明した。
この第９の実施の形態によれば、回転モータの回転状態で、ブレーキモードを設定して、所定パワーで減速し、ＲＥＶＤＥＴ信号を入力させることによって、逆転が検出されると自動的に停止モードへの自動切り換えを行うので、先の第２から第８の実施の形態による効果に加えて、ＣＰＵで行う場合には負担が大きい、という不都合が解消されると共に、安定に停止させることができる。
【００９８】
第１０の実施の形態
この第１０の実施の形態では、ＦＧ信号の周波数が目標値より所定範囲だけ高い時、ショートブレーキ信号を出力して、モータを減速させる点に特徴を有している。
【００９９】
先に述べたＦＧモードや、ＦＧ／ＷＢＬモード、ＦＧ／ＤＥＣモード、ブレーキモードから停止モードにおいて、モータを減速する時、モータドライバには逆回転方向のモータ制御出力ＭＰＷＭが入力され、モータには逆回転方向の電流が流れる。
しかし、モータは、一般に回転している時は、回転数に比例した逆向きの起電力（逆起電力）を発生しており、逆回転方向に電流を流すと、逆起電力によって発生する逆回転方向の電流が加算されて、大きな電流が流れてしまう。
その結果、消費電力が大きくなり、モータコイルやモータドライバの発熱も大きくなる。
【０１００】
従来は、モータコイル端を互いにショートさせることによって、自己ブレーキをかける制御方法が一般的に用いられている。
しかし、減速制御は、単にモータを停止させる時だけでなく、光ヘッドを外周方向にアクセスさせる時、ＣＬＶ回転させるためにも必要である。
この第１０の実施の形態は、あるゆる減速時に、ショートブレーキをかけることができる。
なお、アクセスを伴う減速時には、目標となるＦＧ制御の回転数が設定されているので、ショートブレーキをかけて目標回転数に近づいた時点で、ショートブレーキを解除すればよい。
【０１０１】
以上のように、この第１０の実施の形態では、先の第２から第９の実施の形態で説明した回転モータ制御装置において、回転モータのコイルをショートさせるブレーキ信号を発生させるショートブレーキ信号出力手段を設け、ＦＧ信号の周波数が目標値より所定範囲だけ高い時、ショートブレーキ信号を出力するようにしている。
したがって、先の第２から第９の実施の形態による効果に加えて、ＣＰＵの負担を増加させることなく、電力消費の少ない減速制御が実現される。
【０１０２】
第１１の実施の形態
この第１１の実施の形態は、請求項１の発明に関連している。先に述べた第１から第１０の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの切り換えについて説明した。この第１１の実施の形態は、ＷＢＬモードとＡＸモードに関連している。
【０１０３】
ＡＸモードでは、ＡＴＩＰ信号をデコードして得られるＡＴＩＰ同期信号（ＡＳＹＮＣ）と、基準信号ＥＳＦＳ（標準速で７５Ｈｚ）との位相比較を行い、この出力によって回転モータを駆動する。
ＡＴＩＰ同期信号（ＡＳＹＮＣ）は、ウォブル信号をＦＭ変調してディスクの蛇行溝に埋め込まれており、標準速では７５Ｈｚの周波数をもっている。
したがって、このＡＸモードでは、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と、基準信号ＥＳＦＳとが位相同期して回転制御が行われる。
そこで、基準信号ＥＳＦＳを書き込みデータの基準タイミング信号に設定しておけば、書き込みデータとディスク上の位置とを完全に一致させた書き込みが可能になる。
【０１０４】
図２１は、ＡＸモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、９１は位相比較器（ＰＤ）、９２は位相補正器（ＤＣＯ）、９３は切り換えスイッチ、９４はＷＢＬモード系回路を示す。
【０１０５】
図２２は、ＡＸモードの回路構成について、その要部構成の他の実施の形態の一例を示す機能ブロック図である。図における符号は図２１と同様であり、９５はアンプ、９６は１／３分周器、９７は位相比較器（ＰＤ）を示す。
【０１０６】
ＷＢＬモードでは、エンコーダＥＦＭフレームシンク信号（ＥＥＦＳ）を基準クロックとして使用し、ＡＸモードでは、エンコーダサブコードシンク信号（ＥＳＦＳ）と検出されたＡＴＩＰシンク信号（ＡＳＹＮＣ）との位相差に応じて、基準クロックの位相を変化させる。
ディスク上のＡＴＩＰシンク信号から検出されたＡＴＩＰシンク信号までは、ＦＳＫ復調器、ＡＴＩＰシンク検出回路によるディレイが生じるので、ディレイ値を設定すればよい。
【０１０７】
図２３は、書き込み開始時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。図の各波形に付けた符号は図２１の符号位置に対応している。
【０１０８】
図２４は、書き込み終了時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。図の各波形に付けた符号は図２１の符号位置に対応している。
【０１０９】
この第１１の実施の形態では、ＷＢＬ／ＡＸモードの切り換えは、書き込みを開始する位置（アドレス）の少し手前（例えば１セクタ手前）までは、ＷＢＬモードとし、少し手前になった時点で、ＡＸモードに移行する。その理由は、ＷＢＬモードの方が、ウォブル信号の周波数が高い（２２ＫＨｚ）分だけ高速な制御が可能で、速やかな整定が行えるからであり、まず、ＷＢＬモードにおいて、完全に回転数をウォブル信号に同期させておく。そして、書き込み開始直前になったら、ＡＸモードに移行して、書き込みを開始する。この第１１の実施の形態でも、ＷＢＬモードとＡＸモードとの切り換えを、ＣＰＵで行う場合には、ＣＰＵは現在のアドレスを頻繁に監視して、書き込み開始アドレスの手前の所定数になったかどうかを判定しなければならないので、負担が大きく、高速化に限界がある、という不都合が解消される。すなわち、記録開始前までは蛇行同期回転制御による高速な制御が可能となり、記録中はアドレス同期がとれるので、精密な記録制御を行うことができると共に、先の第１の実施の形態と同様の効果も得られる。
第１２の実施の形態
この第１２の実施の形態は、請求項１の発明に関連している。先の第１１の実施の形態では、ＷＢＬ／ＡＸモードの切り換えについて説明した。この第１２の実施の形態は、ＡＸモード自体の改良である。
【０１１０】
この第１２の実施の形態では、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と、基準信号ＥＳＦＳ（標準速で７５Ｈｚ）との位相比較を行い、この比較結果に基いて周波数を可変する可変周波数発振器を設け、その出力をＷＢＬモード系の基準信号とする点に特徴を有している。
【０１１１】
この場合に使用する可変周波数発振器は、デジタル回路であるから、この実施の形態では、ＤＣＯ（Ｄｉｇｉｔａｌ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ）という。このように構成することにより、ＤＣＯから出力される基準信号の周波数が、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と基準信号ＥＳＦＳとの位相比較結果に応じて変化するので、結果的に、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と基準信号ＥＳＦＳの位相同期回転制御が可能になる。そして、ＷＢＬモードに移行する時は、ＤＣＯ出力に代りに、ＷＰＬモード系基準信号ＥＥＦＳ（エンコーダＥＦＭフレームシンク信号：標準速度で７．３５ＫＨｚ）をＷＢＬモード系の基準信号にすればよい。このような切り換えは、単なるスイッチによって実現できる。以上のように、この第１２の実施の形態によれば、ＷＢＬモード系を共通に使用して、ＡＸモードを実現することができる。また、ＡＸモード中も、ＷＢＬモード系がウォブル信号に同期して閉じているため、高帯域な制御も可能である。
第１３の実施の形態
この第１３の実施の形態は、請求項１の発明に関連している。
【０１１２】
この第１３の実施の形態では、ＷＢＬ／ＡＸモードにおいて、記録終了後に、自動的にＷＢＬモードへ移行する点に特徴を有している。
その理由は、先の第１１の実施の形態で説明したＡＸモードは、記録中以外は不要なモードであるので、記録が終った時は、速やかにＷＢＬモードにするのが好ましいからである。
このように、記録終了後は、自動的にＷＢＬモードへ移行させることにより、ＣＰＵに負担を与えることなく、ＷＢＬモードに復帰させることができる。
第１４の実施の形態
先の第１から第１３の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬ／ＡＸモードの自動切り換え動作に関連して、オートモードの遷移により、ＣＰＵの負担を軽減させる場合について説明した。
これらの各実施の形態によれば、実装されるソフトウエア（実際にはＲＯＭに内蔵されるので、ファームウエアと呼ばれる）のコードサイズを小さくすることが可能になり、小容量のＲＯＭの使用によって、コストダウンも実現される。
この第１４の実施の形態は、以上のような動作を行うドライブ装置のＬＳＩチップの切り分けに関する。
【０１１３】
記録データに同期して回転制御を行う回路や、記録データに位相同期するＰＬＬ、ＰＬＬのロック状態（信号ＤＰＬＯＣＫ）を出力する回路は、一般にＣＤ−ＤＳＰに内蔵されている。
このチップは、ＣＤ−ＲＯＭ装置で広く使用されており、非常に大量に生産されるので、コストは安い。
また、それ以外のＦＧ，ＷＢＬ，ＡＸオートモード等を、ＣＤ−Ｒ専用にチップ化する。
このように構成することにより、ＤＥＣモードの制御自体は、ＣＤ−ＤＳＰに任せることができ、ＣＤ−Ｒチップ側に内蔵しなくてもよいので、ＣＤ−Ｒ用制御チップのコストの低減化が実現される。
したがって、トータルとして、低コストのＣＤ−Ｒドライブが得られる。
【０１１４】
【発明の効果】
請求項１の発明では、記録可能な光ディスク装置における回転モータ制御装置であり、ディスクの案内溝の蛇行に対応して生成される蛇行信号に基づいて回転モータの回転制御を行う蛇行同期回転制御回路と、前記案内溝の線方向に所定距離ごとに、案内溝の蛇行として配置されているアドレス同期信号を検出する同期信号検出回路と、前記アドレス同期信号と基準クロック信号との位相を比較する位相比較器と、前記位相比較器の比較結果に応じた周波数を有する基準信号を出力する可変周波数発振器とを有し、該基準信号を蛇行同期回転制御回路に供給するアドレス同期回転制御回路とを備え、前記蛇行同期回転制御回路は、記録開始アドレスの所定位置だけ手前までは、蛇行信号に基づいて回転モータを制御し、該記録開始アドレスの所定位置だけ手前から記録動作中にかけては、蛇行信号および基準信号に基づいて回転モータを制御するようにしている。したがって、記録開始前までは蛇行同期回転制御による高速な制御が可能となり、記録中は蛇行同期回転制御モードの高速制御性を保ったまま、アドレス同期制御が行うことができ、精密な記録制御を行うことができる。
【０１１７】
請求項２の発明では、請求項１記載の回転モータ制御装置を備えた記録可能な光ディスク装置であって、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、前記データ信号に位相同期する位相同期回路と、前記位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とが、第１のデジタル信号処理ＬＳＩに内蔵され、その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵させるようにしている。したがって、ＤＥＣモードの制御自体は、ＣＤ−ＤＳＰに任せることができ、ＣＤ−Ｒチップ側に内蔵しなくてもよいので、ＣＤ−Ｒ用制御チップのコストの低減化が達成される。また、制御モードの自動切り換えによって、常に安定な回転制御ができると共に、切り換えに伴うＣＰＵの負担も増加しないので、ファームウエアサイズの小型化、低コスト化、さらに、光ディスク装置の全体のコストダウンと、高速な装置が実現される。
【０１１８】
請求項４の光ディスクの回転モータ制御装置では、請求項１から請求項３の回転モータ制御装置を備えた記録可能な光ディスク装置であって、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、データ信号に位相同期する位相同期回路と、位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とを、第１のデジタル信号処理ＬＳＩに内蔵させ、その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵させるようにしている。
したがって、ＤＥＣモードの制御自体は、ＣＤ−ＤＳＰに任せることができ、ＣＤ−Ｒチップ側に内蔵しなくてもよいので、ＣＤ−Ｒ用制御チップのコストの低減化が達成される。
また、制御モードの自動切り換えによって、常に安定な回転制御ができると共に、切り換えに伴うＣＰＵの負担も増加しないので、ファームウエアサイズの小型化、低コスト化、さらに、光ディスク装置の全体のコストダウンと、高速な装置が実現される。
【図面の簡単な説明】
【図１】この発明の光ディスクの回転モータ制御装置について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２】ＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて、その要部構成の一例を示す機能ブロック図である。
【図３】ＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて、その要部構成の一例を示す機能ブロック図である。
【図４】図２に示した回転モータ制御装置２０において、そのインターフェース信号を示す図である。
【図５】ＴＯＮ信号とＤＰＬＭＳＫ信号レジスタの一例を示す図である。
【図６】ＳＶＭＯＤＥ信号レジスタの一例を示す図である。
【図７】ＫＩＣＤＡＴ信号レジスタの一例を示す図である。
【図８】ＦＧＭＴＨ信号とＦＧＭＴＬ信号レジスタの一例を示す図である。
【図９】スピンドルモータのサーボモードについて、マニュアルモードの設定の一例を示す図である。
【図１０】スピンドルモータのサーボモードについて、オートモードの設定の一例を示す図である。
【図１１】この発明の回転モータ制御装置について、記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。
【図１２】ＷＢＬモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１３】この発明の回転モータ制御装置について、ＦＧ／ＤＥＣオートモードの動作を説明するタイムチャートである。
【図１４】ＦＧモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１５】ＣＤエンコーダのインターフェース回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１６】この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＷＢＬモードの動作を説明するタイムチャートである。
【図１７】ＦＧモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１８】ＷＢＬモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１９】ＷＢＬモードにおけるループゲイン特性の一例を示す図である。
【図２０】この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。
【図２１】ＡＸモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２２】ＡＸモードの回路構成について、その要部構成の他の実施の形態の一例を示す機能ブロック図である。
【図２３】書き込み開始時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。
【図２４】書き込み終了時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。
【図２５】光ディスクドライブについて、その要部構成の一例を示す機能ブロック図である。
【符号の説明】
２０ 回転モータ制御装置
２１ クロックジェネレータ
２２ クロックシンセサイザ
２３ ＣＩＲＣエンコーダ
２４ サブコードオペレータ
２５ セクタプロセッサ
３１ モータ制御回路
３２ ＣＤ−ＤＳＰ ＬＳＩ
３２ａ デコードＰＬＬ
３２ｂ 周波数制御部
３２ｃ ＥＦＭ同期ロック部
３２ｄ ＣＬＶ制御部
３３ モータドライバ
３４ フィルタ
３５ スイッチ
３６ 途中スイッチ
【発明の属する技術分野】
この発明は、記録が可能な光ディスクを駆動する光ディスク装置（以下、記録可能な光ディスク装置という）に係り、特に記録可能な光ディスク装置の回転モータ制御装置における制御回路およびＬＳＩに関する。
【０００２】
【従来の技術】
大容量の情報を記録する装置として、光ディスクが使用されている。
ここで、光ディスクとドライブ構成について、概略を説明する。
一般的なＣＤ−ＲとＣＤ−Ｅディスクは、書き込みが可能な（記録可能な）ＣＤ（コンパクトディスク）である。
前者のＣＤ−Ｒ（ＣＤレコーダブル）は、１回だけ書き込みが可能なＣＤである（なお、ＣＤ−Ｗｒｉｔｅ Ｏｎｃｅともいわれている）。
また、後者のＣＤ−Ｅ（ＣＤイレーザブル）は、複数回の書き込みが可能なＣＤである（なお、ＣＤ−ＲＷ：ＣＤリライタブルともいわれている）。
これらのＣＤ−ＲやＣＤ−Ｅディスク、すなわち、光ディスクは、次の図２５のようなドライブによって情報の記録再生が行われる。
【０００３】
図２５は、光ディスクドライブについて、その要部構成の一例を示す機能ブロック図である。図において、１は光ディスク、２はスピンドルモータ、３は光ピックアップ、４はモータドライバ、５はリードアンプ、６はサーボ手段、７はＣＤデコーダ、８はＡＴＩＰデコーダ、９はレーザコントローラ、１０はＣＤエンコーダ、１１はＣＤ−ＲＯＭエンコーダ、１２はバッファＲＡＭ、１３はバッファマネージャ、１４はＣＤ−ＲＯＭデコーダ、１５はＡＴＡＰＩ／ＳＣＳＩインターフェース、１６はＤ／Ａコンバータ、１７はＲＯＭ、１８はＣＰＵ、１９はＲＡＭを示し、ＬＢはレーザ光、Ａｕｄｉｏはオーディオ出力信号を示す。
【０００４】
この図２５において、矢印はデータが主に流れる方向を示しており、また、図を簡略化するために、図２５の各ブロックを制御するＣＰＵ１８には、太線のみを付けて各ブロックとの接続を省略している。
光ディスクドライブの構成と動作は、次のとおりである。
光ディスク１は、スピンドルモータ２によって回転駆動される。このスピンドルモータ２は、モータドライバ４とサーボ手段５により、線速度が一定になるように制御される。この線速度は、階段的に変更することが可能である。
【０００５】
光ピックアップ３は、図示されない半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子およびポジションセンサを内蔵しており、レーザ光ＬＢを光ディスク１に照射する。
また、この光ピックアップ３は、シークモータによってスレッジ方向への移動が可能である。
これらのフォーカスアクチュエータ、トラックアクチュエータ、シークモータは、受光素子とポジションセンサから得られる信号に基いて、モータドライバ４とサーボ手段５により、レーザ光ＬＢのスポットが光ディスク１上の目的の場所に位置するように制御される。
【０００６】
そして、リード時には、光ピックアップ３によって得られた再生信号が、リードアンプ５で増幅されて２値化された後、ＣＤデコーダ７に入力される。
入力された２値化データは、このＣＤデコーダ７において、ＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕｌａｔｉｏｎ）復調される。
なお、記録データは、８ビットずつまとめられてＥＦＭ変調されており、このＥＦＭ変調では、８ビットを１４ビットに変換し、結合ビットを３ビット付加して合計１７ビットにする。
この場合に、結合ビットは、それまでの「１」と「０」の数が平均的に等しくなるように付けられる。これを「ＤＣ成分の抑制」といい、ＤＣカットされた再生信号のスライスレベル変動が抑圧される。
【０００７】
復調されたデータは、デインターリーブとエラー訂正の処理が行われる。
その後、このデータは、ＣＤ−ＲＯＭデコーダ１４へ入力され、データの信頼性を高めるために、さらに、エラー訂正の処理が行われる。
このように２回のエラー訂正の処理が行われたデータは、バッファマネージャ１３によって一旦バッファＲＡＭ１２に蓄えられ、セクタデータとして揃った状態で、ＡＴＡＰＩ／ＳＣＳＩインターフェース１５を介して、図示しないホストコンピュータへ一気に転送される。
なお、音楽データの場合には、ＣＤデコーダ７から出力されたデータが、Ｄ／Ａコンバータ１６へ入力され、アナログのオーディオ出力信号Ａｕｄｉｏとして取り出される。
【０００８】
また、ライト時には、ＡＴＡＰＩ／ＳＣＳＩインターフェース１５を通して、ホストコンピュータから送られてきたデータは、バッファマネージャ１３によって一旦バッファＲＡＭ１２に蓄えられる。
そして、バッファＲＡＭ１２内にある程度の量のデータが蓄積された状態で、ライト動作が開始されるが、この場合には、その前にレーザスポットを書き込み開始地点に位置させる必要がある。
この地点は、トラックの蛇行により予め光ディスク１上に刻まれているウォブル信号によって求められる。
【０００９】
ウォブル信号には、ＡＴＩＰと呼ばれる絶対時間情報が含まれており、この情報が、ＡＴＩＰデコーダ８によって取り出される。
また、このＡＴＩＰデコーダ８によって生成される同期信号は、ＣＤエンコーダ１０へ入力され、光ディスク１上の正確な位置へのデータの書き込みを可能にしている。
バッファＲＡＭ１２のデータは、ＣＤ−ＲＯＭエンコーダ１１やＣＤエンコーダ１０において、エラー訂正コードの付加や、インターリーブが行われ、レーザコントローラ９、光ピックアップ３を介して、光ディスク１に記録される。
【００１０】
なお、ＥＦＭ変調されたデータは、ビットストリームとしてチャンネルビットレート４．３２１８Ｍｂｐｓ（標準速）でレーザを駆動する。
この場合の記録データは、５８８チャンネルビット単位でＥＦＭフレームを構成する。
チャンネルクロックとは、このチャンネルビットの周波数のクロックを意味する。
以上が、図２５の光ディスクドライブの構成と動作の概要である。
【００１１】
ところで、ＭＤ（ミニディスク）や、ＣＤ−Ｒ（ＣＤレコーダブル：１回だけ追記が可能なコンパクトディスク）、ＣＤ−Ｅ（ＣＤイレーザブル：消去可能で、複数回の追記が可能なコンパクトディスク）には、らせん状の案内溝が刻まれている。
この案内溝は、ＣＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ：線速度一定）の回転制御が可能なように、一定の空間周波数（例えば１７，０００ｃｙｃｌｅ／ｍ：１周期当り５９μｍ）でディスクの径方向に微少量（例えば０．０３μｍ程度）蛇行している。
駆動装置は、この蛇行信号周波数が一定（例えば２２．０５ＫＨｚ）になるように回転モータを駆動すると、一定（例えば１．３ｍ／ｓ）の線速度でディスクを回転させることができる。
このように、案内溝は蛇行しており、その蛇行周波数を検出して、ディスクの回転制御を行うディスク装置は、従来から知られている（例えば、特開平６−３３８０６６号公報）。
【００１２】
また、蛇行信号周波数には、アドレス情報が、ＦＭ（周波数変調）されて重畳されている。
例えば、情報「１」は２３．０５ＫＨｚ、情報「０」は２０．０５ＫＨｚに変調されている。
この情報「１」と「０」の個数が、平均的には同じになるようにされているので、ＣＬＶ制御は、実際には、蛇行信号の平均周波数が２２．０５ＫＨｚになるように設定されている。
【００１３】
そして、アドレス情報は、ＡＴＩＰ（Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅ−ｇｒｏｏｖｅ：溝上の絶対時間）と呼ばれている。
また、蛇行信号は、ウォブル（Ｗｏｂｂｌｅ）信号と呼ばれる。このウォブル信号は、ＡＴＩＰのキャリア信号になっている。
蛇行溝の搬送波が一定になるように回転制御することによって、ＣＬＶ制御を行い、蛇行溝の搬送波変調成分によって、アドレス信号を得る装置も知られている（例えば、特開平５−２２５５８０号公報）。
【００１４】
さらに、このような光ディスクドライブ、例えばＣＤ−Ｒドライブで使用する１チップＬＳＩが、すでに市販されている（例えば、三洋電機株式会社製のＬＣ８９５９０およびその解説と応用の資料）。
以上のように、従来の技術として、ウォブル信号に同期して、ＣＬＶ制御をかける回路と、ＡＴＩＰのアドレス同期信号（ＡＴＩＰＳＹＮＣ）に同期して、ＣＬＶ制御をかける回路は周知である。
しかし、これら従来の技術では、再生信号用ディスクを再生する時の回転制御回路と、記録用ディスクを回転する時の回転制御回路との関係は、開示されていない。
また、記録用ディスクに一部記録されたデータ領域での回転制御に関する開示もない。
【００１５】
【発明が解決しようとする課題】
先に従来の技術で説明したように、ウォブル信号に同期して、ＣＬＶ制御をかける回路と、ＡＴＩＰのアドレス同期信号（ＡＴＩＰＳＹＮＣ）に同期して、ＣＬＶ制御をかける回路は周知である。
ところが、記録用ディスクにデータが記録された領域では、ウォブル信号が、記録されたデータによって乱されるため、正確に検出できない場合があり、連続してウォブル信号による回転制御を続けると、不安定になりやすい、という問題がある。
また、ウォブル信号は、Ｓ／Ｎ比を良くするために、一般に狭帯域のバンドパスフィルタ（ＢＰＦ）を通して検出しなければならないが、アクセス時や、回転立ち上げ時など、目標線速度に達していない時は、バンドパスフィルタの通過帯域からズレた状態になるので、ウォブル信号を正確に検出できない。
したがって、このような場合にも、回転制御が不安定になりやすい、という問題が生じる。
【００１６】
さらに、アドレス同期信号（ＡＴＩＰＳＹＮＣ）に同期して回転制御をするモードを設定することも知られている（前出の三洋電機株式会社製のＬＣ８９５９０の解説と応用の資料）。
このモードは、ウォブル信号の制御では、ビットスリップなどによってアドレス情報との完全な同期をとることができないので、付加されている。
しかし、アドレス同期信号（ＡＴＩＰＳＹＮＣ）は、７５Ｈｚという低い周波数であるから、回転制御を高帯域にすることができず、精密な制御をすることが難かしい、という不都合がある。
【００１７】
その上、以上に述べたような制御では、再生ディスクの制御モードや、ウォブル信号による制御モード、アドレス同期信号（ＡＴＩＰＳＹＮＣ）による制御モード等の切り換えは、一般にＣＰＵ（マイクロコンピュータ）からの指令、あるいは外付け回路によって行わなければならないので、プログラミングが困難であったり、外付け回路によるコストアップなど多くの問題があった。
この発明では、これら多数のモードを効果的かつ自動的に切り換えることによって、常に安定で精密な回転制御が可能な光ディスクの回転モータ制御装置を実現することを課題とする。
また、低コストで、プログラミング負担の少ないモータ制御装置を提供することを課題とする。
【００１８】
【課題を解決するための手段】
請求項１の発明では、記録可能な光ディスク装置における回転モータ制御装置であり、ディスクの案内溝の蛇行に対応して生成される蛇行信号に基づいて回転モータの回転制御を行う蛇行同期回転制御回路と、前記案内溝の線方向に所定距離ごとに、案内溝の蛇行として配置されているアドレス同期信号を検出する同期信号検出回路と、前記アドレス同期信号と基準クロック信号との位相を比較する位相比較器と、前記位相比較器の比較結果に応じた周波数を有する基準信号を出力する可変周波数発振器とを有し、該基準信号を蛇行同期回転制御回路に供給するアドレス同期回転制御回路とを備え、前記蛇行同期回転制御回路は、記録開始アドレスの所定位置だけ手前までは、蛇行信号に基づいて回転モータを制御し、該記録開始アドレスの所定位置だけ手前から記録動作中にかけては、蛇行信号および基準信号に基づいて回転モータを制御するようにしている。
【００２１】
請求項２の発明では、請求項１記載の回転モータ制御装置を備えた記録可能な光ディスク装置であって、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、前記データ信号に位相同期する位相同期回路と、前記位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とが、第１のデジタル信号処理ＬＳＩに内蔵され、その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵させるようにしている。
【００２２】
【発明の実施の形態】
最初に、この発明の記録可能な光ディスク装置の回転モータ制御装置が収納される１チップＬＳＩ、すなわち、記録可能な光ディスクであるＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて説明する。
【００２３】
図２と図３は、ＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて、その要部構成の一例を示す機能ブロック図である。図における符号は図２５と同様であり、インターフェースには同じ符号にａを付けて示し、２０は回転モータ制御装置、２１はクロックジェネレータ、２２はクロックシンセサイザ、２３はＣＩＲＣエンコーダ、２４はサブコードオペレータ、２５はセクタプロセッサ、２６ａはＣＤ−ＤＡインターフェース、２７ａはＲＡＭインターフェース、２８ａはＤＲＡＭインターフェースを示す。
【００２４】
この図２と図３に示したＣＤ−Ｒディスクのドライブ装置のための機能を有する１チップＬＳＩは、先の図２５に示した光ディスクドライブの機能ブロックの内、主としてＥＦＭエンコード機能とＣＤ−ＲＯＭエンコード／デコード機能のブロック、およびモータドライバ４の駆動を制御する回転モータ制御装置２０に関するブロックをＬＳＩ化したものである。
その全体的な構成と基本的な動作原理は、従来の各ブロックと同様であるが、以下、第１から第１４の実施の形態で説明するように、モータドライバ４の駆動を制御する回転モータ制御装置２０に特徴を有している。
【００２５】
ここでは、この発明の回転モータ制御装置を含む１チップＬＳＩについて、全体的な説明をする。
この図２と図３で、サブコードインターフェース２４ａ、ＣＤ−ＤＡインターフェース２６ａ、ＣＤエンコーダ１０、バッファマネージャ１３、セクタプロセッサ２５、ＤＲＡＭインターフェース２８ａ、ＡＴＡＰＩインターフェース１５ａ、システムコントローラインターフェース１８ａは、リード／ライト・データ処理回路を構成している。
システムコントローラインターフェース１８ａには、図２５に示したＣＰＵ１８から１チップＬＳＩに対する指令を書き込んだり、１チップＬＳＩの内部状態を読み出したりするレジスタ群が内蔵されている。
この発明の回転モータ制御装置は、この図２のブロックで、下方に示した回転モータ制御装置２０に集積されている。
関連を有するピンのアサイン（モータ制御のインターフェース信号）は、次の図４に詳しく示す。
【００２６】
図４は、図２に示した回転モータ制御装置２０において、そのインターフェース信号を示す図である。
【００２７】
ＲＥＶＤＥＴ信号は、モータが逆転したことを示す信号である。
ＤＰＬＯＣＫ信号は、ＣＤ−ＤＳＰ（ＣＤデジタル信号処理回路）のＰＬＬのロック状態を示す信号である。
ＦＧＩＮ信号は、モータの回転数に比例した周波数をもつ信号である。
ＴＯＮ信号は、光ビームがディスクのトラックを追跡中であることを示す信号である。
ＭＰＷＭ信号は、モータ制御出力信号で、ＭＰＷＭＰとＭＰＷＭＮは、その正負の信号である。
【００２８】
ＤＭＣＯＮ信号は、この図２と図３に示した１チップＬＳＩのＣＤ−ＤＳＰサーボの切り換え信号である。
ＭＯＮ信号は、モータドライバのオン信号である。
ＳＢＲＫ信号は、モータのコイルをショートさせて、モータにブレーキをかけるための信号である。
ところで、この回転モータ制御装置２０に関する指令、ステータスレジスタについては、次の図５から図８に説明するが、レジスタは８ビット構成のものが必要な数だけ（全体では例えば１３個）設けられている。
その内、特に実施の形態で説明するサーボコントロールレジスタは、アドレス０ｘ８０から０ｘ８４（０ｘは１６進表記の意味を示している）。
【００２９】
図５は、ＴＯＮ信号とＤＰＬＭＳＫ信号レジスタの一例を示す図である。
【００３０】
まず、ＴＯＮ信号レジスタは、そのアドレス０ｘ８０で、そのビット７に格納される。
そして、トラッキングサーボがオンの時は、このビット７が「１」に、オフの時は「０」に設定される。
例えば、トラッキングサーボのオン／オフによって、後述するＦＧ／ＤＥＣまたはＦＤ／ＷＢＬオートモードによる自動切り換えが行われる。
また、このトラッキングサーボのオンによって、ＡＴＩＰデコードの強制サーチがスタートし、同期検出時に、ＣＤエンコーダのタイミングがイニシャライズされる。
【００３１】
次に、ＤＰＬＭＳＫ信号レジスタは、同じアドレス０ｘ８０で、そのビット２に格納される。
このＤＰＬＭＳＫ信号は、オートモード時の切り換え判定条件として、ＤＰＬＯＣＫ信号を入れる否かを設定するビットである。
このビットを「１」にすると、オートモード時の切り換え判定条件に、ＤＰＬＯＣＫ信号が入れないよう設定され、ＤＥＣモードを含むオートモード（ＦＧ／ＤＥＣモードまたはＦＧ／ＷＢＬ／ＤＥＣモード）で有効となり、ＴＯＮ信号のみを切り換え条件とされる。
なお、このビットを「０」に設定すると、ＤＰＬＯＣＫ信号が判定条件とされることになる。
【００３２】
図６は、ＳＶＭＯＤＥ信号レジスタの一例を示す図で、（１）はスピンドルサーボモード、（２）はマニュアルモード、（３）はオートモードを示す。
【００３３】
このＳＶＭＯＤＥ信号レジスタは、この図６（１）に示すように、そのアドレス０ｘ８１で、ビット７〜４である。
その詳細は、マニュアルモードについては図６（２）に、オートモードについては図６（３）に、それぞれ示している。
オートモードの場合には、図６（３）に示したように、８つのモードが設定可能であり、ここでは６つのモードを設定した場合について示している。
ＳＶＭＯＤＥ信号レジスタで、ビット７〜４に設定された内容が「１０００」の時は、キックモードからＦＧモードへの自動切り換えが行われる。
また、その設定が「１００１」の時は、ブレーキモードから停止モードへの自動切り換えが行われる。
その他についても、各モードが設定されるが、それぞれの実施の形態で詳しく説明する。
【００３４】
図７は、ＫＩＣＤＡＴ信号レジスタの一例を示す図である。
【００３５】
このＫＩＣＤＡＴ信号のレジスタは、そのアドレス０ｘ８２で、そのビット７〜０に格納される。
このＫＩＣＤＡＴ信号のレジスタは、キックモード時とブレーキモード時のキックデータを設定するレジスタである。
【００３６】
図８は、ＦＧＭＴＨ信号とＦＧＭＴＬ信号レジスタの一例を示す図で、（１）はＦＧＭＴＨ信号レジスタ、（２）はＦＧＭＴＬ信号レジスタを示す。
【００３７】
ＦＧＭＴＨ信号レジスタは、図８（１）に示すように、ビット４〜０に設定された場合を示している。
また、ＦＧＭＴＬ信号レジスタについては、図８（２）に示している。
詳細な説明は、後出の実施の形態で説明する。
以上の図５から図８に示したように、図２の１チップＬＳＩに設けられた回転モータ制御装置２０に関する指令、ステータスレジスタについて、それぞれのビット７〜０に設定することができる。
次に、この発明の光ディスクの回転モータ制御装置について、ハード構成と機能の概略を説明する。
【００３８】
図１は、この発明の光ディスクの回転モータ制御装置について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図２および図３と同様であり、３１はモータ制御回路、３２はＣＤ−ＤＳＰ ＬＳＩ、３２ａはデコードＰＬＬ、３２ｂは周波数制御部、３２ｃはＥＦＭ同期ロック部、３２ｄはＣＬＶ制御部、３３はモータドライバ、３４はフィルタ、３５はスイッチ、３６は途中スイッチ、Ｃはコンデンサ、ＲとＲ１は抵抗器を示す。
【００３９】
図１の左上のＣＤ−ＤＳＰ ＬＳＩ３２は、再生分ＣＤおよび記録可能なＣＤの記録された部分の再生時に、ディスクからのデータＥＦＭを入力してデータを解読する機能を備えている。なお、以下には、ＣＤ−ＤＳＰ ＬＳＩ３２は、その機能を重視する観点から、ＣＤ−ＤＳＰと略称する。
このＣＤ−ＤＳＰは、また、ディスクの線速度を一定に保つＣＬＶ制御機能も有している。
このＣＬＶ制御機能は、再生データ信号ＥＦＭに位相同期するＰＬＬ（デコードＰＬＬ）回路の出力するクロックと、基準周波数信号を位相・周波数比較して、その結果により回転モータを駆動することによって実現される。
あるいは、再生データ信号ＥＦＭに含まれる特定の同期パターンの周期が基準周波数の周期に一致するように、回転モータを駆動してもよい。
さらには、再生データ信号ＥＦＭの最大反転間隔がある周期（１１Ｔ：標準速度で約２．５μｓ）であることを利用して、最大反転間隔が基準周波数の周期に一致するようにモータを駆動してもよい。
要するに、ディスクに記録されたデータ信号に同期して、回転モータを制御する構成であれば十分である。
このようなＣＤ−ＤＳＰ ＬＳＩ３２は、すでに市販されており、このＬＳＩの入手は可能である。
【００４０】
この図１では、ＣＤ−ＤＳＰによる回転モータ駆動出力は、その「ＣＬＶ」ブロックであるＣＬＶ制御部３２ｄから出力され、モータドライバ３３に入力される。
途中スイッチ３６と、抵抗器Ｒ・コンデンサＣがあるが、この抵抗器Ｒ・コンデンサＣは、一般に、ＣＤ−ＤＳＰからの出力が、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）で変調されたデジタル信号であるから、この信号を、抵抗器Ｒ・コンデンサＣで構成された低域フィルタによってアナログ信号に直すために付加されている。
【００４１】
そして、途中スイッチ３６は、モータ制御回路３１からのＤＭＣＯＮ（Ｄｅｃｏｄｅｒ Ｍｏｔｏｒ Ｃｏｎｔｒｏｌ ＯＮ）信号によってオン／オフ制御される。
この途中スイッチ３６がオンの時は、ＣＤ−ＤＳＰのＣＬＶ出力によってモータドライバ３３を駆動し、また、オフの時は、モータ制御出力ＭＰＷＭによってモータドライバ３３を駆動する。
この場合に、途中スイッチ３６がオンになる時は、モータ制御出力ＭＰＷＭはハイインピーダンスになり、ＣＤ−ＤＳＰの制御出力とぶつからないように設定されている。
【００４２】
ＣＤ−ＤＳＰからは、データＥＦＭ信号に同期するＰＬＬがロックしていることを示すＤＰＬＯＣＫ（Ｄｅｃｏｄｅｒ ＰＬＬ Ｌｏｃｋ）信号が出力され、この信号がモータ制御回路３１へ入力される。
モータ制御回路３１では、このＤＰＬＯＣＫ信号によって、モータ制御モードを切り換える。
ＤＰＬＯＣＫ信号は、例えば、データＥＦＭに含まれる同期パターンが連続的に検出できる時、アクティブになるように設計される。
ＳＢＲＫ信号は、モータのコイルをショートさせて、モータにブレーキをかけるための信号で、モータドライバ３３に入力される。
ＦＧＩＮ信号は、モータの回転数に比例した周波数をもつ信号で、一般にモータドライバ３３から出力される。
ＲＥＶＤＥＴ信号は、モータが逆転したことを示す信号で、この信号も、一般にモータドライバ３３から出力される。
【００４３】
ところで、一般に、ＣＤ−ＲＯＭやＣＤ−Ｒ装置では、回転モータに３相ブラシレスモータが使用されている。
この３相ブラシレスモータは、駆動コイルが３相になっており、これらのコイルに３相電流を順次流すことによって、回転トルクを発生する。
この電流切り換えのために、モータの回転角をホール素子等で検出するように構成されており、このホール素子等からは、モータの回転数に比例した周波数の信号が得られる。
この信号は、ＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ）信号と呼ばれており、このＦＧ信号が入力される信号が、ＦＧＩＮである。このＦＧＩＮ信号は、ＦＧ信号をドライバＩＣで波形整形したものが一般的に用いられる。
また、モータの３相コイル端を全て接続（ショート）すると、モータは止まろうとする。これがショートブレーキである。
さらに、ホール素子等は、一般に２個か３個取り付けられて、その出力の位相関係によって、回転方向が検出される。
これを利用した信号が、ＲＥＶＤＥＴである。
その他の信号については、この発明の回転モータ制御装置と直接関連を有していないので、説明は省略する。
【００４４】
以上が、図１に示したこの発明の光ディスクの回転モータ制御装置３１の構成と機能の概略である。
次に、この発明の回転モータ制御装置３１において、設定可能な制御モードを説明する。
スピンドルモータのサーボモードの設定は、先の図６（１）に示したＳＶＭＯＤＥ信号レジスタで行う。すなわち、そのアドレス０ｘ８１のビット７〜４に設定される。
【００４５】
図９は、スピンドルモータのサーボモードについて、マニュアルモードの設定の一例を示す図である。
【００４６】
マニュアルモードの設定は、この図９に示すように８種類が可能で、モータ停止モードＳＴＯＰでは、ＤＭＣＯＮ＝Ｌ（スイッチオフ）、ＭＰＷＭ＝Ｚ（ハイインピーダンス）となり、モータは駆動されない。
キック加速モードＫＩＣＫでは、モータを所定のパワーで加速する。この場合の所定のパワーは、レジスタ０ｘ８２（図７のＫＩＣＤＡＴ）で指定できる。ブレーキモードＢＲＡＫＥでは、モータを所定のパワーで減速する。この場合の所定のパワーも、レジスタ０ｘ８２（図７のＫＩＣＤＡＴ）で設定されたものが使用される。
ＦＧモードは、ＦＧＩＮ信号のパルス入力を使用したＣＡＶ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌｏｃｉｔｙ）制御によって、ＦＧＩＮ信号の周期と目標周期との差に応じて、モータ制御出力信号ＭＰＷＭを出力することにより、ＦＧＩＮ周期が目標周期と一致するように制御する。
【００４７】
ＷＢＬモードは、ＣＤ−Ｒディスクの案内溝の蛇行信号であるウォブル信号に同期して回転モータを回転させるモードである。
ＡＸモードは、ウォブル信号にＦＭ変調されているＡＴＩＰ信号（アドレス情報信号）に一定周期で含まれる同期信号（ＡＴＩＰ Ｓｙｎｃ）に位相同期して回転モータを回転させるモードである。
ＤＥＣモードは、先に述べたＣＤ−ＤＳＰのＣＬＶ制御（ディスクの線速度を一定に保持する制御）機能によって、回転モータを回転させるモードである。
なお、ＨＯＬＤは、前値ホールドであるが、この発明の回転モータ制御装置とは直接関係がないので、説明は省略する。
以上が、スピンドルモータのサーボモードにおけるマニュアルモードの内容である。
【００４８】
図１０は、スピンドルモータのサーボモードについて、オートモードの設定の一例を示す図である。
【００４９】
ＫＩＣＫ ｔｏ ＦＧは、キック加速モードＫＩＣＫからＦＧモードへの自動切り換えを行うモードである。
ＢＲＡＫＥ ｔｏ ＳＴＯＰは、ブレーキモードＢＲＡＫＥから停止モードＳＴＯＰへの自動切り換えを行うモードである。
ＦＧ／ＤＥＣは、ＦＧ／ＤＥＣモード間の自動切り換えを行うモードで、一定の条件によって両モードの切り換えが実行される。
【００５０】
ＦＧ／ＷＢＬは、ＦＧ／ＷＢＬモード間の自動切り換えを行うモードで、一定の条件によって両モードの切り換えが実行される。
ＦＧ／ＷＢＬ／ＤＥＣは、ＦＧ／ＷＢＬ／ＤＥＣモード間の自動切り換えを行うモードである）。
ＷＢＬ／ＡＸは、ＷＢＬ／ＡＸモード間の自動切り換えを行うモードで、一定の条件によって両モードの切り換えが実行される。
これらのサーボモードの設定は、ＣＰＵからマニュアルによって設定することにより、それぞれのモードでモータ回転を制御することができるが、この発明ではさらに、これらのモードの切り換えを自動モードで設定可能とすることによって、プログラミングの簡略化と制御動作の安定性向上とを図った点に特徴を有している。
【００５１】
第１の実施の形態
この第１の実施の形態は、先の図１０に示したＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモード（正確にいえば、先の図１０に示したように全てオートモードであるが、適宜モードと略称する）の自動切り換えに関する動作に特徴を有している。
【００５２】
ＤＥＣモードは、ＣＤ−ＤＳＰの機能によるモータ制御を行うモードで、モータ制御出力信号であるＭＰＷＭ信号、その正負の信号ＭＰＷＭＰ，ＭＰＷＭＮは、図５に示したサーボコントロールレジスタのビット５を「１」にすると、ハイインピーダンスとなり、「０」にすると、ループフィルタの出力が一定値のＰＷＭ信号となる。
モータドライバとの接続切り換え制御信号ＤＭＣＯＭは「Ｈ」になる。
ＷＢＬモードは、ウォブル信号とエンコーダＥＦＭフレームシンク信号（ＥＥＦＳ）の速度比較信号、位相比較信号を加算した結果を、ＰＷＭ信号として出力する。
最初に、記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作について説明する。
【００５３】
図１１は、この発明の回転モータ制御装置について、記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００５４】
この場合のモードの自動切り換え動作は、ＤＰＬＯＣＫ信号がアクティブの時は、ＤＥＣモード、インアクティブの時は、ＷＢＬモードとなる。
すなわち、ＣＤ−ＤＳＰのデコーダＰＬＬがロック状態にある時は、安定したデータ同期がとれているので、回転モータ制御を記録データに基いて行う。
また、ＣＤ−ＤＳＰのデコーダＰＬＬがロックしていない時は、回転モータ制御をウォブル信号に基いて行う。
このような動作は、記録済みの部分と未記録部分とが混在する状態のＣＤ−ＲやＣＤ−ＲＷ（書き換え可能なＣＤ：ＣＤリライタブル）の回転制御時に有効である。
【００５５】
記録済み部分では、ウォブル信号がデータによって乱されてＳ／Ｎ比が低くなるため、安定して検出するのが困難になる。
したがって、そのままウォブル信号で回転制御を続けると、ノイズによって不安定になってしまう。
この第１の実施の形態では、このような場所では、記録されたデータ（ＥＦＭ）に基いて制御する方が安定である、という点に着目し、ＣＤ−ＤＳＰのデコーダＰＬＬがロック状態にある時は、回転モータ制御を記録データに基いて行うようにしている。
ところが、未記録部分では、データ（ＥＦＭ）が存在していないため、データ（ＥＦＭ）に基いて制御するのは不可能である。
そのため、ウォブル信号によって回転制御する必要がある。
ここで、ＷＢＬモードの回路の構成について説明する。
【００５６】
図１２は、ＷＢＬモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、４１はデバウンス回路、４２はウォブルＰＬＬ、４３は速度差検出器、４４は位相差検出器、４５はＰＷＭ出力回路、４６と４７はアンプ、４８は加算器を示す。
【００５７】
この図１２に示すように、ＷＢＬモードの回路では、ウォブル信号入力ＷＢＬＩＮと、エンコーダＥＦＭフレームシンク信号ＥＥＦＳとを速度差検出器４３によって比較して、速度比較信号を求め、同じくウォブル信号入力ＷＢＬＩＮと、エンコーダＥＦＭフレームシンク信号ＥＥＦＳとを位相差検出器４４によって比較して、位相比較信号を求める。
そして、速度比較信号と位相比較信号とを加算器４８によって加算し、その加算した結果をＰＷＭ出力回路４５へ入力して、ＭＰＷＭ，ＭＰＷＭＰ，ＭＰＷＭＮ信号を生成する。
したがって、ＷＢＬモードでは、ＣＤ−Ｒディスクの案内溝の蛇行信号であるウォブル信号に同期して回転モータを回転させることができる。
【００５８】
このような切り換え動作をＣＰＵによって行うためには、かなり頻繁にＤＰＬＯＣＫ信号をモニタしなければならず、ＣＰＵの負担が大きくなり、高速で回転させるのは難しい。
その結果、ドライブ装置の記録再生スピードを上げるのが困難になる。
これに対して、この第１の実施の形態では、ＣＰＵによるモニタなしで、自動的に制御モードが切り換わるので、ドライブ装置の高速化が可能になる。
【００５９】
なお、このモードは、図１１に示すように、光ビームがディスクのトラックを追跡中であることを示すＴＯＮ信号と、ＤＰＬＯＣＫ信号の両方がアクティブで、かつ一定時間（例えば、２５６ＥＦＭフレーム）経った時に、初めてＤＥＣモードに移行するように構成すれば、さらに好ましい。
ここで、ＥＦＭフレームとは、ディスク上のデータの１単位のことで、ＣＤの標準速度の場合、約１３６μｓである。
時間をフレームで数えることによって、標準速度（１倍速）より速い２倍速や４倍速、８倍速のようなスピードで制御している時は、自動的に短い時間設定になるので、高速化に好適である。
【００６０】
また、ＴＯＮ信号を条件に入れることによって、トラック追跡状態にあることが保証され、アクセス時など過渡的にトラック追跡でない状態の時、データ再生が正常でないために、データ同期回転制御が不安定になる、という不都合が回避される。
なお、図１１に示したタイミングチャートは、後出の図１３に示すＦＧ／ＷＢＬモードの動作に加えて、ＴＯＮ信号とＤＰＬＯＣＫ信号の「Ｈ」期間がサーボゲインレジスタ（図示せず）での設定値以上続いた場合に、ＤＥＣモードに自動的に切り換わることになる。
以上のように、この第１の実施の形態は、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモードとの自動切り換えに関する制御である。
【００６１】
そのために、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、ディスクの案内溝の蛇行に同期して回転モータの回転制御を行う蛇行同期回転制御回路と、データ信号に位相同期する位相同期回路と、位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とを設け、ロック信号が得られた時は、データ同期回転制御回路により回転モータを駆動し、ロック信号が得られない時は、蛇行同期回転制御回路により回転モータを駆動するようにしている。
したがって、コントローラを構成するＣＰＵに負担なしに、蛇行同期回転制御モードとデータ同期回転制御モードとが自動的に切り換えられ、記録済みの部分と未記録部分とが混在していても、安定な制御モードが得られる。
しかも、ＣＰＵの負担がないので、ファームウエアのコードサイズを小さくすることができ、コストダウンと共に、高速回転化も容易に実現される。
なお、以上の条件に加えて、さらに、ＦＧ制御モードを組み合わせた動作については、後述の第７の実施の形態で詳しく説明する。
【００６２】
第２の実施の形態
先の第１の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモードとの自動切り換えに関する制御について説明した。
この第２の実施の形態では、ＦＧ／ＤＥＣモードの内、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で述べたＤＰＬＯＣＫ信号が入る動作である。
ここで、ＦＧ／ＤＥＣオートモードの動作について説明する。
【００６３】
図１３は、この発明の回転モータ制御装置について、ＦＧ／ＤＥＣオートモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００６４】
この図１３には、トラックジャンプ時の動作を示している。
トラッキングサーボがオン状態の時、ＴＯＮ信号、ＤＰＬＯＣＫ信号から得られるデータＥＦＭの同期状態を示す入力信号に基いて、ＦＧモードとＤＥＣモードとの間の自動切り換えが行われる。
図１３に示したように、ＤＰＬＯＣＫ信号がアクティブの時、ＤＥＣモードで、ＣＤ−ＤＳＰの制御となり、ＤＰＬＯＣＫ信号がインアクティブの時は、ＦＧモードとなる。
【００６５】
ＤＰＬＯＣＫ信号がアクティブの時は、ＣＤ−ＤＳＰのデコーダＰＬＬがロックしており、ＣＬＶ制御は、データＥＦＭに同期してかけることができる。
これに対して、ＤＰＬＯＣＫ信号がインアクティブの時は、データＥＦＭ信号が正常でないか、あるいはアクセス時等で線速度がＰＬＬ引き込み可能な範囲まで落ち着いていない場合である。
そこで、この場合には、ＦＧモードとして、ＦＧ制御を行う。
【００６６】
ここで、ＦＧモードの回路とＣＤエンコーダのインターフェース回路の構成について説明する。
【００６７】
図１４は、ＦＧモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、５１はデバウンス回路、５２は周期検出器、５３はフル加減速パルス発生回路、５４はＰＷＭ出力回路、５５はパルス切り換え回路を示す。
【００６８】
この図１４に示すＦＧモードの回路は、周期検出器５２によって、ＦＧＩＮ信号の周期と、目標周期との差を検出する。
この場合には、エンコーダＥＦＭフレームシンクパルス（ＥＥＦＳ）でカウントする。
フル加減速パルス発生回路５３からは、目標周期と検出周期との差にゲインをかけたパルスが発生される。
ＰＷＭ出力回路５４からは、ループフィルタデータ演算結果に応じたＰＷＭパルスが出力される。
出力端子からは、フル加減速パルス発生部分からの出力パルス発生期間中は、そのパルスが出力され、非発生期間中は、ＰＷＭ出力回路５４からのＰＷＭパルス出力部分からのパルスが出力される。
【００６９】
図１５は、ＣＤエンコーダのインターフェース回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、６１はカウンタ、６２は１／Ｎ分周器、６３はサーボデコードＥＦＳカウントレジスタを示す。
【００７０】
この図１５に示したＣＤエンコーダのインターフェース回路は、ディスク線速を検出する機能を有しており、ＣＤエンコーダのＥＦＭフレームシンク（ＤＥＦＳ）とサーボデコードＦＧレジスタ（図示せず）の内部ＦＧ信号が１パルス／１回転となる値を設定することによって、ＣＤエンコーダのＥＦＭフレームシンク（ＤＥＦＳ）数／１回転の値を、サーボデコードＥＦＳカウントレジスタ６３から読み出すことができる。
この値に基いて、ディスク線速を算出することができる。
【００７１】
以上のように、この第２の実施の形態では、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、データ信号に位相同期する位相同期回路と、位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路と、回転モータの回転数に比例した周波数を有するＦＧ信号を出力する周波数発生手段と、ＦＧ信号に応じてモータを所定の回転数に制御するＦＧ回転制御回路とを設け、ロック信号が得られた時は、データ同期回転制御回路により回転モータを駆動し、ロック信号が得られない時は、ＦＧ回転制御回路により回転モータを駆動するようにしている。
したがって、アクセス時の変速等で過渡的にデータ同期がとれない場合には、自動的にＦＧ制御モードが選択され、データ同期がとれた時は、データ同期回転制御モードになると共に、先の第１の実施の形態の場合と同様の効果も得られる。
【００７２】
第３の実施の形態
先の第２の実施の形態では、ＦＧ／ＤＥＣモードにおいて、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で説明したＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣモードとＷＢＬモードとの自動切り換えに関する制御について説明した。
この第３の実施の形態では、先の第１の実施の形態で説明したＦＧ／ＤＥＣ／ＷＢＬモードの内、ＦＧ／ＤＥＣモードの切り換え動作に係わり、特に、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で述べたＴＯＮ信号が入る動作である。
ＴＯＮ信号がアクティブであれば、光ビームはトラック追跡状態にあるため、データＥＦＭは安定して得られる。
【００７３】
ＤＰＬＯＣＫ信号は、図５に示した０ｘ８０レジスタのＤＰＬＭＳＫ信号を「１」にすることで、ＤＥＣへの移行条件に入れないようにすることができる。
また、ＤＰＬＯＣＫ信号ではなく、ＴＯＮ信号を条件にする理由は、次のとおりである。
アクセス時など、トラックをジャンプしている時は、たまたま光ビームがトラック上にある場合に、ある期間だけデータＥＦＭが得られるため、ＰＬＬがロックすることがある。
しかし、この状態では、光ビームはトラック追跡はしていないので、この状態は長続きしない。
このような場合には、ずっとＦＧ制御を続ける方が安定であるケースも多いことが想定される。
【００７４】
そこで、この第３の実施の形態では、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、回転モータの回転数に比例した周波数を有するＦＧ信号を出力する周波数発生手段と、ＦＧ信号に応じてモータを所定の回転数に制御するＦＧ回転制御回路とを設け、光ディスク装置の光ビームが、ディスクのトラックを追跡するトラッキング状態にある時は、データ同期回転制御回路により回転モータを駆動し、それ以外の時は、ＦＧ回転制御回路により回転モータを駆動するようにしている。
したがって、アクセス時でも、安定なデータが得られてからデータ同期回転制御に自動的に移行することができると共に、先の第１の実施の形態の場合と同様の効果も得られる。
【００７５】
第４の実施の形態
先の第３の実施の形態では、ＤＥＣモードに切り換わる条件として、先の第１の実施の形態で述べたＴＯＮ信号が入る動作について説明した。
この第４の実施の形態では、ＤＥＣモードに切り換わる条件として、ＤＰＬＯＣＫ信号、かつ、ＴＯＮ信号とした。
このように、モードの自動切り換え条件を設定することによって、記録されたデータ（ＥＦＭ）信号が完全に安定して得られてから、ＤＥＣモードに移行することができるので、先の第３の実施の形態の場合に比べて、より安定した動作が可能になる。
【００７６】
第５の実施の形態
先の第１の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣ／ＷＢＬモードの自動切り換えについて、また、第２から第４の実施の形態では、ＦＧ／ＤＥＣモードの自動切り換えについて、それぞれ説明した。
この第５の実施の形態では、ＦＧ／ＷＢＬモードの自動切り換えに関する動作である。
ＦＧ／ＷＢＬオートモードの動作については、先の図１３にその一例を示して説明した。
ここでは、記録データがない場合のＦＧ／ＷＢＬモードの動作を説明する。
【００７７】
図１６は、この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＷＢＬモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００７８】
この図１６では、トラッキングサーボがオン状態を示すＴＯＮ信号と、ＦＧサーボ系検出回転数が目標回転数の±３０％以内に入ったことを検出するＦＧＬＯＣＫ信号とに基いて、ＦＧモードとＷＢＬモードとの間で自動切り換えを行う場合を示している。
このＦＧ／ＷＢＬモードでは、ＦＧ信号による回転制御と、ウォブル信号による回転制御との切り換えを行う。
ＷＢＬモードへの移行の条件としては、例えば、ＦＧ制御時の目標回転数の±３０％以内に入ったことにしている。
このようにする理由は、先に述べたように、ウォブル信号は、Ｓ／Ｎ比を良くするために、一般に狭帯域のバンドパスフィルタ（ＢＰＦ）を通して検出するので、目標回転数から大きくズレていると、ウォブル信号周波数がバンドパスフィルタの通過帯域をはずれてしまい、検出できなくなってしまうことがあるからである。
【００７９】
そこで、第５の実施の形態では、ＦＧ制御をかけて目標回転の所定範囲内（例えば±３０％）に入ってから、ＷＢＬ制御に移行するようにしている。
しかし、このような動作を、ＣＰＵのマニュアル動作で実現しようとすると、ＦＧの周期測定や、この周期が所定範囲に入ったことの判定を頻繁に行う必要があるので、ＣＰＵの負担が大きくなり、高速で回転させるのは難しい。
その結果、ドライブ装置の記録再生スピードを上げるのが困難になる。
これに対して、この第５の実施の形態では、自動制御を採用しているので、ＣＰＵの負担が軽減されると共に、容易に高速化も実現される。
【００８０】
そのために、第５の実施の形態では、ディスクの案内溝の蛇行に同期して回転モータの回転制御を行う蛇行同期回転制御回路と、回転モータの回転数に比例した周波数を有するＦＧ信号を出力する周波数発生手段と、ＦＧ信号に応じてモータを所定の回転数に制御するＦＧ回転制御回路とを設け、ＦＧ信号の周波数が所定範囲外の時は、ＦＧ回転制御回路により回転モータを駆動し、所定範囲内の時は、蛇行同期回転制御回路により回転モータを駆動するようにしている。
したがって、記録可能なディスクでのアクセス時の回転制御が常に安定に行えると共に、先の第１の実施の形態の場合と同様の効果も得られる。
【００８１】
第６の実施の形態
先の第１の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの内、ＤＥＣ／ＷＢＬモードの自動切り換えについて、また、第２から第４の実施の形態では、ＦＧ／ＤＥＣモードの自動切り換えについて、さらに、先の第５の実施の形態では、ＦＧ／ＷＢＬモードの自動切り換えに関する動作についてそれぞれ説明した。
この第６の実施の形態では、先の第５の実施の形態において、ＦＧモードとＷＢＬモードで、ループフィルタを共通化した点に特徴を有している。
【００８２】
図１７は、ＦＧモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、７１は周期検出器、７２は第１のゲイン設定部、７３はパルス発生器、７４は第２のゲイン設定部、７５はループフィルタ、７６はゲイン補正部、７７は総合ゲイン設定部、７８はクリップ回路、７９はＰＷＭ（パルス幅変調）器、８０は加算器を示し、ＫＦ，ＫＦＬ，ＫＬ，Ｋ１，Ｋ２は設定されるゲインを示す。
【００８３】
この図１７に示したゲイン設定、第１のゲイン設定部７２への設定ゲインＫＦや、第２のゲイン設定部７４への設定ゲインＫＦＬは、サーボゲイン第１レジスタ（図示せず）への設定によって行われる。
また、ゲイン補正部７６への設定ゲインＫＬや、総合ゲイン設定部７７への設定ゲインＫ１，Ｋ２は、それぞれサーボゲイン第２レジスタ（図示せず）、サーボゲイン第３レジスタ（図示せず）への設定によって行われる。
なお、破線で囲んだ積算部（ループフィルタ）は、ＦＧモード系とＷＢＬモード系とで共用しており、積算中の積算データも、各モード間で継承される。
【００８４】
そして、ＦＧモードにおいては、図１７に示したように、ＦＧＩＮ周期と目標周期との差を求める。
この差と、この差を積算してゲインをかけた結果とに応じて、モータ制御出力ＭＰＷＭを出力する。
このように、周期の差（周波数差）を積算することによって、回転制御ループの低域ゲインを高くすることができ、精密な制御が可能になる。
なお、この積算部は、特に、ループフィルタと呼ぶことがある。
【００８５】
図１８は、ＷＢＬモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１および図１７と同様であり、８１は速度差検出部、８２は第２のゲイン補正部、８３はクリップ回路、８４は位相差検出部、８５は第３のゲイン補正部、８６はクリップ回路、８７と８８は加算器を示し、ＮとＫｐは設定されるゲインを示す。
【００８６】
この図１８に示すように、ＷＢＬモードでは、第２のゲイン補正部８２への設定ゲインＮや、第３のゲイン補正部８５への設定ゲインＫｐは、それぞれサーボゲイン第２レジスタ（図示せず）、サーボゲイン第３レジスタ（図示せず）への設定によって行われる。
そして、このＷＢＬモードでも、先の図１７のループフィルタを共通に使用する。
ＷＢＬモードでは、ウォブル信号（ＷＢＬＩＮ）の周波数（回転速度）と位相とを基準パルス（ＥＳＦＳ：エンコーダＥＦＭフレームシンク）のそれと比較する。
基準パルスＥＳＦＳは、一般に基準発振器から生成される。
【００８７】
比較された速度差と位相差は、それぞれゲインをかけて加算される。
積算部（ループフィルタ）では、速度差系と位相差系を加算した結果を積算する。
この積算出力と、元の加算結果とをさらに加算し、ゲインをかけて、モータ制御出力ＭＰＷＭを出力する。
このＷＢＬモードのループゲイン特性は、次の図１９のようになる。
【００８８】
図１９は、ＷＢＬモードにおけるループゲイン特性の一例を示す図である。
【００８９】
この図１９にはボード線図を示している。
この図１９に示すように、速度系の低域を位相系が増幅し、さらに、その低域をループフィルタ系が増幅する特性になる。
このループフィルタによって、低域の制御特性が改善される。
このように、第６の実施の形態では、ＦＧモードとＷＢＬモードにおいて、積算ループフィルタを共通に使用するので、回路を簡略にして、いずれのモードでも、精密な制御特性が得られる。
さらに、積算値を引き継ぐので、モード切り換え時の制御にも乱れが生じず、スムースな移行が可能になる。
【００９０】
以上のように、この第６の実施の形態では、先の第５の実施の形態で説明した回転モータ制御装置において、ＦＧ信号の周波数とＦＧ回転制御回路の目標周波数とを比較する周波数比較器と、蛇行信号の位相と蛇行同期回転制御回路の基準信号の位相とを比較する位相比較器と、２つの比較器の比較結果の内、いずれか一方の比較結果を積算する積算器とを設け、ＦＧ回転制御回路により回転モータを駆動する時は、周波数比較器の出力と、この出力を積算器によって積算した結果とに応じて回転モータを駆動し、蛇行同期回転制御回路により回転モータを駆動する時は、位相比較器の出力と、この出力を積算器によって積算した結果とに応じて回転モータを駆動するようにしている。したがって、２つの制御モードで共通のループフィルタの使用が可能になり、回路コストの低下に加えて、積算値の引き継ぎもできるので、切り換え時の制御も安定される。
【００９１】
第７の実施の形態
この第７の実施の形態は、先の第５の実施の形態で説明したＦＧ／ＷＢＬモードに加えて、ＤＥＣモードへの移行も可能にした点に特徴を有している。
記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作については、先の図１１によって説明した。
ここでは、記録データがない場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作について説明する。
【００９２】
図２０は、この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。図の各波形に付けた符号は図１の符号位置に対応している。
【００９３】
この図２０と、先の図１１に示したように、ＤＰＬＯＣＫ信号がアクティブの時は、ＤＥＣモードとなり、ＤＰＬＯＣＫ信号がインアクティブで、ＦＧ信号が目標周期の所定範囲（例えば±３０％）以内の時は、ＷＢＬモードに、さらに、ＤＰＬＯＣＫ信号がインアクティブで、ＦＧ信号が目標周期の所定範囲（例えば±３０％）外の時は、ＦＧモードに切り換える。
この自動モード切り換えによって、記録済みの部分と未記録部分とが混在するディスクでも、常に安定な制御が自動的に選択されて設定されるので、ＣＰＵの負担が軽減される。
したがって、高速化が可能になる。
【００９４】
第８の実施の形態
この第８の実施の形態では、加速当初において、まず、キック加速モードを設定して、回転モータを所定のパワーで加速し、ＦＧパルスが数発（例えば２発）得られた時点で、ＦＧモード（キック加速モードからＦＧモード）に切り換えるようにした点に特徴を有している。
このキック加速モードからＦＧモードへの自動切り換えモード（ＫＩＣＫ ｔｏ ＦＧオートモード）の設定については、先の図１０で説明した。
【００９５】
このように、加速当初にキック加速モードを設定する理由は、もし、最初からＦＧモードに設定すると、ＦＧパルスが得られない間は、ＦＧ周期を測定することができず、加速することができないからである。
また、この動作を、ＣＰＵで行うとすると、ＦＧパルスがきたかどうかをソフトウエアでモニタしなければならず、ＣＰＵの負担が大きくなり、高速で回転させるのが困難になる。
【００９６】
以上のように、この第８の実施の形態では、先の第２から第７の実施の形態で説明した回転モータ制御装置において、回転モータを所定パワーで加速するキックモードを設定するキックモード設定手段を設け、回転モータの停止状態から、キックモードによって回転モータを加速し、ＦＧ信号パルスが所定回転数に達した時、ＦＧ回転制御回路により回転モータを制御するようにしている。
したがって、第２から第７の実施の形態による効果に加えて、ＣＰＵの負担を増加させることなく、安定したスタートが可能になる。
【００９７】
第９の実施の形態
この第９の実施の形態は、モータが回転している状態から減速する場合の制御であり、回転モータの回転状態で、ブレーキモードを設定して、所定パワーで減速し、ＲＥＶＤＥＴ信号を入力させることによって、逆転が検出されると自動的に停止モード（ブレーキモードから停止モード）に移行するに点に特徴を有している。
このブレーキモードから停止モードへの自動切り換えモード（ＢＲＡＫＥ ｔｏ ＳＴＯＰオートモード）の設定についても、先の図１０で説明した。
この第９の実施の形態によれば、回転モータの回転状態で、ブレーキモードを設定して、所定パワーで減速し、ＲＥＶＤＥＴ信号を入力させることによって、逆転が検出されると自動的に停止モードへの自動切り換えを行うので、先の第２から第８の実施の形態による効果に加えて、ＣＰＵで行う場合には負担が大きい、という不都合が解消されると共に、安定に停止させることができる。
【００９８】
第１０の実施の形態
この第１０の実施の形態では、ＦＧ信号の周波数が目標値より所定範囲だけ高い時、ショートブレーキ信号を出力して、モータを減速させる点に特徴を有している。
【００９９】
先に述べたＦＧモードや、ＦＧ／ＷＢＬモード、ＦＧ／ＤＥＣモード、ブレーキモードから停止モードにおいて、モータを減速する時、モータドライバには逆回転方向のモータ制御出力ＭＰＷＭが入力され、モータには逆回転方向の電流が流れる。
しかし、モータは、一般に回転している時は、回転数に比例した逆向きの起電力（逆起電力）を発生しており、逆回転方向に電流を流すと、逆起電力によって発生する逆回転方向の電流が加算されて、大きな電流が流れてしまう。
その結果、消費電力が大きくなり、モータコイルやモータドライバの発熱も大きくなる。
【０１００】
従来は、モータコイル端を互いにショートさせることによって、自己ブレーキをかける制御方法が一般的に用いられている。
しかし、減速制御は、単にモータを停止させる時だけでなく、光ヘッドを外周方向にアクセスさせる時、ＣＬＶ回転させるためにも必要である。
この第１０の実施の形態は、あるゆる減速時に、ショートブレーキをかけることができる。
なお、アクセスを伴う減速時には、目標となるＦＧ制御の回転数が設定されているので、ショートブレーキをかけて目標回転数に近づいた時点で、ショートブレーキを解除すればよい。
【０１０１】
以上のように、この第１０の実施の形態では、先の第２から第９の実施の形態で説明した回転モータ制御装置において、回転モータのコイルをショートさせるブレーキ信号を発生させるショートブレーキ信号出力手段を設け、ＦＧ信号の周波数が目標値より所定範囲だけ高い時、ショートブレーキ信号を出力するようにしている。
したがって、先の第２から第９の実施の形態による効果に加えて、ＣＰＵの負担を増加させることなく、電力消費の少ない減速制御が実現される。
【０１０２】
第１１の実施の形態
この第１１の実施の形態は、請求項１の発明に関連している。先に述べた第１から第１０の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬモードの切り換えについて説明した。この第１１の実施の形態は、ＷＢＬモードとＡＸモードに関連している。
【０１０３】
ＡＸモードでは、ＡＴＩＰ信号をデコードして得られるＡＴＩＰ同期信号（ＡＳＹＮＣ）と、基準信号ＥＳＦＳ（標準速で７５Ｈｚ）との位相比較を行い、この出力によって回転モータを駆動する。
ＡＴＩＰ同期信号（ＡＳＹＮＣ）は、ウォブル信号をＦＭ変調してディスクの蛇行溝に埋め込まれており、標準速では７５Ｈｚの周波数をもっている。
したがって、このＡＸモードでは、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と、基準信号ＥＳＦＳとが位相同期して回転制御が行われる。
そこで、基準信号ＥＳＦＳを書き込みデータの基準タイミング信号に設定しておけば、書き込みデータとディスク上の位置とを完全に一致させた書き込みが可能になる。
【０１０４】
図２１は、ＡＸモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、９１は位相比較器（ＰＤ）、９２は位相補正器（ＤＣＯ）、９３は切り換えスイッチ、９４はＷＢＬモード系回路を示す。
【０１０５】
図２２は、ＡＸモードの回路構成について、その要部構成の他の実施の形態の一例を示す機能ブロック図である。図における符号は図２１と同様であり、９５はアンプ、９６は１／３分周器、９７は位相比較器（ＰＤ）を示す。
【０１０６】
ＷＢＬモードでは、エンコーダＥＦＭフレームシンク信号（ＥＥＦＳ）を基準クロックとして使用し、ＡＸモードでは、エンコーダサブコードシンク信号（ＥＳＦＳ）と検出されたＡＴＩＰシンク信号（ＡＳＹＮＣ）との位相差に応じて、基準クロックの位相を変化させる。
ディスク上のＡＴＩＰシンク信号から検出されたＡＴＩＰシンク信号までは、ＦＳＫ復調器、ＡＴＩＰシンク検出回路によるディレイが生じるので、ディレイ値を設定すればよい。
【０１０７】
図２３は、書き込み開始時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。図の各波形に付けた符号は図２１の符号位置に対応している。
【０１０８】
図２４は、書き込み終了時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。図の各波形に付けた符号は図２１の符号位置に対応している。
【０１０９】
この第１１の実施の形態では、ＷＢＬ／ＡＸモードの切り換えは、書き込みを開始する位置（アドレス）の少し手前（例えば１セクタ手前）までは、ＷＢＬモードとし、少し手前になった時点で、ＡＸモードに移行する。その理由は、ＷＢＬモードの方が、ウォブル信号の周波数が高い（２２ＫＨｚ）分だけ高速な制御が可能で、速やかな整定が行えるからであり、まず、ＷＢＬモードにおいて、完全に回転数をウォブル信号に同期させておく。そして、書き込み開始直前になったら、ＡＸモードに移行して、書き込みを開始する。この第１１の実施の形態でも、ＷＢＬモードとＡＸモードとの切り換えを、ＣＰＵで行う場合には、ＣＰＵは現在のアドレスを頻繁に監視して、書き込み開始アドレスの手前の所定数になったかどうかを判定しなければならないので、負担が大きく、高速化に限界がある、という不都合が解消される。すなわち、記録開始前までは蛇行同期回転制御による高速な制御が可能となり、記録中はアドレス同期がとれるので、精密な記録制御を行うことができると共に、先の第１の実施の形態と同様の効果も得られる。
第１２の実施の形態
この第１２の実施の形態は、請求項１の発明に関連している。先の第１１の実施の形態では、ＷＢＬ／ＡＸモードの切り換えについて説明した。この第１２の実施の形態は、ＡＸモード自体の改良である。
【０１１０】
この第１２の実施の形態では、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と、基準信号ＥＳＦＳ（標準速で７５Ｈｚ）との位相比較を行い、この比較結果に基いて周波数を可変する可変周波数発振器を設け、その出力をＷＢＬモード系の基準信号とする点に特徴を有している。
【０１１１】
この場合に使用する可変周波数発振器は、デジタル回路であるから、この実施の形態では、ＤＣＯ（Ｄｉｇｉｔａｌ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ）という。このように構成することにより、ＤＣＯから出力される基準信号の周波数が、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と基準信号ＥＳＦＳとの位相比較結果に応じて変化するので、結果的に、ＡＴＩＰ同期信号（ＡＳＹＮＣ）と基準信号ＥＳＦＳの位相同期回転制御が可能になる。そして、ＷＢＬモードに移行する時は、ＤＣＯ出力に代りに、ＷＰＬモード系基準信号ＥＥＦＳ（エンコーダＥＦＭフレームシンク信号：標準速度で７．３５ＫＨｚ）をＷＢＬモード系の基準信号にすればよい。このような切り換えは、単なるスイッチによって実現できる。以上のように、この第１２の実施の形態によれば、ＷＢＬモード系を共通に使用して、ＡＸモードを実現することができる。また、ＡＸモード中も、ＷＢＬモード系がウォブル信号に同期して閉じているため、高帯域な制御も可能である。
第１３の実施の形態
この第１３の実施の形態は、請求項１の発明に関連している。
【０１１２】
この第１３の実施の形態では、ＷＢＬ／ＡＸモードにおいて、記録終了後に、自動的にＷＢＬモードへ移行する点に特徴を有している。
その理由は、先の第１１の実施の形態で説明したＡＸモードは、記録中以外は不要なモードであるので、記録が終った時は、速やかにＷＢＬモードにするのが好ましいからである。
このように、記録終了後は、自動的にＷＢＬモードへ移行させることにより、ＣＰＵに負担を与えることなく、ＷＢＬモードに復帰させることができる。
第１４の実施の形態
先の第１から第１３の実施の形態では、ＦＧ／ＤＥＣ／ＷＢＬ／ＡＸモードの自動切り換え動作に関連して、オートモードの遷移により、ＣＰＵの負担を軽減させる場合について説明した。
これらの各実施の形態によれば、実装されるソフトウエア（実際にはＲＯＭに内蔵されるので、ファームウエアと呼ばれる）のコードサイズを小さくすることが可能になり、小容量のＲＯＭの使用によって、コストダウンも実現される。
この第１４の実施の形態は、以上のような動作を行うドライブ装置のＬＳＩチップの切り分けに関する。
【０１１３】
記録データに同期して回転制御を行う回路や、記録データに位相同期するＰＬＬ、ＰＬＬのロック状態（信号ＤＰＬＯＣＫ）を出力する回路は、一般にＣＤ−ＤＳＰに内蔵されている。
このチップは、ＣＤ−ＲＯＭ装置で広く使用されており、非常に大量に生産されるので、コストは安い。
また、それ以外のＦＧ，ＷＢＬ，ＡＸオートモード等を、ＣＤ−Ｒ専用にチップ化する。
このように構成することにより、ＤＥＣモードの制御自体は、ＣＤ−ＤＳＰに任せることができ、ＣＤ−Ｒチップ側に内蔵しなくてもよいので、ＣＤ−Ｒ用制御チップのコストの低減化が実現される。
したがって、トータルとして、低コストのＣＤ−Ｒドライブが得られる。
【０１１４】
【発明の効果】
請求項１の発明では、記録可能な光ディスク装置における回転モータ制御装置であり、ディスクの案内溝の蛇行に対応して生成される蛇行信号に基づいて回転モータの回転制御を行う蛇行同期回転制御回路と、前記案内溝の線方向に所定距離ごとに、案内溝の蛇行として配置されているアドレス同期信号を検出する同期信号検出回路と、前記アドレス同期信号と基準クロック信号との位相を比較する位相比較器と、前記位相比較器の比較結果に応じた周波数を有する基準信号を出力する可変周波数発振器とを有し、該基準信号を蛇行同期回転制御回路に供給するアドレス同期回転制御回路とを備え、前記蛇行同期回転制御回路は、記録開始アドレスの所定位置だけ手前までは、蛇行信号に基づいて回転モータを制御し、該記録開始アドレスの所定位置だけ手前から記録動作中にかけては、蛇行信号および基準信号に基づいて回転モータを制御するようにしている。したがって、記録開始前までは蛇行同期回転制御による高速な制御が可能となり、記録中は蛇行同期回転制御モードの高速制御性を保ったまま、アドレス同期制御が行うことができ、精密な記録制御を行うことができる。
【０１１７】
請求項２の発明では、請求項１記載の回転モータ制御装置を備えた記録可能な光ディスク装置であって、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、前記データ信号に位相同期する位相同期回路と、前記位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とが、第１のデジタル信号処理ＬＳＩに内蔵され、その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵させるようにしている。したがって、ＤＥＣモードの制御自体は、ＣＤ−ＤＳＰに任せることができ、ＣＤ−Ｒチップ側に内蔵しなくてもよいので、ＣＤ−Ｒ用制御チップのコストの低減化が達成される。また、制御モードの自動切り換えによって、常に安定な回転制御ができると共に、切り換えに伴うＣＰＵの負担も増加しないので、ファームウエアサイズの小型化、低コスト化、さらに、光ディスク装置の全体のコストダウンと、高速な装置が実現される。
【０１１８】
請求項４の光ディスクの回転モータ制御装置では、請求項１から請求項３の回転モータ制御装置を備えた記録可能な光ディスク装置であって、記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、データ信号に位相同期する位相同期回路と、位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とを、第１のデジタル信号処理ＬＳＩに内蔵させ、その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵させるようにしている。
したがって、ＤＥＣモードの制御自体は、ＣＤ−ＤＳＰに任せることができ、ＣＤ−Ｒチップ側に内蔵しなくてもよいので、ＣＤ−Ｒ用制御チップのコストの低減化が達成される。
また、制御モードの自動切り換えによって、常に安定な回転制御ができると共に、切り換えに伴うＣＰＵの負担も増加しないので、ファームウエアサイズの小型化、低コスト化、さらに、光ディスク装置の全体のコストダウンと、高速な装置が実現される。
【図面の簡単な説明】
【図１】この発明の光ディスクの回転モータ制御装置について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２】ＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて、その要部構成の一例を示す機能ブロック図である。
【図３】ＣＤ−Ｒディスクのドライブ装置のための機能が集積された１チップＬＳＩについて、その要部構成の一例を示す機能ブロック図である。
【図４】図２に示した回転モータ制御装置２０において、そのインターフェース信号を示す図である。
【図５】ＴＯＮ信号とＤＰＬＭＳＫ信号レジスタの一例を示す図である。
【図６】ＳＶＭＯＤＥ信号レジスタの一例を示す図である。
【図７】ＫＩＣＤＡＴ信号レジスタの一例を示す図である。
【図８】ＦＧＭＴＨ信号とＦＧＭＴＬ信号レジスタの一例を示す図である。
【図９】スピンドルモータのサーボモードについて、マニュアルモードの設定の一例を示す図である。
【図１０】スピンドルモータのサーボモードについて、オートモードの設定の一例を示す図である。
【図１１】この発明の回転モータ制御装置について、記録データがある場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。
【図１２】ＷＢＬモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１３】この発明の回転モータ制御装置について、ＦＧ／ＤＥＣオートモードの動作を説明するタイムチャートである。
【図１４】ＦＧモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１５】ＣＤエンコーダのインターフェース回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１６】この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＷＢＬモードの動作を説明するタイムチャートである。
【図１７】ＦＧモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１８】ＷＢＬモードにおけるゲイン補正回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図１９】ＷＢＬモードにおけるループゲイン特性の一例を示す図である。
【図２０】この発明の回転モータ制御装置について、記録データがない場合のＦＧ／ＤＥＣ／ＷＢＬモードの動作を説明するタイムチャートである。
【図２１】ＡＸモードの回路について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２２】ＡＸモードの回路構成について、その要部構成の他の実施の形態の一例を示す機能ブロック図である。
【図２３】書き込み開始時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。
【図２４】書き込み終了時におけるＦＧ／ＷＢＬモードの動作を説明するたるのタイムチャートである。
【図２５】光ディスクドライブについて、その要部構成の一例を示す機能ブロック図である。
【符号の説明】
２０ 回転モータ制御装置
２１ クロックジェネレータ
２２ クロックシンセサイザ
２３ ＣＩＲＣエンコーダ
２４ サブコードオペレータ
２５ セクタプロセッサ
３１ モータ制御回路
３２ ＣＤ−ＤＳＰ ＬＳＩ
３２ａ デコードＰＬＬ
３２ｂ 周波数制御部
３２ｃ ＥＦＭ同期ロック部
３２ｄ ＣＬＶ制御部
３３ モータドライバ
３４ フィルタ
３５ スイッチ
３６ 途中スイッチ
Claims (2)
- 記録可能な光ディスク装置における回転モータ制御装置であり、
ディスクの案内溝の蛇行に対応して生成される蛇行信号に基づいて回転モータの回転制御を行う蛇行同期回転制御回路と、
前記案内溝の線方向に所定距離ごとに、案内溝の蛇行として配置されているアドレス同期信号を検出する同期信号検出回路と、
前記アドレス同期信号と基準クロック信号との位相を比較する位相比較器と、前記位相比較器の比較結果に応じた周波数を有する基準信号を出力する可変周波数発振器とを有し、該基準信号を蛇行同期回転制御回路に供給するアドレス同期回転制御回路とを備え、
前記蛇行同期回転制御回路は、
記録開始アドレスの所定位置だけ手前までは、蛇行信号に基づいて回転モータを制御し、該記録開始アドレスの所定位置だけ手前から記録動作中にかけては、蛇行信号および基準信号に基づいて回転モータを制御することを特徴とする回転モータ制御装置。 - 請求項１記載の回転モータ制御装置を備えた記録可能な光ディスク装置であって、
記録されたデータ信号に同期して回転モータの回転制御を行うデータ同期回転制御回路と、
前記データ信号に位相同期する位相同期回路と、
前記位相同期回路が同期状態にあることを検出してロック信号を出力する同期検出回路とが、第１のデジタル信号処理ＬＳＩに内蔵され、
その他の処理手段は、第２のデジタル信号処理ＬＳＩに内蔵されていることを特徴とする光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139586A JP3687066B2 (ja) | 1997-04-15 | 2001-05-10 | 記録可能な光ディスク装置の回転モータ制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-113503 | 1997-04-15 | ||
| JP11350397 | 1997-04-15 | ||
| JP2001139586A JP3687066B2 (ja) | 1997-04-15 | 2001-05-10 | 記録可能な光ディスク装置の回転モータ制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17277497A Division JP3410330B2 (ja) | 1997-04-15 | 1997-06-16 | 光ディスク装置及びその回転モータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002025178A JP2002025178A (ja) | 2002-01-25 |
| JP3687066B2 true JP3687066B2 (ja) | 2005-08-24 |
Family
ID=26452458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001139586A Expired - Lifetime JP3687066B2 (ja) | 1997-04-15 | 2001-05-10 | 記録可能な光ディスク装置の回転モータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687066B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800996B2 (en) | 2002-07-22 | 2010-09-21 | Koninklijke Philips Electronics N.V. | Rotation speed control for recording information |
-
2001
- 2001-05-10 JP JP2001139586A patent/JP3687066B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002025178A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410330B2 (ja) | 光ディスク装置及びその回転モータ制御装置 | |
| EP0974966B1 (en) | Disk recording system | |
| JP3787015B2 (ja) | ディスク回転制御装置 | |
| JPH0845174A (ja) | 光ディスク再生装置 | |
| KR100467377B1 (ko) | 디스크장치 및 디스크구동방법 | |
| KR100300786B1 (ko) | 디스크 재생장치 | |
| JP3687066B2 (ja) | 記録可能な光ディスク装置の回転モータ制御装置 | |
| JP3686019B2 (ja) | 光ディスク装置及びその回転モータ制御装置 | |
| EP0910081B2 (en) | Optical disc drive and method of controlling rotation speed of a spindle motor for rotating an optical disc | |
| JPH11232772A (ja) | ディスク回転制御装置 | |
| KR0162374B1 (ko) | 디스크 재생시 모터 제어장치 및 방법 | |
| JP3759650B2 (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JP2004178743A (ja) | 光ディスク記録装置 | |
| JP2002050054A (ja) | 再生専用光ディスク装置 | |
| JP3681948B2 (ja) | 情報記録再生装置と情報記録媒体の回転速度制御装置 | |
| JPH10228722A (ja) | ディスクドライブ装置 | |
| KR20010024928A (ko) | 디스크 장치 | |
| JP3674544B2 (ja) | 光ディスク再生装置 | |
| JP2882918B2 (ja) | 光デイスク装置 | |
| JP4666782B2 (ja) | 光ディスクの回転制御方式 | |
| JP3810370B2 (ja) | ディスク回転制御装置 | |
| JPH0822676A (ja) | ディスク再生装置 | |
| JPH08106727A (ja) | ディスク再生装置 | |
| JP3043209B2 (ja) | 光ディスク装置のスピンドル制御回路 | |
| WO2003065368A1 (fr) | Unite de commande de disque optique, et dispositif a disque optique equipe de cette unite |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20050620 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20051011 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D07 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |