JP3685832B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3685832B2 JP3685832B2 JP04058195A JP4058195A JP3685832B2 JP 3685832 B2 JP3685832 B2 JP 3685832B2 JP 04058195 A JP04058195 A JP 04058195A JP 4058195 A JP4058195 A JP 4058195A JP 3685832 B2 JP3685832 B2 JP 3685832B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- processed
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置の製造方法に関する。本発明は、各種の半導体装置の分野において適用することができる。
【０００２】
【従来の技術及びその問題点】
半導体装置の分野では、その微細化・集積化がますます進行している。ところで、このような半導体装置の高集積化を支えてきたフォトリソグラフィ技術は、今曲がり角にさしかかっていると言われている。これは、加工の対象となる半導体集積回路パターンの最小寸法が、従来工業的に広く利用されてきた光リソグラフィ技術で用いられた光の波長と、同程度になってきたことによる。
【０００３】
一方、半導体集積回路パターンの最小寸法としては、高集積化の尺度でもあるＤＲＡＭで代表されるように、１ＭＤＲＡＭで１．３μｍ、４ＭＤＲＡＭで０．８μｍと微細化し、１６ＭＤＲＡＭではすでにｇ線の波長と同程度の０．５μｍが行われている。さらに、６４ＭＤＲＡＭでは０．４μｍ以下の寸法が要求され、ｉ線の波長と同程度になると予想されている。
【０００４】
このように微細化トレンドは急で、これを実現するリソグラフィ技術にも技術革新が要求されている。しかしながら、従来の光リソグラフィ技術では、上記した露光波長より短い寸法の加工を工業的に経験したことがないのが実状である。従って、転写用露光光の波長を従来の水銀灯の輝線であるｇ線、もしくはｉ線とする限り、さらに微細化を進めるには、なんらかの新たな像形成技術を用いなければならない。一方、従来と同様にパターン寸法より短い転写波長を用いようとすれば、エキシマレーザー等、さらに短い波長の利用を考えなければならない。また、短波長化に比べ、半導体集積回路パターンの最小寸法の微細化の傾向の方が急であるため、世代ごとの短波長化が要求される可能性も高い。
【０００５】
従来技術の問題について、図４及び図５を用いて更に具体的に説明すると、次のとおりである。
【０００６】
図４を参照する。従来例において、半導体基板１であるシリコンウェハー等の上に、被加工下地である絶縁膜層２として、例えば二酸化珪素（ＳｉＯ2 ）を形成する。配線と電気的接続を行うためのコンタクト孔を形成するため、その上部にリソグラフィ法によりレジスト３をパターン状に形成し、これを用いて開口部４のパターニングを行う。これにより図４の構造を得る。
【０００７】
その後、例えばＲＩＥ装置を用いて異方性エッチングを行い、コンタクト孔５を形成するものとする（図５）。
【０００８】
この場合、コンタクト孔５の径の寸法は、レジスト開口部４の径の寸法に依存する。従って、より微細化のコンタクト孔５を形成するためには、より高度のリソグラフィ技術を用いて、開口部４の径寸法を小さくする必要がある。
【０００９】
【発明が解決しようとする課題】
上述のように、より微細化な加工を実現するためには、より高度のリソグラフィ技術を用いればよいわけであるが、かかるリソグラフィ技術の高度化は容易ではない。
【００１０】
本発明は、このような事情に鑑みてなされたもので、半導体装置の微細な加工が要せられる場合、例えば、加工の対象となる半導体集積回路パターンの最小寸法が、従来の光リソグラフィ技術で用いられてきた光の波長より短くなった場合においても、このような微細な加工を必ずしもより高度なリソグラフィ技術などを用いる必要なく、簡易な構成で形成できる半導体装置の製造方法を提供しようとするものである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法においては、上記目的を達成するため、
シリコンの酸化物または窒化物である被加工下地上にパターン状にレジストを形成し、該パターン状のレジストをマスクとして下地の加工を行う工程を有する半導体装置の製造方法において、
ＣＨＦ３またはＣ２Ｈ２Ｆ４ と希釈ガスとから成るガス系を用いて、
RF出力を５００Ｗ〜１０００Ｗの高出力に制御することにより、前記レジストには堆積物が付着し、前記下地には堆積物が付着しない堆積を行って、レジスト開口部の被加工下地上を除くレジスト側壁にのみ堆積物が成膜された構造を得、
この状態でエッチングを行うことにより被加工下地の加工を行う構成とした。
【００１２】
【作用】
本発明によれば、マスクとするパターン状のレジストにのみ堆積物を付着させるので、レジスト側壁に堆積物が形成され、その結果レジストの開口部（レジスト間の開口）が狭くなる。よって、このように開口部の狭くなったレジストをマスクに用いることにより、特に高度なリソグラフィ技術を用いなくても、従来より微細な加工が可能となる。
【００１３】
【実施例】
以下本発明の実施例について、具体的に説明する。但し当然のことではあるが、本発明は以下の実施例により限定を受けるものではない。
【００１４】
実施例１
この実施例は、本発明を、ＭＯＳ半導体デバイスに適用できる微細化・集積化したシリコン半導体装置に具体化したものである。
【００１５】
本発明では、従来技術より必ずしも高度なリソグラフィ技術を用いる必要なく、微細なコンタクト孔を形成する。
【００１６】
すなわち本実施例では、パターニングしたレジスト開口部側壁に堆積膜を形成することにより、従来と同様のリソグラフィ技術により、従来よりも微細な加工を実施するものである。本実施例の工程を示す図１ないし図３を参照する。
【００１７】
本実施例では、図１に示すように被加工下地２（ここでは絶縁膜層）上にパターン状にレジスト３を形成し、該パターン状のレジスト３をマスクとして下地の加工を行う際、レジスト３には堆積物６が付着し、下地２（絶縁膜層）には堆積物６が付着しないガス系を用いて、堆積を行う（図２）。
【００１８】
本実施例では、被加工下地をシリコンの酸化物または窒化物とすることができ、ここではＳｉＯ2 とした。
【００１９】
本実施例では、ガス系は少なくとも炭素とフッ素とを構成元素とするガス種（具体的にはＣＨＦ3 ）を含むものを用いた。
【００２０】
本実施例では、堆積時の雰囲気圧力を制御することにより、選択的に付着を行わせるようにした。
【００２１】
本実施例では、シリコン酸化物（またはシリコン窒化物でもよい）上にパターン状にレジスト３を形成し、該パターン状のレジストをマスクとして下地シリコン酸化物２（またはシリコン窒化物）の加工を行う工程を有する半導体装置の製造方法において、レジスト３には堆積物が付着し、前記下地シリコン酸化物３（またはシリコン窒化物）には堆積物が付着しない圧力下で少なくとも炭素とフッ素とを構成元素とするガス種を用いて堆積を行った。
【００２２】
更に詳細に本実施例を説明すると、次のとおりである。まず図１を参照して説明する。
【００２３】
半導体基板１であるここではシリコンウェハー上に、絶縁膜層２として、例えば二酸化珪素（ＳｉＯ2 ）を形成する。その上部に配線と電気的接続を行うためのコンタクト孔を形成するため、リソグラフィ法により、開口部４を有するパターン状のレジスト３を形成する。以上により図１の構造を得る。
【００２４】
その後、ＲＩＥ装置等を用いて、例えば下記の条件にて、レジスト側壁及びレジスト上のみに堆積物６を成膜する。
ガ ス ：ＣＨＦ3 ／Ａｒ＝２０／２００ｓｃｃｍ
圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ）
ＲＦ出力：２００Ｗ
【００２５】
上記ガス種を用いることにより、下地２である絶縁膜層には堆積物が付着せず、レジスト３にのみ堆積物６が付着して堆積膜となる堆積を実現できた。なお、堆積物は、炭素系ポリマー（その炭素はガス種及び／またはレジストに由来すると考えられる）を主成分とするものと推定される。
【００２６】
ここで、圧力は３０Ｐａとかなりの低圧にしたが、低圧にした方が、より狭い開口部４においても堆積物がレジスト側壁に付着するので、より微細な加工に適切だからである。
【００２７】
ここでは炭素とフッ素とを構成元素として少なくとも有するガス種であるＣＨＦ3 を用いて好結果を得るが、その他Ｃ2 Ｈ2 Ｆ4 等を用いることもできる。
【００２８】
前記ガス中のＡｒは希釈ガスであり、このＡｒの量は、堆積を進行させ得るように励起がなされる程度用いればよい。
【００２９】
本実施例において、この堆積膜（堆積物６）形成反応時、レジスト開口部４の絶縁膜層２上には堆積は成されず、ここには堆積膜は形成されない。これは、ＣＨＦ3 の分解物により、絶縁膜層２が若干エッチングされ、その時生じる酸素と堆積物が反応するためと考えられる。
【００３０】
このように、レジスト開口部４の絶縁膜層上を除く、レジスト側壁及びレジスト上のみに堆積物６が成膜されて図２の構造を得る。
【００３１】
前記堆積物６がレジスト３の側壁に成膜されたことにより、レジスト開口部４の径は小さくなる。この後、例えばＲＩＥ装置を用いて、下記の条件にて異方性エッチングを行うことにより、レジストパターニングした当初の開口部４の径より、更に微細な接続孔（コンタクト）孔７を形成することが可能となる（図３参照）。
【００３２】
ガ ス ：ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５０／２０／４００ｓｃｃｍ
圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ）
ＲＦ出力：１０００Ｗ
【００３３】
実施例２
本実施例では、レジストの側壁にのみ堆積物を付着させるようにした。特にここでは、堆積時の出力を制御することにより、レジストの側壁にのみ堆積物を付着させた。
【００３４】
すなわち本実施例は、堆積時の出力を制御することにより、レジストの側壁にのみ堆積物を付着させるフォトリソグラフィ工程を備えた半導体装置の製造方法として、本発明を具体化したものである。
【００３５】
ここでは、ＲＦ出力を５００Ｗ（実施例１では２００Ｗ）とすることにより、レジストの側壁にのみ、堆積物を付着させる構成にした。
【００３６】
あるいは、ＲＦ出力を１０００Ｗ程度の高出力にしても、同様のレジスト側壁にのみへの堆積物の成膜を実現できる。
【００３７】
実施例３，４
実施例１，２について、二酸化珪素（ＳｉＯ2 ）に代えてシリコンナイトライド（Ｓｉ3 Ｎ4 ）を絶縁膜層２として形成して、その他は同様に実施した。これにより、実施例１，２と同様の結果を得ることができた。
【発明の効果】
本発明によれば、半導体装置の微細な加工が要せられる場合、例えば、加工の対象となる半導体集積回路パターンの最小寸法が従来の光リソグラフィ技術で用いられてきた光の波長より短くなった場合においても、かかる微細な加工を必ずしもより高度なリソグラフィ技術などを用いる必要なく、簡易な構成で実現することができた。
【図面の簡単な説明】
【図１】 実施例１の工程を順に断面図で示すものである（１）。
【図２】 実施例１の工程を順に断面図で示すものである（２）。
【図３】 実施例１の工程を順に断面図で示すものである（３）。
【図４】 従来例の工程を順に断面図で示すものである（１）。
【図５】 従来例の工程を順に断面図で示すものである（２）。
【符号の説明】
１ 半導体基板（シリコンウェーハ）
２ 被加工下地（絶縁膜）
３ レジスト
４ レジストの開口部
５ 接続孔（コンタクトホール）
６ 堆積物
７ 接続孔（コンタクトホール）
【産業上の利用分野】
本発明は、半導体装置の製造方法に関する。本発明は、各種の半導体装置の分野において適用することができる。
【０００２】
【従来の技術及びその問題点】
半導体装置の分野では、その微細化・集積化がますます進行している。ところで、このような半導体装置の高集積化を支えてきたフォトリソグラフィ技術は、今曲がり角にさしかかっていると言われている。これは、加工の対象となる半導体集積回路パターンの最小寸法が、従来工業的に広く利用されてきた光リソグラフィ技術で用いられた光の波長と、同程度になってきたことによる。
【０００３】
一方、半導体集積回路パターンの最小寸法としては、高集積化の尺度でもあるＤＲＡＭで代表されるように、１ＭＤＲＡＭで１．３μｍ、４ＭＤＲＡＭで０．８μｍと微細化し、１６ＭＤＲＡＭではすでにｇ線の波長と同程度の０．５μｍが行われている。さらに、６４ＭＤＲＡＭでは０．４μｍ以下の寸法が要求され、ｉ線の波長と同程度になると予想されている。
【０００４】
このように微細化トレンドは急で、これを実現するリソグラフィ技術にも技術革新が要求されている。しかしながら、従来の光リソグラフィ技術では、上記した露光波長より短い寸法の加工を工業的に経験したことがないのが実状である。従って、転写用露光光の波長を従来の水銀灯の輝線であるｇ線、もしくはｉ線とする限り、さらに微細化を進めるには、なんらかの新たな像形成技術を用いなければならない。一方、従来と同様にパターン寸法より短い転写波長を用いようとすれば、エキシマレーザー等、さらに短い波長の利用を考えなければならない。また、短波長化に比べ、半導体集積回路パターンの最小寸法の微細化の傾向の方が急であるため、世代ごとの短波長化が要求される可能性も高い。
【０００５】
従来技術の問題について、図４及び図５を用いて更に具体的に説明すると、次のとおりである。
【０００６】
図４を参照する。従来例において、半導体基板１であるシリコンウェハー等の上に、被加工下地である絶縁膜層２として、例えば二酸化珪素（ＳｉＯ2 ）を形成する。配線と電気的接続を行うためのコンタクト孔を形成するため、その上部にリソグラフィ法によりレジスト３をパターン状に形成し、これを用いて開口部４のパターニングを行う。これにより図４の構造を得る。
【０００７】
その後、例えばＲＩＥ装置を用いて異方性エッチングを行い、コンタクト孔５を形成するものとする（図５）。
【０００８】
この場合、コンタクト孔５の径の寸法は、レジスト開口部４の径の寸法に依存する。従って、より微細化のコンタクト孔５を形成するためには、より高度のリソグラフィ技術を用いて、開口部４の径寸法を小さくする必要がある。
【０００９】
【発明が解決しようとする課題】
上述のように、より微細化な加工を実現するためには、より高度のリソグラフィ技術を用いればよいわけであるが、かかるリソグラフィ技術の高度化は容易ではない。
【００１０】
本発明は、このような事情に鑑みてなされたもので、半導体装置の微細な加工が要せられる場合、例えば、加工の対象となる半導体集積回路パターンの最小寸法が、従来の光リソグラフィ技術で用いられてきた光の波長より短くなった場合においても、このような微細な加工を必ずしもより高度なリソグラフィ技術などを用いる必要なく、簡易な構成で形成できる半導体装置の製造方法を提供しようとするものである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法においては、上記目的を達成するため、
シリコンの酸化物または窒化物である被加工下地上にパターン状にレジストを形成し、該パターン状のレジストをマスクとして下地の加工を行う工程を有する半導体装置の製造方法において、
ＣＨＦ３またはＣ２Ｈ２Ｆ４ と希釈ガスとから成るガス系を用いて、
RF出力を５００Ｗ〜１０００Ｗの高出力に制御することにより、前記レジストには堆積物が付着し、前記下地には堆積物が付着しない堆積を行って、レジスト開口部の被加工下地上を除くレジスト側壁にのみ堆積物が成膜された構造を得、
この状態でエッチングを行うことにより被加工下地の加工を行う構成とした。
【００１２】
【作用】
本発明によれば、マスクとするパターン状のレジストにのみ堆積物を付着させるので、レジスト側壁に堆積物が形成され、その結果レジストの開口部（レジスト間の開口）が狭くなる。よって、このように開口部の狭くなったレジストをマスクに用いることにより、特に高度なリソグラフィ技術を用いなくても、従来より微細な加工が可能となる。
【００１３】
【実施例】
以下本発明の実施例について、具体的に説明する。但し当然のことではあるが、本発明は以下の実施例により限定を受けるものではない。
【００１４】
実施例１
この実施例は、本発明を、ＭＯＳ半導体デバイスに適用できる微細化・集積化したシリコン半導体装置に具体化したものである。
【００１５】
本発明では、従来技術より必ずしも高度なリソグラフィ技術を用いる必要なく、微細なコンタクト孔を形成する。
【００１６】
すなわち本実施例では、パターニングしたレジスト開口部側壁に堆積膜を形成することにより、従来と同様のリソグラフィ技術により、従来よりも微細な加工を実施するものである。本実施例の工程を示す図１ないし図３を参照する。
【００１７】
本実施例では、図１に示すように被加工下地２（ここでは絶縁膜層）上にパターン状にレジスト３を形成し、該パターン状のレジスト３をマスクとして下地の加工を行う際、レジスト３には堆積物６が付着し、下地２（絶縁膜層）には堆積物６が付着しないガス系を用いて、堆積を行う（図２）。
【００１８】
本実施例では、被加工下地をシリコンの酸化物または窒化物とすることができ、ここではＳｉＯ2 とした。
【００１９】
本実施例では、ガス系は少なくとも炭素とフッ素とを構成元素とするガス種（具体的にはＣＨＦ3 ）を含むものを用いた。
【００２０】
本実施例では、堆積時の雰囲気圧力を制御することにより、選択的に付着を行わせるようにした。
【００２１】
本実施例では、シリコン酸化物（またはシリコン窒化物でもよい）上にパターン状にレジスト３を形成し、該パターン状のレジストをマスクとして下地シリコン酸化物２（またはシリコン窒化物）の加工を行う工程を有する半導体装置の製造方法において、レジスト３には堆積物が付着し、前記下地シリコン酸化物３（またはシリコン窒化物）には堆積物が付着しない圧力下で少なくとも炭素とフッ素とを構成元素とするガス種を用いて堆積を行った。
【００２２】
更に詳細に本実施例を説明すると、次のとおりである。まず図１を参照して説明する。
【００２３】
半導体基板１であるここではシリコンウェハー上に、絶縁膜層２として、例えば二酸化珪素（ＳｉＯ2 ）を形成する。その上部に配線と電気的接続を行うためのコンタクト孔を形成するため、リソグラフィ法により、開口部４を有するパターン状のレジスト３を形成する。以上により図１の構造を得る。
【００２４】
その後、ＲＩＥ装置等を用いて、例えば下記の条件にて、レジスト側壁及びレジスト上のみに堆積物６を成膜する。
ガ ス ：ＣＨＦ3 ／Ａｒ＝２０／２００ｓｃｃｍ
圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ）
ＲＦ出力：２００Ｗ
【００２５】
上記ガス種を用いることにより、下地２である絶縁膜層には堆積物が付着せず、レジスト３にのみ堆積物６が付着して堆積膜となる堆積を実現できた。なお、堆積物は、炭素系ポリマー（その炭素はガス種及び／またはレジストに由来すると考えられる）を主成分とするものと推定される。
【００２６】
ここで、圧力は３０Ｐａとかなりの低圧にしたが、低圧にした方が、より狭い開口部４においても堆積物がレジスト側壁に付着するので、より微細な加工に適切だからである。
【００２７】
ここでは炭素とフッ素とを構成元素として少なくとも有するガス種であるＣＨＦ3 を用いて好結果を得るが、その他Ｃ2 Ｈ2 Ｆ4 等を用いることもできる。
【００２８】
前記ガス中のＡｒは希釈ガスであり、このＡｒの量は、堆積を進行させ得るように励起がなされる程度用いればよい。
【００２９】
本実施例において、この堆積膜（堆積物６）形成反応時、レジスト開口部４の絶縁膜層２上には堆積は成されず、ここには堆積膜は形成されない。これは、ＣＨＦ3 の分解物により、絶縁膜層２が若干エッチングされ、その時生じる酸素と堆積物が反応するためと考えられる。
【００３０】
このように、レジスト開口部４の絶縁膜層上を除く、レジスト側壁及びレジスト上のみに堆積物６が成膜されて図２の構造を得る。
【００３１】
前記堆積物６がレジスト３の側壁に成膜されたことにより、レジスト開口部４の径は小さくなる。この後、例えばＲＩＥ装置を用いて、下記の条件にて異方性エッチングを行うことにより、レジストパターニングした当初の開口部４の径より、更に微細な接続孔（コンタクト）孔７を形成することが可能となる（図３参照）。
【００３２】
ガ ス ：ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５０／２０／４００ｓｃｃｍ
圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ）
ＲＦ出力：１０００Ｗ
【００３３】
実施例２
本実施例では、レジストの側壁にのみ堆積物を付着させるようにした。特にここでは、堆積時の出力を制御することにより、レジストの側壁にのみ堆積物を付着させた。
【００３４】
すなわち本実施例は、堆積時の出力を制御することにより、レジストの側壁にのみ堆積物を付着させるフォトリソグラフィ工程を備えた半導体装置の製造方法として、本発明を具体化したものである。
【００３５】
ここでは、ＲＦ出力を５００Ｗ（実施例１では２００Ｗ）とすることにより、レジストの側壁にのみ、堆積物を付着させる構成にした。
【００３６】
あるいは、ＲＦ出力を１０００Ｗ程度の高出力にしても、同様のレジスト側壁にのみへの堆積物の成膜を実現できる。
【００３７】
実施例３，４
実施例１，２について、二酸化珪素（ＳｉＯ2 ）に代えてシリコンナイトライド（Ｓｉ3 Ｎ4 ）を絶縁膜層２として形成して、その他は同様に実施した。これにより、実施例１，２と同様の結果を得ることができた。
【発明の効果】
本発明によれば、半導体装置の微細な加工が要せられる場合、例えば、加工の対象となる半導体集積回路パターンの最小寸法が従来の光リソグラフィ技術で用いられてきた光の波長より短くなった場合においても、かかる微細な加工を必ずしもより高度なリソグラフィ技術などを用いる必要なく、簡易な構成で実現することができた。
【図面の簡単な説明】
【図１】 実施例１の工程を順に断面図で示すものである（１）。
【図２】 実施例１の工程を順に断面図で示すものである（２）。
【図３】 実施例１の工程を順に断面図で示すものである（３）。
【図４】 従来例の工程を順に断面図で示すものである（１）。
【図５】 従来例の工程を順に断面図で示すものである（２）。
【符号の説明】
１ 半導体基板（シリコンウェーハ）
２ 被加工下地（絶縁膜）
３ レジスト
４ レジストの開口部
５ 接続孔（コンタクトホール）
６ 堆積物
７ 接続孔（コンタクトホール）
Claims (1)
- シリコンの酸化物または窒化物である被加工下地上にパターン状にレジストを形成し、該パターン状のレジストをマスクとして下地の加工を行う工程を有する半導体装置の製造方法において、
ＣＨＦ３またはＣ２Ｈ２Ｆ４ と希釈ガスとから成るガス系を用いて、
RF出力を５００Ｗ〜１０００Ｗの高出力に制御することにより、前記レジストには堆積物が付着し、前記下地には堆積物が付着しない堆積を行って、レジスト開口部の被加工下地上を除くレジスト側壁にのみ堆積物が成膜された構造を得、
この状態でエッチングを行うことにより被加工下地の加工を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04058195A JP3685832B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04058195A JP3685832B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236506A JPH08236506A (ja) | 1996-09-13 |
| JP3685832B2 true JP3685832B2 (ja) | 2005-08-24 |
Family
ID=12584465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04058195A Expired - Fee Related JP3685832B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3685832B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
| US7250371B2 (en) * | 2003-08-26 | 2007-07-31 | Lam Research Corporation | Reduction of feature critical dimensions |
| US7790334B2 (en) * | 2005-01-27 | 2010-09-07 | Applied Materials, Inc. | Method for photomask plasma etching using a protected mask |
| US7309646B1 (en) * | 2006-10-10 | 2007-12-18 | Lam Research Corporation | De-fluoridation process |
| JP5191857B2 (ja) | 2008-10-08 | 2013-05-08 | 東京エレクトロン株式会社 | 基板処理方法，基板処理装置，記憶媒体 |
-
1995
- 1995-02-28 JP JP04058195A patent/JP3685832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236506A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6720132B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| KR101048009B1 (ko) | 기판 처리 방법 | |
| US7067235B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| US7105099B2 (en) | Method of reducing pattern pitch in integrated circuits | |
| JPH10172960A (ja) | アッシング方法 | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| US20070161255A1 (en) | Method for etching with hardmask | |
| US6465360B2 (en) | Method for fabricating an ultra small opening | |
| JP2001230233A (ja) | 半導体装置の製造方法 | |
| JP2000181082A (ja) | 半導体装置の製造方法 | |
| KR970077209A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| JP2006019496A (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| JPH11186230A (ja) | 半導体装置の製造方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| KR19980057105A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2003031486A (ja) | 微細レジストパターンの形成方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH0410535A (ja) | 残渣除去方法 | |
| JPH05303210A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |