JP3685724B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP3685724B2 JP3685724B2 JP2001060173A JP2001060173A JP3685724B2 JP 3685724 B2 JP3685724 B2 JP 3685724B2 JP 2001060173 A JP2001060173 A JP 2001060173A JP 2001060173 A JP2001060173 A JP 2001060173A JP 3685724 B2 JP3685724 B2 JP 3685724B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- insulating resin
- resin sheet
- electrode
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁樹脂シートおよび半導体装置の製造方法に関し、例えば、少なくとも表面に電極が形成された絶縁樹脂シートの作業性を向上し、この絶縁樹脂シートを支持基板として半導体素子を封止する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、ICパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のICパッケージとその実装概念が大きく変わろうとしている。例えば特開2000−133678号公報に述べられている。これは、絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置に関する技術である。
【0003】
図14〜図16は、フレキシブルシート50をインターポーザー基板として採用するものである。尚、各図の上に示す図面は、平面図、下に示す図面は、A−A線の断面図である。
【0004】
まず図14に示すフレキシブルシート50の上には、接着剤を介して銅箔パターン51が貼り合わされて用意されている。この銅箔パターン51は、実装される半導体素子がトランジスタ、ICにより、そのパターンが異なるが、一般には、ボンディングパッド51A、アイランド51Bが形成されている。また符号52は、フレキシブルシート50の裏面から電極を取り出すための開口部であり、前記銅箔パターン51が露出している。
【0005】
続いて、このフレキシブルシート50は、ダイボンダーに搬送され、図15の如く、半導体素子53が実装される。その後、このフレキシブルシート50は、ワイヤーボンダーに搬送され、ボンディングパッド51Aと半導体素子53のパッドが金属細線54で電気的に接続されている。
【0006】
最後に、図16の如く、フレキシブルシート50の表面に封止樹脂55が設けられて封止される。ここでは、ボンディングパッド51A、アイランド51B、半導体素子53および金属細線54を被覆するようにトランスファーモールドされる。その後、図16Bに示すように、半田や半田ボール等の接続手段56が設けられ、半田リフロー炉を通過することで開口部52を介してボンディングパッド51Aと融着した球状の半田56が形成される。しかもフレキシブルシート50には、半導体素子53がマトリックス状に形成されるため、図16の様にダイシングされ、個々に分離される。
【0007】
また図16Cに示す断面図は、フレキシブルシート50の両面に電極として51Aと51Dが形成されているものである。このフレキシブルシート50は、一般に、両面がパターニングされてメーカーから供給されている。
【0008】
【発明が解決しようとする課題】
前述した製造装置、例えばダイボンター、ワイヤーボンダー、トランスファーモールド装置、リフロー炉等に於いて、フレキシブルシート50が搬送されて、ステージまたはテーブルと言われる部分に装着されたものを図17に示す。
【0009】
しかしフレキシブルシート50のベースとなる絶縁樹脂の厚みは50μm程度と薄く、また表面に形成される銅箔パターン51の厚みも9〜35μmと薄いため、図18に示すように反ったりして搬送性が非常に悪く、また前述したステージやテーブルへの装着性が悪い欠点があった。これは、絶縁樹脂自身が非常に薄いために依る反り、銅箔パターン51と絶縁樹脂との熱膨張係数との差による反りが考えられる。特に堅い絶縁材料が、図18に示すように反っていると、上からの加圧で簡単に割れてしまう問題があった。
【0010】
また開口部52の部分は、モールドの際に上から加圧されるため、ボンディングパッド51Aの周辺を上に反らせる力が働き、ボンディングパッド51Aの接着性を悪化させることもあった。
【0011】
またフレキシブルシート50を構成する樹脂材料自身にフレキシブル性が無かったり、熱伝導性を高めるためにフィラーを混入すると、堅くなる。この状態でワイヤーボンダーでボンディングするとボンディング部分にクラックが入る場合がある。またトランスファーモールドの際も、金型が当接する部分でクラックが入る場合がある。これは図18に示すように反りがあるとより顕著に現れる。
【0012】
今まで説明したフレキシブルシート50は、裏面に電極が形成されないものであったが、図16Cに示すように、フレキシブルシート50の裏面にも電極51Dが形成される場合もある。この時、電極51Dが前記製造装置と当接したり、この製造装置間の搬送手段の搬送面と当接するため、電極51Dの裏面に損傷が発生する問題があった。この損傷が入ったままで電極として成るため、後に熱が加わったりすることにより電極51D自身にクラックが入る問題もあった。
【0013】
またフレキシブルシート50の裏面に電極51Dが設けられると、トランスファーモールドの際、ステージに面接触できない問題が発生する。この場合、前述したようにフレキシブルシート50が堅い材料で成ると、電極51Dが支点となり、電極51Dの周囲が下方に加圧されるため、フレキシブルシート50にクラックを発生させる問題があった。
【0014】
【課題を解決するための手段】
本発明は上記の課題に鑑みてなされ、第1に、表面に形成された第1の導電膜と、裏面の実質全面に設けられ、前記第1の導電膜よりも厚く形成された第2の導電膜と、前記第1の導電膜と前記第2の導電膜との間に設けられたシート状の絶縁樹脂とから成る絶縁樹脂シートで解決するものである。
【0015】
第1の導電膜は、実質全面が第1の導電膜で被覆されていても、またパターニングされていても、第2の導電膜が厚く形成されているため、絶縁樹脂シートとしてその反りに対して強くなり、搬送性を向上させることができる。
【0016】
第2に、前記第1の導電膜は、35μm以下で、第2の導電膜は、70μm以上であり、前記絶縁樹脂は、100μm以下であることで解決するものである。
【0017】
絶縁樹脂の厚みは、パッケージ全体の厚みを薄くするため、できる限り薄いことが望まれる。しかし第2の導電膜が、70μm以上と第1の導電膜よりも厚く形成されるため、反りを防止できる。
【0018】
第3に、前記絶縁樹脂は、ポリイミド樹脂またはエポキシ樹脂を主成分とすることで解決するものである。
【0019】
第4に、前記第1の導電膜は、パターニング加工領域の実質全面に設けられ、前記第2の導電膜は、少なくとも下金型の封止領域に対応する全面に形成されることで解決するものである。
【0020】
絶縁樹脂自体が堅いものでも、またフィラーが混入されて堅くなったものでも、両面が導電膜でカバーされている絶縁樹脂シートとなる。よってメーカーから供給され、製造装置に実装されるまでの間で発生するクラックが抑止できる。
【0021】
第5に、前記第1の導電膜は、半導体素子と電気的に接続するためにパターニングされ、前記第2の導電膜は、少なくとも下金型の封止領域に対応する全面に形成されることで解決するものである。
【0022】
この絶縁樹脂シートは、裏面は実質全面に渡り導電膜が厚く形成されるため、チップのダイボンディング、ワイヤーボンダー、半導体素子の封止のための支持基板として利用できる。しかも、絶縁樹脂材料自身が柔らかい場合、ワイヤーボンダー時のエネルギーを金属細線に伝えづらいが、裏面に導電膜が形成されるため、エネルギーの伝搬を向上できワイヤーボンディング性を向上できる。
【0023】
第6に、表面に形成された第1の導電膜と、裏面の実質全面に設けられ、前記第1の導電膜よりも厚く形成された第2の導電膜と、前記第1の導電膜と前記第2の導電膜との間に設けられたシート状の絶縁樹脂とを有する絶縁樹脂シートを用意し、
前記第1の導電膜を第1の電極または/および第1の配線に加工し、
前記第1の電極または/および第1の配線と電気的に接続した半導体素子を固着し、
前記絶縁樹脂シートを封止金型に搬送し、前記第2の導電膜を金型に当接して、前記半導体素子を封止し、
前記第2の導電膜をパターニングし、前記第1の電極または/および第1の配線と電気的に接続される第2の電極または/および第2の配線を形成することで解決するものである。
【0024】
導電膜が厚く形成されるため、絶縁樹脂シートのフラット性が維持でき、またトランスファーモールド装置の下金型と面で接触できるため、局部的な加圧が無くなりクラック発生を抑止することができる。同様にワイヤーボンダー時に加わるエネルギーは、第2の導電膜を採用することにより、金属細線につたわり易く成る。
【0025】
第7に、前記絶縁樹脂シートは、前記第1の導電膜が前記第1の電極または/および第1の配線に加工された状態で用意されることで解決するものである。
【0026】
第8に、第2の導電膜を70μm以上とし、前記絶縁樹脂シートの搬送性を高め、製造工程で取り扱い性を向上させた。
【0027】
第9に、前記封止の後、前記第2の導電膜を薄くして、前記第2の電極または/および第2の配線を形成することで解決するものである。
【0028】
第2の導電膜を薄くすることにより、第2の電極または/および第2の配線をファインパターンとすることができる。しかも第2の導電膜の裏面をエッチングしたり、研磨/研削することにより薄くできるため、各製造工程で受けた損傷の部分を取り除くことができる。特に、研磨/研削工程で薄くした場合、この工程での損傷が入る場合がある。この時は、再度ライトエッチングをすれば良い。
【0029】
第10に、表面に形成された第1の導電膜と、裏面の実質全面に形成された第2の導電膜とを有し、間には絶縁樹脂が設けられた絶縁樹脂シートであり、
前記第1の導電膜と前記第2の導電膜との間に設けられた少なくとも一層の第3の配線または/および第3の電極と、前記第3の配線または/第3の電極を絶縁する少なくとも2層の絶縁樹脂とを有し、前記第2の導電膜が前記第1の導電膜よりも厚く形成されることで解決するものである、
請求項1〜請求項9に於いて、絶縁樹脂シートは、表裏に電極が設けられているが、請求項10〜は、表裏電極の間にも電極や配線が設けられたものであり、一般には多層基板と言われるものである。
【0030】
この場合も、第2の導電膜が厚く形成されているため、絶縁樹脂シートとしてその反りに対して強くなり、搬送性を向上させることができる。
【0031】
第11に、前記第1の導電膜は、35μm以下で、第2の導電膜は、70μm以上であり、前記絶縁樹脂は、100μm以下であることで解決するものである。
【0032】
第12に、絶縁樹脂は、ポリイミド樹脂またはエポキシ樹脂を主成分とすることで解決するものである。
【0033】
第13に、前記第1の導電膜は、パターニング加工領域の実質全面に設けられ、前記第2の導電膜は、少なくとも下金型の封止領域に対応する部分に形成されることで解決するものである。
【0034】
第14に、前記第1の導電膜は、半導体素子と電気的に接続するためにパターニングされ、前記第2の導電膜は、少なくとも下金型の封止領域に対応する部分に形成されることで解決するものである。
【0035】
第15に、前記絶縁樹脂には、フィラーが混入されることで解決するものである。
【0036】
一般に、フィラーが混入されることにより、剛性が高まり、クラックが発生しやすくなる。しかし両面に導電膜が形成されることでクラックが発生しにくくなる。また裏面に第2の導電膜を厚く形成すれば、絶縁樹脂シート自体のフラット性が高まり、クラックの発生を防止できる。
【0037】
第16に、表面に形成された第1の導電膜と、裏面の実質全面に形成された第2の導電膜とを有し、間には絶縁樹脂が設けられ、前記第1の導電膜と前記第2の導電膜との間に設けられた少なくとも一層の第3の配線または/および第3の電極と、前記第3の配線または/および第3の電極を絶縁する少なくとも2層の絶縁樹脂とを有し、前記第2の導電膜が前記第1の導電膜よりも厚く形成された絶縁樹脂シートを用意し、
前記第1の導電膜を第1の電極または/および第1の配線に加工すると共に、前記第1の電極または/および第1の配線と前記第2の導電膜とを電気的に接続する接続部を形成し、
前記第1の電極または/および第1の配線と電気的に接続した半導体素子を固着し、
前記絶縁樹脂シートを封止金型に搬送し、前記第2の導電膜を金型に当接して、前記半導体素子を封止し、
前記第2の導電膜をパターニングし、前記第1の電極または/および第1の配線と電気的に接続される第2の電極または/および第2の配線を形成することで解決するものである。
【0038】
導電膜が厚く形成されるため、絶縁樹脂シートのフラット性が維持でき、またトランスファーモールド装置の下金型と面で接触できるため、局部的な加圧が無くなりクラック発生を抑止することができる。同様にワイヤーボンダー時に加わるエネルギーは、第2の導電膜を採用することにより、金属細線につたわり易く成る。
【0039】
第17に、前記絶縁樹脂シートは、前記第1の導電膜が前記第1の電極または/および第1の配線に加工された状態で用意することで解決するものである。
【0040】
第18に、第2の導電膜を70μm以上とし、前記絶縁樹脂シートの搬送性を高め、しかも絶縁樹脂シートの平坦性を維持することにより、製造工程の簡素化、歩留まり工場を可能とするものである。
【0041】
第19に、前記封止の後、前記第2の導電膜を薄くして、前記第2の電極または/および第2の配線を形成することで解決するものである。
【0042】
【発明の実施の形態】
絶縁樹脂シートを説明する第1の実施の形態
まず絶縁樹脂シートについて、図1および図2を参照して説明する。両図とも、表と裏に導電膜が形成されたものである。
【0043】
図1Aは、全体が絶縁樹脂シート1であり、中間には絶縁樹脂2が設けられている。この絶縁樹脂2の表には、第1の導電膜3が形成され、裏面には第2の導電膜4が形成される。また第1の導電膜3は、絶縁樹脂2の表面全域に形成されるものであり、後の工程によって、点線で示したボンディングパッド5、アイランド6および開口部7が形成されるものである。
【0044】
つまり絶縁樹脂シート1の表面は、実質全域に第1の導電膜3が形成され、裏面にも実質全域に第2の導電膜4が形成されるものである。また絶縁樹脂2の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、第1の導電膜3および第2の導電膜4は、好ましくは、Cuを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂2に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。貼着する際、糊を採用するため、全体の厚みは増加する。
【0045】
また絶縁樹脂シート1は、キャスティング法で形成されても良い。以下に簡単にその製造方法を述べる。まず平膜状の第1の導電膜の上に糊状のポリイミドを塗布し、また平膜状の第2の導電膜の上にも糊状のポリイミドを塗布する。そして両者のポリイミドを半硬化させた後に貼り合わせると絶縁樹脂シートができあがる。
【0046】
また第1の導電膜3は、絶縁樹脂シート1の全域でなくても良い。これを示すものが、図1Bである。ここには3つのパターンが形成されている。左のパターンは、パターン加工領域8Bと封止用の樹脂の注入孔、つまりゲート9を示す。また中央のパターンは、上金型と絶縁樹脂シート1との当接領域10を示す。ここで上金型は、第1の導電膜3と当接した方が、絶縁樹脂3に欠陥やクラックを与えない。よって少なくともパターン加工領域または当接領域を含めた樹脂封止領域に第1の導電膜3が形成されて、絶縁樹脂シート1として供給されても良い。尚、樹脂封止領域8Aを右側のパターンで示した。尚、本実施例では、下金型と絶縁樹脂シート1は、全域で面で接触している。よって第2の導電膜4は、絶縁樹脂2にクラック等の欠陥が発生しないように全面に形成される。しかし図1Bの右側のように、当接領域を含めた樹脂封止領域に第2の導電膜4が形成されて絶縁樹脂シート1として供給されても良い。
【0047】
どちらにしても、第1の導電膜3は、後の工程によりエッチングされ、図2の様なパターンが形成され、素子の実装、電気的接続、封止工程を経て半導体装置として完成する。尚、符号11は、ガイド孔である。
【0048】
絶縁樹脂シートを説明する第2の実施の形態
図2は、全体が絶縁樹脂シート1であり、絶縁樹脂2の裏面には、第1の実施の形態と同様に第2の導電膜4が全面に形成されている。しかし第1の導電膜は、前もってパターニングされ、ボンディングパッド5、アイランド6、開口部7が形成され絶縁樹脂シート1として供給されるものである。尚、ボンディングパッド5と第2の導電膜4は、電気的に接続されている。
【0049】
絶縁樹脂2の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また、第1の導電膜3および第2の導電膜4は、好ましくは、Cuを主材料とするもの、または公知のリードフレーム材等であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂2に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。貼着する際、糊を採用するため、全体の厚みは増加する。
【0050】
また具体的な絶縁樹脂シート1の一例を図1Bに示す。ここには3つのパターンが形成されている。左のパターンは、パターン加工領域8Aとゲート9を示す。また中央のパターンは、上金型と絶縁樹脂シート1との当接領域10、ボンディングパッド5、アイランド6を示す。つまり、第1の導電膜は、中央のパターンの様に、少なくとも第1の電極または/および第1の配線がエッチングにより形成されていればよい。前述したように、上金型は、第1の導電膜3と当接した方が、絶縁樹脂3に欠陥やクラックを与えない。よってこの当接領域もパターニングされた方が良い。尚、第2の導電膜は、第1の実施の形態と同様に、絶縁樹脂シート1の全面に形成されるが、右側のパターンのように少なくとも樹脂封止領域、または少なくとも当接領域10も含めた領域に形成されても良い。この封止領域8は、ダイボンディング、ワイヤーボンディング、トランスファーモールド時に外力が加わるところであるため、少なくともこの部分を含んだ領域に第2の導電膜4が形成されることが好ましい。
【0051】
この状態で、フレキシブルシートの製造メーカーから供給され、素子の実装、電気的接続、封止工程を経て半導体装置として完成する。
【0052】
第1の実施の形態も第2の実施の形態も、本発明の特徴とする所は、第2の導電膜4を第1の導電膜3よりも厚く形成するところにある。
【0053】
つまり第2の導電膜4を厚く形成することにより、絶縁樹脂シート1の平坦性を維持でき、後の工程の作業性を向上させ、絶縁樹脂2への欠陥、クラック等の誘発を防止することができる。更には、第2の導電膜4は、色々な工程を経るために傷が入ってしまう。しかし厚い第2の導電膜4全面を薄くしてからパターニングするため、この傷を取り除くことができる。また平坦性を維持しながら封止樹脂を硬化できるので、パケッジの裏面も平坦にでき、絶縁樹脂シート1の裏面に形成される電極もフラットに配置できる。よって、実装基板上の電極と絶縁樹脂シート裏面の電極とを当接でき、半田不良を防止することができる。更には、第2の導電膜4を薄くしてからパターニングすると、再度エッチングを減らせ、微細パターンが可能となる。
【0054】
具体的には、第1の導電膜3の厚さは、5〜35μm程度が好ましい。これは、エッチングにより第1のボンディングパッド5、アイランド6を形成するからである。ここでは、ボンディングパッド5、アイランド6を示したが、ICのパッド数が多くなれば成るほどファインパターンで形成する必要がある。また複数の半導体素子が平面的に実装される場合、半導体素子と受動素子を組み合わせてハイブリッドICを構成する場合等を考慮すると、アイランド、ボンディングパッド以外に配線も必用となる。この一例を図10〜図13に符号12で示した。つまり電極または配線等の少なくとも一つが選択されて、導電パターンが形成される。よってこの導電パターンが密に成れば成るほど、ファインパターンが必用となる。しかしエッチングにおいて、絶縁樹脂が完全に顔を出すまでフルエッチングすると、異方性でも等方性でも横方向にサイドエッチングが進む。これは、膜厚が厚ければ厚いほど顕著であり、膜厚が薄ければ薄いほどサイドエッチングが抑制されてファインパターンが可能となる。
【0055】
全実施の形態において、絶縁樹脂2は、ポリイミド樹脂、エポキシ樹脂等が好ましい。ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は、10μm〜100μm程度である。またシートとして形成する場合、市販のものは25μmが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Si、酸化アルミニウム、窒化Al、Siカーバイド、窒化ボロン等が考えられる。
【0056】
また第2の導電膜4の膜厚は、70μm〜200μm程度が良い。好ましくは、70〜125μm程度が良い。この厚みであれば、第1の導電膜3が5〜35μm程度であっても平坦性を維持できる。
【0057】
この様に、第2の導電膜4の膜厚を第1の導電膜3よりも厚く形成すれば、絶縁樹脂シート1の平坦性が維持できる。
【0058】
特に、ダイボンディング装置のテーブル、ワイヤーボンディング装置のテーブルおよびトランスファーモールド装置のステージに絶縁樹脂シートを配置した時にメリットを有する。
【0059】
以下にそのメリットを述べる。
まずダイボンディングの時のメリットを述べる。例えばSiの半導体素子の裏面には一般にはAuが被覆され、アイランド6の表面に形成されたAuと固着される。この時、約400度Cに加熱されて加圧される。そしてチップ裏面とアイランドのAuが融着すると同時にAuとSiの共晶が形成される。この時、第2の導電膜4が薄いと、この熱により反りが発生し、絶縁樹脂の表面に形成された電極、アイランドまたは配線に亀裂が形成される可能性がある。しかし第2の導電膜4自身が厚いために、反りを抑制でき、この亀裂も防止できる。また第2の導電膜4が厚ければ、ヒートシンクとしての機能も高まる。つまり絶縁樹脂2に加わる熱を第2の導電膜4が吸収するため、絶縁樹脂自体の劣化も防止でき、更にはダイボンディングのテーブルが金属等で成れば、外部にその熱を放出することも可能となる。
【0060】
続いて、ワイヤーボンデインクの時のメリットについて述べる。一般にAu線のワイヤーボンディングの際は、250度C〜300度Cに加熱される。この時、第2の導電膜が薄いと、絶縁樹脂シート1が反り、この状態でボンディングヘッドを介して絶縁樹脂シートが加圧される。よって、亀裂の発生する可能性がある。これは、絶縁樹脂にフィラーが混入されると、材料自体が堅くなり柔軟性を失うため、より顕著に現れる。また樹脂は金属から比べると柔らかいので、AuやAlのボンディングでは、加圧や超音波のエネルギーが伝わりづらい。しかし第2の導電膜4自体が厚く形成されることでこれらの問題を解決することができる。
【0061】
最後に、トランスファーモールド時のメリットを述べる。例えば図5の様に、絶縁樹脂で封止した後、樹脂は冷却される。この時、絶縁樹脂と導電膜の熱膨張係数の違いにより、収縮率に差が出て、半導体装置全体が反る。しかし第2の導電膜4自体が厚く形成されることにより、完全に室温に戻るまで、パッケージ全体の平坦性を維持することができる。特に、絶縁樹脂シート1の裏面に形成される電極は、反りにより、同一平面内に位置できなくなる。この状態で、実装基板に配置すると、実装基板上の電極と半導体装置裏面の電極に隙間を発生し、半田不良等を発生する。本発明では、第2の導電膜4が厚く形成されるため、これらの問題も防止できる。
【0062】
また第2の導電膜4は、前述したテーブルやステージに当接されたり、搬送装置で擦られたりする。よってたくさんの傷が発生する。しかし第2の導電膜4を電極として活用する場合、しかもファインパターンを形成する場合、第2の導電膜4全体を35μm以下にエッチング、研磨または研削し、第2の導電膜4を薄くする。特にエッチングの場合、この損傷を取り除くことができる。また研磨、研削をすると、この工程により傷が入るが、この後、ライトエッチングをすることにより取り除くことができる。
【0063】
以上述べたように、第2の導電膜4を第1の導電膜よりも厚くすることにより、絶縁樹脂シートとしての色々なメリットが生まれ、しかもこの絶縁樹脂シートを採用した半導体装置に於いても優れた効果を発生する。
【0064】
また実施の形態として述べないが、図1または図2に於いて、第1の導電膜3と第2の導電膜との間に少なくとも一層の導電膜を設けても良い。一般的に多層基板と言われているものである。この場合、絶縁樹脂は、少なくとも2層となる。現在、4層、5層のメタル配線が形成されたフレキシブルシートは、商品化されている。よってそのスルーホールの形成方法等は、省略する。この場合でも、裏面に厚い導電膜を形成することにより、前述したようなメリットが発生する。
【0065】
絶縁樹脂シートを使った半導体装置の製造方法を説明する第3の実施の形態
図3〜図7、図8〜図9に於いて、絶縁樹脂シート1を使った半導体装置の製造方法を説明する。尚、(A)で示す図は、平面図であり、(B)で示す図は、A−A線に於ける断面図である。
【0066】
まず図1に示すように絶縁樹脂シート1が用意される。この絶縁樹脂シート1の裏面は、第2の導電膜4が全面に形成され、表面には第1の導電膜3が全面に形成されて用意される。
【0067】
続いて、開口部7に対応する部分だけ取り除かれたホトレジストを全面に形成する。そしてこのホトレジストを介して第1の導電膜3をエッチングする。尚、第1の導電膜3、第2の導電膜4は、両者共にCuを主材料とするものである。従ってエッチング液は、塩化第2鉄または塩化第2銅である。尚、開口部の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは50μm程度である。またエッチングの際に、第2の導電膜4は、接着性のシート等でカバーした方がよい。しかし第2の導電膜4自体が十分に厚く、エッチング後にも、平坦性が維持できる膜厚であれば、シートでカバーすることもない。
【0068】
また、導電膜として、Al、Fe、Fe−Ni、公知のリードフレーム材等でも良い。ただし、第2の導電膜4は、樹脂封止し熱硬化するまで平坦性を維持できる厚みであることが大切である。尚、作業性が考慮され、絶縁樹脂シートの両側には、ガイド孔が設けられている。(以上図3を参照)
続いて、前記ホトレジストを取り除いた後、第1の導電膜3をマスクにして、レーザーにより開口部7の真下の絶縁樹脂2を取り除き、開口部7の底に第2の導電膜4を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモン等でウェットエッチングし、この残査を取り除く。
【0069】
続いて、開口部7を介して第2の導電膜4と第1の導電膜3が電気的に導通するようにメッキを行う。一般には、無電解メッキと電解メッキの両方を行う。ここでは、無電解メッキにより約2μmのCuを少なくとも開口部の全面に形成する。これにより第1の導電膜3と第2の導電膜4が電気的に導通するため、再度この導電膜3,4を電極にして電解メッキを行い、約20μmのCuをメッキする。これにより、開口部7は、Cuで埋め込まれる。尚、商品名でエバラユージライトというメッキ液を採用すると、開口部のみを選択的に埋め込むことも可能である。またメッキ膜は、ここではCuを採用したが、Au、Ag、Pd等を採用しても良い。またマスクを使用して部分メッキをしても良い。図4では、無電解メッキ膜と電解メッキ膜が一体で図示され、符号13で示されている。
【0070】
尚、ボンディング性や半田付け性が考慮され、ボンディングパッド5、アイランド6には、Au、Ag等の膜が形成される。
【0071】
続いて、第1の導電膜3にホトレジストを形成し、ボンディングパッド5、アイランド6および金型当接領域10の上にホトレジストが残るようにパターニングする。尚、図12、図13に示すように配線12が形成される場合は、この配線の上にもホトレジストが形成される。そしてこのホトレジストをエッチングマスクとして、第1の導電膜3をパターニングし、ボンディングパッド5、アイランド6、当接領域10を形成する。
【0072】
続いて、絶縁樹脂シートを搬送してダイボンディング装置のテーブルに装着する。第2の導電膜4は、膜厚が厚く形成されるため、テーブルと実質面で接触される。ここでテーブルが約400度Cに成り、半導体素子14とアイランド6が固着される。例えば、アイランド6の表面にAuが形成され、半導体素子14の裏面にAuが形成されるとこの温度で共晶結合が可能となる。またアイランド6の上にAgが形成される場合は、一般的には半田等のロウ材が採用されて固着される。
【0073】
本工程では、絶縁樹脂シート1に400度Cの熱が加わるので、一般の絶縁樹脂シートでは、反りが発生する事がある。この現象は、絶縁樹脂の劣化、ダイボンディング性の低下をもたらす。しかし第2の導電膜4が厚いため、その反りを防止することが可能となる。また第2の導電膜が厚いため、ヒートシンクとして作用し、絶縁樹脂の劣化も防止できる。尚、ここで、半導体素子は、フェイスダウンで実装されても良い。この場合、半導体素子の表面には、半田ボールやバンプが設けられる。そして絶縁樹脂シート1の表面には、半田ボールの位置に対応した部分に電極が設けられ、両者が固着される。またアイランド6は、省略されるが、放熱用の電極として、半導体素子と絶縁された状態で残しておいても良い。
【0074】
続いて、この絶縁樹脂シート1は、ワイヤーボンダーに移送され、ボンダーのテーブルに設置される。この時も、第2の導電膜4が厚いことで、テーブルと絶縁樹脂シート1は、実質的に面で接触されることになる。金属細線15として、Auが採用される場合、250度C〜300度Cに加熱される。またAl線に依る接続では、常温で超音波が加えられる。
【0075】
この際も、絶縁樹脂シート1には、反りの発生が抑制されるので、ボンディング時の衝撃によるクラックを抑制することができる。またAu、Alの金属細線15を採用する場合、ボンディングパッド5の表面には、AuまたはAgが最表面に形成される。(以上図4を参照)
続いて、絶縁樹脂シート1は、モールド装置へと搬送され、ステージに実装される。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。この場合、図17に示すトランスファーモールド装置100に実装され、封止樹脂16が熱で溶融されてモールドされる。図17に於いて、100Aが下金型、100Bが上金型、101が封止領域であり、キャビティと一般には言われている。また102は、ガイド孔11を通過するガイドピンで、103がポット、104がランナーである。
【0076】
図のように少なくとも樹脂封止領域に対応する下金型は、フラットであるため、絶縁樹脂シート1は、フラットで当接される必要がある。つまりキャビティ101の中に高温の溶融した樹脂16が注入され、その後室温にまで冷却されて硬化される。しかしモールド体を金型から取り出した際、封止樹脂16の収縮は、完全に終了していないのが一般的である。そのため、封止樹脂16の収縮が完全に完了するまで、第2の導電膜4によってパッケージの平坦性を維持している。
【0077】
特に、第2の導電膜4は、後に半導体装置の裏面電極として加工され、この複数の電極が実質同一面内に配置できることになる。(以上図5を参照)
続いて、絶縁樹脂シート1は、エッチング装置へ搬送され、まず第2の導電膜4全体が35μm以下に薄くなるまでエッチングされる。これにより、今まで、第2の導電膜4に発生した傷は取り除かれる。尚、残った第2の導電膜4の膜厚は、パターンの緻密度に左右される。尚、研磨、研削により削っても良い。しかし、最後にこの工程で発生した傷を取り除くためにライトエッチングを施した方が良い。また最近では、ウェハの平坦化を目的としてCMP(Chemical Mechanical Polishing)が採用されている。本願に於いてもこの方法が採用できる。
【0078】
そして、薄くなった第2の導電膜4がパターニングされる。これもホトレジストを採用したホトリソグラフィで実現できる。ここでは、図6Aに示すように、ボンディングパッド5に対応した位置に第2の電極16Aが形成され、半田ボール形成位置には第2の電極16Bが形成され、両者を一体でつなぐ配線12が設けられる。例えば、BGA等で採用される再配線パターンと同じものである。第2の導電膜4が薄く形成されるため、このパターンはファインで実現できる。
【0079】
更に、封止樹脂16を支持基板として、絶縁樹脂シート1の裏面には、例えば半田レジスト等の絶縁性樹脂18が被覆され、第2の電極16Bの部分が開口され、半田17が設けられる。尚、半田ボールを載置し、溶融しても良い。
【0080】
最後に、半導体装置となる1ユニットがマトリックス状に形成されているため、個々に分離される。方法としてはダイシング、カット等が考えられる。(以上図6を参照)
図7は、図6の変形例である。ここでは、第2の導電膜4は、全て取り除かれている。そして絶縁樹脂2から露出しているメッキ膜13に半田ボール17が固着されているものである。
【0081】
図8〜図9に示すものは、半導体素子14をフェイスダウンで実装するものである。
【0082】
絶縁樹脂2の表面に、電極19、ランド状の放熱用電極20または配線等が形成されるが、ここまでの工程は、図4までの説明と同じであるので省略をする。
【0083】
そして絶縁樹脂2の表面にパターンが形成された後、半導体素子14が実装される。半導体素子14のパッドには、半田ボールまたはバンプ等の接続手段21が形成され、第1の電極19と電気的に接続される。尚、放熱用の電極20は、省略されても良い。(以上図8を参照)
続いて、絶縁樹脂シート1は、トランスファーモールド装置に移送され、封止樹脂16で封止される。尚、半導体素子14と絶縁樹脂シート1との隙間が非常に狭く、封止樹脂16が浸入しにくい場合は、粘度の小さいアンダーフィル22を間に浸透した後にモールドされてもよい。(以上図9を参照)
その後は、図6や、図7で説明したように、第2の導電膜4を薄くし、パターニングし、半田等を形成した後に、半導体装置として個々に分離される。
【0084】
半導体装置を説明する第4の実施の形態
続いて図10を参照して本発明の絶縁樹脂シートを採用した半導体装置について説明する。尚図10Aは、半導体装置の平面図、図10Bは、A−A線の断面図、図10Cは、B−B線の断面図である。
【0085】
第3の実施の形態までの説明から判るように、本実施の形態も絶縁樹脂シートの裏面に形成される第2の導電膜が厚く形成されて絶縁樹脂シートとして供給され、これを支持基板として活用し、半導体素子14の固着、アンダーフィルの充填、そして封止樹脂をトランスファーモールドして形成したものである。
【0086】
本半導体素子は、パッド数が200ピン以上と多く、素子数も非常に多いICである。例えば図4では、ボンディングパッド5を半導体素子の周りに形成できている。しかし200ピン以上となると、ボンディングパッドのサイズに限界があり、最小サイズにしてもボンディングパッドがリング状に配置できないものがある。
【0087】
図10は、半導体素子上のパッドに半田やバンプが形成され、これらが絶縁樹脂の表面に形成された第1の電極と接続されるものである。
【0088】
一つ目の第1の電極30は、半導体素子31のバンプと接続され、絶縁樹脂32の表面に沿って第1の配線33を介して外側に延在され、第1の電極34と接続される。そしてこの第1の電極34に設けられたバイアホール35を介して絶縁樹脂の裏面に設けられた第2の電極36と接続されている。
【0089】
二つ目の第1の電極37は、半導体素子31のバンプと接続され、第1の電極37の裏面に形成されたバイアホール35を介して絶縁樹脂32の裏面に形成された第2の電極38と電気的に接続され、そこから第2の配線39を介して内側に延在され、そこで第2の電極40と電気的に接続されている。
【0090】
本構造は、ピン数が多いため、再配線33、39を活用し、絶縁樹脂32の裏面に形成される第2の電極36、40を分散させている。つまりパッケージの裏面に200以上の電極が分散されているわけである。
【0091】
本発明の特徴である絶縁樹脂シートの裏面に形成された厚い第2の導電膜の活用により、パッケージの裏面がフラットに形成される。これは、この第1の電極36、40を実質的に一平面内に配置することになる。よってこの半導体装置を実装基板に実装しても、実装基板側に配置された電極と面で当接でき、接続不良をなくすことができる。
【0092】
半導体装置を説明する第5の実施の形態
続いて図11を参照して本発明の絶縁樹脂シートを採用した半導体装置について説明する。尚図11Aは、半導体装置の平面図、図11は、A−A線の断面図、図11Cは、B−B線の断面図である。
【0093】
本発明は、第4の実施の形態に於いて、封止樹脂41を省略したものである。どちらかといえば、絶縁樹脂シートに半導体素子31を実装したら、上から封止樹脂をポッテイングしたり、アンダーフィル材42だけですましたものである。この場合、封止樹脂の硬化の際に発生する樹脂収縮が無くなるため、全体の反りを抑制できるものである。
【0094】
尚、封止樹脂を無くした事以外は、前実施の形態と同じであるので、これ以上の説明は、省略する。
【0095】
半導体装置を説明する第6の実施の形態
続いて図12を参照して本発明の絶縁樹脂シートを採用した半導体装置について説明する。尚図12Aは、半導体装置の平面図、図12Bは、A−A線の断面図、図12Cは、B−B線の断面図である。
【0096】
本発明は、半導体素子や受動素子が少なくとも2つ実装され、この複数の素子が第1の配線や第2の配線を介して電気的に接続されるものである。
【0097】
絶縁樹脂32の表面に、配線を形成すると交差する部分が発生するため、点線で示した様に、絶縁樹脂32の裏面に第2の配線43を設けてクロスオーバーを実現したものである。
【0098】
本発明の特徴は、第2の導電膜を厚く形成することにより、パッケージ裏面のフラット性を高めると同時に、色々な製造工程への搬送性、取り扱い性を容易にするものである。
【0099】
しかし第2の導電膜自体は、最終的に膜厚を薄くしてから、第2の電極、第2の配線としてパターニングできる。つまり2層配線が実現できるため、このようなクロスオーバーが実現できるわけである。
【0100】
全実施の形態に応用できることであるが、第1の導電膜と第2の導電膜の間に更に銅箔パターンを加えた、3層以上のパターンにより、更に複雑な回路を実現できる。
【0101】
ここでは、半導体素子44、45が2つで実装されているが、半導体素子以外にチップ抵抗、チップコンデンサ等の受動素子を実装することにより、いわゆるハイブリッド回路が1パッケージで実現できるものである。
【0102】
これらは、素子が1つ実装されるのと大きく異なる点がある。つまり平面的な実装面積が増大することである。つまり本発明の一つのテーマでもあるパッケージの反りが大きく問題となってくるわけである。しかし第2の導電膜自体が厚く形成されれば、封止樹脂が完全に収縮するまで第2の導電膜でその平坦性を維持できる。よって、パッケージの裏面に位置する第2の電極が一平面内に配置されることになり、実装基板への実装性が向上され、歩留まりの向上を実現できる。
【0103】
半導体装置を説明する第7の実施の形態
続いて図13を参照して本発明の絶縁樹脂シートを採用した半導体装置について説明する。尚図13Aは、半導体装置の平面図、図13Bは、A−A線の断面図、図13Cは、B−B線の断面図である。
【0104】
本発明は、第6の実施の形態に於いて、封止樹脂を省略したものである。どちらかといえば、支持基板に半導体素子を実装したら、上から封止樹脂をポッテイングしたり、アンダーフィル材だけですましたものである。この場合、封止樹脂の硬化の際に発生する樹脂収縮が無くなるため、全体の反りを抑制できるものである。
【0105】
尚、封止樹脂を無くした事以外は、前実施の形態と同じであるので、これ以上の説明は、省略する。
【0106】
【発明の効果】
以上説明したように、第2の導電膜が厚く形成されているため、絶縁樹脂シートとして反りに対して強くなり、搬送性を向上させることができる。
【0107】
また、絶縁樹脂自体が堅いものでも、またフィラーが混入されて堅くなったものでも、両面が導電膜でカバーされている絶縁樹脂シートとなる。よってメーカーから供給され、製造装置に実装されるまでの間で発生するクラックが抑止できる。
【0108】
また、絶縁樹脂シートは、裏面は実質全面に渡り導電膜が厚く形成されるため、チップのダイボンディング、ワイヤーボンダー、半導体素子の封止のための支持基板として利用できる。しかも、絶縁樹脂材料自身が柔らかい場合、ワイヤーボンダー時のエネルギーを金属細線に伝えづらいが、裏面に導電膜が形成されるため、エネルギーの伝搬を向上できワイヤーボンディング性を向上できる。
【0109】
更には、第2の導電膜を薄くすることにより、第2の電極または/および第2の配線をファインパターンとすることができる。しかも第2の導電膜の裏面をエッチングしたり、研磨/研削することにより薄くできるため、各製造工程で受けた損傷の部分を取り除くことができる。
【0110】
最後に、絶縁樹脂にフィラーが混入されると、剛性が高まり、クラックが発生しやすくなる。しかし両面に導電膜が形成されることでクラックが発生しにくくなる。また裏面に第2の導電膜を厚く形成すれば、絶縁樹脂シート自体のフラット性が高まり、よりクラックの発生を防止できる。
【図面の簡単な説明】
【図1】 本発明の絶縁樹脂シートを説明する図である。
【図2】 本発明の絶縁樹脂シートを説明する図である。
【図3】 本発明の半導体装置の製造方法を説明する図である。
【図4】 本発明の半導体装置の製造方法を説明する図である。
【図5】 本発明の半導体装置の製造方法を説明する図である。
【図6】 本発明の半導体装置の製造方法を説明する図である。
【図7】 本発明の半導体装置の製造方法を説明する図である。
【図8】 本発明の半導体装置の製造方法を説明する図である。
【図9】 本発明の半導体装置の製造方法を説明する図である。
【図10】 本発明の半導体装置を説明する図である。
【図11】 本発明の半導体装置を説明する図である。
【図12】 本発明の半導体装置を説明する図である。
【図13】 本発明の半導体装置を説明する図である。
【図14】 従来の半導体装置の製造方法を説明する図である。
【図15】 従来の半導体装置の製造方法を説明する図である。
【図16】 従来の半導体装置の製造方法を説明する図である。
【図17】 トランスファーモールド装置を説明する図である。
【図18】 従来のフレキシブルシートを説明する図である。
【符号の説明】
1 絶縁樹脂シート
2 絶縁樹脂
3 第1の導電膜
4 第2の導電膜
5 ボンディングパッド
6 アイランド
7 開口部
8 樹脂封止領域
9 ゲート
10 当接領域
11 ガイド孔
12 配線
13 メッキ膜
14 半導体素子
15 金属細線
16 封止樹脂
17 半田
Claims (7)
- 第1の導電配線層と、絶縁層を介して積層されて前記第1の導電配線層と電気的に接続された下層の第2の導電配線層と、前記第1の導電配線層と電気的に接続された複数個の回路素子と、前記回路素子および前記第1の導電配線層を封止する封止樹脂とを具備し、前記第1の導電配線層から成る第1の配線部を介して前記回路素子同士が内部で電気的に接続される回路装置に於いて、
前記第2の導電配線層は、厚い導電膜を全面的にエッチングして薄くした後にパターニングされることにより形成されることを特徴とする回路装置。 - 前記回路素子として複数個の半導体素子が採用され、
前記第1の配線部を介して、前記半導体素子同士が電気的に接続されることを特徴とする請求項1記載の回路装置。 - 前記回路素子として、フェイスダウンで実装される半導体素子を採用することを特徴とする請求項1記載の回路装置。
- 前記第2の導電配線層の裏面には接続端子が形成されることを特徴とする請求項1記載の回路装置。
- 前記接続端子が形成される箇所を除いた領域の前記第2の導電配線層は、被覆樹脂により被覆されることを特徴とする請求項4記載の回路装置。
- 前記第2の導電配線層から成る第2の配線部が形成され、
前記第1の配線部と前記第2の配線部とは交差することを特徴とする請求項1記載の回路装置。 - 前記回路素子として、能動素子および受動素子の両方を採用し、
前記配線部を介して前記能動素子と前記受動素子とを電気的に接続することを特徴とする請求項1記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060173A JP3685724B2 (ja) | 2001-03-05 | 2001-03-05 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060173A JP3685724B2 (ja) | 2001-03-05 | 2001-03-05 | 回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004235834A Division JP2005005730A (ja) | 2004-08-13 | 2004-08-13 | 回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261191A JP2002261191A (ja) | 2002-09-13 |
JP3685724B2 true JP3685724B2 (ja) | 2005-08-24 |
Family
ID=18919629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001060173A Expired - Fee Related JP3685724B2 (ja) | 2001-03-05 | 2001-03-05 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3685724B2 (ja) |
-
2001
- 2001-03-05 JP JP2001060173A patent/JP3685724B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002261191A (ja) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4367892B2 (ja) | 超小型電子パッケージ製造のための材料適用プロセス | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
TWI384630B (zh) | 製造電子部件封裝結構之方法 | |
TWI476888B (zh) | 嵌埋穿孔中介層之封裝基板及其製法 | |
KR100609334B1 (ko) | 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법 | |
JP4052915B2 (ja) | 回路装置の製造方法 | |
KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
JP3920195B2 (ja) | 電子部品実装構造及びその製造方法 | |
KR100658023B1 (ko) | 회로 장치의 제조 방법 | |
US6664138B2 (en) | Method for fabricating a circuit device | |
US6720209B2 (en) | Method for fabricating a circuit device | |
US7141509B2 (en) | Method for fabricating a circuit device | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
JP2003007922A (ja) | 回路装置の製造方法 | |
JP2005026363A (ja) | 半導体装置とその製造方法 | |
KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
JP3685724B2 (ja) | 回路装置 | |
JP4321758B2 (ja) | 半導体装置 | |
JP2005005730A (ja) | 回路装置の製造方法 | |
WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 | |
JP4073294B2 (ja) | 回路装置の製造方法 | |
JP4413206B2 (ja) | 半導体装置およびその製造方法 | |
JP2007266643A (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |