JP3683092B2 - 拡散信号に対する相関処理の同期追従回路 - Google Patents
拡散信号に対する相関処理の同期追従回路 Download PDFInfo
- Publication number
- JP3683092B2 JP3683092B2 JP2868798A JP2868798A JP3683092B2 JP 3683092 B2 JP3683092 B2 JP 3683092B2 JP 2868798 A JP2868798 A JP 2868798A JP 2868798 A JP2868798 A JP 2868798A JP 3683092 B2 JP3683092 B2 JP 3683092B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- correlator
- chip
- signal
- tracking circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スペクトル拡散通信システム及びＣＤＭＡ（Code Division Multiplex Access）システムに関し、より詳細には、当該システムを構成する受信機における同期追従回路に関するものである。
【０００２】
【従来の技術】
スペクトル拡散通信及びスペクトル拡散通信技術を利用したＣＤＭＡシステムは、マルチパスフェージングに強い、データの高速化が可能、通信品質が良好、周波数利用効率が良いため、次世代の移動通信及びマルチメディア無線通信に有望な通信方式である。
スペクトル拡散通信は、送信側において伝送すべき信号の帯域幅よりもはるかに広い帯域に拡散して送信する。一方、受信側ではスペクトル拡散された信号を元の信号帯域幅に復元する機能が要求される。
【０００３】
この元の信号帯域幅に復元する動作は逆拡散と呼ばれ、逆拡散はマッチドフィルタによる手法及びスライディング相関による手法が知られている。特に、スライディング相関手法は構成が容易なため、広く使用されている。
スライディング相関により初期同期機能が実行され、それに引き続く同期追従又は同期保持の動作により同期が完了する。同期追従機能はスペクトル拡散通信技術の最も重要な機能の一つである。
【０００４】
従来、この同期追従技術としては、遅延ロックループ（ＤＬＬ；Delay Locked Loop）を用いた同期追従回路がある（例えば、文献：池上文夫他著“ディジタル移動通信技術”、初版１９９８年２月２５日発行、日本工業技術センター、ｐｐ．１２７〜１２８、参照）。
従来技術として例示されるＤＬＬを用いた同期追従回路の構成を図８に示す。
ＤＬＬでは、基準位相からΔだけ位相の進んだ拡散符号系列Ｅコード（Early Code）とΔだけ位相の遅れた拡散符号系列Ｌコード（Late Code）とをそれぞれ入力とする同じ機能をもつ２つの相関器１０，１１が用いられる。
【０００５】
拡散符号系列の自己相関関数は三角形状になるため、受信信号とＥコード及びＬコードとの相関出力はそれぞれ図９の（Ａ），図９の（Ｂ）のように、また、この２つの出力の差（以下、フィードバック制御信号と呼ぶ）は、図９の（Ｃ）のようになる。図９で横軸は受信信号の位相と基準位相の位相ずれεである。
比較器１２で２つの相関器１０，１１の差として出力されるフィードバック制御信号はループフィルタ１３でろ波された後、電圧制御オシレータ（ＶＣＯ）１４に入力されて拡散符号系列発生器１５の位相を制御する。
フィードバック制御信号は、基準位相が遅れている時は位相を進めるようにＶＣＯ１４を駆動し、基準位相が進んでいる時は送らせるようにＶＣＯ１４を駆動する。この追従動作を続けることにより、ＤＬＬはε＝０の点にロックし符号系列の同期を維持する。
【０００６】
また、ＤＬＬの動作を説明するより詳細な回路構成を図１０に示す。この回路構成は、文献：横山光雄著“スペクトル拡散通信システム”科学技術出版社、ｐｐ．２９０〜３００に記載，説明がされている。
図１０に示すように、ベースバンド入力受信信号は拡散符号系列発生器としてのｎ段シフトレジスタ１５1に保持されているＥコード及びＬコードとそれぞれEarly（進相）相関器としての乗算器１１1，Late（遅相）相関器としての乗算器１０1で演算され、得たそれぞれの演算結果の差分が比較器１２で取られる。この差信号をループフィルタ１３により積分しＶＣＯ１４を通して位相制御信号を生成している。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記図８及び図１０の回路構成では、ＶＣＯを含んでいるためループフィルタの構成が複雑になり、また、すべてをデジタルで構成できないという問題があった。この発明は、こうした従来技術における問題点に鑑みてなされたもので、ＶＣＯを使わずに、また、簡単な構成のループフィルタを使用したデジタルの同期追従回路を提供することをその解決すべき課題とするものである。
【０００８】
【課題を解決するための手段】
本発明による同期追従回路は、受信ベースバンド信号に対して基準位相からΔチップ位相の進んだ位置での逆拡散を行いシンボルごとに相関値を出力するEarly（進相）相関器と、該デジタル信号に対して基準位相からΔチップ位相の遅れた位置での逆拡散を行いシンボルごとに相関値を出力するLate（遅相）相関器と、該Early相関器から出力される相関値と該Late相関器から出力される相関値の比較を行う比較器と、該比較器からの出力信号からチップクロック（ＣＬＫ）位相の制御を行うループフィルタと、該ループフィルタの制御信号からチップＣＬＫ位相の制御を行うチップＣＬＫ位相調整器と、該チップＣＬＫ位相調整器から出力されるチップＣＬＫから基準位相に対して±Δチップ位相をずらしたそれぞれの拡散符号を生成する拡散符号発生器とを備える。
【０００９】
本発明によれば、ＶＣＯを使用せずに、チップレートのＮ倍の周波数のＣＬＫ発生器とチップＣＬＫ位相調整器を用い、チップＣＬＫ位相調整器において、基準位相に対して位相が進んでいると判断されたらチップＣＬＫの位相を１／Ｎチップ進め、また、位相が遅いと判断されたらチップＣＬＫの位相を１／Ｎチップ遅らせるというようにデジタル的に制御を行う。これにより、従来のＶＣＯを使用した同期追従回路による場合には、アナログまたは、複雑な回路がループフィルタに必要となっていたが、簡単な回路のループフィルタを使用した同期追従回路を構成することができる。
【００１０】
そして、各請求項の発明は、下記の技術手段を構成する。
請求項１の発明は、受信したスペクトル拡散信号から抽出し得たベースバンドデジタル信号に対して基準位相からΔだけ位相を進めた位置で逆拡散を行い、相関値を出力する第１の相関器と、前記ベースバンドデジタル信号に対して基準位相からΔだけ位相を遅らせた位置で逆拡散を行い、相関値を出力する第２の相関器と、前記第１の相関器から出力される相関値と前記第２の相関器から出力される相関値との比較を行う比較器と、該比較器の出力信号にもとづきチップクロックの位相の制御動作を行うための制御動作信号を発生するループフィルタと、該ループフィルタから出力される制御動作信号によりチップクロックの位相を制御するチップクロック位相調整器と、該チップクロック位相調整器から出力されるチップクロックに従い基準位相に対して±Δだけ位相をずらした拡散符号を前記第１の相関器および第２の相関器それぞれに用いる拡散符号として生成する拡散符号発生器とを備えたスペクトル拡散信号に対する相関処理の同期追従回路であって、前記チップクロック位相調整器は、前記ベースバンドデジタル信号が拡散符号のチップレートのＮ倍の周波数で抽出される場合に、１／Ｎチップを変化量単位としてチップクロックの位相Δを制御し、前記比較器は、比較結果を２値信号として生成することを特徴としたものである。
【００１１】
請求項２の発明は、請求項１の発明おいて、前記第１の相関器および第２の相関器は、それぞれ拡散符号のチップレートのＮ倍の周波数で抽出される前記ベースバンドデジタル信号のサンプルの一部を用いて逆拡散を行うことを特徴としたものである。
【００１２】
請求項３の発明は、請求項１又は２の発明において、前記第１の相関器および第２の相関器は、それぞれ逆拡散を行い得た値の所定期間の積分値としてその相関値を出力することを特徴としたものである。
【００１３】
請求項４の発明は、請求項３の発明において、前記第１の相関器および前記第２の相関器それぞれにおいて、積分値を求める前記所定期間をシンボル周期の整数倍の期間としたことを特徴としたものである。
【００１４】
請求項５の発明は、請求項３又は４の発明において、前記ループフィルタは、前記比較器からの出力信号を相関値の積分値を求める前記所定期間ごとにカウントするアップ・ダウンカウント部と、該アップ・ダウンカウント部から出力されるカウント値を基にしてチップクロックの位相の制御動作信号を生成する位相制御部とを備えたことを特徴としたものである。
【００１５】
請求項６の発明は、請求項５の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を受信信号のＣ／Ｎ値により可変にしたことを特徴としたものである。
【００１６】
請求項７の発明は、請求項５又は６の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を８から３２の範囲としたことを特徴としたものである。
【００１７】
請求項８の発明は、請求項１ないし７のいずれか１の発明において、前記Ｎを４〜８とし、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、チップクロックの位相の調整量を１／４チップ〜１／８チップの整数倍としたチップクロックの位相の制御動作信号を生成することを特徴としたものである。
【００１８】
【発明の実施の形態】
図１は、本発明による同期追従回路の一実施形態を示すブロック図である。
図１において、１は受信したベースバンド信号に対して基準位相よりΔ（例えば、１／２チップ）進んだ位置での相関値を出力するEarly相関器、２は基準位相よりΔ（例えば、１／２チップ）遅れた位置での相関値を出力するLate相関器、３はEarly相関器１からの相関値とLate相関器２からの相関値を比較する比較器、４は比較器３からの比較結果よりチップＣＬＫ位相の制御を行うループフィルタ、５はサンプルＣＬＫを発生するＣＬＫ発生器、６はループフィルタ４からの位相制御信号よりチップＣＬＫの位相調整を行うチップＣＬＫ位相調整器、７はチップＣＬＫ位相調整器６から出力されるチップＣＬＫから基準位相に対してΔ位相を進めた拡散符号とΔ位相を遅らした拡散符号及びシンボルＣＬＫを発生させる拡散符号発生器である。
【００１９】
図２は、ループフィルタ４の詳細なブロック図である。８は比較器３から出力される比較結果をシンボルＣＬＫでカウントするアップ・ダウンカウンタ部、９はアップ・ダウンカウンタ部８から出力されるカウント値からチップＣＬＫの位相制御を行い、位相を進める、又は遅らせるそれぞれの位相制御信号Early_rq，Late_rqの生成を行う位相制御部である。図３は、ループフィルタ４の動作タイミング図である。
【００２０】
次に、図１を用いて動作を説明する。
まず初めに、ＣＬＫ発生器５では、例えばチップレートの４倍の速度としたサンプリングＣＬＫをチップＣＬＫ位相調整器６に出力する。図１では明示していないが、このサンプリングＣＬＫはデジタル回路で構成する本同期追従回路への入力受信信号とするためのＡ／Ｄ（アナログ−デジタル）変換用のサンプリングＣＬＫとしても使用する。チップＣＬＫ位相調整器６では、受信したサンプルＣＬＫを分周して（この例では４分周）チップＣＬＫを生成し、拡散符号発生器７，Early相関器１，Late相関器２に出力する。
【００２１】
拡散符号発生器７では、基準位相に対してΔ位相を進めた拡散符号をEarly相関器１、Δ位相を遅らした拡散符号をLate相関器２に出力する。チップＣＬＫと拡散符号を受信したEarly相関器１とLate相関器２では、受信したベースバンド信号を逆拡散してシンボルごとに相関を取り比較器３に出力する。比較器３では、Early相関器１とLate相関器２の相関値の比較を行い比較結果をループフィルタ４に出力する。
【００２２】
比較器３の動作は、Early相関器１の相関値の方が大きければ“Low”、小さければ“High”を、図３に示すようなアップダウン信号としてシンボル毎に生成する。
本発明では、Early相関器１とLate相関器２は、それぞれチップＣＬＫ毎にシンボル長の間にわたり、その相関値出力を、加算（積分）し、その後、比較器３で差を取ることにより、（１，０）の２値のアップダウン信号（図３（Ｂ）参照）を生成している。
従来のＤＬＬ方式の詳細は図７に示したように、チップＣＬＫ毎に比較し、その後ループフィルタにより積分（加算）している。本発明のデジタルＤＬＬのように、加算することにより信号成分を増大させ、ノイズ成分を平均化した方が精度の良い２値（１，０）のアップダウン信号を生成できる。
ここでは、加算（積分）区間として１シンボル長としたが、１シンボル長より短くても機能することは明らかである。１シンボル以上、又はシンボルをまたがった加算も可能であるが、この場合シンボルの符号が同一又はシンボルの符号を考慮した加算をすれば、本発明の機能が実現できる。
【００２３】
ループフィルタ４の動作を図２，図３を用い説明する。図２のアップ・ダウンカウンタ部８を使ってシンボル毎にどっちの相関値が大きいかにより生成される２値のアップ・ダウン信号（図３（Ｂ）参照）をカウントし、位相制御部９に対してカウント値（図３（Ｃ）参照）を出力する。
位相制御部９では、カウント値がEarly側にあらかじめ設定した値（例えば、−１５）と等しくなると位相を進めるようにチップＣＬＫ位相調整器６に対して指示（Early_rq＝"High"）し（図３（Ｄ）参照）、その後アップ・ダウンカウンタ部８を初期化（Clear＝"High"）する（図３（Ｆ）参照）。
【００２４】
また、カウント値がLate側にあらかじめ設定した値（例えば、１５）と等しくなると位相を遅らせるようにチップＣＬＫ位相調整器６に対して指示（Late_rq＝"High"）を行い（図３（Ｅ）参照）、その後アップ・ダウンカウンタ部８を初期化（Clear＝"High"）する（図３（Ｆ）参照）。
図１において、ループフィルタ４から位相調整の指示を受けたチップＣＬＫ位相調整器６では、進める指示を受信したらチップＣＬＫを例えば１／４チップ分位相を進め、また、遅らせる指示を受信したら例えば１／４チップ分位相を遅らせる。
以上の動作を繰り返して、同期の追従を行う。
【００２５】
この例では、位相調整を行うために設定したカウント値を±１５とした。カウント値は受信信号のＣ／Ｎ（信号キャリア電力とノイズ電力の比）に依存する。例えば、Ｃ／Ｎが悪い状況ではノイズが大きいため、比較器３で判定誤りを生じ易くなる。
その結果、設定したカウント値が少な過ぎる場合（例えば８以下）では誤った方向にチップＣＬＫ位相調整器を動作させてしまう可能性があり同期追従回路の機能を果たさなくなる。一方、設定したカウント値が大き過ぎる場合（例えば３２以上）、安定性は増大し誤った方向へ制御する可能性は低下するが、同期回路としての追従性が遅くなる。
【００２６】
図４は、引き込み時間の測定結果および関連データが示されている。
図４において、（Ｃ）は、６４シンボルを測定区間とする場合の動作限界Ｃ／Ｎを各積分（カウント）値について示すものである。
そして、図４の（Ａ）および（Ｂ）は、それぞれ６４シンボルを測定区間とする場合でＣ／Ｎが（Ａ）は３ｄＢ、（Ｂ）は−１１ｄＢという条件で、積分値８，１６，２４，３２とした場合の引き込み時間を５回測定した結果の値とその平均値が示されている。
【００２７】
図４の（Ａ）,（Ｂ）いずれについてもこの結果が示すように、積分（カウント）値が小さいほど引き込み時間が短くて済むが、ノイズの多いところでは、カウント値が小さいと同期保持力が弱くなるため、図４に示される測定結果から８〜３２の範囲が適当と思われる。
従って、受信Ｃ／Ｎに依存して最適な設定すべきカウント値が存在するため、受信Ｃ／Ｎを測定し最適な設定カウント値を可変にすれば、安定性・追従性が良好な最適同期追従回路が実現できる。
【００２８】
上記説明では、サンプルＣＬＫはチップレートの４倍、チップＣＬＫ位相調整量は１／４チップとしたが、この数値例に限らなくても上記動作は可能であることは明らかである。
一般には、サンプルＣＬＫとしてチップレートのＮ倍を使用した場合には、チップＣＬＫ位相調整量は１／Ｎチップの整数倍であれば、本同期追従回路が機能することは明らかである。
Ｎが大きく（１０以上）なればチップＣＬＫ位相の細やかな調整が可能となるが、クロックが高速になるため、消費電力が増大する欠点がある。
一方、Ｎを小さく（２以下）すれば低速クロックのため低消費電力となるが、チップＣＬＫ位相の調整が粗くなり、同期追従特性が劣化する。Ｎとしては４〜８が適切である。
【００２９】
その理由を以下に説明する。
ここでは、近似的に他局相互相関成分の分散からの考察を行う。
図５は、相互相関特性と自己相関特性を示す図で、３０局多重時の各サンプル点での相互相関値の標準偏差σを表している。
また、３０局多重時には各サンプリング位相時に相互相関成分はガウス分布すると近似し、上記標準偏差を用いて、サンプリング位相誤差が９０°（１チップ２サンプル時の最大サンプリング位相誤差）、６０°（１チップ３サンプル時の最大位相誤差）、４５°（１チップ３サンプル時の最大位相誤差）の場合の静特性下ＢＥＲ特性を図６に示す。
ここで信号電力Ｓは最も理想点でサンプリングする場合の検波電力を表しており、図５に示したようにサンプリング位相がずれると等価的に信号電力が下がり、Ｓ／Ｎは劣化することになる。またＮについては白色雑音のみを考慮しており、相互相関成分は含んでいない。
【００３０】
図６より、１チップ２サンプルではＢＥＲ１０-3で最悪約２ｄＢ、１０-4で最悪約２.５ｄＢの劣化が生じる。これは非常に大きな劣化といえる。
また、１チップ３サンプルではＢＥＲ１０-4でも最悪約１ｄＢの劣化、１チップ４サンプルではＢＥＲ１０-4でも最悪約０.７ｄＢの劣化となる。
ただしＣＤＭＡシステムでは強力な誤り訂正が付加されているため、実際にどの程度サンプリングが必要かは、それらを考慮し、許容劣化量から検討する必要がある。
また、今回の検討では量子化を全く行わなかったので最終決定する際にはこれらも考慮する必要がある。
このように、サンプル数を小さくするほど、誤り率が劣化し、また、サンプル数が多くなるほど動作クロックが速くなり消費電力が増大するため、誤り率と消費電力のトレードオフを考慮することにより、１／４〜１／８の範囲が適当と思われる。
【００３１】
本発明におけるEarly相関器１、Late相関器２は基準位相に対しΔチップ位相差の位置で１チップ毎に１サンプルした信号に対する逆拡散のため、非常に簡便なデジタルＤＬＬである。
図７は、本発明による同期追従回路の第２の実施形態である。図７は図１に対し、punctual相関器１７を新たに設けた。punctual相関器１７は、受信したベースバンド信号を基準位相の位置でチップＣＬＫごとに１サンプルした信号を、拡散符号発生器１６から出力される基準位相の拡散符号で逆拡散し、シンボルごとに相関値を出力する。このpunctual相関器１７の出力を用いて、受信拡散信号の復調が可能となる。
【００３２】
【発明の効果】
請求項１に対応する効果：スペクトル拡散信号から抽出し得たベースバンドデジタル信号を拡散符号のチップレートのＮ倍でサンプルして得たデジタル信号を処理しチップクロックの位相調整を１／Ｎチップ単位で行うまでの過程全体をデジタル処理で行うことが可能となり、就中、ループフィルタを２値信号を使用して構成するためループフィルタの回路規模を小さくできる。
【００３３】
請求項２に対応する効果：請求項１に対応する効果に加えて、ベースバンドデジタル信号のサンプルの一部についてのみ逆拡散を行うため、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【００３４】
請求項３，４に対応する効果：請求項１および２に対応する効果に加えて、所定期間の積分値を相関値として使用するため、ノイズ成分の平均化により精度を上げることができ、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【００３５】
請求項５に対応する効果：請求項１ないし４に対応する効果に加えて、アップ・ダウンカウント部と位相制御部を備えることにより、ＶＣＯを使わずにデジタルでクロック位相の制御が可能となる。
【００３６】
請求項６に対応する効果：請求項５に対応する効果に加えて、クロック位相の制御を受信信号のＣ／Ｎ値において可変することにより、Ｃ／Ｎ値の悪い環境下でも、同期補足及び同期保持力の高い同期追従回路を提供することが可能となる。
【００３７】
請求項７に対応する効果：請求項５，６に対応する効果に加えて、設定すべきカウント値として実用上有効な範囲を提示することができる。
【００３８】
請求項８に対応する効果：請求項１ないし７に対応する効果に加えて、設定すべきサンプリングレートＮとして実用上有効な範囲を提示することができる。
【図面の簡単な説明】
【図１】本発明による同期追従回路の第１の実施形態を示すブロック図である。
【図２】図１に示す本発明による同期追従回路のループフィルタの詳細を示すブロック図である。
【図３】図２におけるループフィルタの動作を説明するための信号タイミング図である。
【図４】引き込み時間の測定結果およびその測定の関連データを示す図である。
【図５】相互相関特性と自己相関特性を示す図で、３０局多重時の各サンプル点での相互相関値の標準偏差σを表すものである。
【図６】標準偏差を用いて静特性下ＢＥＲ特性を示す図である。
【図７】本発明による同期追従回路の第２の実施形態を示すブロック図である。
【図８】ＤＬＬを用いた従来技術による同期追従回路の構成を示すブロック図である。
【図９】従来技術による同期追従回路における相関器に関連する動作を説明する信号線図である。
【図１０】回路要素の一部を詳細に示す従来技術による同期追従回路の構成を示すブロック図である。
【符号の説明】
１…Early相関器、２…Late相関器、３…比較器、４…ループフィルタ、５…ＣＬＫ発生器、６…チップＣＬＫ位相調整器、７…拡散符号発生器、８…アップ・ダウンカウンタ部、９…位相制御部、１０，１１…相関器、１０1，１１1…乗算器、１２…比較器、１３…ループフィルタ、１４…電圧制御オシレータ（ＶＣＯ）、１５…拡散符号系列発生器、１５1…ｎ段シフトレジスタ、１６…拡散符号発生器、１７…punctual相関器。
【発明の属する技術分野】
本発明は、スペクトル拡散通信システム及びＣＤＭＡ（Code Division Multiplex Access）システムに関し、より詳細には、当該システムを構成する受信機における同期追従回路に関するものである。
【０００２】
【従来の技術】
スペクトル拡散通信及びスペクトル拡散通信技術を利用したＣＤＭＡシステムは、マルチパスフェージングに強い、データの高速化が可能、通信品質が良好、周波数利用効率が良いため、次世代の移動通信及びマルチメディア無線通信に有望な通信方式である。
スペクトル拡散通信は、送信側において伝送すべき信号の帯域幅よりもはるかに広い帯域に拡散して送信する。一方、受信側ではスペクトル拡散された信号を元の信号帯域幅に復元する機能が要求される。
【０００３】
この元の信号帯域幅に復元する動作は逆拡散と呼ばれ、逆拡散はマッチドフィルタによる手法及びスライディング相関による手法が知られている。特に、スライディング相関手法は構成が容易なため、広く使用されている。
スライディング相関により初期同期機能が実行され、それに引き続く同期追従又は同期保持の動作により同期が完了する。同期追従機能はスペクトル拡散通信技術の最も重要な機能の一つである。
【０００４】
従来、この同期追従技術としては、遅延ロックループ（ＤＬＬ；Delay Locked Loop）を用いた同期追従回路がある（例えば、文献：池上文夫他著“ディジタル移動通信技術”、初版１９９８年２月２５日発行、日本工業技術センター、ｐｐ．１２７〜１２８、参照）。
従来技術として例示されるＤＬＬを用いた同期追従回路の構成を図８に示す。
ＤＬＬでは、基準位相からΔだけ位相の進んだ拡散符号系列Ｅコード（Early Code）とΔだけ位相の遅れた拡散符号系列Ｌコード（Late Code）とをそれぞれ入力とする同じ機能をもつ２つの相関器１０，１１が用いられる。
【０００５】
拡散符号系列の自己相関関数は三角形状になるため、受信信号とＥコード及びＬコードとの相関出力はそれぞれ図９の（Ａ），図９の（Ｂ）のように、また、この２つの出力の差（以下、フィードバック制御信号と呼ぶ）は、図９の（Ｃ）のようになる。図９で横軸は受信信号の位相と基準位相の位相ずれεである。
比較器１２で２つの相関器１０，１１の差として出力されるフィードバック制御信号はループフィルタ１３でろ波された後、電圧制御オシレータ（ＶＣＯ）１４に入力されて拡散符号系列発生器１５の位相を制御する。
フィードバック制御信号は、基準位相が遅れている時は位相を進めるようにＶＣＯ１４を駆動し、基準位相が進んでいる時は送らせるようにＶＣＯ１４を駆動する。この追従動作を続けることにより、ＤＬＬはε＝０の点にロックし符号系列の同期を維持する。
【０００６】
また、ＤＬＬの動作を説明するより詳細な回路構成を図１０に示す。この回路構成は、文献：横山光雄著“スペクトル拡散通信システム”科学技術出版社、ｐｐ．２９０〜３００に記載，説明がされている。
図１０に示すように、ベースバンド入力受信信号は拡散符号系列発生器としてのｎ段シフトレジスタ１５1に保持されているＥコード及びＬコードとそれぞれEarly（進相）相関器としての乗算器１１1，Late（遅相）相関器としての乗算器１０1で演算され、得たそれぞれの演算結果の差分が比較器１２で取られる。この差信号をループフィルタ１３により積分しＶＣＯ１４を通して位相制御信号を生成している。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記図８及び図１０の回路構成では、ＶＣＯを含んでいるためループフィルタの構成が複雑になり、また、すべてをデジタルで構成できないという問題があった。この発明は、こうした従来技術における問題点に鑑みてなされたもので、ＶＣＯを使わずに、また、簡単な構成のループフィルタを使用したデジタルの同期追従回路を提供することをその解決すべき課題とするものである。
【０００８】
【課題を解決するための手段】
本発明による同期追従回路は、受信ベースバンド信号に対して基準位相からΔチップ位相の進んだ位置での逆拡散を行いシンボルごとに相関値を出力するEarly（進相）相関器と、該デジタル信号に対して基準位相からΔチップ位相の遅れた位置での逆拡散を行いシンボルごとに相関値を出力するLate（遅相）相関器と、該Early相関器から出力される相関値と該Late相関器から出力される相関値の比較を行う比較器と、該比較器からの出力信号からチップクロック（ＣＬＫ）位相の制御を行うループフィルタと、該ループフィルタの制御信号からチップＣＬＫ位相の制御を行うチップＣＬＫ位相調整器と、該チップＣＬＫ位相調整器から出力されるチップＣＬＫから基準位相に対して±Δチップ位相をずらしたそれぞれの拡散符号を生成する拡散符号発生器とを備える。
【０００９】
本発明によれば、ＶＣＯを使用せずに、チップレートのＮ倍の周波数のＣＬＫ発生器とチップＣＬＫ位相調整器を用い、チップＣＬＫ位相調整器において、基準位相に対して位相が進んでいると判断されたらチップＣＬＫの位相を１／Ｎチップ進め、また、位相が遅いと判断されたらチップＣＬＫの位相を１／Ｎチップ遅らせるというようにデジタル的に制御を行う。これにより、従来のＶＣＯを使用した同期追従回路による場合には、アナログまたは、複雑な回路がループフィルタに必要となっていたが、簡単な回路のループフィルタを使用した同期追従回路を構成することができる。
【００１０】
そして、各請求項の発明は、下記の技術手段を構成する。
請求項１の発明は、受信したスペクトル拡散信号から抽出し得たベースバンドデジタル信号に対して基準位相からΔだけ位相を進めた位置で逆拡散を行い、相関値を出力する第１の相関器と、前記ベースバンドデジタル信号に対して基準位相からΔだけ位相を遅らせた位置で逆拡散を行い、相関値を出力する第２の相関器と、前記第１の相関器から出力される相関値と前記第２の相関器から出力される相関値との比較を行う比較器と、該比較器の出力信号にもとづきチップクロックの位相の制御動作を行うための制御動作信号を発生するループフィルタと、該ループフィルタから出力される制御動作信号によりチップクロックの位相を制御するチップクロック位相調整器と、該チップクロック位相調整器から出力されるチップクロックに従い基準位相に対して±Δだけ位相をずらした拡散符号を前記第１の相関器および第２の相関器それぞれに用いる拡散符号として生成する拡散符号発生器とを備えたスペクトル拡散信号に対する相関処理の同期追従回路であって、前記チップクロック位相調整器は、前記ベースバンドデジタル信号が拡散符号のチップレートのＮ倍の周波数で抽出される場合に、１／Ｎチップを変化量単位としてチップクロックの位相Δを制御し、前記比較器は、比較結果を２値信号として生成することを特徴としたものである。
【００１１】
請求項２の発明は、請求項１の発明おいて、前記第１の相関器および第２の相関器は、それぞれ拡散符号のチップレートのＮ倍の周波数で抽出される前記ベースバンドデジタル信号のサンプルの一部を用いて逆拡散を行うことを特徴としたものである。
【００１２】
請求項３の発明は、請求項１又は２の発明において、前記第１の相関器および第２の相関器は、それぞれ逆拡散を行い得た値の所定期間の積分値としてその相関値を出力することを特徴としたものである。
【００１３】
請求項４の発明は、請求項３の発明において、前記第１の相関器および前記第２の相関器それぞれにおいて、積分値を求める前記所定期間をシンボル周期の整数倍の期間としたことを特徴としたものである。
【００１４】
請求項５の発明は、請求項３又は４の発明において、前記ループフィルタは、前記比較器からの出力信号を相関値の積分値を求める前記所定期間ごとにカウントするアップ・ダウンカウント部と、該アップ・ダウンカウント部から出力されるカウント値を基にしてチップクロックの位相の制御動作信号を生成する位相制御部とを備えたことを特徴としたものである。
【００１５】
請求項６の発明は、請求項５の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を受信信号のＣ／Ｎ値により可変にしたことを特徴としたものである。
【００１６】
請求項７の発明は、請求項５又は６の発明において、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を８から３２の範囲としたことを特徴としたものである。
【００１７】
請求項８の発明は、請求項１ないし７のいずれか１の発明において、前記Ｎを４〜８とし、前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、チップクロックの位相の調整量を１／４チップ〜１／８チップの整数倍としたチップクロックの位相の制御動作信号を生成することを特徴としたものである。
【００１８】
【発明の実施の形態】
図１は、本発明による同期追従回路の一実施形態を示すブロック図である。
図１において、１は受信したベースバンド信号に対して基準位相よりΔ（例えば、１／２チップ）進んだ位置での相関値を出力するEarly相関器、２は基準位相よりΔ（例えば、１／２チップ）遅れた位置での相関値を出力するLate相関器、３はEarly相関器１からの相関値とLate相関器２からの相関値を比較する比較器、４は比較器３からの比較結果よりチップＣＬＫ位相の制御を行うループフィルタ、５はサンプルＣＬＫを発生するＣＬＫ発生器、６はループフィルタ４からの位相制御信号よりチップＣＬＫの位相調整を行うチップＣＬＫ位相調整器、７はチップＣＬＫ位相調整器６から出力されるチップＣＬＫから基準位相に対してΔ位相を進めた拡散符号とΔ位相を遅らした拡散符号及びシンボルＣＬＫを発生させる拡散符号発生器である。
【００１９】
図２は、ループフィルタ４の詳細なブロック図である。８は比較器３から出力される比較結果をシンボルＣＬＫでカウントするアップ・ダウンカウンタ部、９はアップ・ダウンカウンタ部８から出力されるカウント値からチップＣＬＫの位相制御を行い、位相を進める、又は遅らせるそれぞれの位相制御信号Early_rq，Late_rqの生成を行う位相制御部である。図３は、ループフィルタ４の動作タイミング図である。
【００２０】
次に、図１を用いて動作を説明する。
まず初めに、ＣＬＫ発生器５では、例えばチップレートの４倍の速度としたサンプリングＣＬＫをチップＣＬＫ位相調整器６に出力する。図１では明示していないが、このサンプリングＣＬＫはデジタル回路で構成する本同期追従回路への入力受信信号とするためのＡ／Ｄ（アナログ−デジタル）変換用のサンプリングＣＬＫとしても使用する。チップＣＬＫ位相調整器６では、受信したサンプルＣＬＫを分周して（この例では４分周）チップＣＬＫを生成し、拡散符号発生器７，Early相関器１，Late相関器２に出力する。
【００２１】
拡散符号発生器７では、基準位相に対してΔ位相を進めた拡散符号をEarly相関器１、Δ位相を遅らした拡散符号をLate相関器２に出力する。チップＣＬＫと拡散符号を受信したEarly相関器１とLate相関器２では、受信したベースバンド信号を逆拡散してシンボルごとに相関を取り比較器３に出力する。比較器３では、Early相関器１とLate相関器２の相関値の比較を行い比較結果をループフィルタ４に出力する。
【００２２】
比較器３の動作は、Early相関器１の相関値の方が大きければ“Low”、小さければ“High”を、図３に示すようなアップダウン信号としてシンボル毎に生成する。
本発明では、Early相関器１とLate相関器２は、それぞれチップＣＬＫ毎にシンボル長の間にわたり、その相関値出力を、加算（積分）し、その後、比較器３で差を取ることにより、（１，０）の２値のアップダウン信号（図３（Ｂ）参照）を生成している。
従来のＤＬＬ方式の詳細は図７に示したように、チップＣＬＫ毎に比較し、その後ループフィルタにより積分（加算）している。本発明のデジタルＤＬＬのように、加算することにより信号成分を増大させ、ノイズ成分を平均化した方が精度の良い２値（１，０）のアップダウン信号を生成できる。
ここでは、加算（積分）区間として１シンボル長としたが、１シンボル長より短くても機能することは明らかである。１シンボル以上、又はシンボルをまたがった加算も可能であるが、この場合シンボルの符号が同一又はシンボルの符号を考慮した加算をすれば、本発明の機能が実現できる。
【００２３】
ループフィルタ４の動作を図２，図３を用い説明する。図２のアップ・ダウンカウンタ部８を使ってシンボル毎にどっちの相関値が大きいかにより生成される２値のアップ・ダウン信号（図３（Ｂ）参照）をカウントし、位相制御部９に対してカウント値（図３（Ｃ）参照）を出力する。
位相制御部９では、カウント値がEarly側にあらかじめ設定した値（例えば、−１５）と等しくなると位相を進めるようにチップＣＬＫ位相調整器６に対して指示（Early_rq＝"High"）し（図３（Ｄ）参照）、その後アップ・ダウンカウンタ部８を初期化（Clear＝"High"）する（図３（Ｆ）参照）。
【００２４】
また、カウント値がLate側にあらかじめ設定した値（例えば、１５）と等しくなると位相を遅らせるようにチップＣＬＫ位相調整器６に対して指示（Late_rq＝"High"）を行い（図３（Ｅ）参照）、その後アップ・ダウンカウンタ部８を初期化（Clear＝"High"）する（図３（Ｆ）参照）。
図１において、ループフィルタ４から位相調整の指示を受けたチップＣＬＫ位相調整器６では、進める指示を受信したらチップＣＬＫを例えば１／４チップ分位相を進め、また、遅らせる指示を受信したら例えば１／４チップ分位相を遅らせる。
以上の動作を繰り返して、同期の追従を行う。
【００２５】
この例では、位相調整を行うために設定したカウント値を±１５とした。カウント値は受信信号のＣ／Ｎ（信号キャリア電力とノイズ電力の比）に依存する。例えば、Ｃ／Ｎが悪い状況ではノイズが大きいため、比較器３で判定誤りを生じ易くなる。
その結果、設定したカウント値が少な過ぎる場合（例えば８以下）では誤った方向にチップＣＬＫ位相調整器を動作させてしまう可能性があり同期追従回路の機能を果たさなくなる。一方、設定したカウント値が大き過ぎる場合（例えば３２以上）、安定性は増大し誤った方向へ制御する可能性は低下するが、同期回路としての追従性が遅くなる。
【００２６】
図４は、引き込み時間の測定結果および関連データが示されている。
図４において、（Ｃ）は、６４シンボルを測定区間とする場合の動作限界Ｃ／Ｎを各積分（カウント）値について示すものである。
そして、図４の（Ａ）および（Ｂ）は、それぞれ６４シンボルを測定区間とする場合でＣ／Ｎが（Ａ）は３ｄＢ、（Ｂ）は−１１ｄＢという条件で、積分値８，１６，２４，３２とした場合の引き込み時間を５回測定した結果の値とその平均値が示されている。
【００２７】
図４の（Ａ）,（Ｂ）いずれについてもこの結果が示すように、積分（カウント）値が小さいほど引き込み時間が短くて済むが、ノイズの多いところでは、カウント値が小さいと同期保持力が弱くなるため、図４に示される測定結果から８〜３２の範囲が適当と思われる。
従って、受信Ｃ／Ｎに依存して最適な設定すべきカウント値が存在するため、受信Ｃ／Ｎを測定し最適な設定カウント値を可変にすれば、安定性・追従性が良好な最適同期追従回路が実現できる。
【００２８】
上記説明では、サンプルＣＬＫはチップレートの４倍、チップＣＬＫ位相調整量は１／４チップとしたが、この数値例に限らなくても上記動作は可能であることは明らかである。
一般には、サンプルＣＬＫとしてチップレートのＮ倍を使用した場合には、チップＣＬＫ位相調整量は１／Ｎチップの整数倍であれば、本同期追従回路が機能することは明らかである。
Ｎが大きく（１０以上）なればチップＣＬＫ位相の細やかな調整が可能となるが、クロックが高速になるため、消費電力が増大する欠点がある。
一方、Ｎを小さく（２以下）すれば低速クロックのため低消費電力となるが、チップＣＬＫ位相の調整が粗くなり、同期追従特性が劣化する。Ｎとしては４〜８が適切である。
【００２９】
その理由を以下に説明する。
ここでは、近似的に他局相互相関成分の分散からの考察を行う。
図５は、相互相関特性と自己相関特性を示す図で、３０局多重時の各サンプル点での相互相関値の標準偏差σを表している。
また、３０局多重時には各サンプリング位相時に相互相関成分はガウス分布すると近似し、上記標準偏差を用いて、サンプリング位相誤差が９０°（１チップ２サンプル時の最大サンプリング位相誤差）、６０°（１チップ３サンプル時の最大位相誤差）、４５°（１チップ３サンプル時の最大位相誤差）の場合の静特性下ＢＥＲ特性を図６に示す。
ここで信号電力Ｓは最も理想点でサンプリングする場合の検波電力を表しており、図５に示したようにサンプリング位相がずれると等価的に信号電力が下がり、Ｓ／Ｎは劣化することになる。またＮについては白色雑音のみを考慮しており、相互相関成分は含んでいない。
【００３０】
図６より、１チップ２サンプルではＢＥＲ１０-3で最悪約２ｄＢ、１０-4で最悪約２.５ｄＢの劣化が生じる。これは非常に大きな劣化といえる。
また、１チップ３サンプルではＢＥＲ１０-4でも最悪約１ｄＢの劣化、１チップ４サンプルではＢＥＲ１０-4でも最悪約０.７ｄＢの劣化となる。
ただしＣＤＭＡシステムでは強力な誤り訂正が付加されているため、実際にどの程度サンプリングが必要かは、それらを考慮し、許容劣化量から検討する必要がある。
また、今回の検討では量子化を全く行わなかったので最終決定する際にはこれらも考慮する必要がある。
このように、サンプル数を小さくするほど、誤り率が劣化し、また、サンプル数が多くなるほど動作クロックが速くなり消費電力が増大するため、誤り率と消費電力のトレードオフを考慮することにより、１／４〜１／８の範囲が適当と思われる。
【００３１】
本発明におけるEarly相関器１、Late相関器２は基準位相に対しΔチップ位相差の位置で１チップ毎に１サンプルした信号に対する逆拡散のため、非常に簡便なデジタルＤＬＬである。
図７は、本発明による同期追従回路の第２の実施形態である。図７は図１に対し、punctual相関器１７を新たに設けた。punctual相関器１７は、受信したベースバンド信号を基準位相の位置でチップＣＬＫごとに１サンプルした信号を、拡散符号発生器１６から出力される基準位相の拡散符号で逆拡散し、シンボルごとに相関値を出力する。このpunctual相関器１７の出力を用いて、受信拡散信号の復調が可能となる。
【００３２】
【発明の効果】
請求項１に対応する効果：スペクトル拡散信号から抽出し得たベースバンドデジタル信号を拡散符号のチップレートのＮ倍でサンプルして得たデジタル信号を処理しチップクロックの位相調整を１／Ｎチップ単位で行うまでの過程全体をデジタル処理で行うことが可能となり、就中、ループフィルタを２値信号を使用して構成するためループフィルタの回路規模を小さくできる。
【００３３】
請求項２に対応する効果：請求項１に対応する効果に加えて、ベースバンドデジタル信号のサンプルの一部についてのみ逆拡散を行うため、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【００３４】
請求項３，４に対応する効果：請求項１および２に対応する効果に加えて、所定期間の積分値を相関値として使用するため、ノイズ成分の平均化により精度を上げることができ、演算器の回路規模の小型化および動作クロックの低周期化が図れる。
【００３５】
請求項５に対応する効果：請求項１ないし４に対応する効果に加えて、アップ・ダウンカウント部と位相制御部を備えることにより、ＶＣＯを使わずにデジタルでクロック位相の制御が可能となる。
【００３６】
請求項６に対応する効果：請求項５に対応する効果に加えて、クロック位相の制御を受信信号のＣ／Ｎ値において可変することにより、Ｃ／Ｎ値の悪い環境下でも、同期補足及び同期保持力の高い同期追従回路を提供することが可能となる。
【００３７】
請求項７に対応する効果：請求項５，６に対応する効果に加えて、設定すべきカウント値として実用上有効な範囲を提示することができる。
【００３８】
請求項８に対応する効果：請求項１ないし７に対応する効果に加えて、設定すべきサンプリングレートＮとして実用上有効な範囲を提示することができる。
【図面の簡単な説明】
【図１】本発明による同期追従回路の第１の実施形態を示すブロック図である。
【図２】図１に示す本発明による同期追従回路のループフィルタの詳細を示すブロック図である。
【図３】図２におけるループフィルタの動作を説明するための信号タイミング図である。
【図４】引き込み時間の測定結果およびその測定の関連データを示す図である。
【図５】相互相関特性と自己相関特性を示す図で、３０局多重時の各サンプル点での相互相関値の標準偏差σを表すものである。
【図６】標準偏差を用いて静特性下ＢＥＲ特性を示す図である。
【図７】本発明による同期追従回路の第２の実施形態を示すブロック図である。
【図８】ＤＬＬを用いた従来技術による同期追従回路の構成を示すブロック図である。
【図９】従来技術による同期追従回路における相関器に関連する動作を説明する信号線図である。
【図１０】回路要素の一部を詳細に示す従来技術による同期追従回路の構成を示すブロック図である。
【符号の説明】
１…Early相関器、２…Late相関器、３…比較器、４…ループフィルタ、５…ＣＬＫ発生器、６…チップＣＬＫ位相調整器、７…拡散符号発生器、８…アップ・ダウンカウンタ部、９…位相制御部、１０，１１…相関器、１０1，１１1…乗算器、１２…比較器、１３…ループフィルタ、１４…電圧制御オシレータ（ＶＣＯ）、１５…拡散符号系列発生器、１５1…ｎ段シフトレジスタ、１６…拡散符号発生器、１７…punctual相関器。
Claims (8)
- 受信したスペクトル拡散信号から抽出し得たベースバンドデジタル信号に対して基準位相からΔだけ位相を進めた位置で逆拡散を行い、相関値を出力する第１の相関器と、
前記ベースバンドデジタル信号に対して基準位相からΔだけ位相を遅らせた位置で逆拡散を行い、相関値を出力する第２の相関器と、
前記第１の相関器から出力される相関値と前記第２の相関器から出力される相関値との比較を行う比較器と、
該比較器の出力信号にもとづきチップクロックの位相の制御動作を行うための制御動作信号を発生するループフィルタと、
該ループフィルタから出力される制御動作信号によりチップクロックの位相を制御するチップクロック位相調整器と、
該チップクロック位相調整器から出力されるチップクロックに従い基準位相に対して±Δだけ位相をずらした拡散符号を前記第１の相関器および第２の相関器それぞれに用いる拡散符号として生成する拡散符号発生器と、
を備えたスペクトル拡散信号に対する相関処理の同期追従回路であって、
前記チップクロック位相調整器は、前記ベースバンドデジタル信号が拡散符号のチップレートのＮ倍の周波数で抽出される場合に、１／Ｎチップを変化量単位としてチップクロックの位相Δを制御し、
前記比較器は、比較結果を２値信号として生成することを特徴としたスペクトル拡散信号に対する相関処理の同期追従回路。 - 前記第１の相関器および第２の相関器は、それぞれ拡散符号のチップレートのＮ倍の周波数で抽出される前記ベースバンドデジタル信号のサンプルの一部を用いて逆拡散を行うことを特徴とした請求項１記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記第１の相関器および第２の相関器は、それぞれ逆拡散を行い得た値の所定期間の積分値としてその相関値を出力することを特徴とした請求項１又は２記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記第１の相関器および前記第２の相関器それぞれにおいて、積分値を求める前記所定期間をシンボル周期の整数倍の期間としたことを特徴とする請求項３記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記ループフィルタは、
前記比較器からの出力信号を相関値の積分値を求める前記所定期間ごとにカウントするアップ・ダウンカウント部と、
該アップ・ダウンカウント部から出力されるカウント値を基にしてチップクロックの位相の制御動作信号を生成する位相制御部とを備えたことを特徴とする請求項３又は４記載のスペクトル拡散信号に対する相関処理の同期追従回路。 - 前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を受信信号のＣ／Ｎ値により可変にしたことを特徴とする請求項５記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、設定すべきカウント値を８から３２の範囲としたことを特徴とする請求項５又は６記載のスペクトル拡散信号に対する相関処理の同期追従回路。
- 前記Ｎを４〜８とし、
前記ループフィルタのチップクロックの位相の制御動作信号を生成する位相制御部において、チップクロックの位相の調整量を１／４チップ〜１／８チップの整数倍としたチップクロックの位相の制御動作信号を生成することを特徴とした請求項１ないし７のいずれか１記載のスペクトル拡散信号に対する相関処理の同期追従回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2868798A JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2868798A JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234168A JPH11234168A (ja) | 1999-08-27 |
| JP3683092B2 true JP3683092B2 (ja) | 2005-08-17 |
Family
ID=12255407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2868798A Expired - Fee Related JP3683092B2 (ja) | 1998-02-10 | 1998-02-10 | 拡散信号に対する相関処理の同期追従回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3683092B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392260B1 (ko) * | 2000-01-27 | 2003-07-22 | 한국전자통신연구원 | 부분 상관기를 이용한 비동기 아이엠티2000용 동기 획득 장치 |
| AU2002315741A1 (en) * | 2002-07-03 | 2004-01-23 | Linkair Communications, Inc. | Method and apparatus for synchronous tracking of cdma spread spectrum code |
-
1998
- 1998-02-10 JP JP2868798A patent/JP3683092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11234168A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6370130B1 (en) | Spread spectrum communication system | |
| US7889782B2 (en) | Joint de-spreading and frequency correction using a correlator | |
| EP1158687B1 (en) | Method and apparatus for performing code synchronization acquisition in code division multiple access (CDMA) communication systems | |
| US6314128B1 (en) | Spread spectrum synchronized receiver and synchronizing methods | |
| US5436935A (en) | Process for synchronizing a receiver switching circuit to a received signal containing a pn-code-spread data signal | |
| KR20040105248A (ko) | 무선 통신 시스템을 위한 단순하고 로버스트한 디지털코드 추적 루프 | |
| US6760321B2 (en) | Method and apparatus for block-based chip timing estimation in a code division multiple access communication system | |
| US7515670B2 (en) | Early-late synchronizer having reduced timing jitter | |
| JP4316498B2 (ja) | 無線周波数トラッキングおよび同期捕捉のための装置および方法 | |
| US6901106B1 (en) | Delay lock code tracking loop employing multiple timing references | |
| JP3683092B2 (ja) | 拡散信号に対する相関処理の同期追従回路 | |
| JP4169352B2 (ja) | デジタル電気通信受信器の精密同期化方法及びデバイス | |
| JPH0865207A (ja) | 同期装置 | |
| KR0155522B1 (ko) | 병렬 상관기를 이용한 대역확산 pn코드 트랙킹 장치 | |
| JP3581067B2 (ja) | Ａｆｃ機能の有るｃｄｍａ受信機 | |
| JP3602397B2 (ja) | Ｃｄｍａ送受信装置 | |
| JPH08316875A (ja) | クロック再生回路 | |
| CA2473610C (en) | Improved time tracking loop | |
| JP3659856B2 (ja) | Ｃｄｍａ通信システムの移動機における送信タイミング制御方法及び送受信装置 | |
| JP2001285136A (ja) | 同期追従回路 | |
| JPH1056402A (ja) | 同期追従装置 | |
| JP2001251218A (ja) | 同期保持回路 | |
| JPH09121202A (ja) | Ｒａｋｅ方式スペクトラム拡散受信装置 | |
| JP2001186206A (ja) | 同期回路及び同期追従方法 | |
| JPH08237168A (ja) | スペクトラム拡散通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |