JP3912447B2 - メモリシステムおよび外部不揮発メモリの使用方法 - Google Patents
メモリシステムおよび外部不揮発メモリの使用方法 Download PDFInfo
- Publication number
- JP3912447B2 JP3912447B2 JP31373797A JP31373797A JP3912447B2 JP 3912447 B2 JP3912447 B2 JP 3912447B2 JP 31373797 A JP31373797 A JP 31373797A JP 31373797 A JP31373797 A JP 31373797A JP 3912447 B2 JP3912447 B2 JP 3912447B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- nonvolatile memory
- rom
- written
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵおよび該ＣＰＵ外部の書換え可能な不揮発メモリを備えたメモリシステム、並びに、該メモリシステムにおける外部不揮発メモリの使用方法に関する。
【０００２】
【従来の技術】
従来のメモリシステムとしては、例えば図４に示すようなものがある。同図のシステムは、ＣＰＵ４０１の外部に、書換え可能なプログラマブルＲＯＭとしてフラッシュＲＯＭ４０３を備えた構成である。このようなシステムにおいて、フラッシュＲＯＭ４０３を使用する場合、該フラッシュＲＯＭ４０３に対してアドレスバスおよびデータバスを引いて情報の書込みを行った後、ＣＰＵ４０１のＲＯＭとして使用していた。
【０００３】
【発明が解決しようとする課題】
このように、上記従来のメモリシステムにおける外部不揮発メモリ（ＰＲＯＭ）の使用方法にあっては、フラッシュＲＯＭ４０３への情報の書込みおよび情報の書換えは、フラッシュＲＯＭ４０３に対してアドレスバスおよびデータバスを接続しないとできないという問題点があった。
また、ＣＰＵ４０１に内蔵ＲＯＭを備えて構成したとき内部ＲＯＭとして扱う場合には、フラッシュＲＯＭ４０３へのインストールしか行えないといった問題点もあった。
本発明は、上記従来の問題点に鑑みてなされたものであって、ＣＰＵ内部のＲＯＭおよび該ＣＰＵ外部の書換え可能な不揮発メモリを備えたメモリシステムにおいて、ＣＰＵが内部ＲＯＭまたは外部不揮発メモリ内の何れのプログラムによる動作モードによっても通常動作を実行することができ、内部ＲＯＭのプログラムによる動作モード時でも外部不揮発メモリに対する情報書込みおよび情報書換えを実行することできるメモリシステムおよび外部不揮発メモリの使用方法を提供することを目的としている。
また、本発明は、ＣＰＵおよび該ＣＰＵ外部の書換え可能な不揮発メモリを備えたメモリシステムにおいて、不揮発メモリに対してアドレスバスおよびデータバスを接続することなく、不揮発メモリへの情報の書込みおよび情報の書換えを実行することができる外部不揮発メモリの使用方法を提供することを他の目的とする。
【０００４】
【課題を解決するための手段】
本発明の請求項１に係るメモリシステムは、内部にＲＯＭを備えたＣＰＵと、前記ＣＰＵの外部に設けられる書換え可能な不揮発メモリと、前記ＣＰＵ内に設けられ、前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方を選択して前記ＣＰＵを作動させるための動作形態設定手段とを有し、前記ＣＰＵは、所定アドレスのコードに基づいて前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方により作動しているかを検証し、前記ＣＰＵが前記ＲＯＭ内のプログラムによって作動しているときは、前記不揮発メモリに所定情報が書き込まれているか否かを検証し、前記不揮発メモリに前記所定情報が書き込まれていないことが検証されたときは、前記不揮発メモリに所定データを書込み、前記所定情報が書き込まれているときは、前記ＲＯＭまたは前記不揮発メモリに記録されたプログラムによる通常動作を行なうことができるものである。
また、請求項２に係わる外部不揮発メモリの使用方法は、ＣＰＵ内部のＲＯＭと、前記ＣＰＵ外部の書換え可能な不揮発メモリとを備えたメモリシステムにおける前記不揮発メモリの使用方法において、前記ＣＰＵの所定アドレスのコード、或いは、内部ＲＯＭ又は外部メモリで動作させる所定入力信号に基づいて、前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証する動作検証ステップと、前記動作検証ステップの検証結果により、前記ＣＰＵが前記ＲＯＭ内のプログラムによって動作しているときは、前記不揮発メモリに所定情報が書き込まれているか否かを検証する書込み検証ステップとを有し、前記書込み検証ステップの検証結果により、前記不揮発メモリに所定情報が書き込まれていないときは、前記不揮発メモリに所定データを書込む情報書込み、前記所定情報が書き込まれているときは、前記ＲＯＭまたは前記不揮発メモリに記録されたプログラムによる通常動作を行なうステップを有するものである。
【０００５】
請求項１および２に係るメモリシステムおよび外部不揮発メモリの使用方法では、アドレスのコードに基づいて、ＣＰＵが内部ＲＯＭおよび外部不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証し（動作検証ステップ）、検証の結果、ＣＰＵが内部ＲＯＭ内のプログラムによって作動しているときは、外部不揮発メモリに所定情報が書き込まれているか否かを検証し（書込み検証ステップ）、書込み検証の結果、外部不揮発メモリに所定情報が書き込まれていないときは、外部不揮発メモリに所定情報を書込むことができる（情報書込みステップ）ようにし、その後、内部ＲＯＭまたは外部不揮発メモリ内に記録されたプログラムの何れか一方によってＣＰＵを作動するようにしている。これにより、ＣＰＵが内部ＲＯＭ内のプログラムによる動作モードまたは外部不揮発メモリ内のプログラムによる動作モードによって通常動作を実行することができ、また内部ＲＯＭのプログラムによる動作モード時でも、外部不揮発メモリに対する情報書込みおよび情報書換えを実行することができる。また、外部不揮発メモリに対してＤＭＡ等の外部アクセスが可能な構成とすれば、外部不揮発メモリは一般のデータＲＯＭ等としても機能し得る。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の一実施形態に係るメモリシステムの構成図である。同図において、本実施形態のメモリシステムは、ＣＰＵ１０１内部の内部ＲＯＭ１１２と、ＣＰＵ１０１外部の書換え可能な不揮発メモリとしてフラッシュＲＯＭ１０３とを備えたメモリシステムである。
また、ＣＰＵ１０１には、ＭＰＵ１１１と、ＭＰＵ１１１が内部ＲＯＭ１１２およびフラッシュＲＯＭ１０３内に記憶されたプログラムの何れか一方によって作動されるかを設定する動作形態設定手段として、端子ＥＡ＃に対して、電源電圧ＶＣＣにプルアップされた抵抗１１３および他端を０Ｖに接続した内部／外部スイッチ１１４とを接続した構成を備えている。
すなわち、内部／外部スイッチ１１４がオン状態に設定されると、端子ＥＡ＃は”Ｌ”レベルとなって、外部のフラッシュＲＯＭ１０３内のプログラムによって動作を開始し、また、内部／外部スイッチ１１４がオフ状態に設定されると、端子ＥＡ＃は”Ｈ”レベルとなって、内蔵の内部ＲＯＭ１１２内のプログラムによって動作を開始することとなる。
ＣＰＵ１０１は、ＭＰＵ１１１が内部ＲＯＭ１１２内のプログラムによって作動しているときは、フラッシュＲＯＭ１０３に所定情報が書き込まれているか否かを検証し、該書込み検証の結果、フラッシュＲＯＭ１０３に所定情報が書き込まれていないときには、フラッシュＲＯＭ１０３に所定データを書込むことができるようにする。
【０００７】
このような本実施形態のメモリシステムにおけるフラッシュＲＯＭ１０３の使用方法について、図２に示すフローチャートを参照して詳細に説明する。
まず、ステップＳ２０１（動作検証ステップ）では、アドレスのコードより、ＣＰＵ１０１が現在、内部ＲＯＭ１１２およびフラッシュＲＯＭ１０３内のプログラムの何れか一方によって作動しているか（動作モード）を判別する。
尚、内部ＲＯＭ１１２およびフラッシュＲＯＭ１０３内のプログラムが、同一アドレスに同一コードのプログラムとして記憶される場合には、所定のアドレスに内部ＲＯＭ１１２とフラッシュＲＯＭ１０３とで異なるコードを入れておき、該コードに基づいて判別する。
ステップＳ２０１の動作検証の結果、ＣＰＵ１０１が内部ＲＯＭ１１２のプログラムによって作動しているときは、ステップＳ２０２に進み、フラッシュＲＯＭ１０３に所定情報が書き込まれているか否かを検証する（書込み検証ステップ）。書込み検証は、例えば、図２のように、フラッシュＲＯＭ１０３がインストールされているか否かのチェックを行うのであれば、予め、所定アドレスにチェックコード用を用意しておき、該アドレスの内容を読み出してインストール済みを示すコードか否かのチェックを行うようにすればよい。
また他方では、ステップＳ２０１の動作検証の結果、ＣＰＵ１０１がフラッシュＲＯＭ１０３のプログラムによって作動しているときは、ステップＳ２０３に進み、そのままフラッシュＲＯＭ１０３のプログラムによる動作モードで通常動作を実行する。
また、上記ステップＳ２０２の書込み検証の結果、フラッシュＲＯＭ１０３がインストールされている場合には、ステップＳ２０５に進んで、フラッシュＲＯＭ１０３のプログラムによる動作モード又は内部ＲＯＭによる通常動作を実行する。
内部ＲＯＭによる通常動作では、フラッシュＲＯＭ１０３への再インストールの処理をすることも可能である。
また他方で、ステップＳ２０２の書込み検証の結果、フラッシュＲＯＭ１０３がインストールされていない（所定情報が書き込まれていない）場合には、ステップＳ２０４に進んで、内部ＲＯＭ１１２のプログラムによる動作モードによって通常動作を実行する（ステップＳ２０４）。尚、この通常動作には、フラッシュＲＯＭ１０３へのインストールの処理をすることも可能である。但し、フラッシュＲＯＭ１０３への所定情報の書込み（情報書込みステップ）は、必ず行うものではなく、その時の状況に応じて情報書込みステップを行うか否かを判断すればよい。
以上のように本実施形態のメモリシステムでは、ＣＰＵ１０１が内部ＲＯＭ１１２内のプログラムによる動作モードまたはフラッシュＲＯＭ１０３内のプログラムによる動作モードによって通常動作を実行することができ、また内部ＲＯＭ１１２のプログラムによる動作モード時では、フラッシュＲＯＭ１０３に対する情報書込みおよび情報書換えを実行することができる。また、フラッシュＲＯＭ１０３に対してＤＭＡ等の外部アクセスが可能な構成とすれば、フラッシュＲＯＭ１０３は一般のデータＲＯＭ等としても機能することとなり、外部に情報を持ったシステム、すなわち共有データを備えたシステムも実現できる。また、本実施形態では、内部ＲＯＭとフラッシュＲＯＭが１つの場合を説明したが、２つ以上あっても他の不揮発メモリがあっても同様に機能することができる。
【０００８】
さらに、図３を参照してフラッシュＲＯＭへの情報の書き込みについて説明する。同図におけるメモリシステムは、ＣＰＵ３０１と、ＣＰＵ外部の書換え可能な不揮発メモリとしてフラッシュＲＯＭ３０１と、ＣＰＵ３０１に接続された通信回路３０５とを備えている。通信回路３０５とのデータ伝送は、通信回路３０７より実行される。
フラッシュＲＯＭ３０１に情報を書き込む場合は、通信回路３０５、３０７により伝送されてくる情報をＣＰＵ３０１を介して実行する。フラッシュＲＯＭ３０１に情報を書き込んだ後は、フラッシュＲＯＭ３０１に書き込まれたプログラムによってＣＰＵ３０１を作動させる。
上記実施形態によれば、フラッシュＲＯＭ３０１に対してアドレスバスおよびデータバスを接続することなく、フラッシュＲＯＭ３０１に情報を書き込むことができる。また、通信回路３０５、３０７を介して外部より情報が伝送されるので、書き込み後は、内部にＲＯＭを備えたＣＰＵの代わりに内部にＲＯＭのないＣＰＵでもフラッシュＲＯＭ３０１で動作させることができる。
【０００９】
【発明の効果】
以上説明したように、請求項１乃至４のメモリシステムおよび外部不揮発メモリの使用方法によれば、ＣＰＵの動作アドレスまたは該アドレスのコードに基づいて、ＣＰＵが内部ＲＯＭおよび外部不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証し（動作検証ステップ）、動作検証の結果、ＣＰＵが内部ＲＯＭ内のプログラムによって作動しているときは、外部不揮発メモリに所定情報が書き込まれているか否かを検証し（書込み検証ステップ）、書込み検証の結果、外部不揮発メモリに所定情報が書き込まれていないときは、外部不揮発メモリに所定情報を書込むことができる（情報書込みステップ）ようにしたので、ＣＰＵが内部ＲＯＭ内のプログラムによる動作モードまたは外部不揮発メモリ内のプログラムによる動作モードによって通常動作を実行することができ、また内部ＲＯＭのプログラムによる動作モード時でも、外部不揮発メモリに対する情報書込みおよび情報書換えを実行し得るメモリシステムおよび外部不揮発メモリの使用方法を提供することができる。
また、請求項５の外部不揮発メモリの使用方法によれば、ＣＰＵを作動させるための所定情報をＣＰＵ外部から伝送し、ＣＰＵを介して外部不揮発メモリにを書込み、不揮発メモリに所定情報が書き込まれた後は、該所定情報によりＣＰＵを作動させるようにしたので、不揮発メモリに対してアドレスバスおよびデータバスを接続することなく、不揮発メモリへの情報の書込みおよび情報の書換えを実行することができる。また、書き込めばＣＰＵ内には書き込むためのＲＯＭを必要としない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るメモリシステムの構成図である。
【図２】実施形態のメモリシステムにおけるフラッシュＲＯＭの使用方法を説明するフローチャートである。
【図３】本発明の他実施形態に係るメモリシステムの構成図である。
【図４】従来のメモリシステムの構成図である。
【符号の説明】
１０１，３０１，４０１ ＣＰＵ
１１１ ＭＰＵ
１１２ 内部ＲＯＭ
１１３ 抵抗
１１４ 内部／外部スイッチ
１０３，３０３，４０３ フラッシュＲＯＭ（外部不揮発メモリ）
３０５，３０７ 通信回路
ＶＣＣ 電源電圧
【発明の属する技術分野】
本発明は、ＣＰＵおよび該ＣＰＵ外部の書換え可能な不揮発メモリを備えたメモリシステム、並びに、該メモリシステムにおける外部不揮発メモリの使用方法に関する。
【０００２】
【従来の技術】
従来のメモリシステムとしては、例えば図４に示すようなものがある。同図のシステムは、ＣＰＵ４０１の外部に、書換え可能なプログラマブルＲＯＭとしてフラッシュＲＯＭ４０３を備えた構成である。このようなシステムにおいて、フラッシュＲＯＭ４０３を使用する場合、該フラッシュＲＯＭ４０３に対してアドレスバスおよびデータバスを引いて情報の書込みを行った後、ＣＰＵ４０１のＲＯＭとして使用していた。
【０００３】
【発明が解決しようとする課題】
このように、上記従来のメモリシステムにおける外部不揮発メモリ（ＰＲＯＭ）の使用方法にあっては、フラッシュＲＯＭ４０３への情報の書込みおよび情報の書換えは、フラッシュＲＯＭ４０３に対してアドレスバスおよびデータバスを接続しないとできないという問題点があった。
また、ＣＰＵ４０１に内蔵ＲＯＭを備えて構成したとき内部ＲＯＭとして扱う場合には、フラッシュＲＯＭ４０３へのインストールしか行えないといった問題点もあった。
本発明は、上記従来の問題点に鑑みてなされたものであって、ＣＰＵ内部のＲＯＭおよび該ＣＰＵ外部の書換え可能な不揮発メモリを備えたメモリシステムにおいて、ＣＰＵが内部ＲＯＭまたは外部不揮発メモリ内の何れのプログラムによる動作モードによっても通常動作を実行することができ、内部ＲＯＭのプログラムによる動作モード時でも外部不揮発メモリに対する情報書込みおよび情報書換えを実行することできるメモリシステムおよび外部不揮発メモリの使用方法を提供することを目的としている。
また、本発明は、ＣＰＵおよび該ＣＰＵ外部の書換え可能な不揮発メモリを備えたメモリシステムにおいて、不揮発メモリに対してアドレスバスおよびデータバスを接続することなく、不揮発メモリへの情報の書込みおよび情報の書換えを実行することができる外部不揮発メモリの使用方法を提供することを他の目的とする。
【０００４】
【課題を解決するための手段】
本発明の請求項１に係るメモリシステムは、内部にＲＯＭを備えたＣＰＵと、前記ＣＰＵの外部に設けられる書換え可能な不揮発メモリと、前記ＣＰＵ内に設けられ、前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方を選択して前記ＣＰＵを作動させるための動作形態設定手段とを有し、前記ＣＰＵは、所定アドレスのコードに基づいて前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方により作動しているかを検証し、前記ＣＰＵが前記ＲＯＭ内のプログラムによって作動しているときは、前記不揮発メモリに所定情報が書き込まれているか否かを検証し、前記不揮発メモリに前記所定情報が書き込まれていないことが検証されたときは、前記不揮発メモリに所定データを書込み、前記所定情報が書き込まれているときは、前記ＲＯＭまたは前記不揮発メモリに記録されたプログラムによる通常動作を行なうことができるものである。
また、請求項２に係わる外部不揮発メモリの使用方法は、ＣＰＵ内部のＲＯＭと、前記ＣＰＵ外部の書換え可能な不揮発メモリとを備えたメモリシステムにおける前記不揮発メモリの使用方法において、前記ＣＰＵの所定アドレスのコード、或いは、内部ＲＯＭ又は外部メモリで動作させる所定入力信号に基づいて、前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証する動作検証ステップと、前記動作検証ステップの検証結果により、前記ＣＰＵが前記ＲＯＭ内のプログラムによって動作しているときは、前記不揮発メモリに所定情報が書き込まれているか否かを検証する書込み検証ステップとを有し、前記書込み検証ステップの検証結果により、前記不揮発メモリに所定情報が書き込まれていないときは、前記不揮発メモリに所定データを書込む情報書込み、前記所定情報が書き込まれているときは、前記ＲＯＭまたは前記不揮発メモリに記録されたプログラムによる通常動作を行なうステップを有するものである。
【０００５】
請求項１および２に係るメモリシステムおよび外部不揮発メモリの使用方法では、アドレスのコードに基づいて、ＣＰＵが内部ＲＯＭおよび外部不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証し（動作検証ステップ）、検証の結果、ＣＰＵが内部ＲＯＭ内のプログラムによって作動しているときは、外部不揮発メモリに所定情報が書き込まれているか否かを検証し（書込み検証ステップ）、書込み検証の結果、外部不揮発メモリに所定情報が書き込まれていないときは、外部不揮発メモリに所定情報を書込むことができる（情報書込みステップ）ようにし、その後、内部ＲＯＭまたは外部不揮発メモリ内に記録されたプログラムの何れか一方によってＣＰＵを作動するようにしている。これにより、ＣＰＵが内部ＲＯＭ内のプログラムによる動作モードまたは外部不揮発メモリ内のプログラムによる動作モードによって通常動作を実行することができ、また内部ＲＯＭのプログラムによる動作モード時でも、外部不揮発メモリに対する情報書込みおよび情報書換えを実行することができる。また、外部不揮発メモリに対してＤＭＡ等の外部アクセスが可能な構成とすれば、外部不揮発メモリは一般のデータＲＯＭ等としても機能し得る。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の一実施形態に係るメモリシステムの構成図である。同図において、本実施形態のメモリシステムは、ＣＰＵ１０１内部の内部ＲＯＭ１１２と、ＣＰＵ１０１外部の書換え可能な不揮発メモリとしてフラッシュＲＯＭ１０３とを備えたメモリシステムである。
また、ＣＰＵ１０１には、ＭＰＵ１１１と、ＭＰＵ１１１が内部ＲＯＭ１１２およびフラッシュＲＯＭ１０３内に記憶されたプログラムの何れか一方によって作動されるかを設定する動作形態設定手段として、端子ＥＡ＃に対して、電源電圧ＶＣＣにプルアップされた抵抗１１３および他端を０Ｖに接続した内部／外部スイッチ１１４とを接続した構成を備えている。
すなわち、内部／外部スイッチ１１４がオン状態に設定されると、端子ＥＡ＃は”Ｌ”レベルとなって、外部のフラッシュＲＯＭ１０３内のプログラムによって動作を開始し、また、内部／外部スイッチ１１４がオフ状態に設定されると、端子ＥＡ＃は”Ｈ”レベルとなって、内蔵の内部ＲＯＭ１１２内のプログラムによって動作を開始することとなる。
ＣＰＵ１０１は、ＭＰＵ１１１が内部ＲＯＭ１１２内のプログラムによって作動しているときは、フラッシュＲＯＭ１０３に所定情報が書き込まれているか否かを検証し、該書込み検証の結果、フラッシュＲＯＭ１０３に所定情報が書き込まれていないときには、フラッシュＲＯＭ１０３に所定データを書込むことができるようにする。
【０００７】
このような本実施形態のメモリシステムにおけるフラッシュＲＯＭ１０３の使用方法について、図２に示すフローチャートを参照して詳細に説明する。
まず、ステップＳ２０１（動作検証ステップ）では、アドレスのコードより、ＣＰＵ１０１が現在、内部ＲＯＭ１１２およびフラッシュＲＯＭ１０３内のプログラムの何れか一方によって作動しているか（動作モード）を判別する。
尚、内部ＲＯＭ１１２およびフラッシュＲＯＭ１０３内のプログラムが、同一アドレスに同一コードのプログラムとして記憶される場合には、所定のアドレスに内部ＲＯＭ１１２とフラッシュＲＯＭ１０３とで異なるコードを入れておき、該コードに基づいて判別する。
ステップＳ２０１の動作検証の結果、ＣＰＵ１０１が内部ＲＯＭ１１２のプログラムによって作動しているときは、ステップＳ２０２に進み、フラッシュＲＯＭ１０３に所定情報が書き込まれているか否かを検証する（書込み検証ステップ）。書込み検証は、例えば、図２のように、フラッシュＲＯＭ１０３がインストールされているか否かのチェックを行うのであれば、予め、所定アドレスにチェックコード用を用意しておき、該アドレスの内容を読み出してインストール済みを示すコードか否かのチェックを行うようにすればよい。
また他方では、ステップＳ２０１の動作検証の結果、ＣＰＵ１０１がフラッシュＲＯＭ１０３のプログラムによって作動しているときは、ステップＳ２０３に進み、そのままフラッシュＲＯＭ１０３のプログラムによる動作モードで通常動作を実行する。
また、上記ステップＳ２０２の書込み検証の結果、フラッシュＲＯＭ１０３がインストールされている場合には、ステップＳ２０５に進んで、フラッシュＲＯＭ１０３のプログラムによる動作モード又は内部ＲＯＭによる通常動作を実行する。
内部ＲＯＭによる通常動作では、フラッシュＲＯＭ１０３への再インストールの処理をすることも可能である。
また他方で、ステップＳ２０２の書込み検証の結果、フラッシュＲＯＭ１０３がインストールされていない（所定情報が書き込まれていない）場合には、ステップＳ２０４に進んで、内部ＲＯＭ１１２のプログラムによる動作モードによって通常動作を実行する（ステップＳ２０４）。尚、この通常動作には、フラッシュＲＯＭ１０３へのインストールの処理をすることも可能である。但し、フラッシュＲＯＭ１０３への所定情報の書込み（情報書込みステップ）は、必ず行うものではなく、その時の状況に応じて情報書込みステップを行うか否かを判断すればよい。
以上のように本実施形態のメモリシステムでは、ＣＰＵ１０１が内部ＲＯＭ１１２内のプログラムによる動作モードまたはフラッシュＲＯＭ１０３内のプログラムによる動作モードによって通常動作を実行することができ、また内部ＲＯＭ１１２のプログラムによる動作モード時では、フラッシュＲＯＭ１０３に対する情報書込みおよび情報書換えを実行することができる。また、フラッシュＲＯＭ１０３に対してＤＭＡ等の外部アクセスが可能な構成とすれば、フラッシュＲＯＭ１０３は一般のデータＲＯＭ等としても機能することとなり、外部に情報を持ったシステム、すなわち共有データを備えたシステムも実現できる。また、本実施形態では、内部ＲＯＭとフラッシュＲＯＭが１つの場合を説明したが、２つ以上あっても他の不揮発メモリがあっても同様に機能することができる。
【０００８】
さらに、図３を参照してフラッシュＲＯＭへの情報の書き込みについて説明する。同図におけるメモリシステムは、ＣＰＵ３０１と、ＣＰＵ外部の書換え可能な不揮発メモリとしてフラッシュＲＯＭ３０１と、ＣＰＵ３０１に接続された通信回路３０５とを備えている。通信回路３０５とのデータ伝送は、通信回路３０７より実行される。
フラッシュＲＯＭ３０１に情報を書き込む場合は、通信回路３０５、３０７により伝送されてくる情報をＣＰＵ３０１を介して実行する。フラッシュＲＯＭ３０１に情報を書き込んだ後は、フラッシュＲＯＭ３０１に書き込まれたプログラムによってＣＰＵ３０１を作動させる。
上記実施形態によれば、フラッシュＲＯＭ３０１に対してアドレスバスおよびデータバスを接続することなく、フラッシュＲＯＭ３０１に情報を書き込むことができる。また、通信回路３０５、３０７を介して外部より情報が伝送されるので、書き込み後は、内部にＲＯＭを備えたＣＰＵの代わりに内部にＲＯＭのないＣＰＵでもフラッシュＲＯＭ３０１で動作させることができる。
【０００９】
【発明の効果】
以上説明したように、請求項１乃至４のメモリシステムおよび外部不揮発メモリの使用方法によれば、ＣＰＵの動作アドレスまたは該アドレスのコードに基づいて、ＣＰＵが内部ＲＯＭおよび外部不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証し（動作検証ステップ）、動作検証の結果、ＣＰＵが内部ＲＯＭ内のプログラムによって作動しているときは、外部不揮発メモリに所定情報が書き込まれているか否かを検証し（書込み検証ステップ）、書込み検証の結果、外部不揮発メモリに所定情報が書き込まれていないときは、外部不揮発メモリに所定情報を書込むことができる（情報書込みステップ）ようにしたので、ＣＰＵが内部ＲＯＭ内のプログラムによる動作モードまたは外部不揮発メモリ内のプログラムによる動作モードによって通常動作を実行することができ、また内部ＲＯＭのプログラムによる動作モード時でも、外部不揮発メモリに対する情報書込みおよび情報書換えを実行し得るメモリシステムおよび外部不揮発メモリの使用方法を提供することができる。
また、請求項５の外部不揮発メモリの使用方法によれば、ＣＰＵを作動させるための所定情報をＣＰＵ外部から伝送し、ＣＰＵを介して外部不揮発メモリにを書込み、不揮発メモリに所定情報が書き込まれた後は、該所定情報によりＣＰＵを作動させるようにしたので、不揮発メモリに対してアドレスバスおよびデータバスを接続することなく、不揮発メモリへの情報の書込みおよび情報の書換えを実行することができる。また、書き込めばＣＰＵ内には書き込むためのＲＯＭを必要としない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るメモリシステムの構成図である。
【図２】実施形態のメモリシステムにおけるフラッシュＲＯＭの使用方法を説明するフローチャートである。
【図３】本発明の他実施形態に係るメモリシステムの構成図である。
【図４】従来のメモリシステムの構成図である。
【符号の説明】
１０１，３０１，４０１ ＣＰＵ
１１１ ＭＰＵ
１１２ 内部ＲＯＭ
１１３ 抵抗
１１４ 内部／外部スイッチ
１０３，３０３，４０３ フラッシュＲＯＭ（外部不揮発メモリ）
３０５，３０７ 通信回路
ＶＣＣ 電源電圧
Claims (2)
- 内部にＲＯＭを備えたＣＰＵと、前記ＣＰＵの外部に設けられる書換え可能な不揮発メモリと、前記ＣＰＵ内に設けられ、前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方を選択して前記ＣＰＵを作動させるための動作形態設定手段とを有し、前記ＣＰＵは、所定アドレスのコードに基づいて前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方により作動しているかを検証し、前記ＣＰＵが前記ＲＯＭ内のプログラムによって作動しているときは、前記不揮発メモリに所定情報が書き込まれているか否かを検証し、前記不揮発メモリに前記所定情報が書き込まれていないことが検証されたときは、前記不揮発メモリに所定データを書込み、前記所定情報が書き込まれているときは、前記ＲＯＭまたは前記不揮発メモリに記録されたプログラムによる通常動作を行なうことを特徴とするメモリシステム。
- ＣＰＵ内部のＲＯＭと、前記ＣＰＵ外部の書換え可能な不揮発メモリとを備えたメモリシステムにおける前記不揮発メモリの使用方法において、前記ＣＰＵの所定アドレスのコード、或いは、内部ＲＯＭ又は外部メモリで動作させる所定入力信号に基づいて、前記ＣＰＵが前記ＲＯＭおよび前記不揮発メモリ内に記録されたプログラムの何れか一方によって作動しているかを検証する動作検証ステップと、前記動作検証ステップの検証結果により、前記ＣＰＵが前記ＲＯＭ内のプログラムによって動作しているときは、前記不揮発メモリに所定情報が書き込まれているか否かを検証する書込み検証ステップとを有し、前記書込み検証ステップの検証結果により、前記不揮発メモリに所定情報が書き込まれていないときは、前記不揮発メモリに所定データを書込む情報書込み、前記所定情報が書き込まれているときは、前記ＲＯＭまたは前記不揮発メモリに記録されたプログラムによる通常動作を行なうステップを有することを特徴とする外部不揮発メモリの使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31373797A JP3912447B2 (ja) | 1997-11-14 | 1997-11-14 | メモリシステムおよび外部不揮発メモリの使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31373797A JP3912447B2 (ja) | 1997-11-14 | 1997-11-14 | メモリシステムおよび外部不揮発メモリの使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149407A JPH11149407A (ja) | 1999-06-02 |
| JP3912447B2 true JP3912447B2 (ja) | 2007-05-09 |
Family
ID=18044927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31373797A Expired - Fee Related JP3912447B2 (ja) | 1997-11-14 | 1997-11-14 | メモリシステムおよび外部不揮発メモリの使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912447B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5196809B2 (ja) * | 2007-02-27 | 2013-05-15 | キヤノン株式会社 | メモリシステム |
-
1997
- 1997-11-14 JP JP31373797A patent/JP3912447B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11149407A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682700B2 (ja) | Ｉｃカード | |
| KR100375217B1 (ko) | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 | |
| EP2053501A2 (en) | Initialization of flash storage via an embedded controller | |
| US7471535B2 (en) | Programable identification circuitry | |
| US8176281B2 (en) | Controlling access to an embedded memory of a microcontroller | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| US6839835B2 (en) | Method of loading initial program in processor system | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| KR100310486B1 (ko) | 마이크로컴퓨터 | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| US6813191B2 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
| JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| US7596717B2 (en) | Microcomputer and debugging method | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP2006252278A (ja) | マイクロコンピュータ | |
| TWI406175B (zh) | 記憶卡以及用於記憶卡之方法 | |
| JPH11167525A (ja) | 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体 | |
| JPH05134928A (ja) | メモリ装置 | |
| KR20000074229A (ko) | 차량의 엔진 이씨유에서의 프로그램 다운 로딩장치 | |
| JP2002304329A (ja) | 半導体装置 | |
| JP3633812B2 (ja) | フラッシュファームダウンロードによるフラッシュメモリ制御システム | |
| JP2006139627A (ja) | 画像形成装置 | |
| JPH06266537A (ja) | 制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |