JP3679814B2 - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP3679814B2 JP3679814B2 JP22022193A JP22022193A JP3679814B2 JP 3679814 B2 JP3679814 B2 JP 3679814B2 JP 22022193 A JP22022193 A JP 22022193A JP 22022193 A JP22022193 A JP 22022193A JP 3679814 B2 JP3679814 B2 JP 3679814B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- ferroelectric
- ferroelectric film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は強誘電体膜から成る記憶装置の記憶膜構成と記憶膜構造に関する。
【０００２】
【従来の技術】
従来、強誘電体膜から成る記憶装置は、R.Womack,D.Tolsh,ISSCC Technical Digest,242(1989)などに示されているごとく、チタン酸ジルコニュウム鉛（ＰＺＴ）などの強誘電体膜を白金膜電極などで挟まれて形成されて成るのが通例であった。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来技術によるとチタン酸ジルコニュウム鉛（ＰＺＴ）などの強誘電体膜などの記憶回数がせいぜい１００万回程度の書換えで劣化したり、記憶寿命がせいぜい２年間程度であるという課題があった。
【０００４】
本発明は、かかる従来技術の課題を解決し強誘電体膜から成る記憶装置の記憶回数と記憶寿命の向上を図ることを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を解決するために、本発明は記憶装置に関し、強誘電体膜を備えた記憶装置であって、半導体基板の上方に形成された第一の電極と、前記第一の電極上に形成された強誘電体膜と、前記強誘電体膜上に形成され、該強誘電体膜に酸素を補給する燐ガラス膜と、前記燐ガラス膜上に形成された第二の電極とを備え、前記燐ガラス膜の膜厚が１ｎｍ〜１００ｎｍであることを特徴とする。
【０００６】
【作用】
ペロブスカイト結晶構造を持つチタン酸ジルコニュウム鉛（ＰＺＴ）系などの強誘電体膜の劣化の原因は、結晶格子内に酸素欠損を起こすためであり、この酸素欠損を補償する酸化剤を付加するかあるいは自己補償を可能にするために強誘電体膜の少なくとも表面を粗状にすることにより、強誘電体膜の劣化を防止することができる作用が出る。
【０００７】
【実施例】
以下、実施例により本発明を詳述する。
【０００８】
図１は、本発明の一実施例を示す記憶部の原理的な断面図である。すなわち、第１の電極であるＰｔ／Ｔｉ膜からなる電極膜１０１上には強誘電体膜１０２が形成され、該強誘電体膜１０２上には燐ガラス膜１０７が形成され、該燐ガラス膜１０７上には第２の電極であるＴｉ／Ｐｔ膜から成る電極膜１０３が形成されて成る。
【０００９】
この記憶装置の製法は、ＳｉまたはＧａＡｓなどの半導体基板上にＳｉＯ2やＳｉ3Ｎ4などの絶縁膜を形成し、該絶縁膜にコンタクト穴開けをして、半導体基板のコンタクト穴部を介してスパッタ蒸着やＣＶＤ法などによりＴｉ膜を１００ｎｍ厚さ程度形成し、下地がＳｉの場合は該Ｔｉ膜表面をＮＨ3雰囲気中で８００度、３０秒程度の高速熱処理（ＲＴＰ）により電気伝導性のあるＴｉＮ膜としてＳｉの拡散に対する障壁膜としたりして、Ｐｔ膜を５０ｎｍ厚さ程度スパッタ蒸着して第１の電極膜１０１とし、該第１の電極膜１０１上にアルコール基のＰＺＴなどの原液を塗布するいわゆるゾルゲル法あるいはスピンオングラス（ＳＯＧ）法あるいは金属有機デポジション（ＭＯＣＶＤ）法と呼ばれる方法や有機金属蒸気を用いた化学蒸着（ＣＶＤ）法により１３０ｎｍ厚さ程度に電気的書き込み消去記憶装置の場合はＰＺＴなどから成る強誘電体膜１０２を形成し、酸素雰囲気でアニールした後、ＣＶＤ法により燐濃度が４〜１０モル％程度の燐ガラス（ＰＳＧ）膜１０７を１ｎｍ〜１００ｎｍ厚さ程度形成後、第２の電極膜１０３をスパッタ蒸着法などによりＰｔ膜とＴｉ膜を形成したりその他のＡｌなどの金属膜などを形成する。
【００１０】
この記憶装置における燐ガラス膜１０７の作用は酸化剤としての作用であり、強誘電体膜１０２に電界が印加された場合にこれら強誘電体膜１０７の結晶内で欠乏する酸素を補給するためのものである。よってこの燐ガラス膜１０７はＰ2Ｏ5単体であっても良く、Ｐ2Ｏ5以外の５酸化マンガンや過マンガン酸カリや硝酸カリの単体膜や５酸化マンガンや過マンガン酸カリや硝酸カリなどの酸化剤を含んだ膜であれば良く強誘電体膜１０２にこれら酸化剤や酸化剤を含んだガラスなどを含有させたり混合させたりしても良い。また、この酸化剤を含んだ膜は必ずしも強誘電体膜１０２の上部表面のみならず下部表面あるいは中間層として形成されても良い。なお、Ｐ2Ｏ5などの酸化剤は吸湿性であるので、単体膜や高濃度膜を形成する場合にはさらに低濃度膜やＳｉＯ2膜やＳｉ3Ｎ4膜などの絶縁膜を形成して耐湿性を向上しておく必要がある。
【００１１】
強誘電体膜に酸化剤からの酸素を補給することができるようにすることにより、記憶装置の書換え回数き換え回数を１０億回以上にし寿命を１０年以上にすることができる。
【００１２】
図２は、本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。すなわち、Ｓｉ１０４には不純物の拡散層１０５およびＳｉＯ2膜１０６が形成されて成り、該ＳｉＯ2膜１０６にはコンタクト穴が開けられ、該コンタクト穴を介して第１の電極であるＰｔ／Ｔｉ膜やＰｔ／ＴｉＮ／ＴｉＮ膜などから成る電極膜１０１が前記拡散層１０５と接続されて形成され、前記第１の電極である電極膜１０１上には強誘電体膜ま１０２が形成されて成り、該強誘電体膜１０２上には第２の電極であるＴｉ／Ｐｔ膜から成る電極膜１０３が形成されて成り、半導体記憶装置の記憶部を形成して成り、該記憶部の少なくとも強誘電体膜１０２の側面を含む表面には燐濃度４〜１０モル％、厚さ１０〜１００ｎｍ程度の燐ガラス膜１０７が形成されて成る。
【００１３】
この記憶装置における燐ガラス膜１０７の作用は酸化剤としての作用であり、強誘電体膜１０２に電界が印加された場合にこれら強誘電体膜１０２の結晶内で欠乏する酸素を強誘電体膜１０２の側面から補給するためのものである。また、この燐ガラス膜１０７はＰ2Ｏ5単体であっても良く、Ｐ2Ｏ5以外の５酸化マンガンや過マンガン酸カリや硝酸カリの単体膜や酸化マンガンや過マンガン酸カリや硝酸カリなどの酸化剤を含んだ膜であれば良い。また、この酸化剤を含んだ膜は必ずしも強誘電体膜１０２の上部表面のみならず下部表面あるいは中間層として形成されても良い。なお、Ｐ2Ｏ5などの酸化剤は吸湿性であるので、単体膜や高濃度膜を形成する場合にはさらに低濃度膜やＳｉＯ2膜やＳｉ3Ｎ4膜などの絶縁膜を形成して耐湿性を向上しておく必要がある。
【００１４】
さらにこの燐ガラス膜１０７は強誘電体膜１０２を、たとえばストライプ状やチェック状にエッチングしたり１０〜１００ｎｍ程度粗な凹凸を形成したりして、その少なくとも側面を含む表面などに形成し、さらにその上下に電極膜が形成されていても良い。
【００１５】
強誘電体膜の少なくとも側面に酸化剤や酸化剤を含んだガラス膜などを形成することにより、記憶装置の書換え回数き換え回数を１０億回以上にし寿命を１０年以上にすることができる。
【００１６】
図３は本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。すなわち、Ｓｉ１０４には不純物の拡散層１０５およびＳｉＯ2膜１０６が形成されて成り、該ＳｉＯ2膜１０６にはコンタクト穴が開けられ、該コンタクト穴を介して第１の電極であるＰｔ／Ｔｉ膜から成る電極膜１０１が前記拡散層１０５と接続されて形成されて成ると共に該第１の電極である電極膜１０１の表面は粗に形成されて成り、該第１の電極である１０〜１００ｎｍ程度に粗な電極膜１０１上には強誘電体膜１０２が少なくともその表面が１０〜１００ｎｍ程度に粗に形成されて成り、該粗表面の強誘電体膜１０２上には第２の電極であるＴｉ／Ｐｔ膜から成る電極膜１０３が形成されて成り、半導体記憶装置の記憶部を形成して成る。
【００１７】
強誘電体膜を粗構造にするのは表面のみならず強誘電体膜内や強誘電体膜下表面であっても良く、たとえば電極１０１の表面をホトエッチングなどや下地にポリＳｉを球状結晶粒にＣＶＤ法で５５０度で育成してその上に電極１０１を形成するなどして電極１０１の表面を１０〜１００ｎｍ程度の凹凸状の粗構造にしてから強誘電体膜１０２を形成したり、強誘電体膜１０２の表面をホトエッチングやＣＶＤ法により強誘電体を球状結晶粒化するなどして、強誘電体膜１０２の表面を凹凸状の１０〜１００ｎｍ程度の粗構造にしてから電極１０３を形成するなどしても良い。
【００１８】
強誘電体膜を１０〜１００ｎｍ程度の粗構造にすると、電界を強誘電体膜に印加した場合に、強誘電体膜の厚さの差により、分極を起こす部分と起こさない部分とが生じ、分極を起こした部分から逸脱する酸素原子を分極を起こしていない部分にある酸素原子で補償するいわゆる自己補償機能を持たせることができる作用があり、記憶装置の書換え回数き換え回数を１０億回以上にし寿命を１０年以上にすることができる。
【００１９】
なお、強誘電体膜を１０〜１００ｎｍ程度の粗構造にしてかつ強誘電体膜の表面や側面に酸化剤膜を形成したり、強誘電体膜に酸化剤や酸化剤を含んだガラスなどを含有させたり混合させたりしても良いことは言うまでもない。
【００２０】
なお、強誘電体膜としては、チタン酸ジルコニュウム鉛の他、チタン酸バリュウムやチタン酸ストロンチュームやチタン酸ビスマスなどがある。
【００２１】
この強誘電体膜の表面や側面に酸化剤を含んだガラス膜や酸化剤膜を形成したり含有あるいは混合させたり、強誘電体膜を１０〜１００ｎｍ程度の粗構造にしたりする方法は、E.Fujili,et.al.,IEDM Technical Digest,267(1992)に示されている誘電率４００程度のチタン酸バリュウムストロンチュウムから成る高誘電体膜や、P.C.Fazan et.al.,IEDM Technical Digest,263(1992)に示されている誘電率２１程度の酸化タンタル膜などのごとく、ダイナミックランダムアクセスメモリのキャパシタ記憶部に用いられる高誘電体膜にも適用することができ、この場合には高誘電体膜のリーク電流を減少することができ、記憶保持時間の増大とそれに伴うレフレッシュ時間の延長と低消費電力化などを図ることができる。
【００２２】
【発明の効果】
本発明により書換え回数が１０億回以上で、１０年以上の寿命のある記憶装置を提供することができる効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す記憶部の原理的な断面図である。
【図２】 本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。
【図３】 本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。
【符号の説明】
１０１・・・電極膜
１０２・・・強誘電体膜
１０３・・・電極膜
１０４・・・Ｓｉ
１０５・・・拡散層
１０６・・・ＳｉＯ2膜
１０７・・・燐ガラス膜
【産業上の利用分野】
本発明は強誘電体膜から成る記憶装置の記憶膜構成と記憶膜構造に関する。
【０００２】
【従来の技術】
従来、強誘電体膜から成る記憶装置は、R.Womack,D.Tolsh,ISSCC Technical Digest,242(1989)などに示されているごとく、チタン酸ジルコニュウム鉛（ＰＺＴ）などの強誘電体膜を白金膜電極などで挟まれて形成されて成るのが通例であった。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来技術によるとチタン酸ジルコニュウム鉛（ＰＺＴ）などの強誘電体膜などの記憶回数がせいぜい１００万回程度の書換えで劣化したり、記憶寿命がせいぜい２年間程度であるという課題があった。
【０００４】
本発明は、かかる従来技術の課題を解決し強誘電体膜から成る記憶装置の記憶回数と記憶寿命の向上を図ることを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を解決するために、本発明は記憶装置に関し、強誘電体膜を備えた記憶装置であって、半導体基板の上方に形成された第一の電極と、前記第一の電極上に形成された強誘電体膜と、前記強誘電体膜上に形成され、該強誘電体膜に酸素を補給する燐ガラス膜と、前記燐ガラス膜上に形成された第二の電極とを備え、前記燐ガラス膜の膜厚が１ｎｍ〜１００ｎｍであることを特徴とする。
【０００６】
【作用】
ペロブスカイト結晶構造を持つチタン酸ジルコニュウム鉛（ＰＺＴ）系などの強誘電体膜の劣化の原因は、結晶格子内に酸素欠損を起こすためであり、この酸素欠損を補償する酸化剤を付加するかあるいは自己補償を可能にするために強誘電体膜の少なくとも表面を粗状にすることにより、強誘電体膜の劣化を防止することができる作用が出る。
【０００７】
【実施例】
以下、実施例により本発明を詳述する。
【０００８】
図１は、本発明の一実施例を示す記憶部の原理的な断面図である。すなわち、第１の電極であるＰｔ／Ｔｉ膜からなる電極膜１０１上には強誘電体膜１０２が形成され、該強誘電体膜１０２上には燐ガラス膜１０７が形成され、該燐ガラス膜１０７上には第２の電極であるＴｉ／Ｐｔ膜から成る電極膜１０３が形成されて成る。
【０００９】
この記憶装置の製法は、ＳｉまたはＧａＡｓなどの半導体基板上にＳｉＯ2やＳｉ3Ｎ4などの絶縁膜を形成し、該絶縁膜にコンタクト穴開けをして、半導体基板のコンタクト穴部を介してスパッタ蒸着やＣＶＤ法などによりＴｉ膜を１００ｎｍ厚さ程度形成し、下地がＳｉの場合は該Ｔｉ膜表面をＮＨ3雰囲気中で８００度、３０秒程度の高速熱処理（ＲＴＰ）により電気伝導性のあるＴｉＮ膜としてＳｉの拡散に対する障壁膜としたりして、Ｐｔ膜を５０ｎｍ厚さ程度スパッタ蒸着して第１の電極膜１０１とし、該第１の電極膜１０１上にアルコール基のＰＺＴなどの原液を塗布するいわゆるゾルゲル法あるいはスピンオングラス（ＳＯＧ）法あるいは金属有機デポジション（ＭＯＣＶＤ）法と呼ばれる方法や有機金属蒸気を用いた化学蒸着（ＣＶＤ）法により１３０ｎｍ厚さ程度に電気的書き込み消去記憶装置の場合はＰＺＴなどから成る強誘電体膜１０２を形成し、酸素雰囲気でアニールした後、ＣＶＤ法により燐濃度が４〜１０モル％程度の燐ガラス（ＰＳＧ）膜１０７を１ｎｍ〜１００ｎｍ厚さ程度形成後、第２の電極膜１０３をスパッタ蒸着法などによりＰｔ膜とＴｉ膜を形成したりその他のＡｌなどの金属膜などを形成する。
【００１０】
この記憶装置における燐ガラス膜１０７の作用は酸化剤としての作用であり、強誘電体膜１０２に電界が印加された場合にこれら強誘電体膜１０７の結晶内で欠乏する酸素を補給するためのものである。よってこの燐ガラス膜１０７はＰ2Ｏ5単体であっても良く、Ｐ2Ｏ5以外の５酸化マンガンや過マンガン酸カリや硝酸カリの単体膜や５酸化マンガンや過マンガン酸カリや硝酸カリなどの酸化剤を含んだ膜であれば良く強誘電体膜１０２にこれら酸化剤や酸化剤を含んだガラスなどを含有させたり混合させたりしても良い。また、この酸化剤を含んだ膜は必ずしも強誘電体膜１０２の上部表面のみならず下部表面あるいは中間層として形成されても良い。なお、Ｐ2Ｏ5などの酸化剤は吸湿性であるので、単体膜や高濃度膜を形成する場合にはさらに低濃度膜やＳｉＯ2膜やＳｉ3Ｎ4膜などの絶縁膜を形成して耐湿性を向上しておく必要がある。
【００１１】
強誘電体膜に酸化剤からの酸素を補給することができるようにすることにより、記憶装置の書換え回数き換え回数を１０億回以上にし寿命を１０年以上にすることができる。
【００１２】
図２は、本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。すなわち、Ｓｉ１０４には不純物の拡散層１０５およびＳｉＯ2膜１０６が形成されて成り、該ＳｉＯ2膜１０６にはコンタクト穴が開けられ、該コンタクト穴を介して第１の電極であるＰｔ／Ｔｉ膜やＰｔ／ＴｉＮ／ＴｉＮ膜などから成る電極膜１０１が前記拡散層１０５と接続されて形成され、前記第１の電極である電極膜１０１上には強誘電体膜ま１０２が形成されて成り、該強誘電体膜１０２上には第２の電極であるＴｉ／Ｐｔ膜から成る電極膜１０３が形成されて成り、半導体記憶装置の記憶部を形成して成り、該記憶部の少なくとも強誘電体膜１０２の側面を含む表面には燐濃度４〜１０モル％、厚さ１０〜１００ｎｍ程度の燐ガラス膜１０７が形成されて成る。
【００１３】
この記憶装置における燐ガラス膜１０７の作用は酸化剤としての作用であり、強誘電体膜１０２に電界が印加された場合にこれら強誘電体膜１０２の結晶内で欠乏する酸素を強誘電体膜１０２の側面から補給するためのものである。また、この燐ガラス膜１０７はＰ2Ｏ5単体であっても良く、Ｐ2Ｏ5以外の５酸化マンガンや過マンガン酸カリや硝酸カリの単体膜や酸化マンガンや過マンガン酸カリや硝酸カリなどの酸化剤を含んだ膜であれば良い。また、この酸化剤を含んだ膜は必ずしも強誘電体膜１０２の上部表面のみならず下部表面あるいは中間層として形成されても良い。なお、Ｐ2Ｏ5などの酸化剤は吸湿性であるので、単体膜や高濃度膜を形成する場合にはさらに低濃度膜やＳｉＯ2膜やＳｉ3Ｎ4膜などの絶縁膜を形成して耐湿性を向上しておく必要がある。
【００１４】
さらにこの燐ガラス膜１０７は強誘電体膜１０２を、たとえばストライプ状やチェック状にエッチングしたり１０〜１００ｎｍ程度粗な凹凸を形成したりして、その少なくとも側面を含む表面などに形成し、さらにその上下に電極膜が形成されていても良い。
【００１５】
強誘電体膜の少なくとも側面に酸化剤や酸化剤を含んだガラス膜などを形成することにより、記憶装置の書換え回数き換え回数を１０億回以上にし寿命を１０年以上にすることができる。
【００１６】
図３は本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。すなわち、Ｓｉ１０４には不純物の拡散層１０５およびＳｉＯ2膜１０６が形成されて成り、該ＳｉＯ2膜１０６にはコンタクト穴が開けられ、該コンタクト穴を介して第１の電極であるＰｔ／Ｔｉ膜から成る電極膜１０１が前記拡散層１０５と接続されて形成されて成ると共に該第１の電極である電極膜１０１の表面は粗に形成されて成り、該第１の電極である１０〜１００ｎｍ程度に粗な電極膜１０１上には強誘電体膜１０２が少なくともその表面が１０〜１００ｎｍ程度に粗に形成されて成り、該粗表面の強誘電体膜１０２上には第２の電極であるＴｉ／Ｐｔ膜から成る電極膜１０３が形成されて成り、半導体記憶装置の記憶部を形成して成る。
【００１７】
強誘電体膜を粗構造にするのは表面のみならず強誘電体膜内や強誘電体膜下表面であっても良く、たとえば電極１０１の表面をホトエッチングなどや下地にポリＳｉを球状結晶粒にＣＶＤ法で５５０度で育成してその上に電極１０１を形成するなどして電極１０１の表面を１０〜１００ｎｍ程度の凹凸状の粗構造にしてから強誘電体膜１０２を形成したり、強誘電体膜１０２の表面をホトエッチングやＣＶＤ法により強誘電体を球状結晶粒化するなどして、強誘電体膜１０２の表面を凹凸状の１０〜１００ｎｍ程度の粗構造にしてから電極１０３を形成するなどしても良い。
【００１８】
強誘電体膜を１０〜１００ｎｍ程度の粗構造にすると、電界を強誘電体膜に印加した場合に、強誘電体膜の厚さの差により、分極を起こす部分と起こさない部分とが生じ、分極を起こした部分から逸脱する酸素原子を分極を起こしていない部分にある酸素原子で補償するいわゆる自己補償機能を持たせることができる作用があり、記憶装置の書換え回数き換え回数を１０億回以上にし寿命を１０年以上にすることができる。
【００１９】
なお、強誘電体膜を１０〜１００ｎｍ程度の粗構造にしてかつ強誘電体膜の表面や側面に酸化剤膜を形成したり、強誘電体膜に酸化剤や酸化剤を含んだガラスなどを含有させたり混合させたりしても良いことは言うまでもない。
【００２０】
なお、強誘電体膜としては、チタン酸ジルコニュウム鉛の他、チタン酸バリュウムやチタン酸ストロンチュームやチタン酸ビスマスなどがある。
【００２１】
この強誘電体膜の表面や側面に酸化剤を含んだガラス膜や酸化剤膜を形成したり含有あるいは混合させたり、強誘電体膜を１０〜１００ｎｍ程度の粗構造にしたりする方法は、E.Fujili,et.al.,IEDM Technical Digest,267(1992)に示されている誘電率４００程度のチタン酸バリュウムストロンチュウムから成る高誘電体膜や、P.C.Fazan et.al.,IEDM Technical Digest,263(1992)に示されている誘電率２１程度の酸化タンタル膜などのごとく、ダイナミックランダムアクセスメモリのキャパシタ記憶部に用いられる高誘電体膜にも適用することができ、この場合には高誘電体膜のリーク電流を減少することができ、記憶保持時間の増大とそれに伴うレフレッシュ時間の延長と低消費電力化などを図ることができる。
【００２２】
【発明の効果】
本発明により書換え回数が１０億回以上で、１０年以上の寿命のある記憶装置を提供することができる効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す記憶部の原理的な断面図である。
【図２】 本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。
【図３】 本発明の参考例を示す、半導体記憶装置の記憶要部の断面図である。
【符号の説明】
１０１・・・電極膜
１０２・・・強誘電体膜
１０３・・・電極膜
１０４・・・Ｓｉ
１０５・・・拡散層
１０６・・・ＳｉＯ2膜
１０７・・・燐ガラス膜
Claims (1)
- 強誘電体膜を備えた記憶装置であって、
半導体基板の上方に形成された第一の電極と、
前記第一の電極上に形成された強誘電体膜と、
前記強誘電体膜上に形成され、該強誘電体膜に酸素を補給する燐ガラス膜と、
前記燐ガラス膜上に形成された第二の電極とを備え、
前記燐ガラス膜の膜厚が１ｎｍ〜１００ｎｍであることを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22022193A JP3679814B2 (ja) | 1993-09-03 | 1993-09-03 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22022193A JP3679814B2 (ja) | 1993-09-03 | 1993-09-03 | 記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003147696A Division JP2003338612A (ja) | 2003-05-26 | 2003-05-26 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774324A JPH0774324A (ja) | 1995-03-17 |
| JP3679814B2 true JP3679814B2 (ja) | 2005-08-03 |
Family
ID=16747779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22022193A Expired - Fee Related JP3679814B2 (ja) | 1993-09-03 | 1993-09-03 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3679814B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907322B2 (ja) * | 1995-05-18 | 1999-06-21 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| JP4124010B2 (ja) | 2003-04-10 | 2008-07-23 | 沖電気工業株式会社 | 強誘電体メモリおよびその製造方法 |
| JP2007115972A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP4841346B2 (ja) * | 2006-02-16 | 2011-12-21 | 日本碍子株式会社 | 電子放出素子 |
-
1993
- 1993-09-03 JP JP22022193A patent/JP3679814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774324A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443649B2 (en) | Ferroelectric capacitor | |
| JP3264506B2 (ja) | 強誘電体不揮発性記憶装置 | |
| US6052271A (en) | Ferroelectric capacitor including an iridium oxide layer in the lower electrode | |
| KR100450669B1 (ko) | 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| US5864932A (en) | Partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| US6929956B2 (en) | Ferroelectric random access memory device and fabrication method therefor | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| US20210175013A1 (en) | Ferroelectric Capacitor, Ferroelectric Field Effect Transistor, and Method Used in Forming an Electronic Device Comprising Conductive Material and Ferroelectric Material | |
| US20070120165A1 (en) | Semiconductor device with ferroelectric capacitor and fabrication method thereof | |
| KR19990057818A (ko) | 유전손실을 감소시킨 강유전체 캐패시터 제조방법 | |
| KR100382719B1 (ko) | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| JP3679814B2 (ja) | 記憶装置 | |
| KR100243298B1 (ko) | 반도체장치의 커패시터 형성방법 | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| US6617626B2 (en) | Ferroelectric semiconductor memory device and a fabrication process thereof | |
| CN100421236C (zh) | 半导体装置及其制造方法 | |
| US6927121B2 (en) | Method for manufacturing ferroelectric random access memory capacitor | |
| KR20050084813A (ko) | 강유전체 커패시터 및 그 제조 방법 | |
| US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor | |
| JP2003338612A (ja) | 記憶装置 | |
| JP3611446B2 (ja) | 半導体記憶装置 | |
| JPH09237875A (ja) | 半導体記憶素子、半導体記憶素子の形成方法、及びチタン酸ビスマス膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |