JP3677187B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3677187B2 JP3677187B2 JP2000014830A JP2000014830A JP3677187B2 JP 3677187 B2 JP3677187 B2 JP 3677187B2 JP 2000014830 A JP2000014830 A JP 2000014830A JP 2000014830 A JP2000014830 A JP 2000014830A JP 3677187 B2 JP3677187 B2 JP 3677187B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- block
- bit
- blocks
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Description
【発明の属する技術分野】
この発明は、バーストデータ転送を行う半導体装置に関する。
【0002】
【従来の技術】
図10に示すような基本的な構成の従来のDRAMにおいては、図11に示すように、ワード線により選択されたメモリセルから読み出されたデータはビット線を介してセンスアップに与えられ、センスアップによってセンス増幅された1対のデータは、カラムセレクト線CSLの信号により導通制御される1対のFET101を介して出力バッファへと読み出される。
【0003】
このようなDRAMに対して、従来のシンクロナスDRAM(SDRAM)のひとつのアーキテクチャの一部構成を図12に示す。図12に示す構成はひとつのデータ入出力に対してシンクロナス動作を行うためのデータ転送の経路を示したものである。以下簡単に動作を説明する。
【0004】
一連のシリアルデータの出力に際して、先頭のデータのアドレスが与えられるとカラムセレクト線CSL1〜2の対応する隣接した2つのCSLが選択されて、4つのデータが4ペアのDB線に読み出される。2クロックサイクルの内に同時に2カラムから読み出されたデータがシリアルに出力されるのがSDRAMの2ビットプリフェッチのシステムであるから、この4ペアのDB線からシリアルアクセスのアドレッシングに合う2ペアのDB線が選択される。この選択を行うのがDBセレクトである。
【0005】
選ばれた2ペアのDB線のデータは2ペアのRWD線に転送される。2ペアのRWD線のデータは、最初の2サイクルのデータについてはレジスタR1、R2に格納され、次の2サイクルのデータはR3、R4に格納される。この際、RWD線のデータをどの順序でレジスタに格納するのかを決めるのがRWDスイッチ1、2である。このスイッチを経てデータは2サイクル毎に交互に開くレジスタトランスファゲート1、2によってレジスタR1〜R4にアクセス順に格納されて高速なデータ出力が実現される。
【0006】
図12に示すRWDスイッチ1、2及びレジスタトランスファゲート1、2は、例えばFETからなるゲートにより構成され、レジスタR1、R4に格納されたデータは、例えば図13に示すように、シフトレジスタ102の各出力に対応して導通制御されるFETゲート103を介して出力バッファへと読み出される。
【0007】
上述したデータ転送の状態を時間を追ってみたのが図14のタイミング図である。図14ではバースト長8、アドレス設定からのレイテンシー3のデータ転送を示している。
【0008】
図14には図12の各部の状態が示されているが、これを順を追って説明する。
【0009】
まず、クロックサイクル(CLK)において/CASがLになり、一連のバーストデータの先頭のアドレスが設定されアクセスが開始される。先頭のアドレスが決まると後はデータのバーストアクセスのアドレッシング順に従って2サイクル毎に内部アドレスが発生されて2本ずつのカラムセレクト線CSLが立ち上がりアクセス動作を行う。
【0010】
カラムセレクト線CSLが立ち上がるとDB線ペアはすぐにbusy状態になる。DB線ペアにデータが充分確定した頃DBセレクタが作用して4ペアのDB線の2ペアからデータをRWD線ペアに転送して、RWD線を2サイクル毎にbusy状態にする。RWD線に充分データを確定すると、RWDスイッチ及びレジスタトランスファゲートの1または2の一方が動作してレジスタにデータを格納する。
【0011】
この動作の際に、RWDスイッチはバーストデータのアドレッシングにより1または2の適当な方が選択されてオン、レジスタトランスファゲートの方は常に1と2が交互にオンしてデータをレジスタに格納していく。それぞれのレジスタトランスファゲートがオンするとすぐにレジスタの内容は書き換えられてbusy状態となりOUTPUTからデータがシリアルに出力される。
【0012】
これらのバーストデータ転送の制御の際、内部の動作は2クロックサイクルを周期として行われるために、一連のデータバーストのアクセスが終了した後の新たなバーストアクセスの開始クロックサイクルには制限がでてくる。バースト終了後任意のサイクルから新たなアクセスを開始しようとするには制限がでてくる。バースト終了後任意のサイクルから新たなアクセスを開始しようとする、クロック周期の制御を一旦リセットして新たに2クロックサイクルを開始する必要がある。
【0013】
このために、一連のバーストアクセスが終了してこのバーストのアクセスの制御が不要になった時点でデータバースト終了信号を内部で発生する。この信号が発生しているクロックサイクルから制御系をリセットする。図14ではクロックサイクル9である。リセットが終了しなければ新たなバーストサイクルは開始できないのと、リセットには十数nsの時間が必要であるため、新たな開始アドレスの設定はクロックサイクル11からとなる。このため、クロックサイクル9と10は新たなバーストアクセスの設定はできない。したがって、図14の太い点線からの新たなバーストデータの出力はできず、細い点線のみからのデータ出力となる。
【0014】
【発明が解決しようとする課題】
一方、従来のシンクロナスDRAMにおいては、多バンク構成のセルアレイとデータ転送系統とが最適に配置されておらず、チップ面積の大型化を招いていた。
【0015】
本発明は、上記課題を解決するものであり、その目的とするところは、多バンクの構成のセルアレイとデータ転送系統との配置構成の最適化することにより、チップ面積の大型化を防止し得る半導体装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明の半導体装置は、行列状に配置された複数のセルからなり、複数のバンクに分割された複数のセルアレイと、前記複数のセルアレイとの間でnビット(nは正の整数)データを入出力する複数のnビットI/Oバスとを有し、前記各バンクは複数のセルアレイを含むm個(mは正の整数)のブロックに分割され、前記nビットのI/Oバスは隣接するバンクの相互間に配置されて隣接するバンクに時分割で使用され、前記nビットのI/Oバスは各ブロックに対応してn/mビット毎にn/mビットI/Oバスのグループとされ、n/mビットI/Oバスの各グループは対応するブロックに隣接した領域内に配置され、1つのバンクのn/mビットI/Oバスの任意の2つのグループに関して、第1のグループのバスは第2のグループのバスの近傍に平行して延出せず、各バンクの各ブロックにおいて、n/mビットI/Oバスと各ブロックのデータバスとの間でデータが入出力される。
【0017】
【作用】
本発明は、各バンクをm個のブロックに分割し、nビットのI/Oバスをn/mビット毎に分割し、n/mビットI/Oバスの各グループを対応するブロックに隣接する領域内に配置している。しかも、1つのバンクのn/mビットI/Oバスの任意の2つのグループに関して、第1のグループのバスは第2のグループのバスの近傍に平行して延出しない構成としている。したがって、バンク間などで時分割使用可能なI/Oバスをセルアレイ、バンクで共有できるため、チップ面積の増大を防止できる。
【0018】
【実施例】
以下、図面を用いてこの発明の実施例を説明する。
【0019】
図1は、本発明の一実施例に係わるシンクロナスDRAMの構成を示す図である。
【0020】
図1では、具体的に64M(メガ)ビット構成のシンクロナスDRAMを考えている。図1は64MシンクロナスDRAMを4096行×512列×8I/O4バンクとして構成した実施例である。
【0021】
各バンクは1Mビットのアレイペア1が8つの二つのブロックから構成される。更に詳しくは、この1Mビットのセルアレイペア1はセンスアンプを挟んだ1024列×512行セルアレイ2つによって構成されている。各バンクにおいて、各ブロックは4I/Oづつのデータバス2を持っている。このようにバンクを2つのブロックに分けて半分づつのI/Oに対応させることで4I/O分のバスで8I/Oに対応できる。
【0022】
また、セルアレイの活性化は例えばバンク1の場合は斜線の入った1Mセルアレイペア1が活性化されて、各セルアレイペア1が2I/Oづつのデータに対応する。I/Oバス2は4I/Oづつで構成されており、隣接する二つのバンク間で共用される。これは、シンクロナスDRAMの仕様上二つのバンクと同時にデータ転送を行うことはないからである。
【0023】
次に、セルアレイとI/Oバスの間のデータ転送路についてその構成を説明する。図2は図1のセルアレイペア1(斜線部)の詳細な構成を示した図である。
【0024】
図2において、セルアレイ3は1024列×512行からなり、センスアンプ(S/A)4は両側のセルアレイ3に共有されて活性化されたセルアレイ3のセンス動作を行う。選択された活性化されたセルアレイ3の両側に並ぶS/A4がこのセルアレイ3のビット線のセンス動作を行う。データバス線のDB11、12、13、14、21、22、23、24のペアはセルアレイ3の間に4ペアあり、これから2ペアがDBセレクタ5によって選択されてデータ転送が行われるのは図12の説明と同じである。
【0025】
なお、図2には示されていないが、点線で表示したビット線6とS/A4の接続は活性化されていないセルアレイのものとは切り離されるようなスイッチ回路がビット線とS/Aの間に挿入されている。
【0026】
ひとつのセルアレイ3のビット線6は二つづつ左右に振り分けられて異なるI/Oを構成している。カラムセレクト線CSL1とCSL2はクロックサイクル毎に同時に選択される隣接した2つのカラム選択線を表している。これによって、セルアレイ3の両側にある各I/Oに4ペアづつのDB線がS/A4と接続される。
【0027】
次に、I/Oバスを構成するRWD線との接続の様子を図3に示す。図3は図1の点線で囲まれた部分に対応している。
【0028】
図3ではバンク1とバンク2に共有の各I/OのRWD線が示されている。バンク1の斜線部1が選択活性化されているとしている。セルアレイ1の詳細は拡大して示してあるように、一つおきに二つのセルアレイ3が活性化されている。活性化されるDBセレクタ5も斜線で示したが、バンクを構成する図示された半分のブロックでは端から順にI/O1、2、3、4のRWD線に接続されている。また、図示されていないバンクの残りの半分のブロックではI/O5、6、7、8のRWD線に接続されている。DB線が両側のセルアレイ3で共用されているのでセルアレイ3の活性化は一つおきに行うことによって、このようなデータ転送経路の接続を行えば、各I/Oのアドレスをセルアレイに無駄なく割り付けることができる。
【0029】
したがって上記実施例のセルアレイ、データ転送線経路の構成によれば、バンクをブロックに分けてI/Oの割り付けを2分し、時分割使用不可能なデータバスは空間的になるべく局在して分離し、バンク間などで時分割使用可能なデータバスはデータ転送経路がセルアレイ、バンクなどで共有し、データ転送経路によるシステムの面積増加を最小に抑えて大容量のシンクロナスDRAMを構成できる。
【0030】
なお、上記実施例では1つのバンクを2分割したが、例えば図4に示すように、1つのバンクを4つのブロックに分割して、それぞれのブロックに2I/Oバスを対応させるようにしてもよい。
【0031】
また、図1に示す配置構成において、それぞれのI/Oバス2に対応したI/Oバッファ(図示せず)は、図5に示すように、I/Oバッド(図示せず)に隣接させてパッドの配置領域6内に設けるようにすれば、I/OバッファとI/Oパット間の配線経路が短縮されて、チップ面積の縮小化を図ることが可能となる。
【0032】
図6は、データの転送を制御する内部クロックについて従来例において説明したリセットによる制限の緩和のためのアーキテクチャを示すものであり、内部動作を制御するクロックの系統のブロック図である。
【0033】
図6において、太い線で示されているのが一つの信号経路であり、この系統の一連の動作が終わると点線のようにリセット及び切り替え信号が各ブロックに伝えられる。
【0034】
外部クロックCLKはスイッチS1を経て、図12に示すレジスタR1〜R4の出力を制御する信号を生成する内部クロック系1に伝えられる。内部クロック系1は外部信号/CAS信号を受けて制御用の内部クロックを外部クロックCLKから発生する。内部クロックはスイッチW1を通り、データのアクセスのバーストを制御するバースト制御部7を駆動する。
【0035】
一連のバーストアクセスがバースト制御部7によって終了するか、又はバーストアクセスを途中で中断させるバーストインタラプト信号が外部から入力されると、END信号がバースト制御部7からリセット及び切り替え信号を発生するブロックES8に出力される。ブロックES8はEND信号を受ける度に交互に信号R1または信号R2を出力する。図6では、信号R1が立ち上がる場合を示した。この時信号R2は立ち上がる。これによって、スイッチS1はオフ、スイッチS2はオンし、内部クロック系1はリセット状態に入り内部クロック系2は待機状態になる。
【0036】
次に、/CAS信号が入力されると、外部クロックCLKに従いいつでも内部クロック系2は動作可能となる。また、スイッチW1はオフしスイッチW2はオンとなる。これにより、次のバースト制御は内部クロック系2から行われることになる。
【0037】
このように、今まで使用していた内部クロック系のリセット終了を待たずに次の動作を他の内部クロック系を使用して行うことができるため、従来のような制限は生じない。
【0038】
図6に示すスイッチS1、S2、W1、W2、内部クロック系1、2及びバースト制御部7は、例えば図7に示すように構成されており、スイッチS1、S2、W1、W2は相補型のFETからなり、内部クロック系1、2は、レジスタR1〜R4からデータを出力制御するトランスファゲート9を順次導通制御する制御信号を生成するシフトレジスタ10と、シフトレジスタ10で生成された内部クロック系1又は内部クロック系2の制御信号をブロックES8から出力される切換え信号R1又はR2により選択してトランスファゲート9に与えるトランスファゲート11とからなり、バースト制御部7は、一連のバーストデータ転送の長さをカウントして終了を判別するカウンタ12と、カウンタ12の出力又はバーストインタラプト信号の入力によりEND信号を出力するORゲート13とから構成されている。
【0039】
また、ブロックES8は、例えば図8に示すように構成されており、図8に示すクロックトインバータ14はそこの記入されている信号が立ち上がるとインバータとして作用し、立ち下がると出力が高インピーダンスになる。/ENDはEND信号の相補的な信号であるから、END信号が供給される度に信号R1とR2が図9に示すように交互に立ち上がる。
【0040】
このように、データ転送を制御する内部クロック系を2系統設け、これを交互に使用することによってクロック系のリセットに掛かる時間によるデータ転送に関する制限を無くすことができる。また、図1に示す構成と組み合わせることで、システムに必要な面積を小さくすることによるコスト低下と、データ転送に関わる制限の緩和による使い勝手のよさとを合わせ持った大容量SDRAMを提供できる。
【0041】
【発明の効果】
以上、詳述したように本発明によれば、バンクを複数のブロックに分割してI/Oバスをそれぞれのブロックに対応して分割し、I/Oバスを隣接するバンク間で共通化するとともに、データバスを隣接するセルアレイ間で共通化するようにしたので、バンク化されたセルアレイとデータ転送機構との最適な配置構成が可能となり、構成の小型化を達成することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係わる半導体装置の構成を示す図である。
【図2】図1に示すセルアレイとデータバスの関係を示す図である。
【図3】図1に示すデータ転送経路とバンクの関係を示す図である。
【図4】図1の変形例を示す構成図である。
【図5】本発明の一実施例に係わり、I/Oバッファの配置例を示す図である。
【図6】本発明に適用される制御回路の一例を示す図である。
【図7】図6に示す構成の一部の具体例を示す図である。
【図8】図6に示す構成の一部の具体例を示す図である。
【図9】図8に示す構成の動作タイミングを示す図である。
【図10】従来のDRAMの基本構成を示す図である。
【図11】図10の一部構成を示す図である。
【図12】従来のシンクロナスDRAMのバーストデータ転送に係わる一部構成を示す図である。
【図13】図12の一部構成を示す図である。
【図14】図12に示す構成の動作タイミングを示す図である。
【符号の説明】
3 セルアレイペア
2 I/Oバス
4 センスアンプ
5 DBセレクタ
6 I/Oバス、I/Oバッドの配置領域
7 バースト制御部
8 ブロックES
9、11 トランスファーゲート
10 シフトレジスタ
S1、S2、W1、W2 スイッチ
Claims (23)
- 行列状に配置された複数のセルからなり、複数のバンクに分割された複数のセルアレイと、
前記複数のセルアレイとの間でnビット(nは正の整数)データを入出力する複数のnビットI/Oバスとを有し、
前記各バンクは複数のセルアレイを含むm個(mは正の整数)のブロックに分割され、
前記nビットのI/Oバスは隣接するバンクの相互間に配置されて隣接するバンクに時分割で使用され、
前記nビットのI/Oバスは各ブロックに対応してn/mビット毎にn/mビットI/Oバスのグループとされ、
n/mビットI/Oバスの各グループは対応するブロックに隣接した領域内に配置され、1つのバンクのn/mビットI/Oバスの任意の2つのグループに関して、第1のグループのバスは第2のグループのバスの近傍に平行して延出せず、
各バンクの各ブロックにおいて、n/mビットI/Oバスと各ブロックのデータバスとの間でデータが入出力される
ことを特徴とする半導体装置。 - 前記n/mビットI/Oバスは、ブロック内の隣接するセルアレイに接続されることを特徴とする請求項1記載の半導体装置。
- 前記データバスは、隣接する前記セルアレイの相互間に配置され、隣接する前記セルアレイは交互に活性化されることを特徴とする請求項1記載の半導体装置。
- 前記n=8、m=2であり、8ビットのI/Oバスが隣接するバンクに共有され、各バンクはそれぞれ2個のブロックに分割され、各ブロックは前記8ビットのI/Oバスのうちの4ビットのI/Oバスに対応していることを特徴とする請求項1記載の半導体装置。
- 前記n=8、m=4であり、8ビットのI/Oバスが隣接するバンクに共有され、各バンクはそれぞれ4個のブロックに分割され、各ブロックは前記8ビットのI/Oバスのうちの2ビットのI/Oバスに対応していることを特徴とする請求項1記載の半導体装置。
- 前記各I/Oバスに対応され、I/Oパッドに接続されたI/Oバッファをさらに具備することを特徴とする請求項1、4、5のいずれかに記載の半導体装置。
- 行列状に配置された複数のセルからなり、複数のバンクに分割された複数のセルアレイと、
前記セルアレイを活性化する活性化手段と、
前記複数のセルアレイに設けられ、前記活性化手段により交互に活性化される第1の隣接するセルアレイに時分割で使用される第1のデータバスセットを有する複数のデータバスと、
前記複数のセルアレイとの間でnビット(nは正の整数)のデータを入出力する複数のnビットI/Oバスとを有し、
前記各バンクは複数のセルアレイを含むm個(mは正の整数)のブロックに分割され、
前記nビットのI/Oバスは隣接するバンクの相互間に配置されて隣接するバンクに時分割で使用され、
前記nビットのI/Oバスは前記各ブロックに対応してn/mビット毎にn/mビットI/Oバスのグループとされ、
前記n/mビットI/Oバスの各グループは対応するブロックと隣接した領域内に配置され、1つのバンクのn/mビットI/Oバスの任意の2つのグループにおいて、第1のグループのバスは第2のグループのバスの近傍に平行して延出せず、
各バンクの各ブロックにおいて、n/mビットI/Oバスと各ブロックのデータバスとの間でデータが入出力される
ことを特徴とする半導体装置。 - 前記複数のデータバスは、所定数のデータバスからなる第2のデータバスセットを有し、この第2のデータバスセットは第2の隣接するセルアレイに時分割で使用され、この第2の隣接するセルアレイの各セルアレイは前記活性化手段により交互に活性化されることを特徴とする請求項7記載の半導体装置。
- 前記第1の隣接するセルアレイは前記第2の隣接するセルアレイの1つのセルアレイを共有することを特徴とする請求項8記載の半導体装置。
- 前記第1の隣接するセルアレイの相互間にはセンスアンプが設けられ、このセンスアンプはビット線対を介して前記第1の隣接するセルアレイの一方に接続されることを特徴とする請求項7記載の半導体装置。
- 前記第1のデータバスセットは前記センスアンプに接続されることを特徴とする請求項10記載の半導体装置。
- 行列状に配置された複数のセルからなり、複数のバンクに分割された複数のセルアレイと、
前記セルアレイを活性化する活性化手段と、
前記複数のセルアレイに設けられ、前記活性化手段により交互に活性化される第1の隣接するセルアレイに時分割で使用される第1のデータバスセットを有する複数のデータバスと、
前記複数のセルアレイとの間でnビット(nは正の整数)のデータを入出力する複数のnビットI/Oバスとを有し、
前記各バンクは複数のセルアレイを含むm個(mは正の整数)のブロックに分割され、
前記nビットのI/Oバスは隣接するバンクの相互間に配置されて隣接するバンクに時分割で使用され、
前記nビットのI/Oバスは、それぞれ少なくとも1つの前記バンクに対応して配置され、
前記nビットのI/Oバスは各ブロックに対応してn/mビット毎にn/mビットI/Oバスのグループとされ、
前記n/mビットI/Oバスの各グループは対応するブロックに隣接して配置され、
各バンクの各ブロックにおいて、n/mビットI/Oバスと各ブロックのデータバスとの間でデータが入出力される
ことを特徴とする半導体装置。 - 前記複数のデータバスは、所定数のデータバスからなる第2のデータバスセットを有し、この第2のデータバスセットは第2の隣接するセルアレイに時分割で使用され、この第2の隣接するセルアレイの各セルアレイは前記活性化手段により交互に活性化されることを特徴とする請求項12記載の半導体装置。
- 前記第1の隣接するセルアレイは前記第2の隣接するセルアレイの1つのセルアレイを共有することを特徴とする請求項12記載の半導体装置。
- 前記n=8、m=2であり、8ビットのI/Oバスが隣接するバンクに共有され、各バンクはそれぞれ2個のブロックに分割され、各ブロックは前記8ビットのI/Oバスのうちの4ビットのI/Oバスが対応してなることを特徴とする請求項12記載の半導体装置。
- 前記n=8、m=4であり、8ビットのI/Oバスが隣接するバンクに共有され、各バンクはそれぞれ4個のブロックに分割され、各ブロックは前記8ビットのI/Oバスのうちの2ビットのI/Oバスが対応してなることを特徴とする請求項12記載の半導体装置。
- 前記第1、第2のデータバスセットに対応して設けられ、これら第1、第2のデータバスセットを隣接する前記n/mビットI/Oバスに選択的に接続するデータバス選択回路をさらに具備することを特徴とする請求項13記載の半導体装置。
- 第1の行、第1の列に配置され、複数のメモリセルを有する第1のブロックと、
第1の行、第2の列に配置され、前記第1のブロックと共に第1のバンクを構成し、複数のメモリセルを有する第2のブロックと、
第2の行、第1の列に配置され、複数のメモリセルを有する第3のブロックと、
第2の行、第2の列に配置され、前記第3のブロックと共に第2のバンクを構成し、複数のメモリセルを有する第4のブロックと、
第3の行、第1の列に配置され、複数のメモリセルを有する第5のブロックと、
第3の行、第2の列に配置され、前記第5のブロックと共に第3のバンクを構成し、複数のメモリセルを有する第6のブロックと、
第4の行、第1の列に配置され、複数のメモリセルを有する第7のブロックと、
第4の行、第2の列に配置され、前記第7のブロックと共に第4のバンクを構成し、複数のメモリセルを有する第8のブロックとを有し、
前記第1乃至第8のブロックは、それぞれ複数のメモリセルアレイに分割され、
前記第1、第3のブロックの相互間に配置され、前記第1、第3のブロック内のメモリセルとの間でデータを転送する第1のI/Oバスと、
前記第2、第4のブロックの相互間に配置され、前記第2、第4のブロック内のメモリセルとの間でデータを転送する第2のI/Oバスと、
前記第5、第7のブロックの相互間に配置され、前記第5、第7のブロック内のメモリセルとの間でデータを転送する第3のI/Oバスと、
前記第6、第8のブロックの相互間に配置され、前記第6、第8のブロック内のメモリセルとの間でデータを転送する第4のI/Oバスと、
同一バンク内の複数のメモリセルアレイを活性化する活性化手段と
を具備することを特徴とする半導体装置。 - 前記活性化手段は、前記1つのバンクの1つのブロック内のN個のセルアレイと、前記1つのバンクの他の1つのブロック内のN個のセルアレイを活性化することを特徴とする請求項18記載の半導体装置。
- 前記N=2であることを特徴とする請求項19記載の半導体装置。
- 第1の行、第1の列に配置され、複数のメモリセルを有する第1のブロックと、
第1の行、第2の列に配置され、複数のメモリセルを有する第2のブロックと、
第1の行、第3の列に配置され、複数のメモリセルを有する第3のブロックと、
第1の行、第4の列に配置され、前記第1乃至第3のブロックと共に第1のバンクを構成し、複数のメモリセルを有する第4のブロックと、
第2の行、第1の列に配置され、複数のメモリセルを有する第5のブロックと、
第2の行、第2の列に配置され、複数のメモリセルを有する第6のブロックと、
第2の行、第3の列に配置され、複数のメモリセルを有する第7のブロックと、
第2の行、第4の列に配置され、前記第5乃至第7のブロックと共に第2のバンクを構成し、複数のメモリセルを有する第8のブロックと、
第3の行、第1の列に配置され、複数のメモリセルを有する第9のブロックと、
第3の行、第2の列に配置され、複数のメモリセルを有する第10のブロックと、
第3の行、第3の列に配置され、複数のメモリセルを有する第11のブロックと、
第3の行、第4の列に配置され、前記第9乃至第11のブロックと共に第3のバンクを構成し、複数のメモリセルを有する第12のブロックと、
第4の行、第1の列に配置され、複数のメモリセルを有する第13のブロックと、
第4の行、第2の列に配置され、複数のメモリセルを有する第14のブロックと、
第4の行、第3の列に配置され、複数のメモリセルを有する第15のブロックと、
第4の行、第4の列に配置され、前記第13乃至第15のブロックと共に第4のバンクを構成し、複数のメモリセルを有する第16のブロックと、
前記第1、第5のブロックの相互間に配置され、前記第1、第5のブロック内のメモリセルとの間でデータを転送する第1のI/Oバスと、
前記第2、第6のブロックの相互間に配置され、前記第2、第6のブロック内のメモリセルとの間でデータを転送する第2のI/Oバスと、
前記第3、第7のブロックの相互間に配置され、前記第3、第7のブロック内のメモリセルとの間でデータを転送する第3のI/Oバスと、
前記第4、第8のブロックの相互間に配置され、前記第4、第8のブロック内のメモリセルとの間でデータを転送する第4のI/Oバスと、
前記第9、第13のブロックの相互間に配置され、前記第9、第13のブロック内のメモリセルとの間でデータを転送する第5のI/Oバスと、
前記第10、第14のブロックの相互間に配置され、前記第10、第14のブロック内のメモリセルとの間でデータを転送する第6のI/Oバスと、
前記第11、第15のブロックの相互間に配置され、前記第11、第15のブロック内のメモリセルとの間でデータを転送する第7のI/Oバスと、
前記第12、第16のブロックの相互間に配置され、前記第12、第16のブロック内のメモリセルとの間でデータを転送する第8のI/Oバスと
を具備することを特徴とする半導体装置。 - 前記各バンクはマトリクス状に配置された複数のメモリセルを有する複数のメモリセルアレイを含み、同一のバンク内の複数のメモリセルアレイを同時に活性化する活性化回路をさらに具備することを特徴とする請求項21記載の半導体装置。
- 前記活性化回路は、選択された1つのバンク内の4つのメモリセルアレイを同時に活性化することを特徴とする請求項22記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014830A JP3677187B2 (ja) | 1993-09-29 | 2000-01-24 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05242932A JP3099931B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
JP2000014830A JP3677187B2 (ja) | 1993-09-29 | 2000-01-24 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05242932A Division JP3099931B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061669A Division JP3869377B2 (ja) | 2003-03-07 | 2003-03-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000149559A JP2000149559A (ja) | 2000-05-30 |
JP3677187B2 true JP3677187B2 (ja) | 2005-07-27 |
Family
ID=34839979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000014830A Expired - Fee Related JP3677187B2 (ja) | 1993-09-29 | 2000-01-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3677187B2 (ja) |
-
2000
- 2000-01-24 JP JP2000014830A patent/JP3677187B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000149559A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3099931B2 (ja) | 半導体装置 | |
US6453400B1 (en) | Semiconductor integrated circuit device | |
JP2740063B2 (ja) | 半導体記憶装置 | |
US5875470A (en) | Multi-port multiple-simultaneous-access DRAM chip | |
US5870350A (en) | High performance, high bandwidth memory bus architecture utilizing SDRAMs | |
JP3317187B2 (ja) | 半導体記憶装置 | |
US6243279B1 (en) | Semiconductor integrated circuit device | |
US20020136081A1 (en) | Semiconductor integrated circuit device | |
US6339817B1 (en) | Semiconductor memory including main and sub memory portions having plural memory cell groups and a bidirectional data transfer circuit | |
JP2004519811A (ja) | 多重プリフェッチi/o構成を備えるデータパスを有するメモリデバイスおよび方法 | |
US5617555A (en) | Burst random access memory employing sequenced banks of local tri-state drivers | |
EP0366588B1 (en) | Memory organization with arrays having an alternate data port facility | |
JPH08129890A (ja) | 半導体記憶装置 | |
US7719922B2 (en) | Address counter, semiconductor memory device having the same, and data processing system | |
KR0139305B1 (ko) | 반도체 기억장치 | |
JP3677187B2 (ja) | 半導体装置 | |
US6138214A (en) | Synchronous dynamic random access memory architecture for sequential burst mode | |
JP3869377B2 (ja) | 半導体装置 | |
KR100228455B1 (ko) | 반도체 메모리 회로 | |
JP2001338492A (ja) | 半導体装置と制御方法 | |
JP3441416B2 (ja) | 半導体装置 | |
KR100262433B1 (ko) | 동기형 반도체 기억 장치 | |
JPH09231745A (ja) | 半導体記憶装置 | |
JPH0444354B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |