JP3668697B2 - データ送信方法及びデータ送信装置 - Google Patents
データ送信方法及びデータ送信装置 Download PDFInfo
- Publication number
- JP3668697B2 JP3668697B2 JP2001109751A JP2001109751A JP3668697B2 JP 3668697 B2 JP3668697 B2 JP 3668697B2 JP 2001109751 A JP2001109751 A JP 2001109751A JP 2001109751 A JP2001109751 A JP 2001109751A JP 3668697 B2 JP3668697 B2 JP 3668697B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- character
- bits
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
この発明は、シリアル伝送インターフェースを使用してデータ通信を行う場合の特殊データを送受信する方法に関するものであり、特に、将来の自動車のインビーグルネットワーク技術の要素技術となる車両用デジタル通信における特殊データの送受信方法に関するものである。
【0002】
【従来の技術】
インビーグルネットワーク(IN−VEHICLE NETWORK)は、車両用電装品が相互の情報を共有するために、又は車両内の省配線化のために、ネットワーク接続する技術である。そして、その中の情報の交換は自動車用に規格化されたデジタル通信方式によって実施される。ここで、自動車用のデータ通信であるため、信頼性と情報交換の効率性向上を目的として、汎用デジタル通信とは味付けの違ったデジタル通信が適用される場合が多く、特殊な信号と送受手段を必要とすることが多々ある。
【0003】
車両用デジタル通信規格の一つとして、LIN(Local Interconnect Network)がある。
図10はLINのネットワーク構成と伝送概念を示す図である。図において、データはマスターコントロールユニット内のスレーブタスクによりマスターコントロールユニットからスレーブコントロールユニットに伝送され、スレーブコントロールユニット間のデータの伝送はメッセージIDによって行われる。また、メッセージフレームは、同期フィールド(synch field)、確認フィールド(identifier field)、2、4、又は8ビットのデータフィールド(data field)、チェックフィールド(check field)から構成される。なお、LINの詳細な仕様は、LIN Protocol Specificatoin Rivision 1.2に記載されている。
【0004】
次に、シリアル伝送インターフェースを使用したデータ通信について説明する。図11はインビーグルネットワークのデータ通信を行うノードの一つを示す構成図である。
図において、車両用電装品(ONE OF ELECTRICAL COMPONENTS FOR CAR)1には電子制御ユニット(ECU)2が搭載されており、この電子制御ユニット2はシリアル伝送インターフェース(SCI)10、マイクロコンピュータユニット(MCU)20を備えている。
この電子制御ユニット2はインビーグルネットワークの一つのノードを構成し、他のノードとは伝送線30を介してシリアル通信、すなわち伝送線30の電位をHigh/Lowにして情報を送受信している。
【0005】
図11に基づいてシリアル伝送インターフェース10によるデータの送受信を説明する。
(1)相手側ノードが伝送線電位を通信情報に基づいて操作する場合(自分側ノードが受信する場合)。
伝送線Highの時、トランジスタT1はオンし、トランジスタT2がオンする。つまり、MCU20のレシーブポートRxはHighとなる。
伝送線Lowの時、トランジスタT1はオフし、トランジスタT2がオフする。つまり、MCU20のレシーブポートRxはLowとなる。
このように、レシーブポートRxは相手側ノードからの伝送線電位のHigh/Lowレベルを確認する。
(2)自分側ノードが伝送線電位を通信情報に基づいて操作する場合(自分側ノードが送信する場合)。
伝送線Highにする時、トランスミションポートTxをHighとする。つまりトランジスタT4はオフ、トランジスタT3がオフとなり。伝送線30はHighとなる。
伝送線Lowにする時、トランスミションポートTxをLowとする。つまりトランジスタT4はオン、トランジスタT3がオンとなり、伝送線はLowとなる。
【0006】
ここで、MCU20のレシーブポートRxは、伝送線の連続High/Lowのデータを、あらかじめ準備している格納庫(レジスタ)に自動的に0/1データとして格納する。図12に示すように、調歩同期式通信の場合、スタートビットb1と、ストップビットb2と、スタートビットb1とスタートビットb2で挟まれたデータビットb3から構成される一つのキャラクタS2を、通信データの一単位として認識し、その内のデータビットb3を受信情報として格納することが一般的である。
【0007】
一方、MCU20のトランスミションポートTxは、伝送線の連続High/Lowのデータを、あらかじめ準備している格納庫内データに基づいて、自動的に0/1データとして伝送線30の電位操作をする。そして、調歩同期式通信では、上記と同様、一つのキャラクタS2を通信データの一単位として操作することが一般的である。
【0008】
従来方法1.
ところで、シリアル伝送インターフェースを使用して決められた伝送速度に基づいて調歩同期式通信を行う場合、一つのキャラクタ(通信データの1単位)中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルからなる特殊データを送信する場合がある。ここで、伝送線に電源を入れた状態で何も操作しない初期状態の伝送線レベルを伝送線劣性レベルとし、操作した状態の伝送線レベルを伝送線優性レベルとする。
例えば、図12に示す一つのキャラクタとして、スタートビットb1が1ビット、ストップビットb2が1ビット、データビットb3が8ビットに設定されており、図10に示すLINのSYNCH BRAKE信号(メッセージフレームの開始を知らせる信号)のような連続13ビットからなるLowデータを送出する場合である。
このような場合、下記に示すハードウエアとソフトウエアを備える必要がある。
【0009】
すなわち、ハードウエアとして、図13に示すように、MCU20にI/O端子40を追加設定すると共に、I/O端子40と伝送線30の間に遮断回路50を追加する。
【0010】
また、ソフトウエアとして、MCU20に上記追加設定したI/O端子40の制御プログラムを追加する。図14は、例えば4つのキャラクタを送信する場合で、第1キャラクタだけが所定より長い伝送線連続優性レベルからなる特殊データを含むべきキャラクタの場合の全キャラクタ送信フローである。
【0011】
図15の信号線図に基づいて従来方法1によるデータ通信を説明する。
まず、A時点において、MCU20に特別に用意したI/Oポート40と、本来SCI回路10にはない特別な遮断回路50を使って伝送線30の電位をLowにする。
次に、B時間において、「通信フレーム開始信号S1」となりうる時間の間、伝送線30のLow制御を継続、つまりMCU20内のタイマで時間を計測する。ここで、「通信フレーム開始信号S1」は、例えばLINのSYNCH BRAKE信号のような連続13ビットからなるLowデータのような信号である。
次に、C時点において、「通信フレーム開始信号S1」となりえる時間が終了すれば、伝送線30のLow制御を解除する。
【0012】
従来方法2.
また、シリアル伝送インターフェースを使用して決められた伝送速度に基づいて調歩同期式通信を行う場合、受信側が性能的にキャラクタとキャラクタの間にインターキャラクタ時間を特殊に要求する場合、またはメッセージ規格がキャラクタとキャラクタの間にインターキャラクタ時間を規格づけている場合がある。
例えば、メッセージ規格により決められている場合として、図10に示すLINのRESPONSE SPACE信号がある。
このような場合、図16に示すような、キャラクタ送出とキャラクタ送出の間にインターキャラクタ時間を設定するプログラムをMCU20に追加する必要があった。
【0013】
図15の信号線図に基づいて従来方法2によるデータ通信を説明する。
まず、C時点において、「通信フレーム開始信号S1」となりえる時間が終了すれば、伝送線30のLow制御を解除すると共に、インターキャラクタ時間S3の計測を開始する。
次に、D時間において、調歩同期式通信によるキャラクタ送信をすぐに行わないで、インターキャラクタ時間S3(図15の場合、1ビットに相当する時間)をMCU20のタイマ機能により計測する。
次に、E時点において、インターキャラクタ時間S3を経過した後、調歩同期式バイトコーディングによるキャラクタデータS2を送出する。この例では、MCU20に、伝送速度標準、スタートビット1ビット、データビット8ビット、ストップビット1ビットの設定で送出する。
次に、F時点において、キャラクタ送出完了後、すぐに次のキャラクタを送出せずに、インターキャラクタ時間S3の計測を開始する。この時、次に送信するキャラクタデータは待機している。
次に、G時間において、インターキャラクタ時間S3(1ビットに相当する時間)をMCU20のタイマ機能により計測する。
次に、H時点において、インターキャラクタ時間S3の計測完了を確認した後、調歩同期式バイトコーディングによるキャラクタデータS2を送出する。
次に、I時点において、最終キャラクタデータの送出を完了後、すぐに次の通信フレームの通信開始合図を出さずに、インターキャラクタ時間S3の計測を開始する。
次に、J時間において、インターキャラクタ時間S3(1ビットに相当する時間)をMCU20のタイマ機能により計測する。
そして、K時点において、インターキャラクタ時間S3の計測完了確認後、次の通信フレームをいつ送出してもいい状態にて完了する。
【0014】
従来方法3.
次に、パルス幅変調信号(PWM信号)を使用した特殊ビットコーディングによるデータ通信を、上記シリアル伝送インターフェースを使用して行う場合について説明する。
【0015】
図17はPWMビットコーディングを説明するための図である。
PWMコーディングは、例えば、PWMパルスの1周期Tの中のLow時間の長さLi、L0、L1により“IDLE”、論理“0”、論理“1”を表現するビットコーディングである。
【0016】
図18はPWMビットコーディングによるデータ通信をシリアル伝送インターフェースを使用して行う場合の従来のハードウエア構成を示す図である。
図において、SUBMCU60はPWMビットコーディングによるデータ通信を行うための通信用補助マイクロコンピュータユニットである。SUBMCU60にはPWMビットコーディングによるデータ通信を行うためのプログラムが搭載されている。また、SUBMCU60のI/O(1)ポートは伝送線中の電位Lowを時間監視または計測入力するためのポートである。SUBMCU60のI/O(2)ポートは伝送線電位をLowにするために時間監視・計測、出力するためのポートである。SUBMCU60のRx、TxポートはMAINMCU20のRx、Txポートに接続され、MAINMCU20との間でデータをシリアル通信する。更に、SUBMCU60には、SUBMCU駆動用の発振器61と、SUBMCU電力用の供給配線62が接続されている。
【0017】
次に、図18のハードウエアを使用して、PWM信号を使用した特殊ビットコーディングによるデータ通信を行う方法を説明する。
【0018】
まず、図18のハードウエアを送信側ノードとして使用する場合について説明する。
【0019】
(1)IDLEパルスの送出
まず、伝送線電位をローにする回路を作動させるスイッチとなるI/O(2)ポートを出力状態(スイッチオン)にする。
それと同時に、パルス一周期時間の時間計測を開始する。
IDLEパルスを意味するためのパルス一周期中のロー時間率時間が経過後、該I/Oポートを非出力状態にする。
パルス一周期時間経過後、1つのIDLEパルスの送出完了として次のパルス生成制御フローへ移行する。
【0020】
(2)ロジック”0”を意味するパルスの送出
伝送線電位をローにする回路を作動させるスイッチとなるI/O(2)ポートを出力状態(スイッチオン)にする。
それと同時に、パルス一周期時間の時間計測を開始する。
ロジック”0”を意味するためのパルス一周期中のLow時間率時間が経過後、該I/Oポートを非出力状態にする。
パルス一周期時間経過後、1つのビットパルスの送出完了として次のパルス生成制御フローへ移行する。
【0021】
(3)ロジック”1”を意味するパルスの送出
伝送線電位をローにする回路を作動させるスイッチとなるI/O(2)ポートを出力状態(スイッチオン)にする。
それと同時に、パルス一周期時間の時間計測を開始する。
ロジック”1”を意味するためのパルス一周期中のLow時間率時間が経過後、該I/Oポートを非出力状態にする。
パルス一周期時間経過後、1つのビットパルスの送出完了として次のパルス生成制御フローへ移行する。
【0022】
次に、図18のハードウエアを受信側ノードとして使用する場合について説明する。
(1)伝送線電位がHighからLowに転移したことを検出すると同時に、時間計測を開始する。
(2)伝送線電位がLowからHighに転移したことを検出すると同時に、時間計測値を確認する。そして、1パルス中のLow時間としてメモリ格納しておく。
(3)伝送線電位がHighからLowに転移したことを検出すると同時に、時間計測値を確認し、時間計測をリセットする。そして、1パルス周期時間としてメモリ格納する。またそれと同時に(1)行程も実施する。
(4)1パルス周期時間中のLow時間率を格納データから算出する。その結果に基づいて計測パルスが「IDLE」「0」「1」のいずれの意味をもつのか分類し、データとして格納庫に順列格納する。
【0023】
【発明が解決しようとする課題】
従来方法1によれば、SCI回路10とは別に特別の遮断回路50を追加する必要があり、その結果、遮断回路の部品追加コスト、部品搭載コスト、ユニット基板上での追加回路分の面積占有、場合によってはユニットの大型化を招いていた。
また、MCU20にI/O端子40を必要とし、MCU20にI/O端子が余っていなければ、MCUのI/O端子数のグレードアップが必要となっていた。このグレードアップはつまりコストの上昇であり、場合によってはMCUの機種変更が伴ってソフトウエア・ハードウエアの根本的変更をも要したり、サイズが大きくなる場合があった。
更に、MCU20のタイマ監視によるI/O端子制御プログラムを追加することにより、MCU20のプログラム記憶容量が残っていなければ、MCUのグレードアップが必要になっていた。また、追加プログラムのために総合プログラムの回転率が100%を超える(オーバーフローする)ようであれば、MCUの動作クロック、又はMCU自体のグレードアップが必要になっていた。
すなわち、従来方法1が抱える上記課題は、いずれも製品魅力であるコスト・サイズにとってマイナスの問題点であった。
【0024】
従来方法2によれば、インターキャラクタ時間を時間計測し、次に送出するキャラクタデータを待機させる複雑なプログラムをMCU20に導入する必要があった。そして、MCUにプログラム記憶領域が残っていなければMCUのグレードアップが必要であった。
また、その追加プログラムのために総合プログラムの回転率が100%を超える(オーバーフローする)ようであれば、MCUの動作クロック、又はMCU自体のグレードアップが必要になっていた。これらのグレードアップは製品のコストアップを招いていた。
【0025】
従来方法3によれば、通信専用のSUBMCUや通信専用のスペシャルICを追加しなければならず、またそれらの電力供給配線や駆動用発振器を追加しなければならなかった。そして、SUBMCUであれば新規プログラムの追加が必要であり、MAINMCUはSUBMCUとの通信のための新規プログラムが必要であった。いずれにしても、製品の大幅なコストアップ、サイズアップを余儀なくされていた。
【0026】
この発明は、上記のような従来方法1の問題点を解消するためになされたものであり、通信データの1単位であるキャラクタ中に設定された送受信のビット数より多いビット数の連続同一レベルからなる特殊データを送信する場合、伝送信号の遮断回路の追加や、MCUのI/O端子の追加、またタイマ監視によるI/O端子制御プログラムの追加をなくして、上記特殊データを容易かつ安価に送信する。
【0027】
【課題を解決するための手段】
請求項1の発明は、所定の伝送速度に基づいて調歩同期式通信によりデータを送信する方法において、
通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数nより多いビット数Nの特殊データを送信する場合、
上記特殊データの送信の時だけ、所定の伝送速度をn/N倍にして上記ビット数Nの特殊データを送信することを特徴とする。
【0028】
請求項2の発明は、請求項1の発明の特殊データは、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルから構成される。
なお、この明細書で、伝送線に電源を入れた状態で何も操作しない状態の伝送線レベルを伝送線劣性レベルとし、伝送線を操作(優性レベル化)した状態の伝送線レベルを伝送線優性レベルとする。
【0029】
請求項3の発明は、所定の伝送速度に基づいて調歩同期式通信によりデータを送信するデータ制御部(MCU)、データ制御部(MCU)からのデータを伝送線に送出するシリアル伝送インターフェース(SCI)を備えたデータ送信装置(ECU)において、
通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数nより多いビット数Nの特殊データを送信する場合、上記特殊データの送信の時だけ、所定の伝送速度をn/N倍にして上記ビット数Nの特殊データを送信することを特徴とする。
【0030】
請求項4の発明は、請求項3の発明の特殊データは、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルから構成される。
【0031】
【発明の実施の形態】
実施の形態1.
実施の形態1は、従来方法1の課題を解決するための実施の形態である。
すなわち、シリアル伝送インターフェースを使用して決められた伝送速度に基づいて調歩同期式通信を行う場合において、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルからなる特殊データを送信する際、送信側がその特殊データの送信の時だけ、伝送速度を換算的に落として送信するようにする。
【0032】
図1は実施の形態1によるデータ通信を行うノードの一つを示す構成図である。図において、車両用電装品1には電子制御ユニット(ECU)2が搭載されており、この電子制御ユニット2はシリアル伝送インターフェース(SCI)10、マイクロコンピュータユニット(MCU)20を備えている。
この電子制御ユニット2はインビーグルネットワークの一つのノードを構成し、他のノードとは伝送線30を介してシリアル通信を行っており、すなわち伝送線30の電位をHigh/Lowにして情報を送受信している。
MCU20は、通信情報を受信するレシーブポートRx、通信情報を送信するトランスミッションポートTxを備えている。
シリアル伝送インターフェース10は、相手側ノードからの通信情報を受信する場合に、伝送線30のHigh/Lowに応じて、オン/オフするトランジスタT1及びトランジスタT2を備えている。そして、自分側ノードから通信情報を送信する場合に、トランスミションポートTxのHigh/Lowに応じて、オフ/オンするトランジスタT4及びトランジスタT3を備えている。
以上のように、ハードウエア構成は図11の構成と同様である。すなわち、実施の形態1では、図13に示すように、MCU20にI/O端子40を追加設定し、I/O端子40と伝送線30の間に遮断回路50を追加する必要がなく、ハードウエアとして何も追加がないことを特徴とする。
【0033】
次に、実施の形態1によるキャラクタ送信方法を図2のフローチャートに基づいて説明する。
ここで、MCU20のシリアル通信の標準装備により表現できる伝送線連続優性レベルデータの限界をnビット長とし、特殊データである上記標準性能では表現できない長い伝送線連続優性レベルデータをNビット長とする。
そして、ステップ21において、伝送速度を標準速度の(n/N)倍に変更する。
次に、ステップ22において、MCU20のシリアル通信の標準性能では表現できない長い伝送線連続優性レベルデータである特殊データを第1キャラクタとして設定し、この第1キャラクタを上記変更した伝送速度(標準速度のn/N倍)により相手側ノードに送出する。
次に、ステップ23において、第1キャラクタを送出した後、伝送速度を元の標準速度に戻す。
その後、ステップ24以降、第2キャラクタ、第3キャラクタを標準速度で順々に送出する。
【0034】
以上のように実施の形態1によれば、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルからなる特殊データを送信する場合、送信側がその特殊データの送信の時だけ、伝送速度を換算的に落として送信するようにしたので、従来方法1で説明した伝送信号の遮断回路50の追加、MCU20のI/O端子40の追加、タイマ監視によるI/O端子制御プログラムの追加の必要がなくなる。
【0035】
すなわち、実施の形態1によれば、
(1)遮断回路の部品追加コスト、部品搭載コスト、ユニット基板上での追加回路分の面積占有、場合によってはユニットの大型化、
(2)MCUにI/O端子が余っていなければ、MCUのI/O端子数のグレードアップ、グレードアップに伴うコストの上昇、場合によってはMCUの機種変更が伴うソフトウエア・ハードウエアの根本的変更、及びMCUサイズが大きくなること、
(3)追加プログラムのために総合プログラムの回転率が100%を超える(オーバーフローする)ようであれば、MCUの動作クロック、又はMCU自体のグレードアップ、
の各種問題点が解決される。
【0036】
参考実施の形態1.
参考実施の形態1は、従来方法2の課題を解決するための実施の形態である。
すなわち、シリアル伝送インターフェースを使用して決められた伝送速度に基づいて調歩同期式通信を行う場合において、受信側が性能的にキャラクタ間にインターキャラクタ時間を要求する場合、またはメッセージ規格がキャラクタ間にインターキャラクタ時間を規格づけている場合、送信側が、ストップビットの数として、送受信側で定義付けられたストップビット数にインターキャラクタ時間を満たす数のビット数を加えたストップビット数設定に切り換えて送信するようにする。
【0037】
図3は参考実施の形態1によるキャラクタ構成を示す図である。参考実施の形態1においては、送信側が設定するキャラクタ構成は、本来送受信側で定義付けられたキャラクタ構成である、スタートビットb1とデータビットb3とストップビットb2に対し、インターキャラクタ時間を満たすストップビットS3を加えた構成となる。
【0038】
図4は参考実施の形態1によるキャラクタ送信を示すフローチャート図である。
まず、ステップ41において、送信側は、本来送受信側で定義付けられたキャラクタ構成の中のストップビットに、インターキャラクタ時間分のストップビットを加えるように追加設定する。
次に、ステップ42以降において、上記ストップビットを追加設定された第1キャラクタ、第2キャラクタを順々に送信する。
【0039】
以上のように参考実施の形態1によれば、送信側が、ストップビットの数として、送受信側で定義付けられたストップビット数にインターキャラクタ時間を満たす数のビット数を加えたストップビット数設定に切り換えて送信するようにしたので、従来方法2で説明したキャラクタ送出とキャラクタ送出の間にインターキャラクタ時間を設けるためにMCUのプログラムで時間計測し、次のキャラクタの送出を時間抑制する必要がなくなる。
【0040】
すなわち、参考実施の形態1によれば、MCUにプログラム記憶領域が残っていなければMCUのグレードアップの必要性、追加プログラムのために総合プログラムの回転率が100%を超える(オーバーフローする)ようであれば、MCUの動作クロック、又はMCU自体のグレードアップの必要性をなくすことができる。
【0041】
次に、実施の形態1及び参考実施の形態1によるデータ伝送方法の具体例を図5の信号線図に基づいて説明する。
図において、通信フレームSは複数のキャラクタ(通信データの1単位)から構成される。S1は通信フレーム開始信号を意味し、この場合MCUのシリアル通信の標準性能では表現できない長い伝送線連続優性レベルから構成される。ここでは、S1はLINのSYNCH BRAKE信号のような連続13ビット長からなるLowデータとする。また、キャラクタS2の構成として、スタートビットb1が1ビット(Low)、ストップビットb2が1ビット(High)、データビットb3が8ビットとする。この場合、キャラクタにより表現できる伝送線連続優性レベルの限界は9ビット長となる。インターキャラクタ時間S3はキャラクタ送信とキャラクタ送信の間に設けられる時間であり、1ビット長の時間分とする。
【0042】
次に、図5の信号線図に沿って実施の形態1及び参考実施の形態1の方法を説明する。
まず、L時点において、連続13ビット長からなるLowデータである通信開始信号S1を、第1キャラクタとして、調歩同期式バイトコーディングによりバイトデータ「FFh」送出する。この場合、伝送速度は標準速度の9/13として送出する。キャラクタ構成は、スタートビットが1ビット(Low)、データビットが8ビット(Low)、ストップビットがインターキャラクタ時間分を追加した2ビット(High)とする。
次に、M時点において、第1キャラクタ送出後、第2キャラクタを調歩同期式バイトコーディングによりバイトデータ送出する。この場合、伝送速度を標準速度に戻す。キャラクタ構成は、スタートビットが1ビット(Low)、データビットが8ビット、ストップビットがインターキャラクタ時間分を追加した2ビット(High)とする。
次に、N時点において、第2キャラクタ送出後、第3キャラクタを調歩同期式バイトコーディングによりバイトデータ送出する。この場合、伝送速度は標準速度であり、キャラクタ構成は、スタートビットが1ビット(Low)、データビットが8ビット、ストップビットがインターキャラクタ時間分を追加した2ビット(High)とする。
次に、O時点において、最終キャラクタ送出後、次の通信フレームをいつ出しても良い状態にして完了する。
【0043】
参考実施の形態2.
参考実施の形態2は、従来方法3の課題を解決するための実施の形態である。
すなわち、シリアル伝送インターフェースを使用してパルス幅変調信号(PWM信号)を使用した特殊ビットコーディングによるデータ通信を送信する場合、PWM信号に対応した調歩同期式バイトコーディングで送信する。詳しくは、調歩同期式コードデータの1キャラクタをPWMコードデータの1周期とし、1キャラクタ中のLow、Highレベルの比率により、PWMコードデータの1周期中のLow、Highを表わして“IDLE”、“0”、“1”信号を送出するようにする。
【0044】
また、シリアル伝送インターフェースを使用してPWM信号を使用した特殊ビットコーディングによるデータ通信を受信する場合、NRZ(Non Return to Zero)ビットコーディングで受信し、受信したNRZ信号を対応するPWM信号に変換する。詳しくは、PWMコードデータの1周期中のLow、Highを複数ビットのNRZコードデータ1単位で受信し、当該NRZコードデータ1単位をそれぞれ対応するPWMコードデータに置き換える。
【0045】
図6は、参考実施の形態2によるPWMビットコーディングによるデータの送信又は受信を行うためのハードウエア構成例を示す図である。
図6のハードウエア構成は、シリアル伝送インターフェース(SCI)を使用したものであり、図1と同様の構成である。
【0046】
次に、図6のハードウエア構成を使用して、図7のPWMビットコーディングによるデータを送信する動作について説明する。
図8は調歩同期式バイトコーディングのデータを送出して、PWMビットコーディングによるデータとして伝送線に送信することを示す信号線図である。
ここで、送信する調歩同期式バイトコーディングのキャラクタ構成として、スタートビット1ビット、データビット8ビット、ストップビット1ビットとする。
PWMビットコーディングのIDLE信号を送出するには、SCI10を使用して、調歩同期式バイトコーディングの”00000001b”を送出する。
PWMビットコーディングの論理”0”信号を送出するには、SCI10を使用して、調歩同期式バイトコーディングの”00001111b”を送出する。
PWMビットコーディングの論理”1”信号を送出するには、SCI10を使用して、調歩同期式バイトコーディングで”00111111b”を送出する。
【0047】
次に、図6のハードウエア構成を使用して、図7のPWMビットコーディングによるデータを受信する動作について説明する。
図9はPWMビットコーディングによるデータを受信して、NRZビットコーディングのデータとして取り込むことを示す信号線図である。
ここで、SCI10を使用して、NRZバイトコーディング(調歩同期式バイトコーディング)で”00000001b”を受信したとき、MCU20はIDLEパルスと認識し、データとして格納庫に順列格納する。
また、NRZバイトコーディング(調歩同期式バイトコーディング)で”00001111b”を受信したとき、MCU20は論理”0”と認識し、データとして格納庫に順列格納する。
また、NRZバイトコーディング(調歩同期式バイトコーディング)で”00111111b”か”01111111b”を受信したとき、MCU20は論理”1”と認識し、データとして格納庫に順列格納する。
【0048】
以上のように参考実施の形態2によれば、シリアル伝送インターフェースを使用してPWM信号を使用した特殊ビットコーディングによるデータ通信を容易に送信又は受信するようにしたので、従来方法3で説明した、通信専用のSUBMCUや通信専用のスペシャルICを追加する必要がなくなる。更に、それらの電力供給配線や駆動用発振器を追加する必要もなくなる。更に、SUBMCUのためのプログラムの設計、MAINMCUとSUBMCUとの通信のためのプログラムも必要なくなる。
【0049】
【発明の効果】
この発明によれば、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分(伝送線連続優性レベル)より多いビット数N(伝送線連続優性レベル)からなる特殊データを送信する場合、この特殊データの送信の時だけ、所定の伝送速度をn/N倍にしてビット数Nの特殊データを送信するようにしたので、従来方法1で説明した伝送信号の遮断回路、MCUのI/O端子の追加、タイマ監視によるI/O端子制御プログラムの追加の必要がなくなり、上記の特殊データを容易かつ安価に送信することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるデータ通信を行うノードの一つを示す構成図である。
【図2】 実施の形態1によるキャラクタ送信を示すフローチャート図である。
【図3】 参考実施の形態1によるキャラクタ構成を示す図である。
【図4】 参考実施の形態1によるキャラクタ送信を示すフローチャート図である。
【図5】 実施の形態1及び参考実施の形態1によるデータ伝送を示す信号線図である。
【図6】 参考実施の形態2によるデータ通信を行うためのハードウエア構成例を示す図である。
【図7】 PWMコーディングによる伝送線電位波形を示す図である。
【図8】 参考実施の形態2によるデータの送信方法を説明するための信号線図である。
【図9】 参考実施の形態2によるデータの受信方法を説明するための信号線図である。
【図10】 LINのネットワーク構成と伝送概念を示す図である。
【図11】 インビーグルネットワークを構成するノードの一つを示す構成図である。
【図12】 調歩同期式通信による通信データの1単位であるキャラクタの構成を示す図である。
【図13】 従来方法1によるシリアル通信インターフェース及び遮断回路を備えたノードを示す構成図である。
【図14】 従来方法1によるキャラクタ送信を示すフローチャートである。
【図15】 従来方法1によるシリアルデータ通信を示す信号線図である。
【図16】 従来方法2によるキャラクタ送信を示すフローチャートである。
【図17】 PWMビットコーディングを説明するための図である。
【図18】 PWMビットコーディングのデータ通信をシリアル伝送インターフェースを使用して行う場合のハードウエア構成を示す図である。
【符号の説明】
1 車両用電装品、2 電子制御ユニット(ECU)、
10 シリアル伝送インターフェース(SCI)、
20 マイクロコンピュータユニット(ECU)、30 伝送線。
Claims (4)
- 所定の伝送速度に基づいて調歩同期式通信によりデータを送信する方法において、
通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数nより多いビット数Nの特殊データを送信する場合、
上記特殊データの送信の時だけ、所定の伝送速度をn/N倍にして上記ビット数Nの特殊データを送信することを特徴とするデータ送信方法。 - 上記特殊データは、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルから構成されることを特徴とする請求項1に記載のデータ送信方法。
- 所定の伝送速度に基づいて調歩同期式通信によりデータを送信するデータ制御部、データ制御部からのデータを伝送線に送出するシリアル伝送インターフェースを備えたデータ送信装置において、
通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数nより多いビット数Nの特殊データを送信する場合、上記特殊データの送信の時だけ、所定の伝送速度をn/N倍にして上記ビット数Nの特殊データを送信することを特徴とするデータ送信装置。 - 上記特殊データは、通信データの1単位であるキャラクタ中に設定された送受信のビット数で構成し得るビット数n分の伝送線連続優性レベルより多いビット数Nの伝送線連続優性レベルから構成されることを特徴とする請求項3に記載のデータ送信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001109751A JP3668697B2 (ja) | 2001-04-09 | 2001-04-09 | データ送信方法及びデータ送信装置 |
US10/117,097 US7733947B2 (en) | 2001-04-09 | 2002-04-08 | Data transceiving method and data transceiving equipment |
FR0204326A FR2823396B1 (fr) | 2001-04-09 | 2002-04-08 | Procede d'emission-reception de donnees et equipement d'emission-reception de donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001109751A JP3668697B2 (ja) | 2001-04-09 | 2001-04-09 | データ送信方法及びデータ送信装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005027533A Division JP3939327B2 (ja) | 2005-02-03 | 2005-02-03 | データ送信及び受信方法、データ送信及び受信装置 |
JP2005027517A Division JP3911278B2 (ja) | 2005-02-03 | 2005-02-03 | データ送信方法及びデータ送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314620A JP2002314620A (ja) | 2002-10-25 |
JP3668697B2 true JP3668697B2 (ja) | 2005-07-06 |
Family
ID=18961650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001109751A Expired - Lifetime JP3668697B2 (ja) | 2001-04-09 | 2001-04-09 | データ送信方法及びデータ送信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7733947B2 (ja) |
JP (1) | JP3668697B2 (ja) |
FR (1) | FR2823396B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10252165A1 (de) * | 2002-11-09 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Integrierter Schaltkreis |
US7913012B2 (en) * | 2007-12-31 | 2011-03-22 | Silicon Laboratories, Inc. | System and method for connecting a master device with multiple groupings of slave devices via a LINBUS network |
US8601190B2 (en) * | 2011-06-24 | 2013-12-03 | Teco-Westinghouse Motor Company | Providing multiple communication protocols for a control system having a master controller and a slave controller |
JP5609930B2 (ja) * | 2012-07-31 | 2014-10-22 | 株式会社デンソー | トランシーバ |
JP6054735B2 (ja) * | 2012-12-19 | 2016-12-27 | 株式会社デンソー | トランシーバ、通信装置 |
FR3029661B1 (fr) * | 2014-12-04 | 2016-12-09 | Stmicroelectronics Rousset | Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants |
CN105933195A (zh) * | 2016-04-27 | 2016-09-07 | 熊运轩 | 采用pwm编解码技术的无极性总线通信技术 |
KR102585215B1 (ko) * | 2016-12-22 | 2023-10-05 | 삼성전자주식회사 | 타 장치와 단일 와이어를 통해 연결되는 장치 및 이를 포함하는 시스템의 동작 방법 |
US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
WO2019055894A1 (en) * | 2017-09-18 | 2019-03-21 | Intel Corporation | TIME-ENCODED DATA COMMUNICATION PROTOCOL, APPARATUS AND METHOD FOR PRODUCING AND RECEIVING DATA SIGNAL |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586189A (en) * | 1984-02-16 | 1986-04-29 | Itt Corporation | Asynchronous to synchronous data interface |
JPH0191534A (ja) | 1987-10-01 | 1989-04-11 | Omron Tateisi Electron Co | Pwm/nrz変換回路 |
US4897854A (en) * | 1989-02-24 | 1990-01-30 | General Instrument Corporation | Alternate pulse inversion encoding scheme for serial data transmission |
US5436897A (en) * | 1992-04-15 | 1995-07-25 | Ford Motor Company | Multiplex wiring system using varying duration pulse width modulation |
WO1993022857A1 (en) * | 1992-05-04 | 1993-11-11 | Ford Motor Company Limited | Slave bus controller circuit for class a motor vehicle data communications |
US5574848A (en) * | 1993-08-24 | 1996-11-12 | National Semiconductor Corporation | Can interface selecting one of two distinct fault recovery method after counting a predetermined number of recessive bits or good can frames |
JP3278525B2 (ja) * | 1994-02-28 | 2002-04-30 | 株式会社東芝 | 周波数データ変換装置およびメータ装置 |
US5602745A (en) * | 1995-01-18 | 1997-02-11 | Gilbarco Inc. | Fuel dispenser electronics design |
US5619199A (en) * | 1995-05-04 | 1997-04-08 | International Business Machines Corporation | Order preserving run length encoding with compression codeword extraction for comparisons |
US5778201A (en) * | 1996-01-26 | 1998-07-07 | Scalise; Albert M. | Clock and counter for bit cell determination and timeout timing for serial data signaling on an apple desktop bus |
DE59713030D1 (de) | 1996-07-24 | 2010-05-12 | Bosch Gmbh Robert | Verfahren zur synchronisierung von daten, schnittstelle zur übertragung |
US6307867B1 (en) * | 1998-05-14 | 2001-10-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Data transmission over a communications link with variable transmission rates |
DE19843810A1 (de) * | 1998-09-24 | 2000-03-30 | Philips Corp Intellectual Pty | Datenbus |
US6467065B1 (en) * | 1999-07-09 | 2002-10-15 | Delphi Technologies, Inc. | Master/slave control system and method |
JP2001044899A (ja) | 1999-07-30 | 2001-02-16 | Omron Corp | 識別システム及びその通信方法 |
US6865626B1 (en) * | 2000-03-17 | 2005-03-08 | Exar Corporation | UART automatic half-duplex direction control with programmable delay |
US6959014B2 (en) * | 2001-02-01 | 2005-10-25 | Freescale Semiconductor, Inc. | Method and apparatus for operating a communication bus |
-
2001
- 2001-04-09 JP JP2001109751A patent/JP3668697B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-08 US US10/117,097 patent/US7733947B2/en not_active Expired - Fee Related
- 2002-04-08 FR FR0204326A patent/FR2823396B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2823396A1 (fr) | 2002-10-11 |
US7733947B2 (en) | 2010-06-08 |
JP2002314620A (ja) | 2002-10-25 |
US20020146068A1 (en) | 2002-10-10 |
FR2823396B1 (fr) | 2007-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3939327B2 (ja) | データ送信及び受信方法、データ送信及び受信装置 | |
CN101010915B (zh) | 用于对总线***上的数字信号进行非比特率依赖性编码的方法 | |
JP3668697B2 (ja) | データ送信方法及びデータ送信装置 | |
CN102067508A (zh) | 高速数据传输方法以及相应设备 | |
JPS6239580B2 (ja) | ||
CN113259205B (zh) | 一种多板卡***内部互联接口测试方法及*** | |
KR101507562B1 (ko) | 차량에 멀티미디어 시스템을 장착하기 위한 장치 | |
CN115663549B (zh) | 多接口转换装置及车辆 | |
JP4736775B2 (ja) | シリアル通信装置 | |
JP3911278B2 (ja) | データ送信方法及びデータ送信装置 | |
CN1881198B (zh) | 数据总线*** | |
KR20120026501A (ko) | 반도체 집적 회로 장치 | |
US5623515A (en) | Data communication system for reducing a risk of transmission errors | |
CN114598566A (zh) | 一种基于spi总线的通信***及方法 | |
CN114942866B (zh) | Lin主测试装置 | |
JPS59134943A (ja) | デ−タ通信システム | |
CN110850846B (zh) | 脉宽调制汽车诊断总线接口电路及诊断*** | |
KR20010017264A (ko) | 데이터 통신 방법 | |
JPS61134145A (ja) | 通信速度設定装置 | |
JP2996089B2 (ja) | 論理シミュレーション装置 | |
JP4075280B2 (ja) | 送受信回路のテスト方法及びテスト回路付き送受信回路 | |
JP2000132506A (ja) | 通信装置 | |
CN117254888A (zh) | 一种单根信号导线实现通信的方法及装置 | |
JPH0934810A (ja) | 信号送受用集積回路及び半導体集積回路 | |
CN112486887A (zh) | 一种利用spi总线传输异步信号的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3668697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |