JPS59134943A - デ−タ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、制御局（フントロールユニット）と１つ以
上の従属局（送信端末、受信端末）との間でポーリング
、セレクテイングによってサイクリックにデータの通信
を行なうサイクリックデータ通信システムに関する。こ
の種のシステムにおいては、データの交信サイクルをで
きるだけ短くすることが望ましい。

一般に、かかるシステムに収容し得る従属局の数（アド
レス番号数）は予め決められており、したがって、従来
は収容可能な従属局数に応じてポ−リング、セレクテイ
ングを行なっているのが普通である。この場合、アドレ
ス番号数をＮ、１アドレス当たりの交信時間をＴとする
と、１サイクル交信時間はＮＸＴということになる。と
ころで、実使用時においては、実際に収容される従属局
数はシステムによって異なり、実装されない従属局も存
在する。したがって、従来の方式は、この実装されない
アドレスについてもぎ−リング、セレクテイングを行な
うこととなり、不要の交信時間を含んでいて好ましいこ
とではない〇 一方、このような事情を考慮して、従属局の実装の有無
を予めＲ，ＡＭ（ランダムアクセスメモリ）等に記憶し
ておく方法が考えら杆るが、この方法では増、数段の都
度その修正が必要となるばかりでなく、作業が煩雑であ
るという欠点がある。

この発明はかかる事情のもとになされたもので、上述の
如き煩雑な作業をすることなく、容易に未実装の従属局
を判別して交信を行なうことにより１交信サイクルの短
縮化を図ることを目的とするものである・ その特徴は〜システムの電源投入時に全アドレスの従属
局と交信を行ない、各従属局からの返送情報の有無によ
って実装アドレス番号を確認した上で所定のデータ通信
を行なうようにした点にあるＯ 以下、この発明の実施例を図面を参照して説明する〇 第１図はこの発明によるデータ通信システムの概要を示
す構成図、第２図は第１図における従属局の構成を詳細
に示すブロック図、第３図は同じく制御局（コントロー
ルユニット）の構成を詳細に示すブロック図、ｔＭ４図
は伝送情報形式を説明する説明図である。第１図におい
て、１１１　＊　１１２　ｅ１１３・・・・・・は送信
端末、１２１　ｅ　１２２　＋　１２３・・・・・・は
受信端末、２は制御局、ｌは共通信号線である。ここで
、送信端末１１１と受信端末１２１および１１２と１２
２．１１３と１２３・・・・・・は互いにペアにして設
置され、同一のアドレスが付与されるものである。した
がって、例えば送信端末１１１からのデータはポーリン
グによってコントロールユニット２に読み数うれ、該ユ
ニット２からのセレクテイングによって対応する受信端
末１２１に与えられるので、該受信端末１２１は該デー
タにもとづいて所定の機器を動作させる〇 送、受信端末は第２図に示される如く１波形整形部１１
、読み取りタイミングパルス発生部１２、アドレス照合
部１３、シフトレジスタ１４、コマンド判別部１５、二
連送データのチェックまたは２／３（２ｏｕｔ　ｏｆ　
３）チェックを行なう照合回路１６１照合されたデータ
のみをラッチして外部機器に出力する出力回路１７、オ
ン、オフ信号の入力部１８１およびアナログ入力値をデ
ィジタル値に変換（Ａ／Ｄ変換）する変換部１８２から
なる入力部１８、並／直列変換部１９、スイッチＳＷ１
．ＳＷ２およびドライバー回路等より構成される。

一方、コントルールユニットは第３図に示されるように
、電源２１、マイクルプロセッサの如き演算制御装置（
ＣＰＵ）２２、ＲＡＭまたはＲＯＭを含むメモリ２３、
入出力回路２４、外部機器２５、ドライバー回路２６お
よびデータ読み取り回路２７等より構成されるｏしたが
って、ＣＰＵ２２からの情報は入出力回路２４およびド
ライバー回路２６を介して従属局へ送Ｕ１され、また、
従属局からのデータはデータ読み取り回路２７および入
出力回路２４を介してＣＰＵ２２に与えられる０ ここで、第１〜４図を参照して、主として従属局側の動
作を説明する。

データ通信モードは送信端末からのデータを収集する情
報収集モードと、該収集した制御データを受信端末へ送
信する制御モードとに分けられ、さらに情報収集モード
には第２図のＡ／Ｄ変換部１８２を介するアナジグデー
タの収集と、同じくオン、オフ人力部１８ｓを介するデ
ィジタルデータの収集との２種類があり、これらの情報
は第４図（イ）に示されるアドレス部またはコマンド部
に予めセラ）されて従属局へ送られる。したがって、制
御局から第４図（イ）の如き情報が送出されると、従属
局は該情報を端子Ｔｌを介して受信し、まず、波形整形
部１１にて波形の整形を行ない、読み取りタイミングパ
ルス発生部１２からのタイミングパルスにもとづいて前
記情報（直列）をシフトレジスタ１４に読み込み、並列
情報に変換する。制御局から送られてくる最初の信号は
スター（信号ＳＴであるので、該スタート信号により従
属局はリセットされて初期状態になるとともに、続いて
送られてくるアドレス信号により自局の設定アドレス（
ディップスイッチと呼ばれるスイッチ等により予め設定
される。　）との一致判別をアドレス照合部１３にて行
ない、要求されるデータがアナログデータであるかディ
ジタルデータであるかを判定する。なお、アドレスおよ
びコマンド信号は、例えば奇数パリティによるパリティ
チェックを行なうものとする。アドレスが一致した子局
では、引き続き制御局から送出されるコマンド信号の判
別をコマンド判別部１５にて行ない、それが情報収集モ
ードであるときは、入力部１８を介するオン、オフ人力
またはアナログ入力をＡ／Ｄ変換して読み取る。これら
のデータは、並／直列変換部１９にてシリアルデータに
変換された羨、ドライバーＤＲ，共通信号線ノを介して
制御局へ送られる。なお、情報収集モード時に従属局か
ら制御局に送出される信号の形式は第４図←）に示す如
く、制御データにスタートビットＳＴ、ストップピッ）
ＳＰが付されて構成される。また、情報収集モード時に
おける誤りチェックは、パリティチェックと二連送照合
とする。ただし、２回のデータが不一致のときは、さら
にもう１回交信を行ない、判定は２／３チエツクにより
行なう。すなわち、従属局が正常なデータを返信してい
るにもかかわらず、伝送ノイズ等による信号エラーが生
じることがあるので、２回だけで該当従属局との交信を
打ち切るよりは、、、３回行なって２／３による多数決
判定を行なう方がデータを受信する確率が高くなると考
えられるからである。なお、この２／３による多数決判
定は、制御局内に設けられている演算制御装置（ＣＰＵ
）によって容易に行なうことができる。一方、上記コマ
ンド信号が制御モードを示しているときは、該当アドレ
スの従属局（受信端末）は上述の如くして制御局にて収
集された制御データを受信する０このとき１従属局では
照合回路１６において二連送照合による判定を行なうた
めに、制御局は同一データを少なくとも２回連続して送
出する。照合回路１６は同一デ、−タを２回連続して受
信したときのみ、該データをディジタル出力回路１７に
ラッチし、端子Ｔ２を介して外部機器へ出力するととも
に、スイッチＳＷ、２　。

並／直列変換部１９およびドライバーＤＲを介して制御
局へ返送する□このときの信号の形式は第４図（ハ）に
示される如く、ディジタル出力回路１７にラッチされて
いる現制御出力データにスタートピッ）８Ｔ、ストップ
ピ゛ットＳＦを付加して構成される。なお、制御局から
送らてくる第１回目のデータに対しても受信端末は制御
局に対してデータを返送するが、このときは照合回路１
゛６においてデータの一致がとれていないので、１周期
前に照合して一致したデータを返送することとなり１し
たがって１回目に制御局から送られてくるデータと、従
属局から返送するデータとの間には必ずしも対応関係が
あるわけではない。また、制御局側から送られてくるデ
ータは照合回路において一時記憶されるので、１回目と
２回目のデータが互いに異なるときは、２回［１のデー
タが内部記憶データとなり、制御出力は変化しないが、
制御局では送信したデータと返信されたデータとを比較
し、不一致の場合は情報収集モード時の場合と同様に、
さらにもう１回交信するようにすれば、制御局によるデ
ータ異常の検出が容易となり、信頼性を向上させること
ができる。

第５図は制御局における動作を説明するための説明図で
ある。

すなわち、上述の如きデータ交信を開始するに当たり、
制御局は以下の如き動作を行なう。同図に示されるよう
に電源が投入されると（■）、制御局は必要に応じて伝
送速度を決定する（０）。次いで、制御局は上述の如き
通常のデータ交信時と同様に、ポーリング、セレクティ
ングを行なう。

ポーリングされた送信端末およびセレクティングされた
受信端末は、第４図←）、（ハ）の如く所定のデータと
ともにスタートビットＳＴを付して制御局へ返信するの
で、制御局は指定したアドレスに対する返信スター）ビ
ットＳＴの有無を確認しく６）、その結果から送、受端
末がペアとして正しく設定されているか否かを調べる（
Ｏ）。その結果、正常であれば、実装されている従属局
のアドレスマツプを作成しくの）、異常ならばその旨の
表示を行なう（θ）０以後は、該アドレスマツプにした
がって１個々の従属局と順次交信を行なう（■）０こう
することにより、未実装の従属局に対する不要なポーリ
ング、セレクテイング動作を回避することができるので
、交信サイクルを短縮化することが可能となる。また、
この動作は電源の投入時毎に自動的に行なわれるので、
増、数段時にも煩雑な作業を必要としないという利点を
もたらすものである。

なお１上述の如きアトマツプの作成に当たっては、別途
交信可能な従属局数を予めセットしておき、その数とア
ドレスマツプの有効アドレス数とを比較するようにすれ
ば、登録すべき従属局を見落す誤りを回避することがで
きる。

【図面の簡単な説明】

第１図はこの発明によるデータ通信システムの　　　　
−概要を示す構成図、第２図は第１図における従属局の
構成を詳細に示すブロック図、第３図は同じ＜　ｆ［ｉ
［Ｉ部局（コントロールユニット）の構成を詳細に示す
ブロック図、第４図は伝送情報の７オーマツトを示す情
報構成図、第５図はこの発明による動作を説明するため
の７０−チャートである。 符号説明 １・・・・・・従属局、１１１　Ｆ　１１２　、１１３
・・・・・・送信端末、１２１　ｅ　１２２　ｅ　１２
３・・・・・・受信端末、２・・・・・・制御局（フン
）ロールユニット）、１１・・・・・・波形整形ｓ、１
２・・・・・・読み取りタイミングパルス発生部、１３
・・・・・・アドレス照合部、１４・・・・・・シフト
レジスタ、１５・・・・・・コマンド判別部、１６・・
・・・・照合回路、１７・・・・・・ディジタル出力回
路、１８・・・・・・入力部、１９・・・・・・並／直
列変換部、２１・・・・・・電源、２２・・・・・・演
算制御装置（ＣＰＵ）、２３・・・・・・ＲＡＭまたは
ＲＯＭ、２４・・・・・・入出力回路、２５・・・・・
・外部機器、２６．Ｄｌｌ・・・・・・ドライバー、２
７・・曲データ読み取り回路、Ｔ１９Ｔ２・・・・・・
端子、Ｓ　Ｗｌ　＠　ＳＷ２・・・・・・スイッチ。 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　　清 ｌＪ　ｌ　図 第２図 第３図 ２ 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １）制御局と、送信端末と受信端末とをペアにして同一
   のアドレスを付してなる複数ペアの送。 受信端末とを共通線を介して互いに並列接続し、ポーリ
   ング、セレクテイング方式により制御局と個々の送、受
   信端末との間で所定の周期をもってデータを繰り返し交
   信するデータ通信システムにおいて、前記制御局は電源
   の投入時に各端末を順次走査し、該当端末から所定のデ
   ータが返送されるか否かに応じて実装されている端末の
   アドレスマツプを作成し、その後の交信を該アドレスマ
   ツプにもとづいて行なうことにより未実装端末に対する
   無用のアクセスを回避することを特徴とするデータ通信
   システム。 ２、特許請求の範囲第１項に記載のデータ通信システム
   において、前記アドレスマツプにもとづいて送、受信端
   末がベアとなって実装されているか否かを判定すること
   を特徴とするデータ通信システム。 ３）特許請求の範囲第１項または第２項のいずれかに記
   載のデータ通信システムにおいて、前記制御局内に交信
   可能な従属局数を予め記憶しておき、該局数と前記アド
   レスマツプに登録される有効局数とを比較することによ
   りアドレスマツプへの登録もれをチェックすることを特
   徴とするデータ通信システム。