JP3666771B2 - Switching element - Google Patents
Switching element Download PDFInfo
- Publication number
- JP3666771B2 JP3666771B2 JP00704897A JP704897A JP3666771B2 JP 3666771 B2 JP3666771 B2 JP 3666771B2 JP 00704897 A JP00704897 A JP 00704897A JP 704897 A JP704897 A JP 704897A JP 3666771 B2 JP3666771 B2 JP 3666771B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- switching element
- metal layer
- signal line
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、液晶表示装置に用いられる金属−絶縁膜−金属の積層構造からなるスイッチング素子に関し、特に絶縁膜を陽極酸化法によって形成するスイッチング素子に関する。
【0002】
【従来の技術】
近年、液晶表示装置は、薄く軽量であって、低消費電力と言う利点から、パーソナルコンピュータ、ワードプロセッサ、オフィスオートメーション用の端末表示装置、テレビジョン等、多様な対象物に適用されており、より大容量の表示、高画質が求められている。
【0003】
従来の液晶表示装置は、TN(Twisted Nematic)方式あるいはSTN(Super Twisted Nematic)方式と、電圧平均化法による単純マトリクス駆動を主流としていたが、この様な方法では、走査線の増加に伴って、コントラストの低下を招くので、大容量の表示を実現することが困難であった。
【0004】
このため、表示画面の各画素にそれぞれのスイッチング素子を設けたアクティブ駆動方式が提供されている。この様なスイッチング素子としては、薄膜トランジスタや2端子非線形素子等が挙げられ、構造が簡単で、製造コストの点でも有利な2端子非線形素子の方が有望視され、金属−絶縁膜−金属構造のもの(Metal-Insulator-Metal,以下MIM素子と称する)が実用化されている。
【0005】
このMIM素子は、例えば図9及び図10に示す様な構造を有する。
このMIM素子を製造するには、まずスパッタリング法等によって、ガラス基板101上に、厚み3000オングストロームのタンタル薄膜を積層し、フォトリソグラフィー法によって、このタンタル薄膜をパターニングして、信号線102及び下部電極103を形成する。この後、陽極酸化法によって、下部電極103の表面を陽極酸化して、厚み600オングストロームの五酸化タンタルからなる絶縁膜104を形成する。次に、スパッタリング法等によって、基板101の全面に、厚み4000オングストロームのチタン薄膜を形成し、フォトリソグラフィー法によって、このチタン薄膜をパターニングして、上部電極105を形成する。更に、ITO等からなる透明電極膜を積層し、これをパターニングして画素電極106を形成する。
【0006】
この様な構成において、絶縁膜104は、非線形な抵抗特性を示し、下部電極103、絶縁膜104及び上部電極105を積層する部位に、MIM素子107が形成される。
【0007】
【発明が解決しようとする課題】
ところで、上記構造のMIM素子107においては、下部電極103の周縁に電界が集中し易く、あるいは絶縁膜104の形成に際し、この下部電極103の周縁の段差のために、絶縁膜104による該周縁のカバレッジが悪化するので、この周縁で絶縁破壊を引き起こし易い。
また、下部電極103の平坦部に重なる絶縁膜104の部分だけでなく、下部電極103の周縁に重なる絶縁膜104の部分をも、MIM素子107の絶縁膜として使用するため、この下部電極103の周縁の絶縁破壊は、このMIM素子107の絶縁破壊となる。
この様な下部電極103の周縁での絶縁破壊は、液晶表示装置の表示不良となる。
【0008】
このため、下部電極103の周縁を別の絶縁膜によって覆うと共に、絶縁膜104については、下部電極103の平坦部に重なる部分のみをMIM素子107のものとして用い、これによってMIM素子107の絶縁破壊を低減すると言う技術が提案されている(例えば特開平1−270027号を参照)。
【0009】
この様な絶縁破壊対策を施したMIM素子を製造する方法として、次の2種類の方法がある。
【0010】
最初の方法▲1▼は、第2絶縁膜によって下部電極の周縁を覆った後、MIM素子に用いる第1絶縁膜を形成する方法であって、これを図11及び図12を参照して説明する。
【0011】
まず、スパッタリング法等によって、ガラス基板111上に金属層を積層し、フォトリソグラフィー法によって、この金属層をパターニングして、信号線112及び下部電極113を形成する。次に、P−CVD法、スパッタリング法等によって、絶縁層を積層し、フォトリソグラフィー法によって、この絶縁層をパターニングして、第2絶縁膜114を形成する。この後、陽極酸化法によって、下部電極113の表面の一部分を陽極酸化して、第1絶縁膜115を形成する。次に、スパッタリング法等によって、基板111の全面に、金属層を積層し、フォトリソグラフィー法によって、この金属層をパターニングして、上部電極116を形成する。更に、ITO等からなる透明電極膜を積層し、これをパターニングして画素電極117を形成する。
【0012】
下部電極113、第1絶縁膜115、第2絶縁膜114及び上部電極115を積層する部位に、MIM素子118が形成される。
【0013】
次の方法▲2▼は、MIM素子に用いる第1絶縁膜を形成した後、第2絶縁膜によって下部電極の周縁を覆う方法であって、これを図13及び図14を参照して説明する。
【0014】
まず、スパッタリング法等によって、ガラス基板121上に金属層を積層し、フォトリソグラフィー法によって、この金属層をパターニングして、信号線122及び下部電極123を形成する。次に、陽極酸化法によって、下部電極123の表面の一部分を陽極酸化して、第1絶縁膜124を形成する。この後、P−CVD法、スパッタリング法等によって、絶縁層を積層し、フォトリソグラフィー法によって、この絶縁層をパターニングして、第2絶縁膜125を形成する。以降、方法▲1▼と同様に、上部電極126及び画素電極127を順次形成する。
【0015】
下部電極123、第1絶縁膜124、第2絶縁膜125及び上部電極126を積層する部位に、MIM素子128が形成される。
【0016】
しかしながら、方法(1)の場合は、信号線112及び下部電極113の周縁の段差の部位で、これらと第2絶縁膜114間の密着性が悪く、このために第2絶縁膜114のパターニングに際し、図11の各点ケ及びコ、つまり信号線112及び下部電極113の周縁と第2絶縁膜114の周縁の各交差点ケ及びコから、第2絶縁膜114のエッチング液が浸透し、このエッチング液によって、MIM素子118周縁の第2絶縁膜114が浸食されてしまい、先の絶縁破壊を防止することができなくなった。
【0017】
同様に、方法(2)の場合も、信号線122及び下部電極123の周縁の段差の部位で、これらの表面の第1絶縁膜124と第2絶縁膜125間の密着性が悪く、このために第2絶縁膜124のパターニングに際し、図11のサ及びシの点、つまり信号線122及び下部電極123の周縁と第2絶縁膜125の周縁の各交差点サ及びシから、第1絶縁膜124と第2絶縁膜125間にエッチング液が浸透し、このエッチング液によって、MIM素子128周縁の第2絶縁膜125が浸食されてしまった。
【0018】
そこで、この発明は、この様な従来技術の課題を解決するものであって、エッチング液によるスイッチング素子周縁の絶縁膜の浸食を防止し、これによってスイッチング素子の絶縁破壊の発生率を抑制することを目的とする。
【0019】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第1金属層、非線形抵抗特性を有する第1絶縁膜、絶縁性を有する第2絶縁膜、及び第2金属層を積層すると共にパターニングしてなり、第1金属層と第2金属層が第1絶縁膜を介して重なる部位で形成されるスイッチング素子において、このスイッチング素子を囲む第1金属層のパターン周縁を第2絶縁層によって保護し、第1金属層のパターン周縁と第2絶縁膜のパターン周縁の交差点から該スイッチング素子の部位に至るまでの第1金属層のパターン周縁に沿う距離を第2絶縁膜のエッチングのときにエッチング液が該交差点から第1金属層のパターン周縁に沿ってスイッチング素子の部位へと浸透し得る距離よりも長く設定している。
【0020】
この様な構成によれば、第1金属層のパターン周縁の段差の部位で、第1金属層と第2絶縁膜間の密着性が悪く、あるいは第1絶縁膜と第2絶縁膜間の密着性が悪くて、第2絶縁膜のエッチングに際し、第1金属層のパターン周縁と第2絶縁膜のパターン周縁の交差点から、第1金属層と第2絶縁膜間あるいは第1絶縁膜と第2絶縁膜間にエッチング液が浸透し、このエッチング液が該交差点から第1金属層のパターン周縁に沿って進行しても、スイッチング素子の部位に至るまでの該エッチング液の経路の距離を十分に長く設定しているので、このエッチング液がスイッチング素子の部位に達することはない。
【0021】
また、第1金属層のパターン周縁と第2絶縁膜のパターン周縁の交差点から、このスイッチング素子の部位に至るまでの第1金属層のパターン周縁を凹凸に形成しても良い。エッチング液は、第1金属層のパターン周縁に沿って進行するので、この周縁を凹凸に形成したことによって、エッチング液の経路も凹凸となって、このエッチング液の経路が長くなり、このエッチング液が流れ難くなる。このため、スイッチング素子の部位へのエッチング液の浸透をより確実に阻むことができる。
【0022】
また、第2絶縁膜に重なる第1金属層のパターン周縁のエッジのテーパ角、あるいは第2絶縁膜に重なる第1絶縁膜のパターン周縁のエッジのテーパ角を20°乃至80°に設定しても良い。この場合は、パターン周縁が緩やかな傾斜となるので、パターン周縁での第1金属層と第2絶縁膜間の密着性、あるいは第1絶縁膜と第2絶縁膜間の密着性が改善される。このため、スイッチング素子の部位へのエッチング液の浸透を更に確実に阻むことができる。
【0023】
また、第2絶縁膜の膜厚を1000乃至3000オングストロームに設定しても良い。この場合は、第2絶縁膜を3000オングストロームよりも厚くしたときと比較して、第2絶縁膜のエッチング時間が短くなるので、エッチング液がスイッチング素子の部位へ浸透する以前に、このエッチングが終了する。また、第2絶縁膜を1000オングストロームよりも薄くすると、第2絶縁膜の本来の絶縁性が損なわれ、伝導性を帯びてくるので、第2絶縁膜に重なる第1金属層のパターン周縁での絶縁性が損なわれ、スイッチング素子の不良の原因となる。
【0024】
【発明の実施の形態】
以下、この発明の実施形態を添付図面を参照して説明する。
図1及び図2は、この発明のスイッチング素子の第1実施形態を示している。図1は、このスイッチング素子の平面図であり、図2は、図1のA−Aに沿って破断して示す断面図である。
【0025】
このスイッチング素子は、MIM素子であって、アクティブマトリクス駆動方式の液晶表示素子における1画素に含まれている。
【0026】
このスイッチング素子を製造するには、まずスパッタリング法等によって、ガラス基板11上に、厚み3000オングストロームの第1金属層(タンタル薄膜)を積層し、フォトリソグラフィー法によって、この第1金属層をパターニングして、信号線12及び下部電極13を形成する。
【0027】
次に、P−CVD法によって、300℃で厚み2500オングストロームの窒化ケイ素を積層し、フォトリソグラフィー法によって、この窒化ケイ素の層をパターニングして、第2絶縁膜14を形成する。
【0028】
この後、陽極酸化法によって、下部電極13の表面を陽極酸化して、厚み600オングストロームの五酸化タンタルからなる第1絶縁膜15を形成する。
【0029】
次に、スパッタリング法等によって、基板11の全面に、厚み4000オングストロームの第2金属層(チタン薄膜)を形成し、フォトリソグラフィー法によって、この第2金属層をパターニングして、上部電極16を形成する。
【0030】
更に、ITO等からなる透明電極膜を積層し、これをパターニングして画素電極17を形成する。
【0031】
この様な構成において、第1絶縁膜15は、非線形な抵抗特性を有しており、下部電極13、第1絶縁膜15及び上部電極16を積層する部位に、このスイッチング素子18が形成される。このスイッチング素子18のサイズは、5μm×5μmである。
【0032】
ここで、第2絶縁膜14は、スイッチング素子18を囲み、信号線12及び下部電極13の周縁に沿って形成されている。信号線12及び下部電極13の周縁には、段差が生じており、この段差の部位で、これらの信号線12及び下部電極13と第2絶縁膜14間の密着性が悪い。このため、信号線12の周縁と第2絶縁膜14の周縁の交差点アから、これらの間に第2絶縁膜14のエッチング液が浸透し、このエッチングが該交差点アから信号線12及び下部電極13の周縁に沿ってスイッチング素子18の部位イへと進行する。
【0033】
ところが、この第1実施形態では、交差点アから信号線12及び下部電極13の周縁に沿ってスイッチング素子18の部位イに至るまでの距離を5μmに設定しており、この距離は、第2絶縁膜14のエッチングの期間に、そのエッチング液が浸透して到達する距離を十分に越えるので、このエッチング液がスイッチング素子18の部位イに達することはない。
【0034】
このため、スイッチング素子18の周縁で、エッチング液によって第2絶縁膜14が浸食されてしまうことはなく、スイッチング素子18の絶縁破壊の発生率が低下する。
【0035】
また、第1金属層(タンタル薄膜)から信号線12及び下部電極13を形成するに際し、信号線12及び下部電極13の周縁のエッジのテーパ角θ(図2に示す)を20°乃至80°に設定しても良い。この場合は、信号線12及び下部電極13の周縁が緩やかな傾斜となるので、この周縁での信号線12及び下部電極13と第2絶縁膜14間の密着性が改善される。このため、スイッチング素子18の部位へのエッチング液の浸透を更に確実に阻むことができる。
【0036】
また、第2絶縁膜14は、厚み2500オングストロームの窒化ケイ素であるから、第2絶縁膜14を3000オングストロームよりも厚くしたときと比較して、第2絶縁膜14のエッチング時間が短くなり、エッチング液がスイッチング素子18の部位へ浸透する以前に、このエッチングが終了する。
【0037】
ただし、第2絶縁膜14を1000オングストロームよりも薄くすると、第2絶縁膜14の本来の絶縁性が損なわれて、伝導性を帯び、スイッチング素子18の不良の原因となる。
【0038】
図3及び図4は、この発明のスイッチング素子の第2実施形態を示している。図3は、このスイッチング素子の平面図であり、図4は、図2のB−Bに沿って破断して示す断面図である。
【0039】
この第2実施形態では、図1及び図2のスイッチング素子における信号線12の代わりに、信号線19を適用している。この信号線19は、その周縁を凹凸に形成している。
【0040】
第2絶縁膜14のエッチングの期間に、エッチング液は、信号線19の周縁に沿って進行するものの、この周縁を凹凸に形成したことによって、エッチング液の経路も凹凸となり、このエッチング液の経路が長くなる。あるいは、第2絶縁膜14を小さくしても、エッチング液の経路の長さを十分に確保することができ、交差点アから信号線19及び下部電極13の周縁に沿ってスイッチング素子18の部位イに至るまでの距離を5μm以上に設定することができる。また、信号線19の周縁の凹凸によって、エッチング液が流れ難くなる。
【0041】
このため、スイッチング素子の部位へのエッチング液の浸透をより確実に阻むことができる。
なお、信号線19の周縁の凹凸の形状は、どの様な形状であっても構わない。
【0042】
ここでも、信号線19及び下部電極13の周縁のエッジのテーパ角θ(図4に示す)を20°乃至80°に設定しても良い。
【0043】
また、第2絶縁膜14の厚みを2500オングストローム程度に設定して、この第2絶縁膜14の絶縁性を損なうことなく、エッチング時間を短くしても良い。
【0044】
図5及び図6は、この発明のスイッチング素子の第3実施形態を示している。図5は、このスイッチング素子の平面図であり、図6は、図5のC−Cに沿って破断して示す断面図である。
【0045】
このスイッチング素子を製造するには、まずスパッタリング法等によって、ガラス基板21上に、厚み3000オングストロームの第1金属層(タンタル薄膜)を積層し、フォトリソグラフィー法によって、この第1金属層をパターニングして、信号線22及び下部電極23を形成する。
【0046】
次に、陽極酸化法によって、下部電極23の表面を陽極酸化して、厚み600オングストロームの五酸化タンタルからなる第1絶縁膜24を形成する。
【0047】
この後、P−CVD法によって、300℃で厚み2500オングストロームの窒化ケイ素を積層し、フォトリソグラフィー法によって、この窒化ケイ素の層をパターニングして、第2絶縁膜25を形成する。
【0048】
次に、スパッタリング法等によって、基板21の全面に、厚み4000オングストロームの第2金属層(チタン薄膜)を形成し、フォトリソグラフィー法によって、この第2金属層をパターニングして、上部電極26を形成する。
【0049】
更に、ITO等からなる透明電極膜を積層し、これをパターニングして画素電極27を形成する。
【0050】
この様な構成において、第1絶縁膜24は、非線形な抵抗特性を有しており、下部電極23、第1絶縁膜24及び上部電極25を積層する部位に、このスイッチング素子28が形成される。このスイッチング素子28のサイズは、5μm×5μm、また液晶表示装置の容量比(素子容量:液晶容量)は、1:10である。
【0051】
ここで、信号線22及び下部電極23の周縁には、段差が生じており、この段差の部位で、第1絶縁膜24と第2絶縁膜25間の密着性が悪い。このため、信号線22の周縁と第2絶縁膜25の周縁の交差点ウから、第1絶縁膜24と第2絶縁膜25間に第2絶縁膜25のエッチング液が浸透し、このエッチングが該交差点ウから信号線22及び下部電極23の周縁に沿ってスイッチング素子28の部位エへと進行する。
【0052】
ところが、交差点ウから信号線22及び下部電極23の周縁に沿ってスイッチング素子27の部位エに至るまでの距離を5μmに設定しており、この距離は、第2絶縁膜25のエッチングの期間に、そのエッチング液が浸透して到達する距離を十分に越えるので、このエッチング液がスイッチング素子28の部位エに達することはない。
【0053】
このため、スイッチング素子28の周縁で、エッチング液によって第2絶縁膜25が浸食されてしまうことはなく、スイッチング素子28の絶縁破壊の発生率が低下する。
【0054】
ここでは、第1絶縁膜24の周縁のエッジのテーパ角θ’(図6に示す)を20°乃至80°に設定しても良い。
【0055】
また、第2絶縁膜25の厚みを2500オングストローム程度に設定しているので、この第2絶縁膜25の絶縁性を損なうことなく、エッチング時間を短くすることができる。
【0056】
図7及び図8は、この発明のスイッチング素子の第4実施形態を示している。図7は、このスイッチング素子の平面図であり、図8は、図7のD−Dに沿って破断して示す断面図である。
【0057】
この第4実施形態では、図5及び図6のスイッチング素子における信号線22の代わりに、信号線29を適用している。この信号線29は、その周縁を凹凸に形成している。
【0058】
第2絶縁膜25のエッチングの期間に、エッチング液は、信号線29の周縁に沿って進行するものの、この周縁に凹凸を形成したことによって、エッチング液の経路も凹凸となり、このエッチング液の経路が長くなる。あるいは、第2絶縁膜25を小さくしても、エッチング液の経路の長さを十分に確保することができ、交差点ウから信号線29及び下部電極23の周縁に沿ってスイッチング素子28の部位エに至るまでの距離を5μm以上に設定することができる。また、信号線29の周縁の凹凸によって、エッチング液が流れ難くなる。
【0059】
このため、スイッチング素子の部位へのエッチング液の浸透をより確実に阻むことができる。
【0060】
ここでも、第1絶縁膜24の周縁のエッジのテーパ角θ’(図8に示す)を20°乃至80°に設定しても良い。
【0061】
また、第2絶縁膜25の厚みを2500オングストローム程度に設定して、この第2絶縁膜25の絶縁性を損なうことなく、エッチング時間を短くしても良い。
【0062】
なお、この発明は、上記各実施形態に限定されるものでなく、多様に変形することができる。例えば、信号線、下部電極、第1絶縁膜、第2絶縁膜及び上部電極等のパターンを多様に変形したり、それぞれの材質を適宜に変更しても構わない。
【0063】
ところで、この発明の効果を確認するために、それぞれの条件の基で、スイッチング素子の不良発生率を調べたので、この結果を次の各表に示す。
【0064】
表1においては、図1と同様のパターンで、信号線、各電極及び各絶縁膜を形成し、エッチング液が浸透する交差点アからスイッチング素子の部位イに至るまでの距離を2μm〜10μmの範囲で1μmずつ変更した場合のスイッチング素子の不良発生率を示している。ただし、信号線及び下部電極の周縁のエッジのテーパ角θを一定にしている。
【0065】
【表1】
【0066】
表2においては、図3と同様のパターンであって、エッチング液が浸透する交差点アからスイッチング素子の部位イに至るまでの距離を2μm〜10μmの範囲で1μmずつ変更した場合の不良発生率を示している。ただし、信号線及び下部電極の周縁のエッジのテーパ角θを一定にしている。
【0067】
【表2】
【0068】
表3においては、図5と同様のパターンであって、エッチング液が浸透する交差点ウからスイッチング素子の部位エに至るまでの距離を2μm〜10μmの範囲で1μmずつ変更した場合の不良発生率を示している。ただし、信号線及び下部電極の周縁のエッジのテーパ角θを一定にしている。
【0069】
【表3】
【0070】
表4においては、図7と同様のパターンであって、エッチング液が浸透する交差点ウからスイッチング素子の部位エに至るまでの距離を2μm〜10μmの範囲で1μmずつ変更した場合の不良発生率を示している。ただし、信号線及び下部電極の周縁のエッジのテーパ角θを一定にしている。
【0071】
【表4】
【0072】
これらの表1乃至4から明らかな様に、エッチング液が浸透する交差点からスイッチング素子の部位エに至るまでの距離が5μm以上で、不良発生率が低下する。
【0073】
表5においては、図1と同様のパターンであって、信号線及び下部電極の周縁のエッジのテーパ角θを10°〜90°の範囲で5°ずつ変更した場合の不良発生率を示している。ただし、交差点アからスイッチング素子の部位イに至るまでの距離を一定にしている。
【0074】
【表5】
【0075】
表6においては、図5と同様のパターンであって、第1絶縁膜の周縁のエッジのテーパ角θ’を10°〜90°の範囲で5°ずつ変更した場合の不良発生率を示している。ただし、交差点ウからスイッチング素子の部位エに至るまでの距離を一定にしている。
【0076】
【表6】
【0077】
これらの表5及び6から明らかな様に、信号線及び下部電極の周縁のエッジのテーパ角θ、あるいは第1絶縁膜の周縁のエッジのテーパ角θ’が20°〜80°の範囲で、不良発生率が低下する。
【0078】
表7においては、図1と同様のパターンであって、第2絶縁膜として窒化ケイ素を適用し、その膜厚を300〜4000オングストロームの範囲で変更した場合の不良発生率を示している。ただし、信号線及び下部電極の周縁のエッジのテーパ角θを一定とし、かつ交差点アからスイッチング素子の部位イに至るまでの距離を一定にしている。
【0079】
【表7】
【0080】
表8においては、図1と同様のパターンであって、第2絶縁膜として酸化ケイ素を適用し、その膜厚を300〜4000オングストロームの範囲で変更した場合の不良発生率を示している。ただし、信号線及び下部電極の周縁のエッジのテーパ角θを一定とし、かつ交差点アからスイッチング素子の部位イに至るまでの距離を一定にしている。
【0081】
【表8】
【0082】
これらの表7及び8から明らかな様に、第2絶縁膜の厚みが1000〜3000オングストロームの範囲で、不良発生率が低下する。
【0083】
【発明の効果】
以上説明した様に、この発明によれば、第1金属層のパターン周縁と第2絶縁膜のパターン周縁の交差点から、第1金属層と第2絶縁膜間あるいは第1絶縁膜と第2絶縁膜間にエッチング液が浸透し、このエッチング液が該交差点から第1金属層のパターン周縁に沿って進行しても、スイッチング素子の部位に至るまでの該エッチング液の経路の距離を十分に長く設定しているので、このエッチング液がスイッチング素子の部位に達することはない。
【0084】
また、第1金属層のパターン周縁に凹凸を形成したことによって、エッチング液の経路も凹凸となって、このエッチング液の経路が長くなり、このエッチング液が流れ難くなる。このため、スイッチング素子の部位へのエッチング液の浸透をより確実に阻むことができる。
【0085】
また、第2絶縁膜に重なる第1金属層のパターン周縁のエッジのテーパ角、あるいは第2絶縁膜に重なる第1絶縁膜の周縁のエッジのテーパ角を20°乃至80°に設定しているので、第1金属層のパターン周縁での第1金属層のパターンと第2絶縁膜間の密着性、あるいは第1絶縁膜と第2絶縁膜間の密着性が改善される。このため、スイッチング素子の部位へのエッチング液の浸透を更に確実に阻むことができる。
【0086】
また、第2絶縁膜の膜厚を1000乃至3000オングストロームに設定しているので、第2絶縁膜の絶縁性を損なうことなく、第2絶縁膜のエッチング時間を短くすることができ、エッチング液がスイッチング素子の部位へ浸透する以前に、このエッチングを終了することができる。
【図面の簡単な説明】
【図1】この発明のスイッチング素子の第1実施形態を示す平面図
【図2】図1のA−Aに沿って破断して示す断面図
【図3】この発明のスイッチング素子の第2実施形態を示す平面図
【図4】図3のB−Bに沿って破断して示す断面図
【図5】この発明のスイッチング素子の第3実施形態を示す平面図
【図6】図5のC−Cに沿って破断して示す断面図
【図7】この発明のスイッチング素子の第4実施形態を示す平面図
【図8】図7のD−Dに沿って破断して示す断面図
【図9】従来のスイッチング素子の一例を示す平面図
【図10】図9のE−Eに沿って破断して示す断面図
【図11】従来のスイッチング素子の他の例を示す平面図
【図12】図11のF−Fに沿って破断して示す断面図
【図13】従来のスイッチング素子の別の例を示す平面図
【図14】図13のG−Gに沿って破断して示す断面図
【符号の説明】
11,21 ガラス基板
12,19,22,29 信号線
13,23 下部電極
14,25 第2絶縁膜
15,24 第1絶縁膜
16,26 上部電極
17,27 画素電極
18,28 スイッチング素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching element having a metal-insulating film-metal laminated structure used in a liquid crystal display device, and more particularly to a switching element in which an insulating film is formed by an anodic oxidation method.
[0002]
[Prior art]
In recent years, liquid crystal display devices have been applied to various objects such as personal computers, word processors, terminal displays for office automation, and televisions because of the advantages of thin and light weight and low power consumption. There is a need for capacity display and high image quality.
[0003]
Conventional liquid crystal display devices mainly use a TN (Twisted Nematic) method or STN (Super Twisted Nematic) method and a simple matrix drive by a voltage averaging method. However, in such a method, as the number of scanning lines increases. Since this causes a decrease in contrast, it is difficult to realize a large-capacity display.
[0004]
For this reason, an active driving method is provided in which each switching element is provided in each pixel of a display screen. Examples of such a switching element include a thin film transistor and a two-terminal nonlinear element. A two-terminal nonlinear element having a simple structure and advantageous in terms of manufacturing cost is considered promising, and has a metal-insulating film-metal structure. (Metal-Insulator-Metal, hereinafter referred to as MIM element) has been put into practical use.
[0005]
The MIM element has a structure as shown in FIGS. 9 and 10, for example.
In order to manufacture this MIM element, a tantalum thin film having a thickness of 3000 angstroms is first laminated on the
[0006]
In such a configuration, the
[0007]
[Problems to be solved by the invention]
By the way, in the
In addition, since not only the portion of the
Such dielectric breakdown at the periphery of the
[0008]
For this reason, the periphery of the
[0009]
There are the following two methods as a method of manufacturing the MIM element having such a countermeasure against dielectric breakdown.
[0010]
The first method {circle around (1)} is a method of forming the first insulating film used for the MIM element after covering the periphery of the lower electrode with the second insulating film, which will be described with reference to FIGS. To do.
[0011]
First, a metal layer is stacked on the
[0012]
An
[0013]
The next method {circle around (2)} is a method of forming the first insulating film used for the MIM element and then covering the periphery of the lower electrode with the second insulating film, which will be described with reference to FIGS. 13 and 14. .
[0014]
First, a metal layer is stacked on the
[0015]
An
[0016]
However, in the case of the method (1), the adhesion between the
[0017]
Similarly, also in the case of the method (2), the adhesion between the first insulating film 124 and the second
[0018]
Therefore, the present invention solves such a problem of the prior art, and prevents the insulating film on the periphery of the switching element from being eroded by the etching solution, thereby suppressing the occurrence rate of dielectric breakdown of the switching element. With the goal.
[0019]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present invention is formed by laminating and patterning a first metal layer, a first insulating film having nonlinear resistance characteristics, a second insulating film having insulating properties, and a second metal layer, In the switching element formed at a portion where the first metal layer and the second metal layer overlap with each other via the first insulating film, the pattern peripheral edge of the first metal layer surrounding the switching element is protected by the second insulating layer, and the first The distance along the pattern periphery of the first metal layer from the intersection of the pattern periphery of the metal layer and the pattern periphery of the second insulating film to the portion of the switching element is determined by the etching solution when etching the second insulation film. Is set to be longer than the distance that can penetrate the portion of the switching element along the pattern periphery of the first metal layer.
[0020]
According to such a configuration, the adhesion between the first metal layer and the second insulating film is poor or the adhesion between the first insulating film and the second insulating film at the step portion of the pattern periphery of the first metal layer. When the second insulating film is etched, from the intersection of the pattern periphery of the first metal layer and the pattern periphery of the second insulating film, between the first metal layer and the second insulating film or between the first insulating film and the second insulating film. Even if the etching solution penetrates between the insulating films and the etching solution travels along the pattern periphery of the first metal layer from the intersection, the distance of the etching solution path to the portion of the switching element is sufficiently increased. Since the length is set long, the etching solution does not reach the site of the switching element.
[0021]
Further, the pattern periphery of the first metal layer from the intersection of the pattern periphery of the first metal layer and the pattern periphery of the second insulating film to the part of the switching element may be formed in an uneven shape. Since the etching solution travels along the peripheral edge of the pattern of the first metal layer, by forming the peripheral edge with irregularities, the etching liquid path becomes uneven and the etching liquid path becomes longer. Becomes difficult to flow. For this reason, the penetration of the etchant into the portion of the switching element can be more reliably prevented.
[0022]
Further, the taper angle of the edge of the pattern edge of the first metal layer overlapping the second insulating film or the taper angle of the edge of the pattern edge of the first insulating film overlapping the second insulating film is set to 20 ° to 80 °. Also good. In this case, since the peripheral edge of the pattern has a gentle inclination, the adhesiveness between the first metal layer and the second insulating film or the adhesiveness between the first insulating film and the second insulating film at the peripheral edge of the pattern is improved. . For this reason, the penetration of the etchant into the portion of the switching element can be more reliably prevented.
[0023]
Further, the thickness of the second insulating film may be set to 1000 to 3000 angstroms. In this case, since the etching time of the second insulating film is shortened compared with the case where the second insulating film is thicker than 3000 angstroms, this etching is completed before the etching solution penetrates into the portion of the switching element. To do. Also, if the second insulating film is made thinner than 1000 angstroms, the original insulating property of the second insulating film is impaired and becomes conductive, so that the first metal layer that overlaps the second insulating film has a pattern peripheral edge. Insulating property is impaired, which causes a failure of the switching element.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings.
1 and 2 show a first embodiment of the switching element of the present invention. FIG. 1 is a plan view of the switching element, and FIG. 2 is a cross-sectional view taken along line AA in FIG.
[0025]
This switching element is an MIM element and is included in one pixel in an active matrix liquid crystal display element.
[0026]
In order to manufacture this switching element, first, a first metal layer (tantalum thin film) having a thickness of 3000 angstroms is laminated on the
[0027]
Next, silicon nitride having a thickness of 2500 angstroms is stacked at 300 ° C. by P-CVD, and the silicon nitride layer is patterned by photolithography to form the second insulating
[0028]
Thereafter, the surface of the
[0029]
Next, a second metal layer (titanium thin film) having a thickness of 4000 angstroms is formed on the entire surface of the
[0030]
Further, a transparent electrode film made of ITO or the like is laminated, and this is patterned to form the
[0031]
In such a configuration, the first insulating
[0032]
Here, the second insulating
[0033]
However, in the first embodiment, the distance from the intersection point A to the portion A of the switching
[0034]
For this reason, the second insulating
[0035]
Further, when the
[0036]
Further, since the second insulating
[0037]
However, if the thickness of the second insulating
[0038]
3 and 4 show a second embodiment of the switching element of the present invention. FIG. 3 is a plan view of the switching element, and FIG. 4 is a cross-sectional view taken along the line BB of FIG.
[0039]
In the second embodiment, a signal line 19 is applied instead of the
[0040]
During the etching of the second insulating
[0041]
For this reason, the penetration of the etchant into the portion of the switching element can be more reliably prevented.
Note that the shape of the irregularities on the periphery of the signal line 19 may be any shape.
[0042]
Here, the taper angle θ (shown in FIG. 4) of the peripheral edges of the signal line 19 and the
[0043]
The thickness of the second insulating
[0044]
5 and 6 show a third embodiment of the switching element of the present invention. FIG. 5 is a plan view of the switching element, and FIG. 6 is a cross-sectional view taken along the line CC of FIG.
[0045]
In order to manufacture this switching element, first, a first metal layer (tantalum thin film) having a thickness of 3000 angstroms is laminated on the
[0046]
Next, the surface of the
[0047]
Thereafter, silicon nitride having a thickness of 2500 angstroms is stacked at 300 ° C. by P-CVD, and this silicon nitride layer is patterned by photolithography to form the second insulating
[0048]
Next, a second metal layer (titanium thin film) having a thickness of 4000 angstroms is formed on the entire surface of the
[0049]
Further, a transparent electrode film made of ITO or the like is laminated, and this is patterned to form the
[0050]
In such a configuration, the first insulating
[0051]
Here, a step is generated at the periphery of the
[0052]
However, the distance from the intersection c to the part d of the switching
[0053]
For this reason, the second insulating
[0054]
Here, the taper angle θ ′ (shown in FIG. 6) of the peripheral edge of the first insulating
[0055]
Further, since the thickness of the second insulating
[0056]
7 and 8 show a fourth embodiment of the switching element of the present invention. FIG. 7 is a plan view of the switching element, and FIG. 8 is a cross-sectional view taken along line DD in FIG.
[0057]
In the fourth embodiment, a signal line 29 is applied instead of the
[0058]
During the etching period of the second insulating
[0059]
For this reason, the penetration of the etchant into the portion of the switching element can be more reliably prevented.
[0060]
Again, the taper angle θ ′ (shown in FIG. 8) of the peripheral edge of the first insulating
[0061]
The thickness of the second insulating
[0062]
The present invention is not limited to the above-described embodiments, and can be variously modified. For example, the pattern of the signal line, the lower electrode, the first insulating film, the second insulating film, the upper electrode, and the like may be variously modified, or the respective materials may be appropriately changed.
[0063]
By the way, in order to confirm the effect of the present invention, the failure occurrence rate of the switching element was examined under the respective conditions. The results are shown in the following tables.
[0064]
In Table 1, the signal line, each electrode, and each insulating film are formed in the same pattern as in FIG. 1, and the distance from the intersection point A through which the etching solution penetrates to the portion A of the switching element is in the range of 2 μm to 10 μm. The failure occurrence rate of the switching element when changed by 1 μm is shown. However, the taper angle θ of the peripheral edge of the signal line and the lower electrode is made constant.
[0065]
[Table 1]
[0066]
In Table 2, the defect occurrence rate is the same pattern as in FIG. 3, and the failure rate when the distance from the intersection a where the etching solution penetrates to the part a of the switching element is changed by 1 μm within a range of 2 μm to 10 μm. Show. However, the taper angle θ of the peripheral edge of the signal line and the lower electrode is made constant.
[0067]
[Table 2]
[0068]
In Table 3, the failure occurrence rate is the same pattern as in FIG. 5 and the distance from the intersection point where the etching solution penetrates to the part d of the switching element is changed by 1 μm in a range of 2 μm to 10 μm. Show. However, the taper angle θ of the peripheral edge of the signal line and the lower electrode is made constant.
[0069]
[Table 3]
[0070]
In Table 4, it is the same pattern as FIG. 7, and the defect occurrence rate when the distance from the intersection C where the etching solution penetrates to the part d of the switching element is changed by 1 μm in a range of 2 μm to 10 μm. Show. However, the taper angle θ of the peripheral edge of the signal line and the lower electrode is made constant.
[0071]
[Table 4]
[0072]
As apparent from Tables 1 to 4, when the distance from the intersection where the etching solution penetrates to the portion d of the switching element is 5 μm or more, the defect occurrence rate is lowered.
[0073]
Table 5 shows the defect occurrence rate when the taper angle θ of the peripheral edge of the signal line and the lower electrode is changed by 5 ° in a range of 10 ° to 90 ° in the same pattern as in FIG. Yes. However, the distance from the intersection A to the part A of the switching element is constant.
[0074]
[Table 5]
[0075]
Table 6 shows the defect occurrence rate when the taper angle θ ′ of the peripheral edge of the first insulating film is changed by 5 ° in a range of 10 ° to 90 °, which is the same pattern as in FIG. Yes. However, the distance from the intersection c to the part d of the switching element is constant.
[0076]
[Table 6]
[0077]
As apparent from Tables 5 and 6, the taper angle θ of the peripheral edge of the signal line and the lower electrode or the taper angle θ ′ of the peripheral edge of the first insulating film is in the range of 20 ° to 80 °. Defect occurrence rate decreases.
[0078]
Table 7 shows the defect occurrence rate when the silicon nitride is applied as the second insulating film and the film thickness is changed in the range of 300 to 4000 angstroms, which is the same pattern as in FIG. However, the taper angle θ of the peripheral edge of the signal line and the lower electrode is made constant, and the distance from the intersection A to the part i of the switching element is made constant.
[0079]
[Table 7]
[0080]
Table 8 shows the same pattern as in FIG. 1, and shows the defect occurrence rate when silicon oxide is applied as the second insulating film and the film thickness is changed in the range of 300 to 4000 angstroms. However, the taper angle θ of the peripheral edge of the signal line and the lower electrode is made constant, and the distance from the intersection A to the part i of the switching element is made constant.
[0081]
[Table 8]
[0082]
As apparent from Tables 7 and 8, the defect occurrence rate decreases when the thickness of the second insulating film is in the range of 1000 to 3000 angstroms.
[0083]
【The invention's effect】
As described above, according to the present invention, from the intersection of the pattern peripheral edge of the first metal layer and the pattern peripheral edge of the second insulating film, between the first metal layer and the second insulating film or between the first insulating film and the second insulating film. Even if the etching solution penetrates between the films and the etching solution travels along the pattern periphery of the first metal layer from the intersection, the distance of the etching solution path to the switching element portion is sufficiently long. Since it is set, this etching solution does not reach the site of the switching element.
[0084]
Further, by forming irregularities on the peripheral edge of the pattern of the first metal layer, the path of the etching solution becomes uneven, the path of this etching solution becomes longer, and this etching solution becomes difficult to flow. For this reason, the penetration of the etchant into the portion of the switching element can be more reliably prevented.
[0085]
Further, the taper angle of the edge of the pattern edge of the first metal layer overlapping the second insulating film or the taper angle of the edge edge of the first insulating film overlapping the second insulating film is set to 20 ° to 80 °. Therefore, the adhesion between the pattern of the first metal layer and the second insulating film at the periphery of the pattern of the first metal layer, or the adhesion between the first insulating film and the second insulating film is improved. For this reason, the penetration of the etchant into the portion of the switching element can be more reliably prevented.
[0086]
Further, since the thickness of the second insulating film is set to 1000 to 3000 angstroms, the etching time of the second insulating film can be shortened without impairing the insulating property of the second insulating film, and the etching solution This etching can be terminated before penetrating the site of the switching element.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of a switching element according to the present invention.
2 is a cross-sectional view taken along line AA in FIG.
FIG. 3 is a plan view showing a second embodiment of the switching element of the present invention.
4 is a cross-sectional view taken along line BB in FIG.
FIG. 5 is a plan view showing a third embodiment of the switching element of the present invention.
6 is a cross-sectional view taken along line CC in FIG.
FIG. 7 is a plan view showing a switching element according to a fourth embodiment of the present invention.
8 is a cross-sectional view taken along line DD in FIG.
FIG. 9 is a plan view showing an example of a conventional switching element.
10 is a cross-sectional view taken along line EE in FIG.
FIG. 11 is a plan view showing another example of a conventional switching element.
12 is a cross-sectional view taken along line FF in FIG.
FIG. 13 is a plan view showing another example of a conventional switching element.
14 is a cross-sectional view taken along line GG in FIG.
[Explanation of symbols]
11, 21 Glass substrate
12, 19, 22, 29 Signal line
13, 23 Lower electrode
14, 25 Second insulating film
15, 24 First insulating film
16, 26 Upper electrode
17, 27 Pixel electrode
18, 28 switching element
Claims (6)
前記スイッチング素子を囲む前記下部電極のパターン周縁の全体と、前記下部電極の両側に連続した前記信号線のパターン周縁の一部のみとを、前記下部電極のパターン周縁および前記信号線のパターン周縁に沿って連続して設けられた前記第2絶縁膜によって保護し、
前記信号線のパターン周縁と前記第2絶縁膜のパターン周縁との交差点から、前記スイッチング素子の部位に至るまでの前記第1金属層のパターン周縁に沿う距離を前記第2絶縁膜を前記フォトリソグラフィー法においてエッチングするときのエッチング液が前記交差点から第1金属層のパターン周縁に沿って前記スイッチング素子の部位へと浸透し得る距離よりも長く設定されている、スイッチング素子。The first metal layer, the first insulating film having nonlinear resistance characteristics, the insulating second insulating film, and the second metal layer are sequentially stacked, and the first metal layer, the second insulating film, and the second metal layer are sequentially stacked . Two metal layers are patterned by a photolithography method, and a lower electrode formed by the first metal layer so as to protrude from the signal line together with a signal line, and an upper electrode formed by the second metal layer In a switching element formed at a portion where the first and second insulating films overlap with each other,
The entire pattern periphery of the lower electrode surrounding the switching element and only part of the pattern periphery of the signal line continuous on both sides of the lower electrode are formed on the pattern periphery of the lower electrode and the pattern periphery of the signal line. Protected by the second insulating film provided continuously along ,
The distance along the pattern periphery of the first metal layer from the intersection of the pattern periphery of the signal line and the pattern periphery of the second insulation film to the portion of the switching element is set to the photolithography. A switching element that is set to be longer than a distance at which an etching solution for etching in the method can penetrate from the intersection to the site of the switching element along the pattern periphery of the first metal layer.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00704897A JP3666771B2 (en) | 1997-01-17 | 1997-01-17 | Switching element |
TW086103336A TW408243B (en) | 1996-03-21 | 1997-03-18 | Switching element, liquid crystal display device and method for fabricating the same |
US08/825,671 US5909264A (en) | 1996-03-21 | 1997-03-20 | LCD device having a switching element with reduced size and capacitance and method for fabricating the same |
KR1019970009782A KR100233317B1 (en) | 1996-03-21 | 1997-03-21 | Display and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00704897A JP3666771B2 (en) | 1997-01-17 | 1997-01-17 | Switching element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10206898A JPH10206898A (en) | 1998-08-07 |
JP3666771B2 true JP3666771B2 (en) | 2005-06-29 |
Family
ID=11655180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00704897A Expired - Fee Related JP3666771B2 (en) | 1996-03-21 | 1997-01-17 | Switching element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666771B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI238444B (en) * | 2002-12-10 | 2005-08-21 | Seiko Epson Corp | Method for manufacturing optoelectronic device, optoelectronic device and electronic machine |
-
1997
- 1997-01-17 JP JP00704897A patent/JP3666771B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10206898A (en) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3410656B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JPH07181514A (en) | Liquid crystal display device | |
JPH01217325A (en) | Liquid crystal display device | |
JP2827570B2 (en) | Liquid crystal display | |
US7808567B2 (en) | Pixel structures, methods of forming the same and multi domain vertical alignment LCDs | |
JP4115761B2 (en) | Active matrix substrate, method for manufacturing the same, and display device using the same | |
JP3666771B2 (en) | Switching element | |
JP2915732B2 (en) | Active matrix substrate | |
JPH11119240A (en) | Active matrix substrate and liquid crystal display device using the substrate | |
JPH11212120A (en) | Liquid crystal display device and production thereof | |
JP3119233B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US6157422A (en) | Two-terminal nonlinear element having insulating films of different thickness formed on the flat top surface of a lower electrode | |
JPH0820645B2 (en) | Active matrix display | |
JPH0675143B2 (en) | Active matrix substrate | |
JP3406292B2 (en) | Liquid crystal display | |
JP2895698B2 (en) | Active matrix substrate | |
JPH0728087A (en) | Liquid crystal display device and its production | |
JPH052189A (en) | Liquid crystal display device | |
JP3006990B2 (en) | Active matrix substrate and manufacturing method thereof | |
JPH03137622A (en) | Active matrix substrate | |
JP2968141B2 (en) | Active matrix substrate | |
JPH0527259A (en) | Active matrix substrate | |
JP3089174B2 (en) | Method of forming insulating film and electronic device having insulating film | |
JP2664814B2 (en) | Active matrix display device | |
JP3222649B2 (en) | Two-terminal nonlinear element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |