JP3666408B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP3666408B2 JP3666408B2 JP2001123846A JP2001123846A JP3666408B2 JP 3666408 B2 JP3666408 B2 JP 3666408B2 JP 2001123846 A JP2001123846 A JP 2001123846A JP 2001123846 A JP2001123846 A JP 2001123846A JP 3666408 B2 JP3666408 B2 JP 3666408B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- transmission line
- output
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、伝送線路を用いて信号の伝送を行うドライバ回路を含むシステムに係り、特に、伝送線路での損失を補償することが可能な半導体試験装置に関する。
【０００２】
【従来の技術】
従来、伝送線路での損失補償は、コイルまたは容量で構成したフィルタ回路を用いて、増幅回路の周波数特性が伝送線路の損失特性の逆となるように調整して行っていた。例えば、実開平５ー８７７５０号公報で開示されているように、ピーキングコイルを用いて高い周波数での増幅率を上げることにより、伝送線路の損失により減衰する高周波成分の補償を行っている。
【０００３】
【発明が解決しようとする課題】
かかる従来の損失補償手段を備えたドライバ回路においては、コイルまたは容量で構成したフィルタ回路を用いるために、１つの伝送線路の損失に合わせてドライバ回路の周波数特性を調整すると、そのドライバ回路を別の伝送線路に用いることが困難であった。また、フィルタ回路にコイルを用いる場合には、ドライバ回路の集積回路化が難しいという課題があった。
【０００４】
本発明の目的は、任意の伝送線路に容易に対応可能なドライバ回路および伝送線路の損失補償方法を提供することにある。
【０００５】
また、本発明は、伝送線路の損失を補償した半導体試験装置を提供することを目的とする 。
また、本発明は、試験波形のタイミング精度が向上させた半導体試験装置を提供することを目的とする。
また、本発明は、半導体試験装置の構成配置の自由度、あるいは操作における自由度を向上させることを目的とする。
【０００６】
【課題を解決するための手段】
上記目的は、タイミング発生器と、パターン発生器と、該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタを備え、該波形フォーマッタから出力される信号の立ち上がりおよび立ち下がりの部分に、該レジスタに格納されたデータに基づいて生成された方形波または三角波であるパルスを加算した信号を出力する集積回路化されたドライバと、
該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとを有することにより達成される。
【０００７】
また、タイミング発生器と、パターン発生器と、該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、該波形フォーマッタの信号を増幅するドライバと、該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとからなる半導体試験装置であって、該ドライバは、方形波または三角波であるパルスを発生する発生器と、複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタと、該波形フォーマッタから出力された信号の波形の立ち上がりおよび立ち下がりの部分に該レジスタに格納されたデータに基づいて生成されたパルスを加算する加算器とを有することにより達成される。
【０００８】
【作用】
本発明の半導体検査装置においては、伝送すべき信号の波形のうち、伝送線路での損失により高周波成分が減衰する、立ち上がりおよび立ち下がりの部分を補うために、予め定められたパルス幅及び振幅を持つ方形波または三角波等の波形形状の１以上のパルスを、前記信号波形の高レベル（Ｈｉ）と低レベル（Ｌｏｗ）との切り替えと同期して、前記信号波形に加算する。
【０００９】
本発明において、記憶手段は、使用する伝送線路の損失特性に応じて予め設定された、前記信号波形に加算する１以上のパルスのパルス幅及び振幅を記憶する。また、１個以上のパルス発生手段は、記憶手段に記憶される前記パルス幅及び振幅に応じて、発生するパルスのパルス幅及び振幅を変える。したがって、記憶手段に記憶するデータを変えることにより、任意の伝送線路に対して損失補償を行なうことができる。
【００１０】
さらに、本発明の半導体試験装置に用いられるドライバ回路は、従来の伝送線路の損失補償を行なうドライバ回路のように、コイルを備えたフィルタ回路を使用しないため、集積回路化に適している。
【００１１】
【実施例】
以下、本発明を適用した伝送線路損失の補償手段を有するドライバ回路の実施例を図を参照して説明する。
【００１２】
本発明による伝送線路損失の補償手段を有するドライバ回路の一実施例を、図１〜図３を参照して説明する。
【００１３】
本実施例のドライバ回路８は、例えば図１に示すように、伝送線路９を介して伝送すべき信号を発生させる信号発生器１と、伝送線路９での損失補償のために用いる方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従い方形波を発生させる方形波発生器３、４、５…とを有する。
【００１４】
本実施例は、さらに、信号発生器１の出力１ａと、方形波発生器３の出力３ａと、方形波発生器４の出力４ａと、方形波発生器５の出力５ａ…とを加算する加算器６、及び加算器６の出力６ａを増幅する増幅回路７を有する。
【００１５】
本実施例のドライバ回路８により行なわれる、伝送線路損失の補償方法について、図２、図３の波形図に基づいて説明する。なお、以下では、伝送すべき信号がデジタル信号であり、方形波発生器が３個の場合について説明する。
【００１６】
波形１０（図２（ａ））は、信号発生器１で発生される信号の一部の立ち上がり時における波形を示すものである。伝送線路の損失補償を行なわないドライバ回路の場合には、このような波形１０を備えた信号をそのまま、増幅回路７を介して伝送線路９へ供給する。
【００１７】
すると、伝送線路９での表皮効果等の損失のために、立ち上がり部分の高周波成分が減衰され、伝送線路端９ａでは、波形１１（図２（ｂ））のように、波形が鈍る。このような伝送線路損失は、伝送する信号の周波数が高ければ高いほど顕著なものとなり、例えば、１００ＭＨｚ以上の信号では、５０ｃｍ程度の伝送線路９でも、表皮効果等による損失が大きくなる。
【００１８】
本実施例では、例えば１００ＭＨｚ以上の周数帯で５０ｃｍ以上の伝送線路９、または、より低い周波数帯では、数ｍ以上の伝送線路９での損失を補償するため、図２（ｃ）に示すように、波形１０と波形１１との差分の大きさ及び形状に対応する、パルス幅及び振幅を備えた方形波１２、方形波１３、及び方形波１４を、伝送すべき波形（以下では元の波形と呼ぶ）１０に加算する。
【００１９】
ここで、方形波１２、１３、１４のそれぞれのパルス幅及び振幅は、例えばこれら３つの方形波を元の波形１０に加算して形成される波形と、波形１１との差が、最小あるいは予め定めたしきい値以下となるように決定する。また、本実施例で扱っている伝送線路での損失の特性を考慮すると、図２（ｃ）に示すように、各方形波のパルス幅及び振幅を、互いに異なるように決定することで、波形１１との差をより小さくすることができる。
【００２０】
すなわち、増幅回路７の出力７ａの波形を、波形１５（図２（ｄ）の太線部分）のように、予め求められている、互いに異なるパルス幅及び振幅をそれぞれ備えた、方形波１２、方形波１３および方形波１４を、元の波形１０に、当該波形の高レベル（Ｈｉ）及び低レベル（Ｌｏｗ）への切り替えと同じタイミングで加算した波形とする。
【００２１】
上記のように形成された波形１５は、伝送線路９に供給され、伝送線路９で損失を受けると、図２（ｅ）に示すような波形１６となる。
【００２２】
したがって、本実施例によれば、伝送線路での損失補償がされない場合の、伝送線路端９ａでの波形１１と比較して、より元の波形１０に近い波形１６を得ることができ、伝送線路損失を補償することが可能となる。
【００２３】
以上では、図２に示すような信号の立ち上がり時の波形について説明したが、図３（ａ）〜（ｅ）に示すように、信号の立ち下がり時にも、全く同じような事が言える。ここで、信号の立ち下がり時における本実施例の作用の説明は、上記の立上り時の場合と同様であり、省略する。なお、図３では、図２と同様に、１０は元の波形、１１は伝送線路９での損失を受けた波形、１５は本実施例でのドライバ回路８の出力波形、及び１６は波形１５が伝送線路９により損失を受けた場合の波形を、それぞれ示している。
【００２４】
本実施例のドライバ回路８では、上述したように元の波形１０と、ある特定の伝送線路９での損失を受けた波形１１との差分に対応するように（図２（ｃ）及び図３（ｃ）参照）、各方形波のパルス幅及び振幅を予めデータとして求めておき、レジスタ２に格納する。
【００２５】
さらに、レジスタ２に格納したパルス幅データや振幅データに従って、方形波発生器３、方形波発生器４および方形波発生器５により、方形波３ａ、方形波４ａおよび方形波５ａを生成し、加算器６により信号発生器５の出力５ａと加算し、加算器の出力６ａを増幅回路７により増幅することで、波形１５を得る。
【００２６】
ここで、本実施例における方形波発生器は、発生する方形波のパルス幅と振幅とを可変とするものである。このため、伝送線路９を変える場合には、新たに使用する伝送線路での損失に応じてレジスタ２に格納するデータを変えるか、または、予め複数種類の伝送線路に対応するデータをレジスタ２に格納しておき、その時点でより適切なデータを選択して用いる構成とする。
【００２７】
本実施例によれば、任意の伝送線路に対して損失補償を行うことができる。さらに、本実施例によれば、コイルを用いたフィルター回路を用いることなく損失補償を実現することができるため、本実施例のドライバ回路の集積回路化が可能となる。さらに、本実施例のドライバ回路を集積回路化により、本実施例のドライバ回路の小型化、低価格化を図ることが容易に可能となる。
【００２８】
本実施例では、方形波発生器の個数を３としたが、方形波発生器の個数は１個以上の任意の数をとることができる。方形波発生器の個数を増やすに従い、伝送線路端９ａの補償後の波形１６を、元の波形１０により近づけることが可能となる。
【００２９】
また、本実施例では、方形波発生器は、レジスタ２に格納されたパルス幅データ及び振幅データに応じた方形波を発生することが可能な構成としたが、この代わりに、方形波発生器で可変とできるのはパルス幅及び振幅のうちのどちらか一方だけとし、他方は固定とする構成としてもよい。例えば、振幅を固定とする場合は、各方形波発生器での振幅値を同一とする。このような構成によれば、パルス幅データまたは振幅データのうちの固定としたデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００３０】
また、本実施例では、増幅回路７を用いたが、加算器６が伝送線路９をドライブ可能な場合には、増幅回路７を省略することができる。
【００３１】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図４、図５を参照して説明する。本実施例のドライバ回路８は、伝送線路の損失補償に必要な方形波のパルス幅及び振幅を求める構成を有するものである。
【００３２】
本実施例のドライバ回路８は、図４に示すように、上記図１の実施例と同じ構成として、信号発生器１と、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従い方形波を発生させる方形波発生器３、４、５…と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、方形波発生器４の出力４ａ、及び方形波発生器５の出力５ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００３３】
なお、本実施例において、上記図１の実施例と共通する構成については、同じ符号を付し、その説明を省略する。
【００３４】
本実施例のドライバ回路８は、上記構成に加え、さらに、レジスタ２に格納されるパルス幅及び振幅を求める構成として、増幅回路７の出力端７ａでの波形をデジタル化するデジタイジング装置１７と、デジタイジング装置１７により得られた波形に基づいて、方形波１２、方形波１３、方形波１４…のパルス幅と振幅とを求める演算装置１８とを有する。
【００３５】
演算装置１８は、増幅回路７の出力端７ａで検出する、伝送線路９を通り伝送線路端９ａで反射され戻ってくる波形のデジタルデータに基づいて、伝送線路端９ａでの波形１１を求め、さらに、伝送線路損失の補償を行う前の増幅回路７の出力波形１０と求めた波形１１とを比較して（図２及び図３参照）、両波形１０、１１の差が最小あるいは予め定めたしきい値以下となるように、方形波１２、方形波１３、方形波１４…のパルス幅と振幅とをそれぞれ求める。
【００３６】
本実施例のドライバ回路８での処理動作のうち、損失補償のための各方形波のパルス幅及び振幅を求める処理手順の一例である、補償値測定処理について、図５のフローチャートを用いて説明する。なお、本処理は、本実施例のドライバ回路８に接続する伝送線路９の伝送線路端９ａを短絡、オープンのいずれかの状態で実行するものである。
【００３７】
本処理では、最初、ユーザなどにより入力される、伝送線路端９ａが短絡しているか、オープンしているかの設定を受け入れた後（ステップ５０１）、伝送線路の損失補償を行わずに、すなわち信号発生器１からの信号（図２又は図３参照）を、そのまま伝送線路９に供給するように、ドライバ回路８を動作させる（ステップ５０２）。より具体的には、加算器６を制御して、この時点での方形波の加算を禁止するか、または、方形波発生器３、４、５を制御して、方形波を発生させないようにする。
【００３８】
次に、デジタイジング装置１７により、伝送線路損失の補償を行なわない場合の増幅回路７の出力波形（以下では波形１０と呼ぶ）と、当該波形１０が伝送線路９を通り、短絡又はオープンとなっている伝送線路端９ａで反射されて戻ってくる反射波をデジタル化する（ステップ５０３）。ここで、波形１０と、波形１０の反射波が重なっている場合（ステップ５０４でＹｅｓ）、両波形の分離処理を演算装置１８で行う（ステップ５０５）。
【００３９】
次に、伝送線路端９ａが短絡していると設定されている場合には（ステップ５０６でＹｅｓ）、伝送線路端９ａでの反射の際に波形１０が反転するため、演算装置１８で波形１０の反射波を反転する（ステップ５０７）。さらに、演算装置１８により、波形１０と波形１０の反射波との差をとり、それを１／２にして、波形１０と伝送線路端９ａでの波形１１との差Ａを求める（ステップ５０８）。
【００４０】
次に、この波形１０と波形１１との差Ａの波形と、方形波１２、方形波１３および方形波１４を加算してできる波形との差が、最小あるいは予め定めたしきい値以下となる、各方形波のパルス幅と振幅とを演算装置１８により求め（ステップ５０９）、求めた各方形波のパルス幅及び振幅をレジスタ２に書き込む（ステップ５１０）。
【００４１】
本実施例によれば、任意の伝送線路に対して、その損失補償に必要な方形波パルスのパルス幅及び振幅を求めることが可能となる。
【００４２】
本実施例では、波形１０が伝送線路９を通り損失を受けた場合の波形１１を、波形１０の反射波の波形を用いて演算装置１８により求めたが、本発明で波形１１の求める手段はこれに限定されるものではない。例えば、デジタイジング装置１７をもう一つ、伝送線路端９ａに設けて、直接、波形１１を検出してデジタル化し、そのデータを演算装置１８に転送する構成としてもかまわない。このような場合には、伝送線路端９ａを短絡またはオープンにする必要がなくなる。
【００４３】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図６、図７を参照して説明する。本実施例のドライバ回路は、上記図１の実施例のドライバ回路において、方形波の代わりに三角波を用いるものである。
【００４４】
本実施例のドライバ回路８は、例えば図６に示すように、信号発生器１と、伝送線路９での損失補償のために用いる三角波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波を生成する三角波発生器１９、２０…と、信号発生器１の出力１ａ、三角波発生器１９の出力１９ａ、及び三角波発生器２０の出力２０ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００４５】
本実施例のドライバ回路８による、伝送線路損失の補償方法について、図７の波形図に基づいて説明する。なお、以下の説明では、三角波発生器が２個の場合について説明する。なお、図７（ｃ）、（ｄ）は、発生された三角波パルスが加算された結果を示している。
【００４６】
波形１０（図７（ａ））は、伝送線路損失の補償を行なわない場合の増幅回路７の出力である。波形１０は、伝送線路９での表皮効果等の損失により、伝送線路端９ａで波形１１（図７（ｂ））のように鈍る。この波形１１に、当該信号波形のＨｉ及びＬｏｗ状態への切り替えと同じタイミングで、異なるパルス幅、振幅をもつ、三角波２１および三角波２２を、図７（ｃ）に示すように加算すると、元の波形１０に近づくことが分かる。
【００４７】
すなわち、増幅回路７の出力波形を、図７（ｄ）に示すように、波形１０に三角波２１および三角波２２を加算して形成される波形１５とすることにより、伝送線路端９ａでも、波形１０に似た波形１６（図７（ｅ））を得ることが可能となる。したがって、伝送線路損失を補償することができる。
【００４８】
本実施例のドライバ回路８では、上述したように元の波形１０と、伝送線路９での損失を受けた波形１１との差分の大きさ及び形状に対応するように（図７（ｃ）参照）、各三角波のパルス幅及び振幅を予めデータとして求めておき、レジスタ２に格納する。
【００４９】
さらに、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波発生器１９および三角波発生器２０により、三角波１９ａおよび三角波２０ａを生成し、加算器６により信号発生器５の出力５ａと加算し、加算器の出力６ａを増幅回路７により増幅することで波形１６を得る。
【００５０】
ここで、本実施例における三角波発生器は、発生する三角波のパルス幅と振幅とを可変とすることが出きるものである。このため、伝送線路を変える場合には、新たに使用する伝送線路での損失に応じてレジスタ２に格納するデータを変えるか、または、予め複数種類の伝送線路に対応するデータをレジスタ２に格納しておき、その時点でより適切なデータを選択して用いる構成とする。
【００５１】
本実施例によれば、任意の伝送線路に対して損失補償を行うことができるのに加え、コイルを用いたフィルター回路を用いることなく損失補償を実現することができるため、本実施例のドライバ回路の集積回路化が可能となる。さらに、ドライバ回路の集積回路化により、本実施例のドライバ回路の小型化、低価格化を図ることが容易に可能となる。
【００５２】
さらに、本実施例は、三角波パルスを用いるため、方形波パルスを用いる場合に比較して、より少ないパルスの個数で、より適切に波形１０と波形１１との差分を埋めることが可能となる。このため、本実施例は、上記図１の実施例に示されたドライバ回路に用いられる方形波発生器の個数に比べ、より少ない個数の三角波発生器で、同品質の伝送線路損失補償を行うことができる。
【００５３】
本実施例では、三角波発生器の個数を２としたが、三角波発生器の個数は１個以上の任意の数をとることができる。三角波発生器の個数を増やすに従い、伝送線路端９ａの補償後の波形１６を、波形１０により近づけることが可能となる。
【００５４】
また、本実施例では、三角波発生器が、発生する三角波のパルス幅及び振幅を可変とする構成としたが、この代わりに、三角波発生器のパルス幅または振幅のどちらか一方を固定とする構成としてもよい。例えば、振幅を固定する場合は、各三角波発生器の振幅値を同一とする。このような構成によれば、パルス幅データまたは振幅データのうちの、固定としたデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００５５】
また、本実施例では、増幅回路７を用いたが、加算器６が伝送線路をドライブ可能な場合、増幅回路７を省略することができる。
【００５６】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図８を参照して説明する。本実施例のドライバ回路８は、伝送線路の損失補償に必要な三角波のパルス幅及び振幅を求める構成を有するもので、上記図４の実施例において、方形波の代わりに三角波を用いたものである。
【００５７】
本実施例のドライバ回路８は、図８に示すように、信号発生器１と、三角波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波を生成する三角波発生器１９、２０…と、信号発生器１の出力１ａ、三角波発生器１９の出力１９ａ、及び三角波発生器２０の出力２０ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００５８】
本実施例のドライバ回路８は、さらに、伝送線路の損失補償に必要な三角波パルスのパルス幅及び振幅を求める構成として、増幅回路７の出力端７ａでの波形をデジタル化するデジタイジング装置１７と、デジタル化した増幅回路７の出力端７ａでの波形に基づいて、伝送線路端９ａでの波形１１を求め、伝送線路損失の補償を行なわない場合増幅回路７の出力波形１０と波形１１とを比較して（図７参照）、波形１０と波形１１との差が最小あるいは予め定めたしきい値以下となる三角波２１、２２のパルス幅と振幅とを求める演算装置１８とを有する。
【００５９】
本実施例のドライバ回路８での、損失補償のための三角波パルスのパルス幅及び振幅を求める処理としては、例えば、上記図４の実施例の補償値測定処理（図５参照）において、方形波パルスの代わりに三角波パルスを用いる処理を使用するものである。本処理は、上記補償値測定処理と同様に、伝送線路端９ａを短絡またはオープンにしておいた状態で実行する。
【００６０】
すなわち、本処理では、最初、伝送線路の損失補償を行わずにドライバ回路８を動作させて、デジタイジング装置１７により、伝送線路損失の補償を行なわない場合の増幅回路７の出力波形１０と、波形１０の伝送線路端９ａでの反射波とを検出してデジタル化する。ここで、波形１０と、波形１０の反射波とが重なっている場合、その分離処理を演算装置１８で行う。また、伝送線路端９ａを短絡している場合は、演算装置１８で波形１０の反射波を反転する。
【００６１】
さらに、演算装置１８により、波形１０と波形１０の反射波との差をとり、それを１／２にして、波形１０と伝送線路端９ａでの波形１１との差を求める。この波形１０と波形１１との差の波形と、三角波２１および三角波２２を加算して形成される波形との差が、最小あるいは予め定めたしきい値以下となる、各三角波のパルス幅と振幅とを演算装置１８により求め、求めた各三角波のパルス幅及び振幅をレジスタ２に書き込む。
【００６２】
本実施例によれば、任意の伝送線路に対して、その損失補償に必要な三角波パルスのパルス幅及び振幅を求めることが可能となる。
【００６３】
本実施例では、三角波発生器の個数を２としたが、三角波発生器の個数は１個以上の任意の数をとることができる。
【００６４】
また、本実施例では、波形１１を、波形１０の反射波に基づいて、演算装置１８により求めたが、デジタイジング装置をもう一つ伝送線路端９ａに設けて、直接、波形１１を検出してデジタル化し、そのデータを演算装置１８に転送する構成としてもかまわない。この場合、伝送線路端９ａを短絡またはオープンにする必要はない。
【００６５】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図９、図１０を用いて説明する。
【００６６】
本実施例では、上記図１の実施例のような方形波を用いるドライバ回路での方形波発生器の具体的構成の一例を示す。なお、以下の説明では、信号発生器から発生される信号波形の立ち下がり時（図３参照）の伝送線路損失を、２個の方形波発生器から発生する方形波パルスを用いて補償する場合を、例にとって説明する。
【００６７】
本実施例のドライバ回路は、図９に示すように、信号発生器１と、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って方形波パルスを発生する方形波発生器３、４と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、及び方形波発生器４の出力４ａを加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００６８】
加算器６及び方形波発生器３、４は、コレクタに接続する抵抗を共有する差動増幅回路をそれぞれ有する。
【００６９】
方形波発生器３は、方形波発生器３に含まれる差動増幅回路の一方の入力へ入力する、信号発生器１の出力１ａを、レジスタ２に格納したパルス幅データに従って遅延する可変遅延回路２３と、当該差動増幅器に流れる電流の電流値を、レジスタ２に格納した振幅データに従って変化する可変電流源２５とを有する。
【００７０】
方形波発生器４は、方形波発生器３と同様に、方形波発生器４に含まれる差動増幅回路の一方の入力へ入力する、信号発生器１の出力１ａを、レジスタ２に格納したパルス幅データに従って遅延する可変遅延回路２４と、当該差動増幅器に流れる電流の電流値を、レジスタ２に格納した振幅データに従って変化する可変電流源２６とを有する。
【００７１】
本実施例のドライバ回路の動作を、図１０に基づいて説明する。なお、図１０は、本ドライバ回路の信号発生器１の出力１ａ、１ｂ、方形波発生器３、４の可変遅延回路の出力２３ａ、２４ａ、及び加算器６の出力６ａにおける電圧の時間変化を示すと共に、方形波発生器３、４の出力３ａ、４ａでの電流の時間変化を示す波形図である。また、図１０において、ｔ１は信号波形の立ち下がりの開始タイミングを示し、ｔ２、ｔ３は、レジスタ２に格納されている、方形波発生器３、４で発生する方形波のパルス幅のそれぞれに対応するタイミングである。
【００７２】
時間ｔ１以前では、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の電流の１／２が流れる。したがって、加算器６の出力６ａは、図中６ｄでの電圧から、コレクタ抵抗６ｂを流れる電流源２５の電流の１／２及び電流源２６の電流の１／２の和による電圧降下を減じた電圧となる。
【００７３】
時間ｔ１で、信号波形の立ち下がりに対応して、信号発生器１の出力１ａが、所定の低レベル（Ｌｏｗ）から高レベル（Ｈｉ）に変化すると、方形波発生器３の出力３ａには電流源２５の電流が流れ、方形波発生器４の出力４ａには電流源２６の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる電流源６ｃの電流、電流源２５の電流、及び電流源２６の電流の和による、電圧降下を減じた電圧となる。
【００７４】
時間ｔ２で、損失補償のために発生した２つの方形波パルスのうちの一方である方形波発生器３で発生する方形波パルスの終了に対応して、遅延回路２３の出力２３ａがＬｏｗからＨｉに変化すると、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる電流源６ｃの電流、電流源２５の電流の１／２、及び電流源２６の電流の和による電圧降下を減じた電圧となる。
【００７５】
時間ｔ３で、方形波発生器４で発生する方形波パルスの終了に対応して、遅延回路２４の出力２４ａがＬｏｗからＨｉに変化すると、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の１／２の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｃを流れる電流源６ｃの電流および電流源２１の電流の１／２および電流源２１の電流の１／２の和による電圧降下を減じた電圧となる。
【００７６】
よって、加算器６の出力６ａでは、方形波発生器３、４の電流源２５、２６及び可変遅延回路２３、２４により制御されたパルス幅及び振幅を持つ方形波パルスを用いて、信号発生器１から出力される信号波形の立ち下がり部分に対して、伝送線路での損失補償を行った波形（図３（ｄ）参照）が形成される。
【００７７】
本実施例によれば、方形波のパルス幅は可変遅延回路の遅延量によって、また方形波の振幅は電流源の電流量によって可変する事ができるので、レジスタ２に格納するデータを変えることにより、任意の伝送線路に対して損失補償を行うことができる。
【００７８】
本実施例では、信号発生器１から発生される信号波形の立ち下がり部分に対して損失補償を行なった場合を例にとって説明したが、本実施例の構成によれば、上記と全く同様に、信号波形の立ち上がり部分（図２参照）に対しても、伝送線路の損失補償を行なうことができる。また、方形波発生器の個数を２としたが、方形波発生器の個数は１個以上の任意の数をとることができる。
【００７９】
また、本実施例では、方形波発生器の遅延回路及び電流源の両方を可変としたが、どちらか一方を固定としてもよい。例えば、電流源を固定とする場合には、各方形波発生器の電流源の電流値を同一とする。このように一方を固定とすると、パルス幅データ及び振幅データのうち、固定とした方に対応するデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００８０】
また、本実施例において、加算器６のコレクタ抵抗６ｂを、伝送線路９の特性インピーダンスＺｏと等しくした場合、増幅回路７を省略することができる。
【００８１】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図１１、図１２を用いて説明する。
【００８２】
本実施例では、三角波を用いるドライバ回路での三角波発生器の具体的構成の一例を示す。なお、以下の説明では、１個の三角波発生器を用いて、信号発生器から発生される信号波形の立ち下がり時の損失補償を行なう場合を、例にとって説明する。
【００８３】
本実施例のドライバ回路は、図１１に示すように、信号発生器１と、三角波のパルス幅データ及び振幅データを格納するレジスタ２と、三角波パルスを発生する三角波発生器１９と、信号発生器１の出力１ａと三角波発生器１９の出力１９ａとを加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００８４】
加算器６及び三角波発生器１９は、コレクタに接続する抵抗を共有する差動増幅回路をそれぞれ有する。
【００８５】
三角波発生器１９は、三角波発生器１９に含まれる差動増幅回路の入力に接続する容量１９ｅ、１９ｉと、信号発生器１の出力１ａの立ち上がり時にレジスタ２に格納した振幅データに従ったパルスを発生して、当該立ち上り時に容量１９ｅを充電するパルス発生器１９ｂと、信号発生器１の出力１ａの立ち下がり時にレジスタ２に格納した振幅データに従ったパルスを発生して、当該立ち下がり時に容量１９ｉを充電するパルス発生器１９ｇとを有する。
【００８６】
三角波発生器１９は、さらに、充電された容量１９ｅの電荷を徐々に吸い出す可変電流源１９ｃと、充電された容量１９ｇの電荷を徐々に吸い出す可変電流源１９ｈとを有する。
【００８７】
可変電流源１９ｃ、１９ｈは、レジスタ２に格納されたパルス幅データに従って電流値を可変とするもので、この電流値によって容量１９ｅ、１９ｉに蓄積された電荷の吸い出す速さを変えることにより、パルス幅を調整するものである。
【００８８】
本実施例のドライバ回路の動作を、図１２に基づいて説明する。なお、図１２は、本ドライバ回路の信号発生器１の出力１ａ、１ｂ、三角波発生器１９の電圧源１９ｂの出力、及び加算器６の出力６ａにおける電圧の時間変化を示すと共に、三角波発生器１９の出力１９ａでの電流の時間変化を示す波形図である。また、図１２において、ｔ１は信号波形の立ち下がりの開始タイミングを示し、ｔ２は、三角波発生器１９で発生する三角波が終了するタイミングを示す。
【００８９】
時間ｔ１以前、三角波発生器１９の出力１９ａには、電流源１９ｄにより設定された電流値Ｉ１の１／２の電流が流れる。したがって、加算器６の出力６ａは、図中の６ｄでの電圧から、コレクタ抵抗６ｂを流れる電流源１９ｄの電流値Ｉ１の１／２による電圧降下を減じた電圧となる。
【００９０】
時間ｔ１で、信号波形の立ち下がりに対応して、信号発生器１の出力１ａがＬｏｗからＨｉに変化すると、パルス発生器１９ｂにより発生する、レジスタ２に格納された振幅データに応じて設定された振幅を持つパルスにより、容量１９ｅが充電され、三角波発生器１９の出力１９ａには、電流値Ｉ２の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる、電流源６ｃの電流と電流値Ｉ２の電流との和による、電圧降下を減じた電圧となる。
【００９１】
時間ｔ１〜ｔ２は、損失補償のために発生された三角波パルスの傾斜部分に対応する。すなわち、三角波発生器１９の電流源１９ｃによって、時間ｔ１で充電された容量１９ｅの電荷が除々に吸い出されて、三角波発生器１９の出力１９ａに流れる電流値は少なくなっていく。したがって、加算器６の出力６ａの電圧は徐々に上がっていく。
【００９２】
時間ｔ２以降、三角波発生器１９の出力１９ａには電流値Ｉ１の１／２の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる、電流源６ｃの電流及び電流値Ｉ１の１／２の電流の和による、電圧降下を減じた電圧となる。
【００９３】
よって、加算器６の出力６ａでは、三角波発生器１９の可変電流源１９ｃにより制御されるパルス幅、及びパルス発生器１９ｂにより制御される振幅を備えた三角波パルスを用いて、信号発生器１から出力される信号波形の立ち下がり部分に対して、伝送線路での損失補償を行った波形が形成される。
【００９４】
本実施例によれば、三角波のパルス幅は電流源１９ｃによって、また三角波の振幅はパルス発生器１９ｂによって可変する事ができる。このため、レジスタ２に格納するデータを変えるだけで、任意の伝送線路に対して損失補償を行うことができる。
【００９５】
本実施例では、信号発生器１から発生される信号波形の立ち下がり部分に対して損失補償を行なった場合を例にとって説明したが、本実施例の構成において、信号波形の立ち上がりに対応して、信号発生器１の出力１ａの立ち下がりと同時にパルス発生器１９ｇによりパルスを発生することにより、上記と同様に、立ち上がり波形に対して損失補償を行うことができる。また、三角波発生器の個数を１としたが、三角波発生器の個数は１個以上の任意の数をとることができる。
【００９６】
また、本実施例では、三角波発生器のパルス幅及び振幅の両方を可変としたが、どちらかを一方を固定としてもよい。例えば振幅を固定とする場合には、各三角波発生器の振幅値を同一とする。このように、一方を固定とする場合には、パルス幅データ及び振幅データのうち、固定として方に対応するデータを格納する記憶領域を、レジスタ２から省略することが可能となる。
【００９７】
また、本実施例において、加算器６のコレクタ抵抗６ｂを、伝送線路９の特性インピーダンスＺｏと等しくした場合、増幅回路７を省略することができる。
【００９８】
本発明による伝送線路損失の補償手段を有するドライバ回路を用いたドライバＩＣの一実施例を、図１３を用いて説明する。本実施例のドライバＩＣに含まれるドライバ回路は、基本的には、上記図１の実施例のドライバ回路と同じ構成である。上記図１の実施例と同じ構成については、上記図１の実施例と同じ符号を用い、その説明を省略する。
【００９９】
本実施例のドライバＩＣ２７は、図１３に示すように、信号発生器１と、信号発生器１にタイミングやパターン等の情報を与える１個以上の端子２７ｂと、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納するパルス幅及び振幅に関する情報を入力する端子２７ｃと、端子２７ｃに入力されたシリアルデータをパラレルデータに変換してレジスタ２の各記憶領域にパルス幅データ、振幅データを与えるシリアル・パラレル変換器２６とを有する。
【０１００】
本実施例は、さらに、レジスタ２に格納したパルス幅データ、振幅データに従って方形波を生成する方形波発生器３、４、５…と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、方形波発生器４の出力４ａ、及び方形波発生器５の出力５ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７と、増幅回路７の出力を伝送線路に与える端子２７ａとを有する。
【０１０１】
本実施例によれば、コイルを備えたフィルタ回路を用いない、上記図１のドライバ回路を、１チップ上に集積化することができる。さらに、ドライバ回路を１チップ上に集積化できるため、当該ドライバ回路あるいは当該ドライバ回路を備える電子機器装置の小型化及び低価格化が可能となる。
【０１０２】
本実施例では、レジスタ２と端子２７ｃとの間にシリアル・パラレル変換器２６を設けたが、端子数を増やし、直接、レジスタ２の各記憶領域に、パルス幅データや振幅データを格納させる構成としても良い。
【０１０３】
また、本実施例では、ドライバＩＣ２７のドライバ回路として、上記図１の実施例のドライバ回路の構成を用いたが、代わりに、上述した他の実施例のドライバ回路（図４、図６、図８、図９、及び図１１参照）の構成を用いてもよい。なお、上記図４、図８のドライバ回路は、方形波または三角波のパルス幅及び振幅を求める手段を有しているので、これらの回路構成を用いる場合には、外部からパルス幅や振幅データを受け入れるための端子２７ｃを省略した構成とすることができる。
【０１０４】
本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた半導体試験装置の一実施例を、図１４を用いて説明する。
【０１０５】
本実施例の半導体試験装置３７は、図１４に示すように、タイミング発生器２９と、パターン発生器３０と、波形フォーマッタ３１と、ディジタルコンパレータ３２と、伝送線路損失の補償手段を有するドライバ回路８またはドライバＩＣ２７と、アナログコンパレータ３３と、被試験素子３４を当該半導体試験装置３７に電気的に接続するための伝送線９とを有する。
【０１０６】
本実施例では、ドライバ回路８としては、上述した実施例のいずれのドライバ回路（図１、図４、図６、図８、図９、及び図１１参照）でも用いることができる。また、ドライバＩＣ２７としては、上記図１３の実施例のドライバＩＣ２７を用いることができる。
【０１０７】
なお、ドライバ回路８として、上記図４、図８に示すドライバ回路を用いる場合には、そのドライバ回路８に含まれるデジタイジング装置１７として、アナログコンパレータ３３を用いることができる。
【０１０８】
本実施例では、タイミング発生器２９で作成されたタイミング信号２９ａとパターン発生器３０で作成されたテストパターン３０ａとが、波形フォーマッタ３１で合成され、その出力が、ドライバ回路８によって試験波形８ａとして伝送線９を通して、被試験素子３４へ与えられる。
【０１０９】
この試験波形８ａの応答としての、被試験素子３４からの出力信号３４ａは、アナログコンパレータ３３で電圧変換され、”０”、”１”のディジタル値に変換される。このデジタル変換後の被試験素子３４からの応答信号は、ディジタルコンパレータ３２により、パターン発生器３０で作成した良品素子の応答である期待値３０ｂとの間で、タイミング信号２９ｂの示す時刻に、比較試験が行なわれ、その良否等が判断される。
【０１１０】
本実施例によれば、本発明によるドライバ回路８またはドライバＩＣ２７を用いているため、試験波形８ａを伝送線路９を通して被試験素子３４へ送る際に、伝送線路９での損失を補償することが可能となる。
【０１１１】
さらに、本実施例によれば、伝送線路９での損失を補償できるため、従来の半導体試験装置に比べ、使用する伝送線路９の長さが同じであれば、より高周波数の試験波形８ａを被試験素子３４に与えることが可能となり、試験波形８ａのタイミング精度を向上させることが可能となる。また、従来の半導体試験装置と同じ試験周波数、同じタイミング速度を使用する場合であれば、伝送線路９の長さを長くすることが可能となり、半導体試験装置の構成配置の自由度、あるいは操作における自由度を向上させることができる。
【０１１２】
本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用い、伝送線路を通してデータの送信を行う送信装置の一実施例を、図１５を用いて説明する。
【０１１３】
本実施例の送信装置３５は、例えば図１５に示すように、伝送線路損失の補償手段を有するドライバ回路８またはドライバＩＣ２７を備え、例えば１００ＭＨｚ以上の周波数のデータを５０ｃｍ以上の伝送線路９を通して、受信装置３６に信号を伝達する。
【０１１４】
本実施例において、送信装置３５、受信装置３６とは、伝送線路９を通してデータ等の信号の送信、受信を行なう装置を指し、より具体的には、伝送装置、コンピュータおよびコンピュータ周辺機器、ネットワーク機器、計測器等から構成される装置を指す。
【０１１５】
本実施例においては、伝送線路損失の補償手段を有する、上述した実施例のいずれかのドライバ回路８（図１、図４、図６、図８、図９、及び図１１参照）を、ドライバ回路８として用いることができる。また、ドライバＩＣとしては、上記図１０の実施例のドライバＩＣ２７を用いることができる。
【０１１６】
本実施例によれば、伝送線路９の損失を補償することが可能となるため、従来の伝送装置、コンピュータ、コンピュータ周辺機器、ネットワーク機器、計測器等から構成される送信装置３５に比べ、伝送線路９の長さが同じであれば、より高い周波数の信号波形８ａを受信装置３６に伝達することが可能となる。また、同じ送信周波数であれば、伝送線路９の長さを長くすることが可能となり、伝送装置、コンピュータ、コンピュータ周辺機器、ネットワーク機器、計測器等から構成される、送信装置３５、受信装置３６の構成、配置の自由度を向上させることができる。
【０１１７】
本実施例では、データの周波数を１００ＭＨｚ以上、伝送線路９の長さを５０ｃｍ以上としたが、これらの条件は単なる一例である。一般的に言って、このような条件では、従来の装置構成において、伝送線路での表皮効果による損失が顕著となり始めるが、本実施例によれば、上述の各実施例でも述べたように、伝送線路での損失を補償することが可能となる。
【０１１８】
【発明の効果】
本発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
伝送線路の損失を補償した半導体試験装置を提供することができる 。
また、試験波形のタイミング精度を向上させた半導体試験装置を提供することができる。
【０１１９】
【図面の簡単な説明】
【図１】本発明による伝送線路損失の補償手段を有するドライバ回路の一実施例の構成を示す回路図。
【図２】図２（ａ）：伝送線路の損失補償を行なわない場合のドライバ回路からの出力波形１０を示す波形図。
図２（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
図２（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
図２（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図。
図２（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図３】図３（ａ）：伝送線路の損失補償を行なわない場合のドライバ回路からの出力波形１０を示す波形図。
図３（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
図３（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
図３（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図。
図３（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図４】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図５】図４の実施例における損失補償値測定処理手順の一例を示すフローチャート。
【図６】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図７】図７（ａ）：伝送線路の損失補償が行なわれない場合のドライバ回路からの出力波形１０を示す波形図。
図７（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
図７（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
図７（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図。
図７（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図８】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図９】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図１０】図９の実施例のドライバ回路の作用を説明するための波形図。
【図１１】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図１２】図１１の実施例のドライバ回路の作用を説明するための波形図。
【図１３】本発明による伝送線路損失の補償手段を有するドライバ回路を用いたドライバＩＣの一実施例を示す回路図。
【図１４】本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた半導体試験装置の一実施例を示す回路図。
【図１５】本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた、伝送線路を通してデータの送信を行う、伝送装置、コンピュータおよびコンピュータ周辺機器、ネットワーク機器、計測器等から構成される送信装置の一実施例を示す回路図。
【符号の説明】
１…信号発生器
２…レジスタ
３、４、５…方形波発生器
６…加算器
７…増幅回路
８…ドライバ回路
９…伝送線路
１０…損失補償を行わないときのドライバ出力端でのドライバの出力波形
１１…損失補償を行わないときの伝送線路端でのドライバの出力波形
１２、１３、１４…方形波
１５…損失補償を行ったときのドライバ出力端でのドライバの出力波形
１６…損失補償を行ったときの伝送線路端でのドライバの出力波形
１７…デジタイジング装置
１８…演算装置
１９、２０…三角波発生器
２１、２２…三角波
２３、２４…可変遅延回路
２５、２６…可変電流源
２７…ドライバＩＣ
２８…シリアル・パラレル変換器
２９…タイミング発生器
３０…パターン発生器
３１…波形フォーマッタ
３２…ディジタルコンパレータ
３３…アナログコンパレータ
３４…被試験素子
３５…送信装置
３６…受信装置
【産業上の利用分野】
本発明は、伝送線路を用いて信号の伝送を行うドライバ回路を含むシステムに係り、特に、伝送線路での損失を補償することが可能な半導体試験装置に関する。
【０００２】
【従来の技術】
従来、伝送線路での損失補償は、コイルまたは容量で構成したフィルタ回路を用いて、増幅回路の周波数特性が伝送線路の損失特性の逆となるように調整して行っていた。例えば、実開平５ー８７７５０号公報で開示されているように、ピーキングコイルを用いて高い周波数での増幅率を上げることにより、伝送線路の損失により減衰する高周波成分の補償を行っている。
【０００３】
【発明が解決しようとする課題】
かかる従来の損失補償手段を備えたドライバ回路においては、コイルまたは容量で構成したフィルタ回路を用いるために、１つの伝送線路の損失に合わせてドライバ回路の周波数特性を調整すると、そのドライバ回路を別の伝送線路に用いることが困難であった。また、フィルタ回路にコイルを用いる場合には、ドライバ回路の集積回路化が難しいという課題があった。
【０００４】
本発明の目的は、任意の伝送線路に容易に対応可能なドライバ回路および伝送線路の損失補償方法を提供することにある。
【０００５】
また、本発明は、伝送線路の損失を補償した半導体試験装置を提供することを目的とする 。
また、本発明は、試験波形のタイミング精度が向上させた半導体試験装置を提供することを目的とする。
また、本発明は、半導体試験装置の構成配置の自由度、あるいは操作における自由度を向上させることを目的とする。
【０００６】
【課題を解決するための手段】
上記目的は、タイミング発生器と、パターン発生器と、該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタを備え、該波形フォーマッタから出力される信号の立ち上がりおよび立ち下がりの部分に、該レジスタに格納されたデータに基づいて生成された方形波または三角波であるパルスを加算した信号を出力する集積回路化されたドライバと、
該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとを有することにより達成される。
【０００７】
また、タイミング発生器と、パターン発生器と、該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、該波形フォーマッタの信号を増幅するドライバと、該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとからなる半導体試験装置であって、該ドライバは、方形波または三角波であるパルスを発生する発生器と、複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタと、該波形フォーマッタから出力された信号の波形の立ち上がりおよび立ち下がりの部分に該レジスタに格納されたデータに基づいて生成されたパルスを加算する加算器とを有することにより達成される。
【０００８】
【作用】
本発明の半導体検査装置においては、伝送すべき信号の波形のうち、伝送線路での損失により高周波成分が減衰する、立ち上がりおよび立ち下がりの部分を補うために、予め定められたパルス幅及び振幅を持つ方形波または三角波等の波形形状の１以上のパルスを、前記信号波形の高レベル（Ｈｉ）と低レベル（Ｌｏｗ）との切り替えと同期して、前記信号波形に加算する。
【０００９】
本発明において、記憶手段は、使用する伝送線路の損失特性に応じて予め設定された、前記信号波形に加算する１以上のパルスのパルス幅及び振幅を記憶する。また、１個以上のパルス発生手段は、記憶手段に記憶される前記パルス幅及び振幅に応じて、発生するパルスのパルス幅及び振幅を変える。したがって、記憶手段に記憶するデータを変えることにより、任意の伝送線路に対して損失補償を行なうことができる。
【００１０】
さらに、本発明の半導体試験装置に用いられるドライバ回路は、従来の伝送線路の損失補償を行なうドライバ回路のように、コイルを備えたフィルタ回路を使用しないため、集積回路化に適している。
【００１１】
【実施例】
以下、本発明を適用した伝送線路損失の補償手段を有するドライバ回路の実施例を図を参照して説明する。
【００１２】
本発明による伝送線路損失の補償手段を有するドライバ回路の一実施例を、図１〜図３を参照して説明する。
【００１３】
本実施例のドライバ回路８は、例えば図１に示すように、伝送線路９を介して伝送すべき信号を発生させる信号発生器１と、伝送線路９での損失補償のために用いる方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従い方形波を発生させる方形波発生器３、４、５…とを有する。
【００１４】
本実施例は、さらに、信号発生器１の出力１ａと、方形波発生器３の出力３ａと、方形波発生器４の出力４ａと、方形波発生器５の出力５ａ…とを加算する加算器６、及び加算器６の出力６ａを増幅する増幅回路７を有する。
【００１５】
本実施例のドライバ回路８により行なわれる、伝送線路損失の補償方法について、図２、図３の波形図に基づいて説明する。なお、以下では、伝送すべき信号がデジタル信号であり、方形波発生器が３個の場合について説明する。
【００１６】
波形１０（図２（ａ））は、信号発生器１で発生される信号の一部の立ち上がり時における波形を示すものである。伝送線路の損失補償を行なわないドライバ回路の場合には、このような波形１０を備えた信号をそのまま、増幅回路７を介して伝送線路９へ供給する。
【００１７】
すると、伝送線路９での表皮効果等の損失のために、立ち上がり部分の高周波成分が減衰され、伝送線路端９ａでは、波形１１（図２（ｂ））のように、波形が鈍る。このような伝送線路損失は、伝送する信号の周波数が高ければ高いほど顕著なものとなり、例えば、１００ＭＨｚ以上の信号では、５０ｃｍ程度の伝送線路９でも、表皮効果等による損失が大きくなる。
【００１８】
本実施例では、例えば１００ＭＨｚ以上の周数帯で５０ｃｍ以上の伝送線路９、または、より低い周波数帯では、数ｍ以上の伝送線路９での損失を補償するため、図２（ｃ）に示すように、波形１０と波形１１との差分の大きさ及び形状に対応する、パルス幅及び振幅を備えた方形波１２、方形波１３、及び方形波１４を、伝送すべき波形（以下では元の波形と呼ぶ）１０に加算する。
【００１９】
ここで、方形波１２、１３、１４のそれぞれのパルス幅及び振幅は、例えばこれら３つの方形波を元の波形１０に加算して形成される波形と、波形１１との差が、最小あるいは予め定めたしきい値以下となるように決定する。また、本実施例で扱っている伝送線路での損失の特性を考慮すると、図２（ｃ）に示すように、各方形波のパルス幅及び振幅を、互いに異なるように決定することで、波形１１との差をより小さくすることができる。
【００２０】
すなわち、増幅回路７の出力７ａの波形を、波形１５（図２（ｄ）の太線部分）のように、予め求められている、互いに異なるパルス幅及び振幅をそれぞれ備えた、方形波１２、方形波１３および方形波１４を、元の波形１０に、当該波形の高レベル（Ｈｉ）及び低レベル（Ｌｏｗ）への切り替えと同じタイミングで加算した波形とする。
【００２１】
上記のように形成された波形１５は、伝送線路９に供給され、伝送線路９で損失を受けると、図２（ｅ）に示すような波形１６となる。
【００２２】
したがって、本実施例によれば、伝送線路での損失補償がされない場合の、伝送線路端９ａでの波形１１と比較して、より元の波形１０に近い波形１６を得ることができ、伝送線路損失を補償することが可能となる。
【００２３】
以上では、図２に示すような信号の立ち上がり時の波形について説明したが、図３（ａ）〜（ｅ）に示すように、信号の立ち下がり時にも、全く同じような事が言える。ここで、信号の立ち下がり時における本実施例の作用の説明は、上記の立上り時の場合と同様であり、省略する。なお、図３では、図２と同様に、１０は元の波形、１１は伝送線路９での損失を受けた波形、１５は本実施例でのドライバ回路８の出力波形、及び１６は波形１５が伝送線路９により損失を受けた場合の波形を、それぞれ示している。
【００２４】
本実施例のドライバ回路８では、上述したように元の波形１０と、ある特定の伝送線路９での損失を受けた波形１１との差分に対応するように（図２（ｃ）及び図３（ｃ）参照）、各方形波のパルス幅及び振幅を予めデータとして求めておき、レジスタ２に格納する。
【００２５】
さらに、レジスタ２に格納したパルス幅データや振幅データに従って、方形波発生器３、方形波発生器４および方形波発生器５により、方形波３ａ、方形波４ａおよび方形波５ａを生成し、加算器６により信号発生器５の出力５ａと加算し、加算器の出力６ａを増幅回路７により増幅することで、波形１５を得る。
【００２６】
ここで、本実施例における方形波発生器は、発生する方形波のパルス幅と振幅とを可変とするものである。このため、伝送線路９を変える場合には、新たに使用する伝送線路での損失に応じてレジスタ２に格納するデータを変えるか、または、予め複数種類の伝送線路に対応するデータをレジスタ２に格納しておき、その時点でより適切なデータを選択して用いる構成とする。
【００２７】
本実施例によれば、任意の伝送線路に対して損失補償を行うことができる。さらに、本実施例によれば、コイルを用いたフィルター回路を用いることなく損失補償を実現することができるため、本実施例のドライバ回路の集積回路化が可能となる。さらに、本実施例のドライバ回路を集積回路化により、本実施例のドライバ回路の小型化、低価格化を図ることが容易に可能となる。
【００２８】
本実施例では、方形波発生器の個数を３としたが、方形波発生器の個数は１個以上の任意の数をとることができる。方形波発生器の個数を増やすに従い、伝送線路端９ａの補償後の波形１６を、元の波形１０により近づけることが可能となる。
【００２９】
また、本実施例では、方形波発生器は、レジスタ２に格納されたパルス幅データ及び振幅データに応じた方形波を発生することが可能な構成としたが、この代わりに、方形波発生器で可変とできるのはパルス幅及び振幅のうちのどちらか一方だけとし、他方は固定とする構成としてもよい。例えば、振幅を固定とする場合は、各方形波発生器での振幅値を同一とする。このような構成によれば、パルス幅データまたは振幅データのうちの固定としたデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００３０】
また、本実施例では、増幅回路７を用いたが、加算器６が伝送線路９をドライブ可能な場合には、増幅回路７を省略することができる。
【００３１】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図４、図５を参照して説明する。本実施例のドライバ回路８は、伝送線路の損失補償に必要な方形波のパルス幅及び振幅を求める構成を有するものである。
【００３２】
本実施例のドライバ回路８は、図４に示すように、上記図１の実施例と同じ構成として、信号発生器１と、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従い方形波を発生させる方形波発生器３、４、５…と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、方形波発生器４の出力４ａ、及び方形波発生器５の出力５ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００３３】
なお、本実施例において、上記図１の実施例と共通する構成については、同じ符号を付し、その説明を省略する。
【００３４】
本実施例のドライバ回路８は、上記構成に加え、さらに、レジスタ２に格納されるパルス幅及び振幅を求める構成として、増幅回路７の出力端７ａでの波形をデジタル化するデジタイジング装置１７と、デジタイジング装置１７により得られた波形に基づいて、方形波１２、方形波１３、方形波１４…のパルス幅と振幅とを求める演算装置１８とを有する。
【００３５】
演算装置１８は、増幅回路７の出力端７ａで検出する、伝送線路９を通り伝送線路端９ａで反射され戻ってくる波形のデジタルデータに基づいて、伝送線路端９ａでの波形１１を求め、さらに、伝送線路損失の補償を行う前の増幅回路７の出力波形１０と求めた波形１１とを比較して（図２及び図３参照）、両波形１０、１１の差が最小あるいは予め定めたしきい値以下となるように、方形波１２、方形波１３、方形波１４…のパルス幅と振幅とをそれぞれ求める。
【００３６】
本実施例のドライバ回路８での処理動作のうち、損失補償のための各方形波のパルス幅及び振幅を求める処理手順の一例である、補償値測定処理について、図５のフローチャートを用いて説明する。なお、本処理は、本実施例のドライバ回路８に接続する伝送線路９の伝送線路端９ａを短絡、オープンのいずれかの状態で実行するものである。
【００３７】
本処理では、最初、ユーザなどにより入力される、伝送線路端９ａが短絡しているか、オープンしているかの設定を受け入れた後（ステップ５０１）、伝送線路の損失補償を行わずに、すなわち信号発生器１からの信号（図２又は図３参照）を、そのまま伝送線路９に供給するように、ドライバ回路８を動作させる（ステップ５０２）。より具体的には、加算器６を制御して、この時点での方形波の加算を禁止するか、または、方形波発生器３、４、５を制御して、方形波を発生させないようにする。
【００３８】
次に、デジタイジング装置１７により、伝送線路損失の補償を行なわない場合の増幅回路７の出力波形（以下では波形１０と呼ぶ）と、当該波形１０が伝送線路９を通り、短絡又はオープンとなっている伝送線路端９ａで反射されて戻ってくる反射波をデジタル化する（ステップ５０３）。ここで、波形１０と、波形１０の反射波が重なっている場合（ステップ５０４でＹｅｓ）、両波形の分離処理を演算装置１８で行う（ステップ５０５）。
【００３９】
次に、伝送線路端９ａが短絡していると設定されている場合には（ステップ５０６でＹｅｓ）、伝送線路端９ａでの反射の際に波形１０が反転するため、演算装置１８で波形１０の反射波を反転する（ステップ５０７）。さらに、演算装置１８により、波形１０と波形１０の反射波との差をとり、それを１／２にして、波形１０と伝送線路端９ａでの波形１１との差Ａを求める（ステップ５０８）。
【００４０】
次に、この波形１０と波形１１との差Ａの波形と、方形波１２、方形波１３および方形波１４を加算してできる波形との差が、最小あるいは予め定めたしきい値以下となる、各方形波のパルス幅と振幅とを演算装置１８により求め（ステップ５０９）、求めた各方形波のパルス幅及び振幅をレジスタ２に書き込む（ステップ５１０）。
【００４１】
本実施例によれば、任意の伝送線路に対して、その損失補償に必要な方形波パルスのパルス幅及び振幅を求めることが可能となる。
【００４２】
本実施例では、波形１０が伝送線路９を通り損失を受けた場合の波形１１を、波形１０の反射波の波形を用いて演算装置１８により求めたが、本発明で波形１１の求める手段はこれに限定されるものではない。例えば、デジタイジング装置１７をもう一つ、伝送線路端９ａに設けて、直接、波形１１を検出してデジタル化し、そのデータを演算装置１８に転送する構成としてもかまわない。このような場合には、伝送線路端９ａを短絡またはオープンにする必要がなくなる。
【００４３】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図６、図７を参照して説明する。本実施例のドライバ回路は、上記図１の実施例のドライバ回路において、方形波の代わりに三角波を用いるものである。
【００４４】
本実施例のドライバ回路８は、例えば図６に示すように、信号発生器１と、伝送線路９での損失補償のために用いる三角波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波を生成する三角波発生器１９、２０…と、信号発生器１の出力１ａ、三角波発生器１９の出力１９ａ、及び三角波発生器２０の出力２０ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００４５】
本実施例のドライバ回路８による、伝送線路損失の補償方法について、図７の波形図に基づいて説明する。なお、以下の説明では、三角波発生器が２個の場合について説明する。なお、図７（ｃ）、（ｄ）は、発生された三角波パルスが加算された結果を示している。
【００４６】
波形１０（図７（ａ））は、伝送線路損失の補償を行なわない場合の増幅回路７の出力である。波形１０は、伝送線路９での表皮効果等の損失により、伝送線路端９ａで波形１１（図７（ｂ））のように鈍る。この波形１１に、当該信号波形のＨｉ及びＬｏｗ状態への切り替えと同じタイミングで、異なるパルス幅、振幅をもつ、三角波２１および三角波２２を、図７（ｃ）に示すように加算すると、元の波形１０に近づくことが分かる。
【００４７】
すなわち、増幅回路７の出力波形を、図７（ｄ）に示すように、波形１０に三角波２１および三角波２２を加算して形成される波形１５とすることにより、伝送線路端９ａでも、波形１０に似た波形１６（図７（ｅ））を得ることが可能となる。したがって、伝送線路損失を補償することができる。
【００４８】
本実施例のドライバ回路８では、上述したように元の波形１０と、伝送線路９での損失を受けた波形１１との差分の大きさ及び形状に対応するように（図７（ｃ）参照）、各三角波のパルス幅及び振幅を予めデータとして求めておき、レジスタ２に格納する。
【００４９】
さらに、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波発生器１９および三角波発生器２０により、三角波１９ａおよび三角波２０ａを生成し、加算器６により信号発生器５の出力５ａと加算し、加算器の出力６ａを増幅回路７により増幅することで波形１６を得る。
【００５０】
ここで、本実施例における三角波発生器は、発生する三角波のパルス幅と振幅とを可変とすることが出きるものである。このため、伝送線路を変える場合には、新たに使用する伝送線路での損失に応じてレジスタ２に格納するデータを変えるか、または、予め複数種類の伝送線路に対応するデータをレジスタ２に格納しておき、その時点でより適切なデータを選択して用いる構成とする。
【００５１】
本実施例によれば、任意の伝送線路に対して損失補償を行うことができるのに加え、コイルを用いたフィルター回路を用いることなく損失補償を実現することができるため、本実施例のドライバ回路の集積回路化が可能となる。さらに、ドライバ回路の集積回路化により、本実施例のドライバ回路の小型化、低価格化を図ることが容易に可能となる。
【００５２】
さらに、本実施例は、三角波パルスを用いるため、方形波パルスを用いる場合に比較して、より少ないパルスの個数で、より適切に波形１０と波形１１との差分を埋めることが可能となる。このため、本実施例は、上記図１の実施例に示されたドライバ回路に用いられる方形波発生器の個数に比べ、より少ない個数の三角波発生器で、同品質の伝送線路損失補償を行うことができる。
【００５３】
本実施例では、三角波発生器の個数を２としたが、三角波発生器の個数は１個以上の任意の数をとることができる。三角波発生器の個数を増やすに従い、伝送線路端９ａの補償後の波形１６を、波形１０により近づけることが可能となる。
【００５４】
また、本実施例では、三角波発生器が、発生する三角波のパルス幅及び振幅を可変とする構成としたが、この代わりに、三角波発生器のパルス幅または振幅のどちらか一方を固定とする構成としてもよい。例えば、振幅を固定する場合は、各三角波発生器の振幅値を同一とする。このような構成によれば、パルス幅データまたは振幅データのうちの、固定としたデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００５５】
また、本実施例では、増幅回路７を用いたが、加算器６が伝送線路をドライブ可能な場合、増幅回路７を省略することができる。
【００５６】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図８を参照して説明する。本実施例のドライバ回路８は、伝送線路の損失補償に必要な三角波のパルス幅及び振幅を求める構成を有するもので、上記図４の実施例において、方形波の代わりに三角波を用いたものである。
【００５７】
本実施例のドライバ回路８は、図８に示すように、信号発生器１と、三角波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って三角波を生成する三角波発生器１９、２０…と、信号発生器１の出力１ａ、三角波発生器１９の出力１９ａ、及び三角波発生器２０の出力２０ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００５８】
本実施例のドライバ回路８は、さらに、伝送線路の損失補償に必要な三角波パルスのパルス幅及び振幅を求める構成として、増幅回路７の出力端７ａでの波形をデジタル化するデジタイジング装置１７と、デジタル化した増幅回路７の出力端７ａでの波形に基づいて、伝送線路端９ａでの波形１１を求め、伝送線路損失の補償を行なわない場合増幅回路７の出力波形１０と波形１１とを比較して（図７参照）、波形１０と波形１１との差が最小あるいは予め定めたしきい値以下となる三角波２１、２２のパルス幅と振幅とを求める演算装置１８とを有する。
【００５９】
本実施例のドライバ回路８での、損失補償のための三角波パルスのパルス幅及び振幅を求める処理としては、例えば、上記図４の実施例の補償値測定処理（図５参照）において、方形波パルスの代わりに三角波パルスを用いる処理を使用するものである。本処理は、上記補償値測定処理と同様に、伝送線路端９ａを短絡またはオープンにしておいた状態で実行する。
【００６０】
すなわち、本処理では、最初、伝送線路の損失補償を行わずにドライバ回路８を動作させて、デジタイジング装置１７により、伝送線路損失の補償を行なわない場合の増幅回路７の出力波形１０と、波形１０の伝送線路端９ａでの反射波とを検出してデジタル化する。ここで、波形１０と、波形１０の反射波とが重なっている場合、その分離処理を演算装置１８で行う。また、伝送線路端９ａを短絡している場合は、演算装置１８で波形１０の反射波を反転する。
【００６１】
さらに、演算装置１８により、波形１０と波形１０の反射波との差をとり、それを１／２にして、波形１０と伝送線路端９ａでの波形１１との差を求める。この波形１０と波形１１との差の波形と、三角波２１および三角波２２を加算して形成される波形との差が、最小あるいは予め定めたしきい値以下となる、各三角波のパルス幅と振幅とを演算装置１８により求め、求めた各三角波のパルス幅及び振幅をレジスタ２に書き込む。
【００６２】
本実施例によれば、任意の伝送線路に対して、その損失補償に必要な三角波パルスのパルス幅及び振幅を求めることが可能となる。
【００６３】
本実施例では、三角波発生器の個数を２としたが、三角波発生器の個数は１個以上の任意の数をとることができる。
【００６４】
また、本実施例では、波形１１を、波形１０の反射波に基づいて、演算装置１８により求めたが、デジタイジング装置をもう一つ伝送線路端９ａに設けて、直接、波形１１を検出してデジタル化し、そのデータを演算装置１８に転送する構成としてもかまわない。この場合、伝送線路端９ａを短絡またはオープンにする必要はない。
【００６５】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図９、図１０を用いて説明する。
【００６６】
本実施例では、上記図１の実施例のような方形波を用いるドライバ回路での方形波発生器の具体的構成の一例を示す。なお、以下の説明では、信号発生器から発生される信号波形の立ち下がり時（図３参照）の伝送線路損失を、２個の方形波発生器から発生する方形波パルスを用いて補償する場合を、例にとって説明する。
【００６７】
本実施例のドライバ回路は、図９に示すように、信号発生器１と、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納したパルス幅データ及び振幅データに従って方形波パルスを発生する方形波発生器３、４と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、及び方形波発生器４の出力４ａを加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００６８】
加算器６及び方形波発生器３、４は、コレクタに接続する抵抗を共有する差動増幅回路をそれぞれ有する。
【００６９】
方形波発生器３は、方形波発生器３に含まれる差動増幅回路の一方の入力へ入力する、信号発生器１の出力１ａを、レジスタ２に格納したパルス幅データに従って遅延する可変遅延回路２３と、当該差動増幅器に流れる電流の電流値を、レジスタ２に格納した振幅データに従って変化する可変電流源２５とを有する。
【００７０】
方形波発生器４は、方形波発生器３と同様に、方形波発生器４に含まれる差動増幅回路の一方の入力へ入力する、信号発生器１の出力１ａを、レジスタ２に格納したパルス幅データに従って遅延する可変遅延回路２４と、当該差動増幅器に流れる電流の電流値を、レジスタ２に格納した振幅データに従って変化する可変電流源２６とを有する。
【００７１】
本実施例のドライバ回路の動作を、図１０に基づいて説明する。なお、図１０は、本ドライバ回路の信号発生器１の出力１ａ、１ｂ、方形波発生器３、４の可変遅延回路の出力２３ａ、２４ａ、及び加算器６の出力６ａにおける電圧の時間変化を示すと共に、方形波発生器３、４の出力３ａ、４ａでの電流の時間変化を示す波形図である。また、図１０において、ｔ１は信号波形の立ち下がりの開始タイミングを示し、ｔ２、ｔ３は、レジスタ２に格納されている、方形波発生器３、４で発生する方形波のパルス幅のそれぞれに対応するタイミングである。
【００７２】
時間ｔ１以前では、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の電流の１／２が流れる。したがって、加算器６の出力６ａは、図中６ｄでの電圧から、コレクタ抵抗６ｂを流れる電流源２５の電流の１／２及び電流源２６の電流の１／２の和による電圧降下を減じた電圧となる。
【００７３】
時間ｔ１で、信号波形の立ち下がりに対応して、信号発生器１の出力１ａが、所定の低レベル（Ｌｏｗ）から高レベル（Ｈｉ）に変化すると、方形波発生器３の出力３ａには電流源２５の電流が流れ、方形波発生器４の出力４ａには電流源２６の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる電流源６ｃの電流、電流源２５の電流、及び電流源２６の電流の和による、電圧降下を減じた電圧となる。
【００７４】
時間ｔ２で、損失補償のために発生した２つの方形波パルスのうちの一方である方形波発生器３で発生する方形波パルスの終了に対応して、遅延回路２３の出力２３ａがＬｏｗからＨｉに変化すると、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる電流源６ｃの電流、電流源２５の電流の１／２、及び電流源２６の電流の和による電圧降下を減じた電圧となる。
【００７５】
時間ｔ３で、方形波発生器４で発生する方形波パルスの終了に対応して、遅延回路２４の出力２４ａがＬｏｗからＨｉに変化すると、方形波発生器３の出力３ａには電流源２５の電流の１／２が流れ、方形波発生器４の出力４ａには電流源２６の１／２の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｃを流れる電流源６ｃの電流および電流源２１の電流の１／２および電流源２１の電流の１／２の和による電圧降下を減じた電圧となる。
【００７６】
よって、加算器６の出力６ａでは、方形波発生器３、４の電流源２５、２６及び可変遅延回路２３、２４により制御されたパルス幅及び振幅を持つ方形波パルスを用いて、信号発生器１から出力される信号波形の立ち下がり部分に対して、伝送線路での損失補償を行った波形（図３（ｄ）参照）が形成される。
【００７７】
本実施例によれば、方形波のパルス幅は可変遅延回路の遅延量によって、また方形波の振幅は電流源の電流量によって可変する事ができるので、レジスタ２に格納するデータを変えることにより、任意の伝送線路に対して損失補償を行うことができる。
【００７８】
本実施例では、信号発生器１から発生される信号波形の立ち下がり部分に対して損失補償を行なった場合を例にとって説明したが、本実施例の構成によれば、上記と全く同様に、信号波形の立ち上がり部分（図２参照）に対しても、伝送線路の損失補償を行なうことができる。また、方形波発生器の個数を２としたが、方形波発生器の個数は１個以上の任意の数をとることができる。
【００７９】
また、本実施例では、方形波発生器の遅延回路及び電流源の両方を可変としたが、どちらか一方を固定としてもよい。例えば、電流源を固定とする場合には、各方形波発生器の電流源の電流値を同一とする。このように一方を固定とすると、パルス幅データ及び振幅データのうち、固定とした方に対応するデータを格納するための記憶領域を、レジスタ２から省略することが可能となる。
【００８０】
また、本実施例において、加算器６のコレクタ抵抗６ｂを、伝送線路９の特性インピーダンスＺｏと等しくした場合、増幅回路７を省略することができる。
【００８１】
本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を、図１１、図１２を用いて説明する。
【００８２】
本実施例では、三角波を用いるドライバ回路での三角波発生器の具体的構成の一例を示す。なお、以下の説明では、１個の三角波発生器を用いて、信号発生器から発生される信号波形の立ち下がり時の損失補償を行なう場合を、例にとって説明する。
【００８３】
本実施例のドライバ回路は、図１１に示すように、信号発生器１と、三角波のパルス幅データ及び振幅データを格納するレジスタ２と、三角波パルスを発生する三角波発生器１９と、信号発生器１の出力１ａと三角波発生器１９の出力１９ａとを加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７とを有する。
【００８４】
加算器６及び三角波発生器１９は、コレクタに接続する抵抗を共有する差動増幅回路をそれぞれ有する。
【００８５】
三角波発生器１９は、三角波発生器１９に含まれる差動増幅回路の入力に接続する容量１９ｅ、１９ｉと、信号発生器１の出力１ａの立ち上がり時にレジスタ２に格納した振幅データに従ったパルスを発生して、当該立ち上り時に容量１９ｅを充電するパルス発生器１９ｂと、信号発生器１の出力１ａの立ち下がり時にレジスタ２に格納した振幅データに従ったパルスを発生して、当該立ち下がり時に容量１９ｉを充電するパルス発生器１９ｇとを有する。
【００８６】
三角波発生器１９は、さらに、充電された容量１９ｅの電荷を徐々に吸い出す可変電流源１９ｃと、充電された容量１９ｇの電荷を徐々に吸い出す可変電流源１９ｈとを有する。
【００８７】
可変電流源１９ｃ、１９ｈは、レジスタ２に格納されたパルス幅データに従って電流値を可変とするもので、この電流値によって容量１９ｅ、１９ｉに蓄積された電荷の吸い出す速さを変えることにより、パルス幅を調整するものである。
【００８８】
本実施例のドライバ回路の動作を、図１２に基づいて説明する。なお、図１２は、本ドライバ回路の信号発生器１の出力１ａ、１ｂ、三角波発生器１９の電圧源１９ｂの出力、及び加算器６の出力６ａにおける電圧の時間変化を示すと共に、三角波発生器１９の出力１９ａでの電流の時間変化を示す波形図である。また、図１２において、ｔ１は信号波形の立ち下がりの開始タイミングを示し、ｔ２は、三角波発生器１９で発生する三角波が終了するタイミングを示す。
【００８９】
時間ｔ１以前、三角波発生器１９の出力１９ａには、電流源１９ｄにより設定された電流値Ｉ１の１／２の電流が流れる。したがって、加算器６の出力６ａは、図中の６ｄでの電圧から、コレクタ抵抗６ｂを流れる電流源１９ｄの電流値Ｉ１の１／２による電圧降下を減じた電圧となる。
【００９０】
時間ｔ１で、信号波形の立ち下がりに対応して、信号発生器１の出力１ａがＬｏｗからＨｉに変化すると、パルス発生器１９ｂにより発生する、レジスタ２に格納された振幅データに応じて設定された振幅を持つパルスにより、容量１９ｅが充電され、三角波発生器１９の出力１９ａには、電流値Ｉ２の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる、電流源６ｃの電流と電流値Ｉ２の電流との和による、電圧降下を減じた電圧となる。
【００９１】
時間ｔ１〜ｔ２は、損失補償のために発生された三角波パルスの傾斜部分に対応する。すなわち、三角波発生器１９の電流源１９ｃによって、時間ｔ１で充電された容量１９ｅの電荷が除々に吸い出されて、三角波発生器１９の出力１９ａに流れる電流値は少なくなっていく。したがって、加算器６の出力６ａの電圧は徐々に上がっていく。
【００９２】
時間ｔ２以降、三角波発生器１９の出力１９ａには電流値Ｉ１の１／２の電流が流れる。したがって、加算器６の出力６ａは、電圧６ｄから、コレクタ抵抗６ｂを流れる、電流源６ｃの電流及び電流値Ｉ１の１／２の電流の和による、電圧降下を減じた電圧となる。
【００９３】
よって、加算器６の出力６ａでは、三角波発生器１９の可変電流源１９ｃにより制御されるパルス幅、及びパルス発生器１９ｂにより制御される振幅を備えた三角波パルスを用いて、信号発生器１から出力される信号波形の立ち下がり部分に対して、伝送線路での損失補償を行った波形が形成される。
【００９４】
本実施例によれば、三角波のパルス幅は電流源１９ｃによって、また三角波の振幅はパルス発生器１９ｂによって可変する事ができる。このため、レジスタ２に格納するデータを変えるだけで、任意の伝送線路に対して損失補償を行うことができる。
【００９５】
本実施例では、信号発生器１から発生される信号波形の立ち下がり部分に対して損失補償を行なった場合を例にとって説明したが、本実施例の構成において、信号波形の立ち上がりに対応して、信号発生器１の出力１ａの立ち下がりと同時にパルス発生器１９ｇによりパルスを発生することにより、上記と同様に、立ち上がり波形に対して損失補償を行うことができる。また、三角波発生器の個数を１としたが、三角波発生器の個数は１個以上の任意の数をとることができる。
【００９６】
また、本実施例では、三角波発生器のパルス幅及び振幅の両方を可変としたが、どちらかを一方を固定としてもよい。例えば振幅を固定とする場合には、各三角波発生器の振幅値を同一とする。このように、一方を固定とする場合には、パルス幅データ及び振幅データのうち、固定として方に対応するデータを格納する記憶領域を、レジスタ２から省略することが可能となる。
【００９７】
また、本実施例において、加算器６のコレクタ抵抗６ｂを、伝送線路９の特性インピーダンスＺｏと等しくした場合、増幅回路７を省略することができる。
【００９８】
本発明による伝送線路損失の補償手段を有するドライバ回路を用いたドライバＩＣの一実施例を、図１３を用いて説明する。本実施例のドライバＩＣに含まれるドライバ回路は、基本的には、上記図１の実施例のドライバ回路と同じ構成である。上記図１の実施例と同じ構成については、上記図１の実施例と同じ符号を用い、その説明を省略する。
【００９９】
本実施例のドライバＩＣ２７は、図１３に示すように、信号発生器１と、信号発生器１にタイミングやパターン等の情報を与える１個以上の端子２７ｂと、方形波パルスのパルス幅データ及び振幅データを格納するレジスタ２と、レジスタ２に格納するパルス幅及び振幅に関する情報を入力する端子２７ｃと、端子２７ｃに入力されたシリアルデータをパラレルデータに変換してレジスタ２の各記憶領域にパルス幅データ、振幅データを与えるシリアル・パラレル変換器２６とを有する。
【０１００】
本実施例は、さらに、レジスタ２に格納したパルス幅データ、振幅データに従って方形波を生成する方形波発生器３、４、５…と、信号発生器１の出力１ａ、方形波発生器３の出力３ａ、方形波発生器４の出力４ａ、及び方形波発生器５の出力５ａ…を加算する加算器６と、加算器６の出力６ａを増幅する増幅回路７と、増幅回路７の出力を伝送線路に与える端子２７ａとを有する。
【０１０１】
本実施例によれば、コイルを備えたフィルタ回路を用いない、上記図１のドライバ回路を、１チップ上に集積化することができる。さらに、ドライバ回路を１チップ上に集積化できるため、当該ドライバ回路あるいは当該ドライバ回路を備える電子機器装置の小型化及び低価格化が可能となる。
【０１０２】
本実施例では、レジスタ２と端子２７ｃとの間にシリアル・パラレル変換器２６を設けたが、端子数を増やし、直接、レジスタ２の各記憶領域に、パルス幅データや振幅データを格納させる構成としても良い。
【０１０３】
また、本実施例では、ドライバＩＣ２７のドライバ回路として、上記図１の実施例のドライバ回路の構成を用いたが、代わりに、上述した他の実施例のドライバ回路（図４、図６、図８、図９、及び図１１参照）の構成を用いてもよい。なお、上記図４、図８のドライバ回路は、方形波または三角波のパルス幅及び振幅を求める手段を有しているので、これらの回路構成を用いる場合には、外部からパルス幅や振幅データを受け入れるための端子２７ｃを省略した構成とすることができる。
【０１０４】
本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた半導体試験装置の一実施例を、図１４を用いて説明する。
【０１０５】
本実施例の半導体試験装置３７は、図１４に示すように、タイミング発生器２９と、パターン発生器３０と、波形フォーマッタ３１と、ディジタルコンパレータ３２と、伝送線路損失の補償手段を有するドライバ回路８またはドライバＩＣ２７と、アナログコンパレータ３３と、被試験素子３４を当該半導体試験装置３７に電気的に接続するための伝送線９とを有する。
【０１０６】
本実施例では、ドライバ回路８としては、上述した実施例のいずれのドライバ回路（図１、図４、図６、図８、図９、及び図１１参照）でも用いることができる。また、ドライバＩＣ２７としては、上記図１３の実施例のドライバＩＣ２７を用いることができる。
【０１０７】
なお、ドライバ回路８として、上記図４、図８に示すドライバ回路を用いる場合には、そのドライバ回路８に含まれるデジタイジング装置１７として、アナログコンパレータ３３を用いることができる。
【０１０８】
本実施例では、タイミング発生器２９で作成されたタイミング信号２９ａとパターン発生器３０で作成されたテストパターン３０ａとが、波形フォーマッタ３１で合成され、その出力が、ドライバ回路８によって試験波形８ａとして伝送線９を通して、被試験素子３４へ与えられる。
【０１０９】
この試験波形８ａの応答としての、被試験素子３４からの出力信号３４ａは、アナログコンパレータ３３で電圧変換され、”０”、”１”のディジタル値に変換される。このデジタル変換後の被試験素子３４からの応答信号は、ディジタルコンパレータ３２により、パターン発生器３０で作成した良品素子の応答である期待値３０ｂとの間で、タイミング信号２９ｂの示す時刻に、比較試験が行なわれ、その良否等が判断される。
【０１１０】
本実施例によれば、本発明によるドライバ回路８またはドライバＩＣ２７を用いているため、試験波形８ａを伝送線路９を通して被試験素子３４へ送る際に、伝送線路９での損失を補償することが可能となる。
【０１１１】
さらに、本実施例によれば、伝送線路９での損失を補償できるため、従来の半導体試験装置に比べ、使用する伝送線路９の長さが同じであれば、より高周波数の試験波形８ａを被試験素子３４に与えることが可能となり、試験波形８ａのタイミング精度を向上させることが可能となる。また、従来の半導体試験装置と同じ試験周波数、同じタイミング速度を使用する場合であれば、伝送線路９の長さを長くすることが可能となり、半導体試験装置の構成配置の自由度、あるいは操作における自由度を向上させることができる。
【０１１２】
本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用い、伝送線路を通してデータの送信を行う送信装置の一実施例を、図１５を用いて説明する。
【０１１３】
本実施例の送信装置３５は、例えば図１５に示すように、伝送線路損失の補償手段を有するドライバ回路８またはドライバＩＣ２７を備え、例えば１００ＭＨｚ以上の周波数のデータを５０ｃｍ以上の伝送線路９を通して、受信装置３６に信号を伝達する。
【０１１４】
本実施例において、送信装置３５、受信装置３６とは、伝送線路９を通してデータ等の信号の送信、受信を行なう装置を指し、より具体的には、伝送装置、コンピュータおよびコンピュータ周辺機器、ネットワーク機器、計測器等から構成される装置を指す。
【０１１５】
本実施例においては、伝送線路損失の補償手段を有する、上述した実施例のいずれかのドライバ回路８（図１、図４、図６、図８、図９、及び図１１参照）を、ドライバ回路８として用いることができる。また、ドライバＩＣとしては、上記図１０の実施例のドライバＩＣ２７を用いることができる。
【０１１６】
本実施例によれば、伝送線路９の損失を補償することが可能となるため、従来の伝送装置、コンピュータ、コンピュータ周辺機器、ネットワーク機器、計測器等から構成される送信装置３５に比べ、伝送線路９の長さが同じであれば、より高い周波数の信号波形８ａを受信装置３６に伝達することが可能となる。また、同じ送信周波数であれば、伝送線路９の長さを長くすることが可能となり、伝送装置、コンピュータ、コンピュータ周辺機器、ネットワーク機器、計測器等から構成される、送信装置３５、受信装置３６の構成、配置の自由度を向上させることができる。
【０１１７】
本実施例では、データの周波数を１００ＭＨｚ以上、伝送線路９の長さを５０ｃｍ以上としたが、これらの条件は単なる一例である。一般的に言って、このような条件では、従来の装置構成において、伝送線路での表皮効果による損失が顕著となり始めるが、本実施例によれば、上述の各実施例でも述べたように、伝送線路での損失を補償することが可能となる。
【０１１８】
【発明の効果】
本発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
伝送線路の損失を補償した半導体試験装置を提供することができる 。
また、試験波形のタイミング精度を向上させた半導体試験装置を提供することができる。
【０１１９】
【図面の簡単な説明】
【図１】本発明による伝送線路損失の補償手段を有するドライバ回路の一実施例の構成を示す回路図。
【図２】図２（ａ）：伝送線路の損失補償を行なわない場合のドライバ回路からの出力波形１０を示す波形図。
図２（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
図２（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
図２（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図。
図２（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図３】図３（ａ）：伝送線路の損失補償を行なわない場合のドライバ回路からの出力波形１０を示す波形図。
図３（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
図３（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
図３（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図。
図３（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図４】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図５】図４の実施例における損失補償値測定処理手順の一例を示すフローチャート。
【図６】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図７】図７（ａ）：伝送線路の損失補償が行なわれない場合のドライバ回路からの出力波形１０を示す波形図。
図７（ｂ）：波形１０が伝送線路を通過した後の波形１１を示す波形図。
図７（ｃ）：波形１０と波形１１との差に対応する方形波を示す説明図。
図７（ｄ）：図１の実施例によるドライバ回路からの、損失補償が行なわれた場合の出力波形１５を示す波形図。
図７（ｅ）：波形１５が伝送線路を通過した後の波形１６を示す波形図。
【図８】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図９】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図１０】図９の実施例のドライバ回路の作用を説明するための波形図。
【図１１】本発明による伝送線路損失の補償手段を有するドライバ回路の他の実施例を示す回路図。
【図１２】図１１の実施例のドライバ回路の作用を説明するための波形図。
【図１３】本発明による伝送線路損失の補償手段を有するドライバ回路を用いたドライバＩＣの一実施例を示す回路図。
【図１４】本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた半導体試験装置の一実施例を示す回路図。
【図１５】本発明による伝送線路損失の補償手段を有するドライバ回路またはドライバＩＣを用いた、伝送線路を通してデータの送信を行う、伝送装置、コンピュータおよびコンピュータ周辺機器、ネットワーク機器、計測器等から構成される送信装置の一実施例を示す回路図。
【符号の説明】
１…信号発生器
２…レジスタ
３、４、５…方形波発生器
６…加算器
７…増幅回路
８…ドライバ回路
９…伝送線路
１０…損失補償を行わないときのドライバ出力端でのドライバの出力波形
１１…損失補償を行わないときの伝送線路端でのドライバの出力波形
１２、１３、１４…方形波
１５…損失補償を行ったときのドライバ出力端でのドライバの出力波形
１６…損失補償を行ったときの伝送線路端でのドライバの出力波形
１７…デジタイジング装置
１８…演算装置
１９、２０…三角波発生器
２１、２２…三角波
２３、２４…可変遅延回路
２５、２６…可変電流源
２７…ドライバＩＣ
２８…シリアル・パラレル変換器
２９…タイミング発生器
３０…パターン発生器
３１…波形フォーマッタ
３２…ディジタルコンパレータ
３３…アナログコンパレータ
３４…被試験素子
３５…送信装置
３６…受信装置
Claims (7)
- タイミング発生器と、
パターン発生器と、
該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、
複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタを備え、該波形フォーマッタから出力される信号の立ち上がりおよび立ち下がりの部分に、該レジスタに格納されたデータに基づいて生成された方形波または三角波であるパルスを加算した信号を出力する集積回路化されたドライバと、
該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、
該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、
該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとを有することを特徴とする半導体試験装置。 - タイミング発生器と、
パターン発生器と、
該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、
該波形フォーマッタの信号を増幅するドライバと、
該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、
該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、
該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとからなる半導体試験装置であって、
該ドライバは、
方形波または三角波であるパルスを発生する発生器と、
複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタと、
該波形フォーマッタから出力された信号の波形の立ち上がりおよび立ち下がりの部分に該レジスタに格納されたデータに基づいて生成されたパルスを加算する加算器とを有することを特徴とする半導体試験装置。 - 請求項１または２に記載の半導体試験装置であって、
前記パルスは伝送線路で生じる信号の損失を補償するものであることを特徴とする送信装置。 - タイミング発生器と、
パターン発生器と、
該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、
複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタを備え、該波形フォーマッタから出力される信号の立ち上がりおよび立ち下がりの部分に、該レジスタに格納されたデータに基づいて生成された伝送線路で生じる損失を補償するパルスを加算した信号を出力するドライバと、
該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、
該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、
該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとを有することを特徴とする半導体試験装置。 - 請求項１から４のいずれか1項に記載の半導体試験装置であって、
前記加算されるパルスが複数個であることを特徴とする半導体試験装置。 - 請求項１から５のいずれか1項に記載の半導体試験装置であって、
前記加算される方形波または三角波であるパルスのパルス幅または振幅は、該伝送線路の損失に応じて変化することを特徴とする半導体試験装置。 - タイミング発生器と、
パターン発生器と、
該タイミング発生器で作成されたタイミング信号と該パターン発生器で作成されたテストパターンとを合成する波形フォーマッタと、
該波形フォーマッタの信号を増幅するドライバと、
該ドライバから出力した試験波形を被試験素子へ与える伝送線路と、
該試験波形の応答としての該被試験素子からの出力信号を該伝送線路を通し入力して電圧比較するアナログコンパレータと、
該アナログコンパレータの出力と該パターン発生器で作成された期待値とを該タイミング発生器からの信号の示す時刻に論理比較試験するデジタルコンパレータとを有する半導体試験装置であって、
該半導体試験装置のドライバは、
複数種類のパルス幅のデータ、複数種類の振幅のデータ又はそれら複数種類の両方のデータが予め格納されたレジスタ、又は格納するパルス幅のデータ、振幅のデータ又は両方のデータを変えることが可能なレジスタを備え、
該レジスタに格納されたデータに基づいて、パルスを該波形フォーマッタからの信号の立ち上り時及び立ち下り時に発生するパルス発生手段と、
該波形フォーマッタからの信号と、該パルス波発生器から出力されるパルスとを加算する加算手段とを有することを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123846A JP3666408B2 (ja) | 2001-04-23 | 2001-04-23 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123846A JP3666408B2 (ja) | 2001-04-23 | 2001-04-23 | 半導体試験装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04440395A Division JP3509258B2 (ja) | 1995-03-03 | 1995-03-03 | 伝送線路損失の補償手段を有するドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002040112A JP2002040112A (ja) | 2002-02-06 |
| JP3666408B2 true JP3666408B2 (ja) | 2005-06-29 |
Family
ID=18973333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001123846A Expired - Fee Related JP3666408B2 (ja) | 2001-04-23 | 2001-04-23 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666408B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4732007B2 (ja) * | 2005-06-01 | 2011-07-27 | 株式会社アドバンテスト | 波形発生器、波形整形器、及び試験装置 |
| US7502980B2 (en) * | 2006-08-24 | 2009-03-10 | Advantest Corporation | Signal generator, test apparatus, and circuit device |
| US7962110B2 (en) | 2008-02-14 | 2011-06-14 | Advantest Corporation | Driver circuit and test apparatus |
| JP5718761B2 (ja) * | 2011-07-29 | 2015-05-13 | パナソニック デバイスＳｕｎｘ株式会社 | 検出センサ |
| KR102127637B1 (ko) * | 2018-02-23 | 2020-07-10 | 큐알티 주식회사 | 반도체 소자 대상 고속신호 인가 신뢰성 시험장치 |
| CN116660807B (zh) * | 2023-07-28 | 2023-10-20 | 荣耀终端有限公司 | 线损检测方法及相关设备 |
-
2001
- 2001-04-23 JP JP2001123846A patent/JP3666408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002040112A (ja) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101216405B1 (ko) | 시험 장치 및 그 시험 장치를 이용한 디바이스의 제조 방법 | |
| US7208937B2 (en) | Hybrid AC/DC-coupled channel for testing | |
| US7545152B2 (en) | Transmission line pulse measurement system for measuring the response of a device under test | |
| JP2000137041A (ja) | プロ―ブ | |
| US10551417B2 (en) | Inductor current measurement probe | |
| JP3509258B2 (ja) | 伝送線路損失の補償手段を有するドライバ回路 | |
| KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
| JP3234339B2 (ja) | 電力測定装置および方法 | |
| JP3666408B2 (ja) | 半導体試験装置 | |
| JP2008543221A (ja) | 伝送経路内の損失補償 | |
| JP4569497B2 (ja) | 伝送線路損失の補償手段を有するドライバ回路 | |
| JP2002026999A (ja) | 伝送線路損失の補償手段を有する送信装置または受信装置 | |
| US7855544B1 (en) | AC low current probe card | |
| JP2004350312A (ja) | 伝送線路損失の補償手段を有するドライバ回路 | |
| Onikienko et al. | Conductive EMI of class D audio amplifiers prediction system | |
| JP3281163B2 (ja) | 電流測定装置及び方法 | |
| JP3083033B2 (ja) | 測定装置 | |
| JP2738828B2 (ja) | 静電容量測定方法およびその装置 | |
| JP2006189352A (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
| JP2002174650A (ja) | 電子デバイスのモデル化方法 | |
| JP4510349B2 (ja) | 計測器の複素伝達関数を決定する構成 | |
| JPS6036032B2 (ja) | 超音波測定装置 | |
| CN116068450A (zh) | 测试方法以及测试*** | |
| US10768211B2 (en) | System and method for current sense resistor compensation | |
| CN1252482C (zh) | 一种使用cr电路测试集成电路内部电容的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| LAPS | Cancellation because of no payment of annual fees |