JP3664884B2 - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP3664884B2 JP3664884B2 JP22645798A JP22645798A JP3664884B2 JP 3664884 B2 JP3664884 B2 JP 3664884B2 JP 22645798 A JP22645798 A JP 22645798A JP 22645798 A JP22645798 A JP 22645798A JP 3664884 B2 JP3664884 B2 JP 3664884B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- element isolation
- floating gate
- isolation insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
この発明は、浮遊ゲート電極と制御ゲート電極と消去ゲート電極とを備えたフラッシュEEPROM(Electrically Erasable andProgramable Read Only Memory)の段差緩和を図ることができる半導体記憶装置およびその製造方法に関するものである。
【0002】
【従来の技術】
電気的に書き込み可能な不揮発性メモリとして、フラッシュEEPROM(Electrically Erasable and ProgramableRead Only Memory)がよく知られている。このEEPROMは半導体基板内に形成されたソース領域とドレイン領域に挟まれたチャネル領域にゲート絶縁膜を介して浮遊ゲート電極が形成され、さらに浮遊ゲート電極上にゲート絶縁膜を介して制御ゲート電極が形成された構造をしている。このEEPROMの書き込み方法は、ドレイン領域と制御ゲート電極に高電圧を印可し、半導体基板のドレイン近傍のチャネル領域でホットエレクトロンを発生させ、このホットエレクトロンを浮遊ゲート電極へ加速注入することにより行われる。一方、消去方法は、近年、ゲート絶縁膜を介して浮遊ゲート電極からソース領域、またはドレイン領域、またはチャネル領域にトンネリング現象を利用して電子を放出させる方法や、上述の基板側に電子を放出させる代わりに、浮遊ゲート電極との間にトンネリング絶縁膜を介して形成された消去ゲート電極を用いて、消去ゲート電極に消去電圧を印可して、電子を浮遊ゲート電極から消去ゲート電極にトンネリングさせる方法がある。
【0003】
近年、半導体記憶装置の超微細化、高集積化、高性能化が求められてきており、上述の電気的消去可能なフラッシュEEPROMにおいても、超微細化、高性能化がより求められてきている。なかでも超微細化の方法として、メモリーセルの膜厚を低減し、メモリーセル内部の高低差、およびメモリーセル部分と周辺回路部分の高低差を緩和することが望まれてきている。
【0004】
以下に、従来のフラッシュEEPROMの半導体記憶装置について、図15から図21の概略図を参照して説明する。
図15は平面概略図、図16は図15のA−A’線の断面概略図、図17は図15のB−B’線の断面概略図であり、図18から図21は、工程順断面概略図である。
【0005】
図15から図17に示すように、従来の半導体記憶装置は、半導体基板上の所定の領域にソース/ドレイン領域1が埋め込まれた半導体基板2と、素子分離絶縁膜3と、ゲート絶縁膜となる第1の絶縁膜4及び第2の絶縁膜6と、制御ゲート電極8と、第1の層間絶縁膜10と、浮遊ゲート電極11と、トンネリング絶縁膜12と、消去ゲート電極13で形成された構造をしている。
【0006】
続いて、従来の半導体記憶装置の製造方法について、図18から図21の工程順断面概略図を用いて説明する。
図18のように、メモリーセル部の所定の領域にソース/ドレイン領域と素子分離絶縁膜3を備えた半導体基板2の一主面上に、既知の熱酸化技術により第1の絶縁膜4を形成した後、既知のCVD法により第1の多結晶シリコン膜5を表面の凸凹がなくなる程度まで堆積し、マスクを用いてエッチングする。続いて、図19のように、既知の熱酸化技術により第2の絶縁膜6を形成した後、既知のCVD法により第2の多結晶シリコン膜及び絶縁膜を堆積し、マスクを用いて異方性エッチングすると第3の絶縁膜7と制御ゲート電極8が形成される。続いて、図20のように、既知のサイドウオール技術によりサイドウオール絶縁膜9が形成される。ここで、第3の絶縁膜7とサイドウオール絶縁膜9とを併せて第1の層間絶縁膜10と呼ぶ。次に、図21のように、既知の異方性エッチング技術により第1の層間絶縁膜10をマスクとして前記第1の多結晶シリコン膜5をエッチングすると、浮遊ゲート電極11が形成される。次に、既知の熱酸化技術によりトンネリング絶縁膜12を形成した後、既知のCVD法により第3の多結晶シリコン膜を堆積し、マスクを用いて異方性エッチングすると消去ゲート電極13が形成される。
【0007】
【発明が解決しようとする課題】
従来の製造方法によると、浮遊ゲート電極11は、素子分離絶縁膜3上まで形成することによって、素子分離絶縁膜3上で浮遊ゲート電極11と消去ゲート電極13とのカップリング面積を確保していたため、厚い膜厚を必要としていた。さらに、浮遊ゲート電極11、制御ゲート電極8、第1の層間絶縁膜10などの高低差のために、その上に形成する消去ゲート電極13のパターンニングの際の焦点深度に十分なマージンがなくなり、消去ゲート電極13のパターン形成を困難なものにしていた。そのため、消去ゲート電極13のパターニングの確保をするべく、その膜厚を厚くする必要があった。
【0008】
したがって、この発明の目的は、上記従来の問題点を解決するもので、フラッシュEEPROM構造の膜厚低減及び高低差緩和を図ることのできる半導体記憶装置およびその製造方法を提供することである。
【0009】
【課題を解決するための手段】
この目的を達成するために、請求項1記載の半導体記憶装置は、一導電型の半導体基板内のメモリーセル形成領域に形成されたソース領域およびドレイン領域と、半導体基板上のメモリーセル形成領域に、互いに平行し分離して形成され、線状の形状を有する複数の素子分離絶縁膜と、互いに隣接する2つの素子分離絶縁膜によって分離された半導体基板上に形成された第1の絶縁膜と、第1の絶縁膜上の素子分離絶縁膜間に埋め込まれた浮遊ゲート電極と、浮遊ゲート電極上に第2の絶縁膜を介して形成された制御ゲート電極と、制御ゲート電極の側壁面に少なくとも形成され、終端部が浮遊ゲート電極の上に位置する第1の層間絶縁膜と、浮遊ゲート電極の表面上で、第2の絶縁膜が形成されない部分に形成されたトンネリング媒体となり得る絶縁膜と、トンネリング媒体となり得る絶縁膜を介して浮遊ゲート電極と接するとともに第1の層間絶縁膜を介して制御ゲート電極と接する消去ゲート電極とを備え、トンネリング媒体となり得る絶縁膜が形成される浮遊ゲート電極の表面部分は、浮遊ゲート電極構成膜の一部が途中まで除去された部分を含む。
【0010】
従来、浮遊ゲート電極は、素子分離絶縁膜上で消去ゲート電極とのカップリング面積を確保していたが、上記のごとく浮遊ゲート電極の表面上で、第2の絶縁膜が形成されない部分に形成されたトンネリング媒体となり得る絶縁膜を介して浮遊ゲート電極と接する消去ゲート電極を備え、かつトンネリング媒体となり得る絶縁膜が形成される浮遊ゲート電極の表面部分は、浮遊ゲート電極構成膜の一部が途中まで除去された部分を含むので、浮遊ゲート電極と消去ゲート電極とのカップリング面積を確保することができる。ゆえに、浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となり、浮遊ゲート電極の高低差を緩和することができる。
【0011】
請求項2記載の半導体記憶装置は、請求項1記載の半導体記憶装置において、消去ゲート電極は、制御ゲート電極の側壁面に形成された第1の層間絶縁膜と制御ゲート電極に隣接して設けられた他の制御ゲート電極の側壁面に形成された第1の層間絶縁膜との間に埋め込まれている。
【0012】
請求項1と同様に浮遊ゲート電極の高低差を緩和することができるので、消去ゲート電極のパターンニングの際の焦点深度に十分なマージンができる。ゆえに、消去ゲート電極を第1の層間絶縁膜間に埋め込むことが可能となり、消去ゲート電極の高低差を緩和することができる。
請求項3記載の半導体記憶装置は、請求項1または2記載の半導体記憶装置において、消去ゲート電極は素子分離絶縁膜上に形成され、その上に消去ゲート電極が形成される素子分離絶縁膜の長手方向と垂直方向の幅は、その上に消去ゲート電極が形成されない他の素子分離絶縁膜の長手方向と垂直方向の幅よりも狭い。
素子分離絶縁膜の長手方向と垂直方向の膜幅と膜間隔は、半導体基板上に形成する制御ゲート電極や第1の層間絶縁膜及び消去ゲート電極のパターンニングの確保を考慮して決定しており、その膜幅は、隣接するメモリーセルとの素子分離としての特性を保持するには十分な値をしている。よって、消去ゲート電極下の素子分離絶縁膜だけを狭め、膜幅と膜間隔を合わせたピッチ間隔を従来例と同じにすれば、制御ゲート電極や消去ゲート電極のパターンニングの確保を維持したまま、浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となる。
【0013】
請求項4記載の半導体記憶装置の製造方法は、一導電型の半導体基板内のメモリーセル形成領域にソース領域およびドレイン領域を形成する工程と、前記半導体基板上のメモリーセル形成領域に、互いに平行し分離して、線状の形状を有する複数の素子分離絶縁膜を形成する工程と、互いに隣接する2つの前記素子分離絶縁膜によって分離された前記半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上の前記素子分離絶縁膜間に埋め込まれた浮遊ゲート電極を形成する工程と、前記浮遊ゲート電極上に第2の絶縁膜を介して制御ゲート電極を形成する工程と、少なくとも前記制御ゲート電極の側壁面に、その終端部が前記浮遊ゲート電極の上に位置する第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜をマスクとして、前記浮遊ゲート電極を途中まで選択的に除去する工程と、前記浮遊ゲート電極の除去表面上にトンネリング絶縁膜を形成する工程と、前記トンネリング絶縁膜と前記第1の層間絶縁膜と前記素子分離絶縁膜上にわたって消去ゲート電極を形成する工程とを含む。
【0014】
このように、第1の絶縁膜上の素子分離絶縁膜間に埋め込まれた浮遊ゲート電極を形成し、浮遊ゲート電極上に第2の絶縁膜を介して制御ゲート電極を形成し、少なくとも制御ゲート電極の側壁面に、その終端部が浮遊ゲート電極の上に位置する第1の層間絶縁膜を形成し、第1の層間絶縁膜をマスクとして、浮遊ゲート電極を途中まで選択的に除去し、浮遊ゲート電極の除去表面上にトンネリング絶縁膜を形成し、トンネリング絶縁膜と第1の層間絶縁膜と素子分離絶縁膜上にわたって消去ゲート電極を形成するので、浮遊ゲート電極と消去ゲート電極とのカップリング面積を確保することができる。ゆえに、上記のように浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となり、浮遊ゲート電極の高低差を緩和することができる。
【0015】
請求項5記載の半導体記憶装置の製造方法は、請求項4記載の半導体記憶装置において、前記消去ゲート電極を形成する工程は、前記制御ゲート電極の側壁面に形成された第1の層間絶縁膜と、前記制御ゲート電極に隣接して形成された他の制御ゲート電極の側壁面に形成された第1の層間絶縁膜との間に埋め込む工程を備えている。
【0016】
請求項4と同様に浮遊ゲート電極の高低差を緩和することができるので、消去ゲート電極のパターンニングの際の焦点深度に十分なマージンができる。ゆえに、消去ゲート電極を第1の層間絶縁膜間に埋め込むことが可能となり、消去ゲート電極の高低差を緩和することができる。
請求項6記載の半導体記憶装置の製造方法は、請求項4または5記載の半導体記憶装置の製造方法において、前記消去ゲート電極は前記素子分離絶縁膜上に形成され、その上に前記消去ゲート電極が形成される前記素子分離絶縁膜の長手方向と垂直方向の幅が、その上に前記消去ゲート電極が形成されない他の素子分離絶縁膜の長手方向と垂直方向の幅よりも狭く形成される。
素子分離絶縁膜の長手方向と垂直方向の膜幅と膜間隔は、半導体基板上に形成する制御ゲート電極や第1の層間絶縁膜及び消去ゲート電極のパターンニングの確保を考慮して決定しており、その膜幅は、隣接するメモリーセルとの素子分離としての特性を保持するには十分な値をしている。よって、消去ゲート電極下の素子分離絶縁膜だけを狭め、膜幅と膜間隔を合わせたピッチ間隔を従来例と同じにすれば、制御ゲート電極や消去ゲート電極のパターンニングの確保を維持したまま、浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となる。
【0017】
【発明の実施の形態】
この発明の第1の実施の形態の半導体記憶装置およびその製造方法を図1から図9に基づいて説明する。
図1はこの発明の実施の形態である半導体記憶装置の平面概略図、図2は図1のC−C’線の断面概略図、図3は図1のD−D’線の断面概略図、図4から図9は工程順断面概略図である。
【0018】
図1から図3に示すように、この発明の半導体記憶装置は、一導電型の半導体基板102上の所定の領域にソース/ドレイン領域101が埋め込まれており、素子分離絶縁膜105と、ゲート絶縁膜となる第1の絶縁膜106及び第2の絶縁膜109と、制御ゲート電極111と、第1の層間絶縁膜113と、浮遊ゲート電極114と、トンネリング絶縁膜115と、消去ゲート電極116で形成された構造をしている。
【0019】
素子分離絶縁膜105は、半導体基板102上の所定の領域に形成され少なくとも2種類以上の異なる膜幅を有する。第1の絶縁膜106は、素子分離絶縁膜105によって分離された半導体基板102上の所定の領域に形成してある。浮遊ゲート電極114は、第1の絶縁膜106上でかつ素子分離絶縁膜105間に埋め込まれている。第2の絶縁膜109は、浮遊ゲート電極114上に形成されている。制御ゲート電極111は、浮遊ゲート電極114上に第2の絶縁膜109を介して形成してある。第1の層間絶縁膜113は、制御ゲート電極111の側壁面に形成してある。消去ゲート電極116は、膜幅が狭い素子分離絶縁膜105の側壁面側でトンネリング媒体となり得る絶縁膜115を介して浮遊ゲート電極114と接するとともに第1の層間絶縁膜113を介して制御ゲート電極111と接する。
【0020】
次に、この半導体記憶装置の製造方法を図4から図9を用いて説明する。なお、図4から図9の工程順断面概略図は図1のD−D’線部を示している。
図4のように、メモリーセル部の所定の領域にソース領域とドレイン領域を備えた半導体基板102の一主面上に、既知のCVD技術により絶縁膜103を膜厚500nm程度形成した後、既知の露光技術により、フォトレジストを用いたマスクパターン104を形成する。次に、図5のように、既知の異方性ドライエッチング技術により、前記絶縁膜103を500nm程度エッチングすることにより、異なる膜幅をもつ素子分離絶縁膜105を形成する。ここで、注意すべき点を挙げる。次工程でその上に消去ゲート電極の形成される素子分離絶縁膜の線幅は、その上に消去ゲート電極のない素子分離絶縁膜の線幅の50%程度である。しかし、そのピッチ間隔は、従来の素子分離絶縁膜のものと同じである。
【0021】
次に、フォトレジストを除去した後、前記異方性ドライエッチングによる半導体基板102の表面へ与えたエッチングダメージを除去するために、既知の熱酸化技術により絶縁膜5nm程度形成した後、既知のウエットエッチング技術により、B−HF(20:1)溶液を用いて30秒程度処理すると、絶縁膜が10nm程度除去することによって、半導体基板102の表面へ与えたエッチングダメージを除去することができる。続いて、既知の熱酸化技術により第1の絶縁膜106を膜厚30nm程度形成した後、既知のCVD法により第1の多結晶シリコン膜107を300nm程度堆積する。
【0022】
次に、図6のように、メモリーセル部のみ開口したマスクパターンを用いて、既知の異方性ドライエッチング技術により、第1の多結晶シリコン膜107を300nm程度エッチングすることにより、擬浮遊ゲート電極108を形成する。次に、図7のように、既知の熱酸化技術により第2の絶縁膜109を20nm程度形成した後、既知のCVD法により第2の多結晶シリコン膜を300nm程度堆積し、さらに既知のCVD法により絶縁膜300nm程度堆積する。続いて、マスクを用いた既知の異方性ドライエッチング技術により、前記絶縁膜を300nm程度エッチングして第3の絶縁膜110を形成し、さらに、前記第3の絶縁膜110をマスクとして、前記第2の多結晶シリコン膜を300nm程度エッチングすることによって制御ゲート電極111を形成する。
【0023】
次に、図8のように、既知のCVD法により絶縁膜200nm程度堆積した後、既知のサイドウォール技術によりサイドウオール絶縁膜112を形成する。ここで、第3の絶縁膜110とサイドウオール絶縁膜112を併せて第1の層間絶縁膜113と呼ぶ。続いて、第1の層間絶縁膜113をマスクとして既知の異方性ドライエッチング技術により前記擬浮遊ゲート電極108を300nm程度エッチングすると、浮遊ゲート電極114が形成される。次に、図9のように、既知の熱酸化技術によって浮遊ゲート電極114の側壁の一部にトンネリング絶縁膜115を形成した後、既知のCVD法により、第3の多結晶シリコン膜を300nm程度堆積し、マスクを用いた既知の異方性ドライエッチング技術により、前記第3の多結晶シリコン膜を300nm程度エッチングすることによって、消去ゲート電極116を形成することができる。
【0024】
以上のように第1の実施の形態によれば、浮遊ゲート電極114を素子分離絶縁膜105間に埋め込むことにより、浮遊ゲート電極114の膜厚は、図21のように従来の製造方法の浮遊ゲート電極11のと比べ、800nmから500nmへと約38%低減することが可能となる。よって、メモリーセル総膜厚AAは、従来の製造方法のメモリーセル総膜厚Aと比べ約18%低減することができた。また、浮遊ゲート電極114と消去ゲート電極116とのカップリング面積は、消去ゲート電極116下の素子分離絶縁膜だけの線幅を狭めることにより、素子分離絶縁膜105の側壁面上で、従来の製造方法と同程度のカップリング面積を確保することができた。
【0025】
さらに、浮遊ゲート電極114は、前述のように従来の製造方法と比べ約38%低減することができたので、前記浮遊ゲート電極114の上の形成する制御ゲート電極111の膜厚も最大50%程度低減することができた。なぜなら、制御ゲート電極111の膜厚は、そのパターン形成を正確にするために、エッチング前の多結晶シリコン膜が下地の高低差を埋め込むことができる程度の膜厚を要するため、下地の素子分離絶縁膜及び浮遊ゲート電極の膜厚に依存するからである。ゆえに、メモリーセル総膜厚AAは、従来の製造方法と比べ最大25%程度低減することができた。また、下地の高低差が緩和されるので、その上に形成する制御ゲート電極111及び消去ゲート電極116のパターン形成も容易に行うことができた。
【0026】
この発明の第2の実施の形態を図10から図14と前述の図4から図8に基づいて説明する。
図10はこの発明の実施の形態の半導体記憶装置の平面概略図、図11は図10のE−E’線の断面概略図、図12は図10のF−F’線の断面概略図、図13と図14は工程順断面概略図である。
【0027】
図10から図12に示すように、この発明の半導体記憶装置は、一導電型の半導体基板102上の所定の領域にソース/ドレイン領域101が埋め込まれており、素子分離絶縁膜105と、ゲート絶縁膜となる第1の絶縁膜106及び第2の絶縁膜109と、制御ゲート電極111と、第1の層間絶縁膜113と、浮遊ゲート電極114と、トンネリング絶縁膜115と、消去ゲート電極119で形成された構造をしている。
【0028】
素子分離絶縁膜105は、半導体基板102上の所定の領域に形成され少なくとも2種類以上の異なる膜幅を有する。第1の絶縁膜106は、素子分離絶縁膜105によって分離された半導体基板102上の所定の領域に形成してある。浮遊ゲート電極114は、第1の絶縁膜106上でかつ素子分離絶縁膜105間に埋め込まれている。第2の絶縁膜109は浮遊ゲート電極114上に形成されている。制御ゲート電極111は、浮遊ゲート電極114上に第2の絶縁膜109を介して形成してある。第1の層間絶縁膜113は、制御ゲート電極111の側壁面に形成してある。消去ゲート電極119は、膜幅が狭い素子分離絶縁膜105の側壁面側でトンネリング媒体となり得る絶縁膜115を介して浮遊ゲート電極114と接するとともに第1の層間絶縁膜を介して制御ゲート電極111と接しかつ第1の層間絶縁膜113間に埋め込まれている。
【0029】
次にこの半導体記憶装置の製造方法を図4から図8と図13と図14を用いて説明する。なお、図4から図8と図13と図14の工程順断面概略図は、図10のF−F’線部を示している。
前述の第1の実施の形態の図4から図8ごとく処理することによって、図8のような素子分離絶縁膜105、第1の絶縁膜106、第2の絶縁膜109と、制御ゲート電極111と、第1の層間絶縁膜113と、浮遊ゲート電極114を形成する。次に、図13のように、既知の熱酸化技術によって浮遊ゲート電極114の側壁の一部にトンネリング絶縁膜115を形成した後、既知のCVD法により、第3の多結晶シリコン膜を300nm程度堆積する。次に、メモリーセル部のみ開口したマスクパターンを用いて、既知の異方性ドライエッチング技術により、前記第3の多結晶シリコン膜を300nm程度エッチングすることによって、擬消去ゲート電極117を形成する。続いて、フォトレジストを用いたマスクパターン118を用いた既知の異方性ドライエッチング技術を用いて、前記擬消去ゲート電極117を600nm程度エッチングすると、消去ゲート電極119を形成することができる。
【0030】
以上のように第2の実施の形態によれば、前記第1の実施の形態による効果に加えて、さらに、消去ゲート電極119が、従来の製造方法の消去ゲート電極13と比べ、300nm程度膜厚を削減することが可能となる。よって、メモリーセル総膜厚BBは、従来の製造方法のメモリーセル総膜厚Aと比べ約35%(最大45%)低減することができた。また、従来の製造方法では、図21のようなメモリーセルの形成後に、その上の形成する配線などのパターン確保のために、下地高低差の緩和を図る平坦化工程において、平坦化用のマスク工程を導入していたが、このように、メモリーセル総膜厚を約35%も低減することができたので、前記平坦化用のマスク工程削減することができた。
【0031】
なお、この実施の形態の消去ゲート電極下の素子分離絶縁膜の線幅は、その上に消去ゲート電極のない素子分離絶縁膜の線幅の50%程度としたが、浮遊ゲート電極と消去ゲート電極のカップリング特性を満たし、かつ、浮遊ゲート電極間の素子分離としての特性を満たせば(消去ゲート電極のない素子分離絶縁膜の線幅の10%〜65%程度を目安として)特に限らない。また、第1の絶縁膜なども含めてこの発明中の絶縁膜は、CVD法や熱酸化膜等の材料を用いてもよく、膜厚も特に限ることはない。加えて、浮遊ゲート電極、制御ゲート電極、消去ゲート電極の膜厚も特に限ることはなく、材料も多結晶シリコン膜以外にチタンシリサイド膜などの導電膜を用いてもよい。また、素子分離絶縁膜を形成する時に行った異方性ドライエッチングの半導体基板の表面へ与えたエッチングダメージを除去する方法として、この実施の形態では、既知の熱酸化技術により絶縁膜5nm程度形成した後、既知のウエットエッチング技術により、B−HF(20:1)溶液を用いて30秒程度処理したが、エッチングダメージを除去できればどんな方法でもよく、その酸化方法、絶縁膜厚、エッチング方法、エッチング溶液、エッチング時間など特に限ることはなく、例えば、RCA溶液などの他のエッチング溶液を用いてもよい。
【0032】
【発明の効果】
この発明の請求項1記載の半導体記憶装置によれば、浮遊ゲート電極の表面上で、第2の絶縁膜が形成されない部分に形成されたトンネリング媒体となり得る絶縁膜を介して浮遊ゲート電極と接する消去ゲート電極を備え、かつトンネリング媒体となり得る絶縁膜が形成される浮遊ゲート電極の表面部分は、浮遊ゲート電極構成膜の一部が途中まで除去された部分を含むので、浮遊ゲート電極と消去ゲート電極とのカップリング面積を確保することができる。ゆえに、浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となり、浮遊ゲート電極の高低差を緩和することができる。その結果、メモリーセル部の総膜厚を低減し、メモリーセルの形成を容易に行うことができる。
【0033】
請求項2では、請求項1と同様に浮遊ゲート電極の高低差を緩和することができるので、消去ゲート電極のパターンニングの際の焦点深度に十分なマージンができる。ゆえに、消去ゲート電極を第1の層間絶縁膜間に埋め込むことが可能となり、消去ゲート電極の高低差を緩和することができる。
請求項3では、消去ゲート電極下の素子分離絶縁膜だけを狭め、膜幅と膜間隔を合わせたピッチ間隔を従来例と同じにすれば、制御ゲート電極や消去ゲート電極のパターンニングの確保を維持したまま、浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となる。
【0034】
請求項4記載の半導体記憶装置の製造方法によれば、第1の絶縁膜上の素子分離絶縁膜間に埋め込まれた浮遊ゲート電極を形成し、浮遊ゲート電極上に第2の絶縁膜を介して制御ゲート電極を形成し、少なくとも制御ゲート電極の側壁面に、その終端部が浮遊ゲート電極の上に位置する第1の層間絶縁膜を形成し、第1の層間絶縁膜をマスクとして、浮遊ゲート電極を途中まで選択的に除去し、浮遊ゲート電極の除去表面上にトンネリング絶縁膜を形成し、トンネリング絶縁膜と第1の層間絶縁膜と素子分離絶縁膜上にわたって消去ゲート電極を形成するので、浮遊ゲート電極と消去ゲート電極とのカップリング面積を確保することができる。ゆえに、上記のように浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となり、浮遊ゲート電極の高低差を緩和することができる。その結果、メモリーセル部の総膜厚を低減し、メモリーセルの形成を容易に行うことができる。また、次工程での平坦化工程における下地高低差の緩和を図る平坦化用のマスク工程を削減することができる。
【0035】
請求項5では、請求項4と同様に浮遊ゲート電極の高低差を緩和することができるので、消去ゲート電極のパターンニングの際の焦点深度に十分なマージンができる。ゆえに、消去ゲート電極を第1の層間絶縁膜間に埋め込むことが可能となり、消去ゲート電極の高低差を緩和することができる。
請求項6では、消去ゲート電極下の素子分離絶縁膜だけを狭め、膜幅と膜間隔を合わせたピッチ間隔を従来例と同じにすれば、制御ゲート電極や消去ゲート電極のパターンニングの確保を維持したまま、浮遊ゲート電極を素子分離絶縁膜間に埋め込むことが可能となる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態におけるメモリーセル部の平面概略図である。
【図2】図1のC−C’線の断面概略図である。
【図3】図1のD−D’線の断面概略図である。
【図4】この発明の実施の形態における工程順断面概略図である。
【図5】図4の次工程の工程順断面概略図である。
【図6】図5の次工程の工程順断面概略図である。
【図7】図6の次工程の工程順断面概略図である。
【図8】図7の次工程の工程順断面概略図である。
【図9】図8の次工程の工程順断面概略図である。
【図10】この発明の第2の実施の形態におけるメモリーセル部の平面概略図である。
【図11】図10のE−E’線の断面概略図である。
【図12】図10のF−F’線の断面概略図である。
【図13】この発明の実施の形態における図8の次工程の工程順断面概略図である。
【図14】図13の次工程の工程順断面概略図である。
【図15】従来例におけるメモリーセル部の平面概略図である。
【図16】図15のA−A’線の断面概略図である。
【図17】図15のB−B’線の断面概略図である。
【図18】従来例における工程順断面概略図である。
【図19】図18の次工程の工程順断面概略図である。
【図20】図19の次工程の工程順断面概略図である。
【図21】図20の次工程の工程順断面概略図である。
【符号の説明】
1 メモリーセルのソース/ドレイン領域
2 半導体基板
3 素子分離絶縁膜
4 第1の絶縁膜
5 第1の多結晶シリコン膜
6 第2の絶縁膜
7 第3の絶縁膜
8 制御ゲート電極
9 サイドウオール絶縁膜
10 第1の層間絶縁膜
11 浮遊ゲート電極
12 トンネリング絶縁膜
13 消去ゲート電極
101 メモリーセルのソース/ドレイン領域
102 半導体基板
103 絶縁膜
104 フォトレジストを用いたマスクパターン
105 素子分離絶縁膜
106 第1の絶縁膜
107 第1の多結晶シリコン膜
108 擬浮遊ゲート電極
109 第2の絶縁膜
110 第3の絶縁膜
111 制御ゲート電極
112 サイドウオール絶縁膜
113 第1の層間絶縁膜
114 浮遊ゲート電極
115 トンネリング絶縁膜
116 消去ゲート電極
117 擬消去ゲート電極
118 フォトレジストを用いたマスクパターン
119 消去ゲート電極
A メモリーセル総膜厚
AA メモリーセル総膜厚
BB メモリーセル総膜厚
Claims (6)
- 一導電型の半導体基板内のメモリーセル形成領域に形成されたソース領域およびドレイン領域と、前記半導体基板上のメモリーセル形成領域に、互いに平行し分離して形成され、線状の形状を有する複数の素子分離絶縁膜と、互いに隣接する2つの前記素子分離絶縁膜によって分離された前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上の前記素子分離絶縁膜間に埋め込まれた浮遊ゲート電極と、前記浮遊ゲート電極上に第2の絶縁膜を介して形成された制御ゲート電極と、前記制御ゲート電極の側壁面に少なくとも形成され、終端部が前記浮遊ゲート電極の上に位置する第1の層間絶縁膜と、前記浮遊ゲート電極の表面上で、前記第2の絶縁膜が形成されない部分に形成されたトンネリング媒体となり得る絶縁膜と、前記トンネリング媒体となり得る絶縁膜を介して前記浮遊ゲート電極と接するとともに前記第1の層間絶縁膜を介して前記制御ゲート電極と接する消去ゲート電極とを備え、前記トンネリング媒体となり得る絶縁膜が形成される前記浮遊ゲート電極の表面部分は、前記浮遊ゲート電極構成膜の一部が途中まで除去された部分を含むことを特徴とする半導体記憶装置。
- 前記消去ゲート電極は、前記制御ゲート電極の側壁面に形成された第1の層間絶縁膜と前記制御ゲート電極に隣接して設けられた他の制御ゲート電極の側壁面に形成された第1の層間絶縁膜との間に埋め込まれていることを特徴とする請求項1記載の半導体記憶装置。
- 前記消去ゲート電極は前記素子分離絶縁膜上に形成され、その上に前記消去ゲート電極が形成される前記素子分離絶縁膜の長手方向と垂直方向の幅は、その上に前記消去ゲート電極が形成されない他の素子分離絶縁膜の長手方向と垂直方向の幅よりも狭いことを特徴とする請求項1または2記載の半導体記憶装置。
- 一導電型の半導体基板内のメモリーセル形成領域にソース領域およびドレイン領域を形成する工程と、前記半導体基板上のメモリーセル形成領域に、互いに平行し分離して、線状の形状を有する複数の素子分離絶縁膜を形成する工程と、互いに隣接する2つの前記素子分離絶縁膜によって分離された前記半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上の前記素子分離絶縁膜間に埋め込まれた浮遊ゲート電極を形成する工程と、前記浮遊ゲート電極上に第2の絶縁膜を介して制御ゲート電極を形成する工程と、少なくとも前記制御ゲート電極の側壁面に、その終端部が前記浮遊ゲート電極の上に位置する第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜をマスクとして、前記浮遊ゲート電極を途中まで選択的に除去する工程と、前記浮遊ゲート電極の除去表面上にトンネリング絶縁膜を形成する工程と、前記トンネリング絶縁膜と前記第1の層間絶縁膜と前記素子分離絶縁膜上にわたって消去ゲート電極を形成する工程とを含む半導体記憶装置の製造方法。
- 前記消去ゲート電極を形成する工程は、前記制御ゲート電極の側壁面に形成された第1の層間絶縁膜と、前記制御ゲート電極に隣接して形成された他の制御ゲート電極の側壁面に形成された第1の層間絶縁膜との間に埋め込む工程を備えていることを特徴とする請求項4記載の半導体記憶装置の製造方法。
- 前記消去ゲート電極は前記素子分離絶縁膜上に形成され、その上に前記消去ゲート電極が形成される前記素子分離絶縁膜の長手方向と垂直方向の幅が、その上に前記消去ゲート電極が形成されない他の素子分離絶縁膜の長手方向と垂直方向の幅よりも狭く形成されることを特徴とする請求項4または5記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22645798A JP3664884B2 (ja) | 1998-08-11 | 1998-08-11 | 半導体記憶装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22645798A JP3664884B2 (ja) | 1998-08-11 | 1998-08-11 | 半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000058799A JP2000058799A (ja) | 2000-02-25 |
JP3664884B2 true JP3664884B2 (ja) | 2005-06-29 |
Family
ID=16845405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22645798A Expired - Fee Related JP3664884B2 (ja) | 1998-08-11 | 1998-08-11 | 半導体記憶装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664884B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100675516B1 (ko) * | 2005-02-14 | 2007-01-30 | 주식회사 엑셀반도체 | 매립된 플로팅 게이트 구조를 갖는 플래쉬 메모리 셀 및 그제조 방법 |
-
1998
- 1998-08-11 JP JP22645798A patent/JP3664884B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000058799A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4463463B2 (ja) | Sonosフラッシュメモリ素子形成方法 | |
JP4570240B2 (ja) | 半導体素子及びその製造方法 | |
KR100674958B1 (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
JP2655124B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2896890B2 (ja) | フラッシュメモリ素子及びその製造方法 | |
JP5266672B2 (ja) | 半導体装置の製造方法 | |
TWI272717B (en) | Nonvolatile semiconductor memory device and its manufacturing method | |
JP4282359B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2004214510A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2003338568A (ja) | フラッシュメモリ素子の製造方法 | |
JP2010087134A (ja) | 半導体記憶装置およびその製造方法 | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
JP2005197708A (ja) | スプリットゲート型フラッシュメモリー素子の製造方法 | |
JP2005340853A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2000031305A (ja) | And型不揮発性半導体記憶装置およびその製造方法 | |
TWI233665B (en) | Method of fabricating a flash memory | |
JP3664884B2 (ja) | 半導体記憶装置およびその製造方法 | |
KR100958619B1 (ko) | 엔드 타입 플래시 메모리셀 제조방법 | |
JPH07254652A (ja) | 半導体記憶装置およびその製造方法 | |
JP2004356428A (ja) | 不揮発性半導体記憶装置、及び、その製造方法 | |
KR19990007264A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
JPH05251711A (ja) | 半導体集積回路及びその製造方法 | |
KR100277891B1 (ko) | 플래쉬 메모리 셀 제조방법 | |
JP3028412B2 (ja) | フラッシュメモリセル製造方法 | |
KR100262000B1 (ko) | 반도체장치의 게이트 플래쉬 셀 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
LAPS | Cancellation because of no payment of annual fees |