JP3654241B2 - 位相調整回路及びそれに用いる位相調整方法 - Google Patents
位相調整回路及びそれに用いる位相調整方法 Download PDFInfo
- Publication number
- JP3654241B2 JP3654241B2 JP2001385427A JP2001385427A JP3654241B2 JP 3654241 B2 JP3654241 B2 JP 3654241B2 JP 2001385427 A JP2001385427 A JP 2001385427A JP 2001385427 A JP2001385427 A JP 2001385427A JP 3654241 B2 JP3654241 B2 JP 3654241B2
- Authority
- JP
- Japan
- Prior art keywords
- mfi
- phase adjustment
- mfi value
- value
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は位相調整回路及びそれに用いる位相調整方法に関し、特に複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３が多重された信号において、複数のＶＣ−３チャネルで構成されるバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）において、ある経由する回線の断やＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値のビットエラー等によってＭＦＩの同期が外れた場合の位相調整に関する。
【０００２】
【従来の技術】
上記のＶＣ−３が４８チャネル多重されたＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）−４８のフレームフォーマットを図１３に示す。ＳＴＭ−４８フレームは、監視制御系のデータを転送するためのセクションオーバヘッド１１０と多重されたＶＣ−３の先頭を示すポインタ情報を格納するための領域１１１とペイロード１１４とから構成されている。
【０００３】
ペイロード１１４には、ＶＣ−３（１１２−１〜１１２−４８）が４８チャネル多重され、各ＶＣ−３（１１２−１〜１１２−４８）については監視制御系のデータを転送するためのパスオーバヘッド１１５が設けられている。
【０００４】
複数のＶＣ−３（１１２−１〜１１２−４８）を１つのデータ転送領域として確保するものとして、バーチャルコンカチネーションがＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ）のＧ．７０７／Ｇ．７８３にて標準化されている。
【０００５】
例えば、２つのＶＣ−３をバーチャルコンカチネーションとして扱い、図１４におけるノード２１からノード２６に転送する場合について考える。個々のＶＣ−３は経路２０１と経路２０２とを用いて転送される場合がある。その時、経由するノード２２，２３，２４の装置内遅延や経路長差による遅延によって、それぞれのＶＣ−３を受信するノード２６においては位相差が生じることになる。そのため、バーチャルコンカチネーションを終端するところでこの位相差を吸収する仕組みが必要となる。
【０００６】
バーチャルコンカチネーションでは、上記の位相差を検出して処理を行うための仕組みとして、図１５に示す各ＶＣ−３のパスオーバヘッドのＨ４バイトに各ＶＣ−３の順序関係を示す番号であるＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）を格納している。
【０００７】
図１６を用いてデータ列を二つのＶＣ−３にマッピングして転送した場合の位相差について説明する。データ列をＶＣ−３ ＃１とＶＣ−３ ＃２とを用いて転送する場合、ＶＣ−３ ＃１に１バイト目を、ＶＣ−３ ＃２に２バイト目を、というようにバイト毎に交互にマッピングを行う。
【０００８】
順序関係を示すＭＦＩ値については、同一のＳＤＨ（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームのＶＣ−３については、同一のＭＦＩ値を割り振るようにする。ＭＦＩ値はＳＤＨフレーム毎に１ずつ増加していき、４０９５（１２ビットのＭＦＩの最大値）で０に戻る。
【０００９】
これらＶＣ−３はＳＤＨ網において、別経路を用いて転送されることがあるため、途中の遅延等によって、ノード２６においてＳＤＨフレーム内のＶＣ−３のＭＦＩ値が異なる場合がある。図１６では同一のＳＤＨフレーム内にＭＦＩが０と４０９５（最大値）とのものが存在している場合について示している。
【００１０】
この例では、ＶＣ−３ ＃１とＶＣ−３ ＃２との間に１フレーム分の位相差があることになる。このままの状態でそれぞれのＶＣ−３から１バイトずつデータを取り出して復元したとしても、元のデータ列に戻すことができない。したがって、図１７に示すように、位相が早い（ＶＣ−３ ＃１）ものについてはメモリ等を使用して待たせておき、位相を揃えてからデータ列を復元する必要がある。
【００１１】
バーチャルコンカチネーションを用いたデータ伝送を行う場合、データ列を復元する側において位相調整を行う仕組みが必要となる。バーチャルコンカチネーションを構成するＶＣ−３はＳＤＨ網内では個別の経路を使用することがある。
【００１２】
例えば、図１４における経路２０１，２０２を使用していた場合に、ノード２２とノード２３との間のリンク断やノード２２の装置障害等によって、経路が切替わり、ＭＦＩ値の連続性が失われる場合（ＭＦＩ同期はずれ）がある。この場合、そのまま処理を続けると正常なデータを復元できなくなるため、位相が早いＶＣ−３を検出して再度位相調整を行う必要がある。
【００１３】
ＭＦＩ値の連続性が失われた場合の位相調整を行う方法について、ＶＣ−３ ＃１〜ＶＣ−３ ＃３でバーチャルコンカチネーションが構成される場合を例に説明する。ＶＣ−３ ＃２のＭＦＩ値の連続性が失われたとすると、ＶＣ−３ ＃２についてＭＦＩ値の検出を行う。検出されたＭＦＩ値と、ＶＣ−３ ＃１及びＶＣ−３ ＃３のＭＦＩ値から、一番早く到着しているＶＣ−３の判定を行う。
【００１４】
検出されたＭＦＩ値がＶＣ−３ ＃１，ＶＣ−３ ＃２，ＶＣ−３ ＃３について、それぞれ“３”，“２”，“５”であった場合、ＶＣ−３ ＃３が一番早く到着していることになり、ＶＣ−３ ＃３については位相調整メモリへの書込みを開始する。残りのＶＣ−３ ＃１，ＶＣ−３ ＃２については、ＭＦＩ値“５”の受信を検出する。ＶＣ−３ ＃１，ＶＣ−３ ＃２それぞれにおいてＭＦＩ値“５”を受信した場合には、位相調整メモリからの読出しを開始する。
【００１５】
【発明が解決しようとする課題】
しかしながら、上述した従来の位相調整方法では、ＶＣ−３ ＃２のＭＦＩ値の連続性が失われた場合にも、ＶＣ−３ ＃１，ＶＣ−３ ＃３では正常なＭＦＩ値を持ったデータを受信しており、そのＭＦＩ値を使用することなく、ＶＣ−３ ＃２の再度検出したＭＦＩ値を使用して位相調整を行うため、ＭＦＩ値の連続性が失われて、再度位相調整を行う時に位相調整が完了するまでに遅延が発生するという問題がある。
【００１６】
そこで、本発明の目的は上記の問題点を解消し、高速に位相調整を完了してデータの読出しを再開することができる位相調整回路及びそれに用いる位相調整方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明による位相調整回路は、バーチャルコンカチネーションによって複数のバーチャルコンテナで１つの帯域を提供するような入力データにおいて、前記複数のバーチャルコンテナにおいてその時間的な並びを管理するためのＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整回路であって、ＭＦＩ同期アラームが検出されていない正常なバーチャルコンテナについて位相調整メモリに書込む手段と、前記位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理する手段と、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行う手段とを備えている。
とを備えている。
【００１８】
本発明による位相調整方法は、バーチャルコンカチネーションによって複数のバーチャルコンテナで１つの帯域を提供するような入力データにおいて、前記複数のバーチャルコンテナにおいてその時間的な並びを管理するためのＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、ＭＦＩ同期アラームが検出されていない正常なバーチャルコンテナについて位相調整メモリに書込み、前記位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理するとともに、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うようにしている。
【００１９】
すなわち、本発明の位相調整回路は、バーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）によって複数のＶＣ（ＶｉｒｔｕａｌＣｏｎｔａｉｎｅｒ）−３またはＶＣ−４で１つの帯域を提供するような入力データにおいて、バーチャルコンカチネーションを構成するあるＶＣ−３においてＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合（ＭＦＩ同期はずれ）に、高速に位相調整を行うことを特徴としている。
【００２０】
より具体的に説明すると、本発明の位相調整回路は、バーチャルコンカチネーションを構成するＶＣ−３の時間的な並びを管理するためのＭＦＩ（ＭｕｌｔｉＦｒａｍｅ Ｉｎｄｉｃａｔｏｒ）情報を検出するために、受信したデータからフレームの先頭を検出し、ポインタ情報から多重されたＶＣ−３の先頭を検出するＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部と、多重されたＶＣ−３の先頭情報から固定位置にあるＨ４バイトからＭＦＩ値を検出するＭＦＩ検出部と、ＭＦＩ値の連続性を判定してＭＦＩの同期を管理するＭＦＩ同期管理部と、検出されたＭＦＩ値を基にバーチャルコンカチネーションを構成するＶＣ−３における基準ＶＣ−３を検出する位相調整部と、基準ＶＣ−３を基に位相調整メモリへの書込みを行う書込み制御部と、基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３の書込みがバーチャルコンカチネーションを構成するすべてのＶＣ−３において完了した場合に位相調整メモリからの読出しを行う読出し制御部と、多重されたＶＣ−３毎の領域に分割された位相調整メモリの先頭アドレス及び最終アドレスを管理するアドレス管理部と、位相調整メモリに格納されているＶＣ−３のＭＦＩ値を管理してＭＦＩ同期管理部から通知されるＭＦＩ同期はずれアラームによって位相調整を再度行う再位相調整部とを有している。
【００２１】
上記の構成において、ＳＤＨ終端処理部は受信したデータのフレーム先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する。
【００２２】
ＭＦＩ検出部は検出したＶＣ−３の先頭から固定位置にあるＨ４バイトに格納されたＭＦＩ値を検出する。ＭＦＩ同期管理部はＭＦＩ検出部で検出されたＭＦＩ値について、同期状態の管理を行う。位相調整部はバーチャルコンカチネーションを構成するすべてのＶＣ−３についてＭＦＩ同期管理部において同期が確立した時に、一番早く到着しているＶＣ−３（基準ＶＣ−３）を決定する。
【００２３】
書込み制御部は位相調整部において基準ＶＣ−３が決定されると、基準ＶＣ−３から位相調整メモリへの書込みを開始する。バーチャルコンカチネーションを構成する他のＶＣ−３については、基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３を受信する毎に書込みを開始する。上記のＭＦＩ値を持ったＶＣ−３の書込みが、バーチャルコンカチネーションを構成するすべてのＶＣ−３について完了した場合には、読出制御部に読出し許可信号を通知して読出しを開始する。
【００２４】
アドレス管理部は多重されたＶＣ−３毎に設けられた領域の先頭アドレス及び最終アドレスを管理する。再位相調整部は書込み制御部及び読出し制御部から位相調整メモリへ書込まれたＶＣ−３のＭＦＩ値情報及び位相調整メモリから読出されたＶＣ−３のＭＦＩ値情報を受信して、位相調整メモリ内に格納されているＶＣ−３のＭＦＩ値の管理を行う。
【００２５】
また、再位相調整部はＭＦＩ同期管理部からＭＦＩ同期はずれと、同期はずれが発生したＶＣ−３情報とを受信して該当するバーチャルコンカチネーションについて、管理されているＭＦＩ値を基に再度位相調整を行う。
【００２６】
再位相調整部において、位相調整メモリに格納されているＶＣ−３のＭＦＩ値を管理することによって、バーチャルコンカチネーションを構成するＶＣ−３にＭＦＩ同期アラームが発生した場合、位相調整用メモリに格納されているＶＣ−３のＭＦＩ値と同期はずれが発生したＶＣ−３で再検出されたＭＦＩ値とを用いて位相調整を行うことによって、高速な位相調整を行うことが可能となる。つまり、複数のＶＣ−３が多重された信号における複数のＶＣ−３チャネルで構成されるバーチャルコンカチネーションにおいて、ある経由する回線の断やＭＦＩ値のビットエラー等によってＭＦＩの同期が外れた場合に即座に位相調整を行い、回復することが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による位相調整回路の構成を示すブロック図である。図１において、本発明の一実施例による位相調整回路はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部１と、ＭＦＩ（Ｍｕｌｔｉ ＦｒａｍｅＩｎｄｉｃａｔｏｒ）検出部２と、ＭＦＩ同期管理部３と、位相調整部４と、書込み制御部５と、位相調整メモリ６と、アドレス管理部７と、再位相調整部８と、読出し制御部９とから構成されている。
【００２８】
ＳＤＨ終端処理部１はバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）を構成するＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３の時間的な並びを管理するためのＭＦＩ情報を検出するために、受信したデータからフレームの先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、そのポインタ情報から多重されたＶＣ−３の先頭を検出する。
【００２９】
ＭＦＩ検出部２は多重されたＶＣ−３の先頭情報を基に固定位置にあるＨ４バイトからＭＦＩ値を検出する。ＭＦＩ同期管理部３はＭＦＩ値の連続性を判定してＭＦＩの同期の管理、つまりＭＦＩ検出部２で検出されたＭＦＩ値について、同期状態の管理を行う。
【００３０】
位相調整部４は検出されたＭＦＩ値を基にバーチャルコンカチネーションを構成するＶＣ−３における基準ＶＣ−３を検出する。つまり、位相調整部４はバーチャルコンカチネーションを構成するすべてのＶＣ−３について、ＭＦＩ同期管理部３において同期が確立した時に、一番早く到着しているＶＣ−３（基準ＶＣ−３）を決定する。
【００３１】
書込み制御部５は基準ＶＣ−３を基に位相調整メモリ６への書込みを行う。つまり、書込制御部５は位相調整部４において基準ＶＣ−３が決定されると、基準ＶＣ−３から位相調整メモリ６への書込みを開始する。バーチャルコンカチネーションを構成する他のＶＣ−３については、基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３を受信する毎に書込みを開始する。上記のＭＦＩ値を持ったＶＣ−３の書込みが、バーチャルコンカチネーションを構成するすべてのＶＣ−３について完了した場合には、読出し制御部９に読出し許可信号を通知して読出しを開始する。
【００３２】
読出し制御部９は基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３の書込みがバーチャルコンカチネーションを構成するすべてのＶＣ−３において完了した場合に位相調整メモリ６からの読出しを行う。アドレス管理部７は多重されたＶＣ−３毎の領域に分割された位相調整メモリ６の先頭アドレス及び最終アドレスを管理する。
【００３３】
再位相調整部８は位相調整メモリ６に格納されているＶＣ−３のＭＦＩ値を管理してＭＦＩ同期管理部３から通知されるＭＦＩ同期はずれアラームによって位相調整を再度行う。つまり、再位相調整部８は位相調整メモリ６へ書込まれたＶＣ−３のＭＦＩ値情報を書込み制御部５から受信し、位相調整メモリ６から読出されたＶＣ−３のＭＦＩ値情報を読出し制御部９から受信し、位相調整メモリ６内に格納されているＶＣ−３のＭＦＩ値の管理を行う。また、再位相調整部８はＭＦＩ同期管理部３からＭＦＩ同期はずれと、同期はずれが発生したＶＣ−３情報とを受信して該当するバーチャルコンカチネーションについて、管理されているＭＦＩ値を基に再度位相調整を行う。
【００３４】
再位相調整部８において、位相調整メモリ６に格納されているＶＣ−３のＭＦＩ値を管理することによって、バーチャルコンカチネーションを構成するＶＣ−３にＭＦＩ同期アラームが発生した場合、位相調整メモリ６に格納されているＶＣ−３のＭＦＩ値と同期はずれが発生したＶＣ−３で再検出されたＭＦＩ値とを用いて位相調整を行うことで、高速な位相調整を行うことが可能となる。
【００３５】
図２は図１の再位相調整部８の構成を示すブロック図である。図２において、再位相調整部８は受信ＭＦＩ判定処理部８１と、書込完了フラグ更新処理部８２と、書込みＭＦＩ値管理メモリ８３と、書込みＭＦＩ値更新処理部８４とから構成されている。
【００３６】
受信ＭＦＩ判定処理部８１はＭＦＩ同期はずれアラームが発生したＶＣ−３について、ＭＦＩ値が再度検出された場合に、そのＭＦＩ値と書込みＭＦＩ値管理メモリ８３に管理されているＭＦＩ値とによって、同期はずれアラームが発生したバーチャルコンカチネーションについて、再度、基準ＶＣ−３を決定する。
【００３７】
書込みＭＦＩ値更新処理部８４は書込み制御部５及び読出し制御部９から通知される書込み／読出しＭＦＩ値と、同期はずれアラームの発生したＶＣ−３情報と、再度検出されたＭＦＩ値とから位相調整メモリ６に格納されているＭＦＩ値情報を更新する。書込完了フラグ更新処理部８２は位相調整メモリ６にデータが格納されたかどうかを管理する。
【００３８】
図３は図１に示す位相調整メモリ６においてＳＴＭ（ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅｒ Ｍｏｄｅ）−４８にＶＣ−３が多重されたデータを処理する場合の構成を示す図であり、図４は図２に示す書込みＭＦＩ値管理メモリ８３の構成を示す図である。
【００３９】
図５は図２に示す書込みＭＦＩ値管理メモリ８３の有効／無効を示すビットの一例を示す図であり、図６は本発明の一実施例による位相調整回路の動作を示すフローチャートである。これら図１〜図６を参照して本発明の一実施例による位相調整回路の動作について説明する。
【００４０】
ＳＤＨ終端処理部１は受信したデータのフレーム先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する。
【００４１】
ＭＦＩ検出部２はＶＣ−３の先頭から固定位置にあるＨ４バイトからＭＦＩ値の検出を行う。ＭＦＩ値は、図１５に示すように、８ビットのＨ４バイトに格納されている。Ｈ４バイトのｂｉｔ５〜ｂｉｔ８（ＭＦＩ１）はＳＤＨのフレーム単位に増加していき、１６フレームで一巡する。
【００４２】
（ｂｉｔ５，ｂｉｔ６，ｂｉｔ７，ｂｉｔ８）＝（０，０，０，０）の時、ＭＦＩ２のｂｉｔ１〜ｂｉｔ４がＨ４バイトのｂｉｔ１〜ｂｉｔ４に格納されており、（ｂｉｔ５，ｂｉｔ６，ｂｉｔ７，ｂｉｔ８）＝（０，０，０，１）の時、ＭＦＩ２のｂｉｔ５〜ｂｉｔ８がＨ４バイトのｂｉｔ１〜ｂｉｔ４に格納されている。
【００４３】
ＭＦＩ１（４ビット）とＭＦＩ２（８ビット）とからＭＦＩ値（１２ビット）が構成される。検出されたＭＦＩ値はｎ回の受信において連続性が確認された時に、ＭＦＩ同期状態となる（保護段数ｎ段）。
【００４４】
バーチャルコンカチネーションを構成するすべてのＶＣ−３において、ＭＦＩの同期状態が確立した場合、位相調整部４において一番早く到着しているＶＣ−３（基準ＶＣ−３）と、その時のＭＦＩ値とを決定する。基準ＶＣ−３が決定すると、書込み制御部５は基準ＶＣ−３から位相調整メモリ６への書込みを開始する。
【００４５】
書込み制御部５は基準ＶＣ−３以外のバーチャルコンカチネーションを構成するＶＣ−３は、上記の決定されたＭＦＩ値を持つＶＣ−３を受信した場合に、位相調整メモリ６への書込みを順次開始する。位相調整メモリ６への書込みを行った場合には、アドレス管理部７において管理されている最終アドレスを更新するとともに、再位相調整部８で管理されている書込みＭＦＩ値を更新する。
【００４６】
書込み制御部５はバーチャルコンカチネーションを構成するすべてのＶＣ−３について、位相調整メモリ６への書込みが完了した場合に、読出し制御部９へ読出し許可を通知する。読出し制御部９は読出し許可を受けて、位相調整メモリ６からの読出しを開始する。位相調整メモリ６からの読出しを行った場合には、アドレス管理部７において管理されている先頭アドレスを更新するとともに、再位相調整部８で管理されている書込みＭＦＩ値を更新する。
【００４７】
図３に、ＳＴＭ−４８にＶＣ−３が多重されたデータを処理する場合の位相調整メモリ６の構成例を示す。位相調整メモリ６はＶＣ−３ ＃１〜ＶＣ−３ ＃４８の４８の領域に分割され、各ＶＣ−３用の領域はＳＤＨフレーム単位に確保されている。ＭＦＩ値は０〜４０９５までであるため、格納できるフレーム数は４０９６の約数とする。例えば、６４フレーム分のバッファを持つようにすると、書込みが開始され、読出し制御部９で読出しが開始されない状況で６５フレーム以上のデータを受信すると、順次上書きされて行くことになる。
【００４８】
再位相調整部８で管理される書込みＭＦＩ値管理メモリは、図４に示すように、ＶＣ−３毎に有効／無効を示すビットと、先頭ＭＦＩ値と、最終ＭＦＩ値とが管理されている。最初の書込みが発生した場合には、まず有効／無効ビットを有効にして、先頭ＭＦＩ値と最終ＭＦＩ値とを書込みが発生したＭＦＩ値にする。次の書込みが発生した場合には、最終ＭＦＩ値を更新する。上記の上書きが発生する状況においては、先頭ＭＦＩ値と最終ＭＦＩ値との両方を更新することになる。
【００４９】
位相調整が完了して、正常に読出しが行われている時に、ＭＦＩ同期管理部３においてＭＦＩ同期はずれアラームが検出されると（図６ステップＳ１）、該当するＶＣ−３が属するバーチャルコンカチネーションの読出しを停止する（図６ステップＳ２）。但し、正常なＶＣ−３については、書込みが通常時と同様に継続される。
【００５０】
さらに、書込みＭＦＩ値更新処理部８４へアラームの発生したＶＣ−３情報が通知され、該当のＶＣ−３について書込みＭＦＩ値管理メモリ８３の有効／無効ビットを無効にし、アラームが発生したＶＣ−３が属するバーチャルコンカチネーションすべての書込み完了フラグを“０”に設定する（図６ステップＳ３）。以後、書込みＭＦＩ値更新処理部８４は書込みＭＦＩ値及び読出しＭＦＩ値を受信して書込みＭＦＩ値管理メモリ８３の更新処理を行う。
【００５１】
アラームが検出されたＶＣ−３において、再度、ＭＦＩ同期が確立された場合には（図６ステップＳ４）、検出されたＭＦＩ値が受信ＭＦＩ判定処理部８１へ通知され、タイマ（図示せず）が起動される（図６ステップＳ５，Ｓ６）。
【００５２】
受信ＭＦＩ判定処理部８１では２つの処理が並行して動作する。一つ目の処理は、アラームが検出されたＶＣ−３が再度検出されたＭＦＩ値について、バーチャルコンカチネーションを構成する他の正常なＶＣ−３の先頭ＭＦＩ値を書込みＭＦＩ値管理メモリ８３から読出して比較を行う処理である（図６ステップＳ７〜Ｓ９）。位相調整後の先頭ＭＦＩ値はすべて同一であるため、バーチャルコンカチネーションを構成するＶＣ−３の中で正常なもののから任意に選べばよい。
【００５３】
二つ目の処理は、アラームが検出されたＶＣ−３において、再度検出されたＭＦＩ値を保持しておき、他の正常なＶＣ−３においてＭＦＩ値のデータが位相調整メモリ６に書込まれたかどうかを判断する処理である（図６ステップＳ７，Ｓ８，Ｓ１２）。ＭＦＩ値のデータが位相調整メモリ６に書込まれた場合には、書込み完了フラグ更新処理部８２へ通知する。書込み完了フラグ更新処理部８２は書込み完了フラグの更新処理を行うとともに、再度検出されたＭＦＩ値を持ったＶＣ−３の書込みがバーチャルコンカチネーションを構成するすべてのＶＣ−３について完了したかどうかを、書込み完了フラグに“１”が設定されているかどうかで判定する。
【００５４】
これら二つの処理は同時に条件を満たすことはなく、条件を満たす場合には、どちらか一方である。また、どちらの処理でも、ある一定時間内に条件を満たすことがない場合には（図６ステップＳ８）、位相調整メモリ６において位相調整を行える範囲の位相差を超えていることになり、位相調整を行うことが不可能であることを示す位相調整アラームを発出する（図６ステップＳ１５）。
【００５５】
前者の処理で条件が満たされた場合、書込みＭＦＩ値管理メモリ８３のアラームの発生したＶＣ−３の先頭ＭＦＩ値を、正常なＶＣ−３の先頭ＭＦＩ値へと更新し、アドレス管理部７で管理される先頭アドレスを、アラームが発生したＶＣ−３を含むバーチャルコンカチネーションを構成するＶＣ−３について、先頭ＭＦＩ値を持つＶＣ−３が格納される先頭のアドレスに更新する。そして、タイマを停止して（図６ステップＳ１０）、先頭ＭＦＩ値が格納されている領域から位相調整メモリ６の読出しを開始する（図６ステップＳ１１）。
【００５６】
後者の処理で条件が満たされた場合、アラームが発生したＶＣ−３を含むバーチャルコンカチネーションを構成するＶＣ−３の先頭ＭＦＩ値を、アラームが発生して再度検出されたＭＦＩ値に更新し、アドレス管理部７で管理される先頭アドレスを、アラームが発生したＶＣ−３を含むバーチャルコンカチネーションを構成するＶＣ−３について、アラーム発生後に再度検出されたＭＦＩ値を持つＶＣ−３が格納される先頭のアドレスに更新する。そして、タイマを停止して（図６ステップＳ１３）、アラーム発生後に再度検出されたＭＦＩ値が格納されている領域から位相調整メモリ６の読出しを開始する（図６ステップＳ１４）。
【００５７】
図７は本発明の一実施例におけるＶＣ−３ ＃１〜ＶＣ−３ ＃３によってバーチャルコンカチネーションを構成する場合のＳＤＨフレーム受信時のＭＦＩ値の遷移を示す図であり、図８〜図１１は図２に示す書込みＭＦＩ値管理メモリ８３及び書込み完了フラグの状態を示す図である。これら図７〜図１１に示す具体例を用いて本実施例の動作について説明する。以下の説明では３フレーム目を受信した場合に、ＶＣ−３ ＃３のＭＦＩ同期はずれアラームを検出し、５フレーム目に再度ＭＦＩ値を検出するものと仮定する。
【００５８】
１フレーム目はすでに位相調整が完了し、位相調整メモリ６からの読出しが開始されていると仮定しているため、先頭ＭＦＩ値はすべて同一である。本実施例の説明では、先頭ＭＦＩ値を「２」と仮定する。また、書込み完了フラグもＶＣ−３ ＃１〜ＶＣ−３ ＃３まですべて“１”が設定されている。
【００５９】
１フレーム目ではＶＣ−３ ＃１〜ＶＣ−３ ＃３がＭＦＩ値「５」，「７」，「４」を受信するため，最終ＭＦＩ値をこれらの値に更新する。２フレーム目では位相調整メモリ６からの読出しが行われるため、先頭ＭＦＩ値の更新（「２」→「３」）が行われるとともに、最終ＭＦＩ値を受信したＭＦＩ値６，８，５に更新する。
【００６０】
３フレーム目ではＶＣ−３ ＃３においてＭＦＩ同期はずれアラームを検出するため、書込みＭＦＩ値管理メモリ８３のＶＣ−３ ＃３の有効／無効ビットを無効に設定する。ＶＣ−３ ＃１，ＶＣ−３ ＃２については、２フレーム目の処理と同等である。４フレーム目については、ＶＣ−３ ＃３においてＭＦＩ値が再検出されていないため、ＶＣ−３ ＃３に関連する処理は実行されない。ＶＣ−３ ＃１，ＶＣ−３ ＃２については、２フレーム目の処理と同様である（図８参照）。
【００６１】
５フレーム目のＶＣ−３ ＃３におけるＭＦＩの再検出した値が、「２」，「１０」，「１２」の３つ場合について説明する。再検出したＭＦＩ値が「２」である場合、ＶＣ−３ ＃３の有効／無効ビットを有効に設定し、受信したＭＦＩ値「２」を書込みＭＦＩ値管理メモリ８３の先頭／最終ＭＦＩ値に設定する。書込み完了フラグは、アラームを検出したＶＣ−３ ＃３を除いたＶＣ−３ ＃１，ＶＣ−３ ＃２に書込み完了を設定する。
【００６２】
以後、アラームを検出したＶＣ−３ ＃３について、ＭＦＩ値「３」の受信を監視する。このＭＦＩ値「３」は、正常なＶＣ−３ ＃１及びＶＣ−３ ＃２の先頭ＭＦＩ値であり、どちらか一方を選択して使用する。ＶＣ−３ ＃１及びＶＣ−３ ＃２の処理については２フレーム目と同様であるため、その説明を省略する。
【００６３】
６フレーム目はＶＣ−３ ＃３においてＭＦＩ値「３」を受信したため、最終ＭＦＩ値を「３」に更新し、ＶＣ−３ ＃３の書込み完了フラグに“１”を設定する。ＶＣ−３ ＃１〜ＶＣ−３ ＃３の書込み完了フラグがすべて“１”になったため、書込み完了信号を送出して位相調整メモリ６からの読出しを開始する。その時、読出しアドレスがＭＦＩ値「３」を持つＶＣ−３が格納されている領域を示すよう、アドレス管理部７へ通知し、ＶＣ−３ ＃１〜ＶＣ−３ ＃３の読出しアドレスの更新を行う。ＶＣ−３ ＃３の先頭ＭＦＩ値も「３」に更新する（図９参照）。
【００６４】
再検出したＭＦＩ値が「１０」である場合、ＶＣ−３ ＃３の有効／無効ビットを有効に設定し、受信したＭＦＩ値「１０」を書込みＭＦＩ値管理メモリ８３の先頭／最終ＭＦＩ値に設定する。ＶＣ−３ ＃２については、先頭ＭＦＩ値が「３」であり、最終ＭＦＩ値が「１１」であるため、ＭＦＩ値「１０」を受信していることになる。したがって、書込み完了フラグはＶＣ−３ ＃２及びＶＣ−３ ＃３に“１”をセットする。ＶＣ−３ ＃１及びＶＣ−３ ＃２の書込みＭＦＩ値管理メモリ８３の処理については２フレーム目を受信した場合と同様であるため、その説明を省略する。
【００６５】
６フレーム目を受信した場合、各ＶＣ−３について書込みＭＦＩ値管理メモリ８３の更新処理を行い、ＶＣ−３ ＃１においてＭＦＩ値「１０」を受信したため、書込み完了フラグに“１”を設定する。この時、ＶＣ−３ ＃１〜ＶＣ−３＃３について書込み完了フラグが設定されたため、書込み完了信号を送出して位相調整メモリ６からの読出しを開始する。
【００６６】
その時、読出しアドレスがＭＦＩ値「１０」を持つＶＣ−３が格納されている領域を示すよう、アドレス管理部７へ通知し、ＶＣ−３ ＃１〜ＶＣ−３ ＃３の読出アドレスの更新を行う。書込みＭＦＩ値管理メモリのＶＣ−３ ＃１及びＶＣ−３ ＃２の先頭ＭＦＩ値も「１０」に更新する（図１０参照）。
【００６７】
再検出したＭＦＩ値が「１２」である場合、ＶＣ−３ ＃３の有効／無効ビットを有効に設定し、受信したＭＦＩ値「１２」を書込みＭＦＩ値管理メモリ８３の先頭／最終ＭＦＩ値に設定する。ＶＣ−３ ＃１及びＶＣ−３ ＃２について、ＭＦＩ値「１２」を受信しているかどうかを確認すると、それぞれの先頭ＭＦＩ値と最終ＭＦＩ値とが（「３」，「９」）、（「３」，「１１」）であるため、書込み完了フラグはＶＣ−３ ＃３のみに設定を行う。
【００６８】
６フレーム目は書込みＭＦＩ値管理メモリ８３の更新処理のみを行う。７フレーム目はＶＣ−３ ＃２においてＭＦＩ値「１２」を受信したため、書込み完了フラグに設定を行う。ＶＣ−３ ＃１〜ＶＣ−３ ＃３のすべてに書込み完了フラグが設定されていないため、位相調整メモリ６からの読出しは開始しない。
【００６９】
８フレーム目はＶＣ−３＃１において、ＭＦＩ値「１２」を受信したため、書込み完了フラグを設定する。書込み完了フラグにすべて設定されたため、読出しアドレスがＭＦＩ値「１２」を持つＶＣ−３が格納されている領域を示すよう、アドレス管理部７へ通知し、ＶＣ−３ ＃１〜ＶＣ−３ ＃３の読出しアドレスの更新を行う。書込みＭＦＩ値管理メモリ８３のＶＣ−３ ＃１及びＶＣ−３ ＃２の先頭ＭＦＩ値も「１２」に更新する（図１１参照）。
【００７０】
本実施例ではＳＴＭ−４８にＶＣ−３が多重された形態について説明したが、これらに限定するものではなく、ＳＴＭ−４８はＳＴＭ−１２やＳＴＭ−３等に、ＶＣ−３はＶＣ−４等に置換えることができる。
【００７１】
このように、従来、バーチャルコンカチネーションを構成する、あるＶＣ−３でＭＦＩ同期アラームが検出された場合、ＭＦＩが再検出された時の各ＶＣ−３のＭＦＩ値を基に位相調整を開始していたのに対し、本実施例ではＭＦＩ同期アラームが検出されていない正常なＶＣ−３について、位相調整メモリ６に書込むとともに、位相調整メモリ６内部に書込まれたデータのＭＦＩ値を管理し、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うようにしているので、バーチャルコンカチネーションを構成する、あるＶＣ−３についてＭＦＩ同期アラームを検出した場合に、従来の技術と比較して、高速に位相調整を完了し、データの読出しを再開することができる。
【００７２】
図１２は本発明の他の実施例による位相調整回路の再位相調整部の構成を示すブロック図である。図１２において、本発明の他の実施例による再位相調整部１０はＭＦＩエラー検出部１０１と位相判定部１０２とを設けた以外は図２に示す本発明の一実施例による再位相調整部８と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の一実施例と同様である。
【００７３】
ＭＦＩエラー検出部１０１はＭＦＩ同期アラームを検出して再位相調整を行っている間に、他のＶＣ−３においてＭＦＩ同期アラームが発生したかどうかを検出する。位相判定部１０２は複数のＶＣ−３でアラームが発生した場合に、それらＶＣ−３の再検出されたＭＦＩ値を使用して、アラームが発生したＶＣ−３の中で一番早く到着しているＶＣ−３を決定する。
【００７４】
この図１２を参照して本発明の他の実施例による再位相調整部１０の動作について説明する。尚、ＭＦＩ同期はずれアラームを検出して、再度位相調整を行う処理は、上述した本発明の一実施例と同様であるため、その説明を省略する。
【００７５】
再度位相調整を行っている間に、別のＶＣ−３でＭＦＩ同期はずれアラームが検出された場合、ＭＦＩエラー検出部１０１はそれまでの位相調整処理を中断し、位相判定部１０２へ最初にＭＦＩ同期アラームが発生したＶＣ−３のＭＦＩ値と次にＭＦＩ同期アラームが発生したＶＣ−３のＭＦＩ値とを通知する。
【００７６】
位相判定部１０２では上記の二つのＭＦＩ値を参照して、どちらが早く到着しているかを判断する。例えば、ＶＣ−３ ＃１のＭＦＩ値がＡ、ＶＣ−３ ＃２のＭＦＩ値がＢとすると（Ａ＞Ｂ）、Ａ−Ｂ＜位相調整可能範囲であれば、ＶＣ−３ ＃１が早く到着していることになり、Ｂ＋４０９６−Ａ＜位相調整可能範囲であれば、ＶＣ−３ ＃２が早く到着していることになる。ＡとＢとが等しい場合には、同じタイミングで到着していることになる。上記の条件のどれにも当てはまらない場合には、位相調整可能な範囲でないため、位相調整エラーを発出して処理を終了する。
【００７７】
位相判定部１０２の処理の後は、ＭＦＩ同期はずれアラームが検出されたＶＣ−３について、正常なＶＣ−３の先頭ＭＦＩ値との比較処理（図６ステップＳ９）と、位相判定部１０２で判定された位相が早いＶＣ−３のＭＦＩ値と、それ以外のチャネル（ＣＨ）とが上記のＭＦＩ値を受信したかどうかを判定する処理（図６ステップＳ１２）とを並行して行う。
【００７８】
本実施例では、ＭＦＩ同期アラームを検出して再位相調整を行っている間に、他のＶＣ−３におけるＭＦＩ同期アラームの発生を監視しておき、アラームが検出された場合に位相調整処理を中断し、アラームの発生した複数のＶＣ−３についてどのＶＣ−３が早く到着しているかを判定して、位相調整処理を再開することによって、複数のＶＣ−３で位相同期アラームが発生した場合に位相調整を従来の技術と比較して高速に行うことができるという新たな効果が得られる。
【００７９】
【発明の効果】
以上説明したように本発明は、ＭＦＩ同期アラームが検出されていない正常なＶＣ−３について、位相調整メモリに書込むとともに、位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理し、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うことによって、高速に位相調整を完了してデータの読出しを再開することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による位相調整回路の構成を示すブロック図である。
【図２】図１の再位相調整部の構成を示すブロック図である。
【図３】図１に示す位相調整メモリにおいてＳＴＭ−４８にＶＣ−３が多重されたデータを処理する場合の構成を示す図である。
【図４】図２に示す書込みＭＦＩ値管理メモリの構成を示す図である。
【図５】図２に示す書込みＭＦＩ値管理メモリの有効／無効を示すビットの一例を示す図である。
【図６】本発明の一実施例による位相調整回路の動作を示すフローチャートである。
【図７】本発明の一実施例におけるＶＣ−３ ＃１〜ＶＣ−３ ＃３によってバーチャルコンカチネーションを構成する場合のＳＤＨフレーム受信時のＭＦＩ値の遷移を示す図である。
【図８】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図９】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図１０】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図１１】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図１２】本発明の他の実施例による位相調整回路の再位相調整部の構成を示すブロック図である。
【図１３】ＶＣ−３が４８チャネル多重されたＳＴＭ−４８のフレームフォーマットを示す図である。
【図１４】従来のバーチャルコンカチネーションの転送経路を示す図である。
【図１５】ＶＣ−３のパスオーバヘッドのフォーマットを示す図である。
【図１６】データ列を二つのＶＣ−３にマッピングして転送した場合の位相差を示す図である。
【図１７】データ列を二つのＶＣ−３にマッピングして転送した場合の位相差を示す図である。
【符号の説明】
１ ＳＤＨ終端処理部
２ ＭＦＩ検出部
３ ＭＦＩ同期管理部
４ 位相調整部
５ 書込み制御部
６ 位相調整メモリ
７ アドレス管理部
８，１０ 再位相調整部
９ 読出し制御部
８１ 受信ＭＦＩ判定処理部
８２ 書込完了フラグ更新処理部
８３ 書込みＭＦＩ値管理メモリ
８４ 書込みＭＦＩ値更新処理部
１０１ ＭＦＩエラー検出部
１０２ 位相判定部
【発明の属する技術分野】
本発明は位相調整回路及びそれに用いる位相調整方法に関し、特に複数のＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３が多重された信号において、複数のＶＣ−３チャネルで構成されるバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）において、ある経由する回線の断やＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値のビットエラー等によってＭＦＩの同期が外れた場合の位相調整に関する。
【０００２】
【従来の技術】
上記のＶＣ−３が４８チャネル多重されたＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）−４８のフレームフォーマットを図１３に示す。ＳＴＭ−４８フレームは、監視制御系のデータを転送するためのセクションオーバヘッド１１０と多重されたＶＣ−３の先頭を示すポインタ情報を格納するための領域１１１とペイロード１１４とから構成されている。
【０００３】
ペイロード１１４には、ＶＣ−３（１１２−１〜１１２−４８）が４８チャネル多重され、各ＶＣ−３（１１２−１〜１１２−４８）については監視制御系のデータを転送するためのパスオーバヘッド１１５が設けられている。
【０００４】
複数のＶＣ−３（１１２−１〜１１２−４８）を１つのデータ転送領域として確保するものとして、バーチャルコンカチネーションがＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ）のＧ．７０７／Ｇ．７８３にて標準化されている。
【０００５】
例えば、２つのＶＣ−３をバーチャルコンカチネーションとして扱い、図１４におけるノード２１からノード２６に転送する場合について考える。個々のＶＣ−３は経路２０１と経路２０２とを用いて転送される場合がある。その時、経由するノード２２，２３，２４の装置内遅延や経路長差による遅延によって、それぞれのＶＣ−３を受信するノード２６においては位相差が生じることになる。そのため、バーチャルコンカチネーションを終端するところでこの位相差を吸収する仕組みが必要となる。
【０００６】
バーチャルコンカチネーションでは、上記の位相差を検出して処理を行うための仕組みとして、図１５に示す各ＶＣ−３のパスオーバヘッドのＨ４バイトに各ＶＣ−３の順序関係を示す番号であるＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）を格納している。
【０００７】
図１６を用いてデータ列を二つのＶＣ−３にマッピングして転送した場合の位相差について説明する。データ列をＶＣ−３ ＃１とＶＣ−３ ＃２とを用いて転送する場合、ＶＣ−３ ＃１に１バイト目を、ＶＣ−３ ＃２に２バイト目を、というようにバイト毎に交互にマッピングを行う。
【０００８】
順序関係を示すＭＦＩ値については、同一のＳＤＨ（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームのＶＣ−３については、同一のＭＦＩ値を割り振るようにする。ＭＦＩ値はＳＤＨフレーム毎に１ずつ増加していき、４０９５（１２ビットのＭＦＩの最大値）で０に戻る。
【０００９】
これらＶＣ−３はＳＤＨ網において、別経路を用いて転送されることがあるため、途中の遅延等によって、ノード２６においてＳＤＨフレーム内のＶＣ−３のＭＦＩ値が異なる場合がある。図１６では同一のＳＤＨフレーム内にＭＦＩが０と４０９５（最大値）とのものが存在している場合について示している。
【００１０】
この例では、ＶＣ−３ ＃１とＶＣ−３ ＃２との間に１フレーム分の位相差があることになる。このままの状態でそれぞれのＶＣ−３から１バイトずつデータを取り出して復元したとしても、元のデータ列に戻すことができない。したがって、図１７に示すように、位相が早い（ＶＣ−３ ＃１）ものについてはメモリ等を使用して待たせておき、位相を揃えてからデータ列を復元する必要がある。
【００１１】
バーチャルコンカチネーションを用いたデータ伝送を行う場合、データ列を復元する側において位相調整を行う仕組みが必要となる。バーチャルコンカチネーションを構成するＶＣ−３はＳＤＨ網内では個別の経路を使用することがある。
【００１２】
例えば、図１４における経路２０１，２０２を使用していた場合に、ノード２２とノード２３との間のリンク断やノード２２の装置障害等によって、経路が切替わり、ＭＦＩ値の連続性が失われる場合（ＭＦＩ同期はずれ）がある。この場合、そのまま処理を続けると正常なデータを復元できなくなるため、位相が早いＶＣ−３を検出して再度位相調整を行う必要がある。
【００１３】
ＭＦＩ値の連続性が失われた場合の位相調整を行う方法について、ＶＣ−３ ＃１〜ＶＣ−３ ＃３でバーチャルコンカチネーションが構成される場合を例に説明する。ＶＣ−３ ＃２のＭＦＩ値の連続性が失われたとすると、ＶＣ−３ ＃２についてＭＦＩ値の検出を行う。検出されたＭＦＩ値と、ＶＣ−３ ＃１及びＶＣ−３ ＃３のＭＦＩ値から、一番早く到着しているＶＣ−３の判定を行う。
【００１４】
検出されたＭＦＩ値がＶＣ−３ ＃１，ＶＣ−３ ＃２，ＶＣ−３ ＃３について、それぞれ“３”，“２”，“５”であった場合、ＶＣ−３ ＃３が一番早く到着していることになり、ＶＣ−３ ＃３については位相調整メモリへの書込みを開始する。残りのＶＣ−３ ＃１，ＶＣ−３ ＃２については、ＭＦＩ値“５”の受信を検出する。ＶＣ−３ ＃１，ＶＣ−３ ＃２それぞれにおいてＭＦＩ値“５”を受信した場合には、位相調整メモリからの読出しを開始する。
【００１５】
【発明が解決しようとする課題】
しかしながら、上述した従来の位相調整方法では、ＶＣ−３ ＃２のＭＦＩ値の連続性が失われた場合にも、ＶＣ−３ ＃１，ＶＣ−３ ＃３では正常なＭＦＩ値を持ったデータを受信しており、そのＭＦＩ値を使用することなく、ＶＣ−３ ＃２の再度検出したＭＦＩ値を使用して位相調整を行うため、ＭＦＩ値の連続性が失われて、再度位相調整を行う時に位相調整が完了するまでに遅延が発生するという問題がある。
【００１６】
そこで、本発明の目的は上記の問題点を解消し、高速に位相調整を完了してデータの読出しを再開することができる位相調整回路及びそれに用いる位相調整方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明による位相調整回路は、バーチャルコンカチネーションによって複数のバーチャルコンテナで１つの帯域を提供するような入力データにおいて、前記複数のバーチャルコンテナにおいてその時間的な並びを管理するためのＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整回路であって、ＭＦＩ同期アラームが検出されていない正常なバーチャルコンテナについて位相調整メモリに書込む手段と、前記位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理する手段と、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行う手段とを備えている。
とを備えている。
【００１８】
本発明による位相調整方法は、バーチャルコンカチネーションによって複数のバーチャルコンテナで１つの帯域を提供するような入力データにおいて、前記複数のバーチャルコンテナにおいてその時間的な並びを管理するためのＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、ＭＦＩ同期アラームが検出されていない正常なバーチャルコンテナについて位相調整メモリに書込み、前記位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理するとともに、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うようにしている。
【００１９】
すなわち、本発明の位相調整回路は、バーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）によって複数のＶＣ（ＶｉｒｔｕａｌＣｏｎｔａｉｎｅｒ）−３またはＶＣ−４で１つの帯域を提供するような入力データにおいて、バーチャルコンカチネーションを構成するあるＶＣ−３においてＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合（ＭＦＩ同期はずれ）に、高速に位相調整を行うことを特徴としている。
【００２０】
より具体的に説明すると、本発明の位相調整回路は、バーチャルコンカチネーションを構成するＶＣ−３の時間的な並びを管理するためのＭＦＩ（ＭｕｌｔｉＦｒａｍｅ Ｉｎｄｉｃａｔｏｒ）情報を検出するために、受信したデータからフレームの先頭を検出し、ポインタ情報から多重されたＶＣ−３の先頭を検出するＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部と、多重されたＶＣ−３の先頭情報から固定位置にあるＨ４バイトからＭＦＩ値を検出するＭＦＩ検出部と、ＭＦＩ値の連続性を判定してＭＦＩの同期を管理するＭＦＩ同期管理部と、検出されたＭＦＩ値を基にバーチャルコンカチネーションを構成するＶＣ−３における基準ＶＣ−３を検出する位相調整部と、基準ＶＣ−３を基に位相調整メモリへの書込みを行う書込み制御部と、基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３の書込みがバーチャルコンカチネーションを構成するすべてのＶＣ−３において完了した場合に位相調整メモリからの読出しを行う読出し制御部と、多重されたＶＣ−３毎の領域に分割された位相調整メモリの先頭アドレス及び最終アドレスを管理するアドレス管理部と、位相調整メモリに格納されているＶＣ−３のＭＦＩ値を管理してＭＦＩ同期管理部から通知されるＭＦＩ同期はずれアラームによって位相調整を再度行う再位相調整部とを有している。
【００２１】
上記の構成において、ＳＤＨ終端処理部は受信したデータのフレーム先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する。
【００２２】
ＭＦＩ検出部は検出したＶＣ−３の先頭から固定位置にあるＨ４バイトに格納されたＭＦＩ値を検出する。ＭＦＩ同期管理部はＭＦＩ検出部で検出されたＭＦＩ値について、同期状態の管理を行う。位相調整部はバーチャルコンカチネーションを構成するすべてのＶＣ−３についてＭＦＩ同期管理部において同期が確立した時に、一番早く到着しているＶＣ−３（基準ＶＣ−３）を決定する。
【００２３】
書込み制御部は位相調整部において基準ＶＣ−３が決定されると、基準ＶＣ−３から位相調整メモリへの書込みを開始する。バーチャルコンカチネーションを構成する他のＶＣ−３については、基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３を受信する毎に書込みを開始する。上記のＭＦＩ値を持ったＶＣ−３の書込みが、バーチャルコンカチネーションを構成するすべてのＶＣ−３について完了した場合には、読出制御部に読出し許可信号を通知して読出しを開始する。
【００２４】
アドレス管理部は多重されたＶＣ−３毎に設けられた領域の先頭アドレス及び最終アドレスを管理する。再位相調整部は書込み制御部及び読出し制御部から位相調整メモリへ書込まれたＶＣ−３のＭＦＩ値情報及び位相調整メモリから読出されたＶＣ−３のＭＦＩ値情報を受信して、位相調整メモリ内に格納されているＶＣ−３のＭＦＩ値の管理を行う。
【００２５】
また、再位相調整部はＭＦＩ同期管理部からＭＦＩ同期はずれと、同期はずれが発生したＶＣ−３情報とを受信して該当するバーチャルコンカチネーションについて、管理されているＭＦＩ値を基に再度位相調整を行う。
【００２６】
再位相調整部において、位相調整メモリに格納されているＶＣ−３のＭＦＩ値を管理することによって、バーチャルコンカチネーションを構成するＶＣ−３にＭＦＩ同期アラームが発生した場合、位相調整用メモリに格納されているＶＣ−３のＭＦＩ値と同期はずれが発生したＶＣ−３で再検出されたＭＦＩ値とを用いて位相調整を行うことによって、高速な位相調整を行うことが可能となる。つまり、複数のＶＣ−３が多重された信号における複数のＶＣ−３チャネルで構成されるバーチャルコンカチネーションにおいて、ある経由する回線の断やＭＦＩ値のビットエラー等によってＭＦＩの同期が外れた場合に即座に位相調整を行い、回復することが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による位相調整回路の構成を示すブロック図である。図１において、本発明の一実施例による位相調整回路はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）終端処理部１と、ＭＦＩ（Ｍｕｌｔｉ ＦｒａｍｅＩｎｄｉｃａｔｏｒ）検出部２と、ＭＦＩ同期管理部３と、位相調整部４と、書込み制御部５と、位相調整メモリ６と、アドレス管理部７と、再位相調整部８と、読出し制御部９とから構成されている。
【００２８】
ＳＤＨ終端処理部１はバーチャルコンカチネーション（Ｖｉｒｔｕａｌ Ｃｏｎｃａｔｅｎａｔｉｏｎ）を構成するＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３の時間的な並びを管理するためのＭＦＩ情報を検出するために、受信したデータからフレームの先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、そのポインタ情報から多重されたＶＣ−３の先頭を検出する。
【００２９】
ＭＦＩ検出部２は多重されたＶＣ−３の先頭情報を基に固定位置にあるＨ４バイトからＭＦＩ値を検出する。ＭＦＩ同期管理部３はＭＦＩ値の連続性を判定してＭＦＩの同期の管理、つまりＭＦＩ検出部２で検出されたＭＦＩ値について、同期状態の管理を行う。
【００３０】
位相調整部４は検出されたＭＦＩ値を基にバーチャルコンカチネーションを構成するＶＣ−３における基準ＶＣ−３を検出する。つまり、位相調整部４はバーチャルコンカチネーションを構成するすべてのＶＣ−３について、ＭＦＩ同期管理部３において同期が確立した時に、一番早く到着しているＶＣ−３（基準ＶＣ−３）を決定する。
【００３１】
書込み制御部５は基準ＶＣ−３を基に位相調整メモリ６への書込みを行う。つまり、書込制御部５は位相調整部４において基準ＶＣ−３が決定されると、基準ＶＣ−３から位相調整メモリ６への書込みを開始する。バーチャルコンカチネーションを構成する他のＶＣ−３については、基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３を受信する毎に書込みを開始する。上記のＭＦＩ値を持ったＶＣ−３の書込みが、バーチャルコンカチネーションを構成するすべてのＶＣ−３について完了した場合には、読出し制御部９に読出し許可信号を通知して読出しを開始する。
【００３２】
読出し制御部９は基準ＶＣ−３を決定したＭＦＩ値と同じＭＦＩ値を持つＶＣ−３の書込みがバーチャルコンカチネーションを構成するすべてのＶＣ−３において完了した場合に位相調整メモリ６からの読出しを行う。アドレス管理部７は多重されたＶＣ−３毎の領域に分割された位相調整メモリ６の先頭アドレス及び最終アドレスを管理する。
【００３３】
再位相調整部８は位相調整メモリ６に格納されているＶＣ−３のＭＦＩ値を管理してＭＦＩ同期管理部３から通知されるＭＦＩ同期はずれアラームによって位相調整を再度行う。つまり、再位相調整部８は位相調整メモリ６へ書込まれたＶＣ−３のＭＦＩ値情報を書込み制御部５から受信し、位相調整メモリ６から読出されたＶＣ−３のＭＦＩ値情報を読出し制御部９から受信し、位相調整メモリ６内に格納されているＶＣ−３のＭＦＩ値の管理を行う。また、再位相調整部８はＭＦＩ同期管理部３からＭＦＩ同期はずれと、同期はずれが発生したＶＣ−３情報とを受信して該当するバーチャルコンカチネーションについて、管理されているＭＦＩ値を基に再度位相調整を行う。
【００３４】
再位相調整部８において、位相調整メモリ６に格納されているＶＣ−３のＭＦＩ値を管理することによって、バーチャルコンカチネーションを構成するＶＣ−３にＭＦＩ同期アラームが発生した場合、位相調整メモリ６に格納されているＶＣ−３のＭＦＩ値と同期はずれが発生したＶＣ−３で再検出されたＭＦＩ値とを用いて位相調整を行うことで、高速な位相調整を行うことが可能となる。
【００３５】
図２は図１の再位相調整部８の構成を示すブロック図である。図２において、再位相調整部８は受信ＭＦＩ判定処理部８１と、書込完了フラグ更新処理部８２と、書込みＭＦＩ値管理メモリ８３と、書込みＭＦＩ値更新処理部８４とから構成されている。
【００３６】
受信ＭＦＩ判定処理部８１はＭＦＩ同期はずれアラームが発生したＶＣ−３について、ＭＦＩ値が再度検出された場合に、そのＭＦＩ値と書込みＭＦＩ値管理メモリ８３に管理されているＭＦＩ値とによって、同期はずれアラームが発生したバーチャルコンカチネーションについて、再度、基準ＶＣ−３を決定する。
【００３７】
書込みＭＦＩ値更新処理部８４は書込み制御部５及び読出し制御部９から通知される書込み／読出しＭＦＩ値と、同期はずれアラームの発生したＶＣ−３情報と、再度検出されたＭＦＩ値とから位相調整メモリ６に格納されているＭＦＩ値情報を更新する。書込完了フラグ更新処理部８２は位相調整メモリ６にデータが格納されたかどうかを管理する。
【００３８】
図３は図１に示す位相調整メモリ６においてＳＴＭ（ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅｒ Ｍｏｄｅ）−４８にＶＣ−３が多重されたデータを処理する場合の構成を示す図であり、図４は図２に示す書込みＭＦＩ値管理メモリ８３の構成を示す図である。
【００３９】
図５は図２に示す書込みＭＦＩ値管理メモリ８３の有効／無効を示すビットの一例を示す図であり、図６は本発明の一実施例による位相調整回路の動作を示すフローチャートである。これら図１〜図６を参照して本発明の一実施例による位相調整回路の動作について説明する。
【００４０】
ＳＤＨ終端処理部１は受信したデータのフレーム先頭位置を検出し、フレーム先頭位置情報から多重されたＶＣ−３の先頭位置を示すポインタを検出し、多重されたＶＣ−３の先頭を検出する。
【００４１】
ＭＦＩ検出部２はＶＣ−３の先頭から固定位置にあるＨ４バイトからＭＦＩ値の検出を行う。ＭＦＩ値は、図１５に示すように、８ビットのＨ４バイトに格納されている。Ｈ４バイトのｂｉｔ５〜ｂｉｔ８（ＭＦＩ１）はＳＤＨのフレーム単位に増加していき、１６フレームで一巡する。
【００４２】
（ｂｉｔ５，ｂｉｔ６，ｂｉｔ７，ｂｉｔ８）＝（０，０，０，０）の時、ＭＦＩ２のｂｉｔ１〜ｂｉｔ４がＨ４バイトのｂｉｔ１〜ｂｉｔ４に格納されており、（ｂｉｔ５，ｂｉｔ６，ｂｉｔ７，ｂｉｔ８）＝（０，０，０，１）の時、ＭＦＩ２のｂｉｔ５〜ｂｉｔ８がＨ４バイトのｂｉｔ１〜ｂｉｔ４に格納されている。
【００４３】
ＭＦＩ１（４ビット）とＭＦＩ２（８ビット）とからＭＦＩ値（１２ビット）が構成される。検出されたＭＦＩ値はｎ回の受信において連続性が確認された時に、ＭＦＩ同期状態となる（保護段数ｎ段）。
【００４４】
バーチャルコンカチネーションを構成するすべてのＶＣ−３において、ＭＦＩの同期状態が確立した場合、位相調整部４において一番早く到着しているＶＣ−３（基準ＶＣ−３）と、その時のＭＦＩ値とを決定する。基準ＶＣ−３が決定すると、書込み制御部５は基準ＶＣ−３から位相調整メモリ６への書込みを開始する。
【００４５】
書込み制御部５は基準ＶＣ−３以外のバーチャルコンカチネーションを構成するＶＣ−３は、上記の決定されたＭＦＩ値を持つＶＣ−３を受信した場合に、位相調整メモリ６への書込みを順次開始する。位相調整メモリ６への書込みを行った場合には、アドレス管理部７において管理されている最終アドレスを更新するとともに、再位相調整部８で管理されている書込みＭＦＩ値を更新する。
【００４６】
書込み制御部５はバーチャルコンカチネーションを構成するすべてのＶＣ−３について、位相調整メモリ６への書込みが完了した場合に、読出し制御部９へ読出し許可を通知する。読出し制御部９は読出し許可を受けて、位相調整メモリ６からの読出しを開始する。位相調整メモリ６からの読出しを行った場合には、アドレス管理部７において管理されている先頭アドレスを更新するとともに、再位相調整部８で管理されている書込みＭＦＩ値を更新する。
【００４７】
図３に、ＳＴＭ−４８にＶＣ−３が多重されたデータを処理する場合の位相調整メモリ６の構成例を示す。位相調整メモリ６はＶＣ−３ ＃１〜ＶＣ−３ ＃４８の４８の領域に分割され、各ＶＣ−３用の領域はＳＤＨフレーム単位に確保されている。ＭＦＩ値は０〜４０９５までであるため、格納できるフレーム数は４０９６の約数とする。例えば、６４フレーム分のバッファを持つようにすると、書込みが開始され、読出し制御部９で読出しが開始されない状況で６５フレーム以上のデータを受信すると、順次上書きされて行くことになる。
【００４８】
再位相調整部８で管理される書込みＭＦＩ値管理メモリは、図４に示すように、ＶＣ−３毎に有効／無効を示すビットと、先頭ＭＦＩ値と、最終ＭＦＩ値とが管理されている。最初の書込みが発生した場合には、まず有効／無効ビットを有効にして、先頭ＭＦＩ値と最終ＭＦＩ値とを書込みが発生したＭＦＩ値にする。次の書込みが発生した場合には、最終ＭＦＩ値を更新する。上記の上書きが発生する状況においては、先頭ＭＦＩ値と最終ＭＦＩ値との両方を更新することになる。
【００４９】
位相調整が完了して、正常に読出しが行われている時に、ＭＦＩ同期管理部３においてＭＦＩ同期はずれアラームが検出されると（図６ステップＳ１）、該当するＶＣ−３が属するバーチャルコンカチネーションの読出しを停止する（図６ステップＳ２）。但し、正常なＶＣ−３については、書込みが通常時と同様に継続される。
【００５０】
さらに、書込みＭＦＩ値更新処理部８４へアラームの発生したＶＣ−３情報が通知され、該当のＶＣ−３について書込みＭＦＩ値管理メモリ８３の有効／無効ビットを無効にし、アラームが発生したＶＣ−３が属するバーチャルコンカチネーションすべての書込み完了フラグを“０”に設定する（図６ステップＳ３）。以後、書込みＭＦＩ値更新処理部８４は書込みＭＦＩ値及び読出しＭＦＩ値を受信して書込みＭＦＩ値管理メモリ８３の更新処理を行う。
【００５１】
アラームが検出されたＶＣ−３において、再度、ＭＦＩ同期が確立された場合には（図６ステップＳ４）、検出されたＭＦＩ値が受信ＭＦＩ判定処理部８１へ通知され、タイマ（図示せず）が起動される（図６ステップＳ５，Ｓ６）。
【００５２】
受信ＭＦＩ判定処理部８１では２つの処理が並行して動作する。一つ目の処理は、アラームが検出されたＶＣ−３が再度検出されたＭＦＩ値について、バーチャルコンカチネーションを構成する他の正常なＶＣ−３の先頭ＭＦＩ値を書込みＭＦＩ値管理メモリ８３から読出して比較を行う処理である（図６ステップＳ７〜Ｓ９）。位相調整後の先頭ＭＦＩ値はすべて同一であるため、バーチャルコンカチネーションを構成するＶＣ−３の中で正常なもののから任意に選べばよい。
【００５３】
二つ目の処理は、アラームが検出されたＶＣ−３において、再度検出されたＭＦＩ値を保持しておき、他の正常なＶＣ−３においてＭＦＩ値のデータが位相調整メモリ６に書込まれたかどうかを判断する処理である（図６ステップＳ７，Ｓ８，Ｓ１２）。ＭＦＩ値のデータが位相調整メモリ６に書込まれた場合には、書込み完了フラグ更新処理部８２へ通知する。書込み完了フラグ更新処理部８２は書込み完了フラグの更新処理を行うとともに、再度検出されたＭＦＩ値を持ったＶＣ−３の書込みがバーチャルコンカチネーションを構成するすべてのＶＣ−３について完了したかどうかを、書込み完了フラグに“１”が設定されているかどうかで判定する。
【００５４】
これら二つの処理は同時に条件を満たすことはなく、条件を満たす場合には、どちらか一方である。また、どちらの処理でも、ある一定時間内に条件を満たすことがない場合には（図６ステップＳ８）、位相調整メモリ６において位相調整を行える範囲の位相差を超えていることになり、位相調整を行うことが不可能であることを示す位相調整アラームを発出する（図６ステップＳ１５）。
【００５５】
前者の処理で条件が満たされた場合、書込みＭＦＩ値管理メモリ８３のアラームの発生したＶＣ−３の先頭ＭＦＩ値を、正常なＶＣ−３の先頭ＭＦＩ値へと更新し、アドレス管理部７で管理される先頭アドレスを、アラームが発生したＶＣ−３を含むバーチャルコンカチネーションを構成するＶＣ−３について、先頭ＭＦＩ値を持つＶＣ−３が格納される先頭のアドレスに更新する。そして、タイマを停止して（図６ステップＳ１０）、先頭ＭＦＩ値が格納されている領域から位相調整メモリ６の読出しを開始する（図６ステップＳ１１）。
【００５６】
後者の処理で条件が満たされた場合、アラームが発生したＶＣ−３を含むバーチャルコンカチネーションを構成するＶＣ−３の先頭ＭＦＩ値を、アラームが発生して再度検出されたＭＦＩ値に更新し、アドレス管理部７で管理される先頭アドレスを、アラームが発生したＶＣ−３を含むバーチャルコンカチネーションを構成するＶＣ−３について、アラーム発生後に再度検出されたＭＦＩ値を持つＶＣ−３が格納される先頭のアドレスに更新する。そして、タイマを停止して（図６ステップＳ１３）、アラーム発生後に再度検出されたＭＦＩ値が格納されている領域から位相調整メモリ６の読出しを開始する（図６ステップＳ１４）。
【００５７】
図７は本発明の一実施例におけるＶＣ−３ ＃１〜ＶＣ−３ ＃３によってバーチャルコンカチネーションを構成する場合のＳＤＨフレーム受信時のＭＦＩ値の遷移を示す図であり、図８〜図１１は図２に示す書込みＭＦＩ値管理メモリ８３及び書込み完了フラグの状態を示す図である。これら図７〜図１１に示す具体例を用いて本実施例の動作について説明する。以下の説明では３フレーム目を受信した場合に、ＶＣ−３ ＃３のＭＦＩ同期はずれアラームを検出し、５フレーム目に再度ＭＦＩ値を検出するものと仮定する。
【００５８】
１フレーム目はすでに位相調整が完了し、位相調整メモリ６からの読出しが開始されていると仮定しているため、先頭ＭＦＩ値はすべて同一である。本実施例の説明では、先頭ＭＦＩ値を「２」と仮定する。また、書込み完了フラグもＶＣ−３ ＃１〜ＶＣ−３ ＃３まですべて“１”が設定されている。
【００５９】
１フレーム目ではＶＣ−３ ＃１〜ＶＣ−３ ＃３がＭＦＩ値「５」，「７」，「４」を受信するため，最終ＭＦＩ値をこれらの値に更新する。２フレーム目では位相調整メモリ６からの読出しが行われるため、先頭ＭＦＩ値の更新（「２」→「３」）が行われるとともに、最終ＭＦＩ値を受信したＭＦＩ値６，８，５に更新する。
【００６０】
３フレーム目ではＶＣ−３ ＃３においてＭＦＩ同期はずれアラームを検出するため、書込みＭＦＩ値管理メモリ８３のＶＣ−３ ＃３の有効／無効ビットを無効に設定する。ＶＣ−３ ＃１，ＶＣ−３ ＃２については、２フレーム目の処理と同等である。４フレーム目については、ＶＣ−３ ＃３においてＭＦＩ値が再検出されていないため、ＶＣ−３ ＃３に関連する処理は実行されない。ＶＣ−３ ＃１，ＶＣ−３ ＃２については、２フレーム目の処理と同様である（図８参照）。
【００６１】
５フレーム目のＶＣ−３ ＃３におけるＭＦＩの再検出した値が、「２」，「１０」，「１２」の３つ場合について説明する。再検出したＭＦＩ値が「２」である場合、ＶＣ−３ ＃３の有効／無効ビットを有効に設定し、受信したＭＦＩ値「２」を書込みＭＦＩ値管理メモリ８３の先頭／最終ＭＦＩ値に設定する。書込み完了フラグは、アラームを検出したＶＣ−３ ＃３を除いたＶＣ−３ ＃１，ＶＣ−３ ＃２に書込み完了を設定する。
【００６２】
以後、アラームを検出したＶＣ−３ ＃３について、ＭＦＩ値「３」の受信を監視する。このＭＦＩ値「３」は、正常なＶＣ−３ ＃１及びＶＣ−３ ＃２の先頭ＭＦＩ値であり、どちらか一方を選択して使用する。ＶＣ−３ ＃１及びＶＣ−３ ＃２の処理については２フレーム目と同様であるため、その説明を省略する。
【００６３】
６フレーム目はＶＣ−３ ＃３においてＭＦＩ値「３」を受信したため、最終ＭＦＩ値を「３」に更新し、ＶＣ−３ ＃３の書込み完了フラグに“１”を設定する。ＶＣ−３ ＃１〜ＶＣ−３ ＃３の書込み完了フラグがすべて“１”になったため、書込み完了信号を送出して位相調整メモリ６からの読出しを開始する。その時、読出しアドレスがＭＦＩ値「３」を持つＶＣ−３が格納されている領域を示すよう、アドレス管理部７へ通知し、ＶＣ−３ ＃１〜ＶＣ−３ ＃３の読出しアドレスの更新を行う。ＶＣ−３ ＃３の先頭ＭＦＩ値も「３」に更新する（図９参照）。
【００６４】
再検出したＭＦＩ値が「１０」である場合、ＶＣ−３ ＃３の有効／無効ビットを有効に設定し、受信したＭＦＩ値「１０」を書込みＭＦＩ値管理メモリ８３の先頭／最終ＭＦＩ値に設定する。ＶＣ−３ ＃２については、先頭ＭＦＩ値が「３」であり、最終ＭＦＩ値が「１１」であるため、ＭＦＩ値「１０」を受信していることになる。したがって、書込み完了フラグはＶＣ−３ ＃２及びＶＣ−３ ＃３に“１”をセットする。ＶＣ−３ ＃１及びＶＣ−３ ＃２の書込みＭＦＩ値管理メモリ８３の処理については２フレーム目を受信した場合と同様であるため、その説明を省略する。
【００６５】
６フレーム目を受信した場合、各ＶＣ−３について書込みＭＦＩ値管理メモリ８３の更新処理を行い、ＶＣ−３ ＃１においてＭＦＩ値「１０」を受信したため、書込み完了フラグに“１”を設定する。この時、ＶＣ−３ ＃１〜ＶＣ−３＃３について書込み完了フラグが設定されたため、書込み完了信号を送出して位相調整メモリ６からの読出しを開始する。
【００６６】
その時、読出しアドレスがＭＦＩ値「１０」を持つＶＣ−３が格納されている領域を示すよう、アドレス管理部７へ通知し、ＶＣ−３ ＃１〜ＶＣ−３ ＃３の読出アドレスの更新を行う。書込みＭＦＩ値管理メモリのＶＣ−３ ＃１及びＶＣ−３ ＃２の先頭ＭＦＩ値も「１０」に更新する（図１０参照）。
【００６７】
再検出したＭＦＩ値が「１２」である場合、ＶＣ−３ ＃３の有効／無効ビットを有効に設定し、受信したＭＦＩ値「１２」を書込みＭＦＩ値管理メモリ８３の先頭／最終ＭＦＩ値に設定する。ＶＣ−３ ＃１及びＶＣ−３ ＃２について、ＭＦＩ値「１２」を受信しているかどうかを確認すると、それぞれの先頭ＭＦＩ値と最終ＭＦＩ値とが（「３」，「９」）、（「３」，「１１」）であるため、書込み完了フラグはＶＣ−３ ＃３のみに設定を行う。
【００６８】
６フレーム目は書込みＭＦＩ値管理メモリ８３の更新処理のみを行う。７フレーム目はＶＣ−３ ＃２においてＭＦＩ値「１２」を受信したため、書込み完了フラグに設定を行う。ＶＣ−３ ＃１〜ＶＣ−３ ＃３のすべてに書込み完了フラグが設定されていないため、位相調整メモリ６からの読出しは開始しない。
【００６９】
８フレーム目はＶＣ−３＃１において、ＭＦＩ値「１２」を受信したため、書込み完了フラグを設定する。書込み完了フラグにすべて設定されたため、読出しアドレスがＭＦＩ値「１２」を持つＶＣ−３が格納されている領域を示すよう、アドレス管理部７へ通知し、ＶＣ−３ ＃１〜ＶＣ−３ ＃３の読出しアドレスの更新を行う。書込みＭＦＩ値管理メモリ８３のＶＣ−３ ＃１及びＶＣ−３ ＃２の先頭ＭＦＩ値も「１２」に更新する（図１１参照）。
【００７０】
本実施例ではＳＴＭ−４８にＶＣ−３が多重された形態について説明したが、これらに限定するものではなく、ＳＴＭ−４８はＳＴＭ−１２やＳＴＭ−３等に、ＶＣ−３はＶＣ−４等に置換えることができる。
【００７１】
このように、従来、バーチャルコンカチネーションを構成する、あるＶＣ−３でＭＦＩ同期アラームが検出された場合、ＭＦＩが再検出された時の各ＶＣ−３のＭＦＩ値を基に位相調整を開始していたのに対し、本実施例ではＭＦＩ同期アラームが検出されていない正常なＶＣ−３について、位相調整メモリ６に書込むとともに、位相調整メモリ６内部に書込まれたデータのＭＦＩ値を管理し、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うようにしているので、バーチャルコンカチネーションを構成する、あるＶＣ−３についてＭＦＩ同期アラームを検出した場合に、従来の技術と比較して、高速に位相調整を完了し、データの読出しを再開することができる。
【００７２】
図１２は本発明の他の実施例による位相調整回路の再位相調整部の構成を示すブロック図である。図１２において、本発明の他の実施例による再位相調整部１０はＭＦＩエラー検出部１０１と位相判定部１０２とを設けた以外は図２に示す本発明の一実施例による再位相調整部８と同様の構成となっており、同一構成要素には同一符号を付してある。また、同一構成要素の動作は本発明の一実施例と同様である。
【００７３】
ＭＦＩエラー検出部１０１はＭＦＩ同期アラームを検出して再位相調整を行っている間に、他のＶＣ−３においてＭＦＩ同期アラームが発生したかどうかを検出する。位相判定部１０２は複数のＶＣ−３でアラームが発生した場合に、それらＶＣ−３の再検出されたＭＦＩ値を使用して、アラームが発生したＶＣ−３の中で一番早く到着しているＶＣ−３を決定する。
【００７４】
この図１２を参照して本発明の他の実施例による再位相調整部１０の動作について説明する。尚、ＭＦＩ同期はずれアラームを検出して、再度位相調整を行う処理は、上述した本発明の一実施例と同様であるため、その説明を省略する。
【００７５】
再度位相調整を行っている間に、別のＶＣ−３でＭＦＩ同期はずれアラームが検出された場合、ＭＦＩエラー検出部１０１はそれまでの位相調整処理を中断し、位相判定部１０２へ最初にＭＦＩ同期アラームが発生したＶＣ−３のＭＦＩ値と次にＭＦＩ同期アラームが発生したＶＣ−３のＭＦＩ値とを通知する。
【００７６】
位相判定部１０２では上記の二つのＭＦＩ値を参照して、どちらが早く到着しているかを判断する。例えば、ＶＣ−３ ＃１のＭＦＩ値がＡ、ＶＣ−３ ＃２のＭＦＩ値がＢとすると（Ａ＞Ｂ）、Ａ−Ｂ＜位相調整可能範囲であれば、ＶＣ−３ ＃１が早く到着していることになり、Ｂ＋４０９６−Ａ＜位相調整可能範囲であれば、ＶＣ−３ ＃２が早く到着していることになる。ＡとＢとが等しい場合には、同じタイミングで到着していることになる。上記の条件のどれにも当てはまらない場合には、位相調整可能な範囲でないため、位相調整エラーを発出して処理を終了する。
【００７７】
位相判定部１０２の処理の後は、ＭＦＩ同期はずれアラームが検出されたＶＣ−３について、正常なＶＣ−３の先頭ＭＦＩ値との比較処理（図６ステップＳ９）と、位相判定部１０２で判定された位相が早いＶＣ−３のＭＦＩ値と、それ以外のチャネル（ＣＨ）とが上記のＭＦＩ値を受信したかどうかを判定する処理（図６ステップＳ１２）とを並行して行う。
【００７８】
本実施例では、ＭＦＩ同期アラームを検出して再位相調整を行っている間に、他のＶＣ−３におけるＭＦＩ同期アラームの発生を監視しておき、アラームが検出された場合に位相調整処理を中断し、アラームの発生した複数のＶＣ−３についてどのＶＣ−３が早く到着しているかを判定して、位相調整処理を再開することによって、複数のＶＣ−３で位相同期アラームが発生した場合に位相調整を従来の技術と比較して高速に行うことができるという新たな効果が得られる。
【００７９】
【発明の効果】
以上説明したように本発明は、ＭＦＩ同期アラームが検出されていない正常なＶＣ−３について、位相調整メモリに書込むとともに、位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理し、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うことによって、高速に位相調整を完了してデータの読出しを再開することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による位相調整回路の構成を示すブロック図である。
【図２】図１の再位相調整部の構成を示すブロック図である。
【図３】図１に示す位相調整メモリにおいてＳＴＭ−４８にＶＣ−３が多重されたデータを処理する場合の構成を示す図である。
【図４】図２に示す書込みＭＦＩ値管理メモリの構成を示す図である。
【図５】図２に示す書込みＭＦＩ値管理メモリの有効／無効を示すビットの一例を示す図である。
【図６】本発明の一実施例による位相調整回路の動作を示すフローチャートである。
【図７】本発明の一実施例におけるＶＣ−３ ＃１〜ＶＣ−３ ＃３によってバーチャルコンカチネーションを構成する場合のＳＤＨフレーム受信時のＭＦＩ値の遷移を示す図である。
【図８】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図９】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図１０】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図１１】図２に示す書込みＭＦＩ値管理メモリ及び書込み完了フラグの状態を示す図である。
【図１２】本発明の他の実施例による位相調整回路の再位相調整部の構成を示すブロック図である。
【図１３】ＶＣ−３が４８チャネル多重されたＳＴＭ−４８のフレームフォーマットを示す図である。
【図１４】従来のバーチャルコンカチネーションの転送経路を示す図である。
【図１５】ＶＣ−３のパスオーバヘッドのフォーマットを示す図である。
【図１６】データ列を二つのＶＣ−３にマッピングして転送した場合の位相差を示す図である。
【図１７】データ列を二つのＶＣ−３にマッピングして転送した場合の位相差を示す図である。
【符号の説明】
１ ＳＤＨ終端処理部
２ ＭＦＩ検出部
３ ＭＦＩ同期管理部
４ 位相調整部
５ 書込み制御部
６ 位相調整メモリ
７ アドレス管理部
８，１０ 再位相調整部
９ 読出し制御部
８１ 受信ＭＦＩ判定処理部
８２ 書込完了フラグ更新処理部
８３ 書込みＭＦＩ値管理メモリ
８４ 書込みＭＦＩ値更新処理部
１０１ ＭＦＩエラー検出部
１０２ 位相判定部
Claims (6)
- バーチャルコンカチネーションによって複数のバーチャルコンテナで１つの帯域を提供するような入力データにおいて、前記複数のバーチャルコンテナにおいてその時間的な並びを管理するためのＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整回路であって、ＭＦＩ同期アラームが検出されていない正常なバーチャルコンテナについて位相調整メモリに書込む手段と、前記位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理する手段と、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行う手段とを有することを特徴とする位相調整回路。
- 前記ＭＦＩ同期アラームを検出して再位相調整を行っている間に他のバーチャルコンテナにおける前記ＭＦＩ同期アラームの発生を監視する手段と、前記ＭＦＩ同期アラームが検出された時に前記位相調整処理を中断しかつ前記ＭＦＩ同期アラームの発生した複数のバーチャルコンテナについてどのバーチャルコンテナが早く到着しているかを判定して位相調整処理を再開する手段とを含むことを特徴とする請求項１記載の位相調整回路。
- 前記バーチャルコンテナは、ＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３及びＶＣ−４のいずれかであることを特徴とする請求項１または請求項２記載の位相調整回路。
- バーチャルコンカチネーションによって複数のバーチャルコンテナで１つの帯域を提供するような入力データにおいて、前記複数のバーチャルコンテナにおいてその時間的な並びを管理するためのＭＦＩ（Ｍｕｌｔｉ Ｆｒａｍｅ Ｉｎｄｉｃａｔｏｒ）値の連続性が失われた場合に位相調整を行う位相調整方法であって、ＭＦＩ同期アラームが検出されていない正常なバーチャルコンテナについて位相調整メモリに書込み、前記位相調整メモリ内部に書込まれたデータのＭＦＩ値を管理するとともに、再検出されたＭＦＩ値と管理しているＭＦＩ値とを用いて位相調整を行うようにしたことを特徴とする位相調整方法。
- 前記ＭＦＩ同期アラームを検出して再位相調整を行っている間に他のバーチャルコンテナにおける前記ＭＦＩ同期アラームの発生を監視し、前記ＭＦＩ同期アラームが検出された時に前記位相調整処理を中断しかつ前記ＭＦＩ同期アラームの発生した複数のバーチャルコンテナについてどのバーチャルコンテナが早く到着しているかを判定して位相調整処理を再開するようにしたことを特徴とする請求項４記載の位相調整方法。
- 前記バーチャルコンテナは、ＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３及びＶＣ−４のいずれかであることを特徴とする請求項４または請求項５記載の位相調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385427A JP3654241B2 (ja) | 2001-12-19 | 2001-12-19 | 位相調整回路及びそれに用いる位相調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001385427A JP3654241B2 (ja) | 2001-12-19 | 2001-12-19 | 位相調整回路及びそれに用いる位相調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188844A JP2003188844A (ja) | 2003-07-04 |
| JP3654241B2 true JP3654241B2 (ja) | 2005-06-02 |
Family
ID=27594845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001385427A Expired - Fee Related JP3654241B2 (ja) | 2001-12-19 | 2001-12-19 | 位相調整回路及びそれに用いる位相調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3654241B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4168701B2 (ja) | 2002-08-21 | 2008-10-22 | 日本電気株式会社 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
-
2001
- 2001-12-19 JP JP2001385427A patent/JP3654241B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188844A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7346081B2 (en) | Traffic handling in a protected synchronous communication network | |
| RU2635263C2 (ru) | Способ резервирования для сетей связи | |
| US9025467B2 (en) | Hitless protection for traffic received from 1+1 protecting line cards in high-speed switching systems | |
| US7031252B1 (en) | Reflector communications channel for automatic protection switching | |
| US7457390B2 (en) | Timeshared jitter attenuator in multi-channel mapping applications | |
| JPWO2002056513A1 (ja) | パスエラー監視方法及びその装置 | |
| US7428249B2 (en) | Pointer processing and path BIP-8 computation for large concatenated payloads | |
| US7489710B2 (en) | Stall need detection and associated stall mechanism for delay compensation in virtual concatenation applications | |
| JP4168701B2 (ja) | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム | |
| JP3654241B2 (ja) | 位相調整回路及びそれに用いる位相調整方法 | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| WO2004105274A1 (fr) | Appareil de reprise de compensation de retard de concatenation virtuelle | |
| US20030112463A1 (en) | Path control method, a transmitter circuit, and a receiver circuit | |
| JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
| US7075951B1 (en) | Method and apparatus for the operation of a storage unit in a network element | |
| JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| JP3920261B2 (ja) | フレーム同期装置および光送受信器 | |
| CN1996807B (zh) | 一种实现无损伤虚级联延时补偿的方法 | |
| JP3067369B2 (ja) | セル配列同期機能を有するａｔｍ通信装置 | |
| JP3089519B2 (ja) | 衛星通信方式 | |
| US20050111370A1 (en) | Method and system for replacing lost or delayed data in sonet/sdh emulation protocols | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP2690627B2 (ja) | 非同期データ伝送方式 | |
| JPH0879214A (ja) | 無瞬断切替方法 | |
| US6870829B1 (en) | Message signalling in a synchronous transmission apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |