JP3649064B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3649064B2 JP3649064B2 JP31924299A JP31924299A JP3649064B2 JP 3649064 B2 JP3649064 B2 JP 3649064B2 JP 31924299 A JP31924299 A JP 31924299A JP 31924299 A JP31924299 A JP 31924299A JP 3649064 B2 JP3649064 B2 JP 3649064B2
- Authority
- JP
- Japan
- Prior art keywords
- support member
- semiconductor element
- electrode
- semiconductor device
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の外囲を封止し、特に周辺外部端子下面を露出させる片面封止を行った半導体装置およびその製造方法に関するものであり、特に半導体素子の高周波化および積層による高集積化対応を具現化した半導体装置および製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器は携帯化が加速し、それに従い半導体パッケージに対する薄型化、小型化の要望はもとより、高周波化および高集積化に対応したパッケージ構造を求める動きが顕著になってきた。
【０００３】
従来の半導体装置は、薄型化および小型化に注力する傾向が強く、その中でＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と呼ばれるパッケージが広く用いられた。以下、そのＱＦＰを例として従来の半導体装置について説明する。
【０００４】
ＱＦＰは、外観四角のパッケージであり、各側面に一定ピッチでガルウィング状のリード端子が配置された構造である。従来のＱＦＰの断面図を図１２に示す。
【０００５】
図１２に示すようにＱＦＰは、リードフレームのダイパッド１上に半導体素子２が熱硬化する導電性接着剤３を用いて搭載され、その半導体素子２の電極とリードフレームの外部端子であるアウターリード４と繋がっているインナーリード５とが金属細線６により電気的に接続されている。そして、ダイパッド１、半導体素子２、金属細線６およびインナーリード５を含む外囲領域を封止樹脂７によりフルモールドされ、外部端子を構成するアウターリード４は成形されて封止樹脂７から突出した構成となっている。
【０００６】
またＱＦＰの製造方法は図１２を参照して説明すると、リードフレームのダイパッド１上に半導体素子２を搭載する工程と、外部端子を構成するアウターリード４に繋がっているインナーリード５と半導体素子１の電極とを金属細線６により電気的に接続する工程と、ダイパッド１とその外囲領域を封止樹脂７によりフルモールドする工程と、封止樹脂７から突出したアウターリード４をガルウィング状に成形し、リードフレームから分離する工程とから構成されるものである。そして実装面積の縮小化を図るため外部端子の狭ピッチ化、外部端子の細線化を行っている。
【０００７】
しかしながら、外部端子ピッチが０．３［ｍｍ］以下になると半田ペーストがマスクに残留するなどの問題があり、現行の実装技術では量産が困難であることが判明している。そこで更なる実装面積の縮小および薄型化を実現したのがＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）である。以下、そのＱＦＮについて説明する。
【０００８】
ＱＦＮは片面封止技術を実現させることにより、超薄型化および小面積化を図ることが可能となった。図１３はＱＦＮを示す図であり、図１３（ａ）は断面図であり、図１３（ｂ）は１／２領域の底面図を示している。なお、図１３（ａ）は図１３（ｂ）のＡ−Ａ１箇所の断面を示している。
【０００９】
図１３に示すようにＱＦＮは、リードフレームのＰＳＤ（Ｐｏｉｎｔ Ｓｕｐｏｒｔ Ｄｉｅｐａｄ）構造を有するダイパッド８上に熱硬化性の導電性接着剤３を介して半導体素子２が搭載されている。なお、ＰＳＤ構造とは半導体素子を数点で支持し、封止樹脂と半導体素子の密着性を良好とし、実装時の耐パッケージクラック性を向上させ、出荷からセット基板への実装期間を長期化することを目的とするものである。そして半導体素子２の電極とリードフレームのインナーリード９の上面とが金属細線６により電気的に接続され、ダイパッド８とその外囲を封止樹脂７により片面モールドされ、パッケージ底面にはインナーリード９の底面および外方側面が露出して外部端子１０を構成しているものである。
【００１０】
そしてＱＦＮの製造方法は、リードフレームのＰＳＤ構造を有するダイパッド８上に半導体素子２を搭載する工程と、その半導体素子２の電極とインナーリード９とを金属細線６により電気的に接続する工程と、ダイパッド８、半導体素子２、金属細線６を含む領域を封止樹脂７により片面モールドする工程と、インナーリード９を切断し、パッケージ単体にする工程とから構成されるものである。
【００１１】
このようにＱＦＮは、ＱＦＰでは封止樹脂７から突出する外部端子１０をパッケージ裏面と略同一面上に露出させ、封止樹脂７の厚み（パッケージ厚）を薄くしたことが大きな特徴であり、パッケージ厚０．８［ｍｍ］以下という超薄型かつ小型化を実現したパッケージである。
【００１２】
【発明が解決しようとする課題】
しかしながら前記従来のＱＦＮ型の半導体装置では、高周波半導体素子を搭載すると、半導体素子の電極と外部端子とはワイヤーボンド（金属細線）により接続するため、金属細線長が長いもので４［ｍｍ］となり、配線遅延が顕著化し、外部端子間は狭ピッチとなり端子間容量の影響も大きく、高周波半導体素子の特性が十分に発揮できないという課題がある。また、外部端子が周囲に配列されているため、外部端子数の限界が小面積化を考慮すると少ピンとなり、半導体素子個別での搭載となるため、高集積化対応への課題が挙げられる。
【００１３】
本発明は、前記従来の課題を解決するもので、高周波半導体素子への対応、および高集積化を実現し、従来設備の併用を可能にした半導体装置およびその製造方法を提供することを目的とする。
【００１７】
本発明の半導体装置の製造方法は、第１の半導体素子の電極パッド上に突起電極を形成する工程と、前記第１の半導体素子の電極パッドと対応した接続電極を有し、前記接続電極と引き回し配線により接続され、前記接続電極を備えた面内に配置された電極を有し、前記電極は前記電極を備えた面と反対の面に導通されて外部端子を構成している支持部材を用意する工程と、前記支持部材の前記接続電極を備えた面に対して絶縁シートを載置した後、前記支持部材に前記第１の半導体素子を搭載し、前記支持部材の接続電極と前記第１の半導体素子の突起電極とを接続する工程と、前記第１の半導体素子の前記突起電極を備えた面と反対の面に接着剤を塗布する工程と、前記接着剤を介して前記第１の半導体素子の前記突起電極を備えた面と反対の面に第２の半導体素子を回路形成面と反対の面側で接着して搭載する工程と、インナーリードを有し、前記支持部材を配置できる開口領域を有したフレーム部材を用意し、前記フレーム部材の開口領域に前記支持部材を配置し、前記第２の半導体素子の電極パッドと前記フレーム部材のインナーリードとを金属細線により電気的に接続する工程と、前記支持部材の前記外部端子を備えた面および、前記インナーリードの底面と外方側面とを露出させ、前記支持部材、前記第１の半導体素子、前記第２の半導体素子および前記金属細線領域、前記インナーリードを封止樹脂により封止する工程とよりなる半導体装置の製造方法である。
【００１８】
具体的には、支持部材の接続電極を備えた面に対して絶縁シートを載置した後、前記支持部材に第１の半導体素子を搭載し、前記支持部材の前記接続電極と前記第１の半導体素子の突起電極とを接続する工程では、前記突起電極により前記絶縁シートを貫通させ、前記支持部材の前記接続電極と接続させ、前記突起電極間に前記絶縁シートを入り込ませる半導体装置の製造方法である。
【００１９】
また、インナーリードを有し、支持部材を配置できる開口領域を有したフレーム部材を用意し、前記フレーム部材の開口領域に前記支持部材を配置し、前記第２の半導体素子の電極パッドと前記フレーム部材のインナーリードとを金属細線により電気的に接続する工程では、前記支持部材を前記フレーム部材の開口領域に配置する際、前記支持部材が載置される箇所に前記支持部材を吸着する真空吸着空孔と、弾性を有する耐熱性物質とが設けられたヒータープレートを用い、前記ヒータープレートの前記耐熱性物質上に前記支持部材を吸着固定した状態で配置する半導体装置の製造方法である。
【００２０】
前記のような構成により本発明の半導体装置は、放熱効果はもとより、半導体素子の電極と外部端子までの距離が最短化され配線遅延が低減されるとともに、高周波化および多ピンを有する半導体素子の搭載でき、多ピン半導体素子の電極間隔を実装基板の端子間隔に拡大することが可能なパッケージ構造である。さらにパッケージングで高集積化が可能となり、半導体素子の電極と外部端子との接続技術も従来のワイヤーボンド技術を用いることができ、汎用性に優れたものである。
【００２１】
また、支持部材と半導体素子の搭載手段には、半導体素子の搭載時に、その半導体素子に形成されたバンプ電極が、挟まれた絶縁シートを貫通して支持部材の接続電極に到達するとともに、半導体素子に加えられる荷重で接合するといった方法を用いているので、各突起電極高さの均一化処理が不必要になる。また突起電極間の狭ピッチ化に関係なく、絶縁シートが各突起電極間に入り込むため、突起電極間の電流リークを防止することができる。さらに半導体装置の製造方法においては、その製造設備であるヒータープレートに高弾性耐熱物質を用いることにより、半導体素子の金属細線の接続時にその半導体素子に加わる衝撃を大きく緩和し、半導体素子ダメージによるクラック等の抑制効果がある。
【００２２】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法について、その一実施形態を図面を参照しながら説明する。
【００２３】
まず本実施形態の半導体装置について説明する。図１は本実施形態の半導体装置を示す図であり、図１（ａ）は断面図であり、図１（ｂ）は略１／２領域の底面図である。なお、図１（ａ）は図１（ｂ）のＢ−Ｂ１箇所の断面を示す。
【００２４】
図１に示すように本実施形態の半導体装置は、電極および配線を有した支持部材１１上に第１の半導体素子１２がバンプ電極１３により、絶縁樹脂または絶縁シート１４を介してフェースダウンで搭載され、その第１の半導体素子１２の裏面に第２の半導体素子１５が接着剤１６により搭載され、チップ−オン−チップの積層構造を有しているものである。そして第２の半導体素子１５の表面の電極とインナーリード１７とが金属細線１８により電気的に接続され、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させて封止樹脂１９により片面封止された構造を有している。そして底面図に示すように、インナーリード１７の封止樹脂１９から略同一面に露出した部分は外側の外部端子２０を構成し、また支持部材１１の底面には内側の外部端子２１を有して、外部端子２１が２列のグリッド状に配置され、外部端子２０と外部端子２１とでパッケージ底面にエリア状に外部端子を配置しているものである。
【００２５】
また、本実施形態の半導体装置において、支持部材１１は電極および配線を有したダイパッド機能を有する部材であり、上面の半導体素子の電極と接続した電極を配線により引き回して、グリッド状に配置し、その底面に外部端子として配置しているものである。図２に本実施形態で用いる支持部材を示す。図２（ａ）は平面図であり、図２（ｂ）は底面図である。
【００２６】
図２に示すように本実施形態の支持部材１１は、その表面にフェースダウンで搭載される半導体素子の電極パッドと対応した接続電極２２を有し、その電極２２と引き回し配線２３により接続され、エリア配置された電極２４を有しているものである。そして表面の電極２４は支持部材内部のビアで底面に導通されて外部端子２１を構成しているものである。また支持部材１１は基板実装の信頼性のために電気的接続を有さないダミー端子２５を有している。
【００２７】
支持部材１１の材料としては、例えばシリコン、樹脂を用いる。また、支持部材１１の材料にシリコンを用いると、ウェハー形状にすることによりバックグラインダー設備を用い、一定厚さの支持部材を多数同時に精度よく形成することが可能になる。さらにシリコンによる支持部材１１の場合、外部端子２１および引き回し配線２３の形成には、従来の拡散設備を用いることができるため、微細配線化かつ設備有効利用に大きく貢献することができる。またこの支持部材１１には、高周波特性、多ピンの半導体素子を搭載することが可能となり、その半導体素子の特性を十分に伝達できる機能を有する。ダミー端子２５は、電気的接続機能を持たず、実装後の安定性を向上させる目的がある。しかし、支持部材の標準化面で実際に必要な端子数以上に外部端子２１を付設し、採用範囲を拡大することも可能である。このとき、余剰外部端子２１がダミー端子２５の機能を担うことになる。
【００２８】
また支持部材１１としては、通常のリードフレームのダイパッドに対して、その表面に電極および引き回し配線、底面に表面の電極と導通した外部端子を形成したものを用いてもよい。
【００２９】
以上、本実施形態の半導体装置は、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極２２を有し、その接続電極２２と引き回し配線２３により接続され、エリア配置された電極２４を有し、その電極２４は内部ビアで底面に導通されて外部端子２１を構成している支持部材１１と、その支持部材１１上に第１の半導体素子１２がその表面に設けたバンプ電極１３により、絶縁材を介して接続電極２２にフェースダウンで搭載され、第１の半導体素子１２の裏面に第２の半導体素子１５が接着剤１６により積層搭載され、第２の半導体素子１５の表面の電極とインナーリード１７とが金属細線１８により電気的に接続され、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させて封止樹脂１９により片面封止された構造を有しており、インナーリード１７の封止樹脂１９から略同一面に露出した部分は外部端子２０を構成し、また支持部材１１の底面は外部端子２１を有して、外部端子２１が２列のグリッド状にエリア配置されているものである。さらに支持部材１１が露出しているため、搭載した半導体素子から発せられた熱を効率よく放熱させることもできる。
【００３０】
また本実施形態においては、半導体素子の電極と外部端子との接続を金属端子により行うため、高周波領域特性を有する半導体素子の性能を十分に発揮でき、支持部材１１の外部端子２１を格子状に配列していることから、多ピン半導体素子の搭載を可能とし、同時に外部端子間の端子容量を低減できる。
【００３１】
次に本実施形態の半導体装置の製造方法について、図面を参照しながら説明する。図３〜図１０は本実施形態の半導体装置の製造方法を示す図である。
【００３２】
まず図３に示すように、第１の半導体素子１２の電極パッド上に突起電極としてバンプ電極１３を形成する。このバンプ形成方法としては、電解めっき、スタッドバンプボンディング法を用いる。またバンプ電極１３の形状として先端を鋭角にすることにより、後工程の支持部材の絶縁シートを貫通することが容易となる。またバンプ電極１３の材料としては金（Ａｕ）を用いる。
【００３３】
次に図４に示すように、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極を有し、その接続電極と引き回し配線により接続され、その平面内でエリア配置された電極を有し、その電極は内部ビアで底面に導通されて外部端子を構成している支持部材１１を用意し、その支持部材１１の上面に対して絶縁シート１４を載置した後、電極にバンプ電極１３を形成した第１の半導体素子１２をフェースダウンで搭載し、支持部材１１の接続電極と第１の半導体素子１２のバンプ電極１３とを接続する。この時、バンプ電極１３により絶縁シート１４を貫通して、支持部材１１の接続電極と接続させるものである。
【００３４】
次に図５に示すように、前工程で搭載した第１の半導体素子１２の回路面の反対面（裏面）に接着剤１６を塗布する。この接着剤１６は例えば熱硬化特性を有するものを用い、搭載する半導体素子に応じて導電性、非導電性のいずれかを用いる。
【００３５】
次に図６に示すように、塗布した接着剤１６を介して第１の半導体素子１２上に第２の半導体素子１５をその底面側で搭載する。すなわち、第２の半導体素子１５の電極パッド面を上にして搭載する。また、第２の半導体素子１５の搭載には従来設備、工法を取り入れられコストアップ抑制に効果がある。
【００３６】
次に図７に示すように、第２の半導体素子１５の電極パッドとフレーム部材のインナーリード１７とを金属細線１８により電気的に接続する。この工程では、図８に示すようなインナーリード１７を有し、支持部材を配置できる開口領域を有したフレーム部材２６を用いる。図８はフレーム部材２６の略１／２領域の平面図である。そして、フレーム部材２６の開口領域に半導体素子を搭載した支持部材を設置し、金（Ａｕ）線等の金属細線で接続するものである。すなわち、インナーリード１７を有し、支持部材１１を配置できる開口領域を有したフレーム部材２６を用意し、そのフレーム部材２６の開口領域に第１の半導体素子，第２の半導体素子が搭載された支持部材１１を配置し、第２の半導体素子の電極パッドとフレーム部材２６のインナーリード１７とを金属細線１８により電気的に接続するものである。
【００３７】
技術的には従来のワイヤーボンド技術を用いることが可能である。また設備としては、ワイヤーボンド設備に、半導体素子を搭載した支持部材をピックアップし、ワイヤーボンド領域に精度よく搬送する機能を加える。さらに半導体素子を搭載した支持部材をヒータープレート２７に搭載する際、大きなダメージを与えないようにするために、図９に示すような支持部材の搭載箇所に耐熱性ゴム等の衝撃を吸収する弾力性に優れた耐熱性物質２８を埋め込む。図９において２９は支持部材を真空で吸着するための真空吸着空孔である。なお図９はフレーム部材と半導体素子を搭載した支持部材との金属細線接続で用いるヒータープレートを示す図であり、図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）のＣ−Ｃ１箇所の断面図である。
【００３８】
本実施形態の複数の半導体素子が搭載された支持部材１１とフレーム部材２６とを位置合わせして、配置し、金属細線で接続する工程では、支持部材１１をフレーム部材２６の開口領域に配置する際、支持部材１１が載置される箇所に支持部材１１の底面を吸着する真空吸着空孔２９と、弾性を有する耐熱性物質２８とが設けられたヒータープレート２７を用い、そのヒータープレート２７の耐熱性物質２８上に支持部材１１を吸着固定した状態で配置、接続するものである。これにより、金属細線で接続する際の支持部材１１の上の半導体素子に印加されるダメージを低減できるものである。
【００３９】
次に図１０に示すように、支持部材１１、第１の半導体素子１２，第２の半導体素子１５および金属細線１８領域、インナーリード１７の外囲を封止樹脂１９により封止する。この場合、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させた片面封止を行う。また一般的に封止プロセスは、トランスファーモールドで行われるが、本実施形態では製造コスト、歩留り等を考慮した封止プロセスを選択する。
【００４０】
以上のような工程により、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極を有し、その接続電極と引き回し配線により接続され、その平面内でエリア配置された電極を有し、その電極は内部ビアで底面に導通されて外部端子を構成している支持部材と、その支持部材１１上にその表面に設けたバンプ電極１３により、絶縁シート１４を介して接続電極にフェースダウンで搭載された第１の半導体素子１２と、第１の半導体素子１２の裏面に積層搭載された第２の半導体素子１５と、第２の半導体素子１５の表面の電極パッドとインナーリード１７とを接続した金属細線１８と、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させて外囲を封止した封止樹脂１９とよりなり、インナーリード１７の封止樹脂１９から露出した部分と支持部材１１の底面に配列した外部端子とでエリア状の外部端子を構成している半導体装置を得るものである。
【００４１】
次に本発明の半導体装置の別の実施形態について図面を参照しながら説明する。図１１は本実施形態の半導体装置を示す断面図である。
【００４２】
図１１に示すように、本実施形態の半導体装置は、図１に示したタイプの半導体装置と基本構成は同様であるが、支持部材の断面形状が異なるものである。
【００４３】
本実施形態の半導体装置は、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極を有し、その接続電極と引き回し配線により接続され、その平面内でエリア配置された電極を有し、その電極は内部ビアで底面に導通されて外部端子を構成している支持部材３０と、その支持部材３０上にその表面に設けたバンプ電極１３により、絶縁シート１４を介して接続電極にフェースダウンで搭載された第１の半導体素子１２と、第１の半導体素子１２の裏面に積層搭載された第２の半導体素子１５と、第２の半導体素子１５の表面の電極パッドとインナーリード１７とを接続した金属細線１８と、支持部材３０の底面、インナーリード１７の底面と外方側面を露出させて外囲を封止した封止樹脂１９とよりなり、インナーリード１７の封止樹脂１９から露出した外部端子２０と、支持部材３０の底面に配列した外部端子とでエリア状の外部端子を構成している半導体装置である。そして支持部材３０の断面形状において上部に薄肉部３１を有しており、封止樹脂１９の密着性を向上させる構造を有している。
【００４４】
以上のように本実施形態の半導体装置は、ダイパッド機能を有する支持部材に外部端子、引き回し配線および半導体素子の電極パッドと接続する接続電極を付設することにより、高周波化半導体素子および多ピンを有する半導体素子を、小実装面積を確保しながら実現できる。さらに、半導体素子を積層できるため、実装での高集積化を可能にする。
【００４５】
また本実施形態の半導体装置の製造方法においては、支持部材に半導体素子を搭載するとき、半導体素子に形成した突起電極であるバンプ電極が絶縁シートを貫通して接続するため、絶縁シートはバンプ電極間に隙間なく入り込み、電流リークおよび端子容量を大きく抑制できる。また従来のダイスボンド技術およびワイヤーボンド技術を用いることが可能であり、汎用性に優れた製造方法である。
【００４６】
【発明の効果】
本発明の半導体装置は、第１の半導体素子を搭載する支持部材に回路配線構成を施し、その支持部材の底面にエリア状に外部端子を配列させることができ、多ピン、小型化に対応できるものである。また第１の半導体素子は支持部材の電極に対して絶縁シートを貫通して接続されており、電流リークおよび端子容量を大きく抑制できるものであり、最短距離で外部端子と接続され、高速化を実現できるものである。また第１の半導体素子上に第２の半導体素子が積層搭載され、３次元モジュールを構成し、高密度実装を実現できるものである。そしてパッケージ底面の外側には第２の半導体素子の外部端子が配列され、内側には第１の半導体素子の外部端子が配列されてエリア配置されるものであり、多ピン、狭ピッチに対応できるものである。
【００４７】
また半導体装置の製造方法においては、支持部材に半導体素子を搭載するとき、半導体素子に形成した突起電極であるバンプ電極が絶縁シートを貫通して接続するため、絶縁シートはバンプ電極間に隙間なく入り込み、電流リークおよび端子容量を大きく抑制できる。また従来のダイスボンド技術およびワイヤーボンド技術を用いることが可能であり、汎用性に優れた製造方法を提供できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体装置を示す図
【図２】本発明の一実施形態における半導体装置の支持部材を示す図
【図３】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図５】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図６】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図７】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図８】本発明の一実施形態における半導体装置の製造方法のフレーム部材を示す平面図
【図９】本発明の一実施形態における半導体装置の製造方法のヒータープレートを示す図
【図１０】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図１１】本発明の一実施形態における半導体装置を示す断面図
【図１２】従来の半導体装置を示す図
【図１３】従来の半導体装置を示す図
【符号の説明】
１ ダイパッド
２ 半導体素子
３ 導電性接着剤
４ アウターリード
５ インナーリード
６ 金属細線
７ 封止樹脂
８ ダイパッド
９ インナーリード
１０ 外部端子
１１ 支持部材
１２ 第１の半導体素子
１３ バンプ電極
１４ 絶縁シート
１５ 第２の半導体素子
１６ 接着剤
１７ インナーリード
１８ 金属細線
１９ 封止樹脂
２０ 外側の外部端子
２１ 内側の外部端子
２２ 接続電極
２３ 引き回し配線
２４ 電極
２５ ダミー端子
２６ フレーム部材
２７ ヒータープレート
２８ 耐熱性物質
２９ 真空吸着空孔
３０ 支持部材
３１ 薄肉部
【発明の属する技術分野】
本発明は、半導体素子の外囲を封止し、特に周辺外部端子下面を露出させる片面封止を行った半導体装置およびその製造方法に関するものであり、特に半導体素子の高周波化および積層による高集積化対応を具現化した半導体装置および製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器は携帯化が加速し、それに従い半導体パッケージに対する薄型化、小型化の要望はもとより、高周波化および高集積化に対応したパッケージ構造を求める動きが顕著になってきた。
【０００３】
従来の半導体装置は、薄型化および小型化に注力する傾向が強く、その中でＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と呼ばれるパッケージが広く用いられた。以下、そのＱＦＰを例として従来の半導体装置について説明する。
【０００４】
ＱＦＰは、外観四角のパッケージであり、各側面に一定ピッチでガルウィング状のリード端子が配置された構造である。従来のＱＦＰの断面図を図１２に示す。
【０００５】
図１２に示すようにＱＦＰは、リードフレームのダイパッド１上に半導体素子２が熱硬化する導電性接着剤３を用いて搭載され、その半導体素子２の電極とリードフレームの外部端子であるアウターリード４と繋がっているインナーリード５とが金属細線６により電気的に接続されている。そして、ダイパッド１、半導体素子２、金属細線６およびインナーリード５を含む外囲領域を封止樹脂７によりフルモールドされ、外部端子を構成するアウターリード４は成形されて封止樹脂７から突出した構成となっている。
【０００６】
またＱＦＰの製造方法は図１２を参照して説明すると、リードフレームのダイパッド１上に半導体素子２を搭載する工程と、外部端子を構成するアウターリード４に繋がっているインナーリード５と半導体素子１の電極とを金属細線６により電気的に接続する工程と、ダイパッド１とその外囲領域を封止樹脂７によりフルモールドする工程と、封止樹脂７から突出したアウターリード４をガルウィング状に成形し、リードフレームから分離する工程とから構成されるものである。そして実装面積の縮小化を図るため外部端子の狭ピッチ化、外部端子の細線化を行っている。
【０００７】
しかしながら、外部端子ピッチが０．３［ｍｍ］以下になると半田ペーストがマスクに残留するなどの問題があり、現行の実装技術では量産が困難であることが判明している。そこで更なる実装面積の縮小および薄型化を実現したのがＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）である。以下、そのＱＦＮについて説明する。
【０００８】
ＱＦＮは片面封止技術を実現させることにより、超薄型化および小面積化を図ることが可能となった。図１３はＱＦＮを示す図であり、図１３（ａ）は断面図であり、図１３（ｂ）は１／２領域の底面図を示している。なお、図１３（ａ）は図１３（ｂ）のＡ−Ａ１箇所の断面を示している。
【０００９】
図１３に示すようにＱＦＮは、リードフレームのＰＳＤ（Ｐｏｉｎｔ Ｓｕｐｏｒｔ Ｄｉｅｐａｄ）構造を有するダイパッド８上に熱硬化性の導電性接着剤３を介して半導体素子２が搭載されている。なお、ＰＳＤ構造とは半導体素子を数点で支持し、封止樹脂と半導体素子の密着性を良好とし、実装時の耐パッケージクラック性を向上させ、出荷からセット基板への実装期間を長期化することを目的とするものである。そして半導体素子２の電極とリードフレームのインナーリード９の上面とが金属細線６により電気的に接続され、ダイパッド８とその外囲を封止樹脂７により片面モールドされ、パッケージ底面にはインナーリード９の底面および外方側面が露出して外部端子１０を構成しているものである。
【００１０】
そしてＱＦＮの製造方法は、リードフレームのＰＳＤ構造を有するダイパッド８上に半導体素子２を搭載する工程と、その半導体素子２の電極とインナーリード９とを金属細線６により電気的に接続する工程と、ダイパッド８、半導体素子２、金属細線６を含む領域を封止樹脂７により片面モールドする工程と、インナーリード９を切断し、パッケージ単体にする工程とから構成されるものである。
【００１１】
このようにＱＦＮは、ＱＦＰでは封止樹脂７から突出する外部端子１０をパッケージ裏面と略同一面上に露出させ、封止樹脂７の厚み（パッケージ厚）を薄くしたことが大きな特徴であり、パッケージ厚０．８［ｍｍ］以下という超薄型かつ小型化を実現したパッケージである。
【００１２】
【発明が解決しようとする課題】
しかしながら前記従来のＱＦＮ型の半導体装置では、高周波半導体素子を搭載すると、半導体素子の電極と外部端子とはワイヤーボンド（金属細線）により接続するため、金属細線長が長いもので４［ｍｍ］となり、配線遅延が顕著化し、外部端子間は狭ピッチとなり端子間容量の影響も大きく、高周波半導体素子の特性が十分に発揮できないという課題がある。また、外部端子が周囲に配列されているため、外部端子数の限界が小面積化を考慮すると少ピンとなり、半導体素子個別での搭載となるため、高集積化対応への課題が挙げられる。
【００１３】
本発明は、前記従来の課題を解決するもので、高周波半導体素子への対応、および高集積化を実現し、従来設備の併用を可能にした半導体装置およびその製造方法を提供することを目的とする。
【００１７】
本発明の半導体装置の製造方法は、第１の半導体素子の電極パッド上に突起電極を形成する工程と、前記第１の半導体素子の電極パッドと対応した接続電極を有し、前記接続電極と引き回し配線により接続され、前記接続電極を備えた面内に配置された電極を有し、前記電極は前記電極を備えた面と反対の面に導通されて外部端子を構成している支持部材を用意する工程と、前記支持部材の前記接続電極を備えた面に対して絶縁シートを載置した後、前記支持部材に前記第１の半導体素子を搭載し、前記支持部材の接続電極と前記第１の半導体素子の突起電極とを接続する工程と、前記第１の半導体素子の前記突起電極を備えた面と反対の面に接着剤を塗布する工程と、前記接着剤を介して前記第１の半導体素子の前記突起電極を備えた面と反対の面に第２の半導体素子を回路形成面と反対の面側で接着して搭載する工程と、インナーリードを有し、前記支持部材を配置できる開口領域を有したフレーム部材を用意し、前記フレーム部材の開口領域に前記支持部材を配置し、前記第２の半導体素子の電極パッドと前記フレーム部材のインナーリードとを金属細線により電気的に接続する工程と、前記支持部材の前記外部端子を備えた面および、前記インナーリードの底面と外方側面とを露出させ、前記支持部材、前記第１の半導体素子、前記第２の半導体素子および前記金属細線領域、前記インナーリードを封止樹脂により封止する工程とよりなる半導体装置の製造方法である。
【００１８】
具体的には、支持部材の接続電極を備えた面に対して絶縁シートを載置した後、前記支持部材に第１の半導体素子を搭載し、前記支持部材の前記接続電極と前記第１の半導体素子の突起電極とを接続する工程では、前記突起電極により前記絶縁シートを貫通させ、前記支持部材の前記接続電極と接続させ、前記突起電極間に前記絶縁シートを入り込ませる半導体装置の製造方法である。
【００１９】
また、インナーリードを有し、支持部材を配置できる開口領域を有したフレーム部材を用意し、前記フレーム部材の開口領域に前記支持部材を配置し、前記第２の半導体素子の電極パッドと前記フレーム部材のインナーリードとを金属細線により電気的に接続する工程では、前記支持部材を前記フレーム部材の開口領域に配置する際、前記支持部材が載置される箇所に前記支持部材を吸着する真空吸着空孔と、弾性を有する耐熱性物質とが設けられたヒータープレートを用い、前記ヒータープレートの前記耐熱性物質上に前記支持部材を吸着固定した状態で配置する半導体装置の製造方法である。
【００２０】
前記のような構成により本発明の半導体装置は、放熱効果はもとより、半導体素子の電極と外部端子までの距離が最短化され配線遅延が低減されるとともに、高周波化および多ピンを有する半導体素子の搭載でき、多ピン半導体素子の電極間隔を実装基板の端子間隔に拡大することが可能なパッケージ構造である。さらにパッケージングで高集積化が可能となり、半導体素子の電極と外部端子との接続技術も従来のワイヤーボンド技術を用いることができ、汎用性に優れたものである。
【００２１】
また、支持部材と半導体素子の搭載手段には、半導体素子の搭載時に、その半導体素子に形成されたバンプ電極が、挟まれた絶縁シートを貫通して支持部材の接続電極に到達するとともに、半導体素子に加えられる荷重で接合するといった方法を用いているので、各突起電極高さの均一化処理が不必要になる。また突起電極間の狭ピッチ化に関係なく、絶縁シートが各突起電極間に入り込むため、突起電極間の電流リークを防止することができる。さらに半導体装置の製造方法においては、その製造設備であるヒータープレートに高弾性耐熱物質を用いることにより、半導体素子の金属細線の接続時にその半導体素子に加わる衝撃を大きく緩和し、半導体素子ダメージによるクラック等の抑制効果がある。
【００２２】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法について、その一実施形態を図面を参照しながら説明する。
【００２３】
まず本実施形態の半導体装置について説明する。図１は本実施形態の半導体装置を示す図であり、図１（ａ）は断面図であり、図１（ｂ）は略１／２領域の底面図である。なお、図１（ａ）は図１（ｂ）のＢ−Ｂ１箇所の断面を示す。
【００２４】
図１に示すように本実施形態の半導体装置は、電極および配線を有した支持部材１１上に第１の半導体素子１２がバンプ電極１３により、絶縁樹脂または絶縁シート１４を介してフェースダウンで搭載され、その第１の半導体素子１２の裏面に第２の半導体素子１５が接着剤１６により搭載され、チップ−オン−チップの積層構造を有しているものである。そして第２の半導体素子１５の表面の電極とインナーリード１７とが金属細線１８により電気的に接続され、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させて封止樹脂１９により片面封止された構造を有している。そして底面図に示すように、インナーリード１７の封止樹脂１９から略同一面に露出した部分は外側の外部端子２０を構成し、また支持部材１１の底面には内側の外部端子２１を有して、外部端子２１が２列のグリッド状に配置され、外部端子２０と外部端子２１とでパッケージ底面にエリア状に外部端子を配置しているものである。
【００２５】
また、本実施形態の半導体装置において、支持部材１１は電極および配線を有したダイパッド機能を有する部材であり、上面の半導体素子の電極と接続した電極を配線により引き回して、グリッド状に配置し、その底面に外部端子として配置しているものである。図２に本実施形態で用いる支持部材を示す。図２（ａ）は平面図であり、図２（ｂ）は底面図である。
【００２６】
図２に示すように本実施形態の支持部材１１は、その表面にフェースダウンで搭載される半導体素子の電極パッドと対応した接続電極２２を有し、その電極２２と引き回し配線２３により接続され、エリア配置された電極２４を有しているものである。そして表面の電極２４は支持部材内部のビアで底面に導通されて外部端子２１を構成しているものである。また支持部材１１は基板実装の信頼性のために電気的接続を有さないダミー端子２５を有している。
【００２７】
支持部材１１の材料としては、例えばシリコン、樹脂を用いる。また、支持部材１１の材料にシリコンを用いると、ウェハー形状にすることによりバックグラインダー設備を用い、一定厚さの支持部材を多数同時に精度よく形成することが可能になる。さらにシリコンによる支持部材１１の場合、外部端子２１および引き回し配線２３の形成には、従来の拡散設備を用いることができるため、微細配線化かつ設備有効利用に大きく貢献することができる。またこの支持部材１１には、高周波特性、多ピンの半導体素子を搭載することが可能となり、その半導体素子の特性を十分に伝達できる機能を有する。ダミー端子２５は、電気的接続機能を持たず、実装後の安定性を向上させる目的がある。しかし、支持部材の標準化面で実際に必要な端子数以上に外部端子２１を付設し、採用範囲を拡大することも可能である。このとき、余剰外部端子２１がダミー端子２５の機能を担うことになる。
【００２８】
また支持部材１１としては、通常のリードフレームのダイパッドに対して、その表面に電極および引き回し配線、底面に表面の電極と導通した外部端子を形成したものを用いてもよい。
【００２９】
以上、本実施形態の半導体装置は、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極２２を有し、その接続電極２２と引き回し配線２３により接続され、エリア配置された電極２４を有し、その電極２４は内部ビアで底面に導通されて外部端子２１を構成している支持部材１１と、その支持部材１１上に第１の半導体素子１２がその表面に設けたバンプ電極１３により、絶縁材を介して接続電極２２にフェースダウンで搭載され、第１の半導体素子１２の裏面に第２の半導体素子１５が接着剤１６により積層搭載され、第２の半導体素子１５の表面の電極とインナーリード１７とが金属細線１８により電気的に接続され、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させて封止樹脂１９により片面封止された構造を有しており、インナーリード１７の封止樹脂１９から略同一面に露出した部分は外部端子２０を構成し、また支持部材１１の底面は外部端子２１を有して、外部端子２１が２列のグリッド状にエリア配置されているものである。さらに支持部材１１が露出しているため、搭載した半導体素子から発せられた熱を効率よく放熱させることもできる。
【００３０】
また本実施形態においては、半導体素子の電極と外部端子との接続を金属端子により行うため、高周波領域特性を有する半導体素子の性能を十分に発揮でき、支持部材１１の外部端子２１を格子状に配列していることから、多ピン半導体素子の搭載を可能とし、同時に外部端子間の端子容量を低減できる。
【００３１】
次に本実施形態の半導体装置の製造方法について、図面を参照しながら説明する。図３〜図１０は本実施形態の半導体装置の製造方法を示す図である。
【００３２】
まず図３に示すように、第１の半導体素子１２の電極パッド上に突起電極としてバンプ電極１３を形成する。このバンプ形成方法としては、電解めっき、スタッドバンプボンディング法を用いる。またバンプ電極１３の形状として先端を鋭角にすることにより、後工程の支持部材の絶縁シートを貫通することが容易となる。またバンプ電極１３の材料としては金（Ａｕ）を用いる。
【００３３】
次に図４に示すように、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極を有し、その接続電極と引き回し配線により接続され、その平面内でエリア配置された電極を有し、その電極は内部ビアで底面に導通されて外部端子を構成している支持部材１１を用意し、その支持部材１１の上面に対して絶縁シート１４を載置した後、電極にバンプ電極１３を形成した第１の半導体素子１２をフェースダウンで搭載し、支持部材１１の接続電極と第１の半導体素子１２のバンプ電極１３とを接続する。この時、バンプ電極１３により絶縁シート１４を貫通して、支持部材１１の接続電極と接続させるものである。
【００３４】
次に図５に示すように、前工程で搭載した第１の半導体素子１２の回路面の反対面（裏面）に接着剤１６を塗布する。この接着剤１６は例えば熱硬化特性を有するものを用い、搭載する半導体素子に応じて導電性、非導電性のいずれかを用いる。
【００３５】
次に図６に示すように、塗布した接着剤１６を介して第１の半導体素子１２上に第２の半導体素子１５をその底面側で搭載する。すなわち、第２の半導体素子１５の電極パッド面を上にして搭載する。また、第２の半導体素子１５の搭載には従来設備、工法を取り入れられコストアップ抑制に効果がある。
【００３６】
次に図７に示すように、第２の半導体素子１５の電極パッドとフレーム部材のインナーリード１７とを金属細線１８により電気的に接続する。この工程では、図８に示すようなインナーリード１７を有し、支持部材を配置できる開口領域を有したフレーム部材２６を用いる。図８はフレーム部材２６の略１／２領域の平面図である。そして、フレーム部材２６の開口領域に半導体素子を搭載した支持部材を設置し、金（Ａｕ）線等の金属細線で接続するものである。すなわち、インナーリード１７を有し、支持部材１１を配置できる開口領域を有したフレーム部材２６を用意し、そのフレーム部材２６の開口領域に第１の半導体素子，第２の半導体素子が搭載された支持部材１１を配置し、第２の半導体素子の電極パッドとフレーム部材２６のインナーリード１７とを金属細線１８により電気的に接続するものである。
【００３７】
技術的には従来のワイヤーボンド技術を用いることが可能である。また設備としては、ワイヤーボンド設備に、半導体素子を搭載した支持部材をピックアップし、ワイヤーボンド領域に精度よく搬送する機能を加える。さらに半導体素子を搭載した支持部材をヒータープレート２７に搭載する際、大きなダメージを与えないようにするために、図９に示すような支持部材の搭載箇所に耐熱性ゴム等の衝撃を吸収する弾力性に優れた耐熱性物質２８を埋め込む。図９において２９は支持部材を真空で吸着するための真空吸着空孔である。なお図９はフレーム部材と半導体素子を搭載した支持部材との金属細線接続で用いるヒータープレートを示す図であり、図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）のＣ−Ｃ１箇所の断面図である。
【００３８】
本実施形態の複数の半導体素子が搭載された支持部材１１とフレーム部材２６とを位置合わせして、配置し、金属細線で接続する工程では、支持部材１１をフレーム部材２６の開口領域に配置する際、支持部材１１が載置される箇所に支持部材１１の底面を吸着する真空吸着空孔２９と、弾性を有する耐熱性物質２８とが設けられたヒータープレート２７を用い、そのヒータープレート２７の耐熱性物質２８上に支持部材１１を吸着固定した状態で配置、接続するものである。これにより、金属細線で接続する際の支持部材１１の上の半導体素子に印加されるダメージを低減できるものである。
【００３９】
次に図１０に示すように、支持部材１１、第１の半導体素子１２，第２の半導体素子１５および金属細線１８領域、インナーリード１７の外囲を封止樹脂１９により封止する。この場合、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させた片面封止を行う。また一般的に封止プロセスは、トランスファーモールドで行われるが、本実施形態では製造コスト、歩留り等を考慮した封止プロセスを選択する。
【００４０】
以上のような工程により、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極を有し、その接続電極と引き回し配線により接続され、その平面内でエリア配置された電極を有し、その電極は内部ビアで底面に導通されて外部端子を構成している支持部材と、その支持部材１１上にその表面に設けたバンプ電極１３により、絶縁シート１４を介して接続電極にフェースダウンで搭載された第１の半導体素子１２と、第１の半導体素子１２の裏面に積層搭載された第２の半導体素子１５と、第２の半導体素子１５の表面の電極パッドとインナーリード１７とを接続した金属細線１８と、支持部材１１の底面、インナーリード１７の底面と外方側面を露出させて外囲を封止した封止樹脂１９とよりなり、インナーリード１７の封止樹脂１９から露出した部分と支持部材１１の底面に配列した外部端子とでエリア状の外部端子を構成している半導体装置を得るものである。
【００４１】
次に本発明の半導体装置の別の実施形態について図面を参照しながら説明する。図１１は本実施形態の半導体装置を示す断面図である。
【００４２】
図１１に示すように、本実施形態の半導体装置は、図１に示したタイプの半導体装置と基本構成は同様であるが、支持部材の断面形状が異なるものである。
【００４３】
本実施形態の半導体装置は、フェースダウンで搭載される半導体素子の電極パッドと対応した接続電極を有し、その接続電極と引き回し配線により接続され、その平面内でエリア配置された電極を有し、その電極は内部ビアで底面に導通されて外部端子を構成している支持部材３０と、その支持部材３０上にその表面に設けたバンプ電極１３により、絶縁シート１４を介して接続電極にフェースダウンで搭載された第１の半導体素子１２と、第１の半導体素子１２の裏面に積層搭載された第２の半導体素子１５と、第２の半導体素子１５の表面の電極パッドとインナーリード１７とを接続した金属細線１８と、支持部材３０の底面、インナーリード１７の底面と外方側面を露出させて外囲を封止した封止樹脂１９とよりなり、インナーリード１７の封止樹脂１９から露出した外部端子２０と、支持部材３０の底面に配列した外部端子とでエリア状の外部端子を構成している半導体装置である。そして支持部材３０の断面形状において上部に薄肉部３１を有しており、封止樹脂１９の密着性を向上させる構造を有している。
【００４４】
以上のように本実施形態の半導体装置は、ダイパッド機能を有する支持部材に外部端子、引き回し配線および半導体素子の電極パッドと接続する接続電極を付設することにより、高周波化半導体素子および多ピンを有する半導体素子を、小実装面積を確保しながら実現できる。さらに、半導体素子を積層できるため、実装での高集積化を可能にする。
【００４５】
また本実施形態の半導体装置の製造方法においては、支持部材に半導体素子を搭載するとき、半導体素子に形成した突起電極であるバンプ電極が絶縁シートを貫通して接続するため、絶縁シートはバンプ電極間に隙間なく入り込み、電流リークおよび端子容量を大きく抑制できる。また従来のダイスボンド技術およびワイヤーボンド技術を用いることが可能であり、汎用性に優れた製造方法である。
【００４６】
【発明の効果】
本発明の半導体装置は、第１の半導体素子を搭載する支持部材に回路配線構成を施し、その支持部材の底面にエリア状に外部端子を配列させることができ、多ピン、小型化に対応できるものである。また第１の半導体素子は支持部材の電極に対して絶縁シートを貫通して接続されており、電流リークおよび端子容量を大きく抑制できるものであり、最短距離で外部端子と接続され、高速化を実現できるものである。また第１の半導体素子上に第２の半導体素子が積層搭載され、３次元モジュールを構成し、高密度実装を実現できるものである。そしてパッケージ底面の外側には第２の半導体素子の外部端子が配列され、内側には第１の半導体素子の外部端子が配列されてエリア配置されるものであり、多ピン、狭ピッチに対応できるものである。
【００４７】
また半導体装置の製造方法においては、支持部材に半導体素子を搭載するとき、半導体素子に形成した突起電極であるバンプ電極が絶縁シートを貫通して接続するため、絶縁シートはバンプ電極間に隙間なく入り込み、電流リークおよび端子容量を大きく抑制できる。また従来のダイスボンド技術およびワイヤーボンド技術を用いることが可能であり、汎用性に優れた製造方法を提供できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体装置を示す図
【図２】本発明の一実施形態における半導体装置の支持部材を示す図
【図３】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図５】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図６】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図７】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図８】本発明の一実施形態における半導体装置の製造方法のフレーム部材を示す平面図
【図９】本発明の一実施形態における半導体装置の製造方法のヒータープレートを示す図
【図１０】本発明の一実施形態における半導体装置の製造方法を示す断面図
【図１１】本発明の一実施形態における半導体装置を示す断面図
【図１２】従来の半導体装置を示す図
【図１３】従来の半導体装置を示す図
【符号の説明】
１ ダイパッド
２ 半導体素子
３ 導電性接着剤
４ アウターリード
５ インナーリード
６ 金属細線
７ 封止樹脂
８ ダイパッド
９ インナーリード
１０ 外部端子
１１ 支持部材
１２ 第１の半導体素子
１３ バンプ電極
１４ 絶縁シート
１５ 第２の半導体素子
１６ 接着剤
１７ インナーリード
１８ 金属細線
１９ 封止樹脂
２０ 外側の外部端子
２１ 内側の外部端子
２２ 接続電極
２３ 引き回し配線
２４ 電極
２５ ダミー端子
２６ フレーム部材
２７ ヒータープレート
２８ 耐熱性物質
２９ 真空吸着空孔
３０ 支持部材
３１ 薄肉部
Claims (3)
- 第１の半導体素子の電極パッド上に突起電極を形成する工程と、前記第１の半導体素子の電極パッドと対応した接続電極を有し、前記接続電極と引き回し配線により接続され、前記接続電極を備えた面内に配置された電極を有し、前記電極は前記電極を備えた面と反対の面に導通されて外部端子を構成している支持部材を用意する工程と、前記支持部材の前記接続電極を備えた面に対して絶縁シートを載置した後、前記支持部材に前記第１の半導体素子を搭載し、前記支持部材の接続電極と前記第１の半導体素子の突起電極とを接続する工程と、前記第１の半導体素子の前記突起電極を備えた面と反対の面に接着剤を塗布する工程と、前記接着剤を介して前記第１の半導体素子の前記突起電極を備えた面と反対の面に第２の半導体素子を回路形成面と反対の面側で接着して搭載する工程と、インナーリードを有し、前記支持部材を配置できる開口領域を有したフレーム部材を用意し、前記フレーム部材の開口領域に前記支持部材を配置し、前記第２の半導体素子の電極パッドと前記フレーム部材のインナーリードとを金属細線により電気的に接続する工程と、前記支持部材の前記外部端子を備えた面および、前記インナーリードの底面と外方側面とを露出させ、前記支持部材、前記第１の半導体素子、前記第２の半導体素子および前記金属細線領域、前記インナーリードを封止樹脂により封止する工程とよりなることを特徴とする半導体装置の製造方法。
- 支持部材の接続電極を備えた面に対して絶縁シートを載置した後、前記支持部材に第１の半導体素子を搭載し、前記支持部材の前記接続電極と前記第１の半導体素子の突起電極とを接続する工程では、前記突起電極により前記絶縁シートを貫通させ、前記支持部材の前記接続電極と接続させ、前記突起電極間に前記絶縁シートを入り込ませることを特徴とする請求項１に記載の半導体装置の製造方法。
- インナーリードを有し、支持部材を配置できる開口領域を有したフレーム部材を用意し、前記フレーム部材の開口領域に前記支持部材を配置し、前記第２の半導体素子の電極パッドと前記フレーム部材のインナーリードとを金属細線により電気的に接続する工程では、前記支持部材を前記フレーム部材の開口領域に配置する際、前記支持部材が載置される箇所に前記支持部材を吸着する真空吸着空孔と、弾性を有する耐熱性物質とが設けられたヒータープレートを用い、前記ヒータープレートの前記耐熱性物質上に前記支持部材を吸着固定した状態で配置することを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31924299A JP3649064B2 (ja) | 1999-11-10 | 1999-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31924299A JP3649064B2 (ja) | 1999-11-10 | 1999-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135781A JP2001135781A (ja) | 2001-05-18 |
| JP3649064B2 true JP3649064B2 (ja) | 2005-05-18 |
Family
ID=18108010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31924299A Expired - Fee Related JP3649064B2 (ja) | 1999-11-10 | 1999-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3649064B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5207896B2 (ja) * | 2008-09-18 | 2013-06-12 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| KR102041639B1 (ko) | 2013-07-08 | 2019-11-07 | 삼성전기주식회사 | 고주파 모듈 |
-
1999
- 1999-11-10 JP JP31924299A patent/JP3649064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135781A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7485490B2 (en) | Method of forming a stacked semiconductor package | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US7871865B2 (en) | Stress free package and laminate-based isolator package | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20070013038A1 (en) | Semiconductor package having pre-plated leads and method of manufacturing the same | |
| JP2002110898A (ja) | 半導体装置 | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP2012069690A (ja) | Ｂｇａ半導体パッケージおよびその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3649064B2 (ja) | 半導体装置の製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR20130112353A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
| JPH08148526A (ja) | 半導体装置 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP4109995B2 (ja) | 半導体装置 | |
| JPH1126643A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |