JP3647846B2

JP3647846B2 - Organic EL drive circuit and organic EL display device

Info

Publication number: JP3647846B2
Application number: JP2003028086A
Authority: JP
Inventors: 淳前出; 雅憲藤沢
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2002-02-12
Filing date: 2003-02-05
Publication date: 2005-05-18
Anticipated expiration: 2023-02-05
Also published as: JP2003308043A

Description

【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、カレントミラー回路を利用したＤ／Ａ変換回路により入力デジタル値に対応する電流値を生成して有機ＥＬパネルの端子ピンに送出する電流を発生するカラムライン（有機ＥＬ素子の陽極側ドライブライン、以下同じ）の電流駆動回路において、有機ＥＬパネルを電流駆動するためのピーク電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができるような有機ＥＬ駆動回路および有機ＥＬ表示装置の改良に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願２００２−８２６６２号（特願２００１−８６９６７号と特願２００１−３９６２１９号の国内優先出願）のようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路（基準電流分配回路）を有していて、入力段となる手前の基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生することで基準電流をピン対応に分配して出力回路を駆動する。あるいはピン対応に分配されたこのミラー電流をさらにｋ倍（ｋは２以上の整数）の電流に増幅して出力回路を駆動する。そして、そのｋ倍電流増幅回路には、ピン対応にＤ／Ａ変換回路を設けたこの出願人の特願２００２−３３７１９号の出願がある。これは、カラム側のピン対応にＤ／Ａ変換回路が表示データを受けてこの表示データをピン対応にＡ／Ｄ変換してカラム方向の駆動電流を同時に生成する。
この場合、容量性負荷となる特性を持つ有機ＥＬ素子を初期充電して駆動するためにピーク電流が生成される。このピーク電流生成は、前記のドライブ段の手前で基準電流として生成するものと、前記出願のようにＤ／Ａ変換回路の後で行うもの、そして電流出力段で行うものとがある。
【０００４】
まず、電流出力段で行う、有機ＥＬ表示パネルのピーク電流生成回路の一般的な例を特開平１１−４５０７１号に見ることができるので、それを図５に示す。また、この発明の先行技術として特願２００２−３３７１９「Ｄ／Ａ変換回路およびこれを用いる有機ＥＬ駆動回路」に記載されたＤ／Ａ変換回路以降にピーク電流生成回路を設けた例を図６に示す。
図５から説明すると、４は、有機ＥＬ素子であって、５は、有機ＥＬ素子４の駆動電流にピークを生成するためのパルスを発生するパルス発生回路である。図５の電流駆動回路は、パルス発生回路５で駆動パルスと同期したパルス６を生成し、このパルス６が駆動回路７の定電流源（カレントミラー出力回路）７ａの負荷抵抗に並列に設けられた初期充電回路７ｂのスイッチング素子８に加えられる。これによりスイッチング素子８がＯＮして、駆動パルスを受けて同時にＯＮなっているスイッチトランジスタ７ｃを介して有機ＥＬ素子４に大きな電流が流れてこの電流で有機ＥＬ素子４が駆動される。その結果、スイッチング素子８のＯＮ抵抗と有機ＥＬ素子４の接合容量とで決定された一定期間だけ有機ＥＬ素子４にこれの駆動開始時点で大きな電流が流れる。これにより駆動初期に有機ＥＬ素子４は、充電されてその立上がりが急峻となり、有機ＥＬ素子４の輝度が向上し、輝度むらなどが防止される。
【０００５】
図６において、１は、有機ＥＬ駆動回路のカラムドライバであって、２は、そのＤ／Ａ変換回路、３は、そのカレントミラー電流出力回路である。
カレントミラー電流出力回路３は、ドライブ段カレントミラー回路３ａと出力段カレントミラー回路３ｂとからなる。
カレントミラー回路３ａは、ピーク電流生成回路であって、ダイオード接続されたｐｎｐ型の入力側トランジスタＱsと出力側トランジスタＱtとからなり、それぞれのエミッタ側がＰチャネルＭＯＳＦＥＴトランジスタＴrs，ＮチャネルＭＯＳＦＥＴトランジスタＴrtを介して出力段カレントミラー回路３ｂの入力端子３ｃに接続されている。
入力側トランジスタＱsのコレクタは、Ｄ／Ａ変換回路２の出力端子２bに接続され、出力側トランジスタＱtのコレクタは、グランドＧＮＤに接続されている。トランジスタＱsとトランジスタＱtのエミッタ面積比は１：ｘである。ここで、Ｄ／Ａ変換回路２の出力電流をＩaとすると、これに対して入力端子３cに（ｘ＋１）Ｉaの駆動電流を発生することができる。そこで、カレントミラー回路３ａは、トランジスタＴrtがＯＮしているときには、（１＋ｘ）倍の駆動電流を生成する。トランジスタＴrsは、トランジスタＴrtに対応して設けられた負荷トランジスタであって、そのゲートはグランドＧＮＤに接続されていて、駆動ラインをバランスさせるために挿入されている。なお、トランジスタＴrtは、駆動初期の一定期間だけコントロール信号CONTを受けてＯＮになる。
【０００６】
このカレントミラー回路３ａは、出力段カレントミラー回路３ｂのｐｎｐ型の入力側トランジスタＱxをベース電流補正駆動用のｐｎｐ型のカレントミラートランジスタＱu，Ｑwを介して駆動する。その結果、入力側トランジスタＱxには、トランジスタＴrtがＯＮしてピーク駆動を行う一定期間の間は（１＋ｘ）Ｉaの電流が流れる。その後に通常駆動電流として駆動電流Ｉaが出力される。これらの電流が出力段カレントミラー回路３ｂのｐｎｐ型の出力側トランジスタＱyでさらにＮ倍に電流増幅されて、有機ＥＬパネルのピン９に出力される。
なお、出力段カレントミラー回路３ｂのトランジスタＱxとトランジスタＱyのエミッタ面積比は１：Ｎであり、これらトランジスタのエミッタは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ乃至＋２０Ｖ程度の電源ライン＋Ｖccに接続され、出力側トランジスタＱyのコレクタは、カラム側のピン９に接続されている。
そこで、ピーク電流で駆動する時にはＮ×（１＋ｘ）Ｉaの駆動電流をピン９に出力することができる。これにより容量性負荷となる特性を持つ有機ＥＬ素子４がピーク電流で初期充電されて電流駆動される。
【０００７】
Ｄ／Ａ変換回路２は、ダイオード接続の入力側ｎｐｎ型バイポーラトランジスタＱaを有し、定電流源１４ａからの電流Ｉを入力端子２ａを介してこのトランジスタのコレクタに受ける。さらにＤ／Ａ変換回路２には、このトランジスタにカレントミラー接続された出力側ｎｐｎ型バイポーラトランジスタＱb〜Ｑn-1と、各出力側トランジスタＱb〜Ｑn-1のエミッタとグランドＧＮＤ間にスイッチ回路として接続されたＮチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrn-1とが設けられている。そして、トランジスタＴrb〜Ｔrn-1のゲートがそれぞれ各入力端子Ｄ0〜Ｄn-1に接続されている。
出力側トランジスタＱb〜Ｑn-1は、それぞれのコレクタが出力端子２ｂに接続され、トランジスタＱaのエミッタ面積に対してそれぞれのトランジスタが×１，×２，×４，…×ｎの倍数の各桁の重みに対応するエミッタ面積比を持っている。なお、入力側トランジスタＱaのエミッタは、抵抗ＲaとＮチャネル型のＭＯＳＦＥＴトランジスタＴraの直列回路を介してグランドＧＮＤに接続され、トランジスタＴraのゲートは電源ライン＋ＶDDに接続されている。
このＤ／Ａ変換回路２は、ＣＰＵ，ＭＰＵ等のプロセッサからそのときどきの表示輝度に応じたデジタル値の表示データを入力端子Ｄ0〜Ｄn-1に受けて出力端子２ｂに入力データ（表示データ）に応じたアナログの電流値を発生する。なお、この図では、ドライブ段のそれぞれの１ピン分の、基準電流分配回路の出力回路を簡略化して定電流源１４ａとして示してある。また、トランジスタＴrrとトランジスタＱrは、カレントミラー接続の共通ベースラインへベース電流を供給するベース電流供給回路であり、トランジスタＱrのエミッタは、抵抗ＲrとＮチャネル型のＭＯＳＦＥＴトランジスタＴrraの直列回路を介してグランドＧＮＤに接続され、トランジスタＴrraのゲートは電源ライン＋ＶDDに接続されている。
【０００８】
【発明が解決しようとする課題】
近年、駆動ピン数は高解像度の要請により増加する傾向にある。前記のピーク電流生成回路とＤ／Ａ変換回路は、有機ＥＬ素子を電流駆動する各ピン対応に設けられる回路であるので、集積回路規模は大きくなる一方である。そのためこれら回路をいかに小さくするかが、消費電力の低減と駆動ピン数の増加にともなう占有面積の低減に貢献する。
この発明の目的は、このような要請に応えるものであって、電流駆動のためのピーク電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表示装置の特徴は、ダイオード接続された入力側トランジスタに所定の電流が供給されて入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ＥＬパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機ＥＬ駆動回路において、
前記カレントミラー回路において並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタの１つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することでカレントミラー入力側トランジスタの１つについてその駆動電流を低減して前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備えていて、
出力側トランジスタの出力電流と所定の入力データとに応じて駆動電流あるいはその基礎となる電流が生成され、端子ピンを介して接続される容量性負荷の有機ＥＬ素子あるいはこの有機ＥＬ素子の駆動電流値を記憶するコンデンサがピーク電流に応じた駆動電流で初期充電された後に定常状態の電流に応じた駆動電流で駆動されるものである。
【００１０】
また、他の発明は、前記カレントミラー回路の出力側トランジスタが複数設けられてＤ／Ａ変換回路を構成し、それぞれの出力側トランジスタがＤ／Ａ変換するための入力データのビット桁位置に対応していて、入力データに応じて選択的に出力側トランジスタが動作することで、入力データに対応する変換アナログ電流を前記の出力側トランジスタに流れる電流の合計値として出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回路であって、前記と同様にカレントミラー回路の複数の入力側トランジスタの少なくとも１つに直列にスイッチ回路を設け、さらに前記所定の電流を発生する定電流源を設ける。そして、この有機ＥＬ駆動回路は、この定電流源の電流を入力側トランジスタの１つに流してこれを駆動し、駆動開始から所定時間ずらせてスイッチ回路をＯＮにして前記定電流源からの電流をスイッチ回路を介して他の入力側トランジスタに分流することによりピークを持つ変換アナログ電流を生成するものである。
また、さらに他の発明は、前記の他の発明の有機ＥＬ駆動回路において、前記のカレントミラー回路の複数の入力側トランジスタの動作電流比を１：Ｎ（ただしＮ＞１）とした２個の入力側トランジスタとして、そのうち動作電流比が１に対応する側の入力側トランジスタに定電流源からの電流を流し、動作電流比がＮに対応する側の入力側トランジスタに前記のスイッチ回路をＯＮにして定電流源からの電流を分流するものである。
【００１１】
【発明の実施の形態】
このように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けて、そのうちの１つに直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、この発明は、最初に駆動した入力側トランジスタにより出力側トランジスタにピーク電流に相当する電流を発生させ、所定の駆動開始時点から、あるいは出力側トランジスタの電流発生時点から、あるいは有機ＥＬの駆動開始時点から所定時間ずらせてスイッチ回路をＯＮさせることで、複数の入力側トランジスタの１つに分流するようにしてカレントミラー入力側トランジスタ１個当たりの駆動電流を低減する。これにより、スタート時点で大きな駆動電流が流れてピーク電流に相当する電流をカレントミラー回路の出力側トランジスタに得て、所定時間後にこれよりも少ない駆動電流が流れて定常電流となり、結果として出力側トランジスタには、ピークを持つ電流を生成する。
この場合、従来のように出力段回路に抵抗を挿入したり、その両端をショートするスイッチ回路（図５に示すスイッチング素子８に相当）は不要となり、また、ピークを発生するために専用に設けられるピーク電流加算のための駆動電流源（図６のドライブ段カレントミラー回路３ａに相当）も不要になり、回路構成が簡単になる。
その結果、有機ＥＬ素子を初期駆動するためのピーク電流を持つ駆動電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる。
【００１２】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のブロック図であり、図２は、その駆動制御におけるタイミングパルスの説明図、図３は、この発明の電流駆動回路をアクディブマトリックス型の有機ＥＬ表示パネルを駆動する電流駆動回路に適用した場合の実施例の説明図であって、（ａ）は、その全体的な回路構成のブロック図、（ｂ）は、その電流駆動回路の出力段を中心とするブロック図、そして、図４は、図１の実施例の具体的な回路構成例の説明図である。なお、各図においては、同一の構成要素は同一の符号を付し、それらの説明を割愛する。
図１において、１０は、有機ＥＬ駆動回路のカラムドライバであって、１１は、そのＤ／Ａ変換回路、１２は、基準電流分配回路の１ピン分の出力回路を簡略化した、図６の定電流源１４ａに対応する定電流源、１３は、カレントミラー電流出力回路、１４は、ピーク電流生成回路、そして１５は、コントロール回路である。
Ｄ／Ａ変換回路１１は、図６のＤ／Ａ変換回路２に対応しているが、バイポーラトランジスタではなく、ＭＯＳＦＥＴトランジスタで構成されている。Ｎチャネルの入力側トランジスタＴNaがＤ／Ａ変換回路２の入力側トランジスタＱaに対応し、Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1が出力側トランジスタＱb〜Ｑn-1に対応し、これらトランジスタは、カレントミラー回路を構成している。このＤ／Ａ変換回路１１は、さらに入力側トランジスタＴNaに並列に接続されたカレントミラーのＮチャネルの入力側トランジスタＴNpを有している。そして、トランジスタＴNaとトランジスタＴNpは、チャネル幅（ゲート幅）の比が１：９に設定されていて、それぞれのソースはそれぞれ抵抗Ｒa，Ｒpa，スイッチ回路ＳＷa，ＳＷpaを介してグランドＧＮＤに接続されている。
なお、前記のチャネル幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に対してペア性のよいＭＯＳトランジスタ９個をパラレルに接続して構成してもよい。
【００１３】
２個の入力側トランジスタＴNaと入力側トランジスタＴNpとは、定電流源１２から電流Ｉpを入力端子１１ａを介してそれぞれのドレインに受ける。定電流源１２は、図６の定電流源１４ａと異なり、その電流値が電流Ｉより大きい電流Ｉpに変更されている。入力側トランジスタＴNaにこの電流Ｉpが動作電流として流れたときには、Ｄ／Ａ変換回路１１の出力端子１１ｂにピーク電流Ｉa＝Ｉpaを発生する電流値に設定されている。
なお、抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレインとの間に挿入された抵抗である。これによりソース−ドレイン間の寄生容量との関係で所定の時定数を確保できるが、これらの抵抗は必ず必要なものではない。また、図６のトランジスタＴrrとトランジスタＱrに相当するベース電流供給回路はここでは削除してある。
カレントミラー電流出力回路１３は、図６のカレントミラー電流出力回路３に対応する回路であるが、これもバイポーラトランジスタではなく、ＭＯＳＦＥＴトランジスタで構成され、駆動レベルシフト回路１３ａと出力段カレントミラー回路１３ｂとからなる。ここには、図６のカレントミラー回路３ａに相当するピーク電流生成回路はない。
【００１４】
駆動レベルシフト回路１３ａは、Ｄ／Ａ変換回路１１の出力を出力段カレントミラー回路１３ｂに伝達するための回路であって、ＮチャネルトのＭＯＳＦＥＴトランジスタＴNvからなる。そのゲートはバイアスラインＶbに接続され、ソース側がＤ／Ａ変換回路１１の出力端子１１bに接続されている。そしてドレイン側が出力段カレントミラー回路１３ｂの入力端子１３cに接続されている。
これによりＤ／Ａ変換回路１１の出力電流をＩaとすると、これに対して入力端子１３cにＩaの駆動電流を発生することができる。
【００１５】
出力段カレントミラー回路１３ｂは、図６のベース電流補正駆動用のカレントミラーのトランジスタＱu，Ｑwに対応するＰチャネルＭＯＳＦＥＴトランジスタＴPu，ＴPwと、図６のカレントミラーのトランジスタＱx，Ｑyに対応するＰチャネルＭＯＳＦＥＴトランジスタＴPx，ＴPyとを有している。
出力段カレントミラー回路１３ｂのトランジスタＴPxとトランジスタＴPyのチャネル幅（ゲート幅）比は１：Ｎ（ただしＮ＞１）であり、これらトランジスタのソースは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ程度の電源ライン＋Ｖccに接続されている。出力側トランジスタＴPyの出力は、カラム側のピン９に接続され、駆動時にはＮ×Ｉaの駆動電流をピン９に流して有機ＥＬパネルを電流駆動する。このピン９とグランドＧＮＤとの間には、有機ＥＬ素子４が接続されている。なお、図中のＶcはバイアスラインである。
【００１６】
ここで、入力側トランジスタＴNpと抵抗Ｒpa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４を構成している。スイッチ回路ＳＷaは、駆動パルス信号Ｐに応じてＯＮにされ、スイッチ回路ＳＷpaは、駆動パルス信号Ｐが発生した駆動初期の一定期間ｔpだけコントロール信号CONTを受けけることなく、ＯＦＦにされ、一定期間後にCONTを受けてＯＮになる。
そのピーク電流発生動作を図２に従って説明すると、まず、ＭＰＵ等から送出されたＤ0〜Ｄn-1の各入力端子に入力するデータがレジスタ１６にラッチパルスＬp（図２（ａ）参照）に応じてセットされると、レジスタ１６を介してＤ0〜Ｄn-1の各入力端子にそのデータが設定される。コントロール回路１５は、レジスタ１６にラッチパルスＬpを送出後に、駆動パルス信号Ｐ（図２（ｃ）参照）を発生してスイッチ回路ＳＷaをＯＮにする。このとき、スイッチ回路ＳＷpaがコントロール信号CONTを受けていないので、入力側トランジスタＴNaに電流Ｉpが流れて、Ｄ／Ａ変換回路１１は、Ｄ0〜Ｄn-1の各入力端子に設定されたデータに対応する倍数ｍに従って電流値ｍ×Ｉpを生成してその出力端子１１ｂにピーク電流Ｉa＝ｍ×Ｉpを発生する。そして、ピーク電流発生期間ｔpだけずれてコントロール信号CONT（図２（ｂ）参照）が発生してスイッチ回路ＳＷpaがＯＮになると、入力側トランジスタＴNaに流れる電流が入力側トランジスタＴNpに分流されて、これらトランジスタのチャネル幅比１：９に従って入力側トランジスタＴNaにＩp／１０が流れ、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れる。入力側トランジスタＴNaと入力側トランジスタＴNpとは、パラレルに接続されていて、かつ、チャネル幅比が１：９になっているので、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れても、これによる出力側のトランジスタの電流増幅能力は１／９になる。したがって、各出力側にトランジスタに対しては入力側トランジスタ側の駆動電流がＩp／１０になったのと同じである。
【００１７】
すなわち、入力側トランジスタＴNaと入力側トランジスタＴNpとはパラレル駆動であるので、このとき出力側に発生するミラー電流は、入力側の駆動電流がＩp／１０となったときと同じであり、電流値Ｉaは、Ｉa＝ｍ×Ｉp／１０となる。これが通常時の入力側トランジスタの駆動電流となって、駆動パルス信号ＰがＨＩＧＨレベル（以下“Ｈ”）になっている残りの期間（Ｔ−ｔp）の間、Ｉp／１０の電流が流れる。駆動パルス信号Ｐとコントロール信号CONTとはコントロール信号CONTの立上がりから（Ｔ−ｔp）期間後にＬＯＷレベル（以下“Ｌ”）に落ちて、スイッチ回路ＳＷa，ＳＷpaがＯＦＦとなり、入力側トランジスタＴNaと入力側トランジスタＴNpの駆動電流は停止する。
このように、ピーク電流生成回路１４は、入力側トランジスタＴNaを駆動してピーク電流をカレントミラー回路の出力側トランジスタに得て、この入力側トランジスタＴNaの駆動電流をこれと並列に設けられた他の入力側トランジスタＴNpに分流することで、カレントミラー入力側トランジスタ１個当たりの駆動電流を低減して出力側トランジスタの出力電流を低減して出力電流をピーク電流から定常状態の電流に落とす動作をする。そして、入力側トランジスタＴNaの駆動開始時点は、有機ＥＬ素子４の駆動開始時点に対応している。
出力段カレントミラー回路１３ｂの入力側トランジスタＴPxにはスイッチ回路ＳＷpaがＯＦＦしている期間、すなわちピーク電流を発生させる一定期間ｔpにはＩa＝ｍ×Ｉpとして定常駆動時の１０倍の電流が流れる。そして、その後に定常駆動電流として駆動電流Ｉa＝Ｉp／１０が出力される。それらが出力段カレントミラー回路１３ｂでＮ倍に電流増幅されて、有機ＥＬパネルのピン９に出力される。
なお、ピーク電流の期間ｔpは、容量性負荷となる特性を持つ有機ＥＬ素子４がピーク電流で初期充電されればよいので、必ずしも駆動パルス信号Ｐの立上がりと一致していなくてもよい。
【００１８】
ところで、有機ＥＬ表示装置では、カラム側が電流吐出し側となり、ロー側が電流吸い込み側（シンク側）となって、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図１，図６の有機ＥＬ素子４は、ピン９とグランドＧＮＤとの間に接続されているが、実際には、有機ＥＬ素子４は、ローライン走査回路を介してグランドＧＮＤに接続される。
ローライン走査回路によるロー側の走査は、走査対象となるローランに“Ｌ”の出力を発生して有機ＥＬ素子４の陰極をグランドＧＮＤに落とす。この陰極がグランドＧＮＤに落ちたときに有機ＥＬ素子４に駆動電流が流れ、あるローライン走査が終了して次のローライン走査へ移る走査の切換わり期間ではカラム側の駆動電流をＯＦＦさせる“Ｈ”の期間がある。このようなロー側の走査においては、駆動電流を出力するための駆動パルス信号Ｐは不要である。これに換わってあるローラインの走査開始がカラムドライバ１０のピン９に対する電流駆動の開始点となり、そのローラインの走査の終了が駆動電流の終了点になる。したがって、前記の駆動パルス信号Ｐに相当する駆動動作はロー側の走査で行われる。そのため、実際の回路では、スイッチ回路ＳＷaは不要になる。後述する図４の実施例はこのためにスイッチ回路ＳＷaは削除されている。
【００１９】
図３は、アクディブマトリックス型の有機ＥＬ表示パネルを駆動する場合の実施例である。
図３（ａ）において、有機ＥＬ駆動回路のカラムドライバ１００は、図１のカラムドライバ１０の出力段カレントミラー回路を電流シンク型の回路としたものであり、その構成の一例を図３（ｂ）に示す。
カラムドライバ１００のカラムピン対応に設けられた出力段カレントミラー回路１０１（図３（ｂ）参照）が接続されるピン９は、アクディブマトリックス型のＸ，Ｙのマトリックス配線（データ線，走査線）うちデータ線（Ｘi電極，ｉ＝１〜ｎ、ただし、データ線はｎ本とする。）に接続されている。
図に示すように、Ｘ，Ｙのマトリックス配線（データ線Ｘi，走査線Ｙj1，Ｙj2）を接続する交点に対応して表示セル２０（その座標（Ｘi，Ｙj））が設けられている。このセル２０内には交点にソース側とゲートが接続されたＮチャネルＭＯＳトランジスタＴr1が配置されていて、ＰチャネルＭＯＳトランジスタＴr2を介して有機ＥＬ素子２１が駆動される。トランジスタＴr2のソース−ゲート間にはコンデンサＣが接続され、トランジスタＴr2のソースは電源ライン＋Ｖccに接続され、そのドレインは有機ＥＬ素子２１を介してグランドＧＮＤに接続されている。
【００２０】
トランジスタＴr1とトランジスタＴr2との間にはＰチャネルＭＯＳトランジスタＴr3とＮチャネルＭＯＳトランジスタＴr4が設けられている。トランジスタＴr3は、トランジスタＴr2とカレントミラー回路２２を構成する入力側トランジスタとなっていて、これの下流にトランジスタＴr1のドレインが接続され、トランジスタＴr3とトランジスタＴr１の接続点とカレントミラー回路２２の共通に接続されたゲート（トランジスタＴr2のゲート）との間にトランジスタＴr4のソースとドレインが接続されている。トランジスタＴr１のゲートは、走査線Ｙj1に接続され、トランジスタＴr4のゲートが走査線Ｙj2に接続されている。
走査線Ｙj1が“Ｈ”，Ｙj2が“Ｈ”の信号を受けて走査されることでトランジスタＴr1とトランジスタＴr4とがＯＮとなり、前記のピーク電流でトランジスタＴr3，Ｔr2が駆動されるとともにコンデンサＣが充電されて、所定の駆動電圧がコンデンサＣに保持される。これによりコンデンサＣに電流値を電圧として書込んで駆動電流値を記憶し、記憶されたコンデンサＣの電圧に応じてＭＯＳトランジスタＴr2が駆動される。
この場合にコンデンサＣに書込まれた電荷は、走査線Ｙj1が“Ｌ”，Ｙj2が“Ｈ”の信号を受けて走査線Ｙj2のみが走査されてトランジスタＴr4がＯＮすることで、トランジスタＴr4とトランジスタＴr3のボディダイオードを介して放電され、コンデンサＣの電圧がリセットされる。なお、走査線Ｙj1と走査線Ｙj2とはそれぞれコントロール回路１５から異なるタイミング信号Ｔ1，Ｔ2を駆動回路１７が受けて走査される。
【００２１】
図３（ｂ）は、その電流駆動回路１８の出力段を中心とするブロック図であり、定電流源１２とＤ／Ａ１１とは、図１に示す回路である。
図３（ｂ）では、図１の出力段カレントミラー回路１３ｂのＰチャネルＭＯＳＦＥＴトランジスタＴPx，ＴPyに換えてＮチャネルＭＯＳＦＥＴトランジスタＴNx，ＴNyのカレントミラー回路１８ａを出力段カレントミラー回路１３ｂのトランジスタＴPu，ＴPwの下流に設けている。これによりピン９に対してシンクする駆動電流を発生することができる。
トランジスタＴNx，ＴNyのソースは、グランドＧＮＤに接続され、トランジスタＴNxのドレインは、トランジスタＴNvを介してトランジスタＴPwのドレインに接続され、トランジスタＴNyのドレインは、ピン９に接続されている。トランジスタＴNx，ＴNyのチャネル幅比は、図１の場合とは逆にＮ：１となっている。Ｎは、１０程度である。図１の場合と同様にトランジスタＴNvは、レベル調整用のトランジスタである。
ここでは、トランジスタＴPu，ＴPwのカレントミラー回路は、各トランジスタのソース側が電源ライン＋Ｖccに直接接続され、Ｄ／Ａ１１のシンクする駆動電流を電源ライン＋Ｖccで折り返して吐き出し電流に変換する回路になる。
この吐き出し駆動電流によりトランジスタＴNxが駆動され、トランジスタＴNx，ＴNyにシンクする駆動電流が生成される。
なお、この電流駆動回路１８では、有機ＥＬ素子２１の陰極は、データ線Ｘiを介して前記したローライン走査回路１９に接続され、この回路を介してグランドＧＮＤに接続されている。
このようなアクディブマトリックス型の有機ＥＬ表示パネルの電流駆動は、駆動デューティ比に対して立ち上がり時間が無視できないときに有効である。すなわち、駆動データライン数が多数でかつ少ない駆動電流で駆動するとき、例えば、データ線数が多いＳＧＡ，ＸＧＡなどの大型、高精細度の画質の駆動に有効である。
【００２２】
図４は、図１の実施例の具体的な回路構成例である。入力側トランジスタＴNaと出力側トランジスタＴNb〜ＴNn-1とが電源ラインとグランドＧＮＤ間に従属接続で２段積み上げられたカレントミラー回路となっていて、スイッチ回路ＳＷpaは、ＭＯＳＦＥＴトランジスタＴN2で構成されている。出力段カレントミラー回路１３ｂの入力側トランジスタＴPx，出力側トランジスタＴPyの上にもカレントミラー回路が１段積み上げられている。
すなわち、出力段カレントミラー回路１３ｂは、トランジスタＴPu，ＴPwが２段の縦方向に従属接続して積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPu1，ＴPw1とＰチャネルＭＯＳＦＥＴトランジスタＴPu2，ＴPw2のカレントミラー回路となっている。さらに、トランジスタＴPx，ＴPyが同様に２段の縦方向に従属接続して積上げたＰチャネルＭＯＳＦＥＴトランジスタＴPx1，ＴPy1とＰチャネルＭＯＳＦＥＴトランジスタＴPx2，ＴPy2のカレントミラー回路となっている。さらに、入力側トランジスタＴNaと出力側トランジスタＴNb〜ＴNn-1とが縦方向に従属接続されて２段積み上げられている。そのそれぞれを添え字１，２を付
けて示してある。
図４では、スイッチ回路ＳＷaに対応するＭＯＳＦＥＴトランジスタＴN1は、スイッチ回路ではなく、単にゲートがグランドＧＮＤに接続されて抵抗となっていて、スイッチ回路ＳＷaは削除されている。その結果、常時定電流源１２から電流値Ｉpが流されている。これは、先に説明したように駆動パルス信号Ｐに換わってロー側の走査回路が前記の駆動パルス信号Ｐに相当する駆動動作をするからである。
ところで、図４では、図１の場合と異なり、トランジスタＴrb〜Ｔrn-1は、ＰチャネルＭＯＳトランジスタとなっている。このようにトランジスタＴrb〜Ｔrn-1をＰチャネルＭＯＳとすることによりトランジスタＴrb〜Ｔrn-1の出力インピーダンスが低くなり、Ｄ／Ａ変換回路に表示データを設定する時に発生するスイッチングノイズを低減する効果がある。
【００２３】
以上説明してきたが、実施例では、ピーク電流を発生する回路としてカレントミラー回路で構成される電流スイッチングＤ／Ａ変換回路を中心に説明しているが、この発明は、このようなＤ／Ａ変換回路のカレントミラー回路に限定されるものではない。有機ＥＬパネルの端子ピンに流す電流あるいはその基礎となる電流を得るカレントミラー回路であれば、電流駆動回路のどこに配置されているものであってもよい。
また、実施例のカレントミラー回路は、ＭＯＳＦＥＴトランジスタを主体としているが、図６と図１の回路構成をみて分かるようにＭＯＳトランジスタの位置にバイポーラトランジスタを置くことが設計上で容易にできるので、バイポーラトランジスタを主体としてこれを構成してもよい。さらに、実施例のＮチャンネル型（あるいはｎｐｎ型トランジスタ）はＰチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタはＮチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。後者の場合は、通常、電源電圧は負となり、上流に設けたトランジスタは下流に設ける。
【００２４】
【発明の効果】
以上説明してきたように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けて直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、スイッチの１つを所定時間ずらせてＯＮさせることで、スタートから一定時間後に定電流を複数の入力側トランジスタの１つに分流するようにしてカレントミラー入力側の駆動電流を低減する。これにより、スタート時点で大きな駆動電流が流れてその後にこれよりも低い駆動電流が流れ、出力側カレントミラーには、ピークを持つ電流が発生する。
その結果、従来のように抵抗を挿入したり、その両端をショートするスイッチ回路は不要となり、また、ピークを発生するために専用に設けられるピーク電流値追加のための駆動電流源も不要になる。これにより、有機ＥＬ素子を初期駆動するためのピーク電流を持つ駆動電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のブロック図である。
【図２】図２は、その駆動制御のタイミングパルスの説明図である。
【図３】図３は、この発明の電流駆動回路をアクディブマトリックス型の有機ＥＬ表示パネルを駆動する電流駆動回路に適用した場合の実施例の説明図であって、（ａ）は、その全体的な回路構成のブロック図、（ｂ）は、その電流駆動回路の出力段を中心とするブロック図である。
【図４】図４は、図１の実施例の具体的な回路構成例である。
【図５】図５は、従来のカラムドライバの一例の説明図である。
【図６】図６は、この発明の先行技術の有機ＥＬ駆動回路のＤ／Ａ変換回路の一例の説明図である。
【符号の説明】
１，１０…カラムドライバ、２…Ｄ／Ａ変換回路、
２a…入力端子、２b…出力端子、
３，１２…カレントミラー電流出力回路、
３ａ…ドライブ段カレントミラー回路、
３b…出力段カレントミラー回路、４…有機ＥＬ素子、
５…パルス発生回路、６…駆動パルス、
７…駆動回路、７ａ…定電流源、７ｂ…初期充電回路、
７ｃ…スイッチングトランジスタ、８…スイッチング素子、
９…ピン、１２…ピーク電流生成回路、
１３ａ…駆動レベルシフト回路、
１３ｂ…出力段カレントミラー回路、
１４…ピーク電流生成回路、
１５…コントロール回路、１６…レジスタ、１７…駆動回路、
１８…電流駆動回路、１８ａ，２２…カレントミラー回路、
１９…ローライン走査回路、２０…表示セル、
Ｑ1〜Ｑm，Ｑa〜Ｑn-1，ＴPa〜TPn-1，ＴNa〜TNn-1…トランジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an organic EL drive circuit and an organic EL display device, and more specifically, generates a current value corresponding to an input digital value by a D / A conversion circuit using a current mirror circuit and sends it to a terminal pin of an organic EL panel. In the current drive circuit of the column line (the anode side drive line of the organic EL element, the same applies hereinafter) that generates the current to be generated, the peak current for driving the organic EL panel can be easily generated, and the area occupied by the drive circuit The present invention relates to improvements in an organic EL driving circuit and an organic EL display device that can reduce the size of the organic EL display.
[0002]
[Prior art]
Organic EL display devices are capable of high-luminance display by self-light emission, and are therefore suitable for small-screen display and are currently being used as next-generation display devices mounted on mobile phones, DVD players, PDAs (portable terminal devices), etc. Attention has been paid. When this organic EL display device is driven by voltage like a liquid crystal display device, the luminance variation increases, and there is a difference in sensitivity between R (red), G (green), and B (blue). There is a problem that becomes difficult.
Therefore, recently, an organic EL display device using a current-driven driver has been proposed. For example, Japanese Patent Application Laid-Open No. 10-112391 describes a technique for solving the problem of luminance variation by current driving.
[0003]
An organic EL display panel of an organic EL display device for a mobile phone has been proposed in which the number of column lines is 396 (132 × 3) terminal pins (hereinafter referred to as pins) and the row line has 162 pins. Line and low line pins tend to increase more than this.
The output stage of the current drive circuit of such an organic EL display panel is provided with a drive circuit for a current source, for example, an output circuit using a current mirror circuit, corresponding to the pin, regardless of whether it is an active matrix type or a simple matrix type. The drive stage is, for example, a parallel drive current mirror having a number of output side transistors corresponding to pins as in Japanese Patent Application No. 2002-82662 (Japanese Patent Application Nos. 2001-86967 and 2001-396219). Circuit (reference current distribution circuit), receives the reference current from the reference current generation circuit in front of the input stage and generates a large number of mirror currents corresponding to the pins to distribute the reference currents corresponding to the pins. Drive the output circuit. Alternatively, this mirror current distributed in correspondence with the pins is further amplified to a current of k times (k is an integer of 2 or more) to drive the output circuit. In addition, there is an application of Japanese Patent Application No. 2002-33719 of this applicant in which a D / A conversion circuit corresponding to a pin is provided for the k-fold current amplification circuit. This is because the D / A converter circuit receives display data corresponding to the pin on the column side, and A / D converts this display data corresponding to the pin to simultaneously generate a drive current in the column direction.
In this case, a peak current is generated in order to drive an organic EL element having a characteristic that becomes a capacitive load by initial charging. This peak current is generated as a reference current before the drive stage, one generated after the D / A conversion circuit as in the application, and one generated at the current output stage.
[0004]
First, a general example of a peak current generation circuit of an organic EL display panel performed in a current output stage can be seen in Japanese Patent Application Laid-Open No. 11-45071, which is shown in FIG. Further, as a prior art of the present invention, an example in which a peak current generation circuit is provided after the D / A conversion circuit described in Japanese Patent Application No. 2002-33719 “D / A conversion circuit and organic EL drive circuit using the same” is shown in FIG. Shown in
Referring to FIG. 5, reference numeral 4 denotes an organic EL element, and reference numeral 5 denotes a pulse generation circuit that generates a pulse for generating a peak in the drive current of the organic EL element 4. 5 generates a pulse 6 synchronized with the drive pulse by the pulse generation circuit 5, and this pulse 6 is provided in parallel to the load resistance of the constant current source (current mirror output circuit) 7a of the drive circuit 7. The initial charging circuit 7b is added to the switching element 8. As a result, the switching element 8 is turned on, and a large current flows through the organic EL element 4 via the switch transistor 7c which is turned on simultaneously with receiving the drive pulse, and the organic EL element 4 is driven by this current. As a result, a large current flows through the organic EL element 4 at the start of driving for a certain period determined by the ON resistance of the switching element 8 and the junction capacitance of the organic EL element 4. As a result, the organic EL element 4 is charged in the initial stage of driving and its rising edge becomes steep, the brightness of the organic EL element 4 is improved, and uneven brightness is prevented.
[0005]
In FIG. 6, 1 is a column driver of the organic EL drive circuit, 2 is its D / A conversion circuit, and 3 is its current mirror current output circuit.
The current mirror current output circuit 3 includes a drive stage current mirror circuit 3a and an output stage current mirror circuit 3b.
The current mirror circuit 3a is a peak current generating circuit, which is composed of a diode-connected pnp-type input side transistor Qs and output side transistor Qt, each of which has a P channel MOSFET transistor Trs and an N channel MOSFET transistor Trt. To the input terminal 3c of the output stage current mirror circuit 3b.
The collector of the input side transistor Qs is connected to the output terminal 2b of the D / A conversion circuit 2, and the collector of the output side transistor Qt is connected to the ground GND. The emitter area ratio of the transistors Qs and Qt is 1: x. Here, assuming that the output current of the D / A conversion circuit 2 is Ia, a drive current of (x + 1) Ia can be generated at the input terminal 3c. Therefore, the current mirror circuit 3a generates a (1 + x) times drive current when the transistor Trt is ON. The transistor Trs is a load transistor provided corresponding to the transistor Trt, and its gate is connected to the ground GND and is inserted to balance the drive line. Note that the transistor Trt is turned on in response to the control signal CONT for a certain period in the initial stage of driving.
[0006]
  The current mirror circuit 3a drives the pnp type input side transistor Qx of the output stage current mirror circuit 3b via the pnp type current mirror transistors Qu and Qw for base current correction driving. As a result, a current of (1 + x) Ia flows through the input side transistor Qx during a certain period in which the transistor Trt is turned on and the peak drive is performed. Thereafter, the drive current Ia is output as the normal drive current. These currents are further amplified N times by the pnp-type output side transistor Qy of the output stage current mirror circuit 3b and output to the pin 9 of the organic EL panel.
  The emitter area ratio of the transistor Qx and the transistor Qy in the output stage current mirror circuit 3b is 1: N, and the emitter of these transistors is not the power supply line + VDD but a power higher than this, for example, a power supply of about + 15V to + 20V Connected to the line + Vcc, the collector of the output side transistor Qy is connected to the pin 9 on the column side.
  Therefore, when driving with a peak current, a drive current of N × (1 + x) Ia is applied to pin 9.Outputbe able to. As a result, the organic EL element 4 having the characteristic of a capacitive load is initially charged with a peak current and driven by current.
[0007]
The D / A conversion circuit 2 has a diode-connected input-side npn type bipolar transistor Qa, and receives the current I from the constant current source 14a via the input terminal 2a at the collector of this transistor. Further, the D / A conversion circuit 2 includes a switch circuit between the output side npn type bipolar transistors Qb to Qn-1 that are current mirror connected to this transistor and the emitters of the output side transistors Qb to Qn-1 and the ground GND. Connected N-channel MOSFET transistors Trb to Trn−1 are provided. The gates of the transistors Trb to Trn-1 are connected to the input terminals D0 to Dn-1, respectively.
Each of the output side transistors Qb to Qn-1 has its collector connected to the output terminal 2b, and each transistor is a multiple of x1, x2, x4, ... xn with respect to the emitter area of the transistor Qa. The emitter area ratio corresponding to the weight of. The emitter of the input side transistor Qa is connected to the ground GND through a series circuit of a resistor Ra and an N-channel type MOSFET transistor Tra, and the gate of the transistor Tra is connected to the power supply line + VDD.
This D / A conversion circuit 2 receives display data of digital values corresponding to the display brightness at that time from a processor such as a CPU or MPU at input terminals D0 to Dn-1, and receives input data (display data) at an output terminal 2b. Generates an analog current value corresponding to In this figure, the output circuit of the reference current distribution circuit for one pin of each drive stage is simplified and shown as a constant current source 14a. The transistor Trr and the transistor Qr are a base current supply circuit for supplying a base current to a common base line connected with a current mirror, and the emitter of the transistor Qr is connected through a series circuit of a resistor Rr and an N-channel MOSFET transistor Trra. Are connected to the ground GND, and the gate of the transistor Trra is connected to the power supply line + VDD.
[0008]
[Problems to be solved by the invention]
In recent years, the number of drive pins tends to increase due to the demand for high resolution. Since the peak current generation circuit and the D / A conversion circuit are provided for each pin for current driving the organic EL element, the scale of the integrated circuit is increasing. Therefore, how to make these circuits small contributes to the reduction of the power consumption and the occupied area with the increase in the number of drive pins.
SUMMARY OF THE INVENTION An object of the present invention is to meet such a demand, and can easily generate a peak current for current driving and reduce the area occupied by the driving circuit and an organic EL driving circuit. It is to provide a display device.
[0009]
[Means for Solving the Problems]
  The characteristics of the organic EL drive circuit and the organic EL display device of the present invention for achieving such an object are as follows:Diode connectedA predetermined current is supplied to the input side transistor.Current mirror connected to input side transistorFlow through the terminal pin of the organic EL panel to the output side transistorDriveIn an organic EL driving circuit having a current mirror circuit for obtaining a current or a current that is the basis thereof,
  In the current mirror circuitA plurality of the input side transistors provided in parallel;
  One of the plurality of input side transistors is driven with a predetermined current to generate a peak current in the output side transistor, and the other input side transistor provided in parallel with the input side transistor driven with the predetermined current A control circuit for controlling the output current of the output side transistor from the peak current to a steady state current by reducing the drive current of one of the current mirror input side transistors by diverting the predetermined current to And be preparedAnd
A drive current or its current is generated according to the output current of the output-side transistor and predetermined input data, and the capacitive load organic EL element connected via the terminal pin or the drive current of this organic EL element The capacitor that stores the value is initially charged with the drive current according to the peak current and then driven with the drive current according to the steady state current.Is.
[0010]
  According to another aspect of the present invention, a plurality of output side transistors of the current mirror circuit are provided to constitute a D / A conversion circuit, and the bit digit order of input data for each output side transistor to perform D / A conversion.In placeThe output side transistor selectively operates according to the input data, so that the conversion analog current corresponding to the input data is generated at the output terminal as the total value of the current flowing through the output side transistor. An organic EL drive circuit having an A conversion circuit, wherein a switch circuit is provided in series with at least one of the plurality of input side transistors of the current mirror circuit as described above, and a constant current source for generating the predetermined current is provided. Provide. The organic EL driving circuit drives the current of the constant current source through one of the input side transistors, shifts the driving circuit for a predetermined time from the start of driving, turns on the switch circuit, and supplies the current from the constant current source. Is converted to another input side transistor via a switch circuit to generate a converted analog current having a peak.
  Still another invention is the organic EL drive circuit according to the other invention described above, wherein two operation-side current ratios of a plurality of input-side transistors of the current mirror circuit are 1: N (where N> 1). As an input side transistor, the current from the constant current source is supplied to the input side transistor corresponding to the operating current ratio of 1, and the switch circuit is turned on to the input side transistor corresponding to the operating current ratio of N. The current from the constant current source is shunted.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
As described above, according to the present invention, a plurality of current mirror-connected input side transistors are provided in parallel, and the input side drive current is controlled by the switch circuit inserted in series in one of them. At this time, according to the present invention, a current corresponding to the peak current is generated in the output-side transistor by the input-side transistor that is driven first, and from the predetermined driving start time, from the current generation time of the output-side transistor, or from the organic EL By turning on the switch circuit after a predetermined time from the drive start time, the drive current per current mirror input side transistor is reduced so as to be shunted to one of the plurality of input side transistors. As a result, a large drive current flows at the start time, and a current corresponding to the peak current is obtained in the output side transistor of the current mirror circuit. After a predetermined time, a smaller drive current flows and becomes a steady current, resulting in the output side A current having a peak is generated in the transistor.
In this case, there is no need for a switch circuit (corresponding to the switching element 8 shown in FIG. 5) for inserting a resistor in the output stage circuit or short-circuiting both ends as in the prior art, and it is provided exclusively for generating a peak. A drive current source (corresponding to the drive stage current mirror circuit 3a in FIG. 6) for adding peak currents is also unnecessary, and the circuit configuration is simplified.
As a result, a drive current having a peak current for initially driving the organic EL element can be easily generated, and the area occupied by the drive circuit can be reduced.
[0012]
【Example】
FIG. 1 is a block diagram of a current drive circuit according to an embodiment to which the organic EL drive circuit of the present invention is applied. FIG. 2 is an explanatory diagram of timing pulses in the drive control. FIG. 3 is a current drive of the present invention. It is explanatory drawing of the Example at the time of applying a circuit to the current drive circuit which drives an active matrix type organic electroluminescence display panel, Comprising: (a) is a block diagram of the whole circuit structure, (b) is FIG. 4 is a block diagram centering on the output stage of the current drive circuit, and FIG. 4 is an explanatory diagram of a specific circuit configuration example of the embodiment of FIG. In addition, in each figure, the same component attaches | subjects the same code | symbol and omits those description.
In FIG. 1, 10 is a column driver of the organic EL drive circuit, 11 is its D / A conversion circuit, 12 is a simplified output circuit for one pin of the reference current distribution circuit, FIG. A constant current source corresponding to the constant current source 14a, 13 is a current mirror current output circuit, 14 is a peak current generating circuit, and 15 is a control circuit.
The D / A conversion circuit 11 corresponds to the D / A conversion circuit 2 of FIG. 6, but is not a bipolar transistor but a MOSFET transistor. The N channel input side transistor TNa corresponds to the input side transistor Qa of the D / A converter circuit 2, and the N channel output side transistors TNb to TNn-1 correspond to the output side transistors Qb to Qn-1, respectively. The current mirror circuit is configured. The D / A conversion circuit 11 further includes an N-channel input side transistor TNp of a current mirror connected in parallel to the input side transistor TNa. The transistor TNa and the transistor TNp have a channel width (gate width) ratio of 1: 9, and their sources are connected to the ground GND via resistors Ra and Rpa and switch circuits SWa and SWpa, respectively. ing.
The channel width (gate width) ratio of 1: 9 may be configured by connecting, in parallel, nine MOS transistors having good pair characteristics to one MOS having the same shape.
[0013]
The two input side transistors TNa and the input side transistor TNp receive the current Ip from the constant current source 12 to the respective drains via the input terminal 11a. Unlike the constant current source 14 a of FIG. 6, the constant current source 12 is changed to a current Ip whose current value is larger than the current I. When this current Ip flows through the input side transistor TNa as an operating current, the current value is set to generate a peak current Ia = Ipa at the output terminal 11b of the D / A conversion circuit 11.
The resistors Rb to Rn-1 are resistors inserted between the sources of the output side transistors TNb to TNn-1 and the drains of the transistors Trb to Trn-1. As a result, a predetermined time constant can be ensured in relation to the parasitic capacitance between the source and the drain, but these resistors are not necessarily required. Further, the base current supply circuit corresponding to the transistor Trr and the transistor Qr in FIG. 6 is omitted here.
The current mirror current output circuit 13 is a circuit corresponding to the current mirror current output circuit 3 of FIG. 6, but this is also not a bipolar transistor but a MOSFET transistor, and a drive level shift circuit 13a and an output stage current mirror circuit 13b. It consists of. Here, there is no peak current generation circuit corresponding to the current mirror circuit 3a of FIG.
[0014]
The drive level shift circuit 13a is a circuit for transmitting the output of the D / A conversion circuit 11 to the output stage current mirror circuit 13b, and includes an N-channel MOSFET transistor TNv. The gate is connected to the bias line Vb, and the source side is connected to the output terminal 11 b of the D / A conversion circuit 11. The drain side is connected to the input terminal 13c of the output stage current mirror circuit 13b.
As a result, when the output current of the D / A conversion circuit 11 is Ia, a drive current of Ia can be generated at the input terminal 13c.
[0015]
The output stage current mirror circuit 13b includes P-channel MOSFET transistors TPu and TPw corresponding to the transistors Qu and Qw of the current mirror for base current correction driving in FIG. 6, and P corresponding to the transistors Qx and Qy of the current mirror in FIG. It has channel MOSFET transistors TPx and TPy.
The channel width (gate width) ratio of the transistor TPx and the transistor TPy of the output stage current mirror circuit 13b is 1: N (where N> 1), and the source of these transistors is not the power supply line + VDD but a voltage higher than this, For example, it is connected to a power supply line + Vcc of about + 15V. The output of the output side transistor TPy is connected to the pin 9 on the column side, and at the time of driving, a driving current of N × Ia is passed through the pin 9 to drive the organic EL panel with current. The organic EL element 4 is connected between the pin 9 and the ground GND. In the figure, Vc is a bias line.
[0016]
Here, the input side transistor TNp, the resistor Rpa, and the switch circuit SWpa constitute a peak current generation circuit 14. The switch circuit SWa is turned on in response to the drive pulse signal P, and the switch circuit SWpa is turned off without receiving the control signal CONT for a fixed period tp at the initial stage of driving when the drive pulse signal P is generated. It will turn ON after receiving CONT.
The operation of generating the peak current will be described with reference to FIG. 2. First, the data inputted to the input terminals D0 to Dn-1 sent from the MPU or the like is sent to the register 16 in accordance with the latch pulse Lp (see FIG. 2A). Is set to the input terminals D0 to Dn-1 via the register 16. After sending the latch pulse Lp to the register 16, the control circuit 15 generates the drive pulse signal P (see FIG. 2C) and turns on the switch circuit SWa. At this time, since the switch circuit SWpa has not received the control signal CONT, the current Ip flows through the input-side transistor TNa, and the D / A conversion circuit 11 converts the data set in the input terminals D0 to Dn−1. A current value m × Ip is generated according to a corresponding multiple m, and a peak current Ia = m × Ip is generated at the output terminal 11b. When the control signal CONT (see FIG. 2B) is generated with a shift by the peak current generation period tp and the switch circuit SWpa is turned on, the current flowing through the input side transistor TNa is shunted to the input side transistor TNp, According to the channel width ratio 1: 9 of these transistors, Ip / 10 flows through the input side transistor TNa, and a current of 9 × Ip / 10 flows through the input side transistor TNp. Since the input side transistor TNa and the input side transistor TNp are connected in parallel and have a channel width ratio of 1: 9, a current of 9 × Ip / 10 flows through the input side transistor TNp. As a result, the current amplification capability of the output side transistor becomes 1/9. Therefore, the drive current on the input side transistor side is equal to Ip / 10 for the transistors on each output side.
[0017]
That is, since the input side transistor TNa and the input side transistor TNp are driven in parallel, the mirror current generated on the output side at this time is the same as when the input side drive current becomes Ip / 10, and the current value Ia is Ia = m × Ip / 10. This becomes the drive current of the input side transistor at the normal time, and a current of Ip / 10 flows during the remaining period (T−tp) when the drive pulse signal P is at the HIGH level (hereinafter “H”). The drive pulse signal P and the control signal CONT fall to the LOW level (hereinafter referred to as “L”) after (T−tp) period from the rise of the control signal CONT, the switch circuits SWa and SWpa are turned off, and the input side transistor TNa is input. The drive current of the side transistor TNp stops.
In this way, the peak current generation circuit 14 drives the input side transistor TNa to obtain the peak current to the output side transistor of the current mirror circuit, and the drive current of the input side transistor TNa is provided in parallel with this. The operation of dropping the output current from the peak current to the steady state current by reducing the drive current per current mirror input side transistor and reducing the output current of the output side transistor by shunting to the input side transistor TNp. To do. The drive start time of the input side transistor TNa corresponds to the drive start time of the organic EL element 4.
The input-side transistor TPx of the output stage current mirror circuit 13b has a current 10 times as large as that during steady driving as Ia = m × Ip during a period in which the switch circuit SWpa is OFF, that is, a certain period tp for generating a peak current. . Thereafter, drive current Ia = Ip / 10 is output as a steady drive current. They are amplified N times by the output stage current mirror circuit 13b and output to the pin 9 of the organic EL panel.
Note that the peak current period tp is not necessarily coincident with the rise of the drive pulse signal P because the organic EL element 4 having the characteristic of a capacitive load only needs to be initially charged with the peak current.
[0018]
By the way, in the organic EL display device, the column side is the current discharge side, and the row side is the current suction side (sink side), and current is output from the column-side current drive circuit according to the scan on the row side. Accordingly, the organic EL element 4 in FIGS. 1 and 6 is connected between the pin 9 and the ground GND, but in reality, the organic EL element 4 is connected to the ground GND through the row line scanning circuit. Is done.
In the low-side scanning by the low-line scanning circuit, an “L” output is generated in Laurent to be scanned, and the cathode of the organic EL element 4 is dropped to the ground GND. When this cathode falls to the ground GND, a drive current flows through the organic EL element 4, and the drive current on the column side is turned off during a scan switching period in which a certain row line scan is completed and the operation proceeds to the next row line scan. There is a period of “H”. In such a low-side scan, the drive pulse signal P for outputting the drive current is not necessary. Instead, the start of scanning of the row line becomes the starting point of current driving for the pin 9 of the column driver 10, and the end of scanning of the row line becomes the end of driving current. Therefore, the driving operation corresponding to the driving pulse signal P is performed by scanning on the low side. Therefore, in an actual circuit, the switch circuit SWa is not necessary. In the embodiment of FIG. 4 to be described later, the switch circuit SWa is omitted for this purpose.
[0019]
FIG. 3 shows an embodiment in the case of driving an active matrix type organic EL display panel.
In FIG. 3 (a), the column driver 100 of the organic EL drive circuit is such that the output stage current mirror circuit of the column driver 10 of FIG. 1 is a current sink type circuit, and an example of its configuration is shown in FIG. ).
A pin 9 to which an output stage current mirror circuit 101 (see FIG. 3B) provided corresponding to the column pin of the column driver 100 is connected is an active matrix type X, Y matrix wiring (data line, scanning line). It is connected to a data line (Xi electrode, i = 1 to n, where n data lines are provided).
As shown in the figure, display cells 20 (the coordinates (Xi, Yj)) are provided corresponding to the intersections connecting the X and Y matrix wirings (data lines Xi, scanning lines Yj1, Yj2). In this cell 20, an N-channel MOS transistor Tr1 whose source side and gate are connected at the intersection is arranged, and the organic EL element 21 is driven through the P-channel MOS transistor Tr2. A capacitor C is connected between the source and gate of the transistor Tr2, the source of the transistor Tr2 is connected to the power supply line + Vcc, and its drain is connected to the ground GND through the organic EL element 21.
[0020]
A P-channel MOS transistor Tr3 and an N-channel MOS transistor Tr4 are provided between the transistor Tr1 and the transistor Tr2. The transistor Tr3 is an input-side transistor that constitutes the current mirror circuit 22 with the transistor Tr2. The drain of the transistor Tr1 is connected downstream of the transistor Tr3, and the connection point between the transistor Tr3 and the transistor Tr1 is shared by the current mirror circuit 22. The source and drain of the transistor Tr4 are connected between the connected gates (the gate of the transistor Tr2). The gate of the transistor Tr1 is connected to the scanning line Yj1, and the gate of the transistor Tr4 is connected to the scanning line Yj2.
When the scanning line Yj1 is scanned by receiving a signal of "H" and Yj2 is "H", the transistors Tr1 and Tr4 are turned on, and the transistors Tr3 and Tr2 are driven by the peak current and the capacitor C is turned on. The capacitor C is charged and a predetermined drive voltage is held in the capacitor C. As a result, the current value is written as a voltage to the capacitor C to store the drive current value, and the MOS transistor Tr2 is driven according to the stored voltage of the capacitor C.
In this case, the charge written in the capacitor C is the same as that of the transistor Tr4 when the scanning line Yj1 receives a signal of "L" and Yj2 is "H" and only the scanning line Yj2 is scanned and the transistor Tr4 is turned on. Discharge occurs through the body diode of the transistor Tr3, and the voltage of the capacitor C is reset. The scanning line Yj1 and the scanning line Yj2 are scanned by the drive circuit 17 receiving different timing signals T1, T2 from the control circuit 15, respectively.
[0021]
FIG. 3B is a block diagram centering on the output stage of the current driving circuit 18, and the constant current source 12 and the D / A 11 are the circuits shown in FIG.
3B, in place of the P-channel MOSFET transistors TPx and TPy of the output stage current mirror circuit 13b of FIG. 1, the current mirror circuit 18a of the N-channel MOSFET transistors TNx and TNy is replaced with the transistors TPu and TPu of the output stage current mirror circuit 13b. Provided downstream of TPw. As a result, a drive current that sinks to the pin 9 can be generated.
The sources of the transistors TNx and TNy are connected to the ground GND, the drain of the transistor TNx is connected to the drain of the transistor TPw via the transistor TNv, and the drain of the transistor TNy is connected to the pin 9. The channel width ratio of the transistors TNx and TNy is N: 1 contrary to the case of FIG. N is about 10. As in the case of FIG. 1, the transistor TNv is a level adjusting transistor.
Here, the current mirror circuit of the transistors TPu and TPw is a circuit in which the source side of each transistor is directly connected to the power supply line + Vcc, and the drive current sunk by the D / A 11 is turned back at the power supply line + Vcc and converted into a discharge current.
The transistor TNx is driven by this discharge drive current, and a drive current that sinks to the transistors TNx and TNy is generated.
In the current driving circuit 18, the cathode of the organic EL element 21 is connected to the row line scanning circuit 19 through the data line Xi, and is connected to the ground GND through this circuit.
The current drive of such an active matrix type organic EL display panel is effective when the rise time cannot be ignored with respect to the drive duty ratio. That is, when driving with a large number of driving data lines and a small driving current, it is effective for driving large-sized and high-definition image quality such as SGA and XGA with a large number of data lines.
[0022]
  FIG. 4 is a specific circuit configuration example of the embodiment of FIG. The input-side transistor TNa and the output-side transistors TNb to TNn-1 are current mirror circuits that are stacked in two stages between the power supply line and the ground GND, and the switch circuit SWpa is composed of a MOSFET transistor TN2. Yes. One stage of the current mirror circuit is also stacked on the input side transistor TPx and the output side transistor TPy of the output stage current mirror circuit 13b.
  That is, the output stage current mirror circuit 13b is a current mirror circuit of P-channel MOSFET transistors TPu1 and TPw1 and P-channel MOSFET transistors TPu2 and TPw2 stacked by cascade connection of transistors TPu and TPw in the vertical direction of two stages. . Further, the transistors TPx and TPy are similarly current mirror circuits of the P-channel MOSFET transistors TPx1 and TPy1 and the P-channel MOSFET transistors TPx2 and TPy2 which are stacked in cascade connection in two stages. Further, the input side transistor TNa and the output side transistors TNb to TNn-1 are cascade-connected in the vertical direction and stacked in two stages. Each of them is attached with subscripts 1 and 2.
It is shown.
  In FIG. 4, the MOSFET transistor TN1 corresponding to the switch circuit SWa is not a switch circuit, but simply has a gate connected to the ground GND to become a resistor, and the switch circuit SWa is omitted. As a result, the current value Ip is always supplied from the constant current source 12. This is because the drive pulseSignal PThis is because the low-side scanning circuit performs a driving operation corresponding to the driving pulse signal P instead.
  Incidentally, in FIG. 4, unlike the case of FIG. 1, the transistors Trb to Trn-1 are P-channel MOS transistors. As described above, by making the transistors Trb to Trn-1 P-channel MOS, the output impedance of the transistors Trb to Trn-1 is lowered, and the switching noise generated when setting display data in the D / A converter circuit is reduced. There is.
[0023]
As described above, in the embodiment, the current switching D / A conversion circuit configured by the current mirror circuit is mainly described as the circuit for generating the peak current. However, the present invention provides such a D / A. It is not limited to the current mirror circuit of the conversion circuit. As long as it is a current mirror circuit that obtains a current that flows to the terminal pin of the organic EL panel or a current that is the basis thereof, it may be disposed anywhere in the current driving circuit.
Although the current mirror circuit of the embodiment is mainly composed of MOSFET transistors, as can be seen from the circuit configurations of FIGS. 6 and 1, it is easy to design a bipolar transistor at the position of the MOS transistor. This may be composed mainly of a bipolar transistor. Further, the N channel type (or npn type transistor) of the embodiment can be replaced with a P channel type (or pnp type) transistor, and the P channel type (or pnp type) transistor can be replaced with an N channel (or npn type) transistor. In the latter case, the power supply voltage is usually negative, and the transistor provided upstream is provided downstream.
[0024]
【The invention's effect】
As described above, according to the present invention, the input side drive current is controlled by the switch circuit in which a plurality of current mirror-connected input side transistors are provided in parallel and inserted in series. At this time, by turning on one of the switches for a predetermined time, the constant current is shunted to one of the plurality of input side transistors after a certain time from the start, thereby reducing the drive current on the current mirror input side. As a result, a large drive current flows at the start time, and a drive current lower than that flows thereafter, and a current having a peak is generated in the output side current mirror.
As a result, there is no need for a switch circuit that inserts a resistor or short-circuits both ends as in the prior art, and there is no need for a drive current source for adding a peak current value that is provided exclusively for generating a peak. . Thereby, a drive current having a peak current for initially driving the organic EL element can be easily generated, and the area occupied by the drive circuit can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram of a current drive circuit according to an embodiment to which an organic EL drive circuit of the present invention is applied.
FIG. 2 is an explanatory diagram of timing pulses for the drive control.
FIG. 3 is an explanatory diagram of an embodiment in which the current driving circuit of the present invention is applied to a current driving circuit for driving an active matrix type organic EL display panel. FIG. (B) is a block diagram centering on the output stage of the current drive circuit.
FIG. 4 is a specific circuit configuration example of the embodiment of FIG. 1;
FIG. 5 is an explanatory diagram of an example of a conventional column driver.
FIG. 6 is an explanatory diagram of an example of a D / A conversion circuit of an organic EL drive circuit according to the prior art of the present invention.
[Explanation of symbols]
1, 10 ... column driver, 2 ... D / A conversion circuit,
2a: input terminal, 2b: output terminal,
3, 12 ... Current mirror current output circuit,
3a: Drive stage current mirror circuit,
3b: Output stage current mirror circuit, 4 ... Organic EL element,
5 ... Pulse generation circuit, 6 ... Drive pulse,
7 ... Driving circuit, 7a ... Constant current source, 7b ... Initial charging circuit,
7c ... switching transistor, 8 ... switching element,
9 ... pin, 12 ... peak current generating circuit,
13a ... Drive level shift circuit,
13b: Output stage current mirror circuit,
14 ... Peak current generation circuit,
15 ... Control circuit, 16 ... Register, 17 ... Drive circuit,
18 ... current drive circuit, 18a, 22 ... current mirror circuit,
19 ... low line scanning circuit, 20 ... display cell,
Q1 to Qm, Qa to Qn-1, TPa to TPn-1, TNa to TNn-1 ... transistors.

Claims

ダイオード接続された入力側トランジスタに所定の電流が供給されて前記入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ＥＬパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機ＥＬ駆動回路において、
前記カレントミラー回路において並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタの１つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することで前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備え、
前記出力側トランジスタの出力電流と所定の入力データとに応じて前記駆動電流あるいはその基礎となる電流が生成され、前記端子ピンを介して接続される容量性負荷の有機ＥＬ素子あるいはこの有機ＥＬ素子の駆動電流値を記憶するコンデンサが前記ピーク電流に応じた前記駆動電流で初期充電された後に前記定常状態の電流に応じた前記駆動電流で駆動される有機ＥＬ駆動回路。 A current mirror circuit that supplies a predetermined current to a diode-connected input transistor and obtains a drive current that flows to a terminal pin of an organic EL panel to an output-side transistor that is current-mirror connected to the input-side transistor or a current that is the basis thereof In an organic EL driving circuit having
A plurality of the input side transistors provided in parallel in the current mirror circuit ;
One of the plurality of input side transistors is driven with a predetermined current to generate a peak current in the output side transistor, and the other input side transistor provided in parallel with the input side transistor driven with the predetermined current the Bei example a control circuit for an output current having a predetermined current the output transistors by shunting performs control to steady state current from the peak current in,
Capacitive load organic EL element or the organic EL element connected via the terminal pin, the drive current or the current serving as a basis thereof is generated according to the output current of the output side transistor and predetermined input data An organic EL drive circuit that is driven with the drive current according to the steady-state current after the capacitor that stores the drive current value is initially charged with the drive current according to the peak current .

さらに、前記複数の入力側トランジスタの少なくとも１つに直列に挿入されたスイッチ回路と、前記所定の電流を発生する電流源とを備え、
前記コントロール回路は、前記入力側トランジスタの１つを前記電流源からの電流により駆動し、所定の駆動開始時点から所定時間ずらせて前記スイッチ回路をＯＮにする制御をする請求項１記載の有機ＥＬ駆動回路。And a switch circuit inserted in series with at least one of the plurality of input side transistors, and a current source for generating the predetermined current,
2. The organic EL according to claim 1, wherein the control circuit controls one of the input side transistors to be turned on by driving a current from the current source and shifting a predetermined time from a predetermined driving start time. Driving circuit.

前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項２記載の有機ＥＬ駆動回路。The plurality of input-side transistors are two, and the two input-side transistors have an operation current ratio of 1: N (where N> 1), and the switch circuit that is turned on for a predetermined time is 3. The organic EL driving circuit according to claim 2, wherein the organic EL driving circuit is inserted into the input side transistor having an operating current ratio of N side.

前記スイッチ回路は、前記複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路からなり、前記コントロール回路は、前記複数のスイッチ回路の少なくとも１つをＯＮにして前記複数の入力側トランジスタの少なくとも１つを前記定電流源からの電流で駆動し、この駆動から所定時間ずらせて残りの前記スイッチ回路の少なくとも１つをＯＮにして前記定電流源からの電流を複数の前記入力側トランジスタの少なくとも１つに分流する制御をする請求項２記載の有機ＥＬ駆動回路。The switch circuit includes a plurality of switch circuits respectively inserted in series with the plurality of input side transistors, and the control circuit turns on at least one of the plurality of switch circuits and sets the plurality of input side transistors. At least one is driven by the current from the constant current source, and at least one of the remaining switch circuits is turned on by shifting the current from the drive for a predetermined time, and the current from the constant current source is supplied to the plurality of input transistors. 3. The organic EL drive circuit according to claim 2, wherein the control is performed so that the current is divided into at least one.

前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項４記載の有機ＥＬ駆動回路。The plurality of input-side transistors are two, and the two input-side transistors have an operation current ratio of 1: N (where N> 1), and the switch circuit that is turned on for a predetermined time is 5. The organic EL driving circuit according to claim 4, wherein the organic EL driving circuit is inserted into the input side transistor having an operating current ratio of N side.

前記カレントミラー回路は、前記所定の入力データを前記出力側トランジスタに受けてＤ／Ａ変換するＤ／Ａ変換回路を構成し、前記電流源は定電流源であり、さらに、前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路を有し、前記カレントミラー回路は、前記Ｄ／Ａ変換回路の出力側トランジスタの前記出力電流により前記カレントミラー電流出力回路を駆動する請求項３記載の有機ＥＬ駆動回路。The current mirror circuit constitutes a D / A conversion circuit that receives the predetermined input data at the output-side transistor and performs D / A conversion, the current source is a constant current source, and the organic EL panel 4. A current mirror current output circuit for outputting a current to a terminal pin, wherein the current mirror circuit drives the current mirror current output circuit by the output current of an output side transistor of the D / A conversion circuit. Organic EL drive circuit.

前記所定時間は、前記有機ＥＬ素子の駆動開始時点からの時間であり、前記有機ＥＬ素子がピーク電流で初期充電されるための時間に対応している請求項６記載の有機ＥＬ駆動回路。The predetermined time, the a time from the drive start time of the organic EL device, the organic EL driving circuit according to claim 6, wherein the organic EL device corresponds to the time to be initially charged in the peak current.

前記定電流源は、基準電流を受けて前記端子ピン対応に前記基準電流を分配する回路の前記端子ピンの１つに対応する出力回路であり、前記スイッチ回路は、前記入力側トランジスタの下流に設けられている請求項７記載の有機ＥＬ駆動回路。The constant current source is an output circuit corresponding to one of the terminal pins of a circuit that receives a reference current and distributes the reference current corresponding to the terminal pin, and the switch circuit is arranged downstream of the input side transistor. The organic EL drive circuit according to claim 7, which is provided.

複数の出力側トランジスタが並列にカレントミラー接続され入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが入力データのビット桁位置に対応していて前記入力データに応じて選択的に動作して、前記入力データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として出力端子に発生するＤ／Ａ変換回路を有する有機ＥＬ駆動回路であって、
並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路と、
前記複数の入力側トランジスタを所定の電流値の定電流で駆動する電流源と、前記複数のスイッチ回路のＯＮ／ＯＦＦを制御するコントロール回路とを備え、
前記複数のスイッチ回路の少なくとも１つをＯＮにして前記複数の入力側トランジスタの少なくとも１つを前記定電流で駆動し、所定の駆動開始時点から所定時間ずらせて残りの前記スイッチ回路の少なくとも１つをＯＮにして前記所定の電流値の定電流を複数の前記入力側トランジスタの少なくとも１つに分流することにより前記出力側トランジスタにピークを持つ前記変換アナログ電流を生成することを特徴とする有機ＥＬ駆動回路。A plurality of output side transistors are connected in parallel with a current mirror and have a current mirror circuit that receives a predetermined current in the input side transistor, and each of the output side transistors corresponds to the bit digit position of the input data, and An organic EL driving circuit having a D / A conversion circuit that selectively operates in response to generate a converted analog current corresponding to the input data as a total value of currents flowing through the output-side transistors at an output terminal;
A plurality of the input side transistors provided in parallel;
A plurality of switch circuits respectively inserted in series with the plurality of input side transistors;
A current source for driving the plurality of input side transistors with a constant current having a predetermined current value; and a control circuit for controlling ON / OFF of the plurality of switch circuits,
At least one of the plurality of switch circuits is turned on to drive at least one of the plurality of input side transistors with the constant current, and at least one of the remaining switch circuits is shifted by a predetermined time from a predetermined driving start time. The conversion analog current having a peak in the output side transistor is generated by diverting the constant current of the predetermined current value to at least one of the plurality of input side transistors by turning ON Driving circuit.

前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項９記載の有機ＥＬ駆動回路。The plurality of input-side transistors are two, and the two input-side transistors have an operation current ratio of 1: N (where N> 1), and the switch circuit that is turned on for a predetermined time is The organic EL drive circuit according to claim 9, wherein the organic EL drive circuit is inserted into the input side transistor having an operating current ratio of N side.

さらに、前記入力データは表示データであり、前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路を有し、１：Ｎの前記２個の入力側トランジスタのうち動作電流の比が１に対応する側の入力側トランジスタに挿入されたスイッチ回路が削除されて、このスイッチ回路を介すことなく前記所定の電流値の定電流でこのトランジスタが駆動され、前記変換アナログ電流が前記カレントミラー電流出力回路の駆動電流とされる請求項１０記載の有機ＥＬ駆動回路。Further, the input data is display data, and has a current mirror current output circuit that outputs a current to a terminal pin of the organic EL panel, and an operation current ratio of the two input transistors of 1: N is The switch circuit inserted in the input side transistor corresponding to 1 is deleted, the transistor is driven with a constant current of the predetermined current value without going through the switch circuit, and the converted analog current is converted into the current current. The organic EL drive circuit according to claim 10, wherein the drive current of the mirror current output circuit is used.

ダイオード接続された入力側トランジスタに所定の電流が供給されて前記入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ＥＬパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機ＥＬ駆動回路において、
前記カレントミラー回路において並列に設けられた第１および第２の前記入力側トランジスタと、
前記第２の入力側トランジスタに直列に挿入されたスイッチ回路と、
前記第１の入力側トランジスタを所定の電流値の定電流で駆動する定電流源と、
前記スイッチ回路のＯＮ／ＯＦＦを制御するコントロール回路とを備え、
前記第１の入力側トランジスタを前記定電流で駆動し、その後所定時間ずらせて前記スイッチ回路をＯＮにして前記所定の電流値の定電流を前記第２の入力側トランジスタに分流することによりカレントミラー入力側トランジスタ１個当たりの前記駆動電流を低減して前記出力側トランジスタにピークを持つ電流を生成し、
前記出力側トランジスタの出力電流と所定の入力データとに応じて前記駆動電流あるいはその基礎となる電流が生成され、前記端子ピンを介して接続される容量性負荷の有機ＥＬ素子あるいはこの有機ＥＬ素子の駆動電流値を記憶するコンデンサが前記ピーク電流に応じた前記駆動電流で初期充電された後に前記定常状態の電流に応じた前記駆動電流で駆動される有機ＥＬ駆動回路。 A current mirror circuit that supplies a predetermined current to a diode-connected input transistor and obtains a drive current that flows to a terminal pin of an organic EL panel to an output-side transistor that is current-mirror connected to the input-side transistor or a current that is the basis thereof In an organic EL driving circuit having
First and second input side transistors provided in parallel in the current mirror circuit ;
A switch circuit inserted in series with the second input side transistor;
A constant current source for driving the first input side transistor with a constant current having a predetermined current value;
A control circuit for controlling ON / OFF of the switch circuit,
The first input-side transistor is driven by the constant current, and then the switch circuit is turned on by shifting for a predetermined time, and the constant current having the predetermined current value is shunted to the second input-side transistor. Reducing the drive current per input-side transistor to generate a current having a peak in the output-side transistor ;
Capacitive load organic EL element or the organic EL element connected via the terminal pin, the drive current or the current serving as a basis thereof is generated according to the output current of the output side transistor and predetermined input data An organic EL drive circuit that is driven with the drive current according to the steady-state current after the capacitor that stores the drive current value is initially charged with the drive current according to the peak current .

前記第１、第２入力側トランジスタの動作電流比は、１：Ｎであって（ただしＮ＞１）である請求項１２記載の有機ＥＬ駆動回路。The organic EL driving circuit according to claim 12, wherein the operating current ratio of the first and second input side transistors is 1: N (where N> 1).

前記定電流源は、基準電流を受けて前記端子ピン対応に前記基準電流を分配する回路の前記端子ピンの１つに対応する出力回路であり、前記スイッチ回路は、前記入力側トランジスタの下流に設けられている請求項１３記載の有機ＥＬ駆動回路。The constant current source is an output circuit corresponding to one of the terminal pins of a circuit that receives a reference current and distributes the reference current corresponding to the terminal pin, and the switch circuit is arranged downstream of the input side transistor. The organic EL drive circuit according to claim 13, which is provided.

有機ＥＬ表示パネルと、
前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された複数の入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するＤ／Ａ変換回路と、
前記複数の入力側トランジスタの１つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することで前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備える有機ＥＬ表示装置。An organic EL display panel;
A current mirror current output circuit for outputting a current to a terminal pin of the organic EL panel;
A plurality of output side transistors are connected in parallel with a current mirror, and a plurality of input side transistors connected in parallel have a current mirror circuit that receives a predetermined current, and each of the output side transistors corresponds to a bit digit position of display data. And a D / D that selectively operates according to the display data, generates a converted analog current corresponding to the display data as a total value of currents flowing through the output side transistors, and drives the current mirror current output circuit. An A conversion circuit;
Another input side transistor provided in parallel with the input side transistor driven by the predetermined current by driving one of the plurality of input side transistors with a predetermined current to generate a peak current in the output side transistor And a control circuit for controlling the output current of the output-side transistor from the peak current to a steady-state current by diverting the predetermined current to the organic EL display device.

さらに、前記複数の入力側トランジスタの少なくとも１つに直列に挿入されたスイッチ回路と、前記所定の電流を発生する定電流源とを備え、
前記コントロール回路は、前記入力側トランジスタの１つを前記電流源からの電流により駆動して所定時間ずらせて前記スイッチ回路をＯＮにする制御をする請求項１５記載の有機ＥＬ表示装置。And a switch circuit inserted in series with at least one of the plurality of input side transistors, and a constant current source for generating the predetermined current,
16. The organic EL display device according to claim 15, wherein the control circuit controls one of the input side transistors to be turned on by driving one of the input side transistors with a current from the current source and shifting the transistor for a predetermined time.

前記複数の入力側トランジスタは２個であり、この２個の入力側トランジスタは、動作電流比が１：Ｎであって（ただしＮ＞１）、所定時間ずらせてＯＮにする前記スイッチ回路は、動作電流比がＮの側の前記入力側トランジスタに挿入されたものである請求項１６記載の有機ＥＬ表示装置。The plurality of input-side transistors are two, and the two input-side transistors have an operation current ratio of 1: N (where N> 1), and the switch circuit that is turned on for a predetermined time is The organic EL display device according to claim 16, wherein the organic EL display device is inserted into the input side transistor having an operating current ratio of N side.

前記スイッチ回路は、前記複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路からなり、前記コントロール回路は、前記複数のスイッチ回路の少なくとも１つをＯＮにして前記複数の入力側トランジスタの少なくとも１つを前記定電流で駆動し、前記駆動開始から所定時間ずらせて残りの前記スイッチ回路の少なくとも１つをＯＮにして前記所定の電流を複数の前記入力側トランジスタの少なくとも１つに分流する制御をする請求項１６記載の有機ＥＬ表示装置。The switch circuit includes a plurality of switch circuits respectively inserted in series with the plurality of input side transistors, and the control circuit turns on at least one of the plurality of switch circuits and sets the plurality of input side transistors. At least one is driven by the constant current, shifted by a predetermined time from the start of driving, and at least one of the remaining switch circuits is turned on to split the predetermined current to at least one of the plurality of input side transistors. The organic EL display device according to claim 16, which is controlled .

前記カレントミラー電流出力回路の出力は、アクディブマトリックスの表示セルに設けられた電圧記憶用のコンデンサの充電電流を発生させる請求項１５記載の有機ＥＬ表示装置。16. The organic EL display device according to claim 15, wherein the output of the current mirror current output circuit generates a charging current for a capacitor for storing voltage provided in an active matrix display cell.

前記表示セルは、セル内にカレントミラー回路を有し、このカレントミラー回路の共通に接続されたベースあるいはゲートに前記コンデンサが接続され、このセル内のカレントミラー回路の出力側に有機ＥＬ素子が接続され、前記セル内のカレントミラー回路の入力側のトランジスタを駆動する第１のトランジスタがデータ線と走査線との間に設けられ、前記セル内のカレントミラー回路の入力側のトランジスタと前記第１のトランジスタの接続点と前記セル内のカレントミラー回路の共通に接続されたベースあるいはゲートとが第２のトランジスタを介して接続されてこの第２のトランジスタがＯＮすることで前記コンデンサがリセットされる請求項１９記載の有機ＥＬ表示装置。The display cell has a current mirror circuit in the cell, the capacitor is connected to a base or a gate commonly connected to the current mirror circuit, and an organic EL element is provided on the output side of the current mirror circuit in the cell. A first transistor connected to drive a transistor on the input side of the current mirror circuit in the cell is provided between the data line and the scanning line, and the transistor on the input side of the current mirror circuit in the cell and the first transistor The connection point of one transistor and the commonly connected base or gate of the current mirror circuit in the cell are connected via a second transistor, and the second transistor is turned on to reset the capacitor. The organic EL display device according to claim 19.

前記カレントミラー電流出力回路は、前記データ線から電流をシンクさせる回路である請求項２０記載の有機ＥＬ表示装置。21. The organic EL display device according to claim 20, wherein the current mirror current output circuit is a circuit that sinks current from the data line.

有機ＥＬ表示パネルと、
前記有機ＥＬパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された第１および第２の入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するＤ／Ａ変換回路と、
前記第２の入力側トランジスタに直列に挿入されたスイッチ回路と、
前記第１の入力側トランジスタを所定の電流値の定電流で駆動する定電流源と、
前記スイッチ回路のＯＮ／ＯＦＦを制御するコントロール回路とを備え、
前記第１の入力側トランジスタを前記定電流で駆動し、その後所定時間ずらせて前記スイッチ回路をＯＮにして前記所定の電流値の定電流を前記第２の入力側トランジスタに分流することによりカレントミラー入力側トランジスタ１個当たりの前記駆動電流を低減して前記出力側トランジスタにピークを持つ電流を生成することを特徴とする有機ＥＬ表示装置。An organic EL display panel;
A current mirror current output circuit for outputting a current to a terminal pin of the organic EL panel;
A plurality of output side transistors are connected in parallel with a current mirror, and the first and second input side transistors connected in parallel have a current mirror circuit for receiving a predetermined current, and each of the output side transistors is a bit of display data. The current mirror current output circuit corresponds to a digit position and selectively operates according to the display data and generates a converted analog current corresponding to the display data as a total value of currents flowing through the output side transistors. A D / A conversion circuit to be driven;
A switch circuit inserted in series with the second input side transistor;
A constant current source for driving the first input side transistor with a constant current having a predetermined current value;
A control circuit for controlling ON / OFF of the switch circuit,
The first input-side transistor is driven by the constant current, and then the switch circuit is turned on by shifting for a predetermined time, and the constant current having the predetermined current value is shunted to the second input-side transistor. An organic EL display device, wherein the drive current per input side transistor is reduced to generate a current having a peak in the output side transistor.