JP3647846B2 - Organic EL drive circuit and organic EL display device - Google Patents
Organic EL drive circuit and organic EL display device Download PDFInfo
- Publication number
- JP3647846B2 JP3647846B2 JP2003028086A JP2003028086A JP3647846B2 JP 3647846 B2 JP3647846 B2 JP 3647846B2 JP 2003028086 A JP2003028086 A JP 2003028086A JP 2003028086 A JP2003028086 A JP 2003028086A JP 3647846 B2 JP3647846 B2 JP 3647846B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- organic
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 12
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101100007722 Mus musculus Crisp2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、有機EL駆動回路および有機EL表示装置に関し、詳しくは、カレントミラー回路を利用したD/A変換回路により入力デジタル値に対応する電流値を生成して有機ELパネルの端子ピンに送出する電流を発生するカラムライン(有機EL素子の陽極側ドライブライン、以下同じ)の電流駆動回路において、有機ELパネルを電流駆動するためのピーク電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができるような有機EL駆動回路および有機EL表示装置の改良に関する。
【0002】
【従来の技術】
有機EL表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機、DVDプレーヤ、PDA(携帯端末装置)等に搭載される次世代表示装置として現在注目されている。この有機EL表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、R(赤),G(緑),B(青)に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機EL表示装置が提案されている。例えば、特開平10−112391号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【0003】
携帯電話機用の有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン(以下ピン)、ローラインが162個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願2002−82662号(特願2001−86967号と特願2001−396219号の国内優先出願)のようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路(基準電流分配回路)を有していて、入力段となる手前の基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生することで基準電流をピン対応に分配して出力回路を駆動する。あるいはピン対応に分配されたこのミラー電流をさらにk倍(kは2以上の整数)の電流に増幅して出力回路を駆動する。そして、そのk倍電流増幅回路には、ピン対応にD/A変換回路を設けたこの出願人の特願2002−33719号の出願がある。これは、カラム側のピン対応にD/A変換回路が表示データを受けてこの表示データをピン対応にA/D変換してカラム方向の駆動電流を同時に生成する。
この場合、容量性負荷となる特性を持つ有機EL素子を初期充電して駆動するためにピーク電流が生成される。このピーク電流生成は、前記のドライブ段の手前で基準電流として生成するものと、前記出願のようにD/A変換回路の後で行うもの、そして電流出力段で行うものとがある。
【0004】
まず、電流出力段で行う、有機EL表示パネルのピーク電流生成回路の一般的な例を特開平11−45071号に見ることができるので、それを図5に示す。また、この発明の先行技術として特願2002−33719「D/A変換回路およびこれを用いる有機EL駆動回路」に記載されたD/A変換回路以降にピーク電流生成回路を設けた例を図6に示す。
図5から説明すると、4は、有機EL素子であって、5は、有機EL素子4の駆動電流にピークを生成するためのパルスを発生するパルス発生回路である。図5の電流駆動回路は、パルス発生回路5で駆動パルスと同期したパルス6を生成し、このパルス6が駆動回路7の定電流源(カレントミラー出力回路)7aの負荷抵抗に並列に設けられた初期充電回路7bのスイッチング素子8に加えられる。これによりスイッチング素子8がONして、駆動パルスを受けて同時にONなっているスイッチトランジスタ7cを介して有機EL素子4に大きな電流が流れてこの電流で有機EL素子4が駆動される。その結果、スイッチング素子8のON抵抗と有機EL素子4の接合容量とで決定された一定期間だけ有機EL素子4にこれの駆動開始時点で大きな電流が流れる。これにより駆動初期に有機EL素子4は、充電されてその立上がりが急峻となり、有機EL素子4の輝度が向上し、輝度むらなどが防止される。
【0005】
図6において、1は、有機EL駆動回路のカラムドライバであって、2は、そのD/A変換回路、3は、そのカレントミラー電流出力回路である。
カレントミラー電流出力回路3は、ドライブ段カレントミラー回路3aと出力段カレントミラー回路3bとからなる。
カレントミラー回路3aは、ピーク電流生成回路であって、ダイオード接続されたpnp型の入力側トランジスタQsと出力側トランジスタQtとからなり、それぞれのエミッタ側がPチャネルMOSFETトランジスタTrs,NチャネルMOSFETトランジスタTrtを介して出力段カレントミラー回路3bの入力端子3cに接続されている。
入力側トランジスタQsのコレクタは、D/A変換回路2の出力端子2bに接続され、出力側トランジスタQtのコレクタは、グランドGNDに接続されている。トランジスタQsとトランジスタQtのエミッタ面積比は1:xである。ここで、D/A変換回路2の出力電流をIaとすると、これに対して入力端子3cに(x+1)Iaの駆動電流を発生することができる。そこで、カレントミラー回路3aは、トランジスタTrtがONしているときには、(1+x)倍の駆動電流を生成する。トランジスタTrsは、トランジスタTrtに対応して設けられた負荷トランジスタであって、そのゲートはグランドGNDに接続されていて、駆動ラインをバランスさせるために挿入されている。なお、トランジスタTrtは、駆動初期の一定期間だけコントロール信号CONTを受けてONになる。
【0006】
このカレントミラー回路3aは、出力段カレントミラー回路3bのpnp型の入力側トランジスタQxをベース電流補正駆動用のpnp型のカレントミラートランジスタQu,Qwを介して駆動する。その結果、入力側トランジスタQxには、トランジスタTrtがONしてピーク駆動を行う一定期間の間は(1+x)Iaの電流が流れる。その後に通常駆動電流として駆動電流Iaが出力される。これらの電流が出力段カレントミラー回路3bのpnp型の出力側トランジスタQyでさらにN倍に電流増幅されて、有機ELパネルのピン9に出力される。
なお、出力段カレントミラー回路3bのトランジスタQxとトランジスタQyのエミッタ面積比は1:Nであり、これらトランジスタのエミッタは、電源ライン+VDDではなく、これより高い電圧、例えば、+15V乃至+20V程度の電源ライン+Vccに接続され、出力側トランジスタQyのコレクタは、カラム側のピン9に接続されている。
そこで、ピーク電流で駆動する時にはN×(1+x)Iaの駆動電流をピン9に出力することができる。これにより容量性負荷となる特性を持つ有機EL素子4がピーク電流で初期充電されて電流駆動される。
【0007】
D/A変換回路2は、ダイオード接続の入力側npn型バイポーラトランジスタQaを有し、定電流源14aからの電流Iを入力端子2aを介してこのトランジスタのコレクタに受ける。さらにD/A変換回路2には、このトランジスタにカレントミラー接続された出力側npn型バイポーラトランジスタQb〜Qn-1と、各出力側トランジスタQb〜Qn-1のエミッタとグランドGND間にスイッチ回路として接続されたNチャネルMOSFETトランジスタTrb〜Trn-1とが設けられている。そして、トランジスタTrb〜Trn-1のゲートがそれぞれ各入力端子D0〜Dn-1に接続されている。
出力側トランジスタQb〜Qn-1は、それぞれのコレクタが出力端子2bに接続され、トランジスタQaのエミッタ面積に対してそれぞれのトランジスタが×1,×2,×4,…×nの倍数の各桁の重みに対応するエミッタ面積比を持っている。なお、入力側トランジスタQaのエミッタは、抵抗RaとNチャネル型のMOSFETトランジスタTraの直列回路を介してグランドGNDに接続され、トランジスタTraのゲートは電源ライン+VDDに接続されている。
このD/A変換回路2は、CPU,MPU等のプロセッサからそのときどきの表示輝度に応じたデジタル値の表示データを入力端子D0〜Dn-1に受けて出力端子2bに入力データ(表示データ)に応じたアナログの電流値を発生する。なお、この図では、ドライブ段のそれぞれの1ピン分の、基準電流分配回路の出力回路を簡略化して定電流源14aとして示してある。また、トランジスタTrrとトランジスタQrは、カレントミラー接続の共通ベースラインへベース電流を供給するベース電流供給回路であり、トランジスタQrのエミッタは、抵抗RrとNチャネル型のMOSFETトランジスタTrraの直列回路を介してグランドGNDに接続され、トランジスタTrraのゲートは電源ライン+VDDに接続されている。
【0008】
【発明が解決しようとする課題】
近年、駆動ピン数は高解像度の要請により増加する傾向にある。前記のピーク電流生成回路とD/A変換回路は、有機EL素子を電流駆動する各ピン対応に設けられる回路であるので、集積回路規模は大きくなる一方である。そのためこれら回路をいかに小さくするかが、消費電力の低減と駆動ピン数の増加にともなう占有面積の低減に貢献する。
この発明の目的は、このような要請に応えるものであって、電流駆動のためのピーク電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる有機EL駆動回路および有機EL表示装置を提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機EL駆動回路および有機EL表示装置の特徴は、ダイオード接続された入力側トランジスタに所定の電流が供給されて入力側トランジスタにカレントミラー接続された出力側トランジスタに有機ELパネルの端子ピンに流す駆動電流あるいはその基礎となる電流を得るカレントミラー回路を有する有機EL駆動回路において、
前記カレントミラー回路において並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタの1つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することでカレントミラー入力側トランジスタの1つについてその駆動電流を低減して前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備えていて、
出力側トランジスタの出力電流と所定の入力データとに応じて駆動電流あるいはその基礎となる電流が生成され、端子ピンを介して接続される容量性負荷の有機EL素子あるいはこの有機EL素子の駆動電流値を記憶するコンデンサがピーク電流に応じた駆動電流で初期充電された後に定常状態の電流に応じた駆動電流で駆動されるものである。
【0010】
また、他の発明は、前記カレントミラー回路の出力側トランジスタが複数設けられてD/A変換回路を構成し、それぞれの出力側トランジスタがD/A変換するための入力データのビット桁位置に対応していて、入力データに応じて選択的に出力側トランジスタが動作することで、入力データに対応する変換アナログ電流を前記の出力側トランジスタに流れる電流の合計値として出力端子に発生するD/A変換回路を有する有機EL駆動回路であって、前記と同様にカレントミラー回路の複数の入力側トランジスタの少なくとも1つに直列にスイッチ回路を設け、さらに前記所定の電流を発生する定電流源を設ける。そして、この有機EL駆動回路は、この定電流源の電流を入力側トランジスタの1つに流してこれを駆動し、駆動開始から所定時間ずらせてスイッチ回路をONにして前記定電流源からの電流をスイッチ回路を介して他の入力側トランジスタに分流することによりピークを持つ変換アナログ電流を生成するものである。
また、さらに他の発明は、前記の他の発明の有機EL駆動回路において、前記のカレントミラー回路の複数の入力側トランジスタの動作電流比を1:N(ただしN>1)とした2個の入力側トランジスタとして、そのうち動作電流比が1に対応する側の入力側トランジスタに定電流源からの電流を流し、動作電流比がNに対応する側の入力側トランジスタに前記のスイッチ回路をONにして定電流源からの電流を分流するものである。
【0011】
【発明の実施の形態】
このように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けて、そのうちの1つに直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、この発明は、最初に駆動した入力側トランジスタにより出力側トランジスタにピーク電流に相当する電流を発生させ、所定の駆動開始時点から、あるいは出力側トランジスタの電流発生時点から、あるいは有機ELの駆動開始時点から所定時間ずらせてスイッチ回路をONさせることで、複数の入力側トランジスタの1つに分流するようにしてカレントミラー入力側トランジスタ1個当たりの駆動電流を低減する。これにより、スタート時点で大きな駆動電流が流れてピーク電流に相当する電流をカレントミラー回路の出力側トランジスタに得て、所定時間後にこれよりも少ない駆動電流が流れて定常電流となり、結果として出力側トランジスタには、ピークを持つ電流を生成する。
この場合、従来のように出力段回路に抵抗を挿入したり、その両端をショートするスイッチ回路(図5に示すスイッチング素子8に相当)は不要となり、また、ピークを発生するために専用に設けられるピーク電流加算のための駆動電流源(図6のドライブ段カレントミラー回路3aに相当)も不要になり、回路構成が簡単になる。
その結果、有機EL素子を初期駆動するためのピーク電流を持つ駆動電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる。
【0012】
【実施例】
図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のブロック図であり、図2は、その駆動制御におけるタイミングパルスの説明図、図3は、この発明の電流駆動回路をアクディブマトリックス型の有機EL表示パネルを駆動する電流駆動回路に適用した場合の実施例の説明図であって、(a)は、その全体的な回路構成のブロック図、(b)は、その電流駆動回路の出力段を中心とするブロック図、そして、図4は、図1の実施例の具体的な回路構成例の説明図である。なお、各図においては、同一の構成要素は同一の符号を付し、それらの説明を割愛する。
図1において、10は、有機EL駆動回路のカラムドライバであって、11は、そのD/A変換回路、12は、基準電流分配回路の1ピン分の出力回路を簡略化した、図6の定電流源14aに対応する定電流源、13は、カレントミラー電流出力回路、14は、ピーク電流生成回路、そして15は、コントロール回路である。
D/A変換回路11は、図6のD/A変換回路2に対応しているが、バイポーラトランジスタではなく、MOSFETトランジスタで構成されている。Nチャネルの入力側トランジスタTNaがD/A変換回路2の入力側トランジスタQaに対応し、Nチャネルの出力側トランジスタTNb〜TNn-1が出力側トランジスタQb〜Qn-1に対応し、これらトランジスタは、カレントミラー回路を構成している。このD/A変換回路11は、さらに入力側トランジスタTNaに並列に接続されたカレントミラーのNチャネルの入力側トランジスタTNpを有している。そして、トランジスタTNaとトランジスタTNpは、チャネル幅(ゲート幅)の比が1:9に設定されていて、それぞれのソースはそれぞれ抵抗Ra,Rpa,スイッチ回路SWa,SWpaを介してグランドGNDに接続されている。
なお、前記のチャネル幅(ゲート幅)の比1:9は、同一形状のMOS1個に対してペア性のよいMOSトランジスタ9個をパラレルに接続して構成してもよい。
【0013】
2個の入力側トランジスタTNaと入力側トランジスタTNpとは、定電流源12から電流Ipを入力端子11aを介してそれぞれのドレインに受ける。定電流源12は、図6の定電流源14aと異なり、その電流値が電流Iより大きい電流Ipに変更されている。入力側トランジスタTNaにこの電流Ipが動作電流として流れたときには、D/A変換回路11の出力端子11bにピーク電流Ia=Ipaを発生する電流値に設定されている。
なお、抵抗Rb〜Rn-1は、出力側トランジスタTNb〜TNn-1のソースとトランジスタTrb〜Trn-1のドレインとの間に挿入された抵抗である。これによりソース−ドレイン間の寄生容量との関係で所定の時定数を確保できるが、これらの抵抗は必ず必要なものではない。また、図6のトランジスタTrrとトランジスタQrに相当するベース電流供給回路はここでは削除してある。
カレントミラー電流出力回路13は、図6のカレントミラー電流出力回路3に対応する回路であるが、これもバイポーラトランジスタではなく、MOSFETトランジスタで構成され、駆動レベルシフト回路13aと出力段カレントミラー回路13bとからなる。ここには、図6のカレントミラー回路3aに相当するピーク電流生成回路はない。
【0014】
駆動レベルシフト回路13aは、D/A変換回路11の出力を出力段カレントミラー回路13bに伝達するための回路であって、NチャネルトのMOSFETトランジスタTNvからなる。そのゲートはバイアスラインVbに接続され、ソース側がD/A変換回路11の出力端子11bに接続されている。そしてドレイン側が出力段カレントミラー回路13bの入力端子13cに接続されている。
これによりD/A変換回路11の出力電流をIaとすると、これに対して入力端子13cにIaの駆動電流を発生することができる。
【0015】
出力段カレントミラー回路13bは、図6のベース電流補正駆動用のカレントミラーのトランジスタQu,Qwに対応するPチャネルMOSFETトランジスタTPu,TPwと、図6のカレントミラーのトランジスタQx,Qyに対応するPチャネルMOSFETトランジスタTPx,TPyとを有している。
出力段カレントミラー回路13bのトランジスタTPxとトランジスタTPyのチャネル幅(ゲート幅)比は1:N(ただしN>1)であり、これらトランジスタのソースは、電源ライン+VDDではなく、これより高い電圧、例えば、+15V程度の電源ライン+Vccに接続されている。出力側トランジスタTPyの出力は、カラム側のピン9に接続され、駆動時にはN×Iaの駆動電流をピン9に流して有機ELパネルを電流駆動する。このピン9とグランドGNDとの間には、有機EL素子4が接続されている。なお、図中のVcはバイアスラインである。
【0016】
ここで、入力側トランジスタTNpと抵抗Rpa、スイッチ回路SWpaとは、ピーク電流生成回路14を構成している。スイッチ回路SWaは、駆動パルス信号Pに応じてONにされ、スイッチ回路SWpaは、駆動パルス信号Pが発生した駆動初期の一定期間tpだけコントロール信号CONTを受けけることなく、OFFにされ、一定期間後にCONTを受けてONになる。
そのピーク電流発生動作を図2に従って説明すると、まず、MPU等から送出されたD0〜Dn-1の各入力端子に入力するデータがレジスタ16にラッチパルスLp(図2(a)参照)に応じてセットされると、レジスタ16を介してD0〜Dn-1の各入力端子にそのデータが設定される。コントロール回路15は、レジスタ16にラッチパルスLpを送出後に、駆動パルス信号P(図2(c)参照)を発生してスイッチ回路SWaをONにする。このとき、スイッチ回路SWpaがコントロール信号CONTを受けていないので、入力側トランジスタTNaに電流Ipが流れて、D/A変換回路11は、D0〜Dn-1の各入力端子に設定されたデータに対応する倍数mに従って電流値m×Ipを生成してその出力端子11bにピーク電流Ia=m×Ipを発生する。そして、ピーク電流発生期間tpだけずれてコントロール信号CONT(図2(b)参照)が発生してスイッチ回路SWpaがONになると、入力側トランジスタTNaに流れる電流が入力側トランジスタTNpに分流されて、これらトランジスタのチャネル幅比1:9に従って入力側トランジスタTNaにIp/10が流れ、入力側トランジスタTNpに9×Ip/10の電流が流れる。入力側トランジスタTNaと入力側トランジスタTNpとは、パラレルに接続されていて、かつ、チャネル幅比が1:9になっているので、入力側トランジスタTNpに9×Ip/10の電流が流れても、これによる出力側のトランジスタの電流増幅能力は1/9になる。したがって、各出力側にトランジスタに対しては入力側トランジスタ側の駆動電流がIp/10になったのと同じである。
【0017】
すなわち、入力側トランジスタTNaと入力側トランジスタTNpとはパラレル駆動であるので、このとき出力側に発生するミラー電流は、入力側の駆動電流がIp/10となったときと同じであり、電流値Iaは、Ia=m×Ip/10となる。これが通常時の入力側トランジスタの駆動電流となって、駆動パルス信号PがHIGHレベル(以下“H”)になっている残りの期間(T−tp)の間、Ip/10の電流が流れる。駆動パルス信号Pとコントロール信号CONTとはコントロール信号CONTの立上がりから(T−tp)期間後にLOWレベル(以下“L”)に落ちて、スイッチ回路SWa,SWpaがOFFとなり、入力側トランジスタTNaと入力側トランジスタTNpの駆動電流は停止する。
このように、ピーク電流生成回路14は、入力側トランジスタTNaを駆動してピーク電流をカレントミラー回路の出力側トランジスタに得て、この入力側トランジスタTNaの駆動電流をこれと並列に設けられた他の入力側トランジスタTNpに分流することで、カレントミラー入力側トランジスタ1個当たりの駆動電流を低減して出力側トランジスタの出力電流を低減して出力電流をピーク電流から定常状態の電流に落とす動作をする。そして、入力側トランジスタTNaの駆動開始時点は、有機EL素子4の駆動開始時点に対応している。
出力段カレントミラー回路13bの入力側トランジスタTPxにはスイッチ回路SWpaがOFFしている期間、すなわちピーク電流を発生させる一定期間tpにはIa=m×Ipとして定常駆動時の10倍の電流が流れる。そして、その後に定常駆動電流として駆動電流Ia=Ip/10が出力される。それらが出力段カレントミラー回路13bでN倍に電流増幅されて、有機ELパネルのピン9に出力される。
なお、ピーク電流の期間tpは、容量性負荷となる特性を持つ有機EL素子4がピーク電流で初期充電されればよいので、必ずしも駆動パルス信号Pの立上がりと一致していなくてもよい。
【0018】
ところで、有機EL表示装置では、カラム側が電流吐出し側となり、ロー側が電流吸い込み側(シンク側)となって、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図1,図6の有機EL素子4は、ピン9とグランドGNDとの間に接続されているが、実際には、有機EL素子4は、ローライン走査回路を介してグランドGNDに接続される。
ローライン走査回路によるロー側の走査は、走査対象となるローランに“L”の出力を発生して有機EL素子4の陰極をグランドGNDに落とす。この陰極がグランドGNDに落ちたときに有機EL素子4に駆動電流が流れ、あるローライン走査が終了して次のローライン走査へ移る走査の切換わり期間ではカラム側の駆動電流をOFFさせる“H”の期間がある。このようなロー側の走査においては、駆動電流を出力するための駆動パルス信号Pは不要である。これに換わってあるローラインの走査開始がカラムドライバ10のピン9に対する電流駆動の開始点となり、そのローラインの走査の終了が駆動電流の終了点になる。したがって、前記の駆動パルス信号Pに相当する駆動動作はロー側の走査で行われる。そのため、実際の回路では、スイッチ回路SWaは不要になる。後述する図4の実施例はこのためにスイッチ回路SWaは削除されている。
【0019】
図3は、アクディブマトリックス型の有機EL表示パネルを駆動する場合の実施例である。
図3(a)において、有機EL駆動回路のカラムドライバ100は、図1のカラムドライバ10の出力段カレントミラー回路を電流シンク型の回路としたものであり、その構成の一例を図3(b)に示す。
カラムドライバ100のカラムピン対応に設けられた出力段カレントミラー回路101(図3(b)参照)が接続されるピン9は、アクディブマトリックス型のX,Yのマトリックス配線(データ線,走査線)うちデータ線(Xi電極,i=1〜n、ただし、データ線はn本とする。)に接続されている。
図に示すように、X,Yのマトリックス配線(データ線Xi,走査線Yj1,Yj2)を接続する交点に対応して表示セル20(その座標(Xi,Yj))が設けられている。このセル20内には交点にソース側とゲートが接続されたNチャネルMOSトランジスタTr1が配置されていて、PチャネルMOSトランジスタTr2を介して有機EL素子21が駆動される。トランジスタTr2のソース−ゲート間にはコンデンサCが接続され、トランジスタTr2のソースは電源ライン+Vccに接続され、そのドレインは有機EL素子21を介してグランドGNDに接続されている。
【0020】
トランジスタTr1とトランジスタTr2との間にはPチャネルMOSトランジスタTr3とNチャネルMOSトランジスタTr4が設けられている。トランジスタTr3は、トランジスタTr2とカレントミラー回路22を構成する入力側トランジスタとなっていて、これの下流にトランジスタTr1のドレインが接続され、トランジスタTr3とトランジスタTr1の接続点とカレントミラー回路22の共通に接続されたゲート(トランジスタTr2のゲート)との間にトランジスタTr4のソースとドレインが接続されている。トランジスタTr1のゲートは、走査線Yj1に接続され、トランジスタTr4のゲートが走査線Yj2に接続されている。
走査線Yj1が“H”,Yj2が“H”の信号を受けて走査されることでトランジスタTr1とトランジスタTr4とがONとなり、前記のピーク電流でトランジスタTr3,Tr2が駆動されるとともにコンデンサCが充電されて、所定の駆動電圧がコンデンサCに保持される。これによりコンデンサCに電流値を電圧として書込んで駆動電流値を記憶し、記憶されたコンデンサCの電圧に応じてMOSトランジスタTr2が駆動される。
この場合にコンデンサCに書込まれた電荷は、走査線Yj1が“L”,Yj2が“H”の信号を受けて走査線Yj2のみが走査されてトランジスタTr4がONすることで、トランジスタTr4とトランジスタTr3のボディダイオードを介して放電され、コンデンサCの電圧がリセットされる。なお、走査線Yj1と走査線Yj2とはそれぞれコントロール回路15から異なるタイミング信号T1,T2を駆動回路17が受けて走査される。
【0021】
図3(b)は、その電流駆動回路18の出力段を中心とするブロック図であり、定電流源12とD/A11とは、図1に示す回路である。
図3(b)では、図1の出力段カレントミラー回路13bのPチャネルMOSFETトランジスタTPx,TPyに換えてNチャネルMOSFETトランジスタTNx,TNyのカレントミラー回路18aを出力段カレントミラー回路13bのトランジスタTPu,TPwの下流に設けている。これによりピン9に対してシンクする駆動電流を発生することができる。
トランジスタTNx,TNyのソースは、グランドGNDに接続され、トランジスタTNxのドレインは、トランジスタTNvを介してトランジスタTPwのドレインに接続され、トランジスタTNyのドレインは、ピン9に接続されている。トランジスタTNx,TNyのチャネル幅比は、図1の場合とは逆にN:1となっている。Nは、10程度である。図1の場合と同様にトランジスタTNvは、レベル調整用のトランジスタである。
ここでは、トランジスタTPu,TPwのカレントミラー回路は、各トランジスタのソース側が電源ライン+Vccに直接接続され、D/A11のシンクする駆動電流を電源ライン+Vccで折り返して吐き出し電流に変換する回路になる。
この吐き出し駆動電流によりトランジスタTNxが駆動され、トランジスタTNx,TNyにシンクする駆動電流が生成される。
なお、この電流駆動回路18では、有機EL素子21の陰極は、データ線Xiを介して前記したローライン走査回路19に接続され、この回路を介してグランドGNDに接続されている。
このようなアクディブマトリックス型の有機EL表示パネルの電流駆動は、駆動デューティ比に対して立ち上がり時間が無視できないときに有効である。すなわち、駆動データライン数が多数でかつ少ない駆動電流で駆動するとき、例えば、データ線数が多いSGA,XGAなどの大型、高精細度の画質の駆動に有効である。
【0022】
図4は、図1の実施例の具体的な回路構成例である。入力側トランジスタTNaと出力側トランジスタTNb〜TNn-1とが電源ラインとグランドGND間に従属接続で2段積み上げられたカレントミラー回路となっていて、スイッチ回路SWpaは、MOSFETトランジスタTN2で構成されている。出力段カレントミラー回路13bの入力側トランジスタTPx,出力側トランジスタTPyの上にもカレントミラー回路が1段積み上げられている。
すなわち、出力段カレントミラー回路13bは、トランジスタTPu,TPwが2段の縦方向に従属接続して積上げたPチャネルMOSFETトランジスタTPu1,TPw1とPチャネルMOSFETトランジスタTPu2,TPw2のカレントミラー回路となっている。さらに、トランジスタTPx,TPyが同様に2段の縦方向に従属接続して積上げたPチャネルMOSFETトランジスタTPx1,TPy1とPチャネルMOSFETトランジスタTPx2,TPy2のカレントミラー回路となっている。さらに、入力側トランジスタTNaと出力側トランジスタTNb〜TNn-1とが縦方向に従属接続されて2段積み上げられている。そのそれぞれを添え字1,2を付
けて示してある。
図4では、スイッチ回路SWaに対応するMOSFETトランジスタTN1は、スイッチ回路ではなく、単にゲートがグランドGNDに接続されて抵抗となっていて、スイッチ回路SWaは削除されている。その結果、常時定電流源12から電流値Ipが流されている。これは、先に説明したように駆動パルス信号Pに換わってロー側の走査回路が前記の駆動パルス信号Pに相当する駆動動作をするからである。
ところで、図4では、図1の場合と異なり、トランジスタTrb〜Trn-1は、PチャネルMOSトランジスタとなっている。このようにトランジスタTrb〜Trn-1をPチャネルMOSとすることによりトランジスタTrb〜Trn-1の出力インピーダンスが低くなり、D/A変換回路に表示データを設定する時に発生するスイッチングノイズを低減する効果がある。
【0023】
以上説明してきたが、実施例では、ピーク電流を発生する回路としてカレントミラー回路で構成される電流スイッチングD/A変換回路を中心に説明しているが、この発明は、このようなD/A変換回路のカレントミラー回路に限定されるものではない。有機ELパネルの端子ピンに流す電流あるいはその基礎となる電流を得るカレントミラー回路であれば、電流駆動回路のどこに配置されているものであってもよい。
また、実施例のカレントミラー回路は、MOSFETトランジスタを主体としているが、図6と図1の回路構成をみて分かるようにMOSトランジスタの位置にバイポーラトランジスタを置くことが設計上で容易にできるので、バイポーラトランジスタを主体としてこれを構成してもよい。さらに、実施例のNチャンネル型(あるいはnpn型トランジスタ)はPチャンネル型(あるいはpnp型)トランジスタに、Pチャンネル型(あるいはpnp型)トランジスタはNチャンネル(あるいはnpn型)トランジスタに置き換えることができる。後者の場合は、通常、電源電圧は負となり、上流に設けたトランジスタは下流に設ける。
【0024】
【発明の効果】
以上説明してきたように、この発明にあっては、カレントミラー接続の入力側トランジスタを複数並列に設けて直列に挿入したスイッチ回路で入力側の駆動電流を制御する。このとき、スイッチの1つを所定時間ずらせてONさせることで、スタートから一定時間後に定電流を複数の入力側トランジスタの1つに分流するようにしてカレントミラー入力側の駆動電流を低減する。これにより、スタート時点で大きな駆動電流が流れてその後にこれよりも低い駆動電流が流れ、出力側カレントミラーには、ピークを持つ電流が発生する。
その結果、従来のように抵抗を挿入したり、その両端をショートするスイッチ回路は不要となり、また、ピークを発生するために専用に設けられるピーク電流値追加のための駆動電流源も不要になる。これにより、有機EL素子を初期駆動するためのピーク電流を持つ駆動電流を容易に生成でき、かつ、駆動回路の占有面積を小さくすることができる。
【図面の簡単な説明】
【図1】図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のブロック図である。
【図2】図2は、その駆動制御のタイミングパルスの説明図である。
【図3】図3は、この発明の電流駆動回路をアクディブマトリックス型の有機EL表示パネルを駆動する電流駆動回路に適用した場合の実施例の説明図であって、(a)は、その全体的な回路構成のブロック図、(b)は、その電流駆動回路の出力段を中心とするブロック図である。
【図4】図4は、図1の実施例の具体的な回路構成例である。
【図5】図5は、従来のカラムドライバの一例の説明図である。
【図6】図6は、この発明の先行技術の有機EL駆動回路のD/A変換回路の一例の説明図である。
【符号の説明】
1,10…カラムドライバ、2…D/A変換回路、
2a…入力端子、2b…出力端子、
3,12…カレントミラー電流出力回路、
3a…ドライブ段カレントミラー回路、
3b…出力段カレントミラー回路、4…有機EL素子、
5…パルス発生回路、6…駆動パルス、
7…駆動回路、7a…定電流源、7b…初期充電回路、
7c…スイッチングトランジスタ、8…スイッチング素子、
9…ピン、12…ピーク電流生成回路、
13a…駆動レベルシフト回路、
13b…出力段カレントミラー回路、
14…ピーク電流生成回路、
15…コントロール回路、16…レジスタ、17…駆動回路、
18…電流駆動回路、18a,22…カレントミラー回路、
19…ローライン走査回路、20…表示セル、
Q1〜Qm,Qa〜Qn-1,TPa〜TPn-1,TNa〜TNn-1…トランジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an organic EL drive circuit and an organic EL display device, and more specifically, generates a current value corresponding to an input digital value by a D / A conversion circuit using a current mirror circuit and sends it to a terminal pin of an organic EL panel. In the current drive circuit of the column line (the anode side drive line of the organic EL element, the same applies hereinafter) that generates the current to be generated, the peak current for driving the organic EL panel can be easily generated, and the area occupied by the drive circuit The present invention relates to improvements in an organic EL driving circuit and an organic EL display device that can reduce the size of the organic EL display.
[0002]
[Prior art]
Organic EL display devices are capable of high-luminance display by self-light emission, and are therefore suitable for small-screen display and are currently being used as next-generation display devices mounted on mobile phones, DVD players, PDAs (portable terminal devices), etc. Attention has been paid. When this organic EL display device is driven by voltage like a liquid crystal display device, the luminance variation increases, and there is a difference in sensitivity between R (red), G (green), and B (blue). There is a problem that becomes difficult.
Therefore, recently, an organic EL display device using a current-driven driver has been proposed. For example, Japanese Patent Application Laid-Open No. 10-112391 describes a technique for solving the problem of luminance variation by current driving.
[0003]
An organic EL display panel of an organic EL display device for a mobile phone has been proposed in which the number of column lines is 396 (132 × 3) terminal pins (hereinafter referred to as pins) and the row line has 162 pins. Line and low line pins tend to increase more than this.
The output stage of the current drive circuit of such an organic EL display panel is provided with a drive circuit for a current source, for example, an output circuit using a current mirror circuit, corresponding to the pin, regardless of whether it is an active matrix type or a simple matrix type. The drive stage is, for example, a parallel drive current mirror having a number of output side transistors corresponding to pins as in Japanese Patent Application No. 2002-82662 (Japanese Patent Application Nos. 2001-86967 and 2001-396219). Circuit (reference current distribution circuit), receives the reference current from the reference current generation circuit in front of the input stage and generates a large number of mirror currents corresponding to the pins to distribute the reference currents corresponding to the pins. Drive the output circuit. Alternatively, this mirror current distributed in correspondence with the pins is further amplified to a current of k times (k is an integer of 2 or more) to drive the output circuit. In addition, there is an application of Japanese Patent Application No. 2002-33719 of this applicant in which a D / A conversion circuit corresponding to a pin is provided for the k-fold current amplification circuit. This is because the D / A converter circuit receives display data corresponding to the pin on the column side, and A / D converts this display data corresponding to the pin to simultaneously generate a drive current in the column direction.
In this case, a peak current is generated in order to drive an organic EL element having a characteristic that becomes a capacitive load by initial charging. This peak current is generated as a reference current before the drive stage, one generated after the D / A conversion circuit as in the application, and one generated at the current output stage.
[0004]
First, a general example of a peak current generation circuit of an organic EL display panel performed in a current output stage can be seen in Japanese Patent Application Laid-Open No. 11-45071, which is shown in FIG. Further, as a prior art of the present invention, an example in which a peak current generation circuit is provided after the D / A conversion circuit described in Japanese Patent Application No. 2002-33719 “D / A conversion circuit and organic EL drive circuit using the same” is shown in FIG. Shown in
Referring to FIG. 5,
[0005]
In FIG. 6, 1 is a column driver of the organic EL drive circuit, 2 is its D / A conversion circuit, and 3 is its current mirror current output circuit.
The current mirror current output circuit 3 includes a drive stage
The
The collector of the input side transistor Qs is connected to the
[0006]
The
The emitter area ratio of the transistor Qx and the transistor Qy in the output stage
Therefore, when driving with a peak current, a drive current of N × (1 + x) Ia is applied to pin 9.Outputbe able to. As a result, the
[0007]
The D /
Each of the output side transistors Qb to Qn-1 has its collector connected to the
This D /
[0008]
[Problems to be solved by the invention]
In recent years, the number of drive pins tends to increase due to the demand for high resolution. Since the peak current generation circuit and the D / A conversion circuit are provided for each pin for current driving the organic EL element, the scale of the integrated circuit is increasing. Therefore, how to make these circuits small contributes to the reduction of the power consumption and the occupied area with the increase in the number of drive pins.
SUMMARY OF THE INVENTION An object of the present invention is to meet such a demand, and can easily generate a peak current for current driving and reduce the area occupied by the driving circuit and an organic EL driving circuit. It is to provide a display device.
[0009]
[Means for Solving the Problems]
The characteristics of the organic EL drive circuit and the organic EL display device of the present invention for achieving such an object are as follows:Diode connectedA predetermined current is supplied to the input side transistor.Current mirror connected to input side transistorFlow through the terminal pin of the organic EL panel to the output side transistorDriveIn an organic EL driving circuit having a current mirror circuit for obtaining a current or a current that is the basis thereof,
In the current mirror circuitA plurality of the input side transistors provided in parallel;
One of the plurality of input side transistors is driven with a predetermined current to generate a peak current in the output side transistor, and the other input side transistor provided in parallel with the input side transistor driven with the predetermined current A control circuit for controlling the output current of the output side transistor from the peak current to a steady state current by reducing the drive current of one of the current mirror input side transistors by diverting the predetermined current to And be preparedAnd
A drive current or its current is generated according to the output current of the output-side transistor and predetermined input data, and the capacitive load organic EL element connected via the terminal pin or the drive current of this organic EL element The capacitor that stores the value is initially charged with the drive current according to the peak current and then driven with the drive current according to the steady state current.Is.
[0010]
According to another aspect of the present invention, a plurality of output side transistors of the current mirror circuit are provided to constitute a D / A conversion circuit, and the bit digit order of input data for each output side transistor to perform D / A conversion.In placeThe output side transistor selectively operates according to the input data, so that the conversion analog current corresponding to the input data is generated at the output terminal as the total value of the current flowing through the output side transistor. An organic EL drive circuit having an A conversion circuit, wherein a switch circuit is provided in series with at least one of the plurality of input side transistors of the current mirror circuit as described above, and a constant current source for generating the predetermined current is provided. Provide. The organic EL driving circuit drives the current of the constant current source through one of the input side transistors, shifts the driving circuit for a predetermined time from the start of driving, turns on the switch circuit, and supplies the current from the constant current source. Is converted to another input side transistor via a switch circuit to generate a converted analog current having a peak.
Still another invention is the organic EL drive circuit according to the other invention described above, wherein two operation-side current ratios of a plurality of input-side transistors of the current mirror circuit are 1: N (where N> 1). As an input side transistor, the current from the constant current source is supplied to the input side transistor corresponding to the operating current ratio of 1, and the switch circuit is turned on to the input side transistor corresponding to the operating current ratio of N. The current from the constant current source is shunted.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
As described above, according to the present invention, a plurality of current mirror-connected input side transistors are provided in parallel, and the input side drive current is controlled by the switch circuit inserted in series in one of them. At this time, according to the present invention, a current corresponding to the peak current is generated in the output-side transistor by the input-side transistor that is driven first, and from the predetermined driving start time, from the current generation time of the output-side transistor, or from the organic EL By turning on the switch circuit after a predetermined time from the drive start time, the drive current per current mirror input side transistor is reduced so as to be shunted to one of the plurality of input side transistors. As a result, a large drive current flows at the start time, and a current corresponding to the peak current is obtained in the output side transistor of the current mirror circuit. After a predetermined time, a smaller drive current flows and becomes a steady current, resulting in the output side A current having a peak is generated in the transistor.
In this case, there is no need for a switch circuit (corresponding to the
As a result, a drive current having a peak current for initially driving the organic EL element can be easily generated, and the area occupied by the drive circuit can be reduced.
[0012]
【Example】
FIG. 1 is a block diagram of a current drive circuit according to an embodiment to which the organic EL drive circuit of the present invention is applied. FIG. 2 is an explanatory diagram of timing pulses in the drive control. FIG. 3 is a current drive of the present invention. It is explanatory drawing of the Example at the time of applying a circuit to the current drive circuit which drives an active matrix type organic electroluminescence display panel, Comprising: (a) is a block diagram of the whole circuit structure, (b) is FIG. 4 is a block diagram centering on the output stage of the current drive circuit, and FIG. 4 is an explanatory diagram of a specific circuit configuration example of the embodiment of FIG. In addition, in each figure, the same component attaches | subjects the same code | symbol and omits those description.
In FIG. 1, 10 is a column driver of the organic EL drive circuit, 11 is its D / A conversion circuit, 12 is a simplified output circuit for one pin of the reference current distribution circuit, FIG. A constant current source corresponding to the constant
The D /
The channel width (gate width) ratio of 1: 9 may be configured by connecting, in parallel, nine MOS transistors having good pair characteristics to one MOS having the same shape.
[0013]
The two input side transistors TNa and the input side transistor TNp receive the current Ip from the constant
The resistors Rb to Rn-1 are resistors inserted between the sources of the output side transistors TNb to TNn-1 and the drains of the transistors Trb to Trn-1. As a result, a predetermined time constant can be ensured in relation to the parasitic capacitance between the source and the drain, but these resistors are not necessarily required. Further, the base current supply circuit corresponding to the transistor Trr and the transistor Qr in FIG. 6 is omitted here.
The current mirror
[0014]
The drive
As a result, when the output current of the D /
[0015]
The output stage
The channel width (gate width) ratio of the transistor TPx and the transistor TPy of the output stage
[0016]
Here, the input side transistor TNp, the resistor Rpa, and the switch circuit SWpa constitute a peak
The operation of generating the peak current will be described with reference to FIG. 2. First, the data inputted to the input terminals D0 to Dn-1 sent from the MPU or the like is sent to the
[0017]
That is, since the input side transistor TNa and the input side transistor TNp are driven in parallel, the mirror current generated on the output side at this time is the same as when the input side drive current becomes Ip / 10, and the current value Ia is Ia = m × Ip / 10. This becomes the drive current of the input side transistor at the normal time, and a current of Ip / 10 flows during the remaining period (T−tp) when the drive pulse signal P is at the HIGH level (hereinafter “H”). The drive pulse signal P and the control signal CONT fall to the LOW level (hereinafter referred to as “L”) after (T−tp) period from the rise of the control signal CONT, the switch circuits SWa and SWpa are turned off, and the input side transistor TNa is input. The drive current of the side transistor TNp stops.
In this way, the peak
The input-side transistor TPx of the output stage
Note that the peak current period tp is not necessarily coincident with the rise of the drive pulse signal P because the
[0018]
By the way, in the organic EL display device, the column side is the current discharge side, and the row side is the current suction side (sink side), and current is output from the column-side current drive circuit according to the scan on the row side. Accordingly, the
In the low-side scanning by the low-line scanning circuit, an “L” output is generated in Laurent to be scanned, and the cathode of the
[0019]
FIG. 3 shows an embodiment in the case of driving an active matrix type organic EL display panel.
In FIG. 3 (a), the
A
As shown in the figure, display cells 20 (the coordinates (Xi, Yj)) are provided corresponding to the intersections connecting the X and Y matrix wirings (data lines Xi, scanning lines Yj1, Yj2). In this
[0020]
A P-channel MOS transistor Tr3 and an N-channel MOS transistor Tr4 are provided between the transistor Tr1 and the transistor Tr2. The transistor Tr3 is an input-side transistor that constitutes the
When the scanning line Yj1 is scanned by receiving a signal of "H" and Yj2 is "H", the transistors Tr1 and Tr4 are turned on, and the transistors Tr3 and Tr2 are driven by the peak current and the capacitor C is turned on. The capacitor C is charged and a predetermined drive voltage is held in the capacitor C. As a result, the current value is written as a voltage to the capacitor C to store the drive current value, and the MOS transistor Tr2 is driven according to the stored voltage of the capacitor C.
In this case, the charge written in the capacitor C is the same as that of the transistor Tr4 when the scanning line Yj1 receives a signal of "L" and Yj2 is "H" and only the scanning line Yj2 is scanned and the transistor Tr4 is turned on. Discharge occurs through the body diode of the transistor Tr3, and the voltage of the capacitor C is reset. The scanning line Yj1 and the scanning line Yj2 are scanned by the
[0021]
FIG. 3B is a block diagram centering on the output stage of the
3B, in place of the P-channel MOSFET transistors TPx and TPy of the output stage
The sources of the transistors TNx and TNy are connected to the ground GND, the drain of the transistor TNx is connected to the drain of the transistor TPw via the transistor TNv, and the drain of the transistor TNy is connected to the
Here, the current mirror circuit of the transistors TPu and TPw is a circuit in which the source side of each transistor is directly connected to the power supply line + Vcc, and the drive current sunk by the D /
The transistor TNx is driven by this discharge drive current, and a drive current that sinks to the transistors TNx and TNy is generated.
In the
The current drive of such an active matrix type organic EL display panel is effective when the rise time cannot be ignored with respect to the drive duty ratio. That is, when driving with a large number of driving data lines and a small driving current, it is effective for driving large-sized and high-definition image quality such as SGA and XGA with a large number of data lines.
[0022]
FIG. 4 is a specific circuit configuration example of the embodiment of FIG. The input-side transistor TNa and the output-side transistors TNb to TNn-1 are current mirror circuits that are stacked in two stages between the power supply line and the ground GND, and the switch circuit SWpa is composed of a MOSFET transistor TN2. Yes. One stage of the current mirror circuit is also stacked on the input side transistor TPx and the output side transistor TPy of the output stage
That is, the output stage
It is shown.
In FIG. 4, the MOSFET transistor TN1 corresponding to the switch circuit SWa is not a switch circuit, but simply has a gate connected to the ground GND to become a resistor, and the switch circuit SWa is omitted. As a result, the current value Ip is always supplied from the constant
Incidentally, in FIG. 4, unlike the case of FIG. 1, the transistors Trb to Trn-1 are P-channel MOS transistors. As described above, by making the transistors Trb to Trn-1 P-channel MOS, the output impedance of the transistors Trb to Trn-1 is lowered, and the switching noise generated when setting display data in the D / A converter circuit is reduced. There is.
[0023]
As described above, in the embodiment, the current switching D / A conversion circuit configured by the current mirror circuit is mainly described as the circuit for generating the peak current. However, the present invention provides such a D / A. It is not limited to the current mirror circuit of the conversion circuit. As long as it is a current mirror circuit that obtains a current that flows to the terminal pin of the organic EL panel or a current that is the basis thereof, it may be disposed anywhere in the current driving circuit.
Although the current mirror circuit of the embodiment is mainly composed of MOSFET transistors, as can be seen from the circuit configurations of FIGS. 6 and 1, it is easy to design a bipolar transistor at the position of the MOS transistor. This may be composed mainly of a bipolar transistor. Further, the N channel type (or npn type transistor) of the embodiment can be replaced with a P channel type (or pnp type) transistor, and the P channel type (or pnp type) transistor can be replaced with an N channel (or npn type) transistor. In the latter case, the power supply voltage is usually negative, and the transistor provided upstream is provided downstream.
[0024]
【The invention's effect】
As described above, according to the present invention, the input side drive current is controlled by the switch circuit in which a plurality of current mirror-connected input side transistors are provided in parallel and inserted in series. At this time, by turning on one of the switches for a predetermined time, the constant current is shunted to one of the plurality of input side transistors after a certain time from the start, thereby reducing the drive current on the current mirror input side. As a result, a large drive current flows at the start time, and a drive current lower than that flows thereafter, and a current having a peak is generated in the output side current mirror.
As a result, there is no need for a switch circuit that inserts a resistor or short-circuits both ends as in the prior art, and there is no need for a drive current source for adding a peak current value that is provided exclusively for generating a peak. . Thereby, a drive current having a peak current for initially driving the organic EL element can be easily generated, and the area occupied by the drive circuit can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram of a current drive circuit according to an embodiment to which an organic EL drive circuit of the present invention is applied.
FIG. 2 is an explanatory diagram of timing pulses for the drive control.
FIG. 3 is an explanatory diagram of an embodiment in which the current driving circuit of the present invention is applied to a current driving circuit for driving an active matrix type organic EL display panel. FIG. (B) is a block diagram centering on the output stage of the current drive circuit.
FIG. 4 is a specific circuit configuration example of the embodiment of FIG. 1;
FIG. 5 is an explanatory diagram of an example of a conventional column driver.
FIG. 6 is an explanatory diagram of an example of a D / A conversion circuit of an organic EL drive circuit according to the prior art of the present invention.
[Explanation of symbols]
1, 10 ... column driver, 2 ... D / A conversion circuit,
2a: input terminal, 2b: output terminal,
3, 12 ... Current mirror current output circuit,
3a: Drive stage current mirror circuit,
3b: Output stage current mirror circuit, 4 ... Organic EL element,
5 ... Pulse generation circuit, 6 ... Drive pulse,
7 ... Driving circuit, 7a ... Constant current source, 7b ... Initial charging circuit,
7c ... switching transistor, 8 ... switching element,
9 ... pin, 12 ... peak current generating circuit,
13a ... Drive level shift circuit,
13b: Output stage current mirror circuit,
14 ... Peak current generation circuit,
15 ... Control circuit, 16 ... Register, 17 ... Drive circuit,
18 ... current drive circuit, 18a, 22 ... current mirror circuit,
19 ... low line scanning circuit, 20 ... display cell,
Q1 to Qm, Qa to Qn-1, TPa to TPn-1, TNa to TNn-1 ... transistors.
Claims (22)
前記カレントミラー回路において並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタの1つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することで前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備え、
前記出力側トランジスタの出力電流と所定の入力データとに応じて前記駆動電流あるいはその基礎となる電流が生成され、前記端子ピンを介して接続される容量性負荷の有機EL素子あるいはこの有機EL素子の駆動電流値を記憶するコンデンサが前記ピーク電流に応じた前記駆動電流で初期充電された後に前記定常状態の電流に応じた前記駆動電流で駆動される有機EL駆動回路。 A current mirror circuit that supplies a predetermined current to a diode-connected input transistor and obtains a drive current that flows to a terminal pin of an organic EL panel to an output-side transistor that is current-mirror connected to the input-side transistor or a current that is the basis thereof In an organic EL driving circuit having
A plurality of the input side transistors provided in parallel in the current mirror circuit ;
One of the plurality of input side transistors is driven with a predetermined current to generate a peak current in the output side transistor, and the other input side transistor provided in parallel with the input side transistor driven with the predetermined current the Bei example a control circuit for an output current having a predetermined current the output transistors by shunting performs control to steady state current from the peak current in,
Capacitive load organic EL element or the organic EL element connected via the terminal pin, the drive current or the current serving as a basis thereof is generated according to the output current of the output side transistor and predetermined input data An organic EL drive circuit that is driven with the drive current according to the steady-state current after the capacitor that stores the drive current value is initially charged with the drive current according to the peak current .
前記コントロール回路は、前記入力側トランジスタの1つを前記電流源からの電流により駆動し、所定の駆動開始時点から所定時間ずらせて前記スイッチ回路をONにする制御をする請求項1記載の有機EL駆動回路。And a switch circuit inserted in series with at least one of the plurality of input side transistors, and a current source for generating the predetermined current,
2. The organic EL according to claim 1, wherein the control circuit controls one of the input side transistors to be turned on by driving a current from the current source and shifting a predetermined time from a predetermined driving start time. Driving circuit.
並列に設けられた複数の前記入力側トランジスタと、
これら複数の入力側トランジスタに直列にそれぞれ挿入された複数のスイッチ回路と、
前記複数の入力側トランジスタを所定の電流値の定電流で駆動する電流源と、前記複数のスイッチ回路のON/OFFを制御するコントロール回路とを備え、
前記複数のスイッチ回路の少なくとも1つをONにして前記複数の入力側トランジスタの少なくとも1つを前記定電流で駆動し、所定の駆動開始時点から所定時間ずらせて残りの前記スイッチ回路の少なくとも1つをONにして前記所定の電流値の定電流を複数の前記入力側トランジスタの少なくとも1つに分流することにより前記出力側トランジスタにピークを持つ前記変換アナログ電流を生成することを特徴とする有機EL駆動回路。A plurality of output side transistors are connected in parallel with a current mirror and have a current mirror circuit that receives a predetermined current in the input side transistor, and each of the output side transistors corresponds to the bit digit position of the input data, and An organic EL driving circuit having a D / A conversion circuit that selectively operates in response to generate a converted analog current corresponding to the input data as a total value of currents flowing through the output-side transistors at an output terminal;
A plurality of the input side transistors provided in parallel;
A plurality of switch circuits respectively inserted in series with the plurality of input side transistors;
A current source for driving the plurality of input side transistors with a constant current having a predetermined current value; and a control circuit for controlling ON / OFF of the plurality of switch circuits,
At least one of the plurality of switch circuits is turned on to drive at least one of the plurality of input side transistors with the constant current, and at least one of the remaining switch circuits is shifted by a predetermined time from a predetermined driving start time. The conversion analog current having a peak in the output side transistor is generated by diverting the constant current of the predetermined current value to at least one of the plurality of input side transistors by turning ON Driving circuit.
前記カレントミラー回路において並列に設けられた第1および第2の前記入力側トランジスタと、
前記第2の入力側トランジスタに直列に挿入されたスイッチ回路と、
前記第1の入力側トランジスタを所定の電流値の定電流で駆動する定電流源と、
前記スイッチ回路のON/OFFを制御するコントロール回路とを備え、
前記第1の入力側トランジスタを前記定電流で駆動し、その後所定時間ずらせて前記スイッチ回路をONにして前記所定の電流値の定電流を前記第2の入力側トランジスタに分流することによりカレントミラー入力側トランジスタ1個当たりの前記駆動電流を低減して前記出力側トランジスタにピークを持つ電流を生成し、
前記出力側トランジスタの出力電流と所定の入力データとに応じて前記駆動電流あるいはその基礎となる電流が生成され、前記端子ピンを介して接続される容量性負荷の有機EL素子あるいはこの有機EL素子の駆動電流値を記憶するコンデンサが前記ピーク電流に応じた前記駆動電流で初期充電された後に前記定常状態の電流に応じた前記駆動電流で駆動される有機EL駆動回路。 A current mirror circuit that supplies a predetermined current to a diode-connected input transistor and obtains a drive current that flows to a terminal pin of an organic EL panel to an output-side transistor that is current-mirror connected to the input-side transistor or a current that is the basis thereof In an organic EL driving circuit having
First and second input side transistors provided in parallel in the current mirror circuit ;
A switch circuit inserted in series with the second input side transistor;
A constant current source for driving the first input side transistor with a constant current having a predetermined current value;
A control circuit for controlling ON / OFF of the switch circuit,
The first input-side transistor is driven by the constant current, and then the switch circuit is turned on by shifting for a predetermined time, and the constant current having the predetermined current value is shunted to the second input-side transistor. Reducing the drive current per input-side transistor to generate a current having a peak in the output-side transistor ;
Capacitive load organic EL element or the organic EL element connected via the terminal pin, the drive current or the current serving as a basis thereof is generated according to the output current of the output side transistor and predetermined input data An organic EL drive circuit that is driven with the drive current according to the steady-state current after the capacitor that stores the drive current value is initially charged with the drive current according to the peak current .
前記有機ELパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された複数の入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するD/A変換回路と、
前記複数の入力側トランジスタの1つを所定の電流で駆動してピーク電流を前記出力側トランジスタに発生させ、前記所定の電流で駆動した前記入力側トランジスタと並列に設けられた他の入力側トランジスタに前記所定の電流を分流することで前記出力側トランジスタの出力電流を前記のピーク電流から定常状態の電流にする制御を行うコントロール回路とを備える有機EL表示装置。An organic EL display panel;
A current mirror current output circuit for outputting a current to a terminal pin of the organic EL panel;
A plurality of output side transistors are connected in parallel with a current mirror, and a plurality of input side transistors connected in parallel have a current mirror circuit that receives a predetermined current, and each of the output side transistors corresponds to a bit digit position of display data. And a D / D that selectively operates according to the display data, generates a converted analog current corresponding to the display data as a total value of currents flowing through the output side transistors, and drives the current mirror current output circuit. An A conversion circuit;
Another input side transistor provided in parallel with the input side transistor driven by the predetermined current by driving one of the plurality of input side transistors with a predetermined current to generate a peak current in the output side transistor And a control circuit for controlling the output current of the output-side transistor from the peak current to a steady-state current by diverting the predetermined current to the organic EL display device.
前記コントロール回路は、前記入力側トランジスタの1つを前記電流源からの電流により駆動して所定時間ずらせて前記スイッチ回路をONにする制御をする請求項15記載の有機EL表示装置。And a switch circuit inserted in series with at least one of the plurality of input side transistors, and a constant current source for generating the predetermined current,
16. The organic EL display device according to claim 15, wherein the control circuit controls one of the input side transistors to be turned on by driving one of the input side transistors with a current from the current source and shifting the transistor for a predetermined time.
前記有機ELパネルの端子ピンに電流を出力するカレントミラー電流出力回路と、
複数の出力側トランジスタが並列にカレントミラー接続され並列に接続された第1および第2の入力側トランジスタに所定の電流を受けるカレントミラー回路を有し、それぞれの前記出力側トランジスタが表示データのビット桁位置に対応していて前記表示データに応じて選択的に動作し、前記表示データに対応する変換アナログ電流を前記出力側トランジスタに流れる電流の合計値として発生して前記カレントミラー電流出力回路を駆動するD/A変換回路と、
前記第2の入力側トランジスタに直列に挿入されたスイッチ回路と、
前記第1の入力側トランジスタを所定の電流値の定電流で駆動する定電流源と、
前記スイッチ回路のON/OFFを制御するコントロール回路とを備え、
前記第1の入力側トランジスタを前記定電流で駆動し、その後所定時間ずらせて前記スイッチ回路をONにして前記所定の電流値の定電流を前記第2の入力側トランジスタに分流することによりカレントミラー入力側トランジスタ1個当たりの前記駆動電流を低減して前記出力側トランジスタにピークを持つ電流を生成することを特徴とする有機EL表示装置。An organic EL display panel;
A current mirror current output circuit for outputting a current to a terminal pin of the organic EL panel;
A plurality of output side transistors are connected in parallel with a current mirror, and the first and second input side transistors connected in parallel have a current mirror circuit for receiving a predetermined current, and each of the output side transistors is a bit of display data. The current mirror current output circuit corresponds to a digit position and selectively operates according to the display data and generates a converted analog current corresponding to the display data as a total value of currents flowing through the output side transistors. A D / A conversion circuit to be driven;
A switch circuit inserted in series with the second input side transistor;
A constant current source for driving the first input side transistor with a constant current having a predetermined current value;
A control circuit for controlling ON / OFF of the switch circuit,
The first input-side transistor is driven by the constant current, and then the switch circuit is turned on by shifting for a predetermined time, and the constant current having the predetermined current value is shunted to the second input-side transistor. An organic EL display device, wherein the drive current per input side transistor is reduced to generate a current having a peak in the output side transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003028086A JP3647846B2 (en) | 2002-02-12 | 2003-02-05 | Organic EL drive circuit and organic EL display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002-33937 | 2002-02-12 | ||
JP2002033937 | 2002-02-12 | ||
JP2003028086A JP3647846B2 (en) | 2002-02-12 | 2003-02-05 | Organic EL drive circuit and organic EL display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003308043A JP2003308043A (en) | 2003-10-31 |
JP3647846B2 true JP3647846B2 (en) | 2005-05-18 |
Family
ID=29405065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003028086A Expired - Fee Related JP3647846B2 (en) | 2002-02-12 | 2003-02-05 | Organic EL drive circuit and organic EL display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647846B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062837A (en) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | Organic el drive circuit and organic el display device using the same |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2386462A (en) * | 2002-03-14 | 2003-09-17 | Cambridge Display Tech Ltd | Display driver circuits |
JP3918642B2 (en) * | 2002-06-07 | 2007-05-23 | カシオ計算機株式会社 | Display device and driving method thereof |
AU2003276706A1 (en) | 2002-10-31 | 2004-05-25 | Casio Computer Co., Ltd. | Display device and method for driving display device |
TWI241865B (en) | 2003-06-25 | 2005-10-11 | Rohm Co Ltd | Organic EL element drive circuit and organic EL display device using the same drive circuit |
TWI234413B (en) * | 2003-06-27 | 2005-06-11 | Rohm Co Ltd | Organic EL panel drive circuit and organic EL display device using the same drive circuit |
JP4304585B2 (en) * | 2003-06-30 | 2009-07-29 | カシオ計算機株式会社 | CURRENT GENERATION SUPPLY CIRCUIT, CONTROL METHOD THEREOF, AND DISPLAY DEVICE PROVIDED WITH THE CURRENT GENERATION SUPPLY CIRCUIT |
JP4103079B2 (en) | 2003-07-16 | 2008-06-18 | カシオ計算機株式会社 | CURRENT GENERATION SUPPLY CIRCUIT, ITS CONTROL METHOD, AND DISPLAY DEVICE PROVIDED WITH CURRENT GENERATION SUPPLY CIRCUIT |
TWI277027B (en) | 2003-07-28 | 2007-03-21 | Rohm Co Ltd | Organic EL panel drive circuit and propriety test method for drive current of the same organic EL element drive circuit |
TWI250823B (en) * | 2003-11-26 | 2006-03-01 | Rohm Co Ltd | D/A converter circuit, organic EL drive circuit and organic EL display device |
JP4528101B2 (en) * | 2003-11-26 | 2010-08-18 | ローム株式会社 | D / A conversion circuit, organic EL drive circuit, and organic EL display device |
KR100657152B1 (en) * | 2004-07-29 | 2006-12-12 | 매그나칩 반도체 유한회사 | Output driver for passive matrix organic light emitting diode |
JP2006106664A (en) * | 2004-09-08 | 2006-04-20 | Fuji Electric Holdings Co Ltd | Organic el light emitting device |
KR100862111B1 (en) | 2004-09-29 | 2008-10-09 | 로무 가부시키가이샤 | D/a conversion circuit, display panel drive circuit, and display |
GB0421711D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
WO2006041035A1 (en) * | 2004-10-13 | 2006-04-20 | Rohm Co., Ltd | Organic el drive circuit and organic el display device |
JP2006227151A (en) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | Organic el display apparatus and data line driving circuit thereof |
JP2016136669A (en) * | 2015-01-23 | 2016-07-28 | 株式会社デンソー | Current driver circuit |
US20220367597A1 (en) * | 2019-10-02 | 2022-11-17 | Sharp Kabushiki Kaisha | Display device |
-
2003
- 2003-02-05 JP JP2003028086A patent/JP3647846B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062837A (en) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | Organic el drive circuit and organic el display device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2003308043A (en) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647846B2 (en) | Organic EL drive circuit and organic EL display device | |
KR100489208B1 (en) | Organic el drive circuit and organic el display device using the same | |
US9595228B2 (en) | Pixel array and organic light emitting display device including the same | |
US6972526B2 (en) | Organic EL display device and driving circuits | |
JP3924179B2 (en) | D / A conversion circuit and organic EL drive circuit using the same | |
US6992647B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
US7456767B2 (en) | D/A converter circuit, organic EL drive circuit, and organic EL display | |
US20080062089A1 (en) | Organic electro luminescence display device and driving method for the same | |
JP4941906B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
JP4151882B2 (en) | Organic EL drive circuit and organic EL display device | |
US8054256B2 (en) | Driving circuit and organic light emitting display using the same | |
JP5226920B2 (en) | Display panel drive circuit | |
JP3868836B2 (en) | Organic EL drive circuit and organic EL display device | |
US7629908B2 (en) | D/A conversion circuit, organic EL drive circuit and organic EL display device | |
JP3647847B2 (en) | Organic EL drive circuit and organic EL display device | |
US7570232B2 (en) | Organic El drive circuit and organic El display using same | |
JP5064696B2 (en) | Display panel drive device | |
KR100488908B1 (en) | Organic EL element drive circuit and organic EL display device | |
JP4015897B2 (en) | Organic EL drive circuit and organic EL display device | |
JP5068434B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
JP3653568B2 (en) | Organic EL drive circuit and organic EL display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3647846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |