JP3645172B2 - 半導体集積回路装置搭載用基板 - Google Patents
半導体集積回路装置搭載用基板 Download PDFInfo
- Publication number
- JP3645172B2 JP3645172B2 JP2000329596A JP2000329596A JP3645172B2 JP 3645172 B2 JP3645172 B2 JP 3645172B2 JP 2000329596 A JP2000329596 A JP 2000329596A JP 2000329596 A JP2000329596 A JP 2000329596A JP 3645172 B2 JP3645172 B2 JP 3645172B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- integrated circuit
- semiconductor integrated
- lead
- lead portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば表示パネル駆動用の半導体集積回路装置を搭載するフィルムキャリアテープ等の半導体集積回路装置搭載用基板に関するものである。
【０００２】
【従来の技術】
従来より、例えば液晶表示装置における液晶駆動用集積回路チップ（以下、液晶ドライバＬＳＩチップと称する）の搭載方式としては、ＣＯＧ（Chip On Glass)実装方式とＴＣＰ（Tape Carrier Package) 実装方式とが知られている。ＣＯＧ実装方式は、液晶パネルの下ガラス基板上に液晶ドライバＬＳＩチップを直接搭載するものである。
【０００３】
一方、ＴＣＰ実装方式は、絶縁性フィルム上に液晶ドライバＬＳＩチップをＴＣＰ形態に搭載するもの（ＴＣＰとするもの）である。この方式では、絶縁性フィルムが銅配線を有し、この銅配線が絶縁性フィルムに形成されたデバイスホール部内にはみ出した部分、即ちインナーリード部を有し、このインナーリード部の先端部が上記デバイスホール部に配された液晶ドライバＬＳＩチップの電極（バンプ）と電気的に接続される。また、上記絶縁性フィルムは、外部との電気的接続のための銅配線部、即ちアウターリード部を有する。このアウターリード部は、その先端部が液晶パネルや配線基板と電気的に接続される。
【０００４】
ＴＣＰと例えば液晶パネルとの電気的接続においては、上記アウターリード部が、液晶パネルの下ガラス基板上に設けられたＩＴＯ（Indium Tin Oxide：インジゥムすず酸化膜）端子と、例えばＡＣＦ（Anisotropic Conductive Film ：異方性導電膜）を介して熱圧着され、固定される。これにより、ＴＣＰ形態の複数の液晶ドライバＬＳＩチップを液晶パネルの周辺部（額縁部）に搭載し、液晶パネルを駆動することができる。
【０００５】
図５には、ＴＣＰを形成するために、液晶ドライバＬＳＩチップ１０１をフィルムキャリアテープ１０２に搭載した状態を模式的に示す。フィルムキャリアテープ１０２は、帯状をなす絶縁性のフィルムキャリアテープ基材１０３の上に所定の配線パターンが形成されたものである。
【０００６】
上記のフィルムキャリアテープ１０２は図５に示す破線Ｌにて打ち抜かれ、これにより、個々に液晶ドライバＬＳＩチップ１０１を搭載したＴＣＰ１０４が形成される。
【０００７】
液晶ドライバＬＳＩチップ１０１は、その出力側の辺に多数の出力端子を有するため、上方から見て極端に長細い長方形となっている。したがって、液晶ドライバＬＳＩチップ１０１は、フィルムキャリアテープ１０２の幅方向（Ｙ方向）を長手方向として搭載されるのが一般的である。そして、各液晶ドライバＬＳＩチップ１０１は、フィルムキャリアテープ１０２の長手方向（Ｘ方向）に一列に並ぶ状態で、隣同士所定の間隔（間隔ａ）をおいて配置される。
【０００８】
フィルムキャリアテープ基材１０３上には、搭載した液晶ドライバＬＳＩチップ１０１と他の装置との接続を可能とするために、前記配線パターンとして、入力リード部１０５と出力リード部１０６が形成されている。入力リード部１０５は液晶ドライバＬＳＩチップ１０１への信号入力用であり、出力リード部１０６は液晶ドライバＬＳＩチップ１０１から液晶パネルへの駆動信号出力用である。さらに、各入力リード部１０５の先端部には入力テスト端子（パッド）１０７が形成され、各出力リード部１０６の先端部には出力テスト端子（パッド）１０８が形成されている。これら入力テスト端子１０７および出力テスト端子１０８は、液晶ドライバＬＳＩチップ１０１のテスト時にテスト用プローバの針を接触させるためのものである。
【０００９】
即ち、液晶ドライバＬＳＩチップ１０１のテスト時には、外部のテスト装置からの各種テスト用制御信号、階調表示用基準電圧および液晶ドライバＬＳＩの電源を、テスト用プローバの針を介して上記入力テスト端子１０７から液晶ドライバＬＳＩチップ１０１に入力させる。そして、液晶ドライバＬＳＩチップ１０１からの出力信号（主に液晶パネル駆動用出力信号）を、出力テスト端子１０８からテスト用プローバの針を介して上記テスト装置に取り込み、出力信号の応答特性や出力電圧値誤差等を調べる。これにより、フィルムキャリアテープ１０２上への実装状態も含めて、液晶ドライバＬＳＩチップ１０１の良否が判定される。
【００１０】
なお、入力テスト端子１０７と出力テスト端子１０８とは、テスト終了後、個々のＴＣＰ１０４を得るためにフィルムキャリアテープ１０２を破線Ｌから打ち抜く際、ＴＣＰ１０４側から切り離される。この切り離しにより、ＴＣＰ１０４の入力リード部１０５および出力リード部１０６の先端は、先述のように、液晶パネルや他の配線基板と電気的に接続するための、ソルダーレジストが覆われていないアウターリード部となる。
【００１１】
さらに、フィルムキャリアテープ基材１０３には、一方の側縁部に沿ってスプロケットホール１０９が、また他方の側縁部に沿ってスプロケットホール１１０がそれぞれ一定間隔で開口されている。スプロケットホール１０９、１１０におけるＸ方向の位置は、同位置となっている。これらスプロケットホール１０９、１１０は、フィルムキャリアテープ基材１０３のスプロケットによる送り出し、および液晶ドライバＬＳＩチップ１０１の搭載位置の位置決めを行うためのものである。
【００１２】
各液晶ドライバＬＳＩチップ１０１は、スプロケットホール１０９、１１０の中心を通る直線ＯのＹ方向中心と、液晶ドライバＬＳＩチップ１０１の中心の座標とがー致するように搭載される（図中、最も左側の液晶ドライバＬＳＩチップ１０１を参照）。したがって、各液晶ドライバＬＳＩチップ１０１は、Ｘ方向において、スプロケットホール１０９、１１０のピッチ（図中のｂ）の整数倍毎に配設されることになる。
【００１３】
ここで、スプロケットホール１０９、１１０のピッチ（図中のｂ）はＪＩＳ規格で４．７５ｍｍと定められている。このため、液晶ドライバＬＳＩチップ１０１の入力テスト端子１０７の端から出力テスト端子１０８の端までの距離（図中の長さｃ）が例えば６．0 ｍｍであるとすれば、液晶ドライバＬＳＩチップ１０１は、最も高密度に搭載するものとして、スプロケットホール１０９、１１０の２ピッチに１個の割合で配されることになる。
【００１４】
次に、入力テスト端子１０７および出力テスト端子１０８の配列について説明する。入力リード部１０５（入力テスト端子１０７）は、出力リード部１０６（出力テスト端子１０８）と比較して数が少ないため、図５に示すように、Ｙ方向に一列に並ぶ状態に形成されている。
【００１５】
一方、出力リード部１０６（出力テスト端子１０８）は、１個の液晶ドライバＬＳＩチップ１０１において、Ｒ、Ｇ、Ｂの各表示に対応する液晶パネルの画素、例えば、１２８×３＝３８４画素を駆動する３８４本（図中の出力１〜Ｎ）が必要である。このため、出力リード部１０６（出力テスト端子１０８）は非常に多くなっている。また、液晶パネルの大画面化および高微細化による画素数の増加に伴って、１個の液晶ドライバＬＳＩチップ１０１の出力リード部１０６（出力テスト端子１０８）はさらに増加する傾向にある。したがって、出力テスト端子１０８は、図５に示すようなＹ方向への一列の配置では、フィルムキャリアテープ基材１０３の幅内に収まらなくなる。
【００１６】
そこで、出力テスト端子１０８の配置には、実際のところ、図６に示すように、Ｘ方向への例えば４段配列構成が採用されている（「日立ＬＣＤドライバＬＳＩデータブック」の図２７（日立標準ＴＣＰ）参照、発行年月日：平成４年３月（第６版）、発行元：（株）日立マイコンシステム応用技術部）。この場合には、フィルムキャリアテープ１０２のＸ方向に出力テスト端子１０８の配置範囲が広がるため、前記の長さｃが長くなる。なお、Ｉ１〜Ｉｎ、Ｏ１〜ＯＮは、ｎ個の入力テスト端子１０７およびＮ個の出力テスト端子１０８の配列状態を示すために、それらに付した番号である。
【００１７】
出力テスト端子１０８の上記のようなＸ方向への複数段配列構成において、何段構成にするかは、出力テスト端子１０８の最小許容サイズ、およびＴＣＰ１０４の幅により決定される。また、上記出力テスト端子１０８の最小許容サイズは、液晶ドライバＬＳＩチップ１０１の出力端子数、テスト用プローバの針ピッチにて決定される。
【００１８】
一方において、近年においては、液晶表示装置のコスト低減を図るべく、液晶ドライバＬＳＩチップ１０１の出力端子数を増加させて、液晶表示装置１台当たりに必要な液晶ドライバＬＳＩチップ１０１の個数を少なくする構成が検討されている。この構成においては、上述したような出力テスト端子１０８の複数段配列構成は必須条件となり、出力端子数によっては４段か６段、さらにはそれ以上の複数段の配列が行なわれている。
【００１９】
【発明が解決しようとする課題】
ところが、上記従来のフィルムキャリアテープ１０２の構成は下記のような問題点を有している。すなわち、上記従来のフィルムキャリアテープ１０２では、出力テスト端子１０８をフィルムキャリアテープ基材１０３の長手方向（Ｘ方向）において複数段に配列しているため、入力テスト端子１０７の端から出力テスト端子１０８の端までの長さｃが長くなる。このため、１個当たりの液晶ドライバＬＳＩチップ１０１に必要なフィルムキャリアテープ基材１０３の長さが長くなる。そして、このフィルムキャリアテープ基材１０３の長さは、液晶ドライバＬＳＩチップ１０１の配列ピッチが、４．７５ｍｍに定められているスプロケットホール１０９、１１０のピッチの整数倍でなければならないことと相まって、さらに拡大される。このため、フィルムキャリアテープ基材１０３を有効に使用することができず、ＴＣＰ１０４の１個当たりのコストが上昇するという問題点を招来する。
【００２０】
したがって、本発明は、フィルムキャリアテープ基材１０３を有効に使用して、ＴＣＰ１０４の１個当たりのコストを低減できる半導体集積回路装置搭載用基板の提供を目的としている。
【００２１】
【課題を解決するための手段】
上記の課題を解決するために、本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部、例えば出力リード部が絶縁性基板、例えばフィルムキャリアテープ基材上に形成され、これらリード部の各先端部に試験用端子、例えば出力テスト端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とし、これら外方側の一対の試験用端子同士が互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成され、かつ前記一対をなす試験用端子が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されていることを特徴としている。
【００２２】
上記の構成によれば、リード部、例えば半導体集積回路装置の出力端子と接続される出力リード部のうちの複数のリード部に対応する複数個の試験用端子を１個のブロックとする。そして、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とする。そして、これら一対の試験用端子同士は、互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成される。また、前記一対をなす試験用端子は、半導体集積回路装置の搭載位置から相対的に遠い位置に形成される。
【００２３】
上記のようにして両外方側のリード部に対応する試験用端子を配置することにより、試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００２４】
上記の半導体集積回路装置搭載用基板は、前記試験用端子が、前記ブロック内の前記リード部の並びにおける両外方側における最外方側の各１本のリード部に対応する試験用端子同士から、順次内側に位置する各１本のリード部同士をそれぞれ一対とする、一対の試験用端子を複数対含んでおり、これら試験用端子対は、前記リード部の並びにおける相対的に外方側のリード部に対応する試験用端子対が、半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成としてもよい。
【００２５】
上記の構成によれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための試験端子対の構成を複数対について設定している。したがって、上記機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００２６】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子のうちの最も半導体集積回路装置に近い試験用端子における前記リード部の並び方向の寸法が、試験用端子として使用可能な最小寸法に設定されている構成としてもよい。
【００２７】
上記の構成によれば、最も半導体集積回路装置に近い試験用端子対の上記寸法を試験用端子として使用可能な最小寸法に設定しているので、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００２８】
上記の半導体集積回路装置搭載用基板は、前記ブロック内の前記リード部の並びにおける内方側のリード部に対応する試験用端子が、前記ブロック内の他の試験用端子とリード部の並び方向に並ぶことなく、半導体集積回路装置の搭載位置から離れる方向に順次並ぶように形成されている構成としてもよい。
【００２９】
上記の構成によれば、リード部の並びにおける外方側のリード部に対応する試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能を、リード部の並びにおける内方側のリード部に対応する試験用端子の配置形態によって害されることを回避できる。
【００３０】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子同士とそれらに対応するリード部同士が、少なくとも前記ブロック内の領域において、前記ブロックにおける前記リード部の並び方向の中心を通り、前記リード部の並び方向に直交する方向に延びる中心線を中心とする略折り返しパターンとなっている構成としてもよい。
【００３１】
上記の構成によれば、前記１対をなす試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実なものとすることができる。
【００３２】
本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内の一部の前記試験用端子が、前記リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、前記リード部と前記試験用端子とが配置されていることを特徴としている。
【００３３】
上記の構成によれば、ブロック内の一部の試験用端子が、リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、リード部と試験用端子とが配置されているので、リード部の並び方向に２個並ぶ試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００３４】
上記の半導体集積回路装置搭載用基板は、前記絶縁性基板が絶縁性フィルム基板である構成としてもよい。本発明の構成は、絶縁性フィルム基板を使用する例えばテープキャリアパッケージに対して適用した場合に、フィルムキャリアテープ基材の使用量を低減し、テープキャリアパッケージのコストダウンを図る上で有効である。
【００３５】
上記の半導体集積回路装置搭載用基板は、前記半導体集積回路装置が液晶駆動回路装置チップである構成としてもよい。本発明の構成は、液晶駆動回路装置チップを搭載する半導体集積回路装置搭載用基板、例えばテープキャリアパッケージに対して適用した場合に、テープキャリアパッケージ、さらには液晶パネルのコストダウンを図る上で有効である。
【００３６】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図４に基づいて以下に説明する。
本実施の形態の半導体集積回路装置搭載用基板は、図１に示すように、半導体集積回路装置としての例えば液晶ドライバＬＳＩチップ１を搭載するためのフィルムキャリアテープ２として構成されている。図１では、液晶ドライバＬＳＩチップ１を有するＴＣＰ（Tape Carrier Package) を形成するために、液晶ドライバＬＳＩチップ１をフィルムキャリアテープ２に搭載した状態を模式的に示す。フィルムキャリアテープ２は、帯状をなす絶縁性のフィルムキャリアテープ基材（絶縁性基板）３の上に所定の配線パターンが形成されたものである。
【００３７】
なお、同図においては、フィルムキャリアテープ基材３に開口されたデバイスホール部は、液晶ドライバＬＳＩチップ１の下方に位置するため、記載を省略している。また、液晶ドライバＬＳＩチップ１を保護するための封止用樹脂や、ＴＣＰ４上の配線を保護するためのソルダーレジストも省略している。また、ＴＣＰ４のフィルム部には、折り曲げ可能なようにスリット部を形成している場合もあるが、ここではそれを省略している。
【００３８】
上記のフィルムキャリアテープ基材３としては、例えば厚さ５０μｍのポリイミドフィルムを使用可能である。フィルムキャリアテープ２では、上記ポリイミドフィルム（絶縁性フィルムキャリアテープ基材３）上に、例えば厚さ１８μｍ、最小線幅３０μｍの電解銅箔が接着層を介して積層される。上記電解銅箔はさらにＳｎメッキが施され、パターン化されて、配線パターンとなる。なお、接着層を用いることなく、フィルムキャリアテープ基材３の上に電解銅箔の配線パターンが直接形成されてもよい。
【００３９】
上記のフィルムキャリアテープ２は図１に示す破線Ｌにて打ち抜かれ、これにより、個々に液晶ドライバＬＳＩチップ１を搭載したＴＣＰ４が形成される。
【００４０】
液晶ドライバＬＳＩチップ１は、その出力側の辺に多数の出力端子を有するため、上方から見て極端に長細い長方形となっている。したがって、図１に示すように、液晶ドライバＬＳＩチップ１は、フィルムキャリアテープ２の幅方向（Ｙ方向）を長手方向として搭載される。そして、各液晶ドライバＬＳＩチップ１は、フィルムキャリアテープ２の長手方向（Ｘ方向）に一列に並ぶ状態で、隣同士所定の間隔（間隔ａ）をおいて搭載される。
【００４１】
フィルムキャリアテープ基材３上には、搭載した液晶ドライバＬＳＩチップ１と他の装置との接続を可能とするために、配線パターンとして、入力リード部（リード部）５と出力リード部（リード部）６が形成されている。入力リード部５は液晶ドライバＬＳＩチップ１への信号入力用であり、出力リード部６は液晶ドライバＬＳＩチップ１から液晶パネルへの駆動信号出力用である。さらに、各入力リード部５の先端部には入力テスト端子（パッド）７が形成され、各出力リード部６の先端部には出力テスト端子（パッド）８が形成されている。これら入力テスト端子（試験用端子）７および出力テスト端子（試験用端子）８は、先述のように、液晶ドライバＬＳＩチップ１のテスト時にテスト用プローバの針を接触させるためのものである。
【００４２】
入力テスト端子７と出力テスト端子８とは、テスト終了後、個々のＴＣＰ４を得るためにフィルムキャリアテープ２を破線Ｌから打ち抜く際、ＴＣＰ４側から切り離される。この切り離しにより、ＴＣＰ４の入力リード部５および出力リード部６の先端は、液晶パネルや他の配線基板と電気的に接続するための、ソルダーレジストが覆われていないアウターリード部となる。
【００４３】
フィルムキャリアテープ基材３には、一方の側縁部に沿ってスプロケットホール９が、また他方の側縁部に沿ってスプロケットホール１０がそれぞれ一定間隔で開口されている。スプロケットホール９、１０におけるＸ方向の位置は、同位置となっている。これらスプロケットホール９、１０は、フィルムキャリアテープ基材３のスプロケットによる送り出し、および液晶ドライバＬＳＩチップ１の搭載位置の位置決めを行うためのものである。各液晶ドライバＬＳＩチップ１は、Ｘ方向において、スプロケットホール９、１０のピッチ（図中のｂ）の整数倍毎に配設される。液晶ドライバＬＳＩチップ１は、最も高密度に搭載された場合、図１に示すように、スプロケットホール９、１０の２ピッチに１個の割合で配される。
【００４４】
次に、入力テスト端子７および出力テスト端子８の配列について説明する。入力リード部５（入力テスト端子７）は、出力リード部６（出力テスト端子８）と比較して数が少ないため、図１に示すように、Ｙ方向に一列に並ぶ状態に形成されている。一方、出力リード部６（出力テスト端子８）は、先述のように、数が非常に多くなっているので、Ｘ方向への複数段配列構成となっている。ここでは、図２にも示すように、４段配列構成としている。なお、図２において、Ｉ１〜Ｉｎ、Ｏ１〜ＯＮは、ｎ個の入力テスト端子７およびＮ個の出力テスト端子８の配列状態を示すために、それらに付した番号である。
【００４５】
出力テスト端子８の配置における最小許容ピッチは、近年のテスタにおけるプローブの加工技術の進歩により、即ちプローブの針の配列幅の狭小化により、より狭くなる方向にある。そこで、本実施の形態のフィルムキャリアテープ２においては、上記プローブの加工技術の進歩および出力テスト端子８（出力リード部６）の多端子化に対応し、かつ入力テスト端子７の端から出力テスト端子８の端までの長さｃを短縮することにより、フィルムキャリアテープ基材３の有効活用を図り得るようにしている。
【００４６】
図３には、フィルムキャリアテープ２における１ブロック分（ブロックＡ）の出力テスト端子８の配列状態を示す。また、本実施の形態のフィルムキャリアテープ２を従来のものと比較するために、図６に示した従来のフィルムキャリアテープ１０２における１ブロック分（ブロックＢ）の出力テスト端子１０８の配列状態を図４に示す。
【００４７】
図３の例では、１ブロック（ブロックＡ）内に６本の出力リード部６および６個の出力テスト端子８が含まれている。一方、図４の比較例では、１ブロック（ブロックｂ）内に８本の出力リード部１０６および８個の出力テスト端子１０８が含まれている。なお、出力テスト端子８、１０８に付した番号Ｏ１〜Ｏ６およびＯ１〜Ｏ８は、Ｙ方向における一端部側から他端部側へ順次番号が増加していくようにしている。
【００４８】
図３に示すフィルムキャリアテープ２において、出力リード部６の並びにおける内方側の出力リード部６に対応する出力テスト端子Ｏ３およびＯ４は、図４に示す従来のフィルムキャリアテープ１０２と同じく、フィルムキャリアテープ２の長手方向（Ｘ方向）に並べて配置されている。そして、上記内方側の出力リード部６に対応する出力テスト端子８（出力テスト端子Ｏ３およびＯ４）は、出力リード部６の端部から、出力リード部６の並び方向（Ｙ方向）における一方側に延びた状態に形成されている。また、これら内方側の出力リード部６に対応する出力テスト端子Ｏ３およびＯ４は、相対的に液晶ドライバＬＳＩチップ１に近い位置に配されている。
【００４９】
一方、出力リード部６の並びにおける外方側の出力テスト端子８（出力テスト端子Ｏ１とＯ６および出力テスト端子Ｏ２とＯ５）は、出力リード部６の端部から、出力リード部６の並び方向における内方側に延びた状態に形成されている。具体的には、上記外方側の出力テスト端子Ｏ１とＯ６および出力テスト端子Ｏ２とＯ５は、ブロックＡのＸ方向の中心軸Ｚ、即ちこのブロックＡを構成するＹ方向への６本の出力リード部６の並びの中心位置を通るＸ方向の中心軸Ｚを中心に略折り返しパターンとなっている。
【００５０】
また、折り返しパターンに配されている外方側の出力テスト端子Ｏ１とＯ６および出力テスト端子Ｏ２とＯ５のうち、最外方の出力リード部６に対応する出力テスト端子Ｏ１、Ｏ６の対は、最も液晶ドライバＬＳＩチップ１から離れた位置に配され、その内側に位置する出力リード部６に対応する出力テスト端子Ｏ２、Ｏ５の対は、出力テスト端子Ｏ１、Ｏ６の対よりも液晶ドライバＬＳＩチップ１に近い位置に配されている。上記のような出力リード部６および出力テスト端子８の配置により、出力テスト端子８間には、出力リード部６が設けられない構成としている。
【００５１】
図３の例では、１ブロック（ブロックＡ）に出力テスト端子８が例えば６個含まれる場合において、出力リード部６の並び方向の一方側と他方側とおける最外方に位置する出力テスト端子８の対（出力テスト端子部Ｏ１とＯ６）、およびそれらの一つ内側に位置する出力テスト端子８の対（出力テスト端子Ｏ２とＯ５）を略折り返しパターンとしている。
【００５２】
上記折り返しパターンは、（出力テスト端子８の最小幅×２＋最小スペース幅）を、出力リード部６の並び方向における一方側と他方側との対をなす出力テスト端子８同士においてに確保できれば、その出力テスト端子８対において採用可能である。また、上記１ブロックが６個の出力テスト端子８以外の場合であっても当然、適用可能である。
【００５３】
また、図３の例において、出力テスト端子Ｏ３、Ｏ４は、共に出力リード部６より出力リード部６の並び方向における一方側から他方側へ延びた状態に形成されているが、共にこれとは逆方向に延びた状態であってもよい。さらに、出力テスト端子Ｏ３、Ｏ４は、出力リード部６の並び方向において、出力リード部６から互いに逆方向に延びた状態に形成されていてもよい。
【００５４】
次に、図３および図４に示した出力テスト端子８、１０８の１ブロック分（ブロックＡ、Ｂ）の寸法について詳細に説明する。
【００５５】
フィルムキャリアテープ２、１０２上における出力リード部６、１０６の隣合うもの同士の最小スペース幅（出力リード部６、１０６の隣合うもの同士の内側端部間隔）は、出力リード部６、１０６の銅配線のパターンを形成する際のエッチング精度にて決定される。ここでは、上記最小スペース幅を３０μｍとし、出力リード部６、１０６の最小線幅を３０μｍとする。また、最小パッド幅、即ち出力テスト端子８、１０８の最小幅を１５０μｍとする。この幅は、テスト用プローバの針を接触させる際の位置精度にて決定される。
【００５６】
図３に示すフィルムキャリアテープ２の場合において、出力テスト端子Ｏ１、Ｏ６は、最小スペース幅の３０μｍを確保しつつＹ方向に隣接するように配置されている。出力テスト端子Ｏ２、Ｏ５も、同様に、最小スペース幅の３０μｍを確保しつつＹ方向に隣接するように配置されている。出力テスト端子Ｏ３、Ｏ４は、最小幅の１５０μｍを満足するように形成されている。また、各出力リード部６の線幅は、最小線幅の３０μｍとなっている。
【００５７】
したがって、出力テスト端子Ｏ１とＯ６の端から端までの距離（Ｙ方向の距離）ＹＷ１は、
ＹＷ１＝１５０μｍ＋３０μｍ×１０＝４５０μｍ
となる。また、出力テスト端子Ｏ１とＯ４の端から端までの距離（Ｘ方向の距離）ＸＷ１は、
ＸＷ１＝１５０μｍ×４＋３０μｍ×３＝６９０μｍ
となる。
【００５８】
一方、図４に示す従来のフィルムキャリアテープ１０２の場合において、出力テスト端子１０８の最小幅、出力リード部１０６の最小線幅および最小スペース幅はフィルムキャリアテープ２の場合と同じである。したがって、出力テスト端子Ｏ１とＯ８の端から端までの距離（Ｙ方向の距離）ＹＷ２は、
ＹＷ２＝１５０μｍ×２＋３０μｍ×１３＝６９０μｍ
となる。また、出力テスト端子Ｏ１とＯ４の端から端までの距離（Ｘ方向の距離）ＸＷ２は、
ＸＷ２＝１５０μｍ×４＋３０μｍ×３＝６９０μｍ
となる。
【００５９】
そこで、ブロックＡ、ＢにおけるＹ方向の距離ＹＷ１とＹＷ２とを１出力当たりに換算した値をそれぞれｙｗ１、ｙｗ２とすると、ｙｗ１（フィルムキャリアテープ２の場合）は、
ｙｗ１＝４５０μｍ÷６（端子）＝７５μｍ
となる。これに対し、ｙｗ２（フィルムキャリアテープ１０２の場合）は、
ｙｗ２＝６９０μｍ÷８（端子）＝８６．２５μｍ
となる。
【００６０】
上記のように、フィルムキャリアテープ基材３の幅方向において、フィルムキャリアテープ２の１出力当たりに必要な寸法（ｙｗ１）は７５μｍである。一方、従来のフィルムキャリアテープ１０２において、フィルムキャリアテープ基材１０３の１出力当たりに必要な寸法（ｙｗ２）は、８６．２５μｍとなる。このように、ｙｗ１はｙｗ２よりも寸法が小さくなっている。したがって、フィルムキャリアテープ２の構成では、フィルムキャリアテープ１０２の構成と比較して、出力テスト端子８を形成するためにフィルムキャリアテープ基材３に必要な幅が狭くなる。
【００６１】
次に、上記の比較結果に基づき、例えば、先述した３８４本の液晶パネル駆動用の出力端子を有する液晶ドライバＬＳＩチップ１を搭載するフィルムキャリアテープ２、１０２（フィルムキャリアテープ基材３、１０３）の幅について検討する。
【００６２】
従来のフィルムキャリアテープ１０２では、１出力当たり８６．２５μｍ（ｙｗ２）必要であるから、３８４出力については、
３８４×８６．２５μｍ＝３３．１２ｍｍ
となる。したがって、フィルムキャリアテープ基材１０３の幅は、３３．１２ｍｍ以上必要である。
【００６３】
これに対し、本実施の形態のフィルムキャリアテープ２では、１出力当たり７５μｍ（ｙｗ１）必要であるから、３８４出力については、
３８４×７５μｍ＝２８．８ｍｍ
となる。したがって、フィルムキャリアテープ基材３の幅は、２８．８ｍｍ以上でよいこと、即ち２８．８ｍｍあればよいことになる。
【００６４】
これにより、従来のフィルムキャリアテープ１０２を使用して、そのテープ幅をフィルムキャリアテープ２と同じテープ幅に抑えようとすれば、テープの長手方向（Ｘ方向）への出力テスト端子１０８の複数段配置を５段以上の構成としなければならない。この場合には、フィルムキャリアテープ基材１０３のＸ方向の長さが増加することになり、先に説明したスプロケットホール１０９、１１０との兼ね合いで、さらにテープ長が増す虞がある。
【００６５】
先述のように、液晶ドライバＬＳＩチップ１の出力端子数は、液晶パネルの大画面化や高品位化による画素数の増大、および液晶パネルとドライバ装置とを含む液晶表示モジュールの小型化、並びに低コスト化の要求から、１個の液晶ドライバＬＳＩチップ１の液晶パネル駆動用出力端子数が膨大化する傾向にある。このような状況に対応し、本フィルムキャリアテープ２は、上記のように、フィルムキャリアテープ基材３の幅および長さの増大を抑制可能である。この結果、ＴＣＰ形態の液晶ドライバを低コストにて提供することができる。
【００６６】
なお、本実施の形態においては、出力テスト端子８の配置形態について示したが、入力テスト端子７が多端子である場合には、これにも同様に適用可能である。
【００６７】
また、本発明の構成は、液晶ドライバＬＳＩチップ１を搭載するフィルムキャリアテープ２に限らず、多端子数を有する表示素子駆動装置や他の半導体装置を搭載する絶縁性基板、例えば絶縁性フィルム基板上のテスト端子についても同様に適用可能である。
【００６８】
以上のように、本フィルムキャリアテープ２では、上記のブロックＡ内の一部の出力テスト端子８が、出力リード部６の並び方向に２個並ぶように配置されるとともに、これら出力テスト端子８間に出力リード部６が設けられないように、出力リード部６と出力テスト端子８とが配置されている。なお、本実施の形態では、出力リード部６の並び方向に２個並ぶ出力テスト端子８対が２対（出力テスト端子Ｏ１とＯ６の対、および出力テスト端子Ｏ２とＯ５の対）となっている。これにより、前述のように、フィルムキャリアテープ基材３において必要な出力リード部６および出力テスト端子８の形成領域、とくにフィルムキャリアテープ基材３の幅方向（Ｙ方向）における形成領域を小さくしている。したがって、フィルムキャリアテープ基材３の有効使用が可能となり、液晶ドライバＬＳＩチップ１が多出力端子であっても、フィルムキャリアテープ基材３の使用量を抑制しつつ、液晶ドライバＬＳＩチップ１を搭載することができる。この結果、液晶ドライバＬＳＩチップ１を搭載した基板、即ちＴＣＰ４のコストダウンを図り得る。
【００６９】
本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部、例えば出力テスト端子８がフィルムキャリアテープ基材３上に形成され、これら出力テスト端子８の各先端部に出力テスト端子８が形成されている半導体集積回路装置搭載用基板において、前記出力リード部６のうちの複数の出力リード部６に対応する複数個の出力テスト端子８を１個のブロックとしたときに、このブロック内において出力リード部６の並びにおける両外方側の各１本の出力リード部６に対応する出力テスト端子８同士を一対とし、これら一対の出力テスト端子８同士が互いに対向するように、出力リード部６から出力リード部６の並びにおける内方側へ延びるように形成され、かつ前記一対をなす出力テスト端子８が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成である。
【００７０】
【発明の効果】
以上のように、本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部、例えば出力リード部が絶縁性基板、例えばフィルムキャリアテープ基材上に形成され、これらリード部の各先端部に試験用端子、例えば出力テスト端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とし、これら外方側の一対の試験用端子同士が互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成され、かつ前記一対をなす試験用端子が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成である。
【００７１】
上記の構成によれば、上記のようにして両外方側のリード部に対応する試験用端子を配置することにより、試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００７２】
上記の半導体集積回路装置搭載用基板は、前記試験用端子が、前記ブロック内の前記リード部の並びにおける両外方側における最外方側の各１本のリード部に対応する試験用端子同士から、順次内側に位置する各１本のリード部同士をそれぞれ一対とする、一対の試験用端子を複数対含んでおり、これら試験用端子対は、前記リード部の並びにおける相対的に外方側のリード部に対応する試験用端子対が、半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成としてもよい。
【００７３】
上記の構成によれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための試験端子対の構成を複数対について設定している。したがって、上記機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００７４】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子のうちの最も半導体集積回路装置に近い試験用端子における前記リード部の並び方向の寸法が、試験用端子として使用可能な最小寸法に設定されている構成としてもよい。
【００７５】
上記の構成によれば、最も半導体集積回路装置に近い試験用端子対の上記寸法を試験用端子として使用可能な最小寸法に設定しているので、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００７６】
上記の半導体集積回路装置搭載用基板は、前記ブロック内の前記リード部の並びにおける内方側のリード部に対応する試験用端子が、前記ブロック内の他の試験用端子とリード部の並び方向に並ぶことなく、半導体集積回路装置の搭載位置から離れる方向に順次並ぶように形成されている構成としてもよい。
【００７７】
上記の構成によれば、リード部の並びにおける外方側のリード部に対応する試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能を、リード部の並びにおける内方側のリード部に対応する試験用端子の配置形態によって害されることを回避できる。
【００７８】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子同士とそれらに対応するリード部同士が、少なくとも前記ブロック内の領域において、前記ブロックにおける前記リード部の並び方向の中心を通り、前記リード部の並び方向に直交する方向に延びる中心線を中心とする略折り返しパターンとなっている構成としてもよい。
【００７９】
上記の構成によれば、前記１対をなす試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実なものとすることができる。
【００８０】
本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内の一部の前記試験用端子が、前記リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、前記リード部と前記試験用端子とが配置されている構成である。
【００８１】
上記の構成によれば、リード部の並び方向に２個並ぶ試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００８２】
上記の半導体集積回路装置搭載用基板は、前記絶縁性基板が絶縁性フィルム基板である構成としてもよい。本発明の構成は、絶縁性フィルム基板を使用する例えばテープキャリアパッケージに対して適用した場合に、フィルムキャリアテープ基材の使用量を低減し、テープキャリアパッケージのコストダウンを図る上で有効である。
【００８３】
上記の半導体集積回路装置搭載用基板は、前記半導体集積回路装置が液晶駆動回路装置チップである構成としてもよい。本発明の構成は、液晶駆動回路装置チップを搭載する半導体集積回路装置搭載用基板、例えばテープキャリアパッケージに対して適用した場合に、テープキャリアパッケージ、さらには液晶パネルのコストダウンを図る上で有効である。
【図面の簡単な説明】
【図１】本発明の実施の一形態における、液晶ドライバＬＳＩチップを搭載するフィルムキャリアテープの構成を示す概略の平面図である。
【図２】図１に示した１個の液晶ドライバＬＳＩチップとこれに対応する入出力端子類の配置状態を示す概略の平面図である。
【図３】図２に示した１個のブロックを構成する出力リード部と出力テスト端子の配置状態を示す説明図である。
【図４】図２の構成に対する比較例であって、図６に示した１個のブロックを構成する出力リード部と出力テスト端子の配置状態を示す説明図である。
【図５】液晶ドライバＬＳＩチップを搭載する従来のフィルムキャリアテープの構成を示す概略の平面図である。
【図６】図５に示したフィルムキャリアテープにおいて、出力テスト端子を複数段配列した場合の構成を示す説明図である。
【符号の説明】
１ 液晶ドライバＬＳＩチップ（半導体集積回路装置）
２ フィルムキャリアテープ（半導体集積回路装置搭載用基板）
３ フィルムキャリアテープ基材（絶縁性基板）
４ テープキャリアパッケージ
５ 入力リード部（リード部）
６ 出力リード部（リード部）
７ 入力テスト端子（試験用端子）
８ 出力テスト端子（試験用端子）
【発明の属する技術分野】
本発明は、例えば表示パネル駆動用の半導体集積回路装置を搭載するフィルムキャリアテープ等の半導体集積回路装置搭載用基板に関するものである。
【０００２】
【従来の技術】
従来より、例えば液晶表示装置における液晶駆動用集積回路チップ（以下、液晶ドライバＬＳＩチップと称する）の搭載方式としては、ＣＯＧ（Chip On Glass)実装方式とＴＣＰ（Tape Carrier Package) 実装方式とが知られている。ＣＯＧ実装方式は、液晶パネルの下ガラス基板上に液晶ドライバＬＳＩチップを直接搭載するものである。
【０００３】
一方、ＴＣＰ実装方式は、絶縁性フィルム上に液晶ドライバＬＳＩチップをＴＣＰ形態に搭載するもの（ＴＣＰとするもの）である。この方式では、絶縁性フィルムが銅配線を有し、この銅配線が絶縁性フィルムに形成されたデバイスホール部内にはみ出した部分、即ちインナーリード部を有し、このインナーリード部の先端部が上記デバイスホール部に配された液晶ドライバＬＳＩチップの電極（バンプ）と電気的に接続される。また、上記絶縁性フィルムは、外部との電気的接続のための銅配線部、即ちアウターリード部を有する。このアウターリード部は、その先端部が液晶パネルや配線基板と電気的に接続される。
【０００４】
ＴＣＰと例えば液晶パネルとの電気的接続においては、上記アウターリード部が、液晶パネルの下ガラス基板上に設けられたＩＴＯ（Indium Tin Oxide：インジゥムすず酸化膜）端子と、例えばＡＣＦ（Anisotropic Conductive Film ：異方性導電膜）を介して熱圧着され、固定される。これにより、ＴＣＰ形態の複数の液晶ドライバＬＳＩチップを液晶パネルの周辺部（額縁部）に搭載し、液晶パネルを駆動することができる。
【０００５】
図５には、ＴＣＰを形成するために、液晶ドライバＬＳＩチップ１０１をフィルムキャリアテープ１０２に搭載した状態を模式的に示す。フィルムキャリアテープ１０２は、帯状をなす絶縁性のフィルムキャリアテープ基材１０３の上に所定の配線パターンが形成されたものである。
【０００６】
上記のフィルムキャリアテープ１０２は図５に示す破線Ｌにて打ち抜かれ、これにより、個々に液晶ドライバＬＳＩチップ１０１を搭載したＴＣＰ１０４が形成される。
【０００７】
液晶ドライバＬＳＩチップ１０１は、その出力側の辺に多数の出力端子を有するため、上方から見て極端に長細い長方形となっている。したがって、液晶ドライバＬＳＩチップ１０１は、フィルムキャリアテープ１０２の幅方向（Ｙ方向）を長手方向として搭載されるのが一般的である。そして、各液晶ドライバＬＳＩチップ１０１は、フィルムキャリアテープ１０２の長手方向（Ｘ方向）に一列に並ぶ状態で、隣同士所定の間隔（間隔ａ）をおいて配置される。
【０００８】
フィルムキャリアテープ基材１０３上には、搭載した液晶ドライバＬＳＩチップ１０１と他の装置との接続を可能とするために、前記配線パターンとして、入力リード部１０５と出力リード部１０６が形成されている。入力リード部１０５は液晶ドライバＬＳＩチップ１０１への信号入力用であり、出力リード部１０６は液晶ドライバＬＳＩチップ１０１から液晶パネルへの駆動信号出力用である。さらに、各入力リード部１０５の先端部には入力テスト端子（パッド）１０７が形成され、各出力リード部１０６の先端部には出力テスト端子（パッド）１０８が形成されている。これら入力テスト端子１０７および出力テスト端子１０８は、液晶ドライバＬＳＩチップ１０１のテスト時にテスト用プローバの針を接触させるためのものである。
【０００９】
即ち、液晶ドライバＬＳＩチップ１０１のテスト時には、外部のテスト装置からの各種テスト用制御信号、階調表示用基準電圧および液晶ドライバＬＳＩの電源を、テスト用プローバの針を介して上記入力テスト端子１０７から液晶ドライバＬＳＩチップ１０１に入力させる。そして、液晶ドライバＬＳＩチップ１０１からの出力信号（主に液晶パネル駆動用出力信号）を、出力テスト端子１０８からテスト用プローバの針を介して上記テスト装置に取り込み、出力信号の応答特性や出力電圧値誤差等を調べる。これにより、フィルムキャリアテープ１０２上への実装状態も含めて、液晶ドライバＬＳＩチップ１０１の良否が判定される。
【００１０】
なお、入力テスト端子１０７と出力テスト端子１０８とは、テスト終了後、個々のＴＣＰ１０４を得るためにフィルムキャリアテープ１０２を破線Ｌから打ち抜く際、ＴＣＰ１０４側から切り離される。この切り離しにより、ＴＣＰ１０４の入力リード部１０５および出力リード部１０６の先端は、先述のように、液晶パネルや他の配線基板と電気的に接続するための、ソルダーレジストが覆われていないアウターリード部となる。
【００１１】
さらに、フィルムキャリアテープ基材１０３には、一方の側縁部に沿ってスプロケットホール１０９が、また他方の側縁部に沿ってスプロケットホール１１０がそれぞれ一定間隔で開口されている。スプロケットホール１０９、１１０におけるＸ方向の位置は、同位置となっている。これらスプロケットホール１０９、１１０は、フィルムキャリアテープ基材１０３のスプロケットによる送り出し、および液晶ドライバＬＳＩチップ１０１の搭載位置の位置決めを行うためのものである。
【００１２】
各液晶ドライバＬＳＩチップ１０１は、スプロケットホール１０９、１１０の中心を通る直線ＯのＹ方向中心と、液晶ドライバＬＳＩチップ１０１の中心の座標とがー致するように搭載される（図中、最も左側の液晶ドライバＬＳＩチップ１０１を参照）。したがって、各液晶ドライバＬＳＩチップ１０１は、Ｘ方向において、スプロケットホール１０９、１１０のピッチ（図中のｂ）の整数倍毎に配設されることになる。
【００１３】
ここで、スプロケットホール１０９、１１０のピッチ（図中のｂ）はＪＩＳ規格で４．７５ｍｍと定められている。このため、液晶ドライバＬＳＩチップ１０１の入力テスト端子１０７の端から出力テスト端子１０８の端までの距離（図中の長さｃ）が例えば６．0 ｍｍであるとすれば、液晶ドライバＬＳＩチップ１０１は、最も高密度に搭載するものとして、スプロケットホール１０９、１１０の２ピッチに１個の割合で配されることになる。
【００１４】
次に、入力テスト端子１０７および出力テスト端子１０８の配列について説明する。入力リード部１０５（入力テスト端子１０７）は、出力リード部１０６（出力テスト端子１０８）と比較して数が少ないため、図５に示すように、Ｙ方向に一列に並ぶ状態に形成されている。
【００１５】
一方、出力リード部１０６（出力テスト端子１０８）は、１個の液晶ドライバＬＳＩチップ１０１において、Ｒ、Ｇ、Ｂの各表示に対応する液晶パネルの画素、例えば、１２８×３＝３８４画素を駆動する３８４本（図中の出力１〜Ｎ）が必要である。このため、出力リード部１０６（出力テスト端子１０８）は非常に多くなっている。また、液晶パネルの大画面化および高微細化による画素数の増加に伴って、１個の液晶ドライバＬＳＩチップ１０１の出力リード部１０６（出力テスト端子１０８）はさらに増加する傾向にある。したがって、出力テスト端子１０８は、図５に示すようなＹ方向への一列の配置では、フィルムキャリアテープ基材１０３の幅内に収まらなくなる。
【００１６】
そこで、出力テスト端子１０８の配置には、実際のところ、図６に示すように、Ｘ方向への例えば４段配列構成が採用されている（「日立ＬＣＤドライバＬＳＩデータブック」の図２７（日立標準ＴＣＰ）参照、発行年月日：平成４年３月（第６版）、発行元：（株）日立マイコンシステム応用技術部）。この場合には、フィルムキャリアテープ１０２のＸ方向に出力テスト端子１０８の配置範囲が広がるため、前記の長さｃが長くなる。なお、Ｉ１〜Ｉｎ、Ｏ１〜ＯＮは、ｎ個の入力テスト端子１０７およびＮ個の出力テスト端子１０８の配列状態を示すために、それらに付した番号である。
【００１７】
出力テスト端子１０８の上記のようなＸ方向への複数段配列構成において、何段構成にするかは、出力テスト端子１０８の最小許容サイズ、およびＴＣＰ１０４の幅により決定される。また、上記出力テスト端子１０８の最小許容サイズは、液晶ドライバＬＳＩチップ１０１の出力端子数、テスト用プローバの針ピッチにて決定される。
【００１８】
一方において、近年においては、液晶表示装置のコスト低減を図るべく、液晶ドライバＬＳＩチップ１０１の出力端子数を増加させて、液晶表示装置１台当たりに必要な液晶ドライバＬＳＩチップ１０１の個数を少なくする構成が検討されている。この構成においては、上述したような出力テスト端子１０８の複数段配列構成は必須条件となり、出力端子数によっては４段か６段、さらにはそれ以上の複数段の配列が行なわれている。
【００１９】
【発明が解決しようとする課題】
ところが、上記従来のフィルムキャリアテープ１０２の構成は下記のような問題点を有している。すなわち、上記従来のフィルムキャリアテープ１０２では、出力テスト端子１０８をフィルムキャリアテープ基材１０３の長手方向（Ｘ方向）において複数段に配列しているため、入力テスト端子１０７の端から出力テスト端子１０８の端までの長さｃが長くなる。このため、１個当たりの液晶ドライバＬＳＩチップ１０１に必要なフィルムキャリアテープ基材１０３の長さが長くなる。そして、このフィルムキャリアテープ基材１０３の長さは、液晶ドライバＬＳＩチップ１０１の配列ピッチが、４．７５ｍｍに定められているスプロケットホール１０９、１１０のピッチの整数倍でなければならないことと相まって、さらに拡大される。このため、フィルムキャリアテープ基材１０３を有効に使用することができず、ＴＣＰ１０４の１個当たりのコストが上昇するという問題点を招来する。
【００２０】
したがって、本発明は、フィルムキャリアテープ基材１０３を有効に使用して、ＴＣＰ１０４の１個当たりのコストを低減できる半導体集積回路装置搭載用基板の提供を目的としている。
【００２１】
【課題を解決するための手段】
上記の課題を解決するために、本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部、例えば出力リード部が絶縁性基板、例えばフィルムキャリアテープ基材上に形成され、これらリード部の各先端部に試験用端子、例えば出力テスト端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とし、これら外方側の一対の試験用端子同士が互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成され、かつ前記一対をなす試験用端子が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されていることを特徴としている。
【００２２】
上記の構成によれば、リード部、例えば半導体集積回路装置の出力端子と接続される出力リード部のうちの複数のリード部に対応する複数個の試験用端子を１個のブロックとする。そして、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とする。そして、これら一対の試験用端子同士は、互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成される。また、前記一対をなす試験用端子は、半導体集積回路装置の搭載位置から相対的に遠い位置に形成される。
【００２３】
上記のようにして両外方側のリード部に対応する試験用端子を配置することにより、試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００２４】
上記の半導体集積回路装置搭載用基板は、前記試験用端子が、前記ブロック内の前記リード部の並びにおける両外方側における最外方側の各１本のリード部に対応する試験用端子同士から、順次内側に位置する各１本のリード部同士をそれぞれ一対とする、一対の試験用端子を複数対含んでおり、これら試験用端子対は、前記リード部の並びにおける相対的に外方側のリード部に対応する試験用端子対が、半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成としてもよい。
【００２５】
上記の構成によれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための試験端子対の構成を複数対について設定している。したがって、上記機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００２６】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子のうちの最も半導体集積回路装置に近い試験用端子における前記リード部の並び方向の寸法が、試験用端子として使用可能な最小寸法に設定されている構成としてもよい。
【００２７】
上記の構成によれば、最も半導体集積回路装置に近い試験用端子対の上記寸法を試験用端子として使用可能な最小寸法に設定しているので、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００２８】
上記の半導体集積回路装置搭載用基板は、前記ブロック内の前記リード部の並びにおける内方側のリード部に対応する試験用端子が、前記ブロック内の他の試験用端子とリード部の並び方向に並ぶことなく、半導体集積回路装置の搭載位置から離れる方向に順次並ぶように形成されている構成としてもよい。
【００２９】
上記の構成によれば、リード部の並びにおける外方側のリード部に対応する試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能を、リード部の並びにおける内方側のリード部に対応する試験用端子の配置形態によって害されることを回避できる。
【００３０】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子同士とそれらに対応するリード部同士が、少なくとも前記ブロック内の領域において、前記ブロックにおける前記リード部の並び方向の中心を通り、前記リード部の並び方向に直交する方向に延びる中心線を中心とする略折り返しパターンとなっている構成としてもよい。
【００３１】
上記の構成によれば、前記１対をなす試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実なものとすることができる。
【００３２】
本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内の一部の前記試験用端子が、前記リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、前記リード部と前記試験用端子とが配置されていることを特徴としている。
【００３３】
上記の構成によれば、ブロック内の一部の試験用端子が、リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、リード部と試験用端子とが配置されているので、リード部の並び方向に２個並ぶ試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００３４】
上記の半導体集積回路装置搭載用基板は、前記絶縁性基板が絶縁性フィルム基板である構成としてもよい。本発明の構成は、絶縁性フィルム基板を使用する例えばテープキャリアパッケージに対して適用した場合に、フィルムキャリアテープ基材の使用量を低減し、テープキャリアパッケージのコストダウンを図る上で有効である。
【００３５】
上記の半導体集積回路装置搭載用基板は、前記半導体集積回路装置が液晶駆動回路装置チップである構成としてもよい。本発明の構成は、液晶駆動回路装置チップを搭載する半導体集積回路装置搭載用基板、例えばテープキャリアパッケージに対して適用した場合に、テープキャリアパッケージ、さらには液晶パネルのコストダウンを図る上で有効である。
【００３６】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図４に基づいて以下に説明する。
本実施の形態の半導体集積回路装置搭載用基板は、図１に示すように、半導体集積回路装置としての例えば液晶ドライバＬＳＩチップ１を搭載するためのフィルムキャリアテープ２として構成されている。図１では、液晶ドライバＬＳＩチップ１を有するＴＣＰ（Tape Carrier Package) を形成するために、液晶ドライバＬＳＩチップ１をフィルムキャリアテープ２に搭載した状態を模式的に示す。フィルムキャリアテープ２は、帯状をなす絶縁性のフィルムキャリアテープ基材（絶縁性基板）３の上に所定の配線パターンが形成されたものである。
【００３７】
なお、同図においては、フィルムキャリアテープ基材３に開口されたデバイスホール部は、液晶ドライバＬＳＩチップ１の下方に位置するため、記載を省略している。また、液晶ドライバＬＳＩチップ１を保護するための封止用樹脂や、ＴＣＰ４上の配線を保護するためのソルダーレジストも省略している。また、ＴＣＰ４のフィルム部には、折り曲げ可能なようにスリット部を形成している場合もあるが、ここではそれを省略している。
【００３８】
上記のフィルムキャリアテープ基材３としては、例えば厚さ５０μｍのポリイミドフィルムを使用可能である。フィルムキャリアテープ２では、上記ポリイミドフィルム（絶縁性フィルムキャリアテープ基材３）上に、例えば厚さ１８μｍ、最小線幅３０μｍの電解銅箔が接着層を介して積層される。上記電解銅箔はさらにＳｎメッキが施され、パターン化されて、配線パターンとなる。なお、接着層を用いることなく、フィルムキャリアテープ基材３の上に電解銅箔の配線パターンが直接形成されてもよい。
【００３９】
上記のフィルムキャリアテープ２は図１に示す破線Ｌにて打ち抜かれ、これにより、個々に液晶ドライバＬＳＩチップ１を搭載したＴＣＰ４が形成される。
【００４０】
液晶ドライバＬＳＩチップ１は、その出力側の辺に多数の出力端子を有するため、上方から見て極端に長細い長方形となっている。したがって、図１に示すように、液晶ドライバＬＳＩチップ１は、フィルムキャリアテープ２の幅方向（Ｙ方向）を長手方向として搭載される。そして、各液晶ドライバＬＳＩチップ１は、フィルムキャリアテープ２の長手方向（Ｘ方向）に一列に並ぶ状態で、隣同士所定の間隔（間隔ａ）をおいて搭載される。
【００４１】
フィルムキャリアテープ基材３上には、搭載した液晶ドライバＬＳＩチップ１と他の装置との接続を可能とするために、配線パターンとして、入力リード部（リード部）５と出力リード部（リード部）６が形成されている。入力リード部５は液晶ドライバＬＳＩチップ１への信号入力用であり、出力リード部６は液晶ドライバＬＳＩチップ１から液晶パネルへの駆動信号出力用である。さらに、各入力リード部５の先端部には入力テスト端子（パッド）７が形成され、各出力リード部６の先端部には出力テスト端子（パッド）８が形成されている。これら入力テスト端子（試験用端子）７および出力テスト端子（試験用端子）８は、先述のように、液晶ドライバＬＳＩチップ１のテスト時にテスト用プローバの針を接触させるためのものである。
【００４２】
入力テスト端子７と出力テスト端子８とは、テスト終了後、個々のＴＣＰ４を得るためにフィルムキャリアテープ２を破線Ｌから打ち抜く際、ＴＣＰ４側から切り離される。この切り離しにより、ＴＣＰ４の入力リード部５および出力リード部６の先端は、液晶パネルや他の配線基板と電気的に接続するための、ソルダーレジストが覆われていないアウターリード部となる。
【００４３】
フィルムキャリアテープ基材３には、一方の側縁部に沿ってスプロケットホール９が、また他方の側縁部に沿ってスプロケットホール１０がそれぞれ一定間隔で開口されている。スプロケットホール９、１０におけるＸ方向の位置は、同位置となっている。これらスプロケットホール９、１０は、フィルムキャリアテープ基材３のスプロケットによる送り出し、および液晶ドライバＬＳＩチップ１の搭載位置の位置決めを行うためのものである。各液晶ドライバＬＳＩチップ１は、Ｘ方向において、スプロケットホール９、１０のピッチ（図中のｂ）の整数倍毎に配設される。液晶ドライバＬＳＩチップ１は、最も高密度に搭載された場合、図１に示すように、スプロケットホール９、１０の２ピッチに１個の割合で配される。
【００４４】
次に、入力テスト端子７および出力テスト端子８の配列について説明する。入力リード部５（入力テスト端子７）は、出力リード部６（出力テスト端子８）と比較して数が少ないため、図１に示すように、Ｙ方向に一列に並ぶ状態に形成されている。一方、出力リード部６（出力テスト端子８）は、先述のように、数が非常に多くなっているので、Ｘ方向への複数段配列構成となっている。ここでは、図２にも示すように、４段配列構成としている。なお、図２において、Ｉ１〜Ｉｎ、Ｏ１〜ＯＮは、ｎ個の入力テスト端子７およびＮ個の出力テスト端子８の配列状態を示すために、それらに付した番号である。
【００４５】
出力テスト端子８の配置における最小許容ピッチは、近年のテスタにおけるプローブの加工技術の進歩により、即ちプローブの針の配列幅の狭小化により、より狭くなる方向にある。そこで、本実施の形態のフィルムキャリアテープ２においては、上記プローブの加工技術の進歩および出力テスト端子８（出力リード部６）の多端子化に対応し、かつ入力テスト端子７の端から出力テスト端子８の端までの長さｃを短縮することにより、フィルムキャリアテープ基材３の有効活用を図り得るようにしている。
【００４６】
図３には、フィルムキャリアテープ２における１ブロック分（ブロックＡ）の出力テスト端子８の配列状態を示す。また、本実施の形態のフィルムキャリアテープ２を従来のものと比較するために、図６に示した従来のフィルムキャリアテープ１０２における１ブロック分（ブロックＢ）の出力テスト端子１０８の配列状態を図４に示す。
【００４７】
図３の例では、１ブロック（ブロックＡ）内に６本の出力リード部６および６個の出力テスト端子８が含まれている。一方、図４の比較例では、１ブロック（ブロックｂ）内に８本の出力リード部１０６および８個の出力テスト端子１０８が含まれている。なお、出力テスト端子８、１０８に付した番号Ｏ１〜Ｏ６およびＯ１〜Ｏ８は、Ｙ方向における一端部側から他端部側へ順次番号が増加していくようにしている。
【００４８】
図３に示すフィルムキャリアテープ２において、出力リード部６の並びにおける内方側の出力リード部６に対応する出力テスト端子Ｏ３およびＯ４は、図４に示す従来のフィルムキャリアテープ１０２と同じく、フィルムキャリアテープ２の長手方向（Ｘ方向）に並べて配置されている。そして、上記内方側の出力リード部６に対応する出力テスト端子８（出力テスト端子Ｏ３およびＯ４）は、出力リード部６の端部から、出力リード部６の並び方向（Ｙ方向）における一方側に延びた状態に形成されている。また、これら内方側の出力リード部６に対応する出力テスト端子Ｏ３およびＯ４は、相対的に液晶ドライバＬＳＩチップ１に近い位置に配されている。
【００４９】
一方、出力リード部６の並びにおける外方側の出力テスト端子８（出力テスト端子Ｏ１とＯ６および出力テスト端子Ｏ２とＯ５）は、出力リード部６の端部から、出力リード部６の並び方向における内方側に延びた状態に形成されている。具体的には、上記外方側の出力テスト端子Ｏ１とＯ６および出力テスト端子Ｏ２とＯ５は、ブロックＡのＸ方向の中心軸Ｚ、即ちこのブロックＡを構成するＹ方向への６本の出力リード部６の並びの中心位置を通るＸ方向の中心軸Ｚを中心に略折り返しパターンとなっている。
【００５０】
また、折り返しパターンに配されている外方側の出力テスト端子Ｏ１とＯ６および出力テスト端子Ｏ２とＯ５のうち、最外方の出力リード部６に対応する出力テスト端子Ｏ１、Ｏ６の対は、最も液晶ドライバＬＳＩチップ１から離れた位置に配され、その内側に位置する出力リード部６に対応する出力テスト端子Ｏ２、Ｏ５の対は、出力テスト端子Ｏ１、Ｏ６の対よりも液晶ドライバＬＳＩチップ１に近い位置に配されている。上記のような出力リード部６および出力テスト端子８の配置により、出力テスト端子８間には、出力リード部６が設けられない構成としている。
【００５１】
図３の例では、１ブロック（ブロックＡ）に出力テスト端子８が例えば６個含まれる場合において、出力リード部６の並び方向の一方側と他方側とおける最外方に位置する出力テスト端子８の対（出力テスト端子部Ｏ１とＯ６）、およびそれらの一つ内側に位置する出力テスト端子８の対（出力テスト端子Ｏ２とＯ５）を略折り返しパターンとしている。
【００５２】
上記折り返しパターンは、（出力テスト端子８の最小幅×２＋最小スペース幅）を、出力リード部６の並び方向における一方側と他方側との対をなす出力テスト端子８同士においてに確保できれば、その出力テスト端子８対において採用可能である。また、上記１ブロックが６個の出力テスト端子８以外の場合であっても当然、適用可能である。
【００５３】
また、図３の例において、出力テスト端子Ｏ３、Ｏ４は、共に出力リード部６より出力リード部６の並び方向における一方側から他方側へ延びた状態に形成されているが、共にこれとは逆方向に延びた状態であってもよい。さらに、出力テスト端子Ｏ３、Ｏ４は、出力リード部６の並び方向において、出力リード部６から互いに逆方向に延びた状態に形成されていてもよい。
【００５４】
次に、図３および図４に示した出力テスト端子８、１０８の１ブロック分（ブロックＡ、Ｂ）の寸法について詳細に説明する。
【００５５】
フィルムキャリアテープ２、１０２上における出力リード部６、１０６の隣合うもの同士の最小スペース幅（出力リード部６、１０６の隣合うもの同士の内側端部間隔）は、出力リード部６、１０６の銅配線のパターンを形成する際のエッチング精度にて決定される。ここでは、上記最小スペース幅を３０μｍとし、出力リード部６、１０６の最小線幅を３０μｍとする。また、最小パッド幅、即ち出力テスト端子８、１０８の最小幅を１５０μｍとする。この幅は、テスト用プローバの針を接触させる際の位置精度にて決定される。
【００５６】
図３に示すフィルムキャリアテープ２の場合において、出力テスト端子Ｏ１、Ｏ６は、最小スペース幅の３０μｍを確保しつつＹ方向に隣接するように配置されている。出力テスト端子Ｏ２、Ｏ５も、同様に、最小スペース幅の３０μｍを確保しつつＹ方向に隣接するように配置されている。出力テスト端子Ｏ３、Ｏ４は、最小幅の１５０μｍを満足するように形成されている。また、各出力リード部６の線幅は、最小線幅の３０μｍとなっている。
【００５７】
したがって、出力テスト端子Ｏ１とＯ６の端から端までの距離（Ｙ方向の距離）ＹＷ１は、
ＹＷ１＝１５０μｍ＋３０μｍ×１０＝４５０μｍ
となる。また、出力テスト端子Ｏ１とＯ４の端から端までの距離（Ｘ方向の距離）ＸＷ１は、
ＸＷ１＝１５０μｍ×４＋３０μｍ×３＝６９０μｍ
となる。
【００５８】
一方、図４に示す従来のフィルムキャリアテープ１０２の場合において、出力テスト端子１０８の最小幅、出力リード部１０６の最小線幅および最小スペース幅はフィルムキャリアテープ２の場合と同じである。したがって、出力テスト端子Ｏ１とＯ８の端から端までの距離（Ｙ方向の距離）ＹＷ２は、
ＹＷ２＝１５０μｍ×２＋３０μｍ×１３＝６９０μｍ
となる。また、出力テスト端子Ｏ１とＯ４の端から端までの距離（Ｘ方向の距離）ＸＷ２は、
ＸＷ２＝１５０μｍ×４＋３０μｍ×３＝６９０μｍ
となる。
【００５９】
そこで、ブロックＡ、ＢにおけるＹ方向の距離ＹＷ１とＹＷ２とを１出力当たりに換算した値をそれぞれｙｗ１、ｙｗ２とすると、ｙｗ１（フィルムキャリアテープ２の場合）は、
ｙｗ１＝４５０μｍ÷６（端子）＝７５μｍ
となる。これに対し、ｙｗ２（フィルムキャリアテープ１０２の場合）は、
ｙｗ２＝６９０μｍ÷８（端子）＝８６．２５μｍ
となる。
【００６０】
上記のように、フィルムキャリアテープ基材３の幅方向において、フィルムキャリアテープ２の１出力当たりに必要な寸法（ｙｗ１）は７５μｍである。一方、従来のフィルムキャリアテープ１０２において、フィルムキャリアテープ基材１０３の１出力当たりに必要な寸法（ｙｗ２）は、８６．２５μｍとなる。このように、ｙｗ１はｙｗ２よりも寸法が小さくなっている。したがって、フィルムキャリアテープ２の構成では、フィルムキャリアテープ１０２の構成と比較して、出力テスト端子８を形成するためにフィルムキャリアテープ基材３に必要な幅が狭くなる。
【００６１】
次に、上記の比較結果に基づき、例えば、先述した３８４本の液晶パネル駆動用の出力端子を有する液晶ドライバＬＳＩチップ１を搭載するフィルムキャリアテープ２、１０２（フィルムキャリアテープ基材３、１０３）の幅について検討する。
【００６２】
従来のフィルムキャリアテープ１０２では、１出力当たり８６．２５μｍ（ｙｗ２）必要であるから、３８４出力については、
３８４×８６．２５μｍ＝３３．１２ｍｍ
となる。したがって、フィルムキャリアテープ基材１０３の幅は、３３．１２ｍｍ以上必要である。
【００６３】
これに対し、本実施の形態のフィルムキャリアテープ２では、１出力当たり７５μｍ（ｙｗ１）必要であるから、３８４出力については、
３８４×７５μｍ＝２８．８ｍｍ
となる。したがって、フィルムキャリアテープ基材３の幅は、２８．８ｍｍ以上でよいこと、即ち２８．８ｍｍあればよいことになる。
【００６４】
これにより、従来のフィルムキャリアテープ１０２を使用して、そのテープ幅をフィルムキャリアテープ２と同じテープ幅に抑えようとすれば、テープの長手方向（Ｘ方向）への出力テスト端子１０８の複数段配置を５段以上の構成としなければならない。この場合には、フィルムキャリアテープ基材１０３のＸ方向の長さが増加することになり、先に説明したスプロケットホール１０９、１１０との兼ね合いで、さらにテープ長が増す虞がある。
【００６５】
先述のように、液晶ドライバＬＳＩチップ１の出力端子数は、液晶パネルの大画面化や高品位化による画素数の増大、および液晶パネルとドライバ装置とを含む液晶表示モジュールの小型化、並びに低コスト化の要求から、１個の液晶ドライバＬＳＩチップ１の液晶パネル駆動用出力端子数が膨大化する傾向にある。このような状況に対応し、本フィルムキャリアテープ２は、上記のように、フィルムキャリアテープ基材３の幅および長さの増大を抑制可能である。この結果、ＴＣＰ形態の液晶ドライバを低コストにて提供することができる。
【００６６】
なお、本実施の形態においては、出力テスト端子８の配置形態について示したが、入力テスト端子７が多端子である場合には、これにも同様に適用可能である。
【００６７】
また、本発明の構成は、液晶ドライバＬＳＩチップ１を搭載するフィルムキャリアテープ２に限らず、多端子数を有する表示素子駆動装置や他の半導体装置を搭載する絶縁性基板、例えば絶縁性フィルム基板上のテスト端子についても同様に適用可能である。
【００６８】
以上のように、本フィルムキャリアテープ２では、上記のブロックＡ内の一部の出力テスト端子８が、出力リード部６の並び方向に２個並ぶように配置されるとともに、これら出力テスト端子８間に出力リード部６が設けられないように、出力リード部６と出力テスト端子８とが配置されている。なお、本実施の形態では、出力リード部６の並び方向に２個並ぶ出力テスト端子８対が２対（出力テスト端子Ｏ１とＯ６の対、および出力テスト端子Ｏ２とＯ５の対）となっている。これにより、前述のように、フィルムキャリアテープ基材３において必要な出力リード部６および出力テスト端子８の形成領域、とくにフィルムキャリアテープ基材３の幅方向（Ｙ方向）における形成領域を小さくしている。したがって、フィルムキャリアテープ基材３の有効使用が可能となり、液晶ドライバＬＳＩチップ１が多出力端子であっても、フィルムキャリアテープ基材３の使用量を抑制しつつ、液晶ドライバＬＳＩチップ１を搭載することができる。この結果、液晶ドライバＬＳＩチップ１を搭載した基板、即ちＴＣＰ４のコストダウンを図り得る。
【００６９】
本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部、例えば出力テスト端子８がフィルムキャリアテープ基材３上に形成され、これら出力テスト端子８の各先端部に出力テスト端子８が形成されている半導体集積回路装置搭載用基板において、前記出力リード部６のうちの複数の出力リード部６に対応する複数個の出力テスト端子８を１個のブロックとしたときに、このブロック内において出力リード部６の並びにおける両外方側の各１本の出力リード部６に対応する出力テスト端子８同士を一対とし、これら一対の出力テスト端子８同士が互いに対向するように、出力リード部６から出力リード部６の並びにおける内方側へ延びるように形成され、かつ前記一対をなす出力テスト端子８が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成である。
【００７０】
【発明の効果】
以上のように、本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部、例えば出力リード部が絶縁性基板、例えばフィルムキャリアテープ基材上に形成され、これらリード部の各先端部に試験用端子、例えば出力テスト端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とし、これら外方側の一対の試験用端子同士が互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成され、かつ前記一対をなす試験用端子が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成である。
【００７１】
上記の構成によれば、上記のようにして両外方側のリード部に対応する試験用端子を配置することにより、試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００７２】
上記の半導体集積回路装置搭載用基板は、前記試験用端子が、前記ブロック内の前記リード部の並びにおける両外方側における最外方側の各１本のリード部に対応する試験用端子同士から、順次内側に位置する各１本のリード部同士をそれぞれ一対とする、一対の試験用端子を複数対含んでおり、これら試験用端子対は、前記リード部の並びにおける相対的に外方側のリード部に対応する試験用端子対が、半導体集積回路装置の搭載位置から相対的に遠い位置に形成されている構成としてもよい。
【００７３】
上記の構成によれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための試験端子対の構成を複数対について設定している。したがって、上記機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００７４】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子のうちの最も半導体集積回路装置に近い試験用端子における前記リード部の並び方向の寸法が、試験用端子として使用可能な最小寸法に設定されている構成としてもよい。
【００７５】
上記の構成によれば、最も半導体集積回路装置に近い試験用端子対の上記寸法を試験用端子として使用可能な最小寸法に設定しているので、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実に得ることができる。これにより、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコスト低減をさらに確実なものとすることができる。
【００７６】
上記の半導体集積回路装置搭載用基板は、前記ブロック内の前記リード部の並びにおける内方側のリード部に対応する試験用端子が、前記ブロック内の他の試験用端子とリード部の並び方向に並ぶことなく、半導体集積回路装置の搭載位置から離れる方向に順次並ぶように形成されている構成としてもよい。
【００７７】
上記の構成によれば、リード部の並びにおける外方側のリード部に対応する試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能を、リード部の並びにおける内方側のリード部に対応する試験用端子の配置形態によって害されることを回避できる。
【００７８】
上記の半導体集積回路装置搭載用基板は、前記一対の試験用端子同士とそれらに対応するリード部同士が、少なくとも前記ブロック内の領域において、前記ブロックにおける前記リード部の並び方向の中心を通り、前記リード部の並び方向に直交する方向に延びる中心線を中心とする略折り返しパターンとなっている構成としてもよい。
【００７９】
上記の構成によれば、前記１対をなす試験用端子の配置形態によって得られる、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくするための機能をさらに確実なものとすることができる。
【００８０】
本発明の半導体集積回路装置搭載用基板は、搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内の一部の前記試験用端子が、前記リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、前記リード部と前記試験用端子とが配置されている構成である。
【００８１】
上記の構成によれば、リード部の並び方向に２個並ぶ試験用端子を適当な幅に設定すれば、試験用端子およびリード部を形成するために絶縁性基板に必要なリード部の並び方向の寸法を小さくすることができる。これにより、絶縁性基板を有効に使用できる。この結果、半導体集積回路装置搭載製品、例えばテープキャリアパッケージの１個当たりのコストを低減することができる。
【００８２】
上記の半導体集積回路装置搭載用基板は、前記絶縁性基板が絶縁性フィルム基板である構成としてもよい。本発明の構成は、絶縁性フィルム基板を使用する例えばテープキャリアパッケージに対して適用した場合に、フィルムキャリアテープ基材の使用量を低減し、テープキャリアパッケージのコストダウンを図る上で有効である。
【００８３】
上記の半導体集積回路装置搭載用基板は、前記半導体集積回路装置が液晶駆動回路装置チップである構成としてもよい。本発明の構成は、液晶駆動回路装置チップを搭載する半導体集積回路装置搭載用基板、例えばテープキャリアパッケージに対して適用した場合に、テープキャリアパッケージ、さらには液晶パネルのコストダウンを図る上で有効である。
【図面の簡単な説明】
【図１】本発明の実施の一形態における、液晶ドライバＬＳＩチップを搭載するフィルムキャリアテープの構成を示す概略の平面図である。
【図２】図１に示した１個の液晶ドライバＬＳＩチップとこれに対応する入出力端子類の配置状態を示す概略の平面図である。
【図３】図２に示した１個のブロックを構成する出力リード部と出力テスト端子の配置状態を示す説明図である。
【図４】図２の構成に対する比較例であって、図６に示した１個のブロックを構成する出力リード部と出力テスト端子の配置状態を示す説明図である。
【図５】液晶ドライバＬＳＩチップを搭載する従来のフィルムキャリアテープの構成を示す概略の平面図である。
【図６】図５に示したフィルムキャリアテープにおいて、出力テスト端子を複数段配列した場合の構成を示す説明図である。
【符号の説明】
１ 液晶ドライバＬＳＩチップ（半導体集積回路装置）
２ フィルムキャリアテープ（半導体集積回路装置搭載用基板）
３ フィルムキャリアテープ基材（絶縁性基板）
４ テープキャリアパッケージ
５ 入力リード部（リード部）
６ 出力リード部（リード部）
７ 入力テスト端子（試験用端子）
８ 出力テスト端子（試験用端子）
Claims (8)
- 搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、
前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内において前記リード部の並びにおける両外方側の各１本のリード部に対応する試験用端子同士を一対とし、これら外方側の一対の試験用端子同士が互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成され、かつ前記一対をなす試験用端子が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されていることを特徴とする半導体集積回路装置搭載用基板。 - 前記試験用端子は、前記ブロック内の前記リード部の並びにおける両外方側における最外方側の各１本のリード部に対応する試験用端子同士から、順次内側に位置する各１本のリード部同士をそれぞれ一対とする、一対の試験用端子を複数対含んでおり、これら試験用端子対は、前記リード部の並びにおける相対的に外方側のリード部に対応する試験用端子対が、半導体集積回路装置の搭載位置から相対的に遠い位置に形成されていることを特徴とする請求項１に記載の半導体集積回路装置搭載用基板。
- 前記一対の試験用端子のうちの最も半導体集積回路装置に近い試験用端子における前記リード部の並び方向の寸法は、試験用端子として使用可能な最小寸法に設定されていることを特徴とする請求項１または２に記載の半導体集積回路装置搭載用基板。
- 前記ブロック内の前記リード部の並びにおける内方側のリード部に対応する試験用端子は、前記ブロック内の他の試験用端子とリード部の並び方向に並ぶことなく、半導体集積回路装置の搭載位置から離れる方向に順次並ぶように形成されていることを特徴とする請求項１から３の何れか１項に記載の半導体集積回路装置搭載用基板。
- 前記１対の試験用端子同士とそれらに対応するリード部同士は、少なくとも前記ブロック内の領域において、前記ブロックにおける前記リード部の並び方向の中心を通り、前記リード部の並び方向に直交する方向に延びる中心線を中心とする略折り返しパターンとなっていることを特徴とする請求項１から４の何れか１項に記載の半導体集積回路装置搭載用基板。
- 搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、
前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を１個のブロックとしたときに、このブロック内の一部の前記試験用端子が、前記リード部の並び方向に２個並ぶように配置されるとともに、これら試験用端子間にリード部が位置しないように、前記リード部と前記試験用端子とが配置されていることを特徴とする半導体集積回路装置搭載用基板。 - 前記絶縁性基板は、絶縁性フィルム基板であることを特徴とする請求項１から６の何れか１項に記載の半導体集積回路装置搭載用基板。
- 前記半導体集積回路装置は、液晶駆動回路装置チップであることを特徴とする請求項１から７の何れか１項に記載の半導体集積回路装置搭載用基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000329596A JP3645172B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体集積回路装置搭載用基板 |
| US09/983,502 US6483042B2 (en) | 2000-10-27 | 2001-10-24 | Substrate for mounting semiconductor integrated circuit device |
| KR10-2001-0066225A KR100451070B1 (ko) | 2000-10-27 | 2001-10-26 | 반도체 집적 회로 장치 탑재용 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000329596A JP3645172B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体集積回路装置搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134644A JP2002134644A (ja) | 2002-05-10 |
| JP3645172B2 true JP3645172B2 (ja) | 2005-05-11 |
Family
ID=18806247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000329596A Expired - Lifetime JP3645172B2 (ja) | 2000-10-27 | 2000-10-27 | 半導体集積回路装置搭載用基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6483042B2 (ja) |
| JP (1) | JP3645172B2 (ja) |
| KR (1) | KR100451070B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435188C (zh) * | 2004-03-30 | 2008-11-19 | 三洋电机株式会社 | 显示装置 |
| US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
| JP3994989B2 (ja) * | 2004-06-14 | 2007-10-24 | セイコーエプソン株式会社 | 半導体装置、回路基板、電気光学装置および電子機器 |
| JP4492544B2 (ja) * | 2006-01-17 | 2010-06-30 | ブラザー工業株式会社 | 回路基板の製造方法 |
| JP5130867B2 (ja) * | 2006-12-14 | 2013-01-30 | 日立電線株式会社 | 半導体装置用テープキャリアおよびその製造方法 |
| KR101445117B1 (ko) | 2008-06-25 | 2014-10-01 | 삼성전자주식회사 | 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판 |
| JP4770884B2 (ja) * | 2008-06-26 | 2011-09-14 | 住友金属鉱山株式会社 | Ｃｏｆ基板及びその製造方法 |
| KR102409704B1 (ko) * | 2015-09-24 | 2022-06-16 | 엘지디스플레이 주식회사 | 연성 필름, 표시 패널 및 이를 포함하는 표시 장치 |
| KR101896224B1 (ko) * | 2016-08-18 | 2018-09-11 | 스템코 주식회사 | 연성 회로 기판 |
| KR102096765B1 (ko) * | 2018-02-14 | 2020-05-27 | 스템코 주식회사 | 연성 회로 기판 및 이를 포함하는 전자 장치 |
| CN109168250B (zh) * | 2018-10-24 | 2020-04-17 | 合肥鑫晟光电科技有限公司 | 一种电路板及其制作方法、使用方法、显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308136A (ja) * | 1992-04-01 | 1993-11-19 | Nec Corp | マスタスライス集積回路 |
| EP0595021A1 (en) * | 1992-10-28 | 1994-05-04 | International Business Machines Corporation | Improved lead frame package for electronic devices |
| JPH09307058A (ja) * | 1996-05-14 | 1997-11-28 | Hitachi Ltd | 半導体装置及びそれを用いた電子装置 |
| JP3763964B2 (ja) * | 1998-03-19 | 2006-04-05 | 富士通株式会社 | 電子回路モジュール、電子回路モジュールの接続構造及び接続部材 |
| US6313413B1 (en) * | 1999-10-08 | 2001-11-06 | Advanced Semiconductor Engineering, Inc. | Wire structure of substrate for layout detection |
| TW438198U (en) * | 1999-10-14 | 2001-05-28 | Via Tech Inc | Wiring structure of a printed circuit board |
-
2000
- 2000-10-27 JP JP2000329596A patent/JP3645172B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-24 US US09/983,502 patent/US6483042B2/en not_active Expired - Lifetime
- 2001-10-26 KR KR10-2001-0066225A patent/KR100451070B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US20020050406A1 (en) | 2002-05-02 |
| US6483042B2 (en) | 2002-11-19 |
| JP2002134644A (ja) | 2002-05-10 |
| KR100451070B1 (ko) | 2004-10-02 |
| KR20020033071A (ko) | 2002-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| KR100256510B1 (ko) | 테이프 캐리어 패키지 및 이를 사용한 표시장치 | |
| JP2003133677A (ja) | フレキシブル回路基板の圧着構造 | |
| JPH04212495A (ja) | 基板の回路実装方法及びその方法に使用する回路基板 | |
| JP3645172B2 (ja) | 半導体集積回路装置搭載用基板 | |
| KR910008628B1 (ko) | Ic 유니트 및 그 접합방법 | |
| US6300998B1 (en) | Probe for inspecting liquid crystal display panel, and apparatus and method for inspecting liquid crystal display panel | |
| JP2002090424A (ja) | マトリクスアレイ基板 | |
| US8310068B2 (en) | TCP-type semiconductor device | |
| JP3202525B2 (ja) | 電気回路基板及びそれを備えた表示装置 | |
| KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| KR101061278B1 (ko) | Ｃｏｆ 기판 | |
| JP3670979B2 (ja) | テープキャリアパッケージ及びその製造方法 | |
| JP2011054797A (ja) | Ｔｃｐ型半導体装置 | |
| JP2001109391A (ja) | 接続用基板及びこの接続用基板を用いた平面表示装置の実装方法 | |
| KR100256911B1 (ko) | 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치 | |
| JPH09189919A (ja) | 液晶表示装置 | |
| EP2128685A1 (en) | Liquid crystal display apparatus and method for manufacturing liquid crystal display apparatus | |
| KR20000057124A (ko) | 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈 | |
| JPH0643471A (ja) | 液晶表示装置 | |
| JP3269128B2 (ja) | 液晶表示装置、電子印字装置及び半導体素子の実装方法 | |
| JPH0643473A (ja) | 液晶表示装置 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JP2714103B2 (ja) | 回路配線基板装置 | |
| JP2009194058A (ja) | 電気接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3645172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |