JP3643065B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3643065B2 JP3643065B2 JP2001278988A JP2001278988A JP3643065B2 JP 3643065 B2 JP3643065 B2 JP 3643065B2 JP 2001278988 A JP2001278988 A JP 2001278988A JP 2001278988 A JP2001278988 A JP 2001278988A JP 3643065 B2 JP3643065 B2 JP 3643065B2
- Authority
- JP
- Japan
- Prior art keywords
- additional capacitor
- insulating film
- pixel electrode
- electrode
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等のスイッチング素子を備えた液晶表示装置に関し、特に画素部の構造に関するものである。
【０００２】
【従来の技術】
周辺駆動回路を基板上に形成した液晶表示装置の平面模式図を図６に示す。ガラス基板または石英基板３１上にゲート駆動回路３２、ソース駆動回路３３、およびＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイ部３４が形成されている。ゲート駆動回路３２は、シフトレジスタ３２ａおよびバッファ３２ｂから構成される。ソース駆動回路３３は、シフトレジスタ３３ａと、バッファ３３ｂと、ビデオライン３８のサンプリングを行うアナログスイッチ３９とから構成される。ＴＦＴアレイ部３４には、ゲート駆動回路３２から延びる多数の平行するゲートバス配線１１６が配設されている。ソース駆動回路３３から延びる多数の平行するソースバス配線１２０がゲートバス配線１１６に直交して配設されている。そしてゲートバス配線１１６に平行して付加容量共通配線１１４が配設されている。２本のゲートバス配線１１６、２本のソースバス配線１２０、および付加容量共通配線１１４に囲まれた矩形の領域には、ＴＦＴ３５、画素３６、および付加容量３７が設けられている。ＴＦＴ３５のゲート電極は、ゲートバス配線１１６に接続され、ソース電極はソースバス配線１２０に接続されている。ＴＦＴ３５のドレイン電極に接続された画素電極と対向基板上の対向電極との間に液晶が封入され、画素３６が構成されている。また、付加容量共通配線１１４は対向電極と同じ電位の電極に接続されている。
【０００３】
次に、図７および図８を参照しながら、図６の従来のＴＦＴアレイ部３４の構成をより詳細に説明する。図７は従来例における画素のレイアウトパターンを示す。さらに、図７のＡ−Ａにおける断面構造を図８に示す。まず、絶縁性基板１１０上に活性層となる多結晶シリコン薄膜１１１を４０ｎｍ〜８０ｎｍの厚さで形成する。次に、スパッタリングまたはＣＶＤ法を用いて、ゲート絶縁膜１１３を８０ｎｍ〜１５０ｎｍの厚さで形成する。次に、多結晶シリコン薄膜１１１において、後に付加容量を形成する付加容量部（図７および図８に斜線部分で示す）にリンイオンを１×１０15（ｃｍ-2）注入する。
【０００４】
次に、ゲート電極１１６および付加容量共通配線１１４を金属または低抵抗の多結晶シリコンを用いて所定の形状にパターニングを行なう。次に、この薄膜トランジスタの導電型を決定するために、ゲート電極１１６上方からリンイオンを１×１０15（ｃｍ-2）注入し、ゲート電極１１６下部にチャンネル１１２を形成する。次に、ＳｉＯ2またはＳｉＮXを用いて、第１の層間絶縁膜１１５を全面に形成後、コンタクトホール１１８およびコンタクトホ−ル１１９を設ける。次に、ソースバス配線１２０およびドレイン電極１２１をＡｌなどの低抵抗の金属を用いて形成する。次に、第１の層間絶縁膜１１５と同様にＳｉＯ2またはＳｉＮXを用いて第２の層間絶縁膜１２４を全面に形成後、コンタクトホール１２３を設け、次いでＩＴＯなどの透明導電膜を用いて画素電極１２５の形成を行なう。ソースバス配線１２０およびドレイン電極１２１にＡｌを用いた場合には、ドレイン電極１２１と画素電極１２５とのオーミックコンタクトをとるために、バリアメタル１２６が、Ｔｉ、ＴｉＷ、Ｍｏ、ＭｏＳｉ等を用いて形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来例においては、第１および第２の層間絶縁膜の膜厚は無機膜を用いているため、膜厚は数１００ｎｍと小さく、比誘電率も通常の有機膜に比べて大きく、付加容量共通配線１１４と他の配線（例えばソースバス配線）との容量が大きいため、他の配線からの影響を受けやすかった。したがって、層間絶縁膜に無機材料を用いた場合には、付加容量部を他の配線上に大きくオーバーラップさせて形成することは好ましくない。また、この付加容量部は非透光性であるため、この付加容量部による開口率の低下を招いていた。さらに、付加容量共通配線１１４はゲートバス配線１１６と同じ層に形成されており、付加容量共通配線１１４は非透光性であるため、開口率を低下させていた。このため、開口率が小さくなると画面が暗く、見づらいものとなってしまうという問題点があった。
【０００６】
本発明は、上記問題点を解決するものであり、例えば付加容量共通配線による開口率の低下を起こさない高開口率の液晶表示装置を提供するものである。
【０００７】
【課題を解決するための手段】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【０００８】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【０００９】
前記付加容量共通配線は、少なくともスイッチング素子におけるＰＮ接合部を覆い、遮光膜として機能することが望ましい。
【００１０】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【００１１】
前記付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成してもよい。
【００１２】
また、対向基板は、ブラックマトリクスを有しないことが望ましい。
【００１３】
また、付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいことが望ましい。
【００１４】
前記付加容量の誘電体は、陽極酸化膜を用いてもよい。
【００１５】
以下、作用について説明する。
【００１６】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線と走査線もしくは信号線との容量は無視することができ、任意の形状で付加容量共通配線を形成することができる。例えば、この付加容量共通配線を遮光膜とすることも可能である。
【００１７】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００１８】
前記付加容量共通配線は、少なくともスイッチング素子におけるＰＮ接合部を覆い、遮光膜として機能するので、液晶表示装置に照射された光がスイッチング素子に当たり、オフ電流が増大することに起因する表示品位の低下を防止することができる。
【００１９】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００２０】
前記付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されているので、この金属と同時に付加容量下部電極および付加容量共通配線のパターニングを行えばよく、付加容量下部電極および付加容量共通電極のパターニングの工程を必要としない。
【００２１】
対向基板にブラックマトリクスを有しないので、対向基板との貼り合わせに必要になる遮光パターンのマージン分遮光パターンを大きく形成しておく必要がないので、その分開口率を大きくすることができる。また、対向基板には液晶材料のスイッチングを行う透明導電膜、または透明導電膜及びカラーフィルタを形成しておけばよいので、対向基板作製の工程が単純になる。
【００２２】
付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいので、付加容量を小面積で効果的に形成することができる。
【００２３】
付加容量の誘電体は、陽極酸化膜を用いているので、この陽極酸化膜は付加容量下部電極および付加容量共通配線に対する被覆性がよく、付加容量下部電極および付加容量共通配線と画素電極との短絡の問題は起こらない。またスパッタリング法やＣＶＤ法によって無機膜を形成する工程を必要としない。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
（実施の形態１）
図１に本発明の実施の形態１における画素１個分のレイアウト図を、図２に図１におけるＡ−Ａの断面図を示す。以下、図１および図２により、本発明を説明する。従来例と同様に絶縁性基板１０上に活性層となる多結晶シリコン薄膜１１を４０ｎｍ〜８０ｎｍの厚さで形成した。次に、スパッタリングまたはＣＶＤ法を用いて、ゲート絶縁膜１３をＳｉＯ2 またはＳｉＮX により８０ｎｍの厚さで形成した。次に、ゲート電極１６をＡｌまたは多結晶シリコンを用いて形成した。
【００２５】
次に、この薄膜トランジスタの導電型を決定するために、ゲートバス配線１６の上方からゲートバス配線１６をマスクとして、リンイオンを１×１０15（ｃｍ-2）注入し、活性層のゲートバス配線１６下部にノンドープのチャンネル部１２を形成し、チャンネル部１２以外の領域は高濃度の不純物領域とした。ＴＦＴの活性層において、チャンネル部１２近傍に低濃度不純物領域またはノンドープ領域を設けて、ＴＦＴのオフ時にリーク電流が少ない構造とすることができる。次に、第１の層間絶縁膜１５を全面に形成した後、コンタクトホール１８およびコンタクトホール１９を設けた。次に、ソースバス配線２０およびドレイン電極２１をＡｌなどの低抵抗の金属を用いて形成した。次に、第２の層間絶縁膜２４を形成するが、本発明においては透明な感光性の有機膜をスピンコート法により形成した。第２の層間絶縁膜２４を感光性とすれば、露光および現像工程のみでコンタクトホールを設けることが可能であるため、製造プロセスが簡略化できる。
【００２６】
また、本実施形態においては、この液晶パネルを透過型液晶表示装置として用いるため、第２の層間絶縁膜２４の材質としては着色のある有機材料ではなく、透明なアクリル樹脂を用いた。この有機膜は比誘電率が４以下と小さく、膜厚は２μｍ以上あるので、絶縁膜下方からの電界の影響を受けない。そのため、液晶材料のリバースチルトを抑制することができ、結果として液晶パネルの視野角も大きくすることができる。次に、露光および現像工程を行ってコンタクトホール２３を設けた。
【００２７】
次に、ドレイン電極２１と後の工程でＩＴＯにより形成される画素電極２５とのオーミックコンタクトを取るためのバリアメタル２６をＴｉＷ、Ｔｉ、Ｍｏ、ＭｏＳｉ等の金属を用いて形成した。本実施形態においては、この金属を用いて画素電極２５との間で付加容量を形成するための付加容量下部電極および付加容量共通配線２６Ａを図１（斜線部）に示す形状で形成した。この付加容量下部電極および付加容量共通配線２６Ａとしては、バリアメタル２６と異なる金属を用いてもよい。次に、付加容量下部電極および付加容量共通配線２６Ａ上部に画素電極２５と付加容量を形成するために絶縁膜２７を形成した。この絶縁膜２７は、バリアメタル２６が陽極酸化可能な材料、例えばＡｌまたはＴａであれば、陽極酸化法を用いて形成することができる。この陽極酸化膜は通常の無機膜に比べて比誘電率が大きいので、小さな面積で効果的に付加容量を形成することができる。また、陽極酸化膜は付加容量下部電極および付加容量共通配線２６Ａに対する被覆性がよいので、付加容量下部電極および付加容量共通配線２６Ａと画素電極との短絡の問題は起こらない。またスパッタリング法やＣＶＤ法によって無機膜を形成する工程を必要としない。このように、付加容量を効果的に形成するために、絶縁膜２７は、第２の層間絶縁膜２４に比べて比誘電体が大きい材料、膜厚の小さい材料、または比誘電率が大きくて膜厚の小さい材料が望ましい。具体的には、比誘電率としては、５以上望ましくは８以上のものが良く、付加容量部の膜厚としては５００ｎｍ以下のものを用いることが望ましい。
【００２８】
次に、バリアメタル２６および付加容量下部電極および付加容量共通配線２６Ａ上部に画素電極２５を図１に示すようにゲートバス配線１６およびソースバス配線２０に一部オーバーラップさせた形状で形成した。このように、厚い層間絶縁膜上に付加容量を形成するので、任意の場所に付加容量共通配線を形成することができる。図１に示すように、本発明においては、付加容量を薄膜トランジスタ上に形成しているので、付加容量による開口率の低下は起こらない。また、隣同士の画素間の分離を配線上で行なっているので、配線が遮光膜の役目を持つ。また、薄膜トランジスタ上には非透光性の付加容量下部電極が存在し、これが遮光膜として機能するので、薄膜トランジスタのＰＮ接合部へ光が照射されることによる、リーク電流を防止することができる。本実施形態においては、遮光膜が薄膜トランジスタ側の基板に形成されているため、対向基板に遮光パターンを形成する必要が無く、対向電極となる透明導電膜のパターンを形成しておけばよい。従って、対向基板に遮光パターンを形成した場合のように、遮光膜を貼り合わせマージンの分大きく形成しておく必要がなく、開口率を大きくすることができる。
（実施の形態２）
本実施形態においては、バス配線上に付加容量を形成する場合について説明する。
【００２９】
本実施形態において、第２の層間絶縁膜２４をアクリル樹脂などの有機膜を用いて形成するまでは実施の形態１と同様である。この有機膜の比誘電率は小さく、膜厚も２μｍ以上と厚いので、画素電極とバス配線間の容量は無視できる。従って、画素電極をゲートバス配線上に形成しても全く問題は無い。従って、図３に示すように画素電極２５を自段のゲートバス配線１６上にオーバーラップさせ、付加容量下部電極および付加容量共通配線２６Ａをゲートバス配線１６上に形成し、ゲートバス配線１６および薄膜トランジスタの上部で付加容量を形成することができる。この場合は、薄膜トランジスタ上だけではなく、ゲートバス配線１６上で付加容量を形成することになるので、付加容量の領域を大きくとることができる。
【００３０】
同様に、画素電極をソースバス配線上に形成することができ、具体的には、図４に示すように、画素電極２５を自段のソースバス配線２０上にオーバーラップさせ、付加容量下部電極および付加容量共通配線２６Ａをソースバス配線２０上に形成し、ソースバス配線２０および薄膜トランジスタの上部で付加容量を形成することができる。この場合は、薄膜トランジスタ上だけではなく、ソースバス配線２０上で付加容量を形成することになるので、付加容量の領域を大きくとることができる。
（実施の形態３）
実施の形態１においては、図２に示すように、画素電極２５形成前に付加容量下部電極および付加容量共通配線２６Ａを形成しているが、図５に示すように、画素電極２５を形成した後、絶縁膜２７、付加容量電極２８を形成することもできる。以下、本実施の形態３について、図５を用いて説明する。実施の形態１と同様にして、絶縁性基板１０上に薄膜トランジスタを形成し、有機材料による第２の層間絶縁膜２４を形成し、コンタクトホール２３を設けた。
【００３１】
その後、バリアメタル２６のみを形成し、さらにその上に画素電極２５を形成した。
【００３２】
続いて、絶縁膜２７および付加容量電極材料を基板全面に形成し、付加容量電極２８を実施の形態１および実施の形態２と同様に、薄膜トランジスタ、ゲートバス配線１６、またはソースバス配線２０上部に形成した。本実施形態においても、絶縁膜２７として比誘電率の大きい材料または膜厚の小さい材料を用いれば、小面積で効果的に付加容量を形成することができる。
【００３３】
付加容量電極２８のパターニング時に絶縁膜２７を残しておけば、この絶縁膜は保護膜の作用も持つ。この付加容量電極２８には、任意の金属が使用可能であり、例えばゲートバス配線、ソースバス配線、画素電極と同材料で付加容量電極２８が形成できる。また、実施の形態１のように付加容量下部電極および付加容量共通配線２６Ａの上部にのみ絶縁膜を形成する必要がなく、画素電極２５の上方の基板全面に絶縁膜２７を形成すればよいので、絶縁膜２７をパターニングする必要がない。
【００３４】
【発明の効果】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線と走査線または信号線との容量は無視することができ、任意の形状で付加容量共通配線を形成することができる。例えば、この付加容量共通配線を遮光膜とすることも可能である。
【００３５】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００３６】
前記付加容量共通配線は、少なくともスイッチング素子におけるＰＮ接合部を覆い、遮光膜として機能するので、液晶表示装置に照射された光がスイッチング素子に当たりオフ電流が増大することに起因する、表示品位の低下を防止することができる。
【００３７】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００３８】
付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されているので、この金属と同時に付加容量下部電極および付加容量共通配線のパターニングを行えばよく、付加容量下部電極および付加容量共通配線のパターニングの工程を新たに必要としない。
【００３９】
対向基板はブラックマトリクスを有しないので、対向基板には液晶材料のスイッチングを行う透明導電膜または透明導電膜とカラーフィルターを形成しておけばよいので、対向基板作製の工程が単純になる。
【００４０】
付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいので、付加容量を小面積で効果的に形成することができる。
【００４１】
付加容量の誘電体として、陽極酸化膜を用いているので、この陽極酸化膜は付加容量下部電極および付加容量共通配線に対する被覆性がよく、付加容量下部電極および付加容量共通配線と画素電極との短絡の問題は起こらない。またスパッタリング法やＣＶＤ法によって無機膜を形成する工程を必要としない。
【図面の簡単な説明】
【図１】本発明の実施の形態１による画素のレイアウト図である。
【図２】本発明の実施の形態１による画素の断面図である。
【図３】本発明における実施の形態２による画素のレイアウト図である。
【図４】本発明における実施の形態２による画素のレイアウト図である。
【図５】本発明における実施の形態３による画素の断面図である。
【図６】ドライバーを一体に形成した液晶表示装置の構成を模式的に示す図である。
【図７】従来例における画素のレイアウト図である。
【図８】従来例における画素の断面図である。
【符号の説明】
１０ 絶縁性基板
１１ 多結晶シリコン薄膜
１２ チャンネル部
１３ ゲート絶縁膜
１５ 第１の層間絶縁膜
１６ ゲートバス配線
１８ コンタクトホール
１９ コンタクトホール
２０ ソースバス配線
２１ ドレイン電極
２３ コンタクトホール
２４ 第２の層間絶縁膜
２５ 画素電極
２６ バリアメタル
２６Ａ 付加容量下部電極および付加容量共通配線
２８ 付加容量電極
【発明の属する技術分野】
本発明は、薄膜トランジスタ等のスイッチング素子を備えた液晶表示装置に関し、特に画素部の構造に関するものである。
【０００２】
【従来の技術】
周辺駆動回路を基板上に形成した液晶表示装置の平面模式図を図６に示す。ガラス基板または石英基板３１上にゲート駆動回路３２、ソース駆動回路３３、およびＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイ部３４が形成されている。ゲート駆動回路３２は、シフトレジスタ３２ａおよびバッファ３２ｂから構成される。ソース駆動回路３３は、シフトレジスタ３３ａと、バッファ３３ｂと、ビデオライン３８のサンプリングを行うアナログスイッチ３９とから構成される。ＴＦＴアレイ部３４には、ゲート駆動回路３２から延びる多数の平行するゲートバス配線１１６が配設されている。ソース駆動回路３３から延びる多数の平行するソースバス配線１２０がゲートバス配線１１６に直交して配設されている。そしてゲートバス配線１１６に平行して付加容量共通配線１１４が配設されている。２本のゲートバス配線１１６、２本のソースバス配線１２０、および付加容量共通配線１１４に囲まれた矩形の領域には、ＴＦＴ３５、画素３６、および付加容量３７が設けられている。ＴＦＴ３５のゲート電極は、ゲートバス配線１１６に接続され、ソース電極はソースバス配線１２０に接続されている。ＴＦＴ３５のドレイン電極に接続された画素電極と対向基板上の対向電極との間に液晶が封入され、画素３６が構成されている。また、付加容量共通配線１１４は対向電極と同じ電位の電極に接続されている。
【０００３】
次に、図７および図８を参照しながら、図６の従来のＴＦＴアレイ部３４の構成をより詳細に説明する。図７は従来例における画素のレイアウトパターンを示す。さらに、図７のＡ−Ａにおける断面構造を図８に示す。まず、絶縁性基板１１０上に活性層となる多結晶シリコン薄膜１１１を４０ｎｍ〜８０ｎｍの厚さで形成する。次に、スパッタリングまたはＣＶＤ法を用いて、ゲート絶縁膜１１３を８０ｎｍ〜１５０ｎｍの厚さで形成する。次に、多結晶シリコン薄膜１１１において、後に付加容量を形成する付加容量部（図７および図８に斜線部分で示す）にリンイオンを１×１０15（ｃｍ-2）注入する。
【０００４】
次に、ゲート電極１１６および付加容量共通配線１１４を金属または低抵抗の多結晶シリコンを用いて所定の形状にパターニングを行なう。次に、この薄膜トランジスタの導電型を決定するために、ゲート電極１１６上方からリンイオンを１×１０15（ｃｍ-2）注入し、ゲート電極１１６下部にチャンネル１１２を形成する。次に、ＳｉＯ2またはＳｉＮXを用いて、第１の層間絶縁膜１１５を全面に形成後、コンタクトホール１１８およびコンタクトホ−ル１１９を設ける。次に、ソースバス配線１２０およびドレイン電極１２１をＡｌなどの低抵抗の金属を用いて形成する。次に、第１の層間絶縁膜１１５と同様にＳｉＯ2またはＳｉＮXを用いて第２の層間絶縁膜１２４を全面に形成後、コンタクトホール１２３を設け、次いでＩＴＯなどの透明導電膜を用いて画素電極１２５の形成を行なう。ソースバス配線１２０およびドレイン電極１２１にＡｌを用いた場合には、ドレイン電極１２１と画素電極１２５とのオーミックコンタクトをとるために、バリアメタル１２６が、Ｔｉ、ＴｉＷ、Ｍｏ、ＭｏＳｉ等を用いて形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来例においては、第１および第２の層間絶縁膜の膜厚は無機膜を用いているため、膜厚は数１００ｎｍと小さく、比誘電率も通常の有機膜に比べて大きく、付加容量共通配線１１４と他の配線（例えばソースバス配線）との容量が大きいため、他の配線からの影響を受けやすかった。したがって、層間絶縁膜に無機材料を用いた場合には、付加容量部を他の配線上に大きくオーバーラップさせて形成することは好ましくない。また、この付加容量部は非透光性であるため、この付加容量部による開口率の低下を招いていた。さらに、付加容量共通配線１１４はゲートバス配線１１６と同じ層に形成されており、付加容量共通配線１１４は非透光性であるため、開口率を低下させていた。このため、開口率が小さくなると画面が暗く、見づらいものとなってしまうという問題点があった。
【０００６】
本発明は、上記問題点を解決するものであり、例えば付加容量共通配線による開口率の低下を起こさない高開口率の液晶表示装置を提供するものである。
【０００７】
【課題を解決するための手段】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【０００８】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【０００９】
前記付加容量共通配線は、少なくともスイッチング素子におけるＰＮ接合部を覆い、遮光膜として機能することが望ましい。
【００１０】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴とし、それによって上記目的が達成される。
【００１１】
前記付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成してもよい。
【００１２】
また、対向基板は、ブラックマトリクスを有しないことが望ましい。
【００１３】
また、付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいことが望ましい。
【００１４】
前記付加容量の誘電体は、陽極酸化膜を用いてもよい。
【００１５】
以下、作用について説明する。
【００１６】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線と走査線もしくは信号線との容量は無視することができ、任意の形状で付加容量共通配線を形成することができる。例えば、この付加容量共通配線を遮光膜とすることも可能である。
【００１７】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００１８】
前記付加容量共通配線は、少なくともスイッチング素子におけるＰＮ接合部を覆い、遮光膜として機能するので、液晶表示装置に照射された光がスイッチング素子に当たり、オフ電流が増大することに起因する表示品位の低下を防止することができる。
【００１９】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００２０】
前記付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されているので、この金属と同時に付加容量下部電極および付加容量共通配線のパターニングを行えばよく、付加容量下部電極および付加容量共通電極のパターニングの工程を必要としない。
【００２１】
対向基板にブラックマトリクスを有しないので、対向基板との貼り合わせに必要になる遮光パターンのマージン分遮光パターンを大きく形成しておく必要がないので、その分開口率を大きくすることができる。また、対向基板には液晶材料のスイッチングを行う透明導電膜、または透明導電膜及びカラーフィルタを形成しておけばよいので、対向基板作製の工程が単純になる。
【００２２】
付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいので、付加容量を小面積で効果的に形成することができる。
【００２３】
付加容量の誘電体は、陽極酸化膜を用いているので、この陽極酸化膜は付加容量下部電極および付加容量共通配線に対する被覆性がよく、付加容量下部電極および付加容量共通配線と画素電極との短絡の問題は起こらない。またスパッタリング法やＣＶＤ法によって無機膜を形成する工程を必要としない。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
（実施の形態１）
図１に本発明の実施の形態１における画素１個分のレイアウト図を、図２に図１におけるＡ−Ａの断面図を示す。以下、図１および図２により、本発明を説明する。従来例と同様に絶縁性基板１０上に活性層となる多結晶シリコン薄膜１１を４０ｎｍ〜８０ｎｍの厚さで形成した。次に、スパッタリングまたはＣＶＤ法を用いて、ゲート絶縁膜１３をＳｉＯ2 またはＳｉＮX により８０ｎｍの厚さで形成した。次に、ゲート電極１６をＡｌまたは多結晶シリコンを用いて形成した。
【００２５】
次に、この薄膜トランジスタの導電型を決定するために、ゲートバス配線１６の上方からゲートバス配線１６をマスクとして、リンイオンを１×１０15（ｃｍ-2）注入し、活性層のゲートバス配線１６下部にノンドープのチャンネル部１２を形成し、チャンネル部１２以外の領域は高濃度の不純物領域とした。ＴＦＴの活性層において、チャンネル部１２近傍に低濃度不純物領域またはノンドープ領域を設けて、ＴＦＴのオフ時にリーク電流が少ない構造とすることができる。次に、第１の層間絶縁膜１５を全面に形成した後、コンタクトホール１８およびコンタクトホール１９を設けた。次に、ソースバス配線２０およびドレイン電極２１をＡｌなどの低抵抗の金属を用いて形成した。次に、第２の層間絶縁膜２４を形成するが、本発明においては透明な感光性の有機膜をスピンコート法により形成した。第２の層間絶縁膜２４を感光性とすれば、露光および現像工程のみでコンタクトホールを設けることが可能であるため、製造プロセスが簡略化できる。
【００２６】
また、本実施形態においては、この液晶パネルを透過型液晶表示装置として用いるため、第２の層間絶縁膜２４の材質としては着色のある有機材料ではなく、透明なアクリル樹脂を用いた。この有機膜は比誘電率が４以下と小さく、膜厚は２μｍ以上あるので、絶縁膜下方からの電界の影響を受けない。そのため、液晶材料のリバースチルトを抑制することができ、結果として液晶パネルの視野角も大きくすることができる。次に、露光および現像工程を行ってコンタクトホール２３を設けた。
【００２７】
次に、ドレイン電極２１と後の工程でＩＴＯにより形成される画素電極２５とのオーミックコンタクトを取るためのバリアメタル２６をＴｉＷ、Ｔｉ、Ｍｏ、ＭｏＳｉ等の金属を用いて形成した。本実施形態においては、この金属を用いて画素電極２５との間で付加容量を形成するための付加容量下部電極および付加容量共通配線２６Ａを図１（斜線部）に示す形状で形成した。この付加容量下部電極および付加容量共通配線２６Ａとしては、バリアメタル２６と異なる金属を用いてもよい。次に、付加容量下部電極および付加容量共通配線２６Ａ上部に画素電極２５と付加容量を形成するために絶縁膜２７を形成した。この絶縁膜２７は、バリアメタル２６が陽極酸化可能な材料、例えばＡｌまたはＴａであれば、陽極酸化法を用いて形成することができる。この陽極酸化膜は通常の無機膜に比べて比誘電率が大きいので、小さな面積で効果的に付加容量を形成することができる。また、陽極酸化膜は付加容量下部電極および付加容量共通配線２６Ａに対する被覆性がよいので、付加容量下部電極および付加容量共通配線２６Ａと画素電極との短絡の問題は起こらない。またスパッタリング法やＣＶＤ法によって無機膜を形成する工程を必要としない。このように、付加容量を効果的に形成するために、絶縁膜２７は、第２の層間絶縁膜２４に比べて比誘電体が大きい材料、膜厚の小さい材料、または比誘電率が大きくて膜厚の小さい材料が望ましい。具体的には、比誘電率としては、５以上望ましくは８以上のものが良く、付加容量部の膜厚としては５００ｎｍ以下のものを用いることが望ましい。
【００２８】
次に、バリアメタル２６および付加容量下部電極および付加容量共通配線２６Ａ上部に画素電極２５を図１に示すようにゲートバス配線１６およびソースバス配線２０に一部オーバーラップさせた形状で形成した。このように、厚い層間絶縁膜上に付加容量を形成するので、任意の場所に付加容量共通配線を形成することができる。図１に示すように、本発明においては、付加容量を薄膜トランジスタ上に形成しているので、付加容量による開口率の低下は起こらない。また、隣同士の画素間の分離を配線上で行なっているので、配線が遮光膜の役目を持つ。また、薄膜トランジスタ上には非透光性の付加容量下部電極が存在し、これが遮光膜として機能するので、薄膜トランジスタのＰＮ接合部へ光が照射されることによる、リーク電流を防止することができる。本実施形態においては、遮光膜が薄膜トランジスタ側の基板に形成されているため、対向基板に遮光パターンを形成する必要が無く、対向電極となる透明導電膜のパターンを形成しておけばよい。従って、対向基板に遮光パターンを形成した場合のように、遮光膜を貼り合わせマージンの分大きく形成しておく必要がなく、開口率を大きくすることができる。
（実施の形態２）
本実施形態においては、バス配線上に付加容量を形成する場合について説明する。
【００２９】
本実施形態において、第２の層間絶縁膜２４をアクリル樹脂などの有機膜を用いて形成するまでは実施の形態１と同様である。この有機膜の比誘電率は小さく、膜厚も２μｍ以上と厚いので、画素電極とバス配線間の容量は無視できる。従って、画素電極をゲートバス配線上に形成しても全く問題は無い。従って、図３に示すように画素電極２５を自段のゲートバス配線１６上にオーバーラップさせ、付加容量下部電極および付加容量共通配線２６Ａをゲートバス配線１６上に形成し、ゲートバス配線１６および薄膜トランジスタの上部で付加容量を形成することができる。この場合は、薄膜トランジスタ上だけではなく、ゲートバス配線１６上で付加容量を形成することになるので、付加容量の領域を大きくとることができる。
【００３０】
同様に、画素電極をソースバス配線上に形成することができ、具体的には、図４に示すように、画素電極２５を自段のソースバス配線２０上にオーバーラップさせ、付加容量下部電極および付加容量共通配線２６Ａをソースバス配線２０上に形成し、ソースバス配線２０および薄膜トランジスタの上部で付加容量を形成することができる。この場合は、薄膜トランジスタ上だけではなく、ソースバス配線２０上で付加容量を形成することになるので、付加容量の領域を大きくとることができる。
（実施の形態３）
実施の形態１においては、図２に示すように、画素電極２５形成前に付加容量下部電極および付加容量共通配線２６Ａを形成しているが、図５に示すように、画素電極２５を形成した後、絶縁膜２７、付加容量電極２８を形成することもできる。以下、本実施の形態３について、図５を用いて説明する。実施の形態１と同様にして、絶縁性基板１０上に薄膜トランジスタを形成し、有機材料による第２の層間絶縁膜２４を形成し、コンタクトホール２３を設けた。
【００３１】
その後、バリアメタル２６のみを形成し、さらにその上に画素電極２５を形成した。
【００３２】
続いて、絶縁膜２７および付加容量電極材料を基板全面に形成し、付加容量電極２８を実施の形態１および実施の形態２と同様に、薄膜トランジスタ、ゲートバス配線１６、またはソースバス配線２０上部に形成した。本実施形態においても、絶縁膜２７として比誘電率の大きい材料または膜厚の小さい材料を用いれば、小面積で効果的に付加容量を形成することができる。
【００３３】
付加容量電極２８のパターニング時に絶縁膜２７を残しておけば、この絶縁膜は保護膜の作用も持つ。この付加容量電極２８には、任意の金属が使用可能であり、例えばゲートバス配線、ソースバス配線、画素電極と同材料で付加容量電極２８が形成できる。また、実施の形態１のように付加容量下部電極および付加容量共通配線２６Ａの上部にのみ絶縁膜を形成する必要がなく、画素電極２５の上方の基板全面に絶縁膜２７を形成すればよいので、絶縁膜２７をパターニングする必要がない。
【００３４】
【発明の効果】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、前記層間絶縁膜の上部に付加容量共通配線を形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線と走査線または信号線との容量は無視することができ、任意の形状で付加容量共通配線を形成することができる。例えば、この付加容量共通配線を遮光膜とすることも可能である。
【００３５】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも前記スイッチング素子とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００３６】
前記付加容量共通配線は、少なくともスイッチング素子におけるＰＮ接合部を覆い、遮光膜として機能するので、液晶表示装置に照射された光がスイッチング素子に当たりオフ電流が増大することに起因する、表示品位の低下を防止することができる。
【００３７】
本発明によれば、基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部にスイッチング素子を設け、該スイッチング素子の上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、画素電極と対応する付加容量共通配線を、前記層間絶縁膜の上方であって少なくとも走査線、信号線のうち何れか一方とオーバーラップする位置に形成し、前記画素電極との間で付加容量部を形成したことを特徴としているので、付加容量共通配線による開口率の低下は起こらない。
【００３８】
付加容量共通配線は、ドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されているので、この金属と同時に付加容量下部電極および付加容量共通配線のパターニングを行えばよく、付加容量下部電極および付加容量共通配線のパターニングの工程を新たに必要としない。
【００３９】
対向基板はブラックマトリクスを有しないので、対向基板には液晶材料のスイッチングを行う透明導電膜または透明導電膜とカラーフィルターを形成しておけばよいので、対向基板作製の工程が単純になる。
【００４０】
付加容量の誘電体として用いた絶縁膜の比誘電率は、層間絶縁膜に用いた有機材料の比誘電率よりも大きいので、付加容量を小面積で効果的に形成することができる。
【００４１】
付加容量の誘電体として、陽極酸化膜を用いているので、この陽極酸化膜は付加容量下部電極および付加容量共通配線に対する被覆性がよく、付加容量下部電極および付加容量共通配線と画素電極との短絡の問題は起こらない。またスパッタリング法やＣＶＤ法によって無機膜を形成する工程を必要としない。
【図面の簡単な説明】
【図１】本発明の実施の形態１による画素のレイアウト図である。
【図２】本発明の実施の形態１による画素の断面図である。
【図３】本発明における実施の形態２による画素のレイアウト図である。
【図４】本発明における実施の形態２による画素のレイアウト図である。
【図５】本発明における実施の形態３による画素の断面図である。
【図６】ドライバーを一体に形成した液晶表示装置の構成を模式的に示す図である。
【図７】従来例における画素のレイアウト図である。
【図８】従来例における画素の断面図である。
【符号の説明】
１０ 絶縁性基板
１１ 多結晶シリコン薄膜
１２ チャンネル部
１３ ゲート絶縁膜
１５ 第１の層間絶縁膜
１６ ゲートバス配線
１８ コンタクトホール
１９ コンタクトホール
２０ ソースバス配線
２１ ドレイン電極
２３ コンタクトホール
２４ 第２の層間絶縁膜
２５ 画素電極
２６ バリアメタル
２６Ａ 付加容量下部電極および付加容量共通配線
２８ 付加容量電極
Claims (5)
- 基板上に、複数の走査線と信号線とをマトリクス状に設け、該走査線と信号線との交差部に薄膜トランジスタを設け、該薄膜トランジスタの上部に有機材料からなる層間絶縁膜を設け、該層間絶縁膜上に画素電極を設けてなる液晶表示装置において、
上記層間絶縁膜の上に、付加容量共通配線からなる付加容量電極および付加容量絶縁膜が設けられ、画素電極と付加容量電極との間に付加容量絶縁膜を配した付加容量部が形成され、
この付加容量部が、薄膜トランジスタにおけるＰＮ接合部、および、走査線あるいは信号線の少なくとも一方の上部に設けられていることを特徴とする液晶表示装置。 - 上記層間絶縁膜上に、付加容量電極，付加容量絶縁膜および画素電極がこの順で設けられていることを特徴とする請求項１に記載の液晶表示装置。
- 上記層間絶縁膜上に、画素電極，付加容量絶縁膜および付加容量電極がこの順で設けられていることを特徴とする請求項１に記載の液晶表示装置。
- 前記付加容量共通配線は、薄膜トランジスタのドレイン電極と画素電極とのオーミックコンタクトを取るための金属により形成されたことを特徴とする請求項１から３の何れかに記載の液晶表示装置。
- 上記の付加容量絶縁膜の比誘電率が、層間絶縁膜よりも高くなっていることを特徴とする１から４の何れかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278988A JP3643065B2 (ja) | 1995-10-16 | 2001-09-14 | 液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26730895 | 1995-10-16 | ||
| JP7-267308 | 1995-10-16 | ||
| JP2001278988A JP3643065B2 (ja) | 1995-10-16 | 2001-09-14 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19445196A Division JPH09171196A (ja) | 1995-10-16 | 1996-07-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176181A JP2002176181A (ja) | 2002-06-21 |
| JP3643065B2 true JP3643065B2 (ja) | 2005-04-27 |
Family
ID=26547809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278988A Expired - Lifetime JP3643065B2 (ja) | 1995-10-16 | 2001-09-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643065B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4019868B2 (ja) * | 2002-09-11 | 2007-12-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
2001
- 2001-09-14 JP JP2001278988A patent/JP3643065B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176181A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359665B1 (en) | Switching element substrate having additional capacity and manufacturing method thereof | |
| KR940004322B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7259820B2 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
| KR100247628B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| US6798442B1 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| JPH09171196A (ja) | 液晶表示装置 | |
| US20010012077A1 (en) | Array substrate for use in LCD device | |
| JP3245527B2 (ja) | 液晶表示装置 | |
| JPH0990425A (ja) | 表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| JP3643065B2 (ja) | 液晶表示装置 | |
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| JP3488649B2 (ja) | アクティブマトリクス基板 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH11153812A (ja) | アクティブマトリクス基板 | |
| JPH0611728A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JP2851305B2 (ja) | 液晶表示装置 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050126 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |