JP3642142B2 - 映像処理装置 - Google Patents
映像処理装置 Download PDFInfo
- Publication number
- JP3642142B2 JP3642142B2 JP03586097A JP3586097A JP3642142B2 JP 3642142 B2 JP3642142 B2 JP 3642142B2 JP 03586097 A JP03586097 A JP 03586097A JP 3586097 A JP3586097 A JP 3586097A JP 3642142 B2 JP3642142 B2 JP 3642142B2
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- program
- video
- processing apparatus
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、ディジタルバスを用いた機器接続で、DSPを用い映像信号を再生処理する映像表示装置に関する。
【0002】
【従来の技術】
近年、放送のディジタル化の流れの中で、米国では1994年から衛星ディジタル多チャンネル放送が開始され、日本、欧州に於いても1996年より同様のサービスが開始されようとしている。また、DVD、DVC等のパッケージメディア系に於いても映像のディジタル化が進んできている。このような背景の中、パソコンを核としたマルチメディアの端末機器をサポートするための新しいインターフェース規格としてIEEE1394ハイ・パフォーマンス・シリアル・バス(以下P1394で略記)が規格化された。
【0003】
P1394の特徴は、リアルタイム・データを取り扱える転送機能を持つことにある。従って、ディジタル放送受信機とDVC、DVD等をP1394で接続することにより、一本ケーブルで容易に映像・音声データの転送及び一元管理が可能となる。
【0004】
一方、多種多様なフォーマットのディジタル信号のデコードが可能な技術として、プログラムによりその処理内容を可変できるDSPが注目される。従来の映像信号へのDSPの応用例として特開平3−283976号公報がある。
【0005】
図5を用いて構成内容を説明する。選曲部19及びIF部20により復調されたビデオ信号はA/D21によりディジタル化される。A/Dされた信号はゴースト除去のためのトランスバーサルフィルタ22にされ、続いてDSP23に入力し色復調、YC分離等の処理を行い、D/A24によりアンログ化される。アナログ化された信号はドライブ25をとおり、CRT26に画面表示される。また、CRTの偏向系を駆動するために、同期分離27、偏向処理28が必要となる。
【0006】
図6にDSP処理内容を示す。このDSP処理の特徴は、入力信号の帰線消去期間にゴースト演算処理を行い、映像信号期間には色復調等必要な映像信号処理を行わせる所にある。
【0007】
すなわち、映像信号処理の必要のない時間を利用して時分割的にDSPプログラムを切り替えることにより、附加的な処理をハードウェアの追加なしに実現している。
【0008】
【発明が解決しようとする課題】
P1394をサポートしたマルチメディア機器を接続可能な映像表示装置に於いては、時分割的なプログラム切り替えに加え、P1394を通しての転送元のデータフォーマットごとにプログラムを切り替えデコード等の処理を行う必要があり、従来の構成ではP1394のインターフェース及び処理切り替えができなかった。
【0009】
【課題を解決するための手段】
前記課題を解決するために、本発明の映像信号処理装置は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のDSPと、変更可能なプログラムに従って、前記第一のDSPから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のDSPと、前記第二のDSPのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とするものである。
また、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうDSPと、前記DSPのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記DSPにダウンロードすることを特徴とするものである。
さらに、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のDSPと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のDSPから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のDSPと、前記第二のDSPのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とするものである。
【0010】
本発明によれば、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることで、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。
【0011】
【発明の実施の形態】
本発明の請求項に記載した発明は、ディジタルバスの制御信号に応じて、内部信号処理の内容を適応的に切り替えることを特徴としたものであり、ディジタルバスを介し接続する機器の各種処理方式に対応可能となる。
【0013】
また、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のDSPと、変更可能なプログラムに従って、前記第一のDSPから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のDSPと、前記第二のDSPのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とするものである。
さらに、本発明の請求項に記載の発明は、前記映像処理装置の出力先を選択可能なユーザインターフェースを備えた請求項1に記載の映像処理装置であって、前記ユーザインターフェースで選択された出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とすることを特徴とするものであり、2種のDSPとユーザインターフェースにより、ユーザの指定した外部機器からの映像表示及び外部機器に合ったフォーマットへの変換を同時に可能とし、各種諸方式への切り替えも可能となる。
【0014】
さらに、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうDSPと、前記DSPのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記DSPにダウンロードすることを特徴とするものである。
また、本発明の請求項に記載の発明は、さらに、前記映像処理装置の入力先および出力先を選択可能なユーザインターフェースを備えた請求項3に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記DSPにダウンロードすることを特徴とするものである。
これにより、ユーザの指定した外部機器からの映像表示及び処理量の少ない場合の外部機器に合ったフォーマットへの変換を1つのDSPで処理可能とし、各種諸方式への切り替えも可能となる。
【0015】
さらに、本発明の請求項に記載の発明は、機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のDSPと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のDSPから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のDSPと、前記第二のDSPのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とするものである。
さらに、前記第二のDSPの入力先および出力先を選択可能なユーザインターフェースを備えた請求項5に記載の映像処理装置であって、前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とするものであり、DSP二種類を用いて二画面表示を行なう場合と、DSP二種類を用いて作業分担し演算後のディジタルデータを前記インターフェース回路を通し受信機器に送る場合とを切り替え可能なことを特徴とするものであり、2種のDSPとユーザインターフェースにより、ユーザの指定した外部機器からの映像表示及び外部機器に合ったフォーマットへの変換と、2種のDSPをパラレルに使用することにより2画面も可能とし、また各種諸方式への切り替えも可能となる。
【0016】
以下、本発明の実施の形態について、図1から図4を用いて説明する。
(実施の形態1)
以下に本発明の実施の形態について、図1を用いて説明する。
【0017】
図1において1はP1394を介して外部に接続される機器、例えばDVD、DVC、ディジタルスチルカメラ等の機器で、2、3も同様にP1394に対応した機器である。 これらの機器はP1394ケーブルでもってシリーズに接続され、映像表示装置10にも接続している。映像表示装置10では、P1394インターフェース回路4によりP1394の物理的な接続及びプロトコル解析処理の一部が行われ、CPU5と協調して映像表示装置で出力したい信号、例えば機器A1、DVCからの映像信号を抜き取り、DSP7に渡される。
【0018】
ここで、例えば機器A1のDVDの出力を、P1394を介し映像表示装置10に表示すると同時に、機器B2のDVCに記録しているというケースも考えられる。
【0019】
DSP7では、P1394インターフェース回路4より出力されるパケットデータをもとに例えばMPEG1、MPEG2、JPEG等のデコード処理をおこない、表示処理回路8にてCRT9に表示するためのRGB変換、画質補正等の信号処理が施される。
【0020】
CPU5は以上の一連処理の中で、P1394のプロトコル解析及びプロトコル解析結果に伴う接続機器の信号フォーマットを解析し、DSP7に必要なデコード処理のDSPプログラムをプログラムメモリー6より読み出し、DSP7に転送する処理を受け持つ。また、入力信号に最適な設定値を表示処理回路8に設定する処理をも受け持つ。プログラムメモリー6には、マイコンのプログラムと、DSPプログラムが収納されている。
【0021】
本実施の形態での特徴は、P1394を介した外部接続機器の信号フォーマットを受信機側で判断し、DSP7にそれぞれのデコード処理に応じたDSPプログラムを自動転送可能にしたところである。
【0022】
(実施の形態2)
以下に本発明の実施の形態について、図2を用いて説明する。
【0023】
図2において、外部機器の接続等図1と同様の構成の所はその説明を省略する。P1394インターフェース回路4を介して受け取った外部機器の信号は、まず切り替え回路14に入力される。切り替え回路14では、P1394の信号と、従来のコンポジットビデオ等の外部信号とが入力されており 、これらの信号を切り替えてDSPA11に出力する。
【0024】
なお、切り替えのコントロールはユーザコントロール13、例えばリモコンにより決定された入力ソースに対応CPU5が行う。
【0025】
DSPA11では選択したそれぞれの入力信号に対応したデコード処理が行われる。この切り替えはCPU5により、プログラムメモリー6より対応するDSPプログラムを読み出しDSPA11に転送することにより行われる。デコード処理された信号は表示処理回路8に供給されると同時にDSPB12にも入力される。DSPB12では外部の接続機器にP1394を介してデータ転送を行うためのフォーマット変換、エンコード処理等を行う。
【0026】
例えば外囲部入力15はVHSビデオであり、表示処理装置10にはVHSビデオの映像を表示させると同時に、機器A1のDVCに録画する場合に対応する。DSPA11では、色復調等のビデオ信号デコード処理が行われ、DSPB12ではデコードされたコンポーネント信号をMPEGエンコードを行う。エンコード信号はP1394インターフェース回路4に供給されパケット化され、P1394ケーブルを介して機器A1のDVCに渡り録画可能となる。
【0027】
以上のように本実施の形態の特徴は、各種のP1394により接続される機器及び従来の外部入力とのインターフェースをDSPを用いることによりDSPプログラムの切り替えにより各種の組み合わせを可能としたものである。
【0028】
(実施の形態3)
以下に本発明の実施の形態について、図3を用いて説明する。
【0029】
図3において、図2と同様の構成の所はその説明を省略する。
本実施の形態は実施の形態2と機能的には同様であるが、DSP2種構成をDSP1種にしたことと、それに伴うバッファを付加したことが異なる。すなわち、選択後の入力信号のデコード処理と出力先の機器のフォーマットへのフォーマット変換、エンコード処理を同一のDSP16で処理する。DSP16の処理は表示処理回路8へのデコード処理がメイン処理となるが、その空き時間例えば映像の帰線消去期間等を利用してJPEG等の静止画処理のように比較的リアルタイム性の要求されない処理を行うことが可能である。
【0030】
さらに、バッファメモリ17を用いることにより、例えば外部入力の信号を一旦バッファリングし、DSP16の処理の空き間をぬって静止画のエンコード処理を行い、またバッファメモリ17にため込んでおく。P1394インターフェース回路では上記静止画を取り込んで例えば機器Aのハードディスクに記録する等の機能が実現できる。
【0031】
以上のように本実施の形態の特徴は、DSPのメイン処理の空き時間を利用して行うことにより、各種のP1394により接続される機器及び従来の外部入力とのインターフェースに関し、DSPプログラムの切り替えにより各種の組み合わせを可能としたものである。
【0032】
(実施の形態4)
以下に本発明の実施の形態について、図4を用いて説明する。
【0033】
図3において、各ブロックは図2と同様の構成でありその説明を省略する。
実施の形態2との相違は、切り替え回路14の出力を2出力としたことと、DSPB12と表示処理回路8とを接続したことにある。すなわち、切り替え回路14、DSPB12、表示処理回路8という系を設けることにより、表示処理装置10のフィーチャー機能として2画面表示を可能としたものである。
【0034】
DSPB12では、実施の形態2で説明したエンコード機能に加え、DSPA12と同様のデコード機能をDSPプログラム切り替えにより行う。例えば、機器A1のDVDの映像をDSPA11でデコードしCRT9の左半分にはDVD映像を表示し、一方、外部入力のLDからの映像をDSPB12にて色復調等のデコード処理を行い画面右半分に表示する等の機能が実現できる。
【0035】
本実施の形態の特徴は、DSPプログラム切り替えにより2画面表示と、フォーマット変換、エンコード処理の切り替えを可能とし、2画面というフィーチャー機能を実現したことにある。
【0036】
【発明の効果】
以上のように本発明によれば、ディジタルバスにより接続される機器ごとに必要なデコード回路を、DSPのプログラム切り替えによりソフトウェア的に実現可能となり、プログラム変更のみであらゆる映像信号処理にフレキシブルに対応でき回路の合理化により大幅なコストダウンを図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における映像信号処理装置のブロック図
【図2】本発明の実施の形態2における映像信号処理装置のブロック図
【図3】本発明の実施の形態3における映像信号処理装置のブロック図
【図4】本発明の実施の形態4における映像信号処理装置のブロック図
【図5】従来の映像信号処理装置のブロック図
【図6】従来の映像信号処理装置の動作説明を示す図
【符号の説明】
1 機器A
4 P1394インターフェース回路
5 CPU
6 プログラムメモリー
7 DSP
8 表示処理回路
9 CRT
14 切り替え回路
17 バッファ
Claims (8)
- 機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のDSPと、変更可能なプログラムに従って、前記第一のDSPから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のDSPと、前記第二のDSPのフォーマット変換またはエンコード処理の少なくとも一方を制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、
出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とする映像処理装置。 - さらに、前記映像処理装置の出力先を選択可能なユーザインターフェースを備えた請求項1に記載の映像処理装置であって、
前記ユーザインターフェースで選択された出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とする映像処理装置。 - 機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記デコード処理した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なうDSPと、前記DSPのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、
入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記DSPにダウンロードすることを特徴とする映像処理装置。 - さらに、前記映像処理装置の入力先および出力先を選択可能なユーザインターフェースを備えた請求項3に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記DSPにダウンロードすることを特徴とする映像処理装置。 - 機器間で相互に接続されたディジタルバスの物理インターフェースを行うインターフェース回路と、前記インターフェース回路を通して受信した映像信号をデコード処理する第一のDSPと、変更可能なプログラムに従って、前記インターフェース回路を通して受信した映像信号をデコード処理するとともに、前記第一のDSPから入力した映像信号のフォーマット変換またはエンコード処理の少なくとも一方を行なう第二のDSPと、前記第二のDSPのデコード処理とフォーマット変換またはエンコード処理の少なくとも一方とを制御するプログラムをダウンロードするCPUと、ダウンロードするプログラムを格納するプログラムメモリを備えた映像処理装置であって、
入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とする映像処理装置。 - さらに、前記第二のDSPの入力先および出力先を選択可能なユーザインターフェースを備えた請求項5に記載の映像処理装置であって、
前記ユーザインターフェースで選択された入力先および出力先に設定されている機器の制御情報を前記インターフェース回路から受取った前記CPUが、この制御情報に対応する前記プログラムを前記プログラムメモリから読み出し、前記第二のDSPにダウンロードすることを特徴とする映像処理装置。 - さらに、前記DSPまたは前記第二のDSPによる映像信号の処理結果を一時的にバッファするバッファメモリを備えた請求項3〜6に記載の映像処理装置であって、
前記DSPは、映像信号のデコード処理の空時間を利用してフォーマット変換またはエンコード処理の少なくとも一方を行なうことを特徴とする請求項2に記載の映像処理装置。 - さらに、前記DSPまたは前記第二のDSPによる映像信号の処理結果を一時的にバッファするバッファメモリを備えた請求項3〜6に記載の映像処理装置であって、
前記DSPは、映像信号をデコード処理する際の帰線消去期間を利用してフォーマット変換またはエンコード処理の少なくとも一方を行なうことを特徴とする請求項2に記載の映像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03586097A JP3642142B2 (ja) | 1997-02-20 | 1997-02-20 | 映像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03586097A JP3642142B2 (ja) | 1997-02-20 | 1997-02-20 | 映像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10232783A JPH10232783A (ja) | 1998-09-02 |
JP3642142B2 true JP3642142B2 (ja) | 2005-04-27 |
Family
ID=12453747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03586097A Expired - Fee Related JP3642142B2 (ja) | 1997-02-20 | 1997-02-20 | 映像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3642142B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1032201B1 (en) | 1999-02-26 | 2005-11-02 | Canon Kabushiki Kaisha | Image display control system and method |
JP3647305B2 (ja) | 1999-02-26 | 2005-05-11 | キヤノン株式会社 | 画像表示装置制御システム及び画像表示システム制御方法 |
CA2360444C (en) * | 1999-11-17 | 2007-01-16 | Sony Corporation | Method and apparatus for digital signal processing |
EP1732327A1 (en) * | 2004-03-09 | 2006-12-13 | Matsushita Electric Industrial Co., Ltd. | Encoded data decoding apparatus |
CN103034147B (zh) * | 2011-09-29 | 2015-11-25 | 展讯通信(上海)有限公司 | 媒体文件的播放处理方法、多处理器***与设备 |
-
1997
- 1997-02-20 JP JP03586097A patent/JP3642142B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10232783A (ja) | 1998-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6014178A (en) | Receiver having analog and digital video modes and receiving method thereof | |
US6697432B2 (en) | Processing of packets in MPEG encoded transport streams using additional data attached to each packet | |
JPH10293972A (ja) | 記録装置及び再生装置 | |
KR100877455B1 (ko) | 화상 기록 장치, 화상 기록 방법 및 저장 매체 | |
EP1091583A1 (en) | Data processing apparatus, methods and recording media | |
US6323906B1 (en) | Image processing apparatus | |
US7406095B2 (en) | Data processing apparatus and method with packet parsing | |
JP2002290932A (ja) | デジタル放送受信装置とその制御方法 | |
US5841987A (en) | Simple bus and interface system for consumer digital equipment | |
EP0832535A1 (en) | Simple bus and interface system for consumer digital equipment | |
JPH11177957A (ja) | 入出力装置および入出力方法、並びに受信装置 | |
KR100634716B1 (ko) | 데이터 전송 방법 및 전자기기 | |
JP3642142B2 (ja) | 映像処理装置 | |
JP2002015527A (ja) | クロック生成装置および記録再生装置 | |
JP3334866B2 (ja) | 情報再生装置、情報記録再生装置、情報選択出力装置及び電子機器システム | |
JPH09247603A (ja) | デジタル放送受信システム | |
JP2003163889A (ja) | ストリーム記録再生システム,及びストリーム記録再生装置 | |
JP3280951B2 (ja) | デジタル放送受信機 | |
KR20070078621A (ko) | 휴대단말기의 멀티데이타 처리장치 및 방법 | |
WO2000076212A1 (fr) | Dispositif d'enregistrement/lecture, dispositif d'enregistrement/lecture de flux video mpeg, et support associe | |
JP3589913B2 (ja) | デジタル信号受信装置、デジタル信号処理装置およびプログラム記録媒体 | |
JP2000354187A (ja) | 通信装置付きカメラ装置 | |
JP3534710B2 (ja) | デジタル放送受信システム | |
JP4206223B2 (ja) | ビデオ装置及びビデオ装置向け方法ならびにビデオレコーダ | |
JP3579014B2 (ja) | データ選別蓄積装置,及びそれを用いたデータ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |