JP3635956B2 - 炭化けい素ショットキーバリアダイオードの製造方法 - Google Patents

炭化けい素ショットキーバリアダイオードの製造方法 Download PDF

Info

Publication number
JP3635956B2
JP3635956B2 JP36592998A JP36592998A JP3635956B2 JP 3635956 B2 JP3635956 B2 JP 3635956B2 JP 36592998 A JP36592998 A JP 36592998A JP 36592998 A JP36592998 A JP 36592998A JP 3635956 B2 JP3635956 B2 JP 3635956B2
Authority
JP
Japan
Prior art keywords
silicon carbide
schottky
barrier diode
schottky barrier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36592998A
Other languages
English (en)
Other versions
JP2000188406A (ja
Inventor
崇 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP36592998A priority Critical patent/JP3635956B2/ja
Publication of JP2000188406A publication Critical patent/JP2000188406A/ja
Application granted granted Critical
Publication of JP3635956B2 publication Critical patent/JP3635956B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、炭化けい素(以下SiCと記す)を用いたショットキーバリアダイオードの製造方法に関する。
【0002】
【従来の技術】
高周波、大電力の制御を目的として、けい素(以下Siと記す)を用いた電力用半導体素子(以下パワーデバイスと称する)では、各種の工夫により高性能化が進められている。しかし、シリコン材料によるパワーデバイスでは、理論的な限界に近づいてきていることと、パワーデバイスは高温や放射線等の存在下で使用されることもあり、そのような条件下ではSiデバイスは使用できないことから、Siに代わる新しい材料の適用が検討されている。
【0003】
SiCは広い禁制帯幅(4H型で3.26eV、6H型で3.02eV)をもつため、高温での電気伝導度の制御性に優れ、動作上限温度を高くできる。またSiより約1桁高い絶縁破壊電圧をもつため、厚さを薄くでき、定常状態におけるパワーロスを低減でき、また一方では高耐圧素子への適用が可能である。さらに、SiCはSiの約2倍の電子飽和ドリフト速度をもつので、高周波大電力制御にも適する。
【0004】
このようなSiCの物性を活かしたパワーデバイスのひとつにショットキーバリアダイオードがある。
ショットキーバリアダイオードは、pn接合ダイオードと比較して、順方向の電圧降下が小さく、スイッチング速度が速い。しかしながら、逆方向耐圧は、pn接合ダイオードと比較して低く、Siショットキーバリアダイオードでは数10V程度である。このため、Siショットキーバリアダイオードは、主にコンピュータ用の駆動電源など低電圧機器に使用されていた。
【0005】
【発明が解決しようとする課題】
しかし、Siの代わりにSiC結晶を用いてショットキーバリアダイオードを作成すれば、その高い絶縁破壊電界強度により、逆方向耐圧を高くすることができ、ショットキーバリアダイオードをパワーテバイスとして使用することができるようになると期待される。
しかし、これまで試作されたSiCショットキーバリアダイオードでは、逆方向絶縁耐圧が100V程度であり、これを高めるための様々な工夫がなされている。
【0006】
例えば、n型エピタキシャルウェハを用いたショットキーバリアダイオードのショットキー電極周辺の表面層に、ほう素イオンを1×1015cm-2のドーズ量でイオン注入して、逆導電型のガードリングを形成することにより、電極の端部の高電界を緩和する方法で、高耐圧化を図った例が報告されている[A.Itoh, IEEE, Electron Device Lett., 17(3) p.139 (1996)参照]。
【0007】
SiCショットキーバリアダイオードの破壊は、主に電極端部で発生することが多かった。これは、ショットキー電極の端部では、電極中央部と比較して空乏層の広がりが小さく、局所的に高電界領域ができるためである。
このような状況に鑑み本発明の目的は、逆方向耐圧が高く、しかも製造の容易なSiCショットキーバリアダイオードの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記課題解決のため本発明は、炭化けい素結晶と、その表面に接触してショットキー接合を形成するショットキー電極と、表面の別の部分にオーミックな接触をするオーミック電極とからなる炭化けい素ショットキーバリアダイオードにおいて、炭化けい素結晶のショットキー電極の設けられる部分の表面層に、ショットキー電極の端部を含むリング状の同じ導電型の低濃度領域を有するものとする。
【0009】
そのようにすると、逆バイアス時にショットキー電極端部下の空乏層幅が広がり、電界を緩和することができる。
その際に、炭化けい素ショットキーバリアダイオードの製造方法は、炭化けい素結晶と異なる導電型のイオンを注入し、1300℃以下の熱処理温度で熱処理することにより低濃度領域を形成するものとする。
【0010】
そのような方法で、確実にショットキー電極の端部を含むようなリング状の低濃度領域を形成することができる。
特に、熱処理温度を1300℃以下とするので、SiC表面の凹凸の発生を抑えることができる。
【0011】
【発明の実施の形態】
以下図面を参照しながら本発明の実施例を説明する。
[実施例]
図1は、本発明にかかるSiCショットキーダイオードの断面図である。図において、1は高不純物濃度のn+ サブストレート、2は低不純物濃度のnエピタキシャル層、3は更に低不純物濃度の低濃度領域、4はニッケル(Ni)のショットキー電極、6はニッケル(Ni)のオーミック電極である。各層のディメンションは例えば、SiC基板1の不純物濃度は5×1018cm-3、厚さ300μm、エピタキシャル層2の不純物濃度は1×1016cm-3、厚さ10μm、低濃度領域3の不純物濃度は約5×1015cm-3、幅100μmである。ショットキー電極4、オーミック電極6の厚さはともに200nmとした。
【0012】
以下このダイオードの作製方法を述べる。
SiCウェハとして低抵抗の4H型SiC単結晶のサブストレート1上にnエピタキシャル層2を成長させたエピタキシャルウェハを使用した。そのnエピタキシャル層2の表面層に、最大180keVの加速電圧でアルミニウム(Al)イオンを0.5μm程度の深さまで選択的に注入する。注入ドーズ量は、5×1013cm-2であり、その時の不純物濃度は、2×1018cm-3となる。その他のイオン種としてアクセプタとして働くB、Gaを用いることもできる。フォトレジスト等で注入領域を限定し、低濃度領域3は、外径1.2mm、内径1.0mmのリング状である。注入後、常圧Ar雰囲気中で1300℃、30分間のアニールをおこなった。1300℃程度では、不純物の電気的活性化率は0.5%以下であり、低濃度領域3はp型に反転するに至らず、1015cm-3オーダーの低濃度のn型となっている。なお、反転していないことは、同じ条件でイオン注入、熱処理した試料でダイオードを作って確認した。
【0013】
サブストレート1の裏面にNiをスパッタ成膜した後、1000℃、5分間の熱処理によりオーミック電極6を形成する。その後エピタキシャル層2の表面に、Niをスパッタ成膜し、ショットキー電極4とした。ショットキー電極4の直径は、1.1mmであり、ショットキー電極4の端が低濃度領域3内に止まるようにした。
その結果、低濃度領域3を形成しない場合では平均約300Vであった逆方向破壊電圧が、1000V以上と向上した。
【0014】
図1の構造とすることにより、逆電圧バイアス時の空乏層5が、ショットキー電極4の端部近傍においても十分広がるようになり、その結果逆方向耐圧を向上させることができたと考えられる。しかも先に述べた逆導電型のガードリングを形成する場合より一桁以上低いドーズ量ですむので、工程時間が短縮できる利点がある。また、逆導電型のガードリングを形成する場合のドーズ量によって、イオン注入部に発生する結晶欠陥はかなり多いと考えられるが、ドーズ量を低くすることにより、そのような結晶欠陥が及ぼす特性への悪影響を免れることができる。
【0015】
熱処理温度を高くすれば、注入された不純物の活性化率が増すので、Alのドーズ量を少なくして、熱処理温度を高くし、同様の低濃度領域を形成することもできる。しかしその場合はSiC表面に凹凸が発生しやすいので、本発明のように熱処理の低温化により、SiC表面の凹凸の発生を防ぐことができる。また、酸化膜がSiC上に成膜された場合でもその酸化膜によるSiC露出部のエッチングを防止することができる。特に、1300℃以下の熱処理であれば、発熱線としてタンタル線を用い、雰囲気管として石英管を用いた普及型の熱処理炉で加熱でき、タングステン炉のような特別の高温炉を用いる必要がない。
【0016】
以上の実施例では4H−SiCのSi面上に中間層を形成する例を述べたが、本発明の方法は4H−SiCのC面や6H−SiCのSi、C面にも適用できると考えられる。
【0017】
【発明の効果】
以上説明したように本発明によれば炭化けい素ショットキーバリアダイオードにおいて、炭化けい素結晶の表面層に、ショットキー電極の端部を含むリング状の同じ導電型の低濃度領域を設けることにより、電極端部の下の空乏層幅を広げ、電界集中を軽減して逆方向絶縁耐圧を向上させることができた。
【0018】
そして、その製造方法は、炭化けい素結晶と異なる導電型のイオンを注入し、1300℃以下の熱処理温度で熱処理することにより低濃度領域を容易に形成でき、かつSiC表面の凹凸の発生を抑えることができることを示した。
本発明は、Siショットキーダイオードを超えたパワーデバイスとしてのSiCショットキーダイオードの発展、普及に極めて重要な貢献をなすものである。
【図面の簡単な説明】
【図1】 本発明の実施例のショットキーバリアダイオードの断面図
【符号の説明】
1 n+ サブストレート
2 nエピタキシャル層
3 低濃度領域
4 ショットキー電極
5 空乏層
6 オーミック電極

Claims (1)

  1. 炭化けい素結晶と、その表面に接触してショットキー接合を形成するショットキー電極と、表面の別の部分にオーミックな接触をするオーミック電極と、炭化けい素結晶のショットキー電極の設けられる部分の表面層にショットキー電極の端部を含んで設けられたリング状の同じ導電型の低濃度領域を有する炭化けい素ショットキーバリアダイオードの製造方法において、炭化けい素結晶と異なる導電型のイオンを注入し、1300℃以下の熱処理温度で熱処理することにより前記の低濃度領域を形成することを特徴とする炭化けい素ショットキーバリアダイオードの製造方法。
JP36592998A 1998-12-24 1998-12-24 炭化けい素ショットキーバリアダイオードの製造方法 Expired - Fee Related JP3635956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36592998A JP3635956B2 (ja) 1998-12-24 1998-12-24 炭化けい素ショットキーバリアダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36592998A JP3635956B2 (ja) 1998-12-24 1998-12-24 炭化けい素ショットキーバリアダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2000188406A JP2000188406A (ja) 2000-07-04
JP3635956B2 true JP3635956B2 (ja) 2005-04-06

Family

ID=18485484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36592998A Expired - Fee Related JP3635956B2 (ja) 1998-12-24 1998-12-24 炭化けい素ショットキーバリアダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP3635956B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093840A1 (ja) 2004-03-26 2005-10-06 Central Research Institute Of Electric Power Industry ショットキー接合型半導体装置の製造方法
JP5068009B2 (ja) 2005-09-14 2012-11-07 三菱電機株式会社 炭化ケイ素半導体装置
JP5651410B2 (ja) * 2010-08-27 2015-01-14 新日本無線株式会社 シリコンカーバイドショットキーバリアダイオードおよびその製造方法
CN103534810B (zh) * 2011-05-18 2017-05-17 罗姆股份有限公司 半导体装置及其制造方法
JP5939626B2 (ja) * 2012-04-27 2016-06-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP6494802B2 (ja) 2016-01-19 2019-04-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
JP2017139289A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード

Also Published As

Publication number Publication date
JP2000188406A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4903439B2 (ja) 電界効果トランジスタ
JP5044117B2 (ja) 炭化珪素バイポーラ型半導体装置
JP2004247545A (ja) 半導体装置及びその製造方法
JP2002314099A (ja) ショットキーダイオード及びその製造方法
EP0713610A1 (en) Silicon carbide thyristor
EP0820642A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC COMPRISING A MASKING STEP
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2011114028A (ja) SiC半導体装置とその製造方法
CN110473911B (zh) 一种SiC MOSFET器件及其制作方法
JP5802492B2 (ja) 半導体素子及びその製造方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
JP3817915B2 (ja) ショットキーダイオード及びその製造方法
US11721755B2 (en) Methods of forming semiconductor power devices having graded lateral doping
JP3856729B2 (ja) 半導体装置およびその製造方法
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
EP3637474B1 (en) Silicon carbide switch device and manufacturing method therefor
JP2005026408A (ja) 半導体素子およびその製造方法
CN210575962U (zh) 一种SiC MOSFET器件
CN113972261A (zh) 碳化硅半导体器件及制备方法
US6787816B1 (en) Thyristor having one or more doped layers
JP2008103392A (ja) 半導体装置および半導体装置の製造方法
JP2004247490A (ja) 炭化珪素半導体装置
WO2021248879A1 (zh) 一种mps二极管器件及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees