JP3627649B2

JP3627649B2 - 電流制御型素子用駆動装置

Info

Publication number: JP3627649B2
Application number: JP2000362254A
Authority: JP
Inventors: 俊郎唐木; トロンナムチャイクライソン
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2000-11-29
Filing date: 2000-11-29
Publication date: 2005-03-09
Anticipated expiration: 2020-11-29
Also published as: JP2002164773A

Description

【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御型素子の駆動装置に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動装置は、たとえば、誘導モータを制御するチョッパ回路およびＨブリッジ回路などに用いられる。これらの回路では、誘導性負荷で発生される逆起電力から電流制御型素子を保護するために保護回路が設けられる。図３は、保護回路が設けられたＨブリッジ回路の一部を表した図であり、たとえば、特開平８−８４０６０号公報に記載されている。図３において、Ｔ１０１，Ｔ１０２はモータなどから成る誘導性負荷Ｌ１に駆動電流を供給する電流制御型スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）であり、それぞれベース端子に接続された駆動回路１０３，１３３で駆動される。駆動用トランジスタＴ１０１のコレクタ端子に電源電圧Ｖｃｃが接続され、駆動用トランジスタＴ１０２のエミッタ端子は接地されている。駆動用トランジスタＴ１０１のエミッタ端子と駆動用トランジスタＴ１０２のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【０００３】
駆動用トランジスタＴ１０１，Ｔ１０２のエミッタ端子−ベース端子間には、それぞれダイオード１０２，１２２が接続されている。誘導性負荷Ｌ１から発生された逆起電力による電流をこれらダイオード１０２，１２２に流すことにより、駆動用トランジスタＴ１０１，Ｔ１０２の破壊が防止される。たとえば、駆動用トランジスタＴ１０２が駆動回路１３３から出力される駆動電流によりオンされると、電流が図中Ａで示す方向に流れる。その後、駆動回路１３３からの駆動電流が停止されて駆動用トランジスタＴ１０２がターンオフすると、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力により図中Ｐ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ１０１のベース端子の電位より高くなると、ダイオード１０２が順バイアスされて図中Ｃで示す方向に電流が流れる。そして、駆動用トランジスタＴ１０１のベース端子からキャリアが注入される結果、駆動用トランジスタＴ１０１が逆方向にターンオンして、上記逆起電力による環流電流が図中Ｂで示す方向に流れる。
【０００４】
【発明が解決しようとする課題】
そこで従来、無駄な電力消費を抑えるために誘導性負荷Ｌ１や駆動用トランジスタＴ１０１、または環流ダイオードを流れる電流の向きを検出し、この検出した電流の向きに基づいて、駆動用トランジスタＴ１０１のターンオンを遅らせる、すなわち、環流電流Ｂが流れているときには、駆動用トランジスタＴ１０１をオンしないようにした技術が知られており、上記従来技術に開示した回路と組み合わせることが考えられる。しかしながら、誘導性負荷や駆動用トランジスタ、または環流ダイオードを流れる電流は高電流であり、その検出を行うには高耐圧の回路が必要になる。一般的に高耐圧の回路は高価であり、上記従来技術に開示した回路に組み合わせると駆動装置が高価になる。
【０００５】
本発明の目的は、逆方向に電流を流している電流制御型素子に対して、オンさせる駆動信号を発生しないようにした電流制御型素子用駆動装置を安価に提供することにある。
【０００６】
【課題を解決するための手段】
一実施の形態を示す図１に対応づけて本発明を説明する。
（１）請求項１に記載の発明による電流制御型素子用駆動装置は、駆動用端子に接続された誘導性負荷Ｌ１を駆動する電流を供給するとともに、誘導性負荷Ｌ１から生じる逆起電力による電流を供給する向きと逆方向に流す電流制御型トランジスタＴ１と、電流制御型トランジスタＴ１をオン／オフさせる駆動信号を発生する駆動制御手段Ｍ１，Ｍ２と、電流制御型トランジスタＴ１の誘導性負荷Ｌ１が接続される駆動用端子および電流制御型トランジスタＴ１の制御端子の間に設けられ、電流制御型トランジスタＴ１に流れる逆方向の電流を検出する電流検出手段ＲＨ、２と、少なくとも電流検出手段ＲＨ、２により逆方向の電流が検出されているとき、電流制御型トランジスタＴ１をオンさせる駆動信号が発生しないように駆動制御手段Ｍ１，Ｍ２を制御する駆動信号停止手段１とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流検出手段は、電流制御型トランジスタＴ１の駆動用端子および制御端子間に直列に配設される抵抗素子ＲＨと、この抵抗素子ＲＨの両端の端子間電圧を検出する電圧検出手段２とを含み、電圧検出手段２による検出結果により逆方向の電流を検出することを特徴とする。
（３）請求項３に記載の発明による電流制御型素子用駆動装置は、誘導性負荷Ｌ１に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、誘導性負荷Ｌ１から生じる逆起電力による電流を供給する向きと逆方向に流す第１の電流制御型トランジスタＴ１と、第１の電流制御型トランジスタＴ１と直列に接続され、誘導性負荷Ｌ１に対して下アーム側に位置して第１の方向と異なる第２の方向に駆動電流を供給するとともに、誘導性負荷Ｌ１から生じる逆起電力による電流を供給する向きと逆方向に流す第２の電流制御型トランジスタＴ２と、第１の電流制御型トランジスタＴ１をオン／オフさせる駆動信号を発生する第１の駆動制御手段Ｍ１，Ｍ２と、第２の電流制御型トランジスタＴ２をオン／オフさせる駆動信号を発生する第２の駆動制御手段Ｍ３，Ｍ４と、第１の電流制御型トランジスタＴ１の誘導性負荷Ｌ１が接続される駆動用端子および第１の電流制御型トランジスタＴ１の制御端子の間に設けられ、第１の電流制御型トランジスタＴ１に流れる逆方向の電流を検出する第１の電流検出手段ＲＨ、２と、第２の電流制御型トランジスタＴ２の基準用端子および第２の電流制御型トランジスタＴ２の制御端子の間に設けられ、第２の電流制御型トランジスタＴ２に流れる逆方向の電流を検出する第２の電流検出手段ＲＬ，４と、少なくとも第１の電流検出手段ＲＨ、２により逆方向の電流が検出されているとき、第１の電流制御型トランジスタＴ１をオンさせる駆動信号が発生しないように第１の駆動制御手段Ｍ１，Ｍ２を制御する第１の駆動信号停止手段１と、少なくとも第２の電流検出手段ＲＬ、４により逆方向の電流が検出されているとき、第２の電流制御型トランジスタＴ２をオンさせる駆動信号が発生しないように第２の駆動制御手段Ｍ３，Ｍ４を制御する第２の駆動信号停止手段３とを備えることにより、上述した目的を達成する。
（４）請求項４に記載の発明は、請求項３に記載の電流制御型素子用駆動装置において、第１の電流検出手段は、第１の電流制御型トランジスタＴ１の駆動用端子および制御端子の間に直列に配設される第１の抵抗素子ＲＨと、この第１の抵抗素子ＲＨの両端の端子間電圧を検出する第１の電圧検出手段２とを含み、第１の電圧検出手段２による検出結果により逆方向の電流を検出し、第２の電流検出手段は、第２の電流制御型トランジスタＴ２の基準用端子および制御端子の間に直列に配設される第２の抵抗素子ＲＬと、この第２の抵抗素子ＲＬの両端の端子間電圧を検出する第２の電圧検出手段４を含み、第２の電圧検出手段４による検出結果により逆方向の電流を検出することを特徴とする。
【０００７】
なお、上記課題を解決するための手段の項では、本発明をわかりやすく説明するために実施の形態の図と対応づけたが、これにより本発明が実施の形態に限定されるものではない。
【０００８】
【発明の効果】
以上詳細に説明したように本発明によれば、次のような効果を奏する。
（１）請求項１〜４に記載の発明による電流制御型素子用駆動装置では、電流制御型トランジスタの駆動用端子と制御端子との間（下アームを構成する場合は基準用端子と制御端子との間）に電流検出手段を設け、電流検出手段が電流制御型トランジスタの逆方向に流れる電流を検出しているときに電流制御型トランジスタをオンさせる駆動信号が発生しないようにした。電流検出手段を電流制御型トランジスタの駆動用端子と制御端子との間（下アームを構成する場合は基準用端子と制御端子との間）に設けるようにしたので、電流検出手段に印可される電圧を電流制御型トランジスタの電源端子に印加される電圧に比べて小さくできる。この結果、電流検出手段に高耐圧部品を用いなくてよいから小型で低コストの装置が得られる。
（２）とくに、請求項２，４に記載の発明では、電流制御型トランジスタの駆動用端子と制御端子との間（下アームを構成する場合は基準用端子と制御端子との間）に直列に配設される抵抗素子の両端の端子電圧を検出して逆方向の電流を検出するようにしたので、小型で低コストの装置が得られる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、誘導モータを制御するＨブリッジ回路の一部であり、本発明の一実施の形態による電流制御型半導体装置の回路図である。図１において、電流制御型スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）Ｔ１，Ｔ２は、モータなどの誘導性負荷Ｌ１に駆動電流を供給するスイッチングデバイスである。駆動用トランジスタＴ１のコレクタ端子に電源電圧Ｖｃｃが接続され、駆動用トランジスタＴ２のエミッタ端子は接地されている。駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【００１０】
図１の上側アームには、駆動用トランジスタＴ１の他に、制御回路１と、コンパレータ２と、ＰＭＯＳトランジスタＭ１と、ＮＭＯＳトランジスタＭ２と、電流方向検知用抵抗器ＲＨとが設けられている。上側アームの制御入力端子ＩＮ−Ｈには、不図示の指令回路から駆動用トランジスタＴ１をオンさせるためにＬレベルの制御信号が印加され、駆動用トランジスタＴ１をオフさせるためにＨレベルの制御信号が印加される。制御入力端子ＩＮ−Ｈに印加された制御信号は、制御回路１とＮＭＯＳトランジスタＭ２のゲート端子に入力される。
【００１１】
制御回路１はインバータ１１とＮＡＮＤゲート１２とを有する。ＮＡＮＤゲート１２には、インバータ１１で反転された上記制御信号と、コンパレータ２から出力される検出信号とが入力される。ＮＡＮＤゲート１２の出力信号はＰＭＯＳトランジスタＭ１のゲート端子に入力される。
【００１２】
上側アーム回路で駆動用トランジスタＴ１がオンされるとき、ＰＭＯＳトランジスタＭ１がオンされるとともにＮＭＯＳトランジスタＭ２がオフされ、ベース電源ＶＢ−ＨからＰＭＯＳトランジスタＭ１を介して駆動用トランジスタＴ１のベース端子に電流が流され、駆動用トランジスタＴ１にキャリアが注入される。ＰＭＯＳトランジスタＭ１がオンされて駆動用トランジスタＴ１のベース端子に流れる電流が駆動用トランジスタＴ１に対する駆動信号になる。一方、駆動用トランジスタＴ１がオフされるとき、ＰＭＯＳトランジスタＭ１がオフされるとともにＮＭＯＳトランジスタＭ２がオンされる。このとき、駆動用トランジスタＴ１のベース端子から電流方向検知用抵抗器ＲＨ、およびＮＭＯＳトランジスタＭ２を介して駆動用トランジスタＴ１のエミッタ端子に電流が流され、駆動用トランジスタＴ１からキャリアが引き抜かれる。
【００１３】
コンパレータ２は、電流方向検知用抵抗器ＲＨを図１の下から上向きに電流が流れる場合にＬレベルの検出信号を出力し、その他の場合はＨレベルの検出信号を出力する。なお、ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２には、それぞれ並列にダイオードＤ１、Ｄ２が形成されている。ダイオードＤ１、Ｄ２の極性は、図１において下側がアノード、上側がカソードである。
【００１４】
図１の下側アームには、駆動用トランジスタＴ２の他に、制御回路３と、コンパレータ４と、ＰＭＯＳトランジスタＭ３と、ＮＭＯＳトランジスタＭ４と、電流方向検知用抵抗器ＲＬとが設けられている。下側アームの制御入力端子ＩＮ−Ｌには、不図示の指令回路から駆動用トランジスタＴ２をオンさせるためにＬレベルの制御信号が印加され、駆動用トランジスタＴ２をオフさせるためにＨレベルの制御信号が印加される。制御入力端子ＩＮ−Ｌに印加された制御信号は、制御回路３とＮＭＯＳトランジスタＭ４のゲート端子に入力される。
【００１５】
制御回路３はインバータ３１とＮＡＮＤゲート３２とを有する。ＮＡＮＤゲート３２には、インバータ３１で反転された上記制御信号と、コンパレータ４から出力される検出信号とが入力される。ＮＡＮＤゲート３２の出力信号はＰＭＯＳトランジスタＭ３のゲート端子に入力される。
【００１６】
下側アーム回路で駆動用トランジスタＴ２がオンされるとき、ＰＭＯＳトランジスタＭ３がオンされるとともにＮＭＯＳトランジスタＭ４がオフされる。ベース電源ＶＢ−ＬからＰＭＯＳトランジスタＭ３を介して駆動用トランジスタＴ２のベース端子に電流が流され、駆動用トランジスタＴ２にキャリアが注入される。ＰＭＯＳトランジスタＭ３がオンされて駆動用トランジスタＴ２のベース端子に流れる電流が駆動用トランジスタＴ２に対する駆動信号になる。一方、駆動用トランジスタＴ２がオフされるとき、ＰＭＯＳトランジスタＭ３がオフされるとともにＮＭＯＳトランジスタＭ４がオンされる。このとき、駆動用トランジスタＴ２のベース端子から電流方向検知用抵抗器ＲＬ、およびＮＭＯＳトランジスタＭ４を介して駆動用トランジスタＴ２のエミッタ端子に電流が流され、駆動用トランジスタＴ２からキャリアが引き抜かれる。
【００１７】
コンパレータ４は、電流方向検知用抵抗器ＲＬを図１の下から上向きに電流が流れる場合にＬレベルの検出信号を出力し、その他の場合はＨレベルの検出信号を出力する。なお、ＰＭＯＳトランジスタＭ３およびＮＭＯＳトランジスタＭ４には、それぞれ並列にダイオードＤ３、Ｄ４が形成されている。ダイオードＤ３、Ｄ４の極性は、図１において下側がアノード、上側がカソードである。
【００１８】
以上の電流制御型半導体装置の動作について、上側アームを例に詳細に説明する。図２は、図１の回路図の上側アーム部分の制御入力端子ＩＮ−Ｈに印加される制御信号Ｓｉｇ（ＩＮ−Ｈ）、コンパレータ２から出力される検出信号Ｓｉｇ（ＶＳ−Ｈ）、ＰＭＯＳトランジスタＭ１のゲート端子に印加される信号Ｓｉｇ（Ｖ１−Ｈ）、および下側アーム部分の制御入力端子ＩＮ−Ｌに印加される制御信号Ｓｉｇ（ＩＮ−Ｌ）のタイムチャートである。図２のタイミングｔ０の時点において、下側アームの駆動用トランジスタＴ２に対する制御入力端子ＩＮ−Ｌに印加される制御信号Ｓｉｇ（ＩＮ−Ｌ）がＬレベルになり、オン指令が入力される。このとき、コンパレータ４の出力はＨレベルであるため、制御回路３の出力がＬレベルになって、ＰＭＯＳトランジスタＭ３がオン、ＮＭＯＳトランジスタＭ４がオフする。この結果、駆動用トランジスタＴ２がオンされて図１のＡ方向に電流が流れる。
【００１９】
この時点では、上側アームの駆動用トランジスタＴ１に対してオフ指令が入力されている。すなわち、制御入力端子ＩＮ−Ｈに印加される制御信号Ｓｉｇ（ＩＮ−Ｈ）はＨレベル（オフ指令）であり、コンパレータ２から出力される検出信号Ｓｉｇ（ＶＳ−Ｈ）はＨレベルである。タイミングｔ１の時点において、駆動用トランジスタＴ２に対する制御信号Ｓｉｇ（ＩＮ−Ｌ）がＨレベルになり、オフ指令が入力される。これにより、ＰＭＯＳトランジスタＭ３がオフ、ＮＭＯＳトランジスタＭ４がオンして駆動用トランジスタＴ２がオフされる。駆動用トランジスタＴ２がオフされると、誘導性負荷Ｌ１に蓄積されているエネルギーを放出するために上述した環流電流が流れる。
【００２０】
誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図１のＰ点の電位が上昇するので、上側アームのダイオード２、および電流方向検知用抵抗器ＲＨを介して図１のＢ’で示す方向に電流が流れる。このとき、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、図１のＢに示す方向に電流が流れる。コンパレータ２から出力される検出信号Ｓｉｇ（ＶＳ−Ｈ）は、タイミングｔ１の時点でＬレベルに変化する。
【００２１】
上記Ｂ’およびＢで示される方向に流れる電流、すなわち、環流電流が流れているタイミングｔ２の時点において、上側アームの駆動用トランジスタＴ１に対してオン指令が入力され、制御信号Ｓｉｇ（ＩＮ−Ｈ）がＬレベルになる。このとき、コンパレータ２の出力はＬレベルであるため、制御回路１から出力されてＰＭＯＳトランジスタＭ１のゲート端子に印加される信号Ｓｉｇ（Ｖ１−Ｈ）はＨレベルが保持される。したがって、駆動用トランジスタＴ１に対してオン指令が入力されるにもかかわらず、ＰＭＯＳトランジスタＭ１がオフ状態を保持する結果、駆動用トランジスタＴ１に対する駆動電流が流れない。
【００２２】
上側アームの駆動用トランジスタＴ１に対してオフ指令が入力され、制御信号Ｓｉｇ（ＩＮ−Ｈ）がＨレベルにされた後のタイミングｔ３の時点において、駆動用トランジスタＴ２に対して再びオン指令が入力される。すなわち、下側アームの制御入力端子ＩＮ−Ｌに印加される制御信号Ｓｉｇ（ＩＮ−Ｌ）が再びＬレベルになる。制御回路３の出力がＬレベルになり、ＰＭＯＳトランジスタＭ３がオン、ＮＭＯＳトランジスタＭ４がオフする。この結果、駆動用トランジスタＴ２が再びオンされて図１のＡ方向に電流が流れる。
【００２３】
なお、タイミングｔ２以降の時点で駆動用トランジスタＴ１が逆方向にオンしていない場合は、コンパレータ２の検出信号Ｓｉｇ（ＶＳ−Ｈ）がＨレベルにされる。したがって、上側アームの駆動用トランジスタＴ１に対してオン指令が入力され、制御信号Ｓｉｇ（ＩＮ−Ｈ）がＬレベルになることにより、ＰＭＯＳトランジスタＭ１がオンして駆動用トランジスタＴ１に対する駆動電流を流す。この結果、駆動用トランジスタＴ１がオンされる。
【００２４】
上述したタイミングｔ３において、駆動用トランジスタＴ２が再びターンオンされると、駆動用トランジスタＴ１が逆回復動作に移行する。この時点において、ＮＭＯＳトランジスタＭ２がオンされているので、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が滞留されない。すなわち、駆動用トランジスタＴ１のコレクタ領域内の電荷は、駆動用トランジスタＴ１のベース端子から電流方向検知用抵抗器ＲＨ、およびＮＭＯＳトランジスタＭ２を介して駆動用トランジスタＴ１のエミッタ端子側に引き出される。この結果、駆動用トランジスタＴ１はオフ状態になり、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて貫通する大きな貫通電流が流れない。
【００２５】
駆動用トランジスタＴ１のベース端子−エミッタ端子間の電圧は、駆動用トランジスタＴ１が順方向にオンしているとき約１Ｖ、駆動用トランジスタＴ１がオフしているとき０Ｖである。また、駆動用トランジスタＴ１が逆方向にオンしているときの電圧が高くならないように、電流方向検知用抵抗器ＲＨの抵抗値を小さくする。したがって、駆動用トランジスタＴ１のベース端子−エミッタ端子間に設けられる電流方向検知用抵抗器ＲＨおよびコンパレータ２に高耐圧部品を用いる必要はない。
【００２６】
以上の説明では、上側アームを例にあげて説明したが、下側アームの場合も同様である。すなわち、駆動用トランジスタＴ２に環流電流が流れている状態において、下側アームの駆動用トランジスタＴ２に対してオン指令が入力されても、コンパレータ４の出力がＬレベルになるため、制御回路３から出力されてＰＭＯＳトランジスタＭ３のゲート端子に印加される信号Ｓｉｇ（Ｖ１−Ｌ）のＨレベルが保持される。したがって、駆動用トランジスタＴ２に対するオン指令が入力されるにもかかわらず、ＰＭＯＳトランジスタＭ３がオフ状態を保持する結果、駆動用トランジスタＴ２に対する駆動電流が流れない。
【００２７】
また、駆動用トランジスタＴ２のベース端子−エミッタ端子間の電圧は、駆動用トランジスタＴ２が順方向にオンしているとき約１Ｖ、駆動用トランジスタＴ１がオフしているとき０Ｖである。また、駆動用トランジスタＴ２が逆方向にオンしているときの電圧が高くならないように、電流方向検知用抵抗器ＲＬの抵抗値を小さくする。したがって、駆動用トランジスタＴ２のベース端子−エミッタ端子間に設けられる電流方向検知用抵抗器ＲＬおよびコンパレータ４に対し、高耐圧部品を用いる必要はない。
【００２８】
以上説明した実施の形態によれば、以下の作用効果が得られる。
（１）駆動用トランジスタＴ１のベース端子とベース電源ＶＢ−Ｈ、および駆動用トランジスタＴ２のベース端子とベース電源ＶＢ−Ｌとの間に、ＰＭＯＳトランジスタＭ１およびＰＭＯＳトランジスタＭ３をそれぞれ設け、駆動用トランジスタＴ１のベース端子とエミッタ端子との間に、電流方向検知用抵抗器ＲＨとＮＭＯＳトランジスタＭ２、および駆動用トランジスタＴ２のベース端子とエミッタ端子との間に、電流方向検知用抵抗器ＲＬとＮＭＯＳトランジスタＭ４とをそれぞれ設けるようにした。このようにして上側アームおよび下側アームを対称な回路にした結果、両アームの回路を同等の回路部品を用いて構成することができるのでコスト低減の効果が得られる。
（２）逆方向の環流電流を検出する電流方向検知用抵抗器ＲＨ、ＲＬ、およびこれら抵抗器の両端の電圧を比較するコンパレータ２、４を駆動用トランジスタＴ１、Ｔ２のベース端子とエミッタ端子との間にそれぞれ設けるようにした。したがって、環流電流を検知するために高耐圧の部品を用いなくてよいから、安価で小型の装置を得ることができる。また、駆動回路全体をＩＣ化することも容易になる。
【００２９】
上述した図１の構成において、駆動用トランジスタＴ１のベース端子−エミッタ端子間に設けた電流方向検知用抵抗器ＲＨとＮＭＯＳトランジスタＭ２、および駆動用トランジスタＴ２のベース端子−エミッタ端子間に設けた電流方向検知用抵抗器ＲＬとＮＭＯＳトランジスタＭ４について、それぞれ位置を入れ替えて接続してもよい。すなわち、図１において、ＮＭＯＳトランジスタＭ２およびＭ４が上に、電流方向検知用抵抗器ＲＨおよびＲＬを下に接続する場合にも上記（１）、（２）の作用効果が得られる。
【００３０】
上記の説明では、駆動用トランジスタＴ１およびＴ２のエミッタ端子からコレクタ端子に向けて逆方向に大きな環流電流を流す必要があるため、駆動用トランジスタＴ１およびＴ２の逆方向電流増幅率ｈ’ＦＥが十分に大きいことが望まれる。この点、上述した駆動用トランジスタＴ１およびＴ２としては、たとえば、一般的なパワーバイポーラ型トランジスタが考えられる。とくに、特開平６−２５２４０８号公報に開示されている半導体装置は、逆方向電流増幅率ｈ’ＦＥが順方向の電流増幅率ｈＦＥと同程度であるため、本発明の駆動用トランジスタとして特に有効である。
【００３１】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、エミッタ端子が駆動用端子（下アームを構成する場合は基準用端子）に、駆動用トランジスタＴ１が電流制御型トランジスタおよび第１の電流制御型トランジスタに、ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２が駆動制御手段および第１の駆動制御手段に、ベース端子が制御端子に、電流方向検知用抵抗器ＲＨおよびコンパレータ２が電流検出手段および第１の電流検出手段に、制御回路１が駆動信号停止手段および第１の駆動信号停止手段に、電流方向検知用抵抗器ＲＨが抵抗素子および第１の抵抗素子に、コンパレータ２が電圧検出手段および第１の電圧検出手段に、駆動用トランジスタＴ２が第２の電流制御型トランジスタに、ＰＭＯＳトランジスタＭ３およびＮＭＯＳトランジスタＭ４が第２の駆動制御手段に、電流方向検知用抵抗器ＲＬおよびコンパレータ４が第２の電流検出手段に、制御回路３が第２の駆動信号停止手段に、電流方向検知用抵抗器ＲＬが第２の抵抗素子に、コンパレータ４が第２の電圧検出手段に、それぞれ対応する。
【図面の簡単な説明】
【図１】一実施の形態による電流制御型半導体装置の回路図である。
【図２】図１の回路図の上側アーム部分に印加される制御信号のタイムチャートである。
【図３】従来の技術による保護回路が設けられたＨブリッジ回路の一部を表した回路図である。
【符号の説明】
１，３…制御回路、２，４…コンパレータ、
１１，３１…インバータ、１２，３２…ＮＡＮＤゲート、
Ｄ１〜Ｄ４…ダイオード、Ｌ１…誘導性負荷、
Ｍ１，Ｍ３…ＰＭＯＳトランジスタ、Ｍ２，Ｍ４…ＮＭＯＳトランジスタ、
ＲＨ，ＲＬ…電流方向検知用抵抗器、Ｔ１，Ｔ２…駆動用トランジスタ

Claims

駆動用端子に接続された誘導性負荷を駆動する電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を前記供給する向きと逆方向に流す電流制御型トランジスタと、
前記電流制御型トランジスタをオン／オフさせる駆動信号を発生する駆動制御手段と、
前記電流制御型トランジスタの前記誘導性負荷が接続される駆動用端子および前記電流制御型トランジスタの制御端子の間に設けられ、前記電流制御型トランジスタに流れる前記逆方向の電流を検出する電流検出手段と、
少なくとも前記電流検出手段により前記逆方向の電流が検出されているとき、前記電流制御型トランジスタをオンさせる駆動信号が発生しないように前記駆動制御手段を制御する駆動信号停止手段とを備えることを特徴とする電流制御型素子用駆動装置。
請求項１に記載の電流制御型素子用駆動装置において、
前記電流検出手段は、前記電流制御型トランジスタの前記駆動用端子および前記制御端子の間に直列に配設される抵抗素子と、この抵抗素子の両端の端子間電圧を検出する電圧検出手段とを含み、前記電圧検出手段による検出結果により前記逆方向の電流を検出することを特徴とする電流制御型素子用駆動装置。
誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を前記供給する向きと逆方向に流す第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給するとともに、前記誘導性負荷から生じる逆起電力による電流を前記供給する向きと逆方向に流す第２の電流制御型トランジスタと、
前記第１の電流制御型トランジスタをオン／オフさせる駆動信号を発生する第１の駆動制御手段と、
前記第２の電流制御型トランジスタをオン／オフさせる駆動信号を発生する第２の駆動制御手段と、
前記第１の電流制御型トランジスタの前記誘導性負荷が接続される駆動用端子および前記第１の電流制御型トランジスタの制御端子の間に設けられ、前記第１の電流制御型トランジスタに流れる前記逆方向の電流を検出する第１の電流検出手段と、
前記第２の電流制御型トランジスタの基準用端子および前記第２の電流制御型トランジスタの制御端子の間に設けられ、前記第２の電流制御型トランジスタに流れる前記逆方向の電流を検出する第２の電流検出手段と、
少なくとも前記第１の電流検出手段により前記逆方向の電流が検出されているとき、前記第１の電流制御型トランジスタをオンさせる駆動信号が発生しないように前記第１の駆動制御手段を制御する第１の駆動信号停止手段と、
少なくとも前記第２の電流検出手段により前記逆方向の電流が検出されているとき、前記第２の電流制御型トランジスタをオンさせる駆動信号が発生しないように前記第２の駆動制御手段を制御する第２の駆動信号停止手段とを備えることを特徴とする電流制御型素子用駆動装置。
請求項３に記載の電流制御型素子用駆動装置において、
前記第１の電流検出手段は、前記第１の電流制御型トランジスタの前記駆動用端子および前記制御端子の間に直列に配設される第１の抵抗素子と、この第１の抵抗素子の両端の端子間電圧を検出する第１の電圧検出手段とを含み、前記第１の電圧検出手段による検出結果により前記逆方向の電流を検出し、
前記第２の電流検出手段は、前記第２の電流制御型トランジスタの前記基準用端子および前記制御端子の間に直列に配設される第２の抵抗素子と、この第２の抵抗素子の両端の端子間電圧を検出する第２の電圧検出手段とを含み、前記第２の電圧検出手段による検出結果により前記逆方向の電流を検出することを特徴とする電流制御型素子用駆動装置。