JP3625378B2 - 多段増幅器 - Google Patents
多段増幅器 Download PDFInfo
- Publication number
- JP3625378B2 JP3625378B2 JP15624498A JP15624498A JP3625378B2 JP 3625378 B2 JP3625378 B2 JP 3625378B2 JP 15624498 A JP15624498 A JP 15624498A JP 15624498 A JP15624498 A JP 15624498A JP 3625378 B2 JP3625378 B2 JP 3625378B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- hbt
- input
- semiconductor element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に使用するマイクロ波・ミリ波の半導体素子例えばＨＢＴ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子を含む半導体装置を用いた多段増幅器に関するものである。
【０００２】
【従来の技術】
一般にマイクロ波高出力増幅器は、ＦＥＴ、ＨＢＴといった半導体デバイスを用いて構成されるが、多段増幅器モジュールを作製する場合、半導体デバイスを作製する半導体基板のチップサイズを小さくすることによってモジュールの低価格化を図ることができる。また、モジュール自身を小型化することも重要である。
【０００３】
図５は、例えば、従来例として、ＩＥＥＥ １９９６ Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｃｉｒｃｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｐｐ．１３−１６に記述されている増幅素子がＦＥＴの場合の半導体基板上に作製されたＦＥＴ（図５ａ）と、それを用いて作製された２段増幅器モジュール（図５ｂ）の例である。
図５において、１は例えばＧａＡｓといった半導体基板、２は前段用ＦＥＴ、３は前段用ＦＥＴの入力パッド、４は前段用ＦＥＴの出力パッド、５は後段用ＦＥＴ、６は後段用ＦＥＴの入力パッド、７は後段用ＦＥＴの出力パッド、８は例えばセラミックで作製されたＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板、９は入力整合回路、１０は段間整合回路、１１は出力整合回路、１２は入力端子、１３は出力端子、１４は接続用ワイヤである。
【０００４】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＦＥＴの入力パッド３、そして、前段用ＦＥＴ２に入力する。入力された信号は前段用ＦＥＴ２で増幅された後、前段用ＦＥＴの出力パッド４、接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＦＥＴの入力パッド６を介して後段用ＦＥＴ５へ入力される。入力された信号は後段用ＦＥＴ５で増幅された後、後段用ＦＥＴの出力パッド７から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【０００５】
図５に示すように、半導体基板１上には増幅素子である前段用ＦＥＴ２と後段用ＦＥＴ５のみが作製されており、半導体基板１のチップサイズは小さくすることができている。また、半導体基板１は１チップで構成されているため、金属キャリア等に行う半田づけも１回で済み低価格を実現することができる。また、図５のように、前段用ＦＥＴ２と後段用ＦＥＴ５が入出力の向きを逆にして作製されているため、半導体基板外のＭＩＣ基板８上に小さなサイズで入力整合回路９、段間整合回路１０、出力整合回路１１を形成でき、増幅器モジュール自体を小型に構成することができる。
【０００６】
【発明が解決しようとする課題】
ところで、上述の従来例のＦＥＴ素子を用いた場合、前段ＦＥＴの入力パッドと、後段ＦＥＴの出力パッドが極めて近接しており、また、それぞれのパッドとＭＩＣ基板を接続するワイヤも近接しているため、両パッド間もしくはワイヤ間で信号が結合する可能性がある。また、前段ＦＥＴの入力パッドから、後段ＦＥＴの出力パッドに至るまでに信号は２段のＦＥＴにより増幅されているため２０〜３０ｄＢ程度増幅されている。したがって、両パッド間もしくはワイヤ間で信号が結合した場合に、その結合によって生じる閉ループにおいて発振条件を満足し、そのために不安定になる可能性があるという問題点があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、小型で安定な半導体装置を用いた多段増幅器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る多段増幅器は、半導体基板上に前段用半導体素子及び後段用半導体素子を入出力の向きが逆方向となるように並べて配置した半導体装置と、該半導体装置に接続され、上記前段用半導体素子及び上記後段用半導体素子のそれぞれに入出力される信号の整合をとる整合手段とを備えた多段増幅器であって、上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えたものである。
【０００９】
請求項２の発明に係る多段増幅器は、請求項１の発明において、上記グランドラインの代わりにグランドライン用の伝送線路を用いるものである。
【００１０】
請求項３の発明に係る多段増幅器は、請求項１の発明において、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるものである。
【００１１】
請求項４の発明に係る多段増幅器は、請求項１〜３のいずれかに記載の発明において、上記半導体素子がＨＢＴ素子であるものである。
【００１３】
請求項５の発明に係る多段増幅器は、請求項１〜４のいずれかに記載の発明において、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したものである。
【００１４】
請求項６の発明に係る多段増幅器は、請求項１〜４のいずれかに記載の発明において、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したものである。
【００１５】
【発明の実施の形態】
以下、この発明の一実施の形態を、半導体素子としてＨＢＴ素子を用いた場合を例にとり、図を参照して説明する。
実施の形態１．
図１はこの発明に係わる実施の形態１を示す構成図である。
図において、１Ａは例えばＧａＡｓといった半導体基板、１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、１９は後段用ＨＢＴの入力パッド、２０は後段用ＨＢＴの出力パッド、２１は前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された１本以上のグランドライン、２２は半導体基板１上に設けられたスルーホール（バイアホール）、２３は半導体基板１を半田付けした金属キャリア２３、２４はグランドライン２１を金属キャリア２３に接地するためのワイヤである。
【００１６】
次に、動作について説明する。
図１（ａ）に示すＨＢＴ素子においては、前段用ＨＢＴの入力パッド１６に入力した信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７より、半導体基板１の外部に形成された段間整合回路を介して、再び、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から出力される。
【００１７】
なお、グランドライン２１の接地方法については、図１（ｂ）に示すように半導体基板１上に作製したスルーホール（バイアホール）２２を介して、半導体基板１の裏面の導体に接地する方法や、図１（ｃ）に示すように、半導体基板１を半田付けした金属キャリア２３上にワイヤ２４を用いて接地する方法などがある。
【００１８】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン２１が１本以上挿入されているため、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができる。
【００１９】
実施の形態２．
図２はこの発明に係わる実施の形態２を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いてＨＢＴ２段増幅器を構成する場合である。図２において、図１および図５と対応する部分には同一符号を付し、その詳細説明を省略する。
ここでは、半導体基板１Ａ上の前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、同様にはワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０を出力整合回１１の入力側に接続する。
【００２０】
次に動作について説明する。入力端子１２に入力した信号は、ＭＩＣ基板８上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２１】
このように、本実施の形態では、 前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン２１が１本以上挿入されているため、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な２段ＨＢＴ増幅器を得ることができる。
なお、グランドラインの接地方法については実施の形態１と同様である。
【００２２】
実施の形態３．
図３はこの発明に係わる実施の形態３を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いて実施の形態２と同様にＨＢＴ２段増幅器を構成する場合である。図３において、図２と対応する部分には同一符号を付し、その詳細説明を省略する。
図において、１Ｂは例えばＧａＡｓといった半導体基板、８Ｂは例えばセラミックで作製されたＭＩＣ基板、２５はグランドライン用伝送線路、２６はグランドライン用パッド、２７はＭＩＣ基板上のグランド端子である。
そして、実施の形態２と同様にワイヤ１４を介して半導体基板１Ｂの前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、ワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０をは出力整合回１１の入力側に接続する。また、ワイヤ１４を介してグランドライン用パッド２６とＭＩＣ基板上のグランド端子２７を接続する。
【００２３】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８Ａ上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８Ａ上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２４】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入されたグランドライン用伝送線路２５はグランドライン用パッド２６から接続用ワイヤ１４を介してＭＩＣ基板上のグランド２７へと接地されている。したがって、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２５】
実施の形態４．
図４はこの発明に係わる実施の形態４を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いて実施の形態２同様ＨＢＴ２段増幅器を構成する場合である。図４において、図２と対応する部分には同一符号を付し、その詳細説明を省略する。
図において、１Ｃは例えばＧａＡｓといった半導体基板、８Ｂは例えばセラミックで作製されたＭＩＣ基板、１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、２８は前段用ＨＢＴ用定電圧ベースバイアス回路、２９は後段用ＨＢＴ用定電圧ベースバイアス回路、３０はＭＩＣ基板上のバイアス印加端子ある。
【００２６】
そして、実施の形態２と同様にワイヤ１４を介して半導体基板１Ｃの前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、ワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０をは出力整合回１１の入力側に接続する。また、ワイヤ１４を介して前段用ＨＢＴ用定電圧ベースバイアス回路２８および後段用ＨＢＴ用定電圧ベースバイアス回路２９とＭＩＣ基板上のバイアス印加端子３０を接続する。
【００２７】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８Ｂ上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２８】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された前段用ＨＢＴ用定電圧バイアス回路２８と、後段用ＨＢＴ用定電圧ベースバイアス回路２９は接続用ワイヤ１４を介してＭＩＣ基板上のバイアス印加端子に接続されている。したがって、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２９】
なお、実施の形態１〜４においてはＧａＡｓ基板上に作製したＨＢＴ素子の例を示したが、ＳｉＧｅなどの他の半導体基板上に作製したＨＢＴ素子に対しても適用可能である。また、半導体素子もＨＢＴ素子に限定されることなく、その他の半導体素子でもよい。
【００３０】
【発明の効果】
以上のように、請求項１の発明によれば、半導体基板上に入出力の向きが逆方向である前段用半導体素子及び後段用半導体素子を並べて配置した半導体装置において、上記前段用半導体素子及び後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。さらに、該半導体装置に接続され、上記前段用半導体素子及び後段用半導体素子に入出力される信号の整合をとる整合手段とを備えたので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な増幅器が得られ、特にＨＢＴ多段増幅器を構成する場合には有用であるという効果がある。
【００３１】
請求項２の発明によれば、上記グランドラインの代わりにグランドライン用の伝送線路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。
【００３２】
請求項３の発明によれば、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。
【００３３】
請求項４の発明によれば、上記半導体素子がＨＢＴ素子であるので、モジュールの低価格化および小型化を目論む多段増幅器モジュール等に用いて有用であるという効果がある。
【００３５】
請求項５の発明によれば、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができるという効果がある。
【００３６】
請求項６の発明によれば、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す構成図である。
【図２】この発明の実施の形態２を示す構成図である。
【図３】この発明の実施の形態３を示す構成図である。
【図４】この発明の実施の形態４を示す構成図である。
【図５】従来のＨＢＴ２段増幅器を示す構成図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ 半導体基板、 ８，８Ａ，８Ｂ ＭＩＣ基板、 ９ 入力整合回路、 １０ 段間整合回路、 １１ 出力整合回路 、 １４，２４ ワイヤ、、 １５ 前段用ＨＢＴ、 １６ 前段用ＨＢＴの入力パッド、 １７前段用ＨＢＴの出力パッド、 １８ 後段用ＨＢＴ、 １９ 後段用ＨＢＴの入力パッド、 ２０ 後段用ＨＢＴの出力パッド、 ２１ グランドライン、 ２２ スルーホール（バイアホール）、 ２３ 金属キャリア、 ２５ グランドライン用伝送線路、 ２６ グランドライン用パッド、 ２７ ＭＩＣ基板上のグランド端子、 ２８ 前段用ＨＢＴ用定電圧ベースバイアス回路、 ２９ 後段用ＨＢＴ用定電圧ベースバイアス回路、 ３０ ＭＩＣ基板上のバイアス印加端子。
【発明の属する技術分野】
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に使用するマイクロ波・ミリ波の半導体素子例えばＨＢＴ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子を含む半導体装置を用いた多段増幅器に関するものである。
【０００２】
【従来の技術】
一般にマイクロ波高出力増幅器は、ＦＥＴ、ＨＢＴといった半導体デバイスを用いて構成されるが、多段増幅器モジュールを作製する場合、半導体デバイスを作製する半導体基板のチップサイズを小さくすることによってモジュールの低価格化を図ることができる。また、モジュール自身を小型化することも重要である。
【０００３】
図５は、例えば、従来例として、ＩＥＥＥ １９９６ Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｃｉｒｃｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｐｐ．１３−１６に記述されている増幅素子がＦＥＴの場合の半導体基板上に作製されたＦＥＴ（図５ａ）と、それを用いて作製された２段増幅器モジュール（図５ｂ）の例である。
図５において、１は例えばＧａＡｓといった半導体基板、２は前段用ＦＥＴ、３は前段用ＦＥＴの入力パッド、４は前段用ＦＥＴの出力パッド、５は後段用ＦＥＴ、６は後段用ＦＥＴの入力パッド、７は後段用ＦＥＴの出力パッド、８は例えばセラミックで作製されたＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板、９は入力整合回路、１０は段間整合回路、１１は出力整合回路、１２は入力端子、１３は出力端子、１４は接続用ワイヤである。
【０００４】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＦＥＴの入力パッド３、そして、前段用ＦＥＴ２に入力する。入力された信号は前段用ＦＥＴ２で増幅された後、前段用ＦＥＴの出力パッド４、接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＦＥＴの入力パッド６を介して後段用ＦＥＴ５へ入力される。入力された信号は後段用ＦＥＴ５で増幅された後、後段用ＦＥＴの出力パッド７から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【０００５】
図５に示すように、半導体基板１上には増幅素子である前段用ＦＥＴ２と後段用ＦＥＴ５のみが作製されており、半導体基板１のチップサイズは小さくすることができている。また、半導体基板１は１チップで構成されているため、金属キャリア等に行う半田づけも１回で済み低価格を実現することができる。また、図５のように、前段用ＦＥＴ２と後段用ＦＥＴ５が入出力の向きを逆にして作製されているため、半導体基板外のＭＩＣ基板８上に小さなサイズで入力整合回路９、段間整合回路１０、出力整合回路１１を形成でき、増幅器モジュール自体を小型に構成することができる。
【０００６】
【発明が解決しようとする課題】
ところで、上述の従来例のＦＥＴ素子を用いた場合、前段ＦＥＴの入力パッドと、後段ＦＥＴの出力パッドが極めて近接しており、また、それぞれのパッドとＭＩＣ基板を接続するワイヤも近接しているため、両パッド間もしくはワイヤ間で信号が結合する可能性がある。また、前段ＦＥＴの入力パッドから、後段ＦＥＴの出力パッドに至るまでに信号は２段のＦＥＴにより増幅されているため２０〜３０ｄＢ程度増幅されている。したがって、両パッド間もしくはワイヤ間で信号が結合した場合に、その結合によって生じる閉ループにおいて発振条件を満足し、そのために不安定になる可能性があるという問題点があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、小型で安定な半導体装置を用いた多段増幅器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る多段増幅器は、半導体基板上に前段用半導体素子及び後段用半導体素子を入出力の向きが逆方向となるように並べて配置した半導体装置と、該半導体装置に接続され、上記前段用半導体素子及び上記後段用半導体素子のそれぞれに入出力される信号の整合をとる整合手段とを備えた多段増幅器であって、上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えたものである。
【０００９】
請求項２の発明に係る多段増幅器は、請求項１の発明において、上記グランドラインの代わりにグランドライン用の伝送線路を用いるものである。
【００１０】
請求項３の発明に係る多段増幅器は、請求項１の発明において、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるものである。
【００１１】
請求項４の発明に係る多段増幅器は、請求項１〜３のいずれかに記載の発明において、上記半導体素子がＨＢＴ素子であるものである。
【００１３】
請求項５の発明に係る多段増幅器は、請求項１〜４のいずれかに記載の発明において、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したものである。
【００１４】
請求項６の発明に係る多段増幅器は、請求項１〜４のいずれかに記載の発明において、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したものである。
【００１５】
【発明の実施の形態】
以下、この発明の一実施の形態を、半導体素子としてＨＢＴ素子を用いた場合を例にとり、図を参照して説明する。
実施の形態１．
図１はこの発明に係わる実施の形態１を示す構成図である。
図において、１Ａは例えばＧａＡｓといった半導体基板、１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、１９は後段用ＨＢＴの入力パッド、２０は後段用ＨＢＴの出力パッド、２１は前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された１本以上のグランドライン、２２は半導体基板１上に設けられたスルーホール（バイアホール）、２３は半導体基板１を半田付けした金属キャリア２３、２４はグランドライン２１を金属キャリア２３に接地するためのワイヤである。
【００１６】
次に、動作について説明する。
図１（ａ）に示すＨＢＴ素子においては、前段用ＨＢＴの入力パッド１６に入力した信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７より、半導体基板１の外部に形成された段間整合回路を介して、再び、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から出力される。
【００１７】
なお、グランドライン２１の接地方法については、図１（ｂ）に示すように半導体基板１上に作製したスルーホール（バイアホール）２２を介して、半導体基板１の裏面の導体に接地する方法や、図１（ｃ）に示すように、半導体基板１を半田付けした金属キャリア２３上にワイヤ２４を用いて接地する方法などがある。
【００１８】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン２１が１本以上挿入されているため、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができる。
【００１９】
実施の形態２．
図２はこの発明に係わる実施の形態２を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いてＨＢＴ２段増幅器を構成する場合である。図２において、図１および図５と対応する部分には同一符号を付し、その詳細説明を省略する。
ここでは、半導体基板１Ａ上の前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、同様にはワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０を出力整合回１１の入力側に接続する。
【００２０】
次に動作について説明する。入力端子１２に入力した信号は、ＭＩＣ基板８上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２１】
このように、本実施の形態では、 前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン２１が１本以上挿入されているため、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な２段ＨＢＴ増幅器を得ることができる。
なお、グランドラインの接地方法については実施の形態１と同様である。
【００２２】
実施の形態３．
図３はこの発明に係わる実施の形態３を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いて実施の形態２と同様にＨＢＴ２段増幅器を構成する場合である。図３において、図２と対応する部分には同一符号を付し、その詳細説明を省略する。
図において、１Ｂは例えばＧａＡｓといった半導体基板、８Ｂは例えばセラミックで作製されたＭＩＣ基板、２５はグランドライン用伝送線路、２６はグランドライン用パッド、２７はＭＩＣ基板上のグランド端子である。
そして、実施の形態２と同様にワイヤ１４を介して半導体基板１Ｂの前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、ワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０をは出力整合回１１の入力側に接続する。また、ワイヤ１４を介してグランドライン用パッド２６とＭＩＣ基板上のグランド端子２７を接続する。
【００２３】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８Ａ上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８Ａ上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２４】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入されたグランドライン用伝送線路２５はグランドライン用パッド２６から接続用ワイヤ１４を介してＭＩＣ基板上のグランド２７へと接地されている。したがって、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２５】
実施の形態４．
図４はこの発明に係わる実施の形態４を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いて実施の形態２同様ＨＢＴ２段増幅器を構成する場合である。図４において、図２と対応する部分には同一符号を付し、その詳細説明を省略する。
図において、１Ｃは例えばＧａＡｓといった半導体基板、８Ｂは例えばセラミックで作製されたＭＩＣ基板、１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、２８は前段用ＨＢＴ用定電圧ベースバイアス回路、２９は後段用ＨＢＴ用定電圧ベースバイアス回路、３０はＭＩＣ基板上のバイアス印加端子ある。
【００２６】
そして、実施の形態２と同様にワイヤ１４を介して半導体基板１Ｃの前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、ワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０をは出力整合回１１の入力側に接続する。また、ワイヤ１４を介して前段用ＨＢＴ用定電圧ベースバイアス回路２８および後段用ＨＢＴ用定電圧ベースバイアス回路２９とＭＩＣ基板上のバイアス印加端子３０を接続する。
【００２７】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８Ｂ上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２８】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された前段用ＨＢＴ用定電圧バイアス回路２８と、後段用ＨＢＴ用定電圧ベースバイアス回路２９は接続用ワイヤ１４を介してＭＩＣ基板上のバイアス印加端子に接続されている。したがって、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２９】
なお、実施の形態１〜４においてはＧａＡｓ基板上に作製したＨＢＴ素子の例を示したが、ＳｉＧｅなどの他の半導体基板上に作製したＨＢＴ素子に対しても適用可能である。また、半導体素子もＨＢＴ素子に限定されることなく、その他の半導体素子でもよい。
【００３０】
【発明の効果】
以上のように、請求項１の発明によれば、半導体基板上に入出力の向きが逆方向である前段用半導体素子及び後段用半導体素子を並べて配置した半導体装置において、上記前段用半導体素子及び後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。さらに、該半導体装置に接続され、上記前段用半導体素子及び後段用半導体素子に入出力される信号の整合をとる整合手段とを備えたので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な増幅器が得られ、特にＨＢＴ多段増幅器を構成する場合には有用であるという効果がある。
【００３１】
請求項２の発明によれば、上記グランドラインの代わりにグランドライン用の伝送線路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。
【００３２】
請求項３の発明によれば、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。
【００３３】
請求項４の発明によれば、上記半導体素子がＨＢＴ素子であるので、モジュールの低価格化および小型化を目論む多段増幅器モジュール等に用いて有用であるという効果がある。
【００３５】
請求項５の発明によれば、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができるという効果がある。
【００３６】
請求項６の発明によれば、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す構成図である。
【図２】この発明の実施の形態２を示す構成図である。
【図３】この発明の実施の形態３を示す構成図である。
【図４】この発明の実施の形態４を示す構成図である。
【図５】従来のＨＢＴ２段増幅器を示す構成図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ 半導体基板、 ８，８Ａ，８Ｂ ＭＩＣ基板、 ９ 入力整合回路、 １０ 段間整合回路、 １１ 出力整合回路 、 １４，２４ ワイヤ、、 １５ 前段用ＨＢＴ、 １６ 前段用ＨＢＴの入力パッド、 １７前段用ＨＢＴの出力パッド、 １８ 後段用ＨＢＴ、 １９ 後段用ＨＢＴの入力パッド、 ２０ 後段用ＨＢＴの出力パッド、 ２１ グランドライン、 ２２ スルーホール（バイアホール）、 ２３ 金属キャリア、 ２５ グランドライン用伝送線路、 ２６ グランドライン用パッド、 ２７ ＭＩＣ基板上のグランド端子、 ２８ 前段用ＨＢＴ用定電圧ベースバイアス回路、 ２９ 後段用ＨＢＴ用定電圧ベースバイアス回路、 ３０ ＭＩＣ基板上のバイアス印加端子。
Claims (6)
- 半導体基板上に前段用半導体素子及び後段用半導体素子を入出力の向きが逆方向となるように並べて配置した半導体装置と、
該半導体装置に接続され、上記前段用半導体素子及び上記後段用半導体素子のそれぞれに入出力される信号の整合をとる整合手段と
を備えた多段増幅器において、
上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えたことを特徴とする多段増幅器。 - 上記グランドラインの代わりにグランドライン用の伝送線路を用いることを特徴とする請求項１記載の多段増幅器。
- 上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いることを特徴とする請求項１記載の多段増幅器。
- 上記半導体素子がＨＢＴ素子であることを特徴とする請求項１〜３のいずれかに記載の多段増幅器。
- 上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したことを特徴とする請求項１〜４のいずれかに記載の多段増幅器。
- 上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したことを特徴とする請求項１〜４のいずれかに記載の多段増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15624498A JP3625378B2 (ja) | 1998-06-04 | 1998-06-04 | 多段増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15624498A JP3625378B2 (ja) | 1998-06-04 | 1998-06-04 | 多段増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354709A JPH11354709A (ja) | 1999-12-24 |
| JP3625378B2 true JP3625378B2 (ja) | 2005-03-02 |
Family
ID=15623537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15624498A Expired - Fee Related JP3625378B2 (ja) | 1998-06-04 | 1998-06-04 | 多段増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625378B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018312B2 (ja) | 2000-02-21 | 2007-12-05 | 株式会社ルネサステクノロジ | 無線通信装置 |
| JP4828644B2 (ja) * | 2010-06-10 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
1998
- 1998-06-04 JP JP15624498A patent/JP3625378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354709A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812794B1 (en) | Multistage amplifier | |
| JPH11261351A (ja) | 電力増幅器ｍｍｉｃ | |
| US7221228B2 (en) | Radio frequency power amplifier module | |
| US6768381B2 (en) | Semiconductor power amplifier and multistage monolithic integrated circuit | |
| JPWO2002056461A1 (ja) | 高周波用半導体装置 | |
| US11581241B2 (en) | Circuit modules with front-side interposer terminals and through-module thermal dissipation structures | |
| CN1853343B (zh) | 放大器 | |
| EP1397836B1 (en) | Mmic with off-chip bias feed system | |
| US6778036B2 (en) | High-frequency circuit device having isolator ports each having two terminals | |
| JP3625378B2 (ja) | 多段増幅器 | |
| EP4113831A1 (en) | Multiple-stage doherty power amplifiers implemented with multiple semiconductor technologies | |
| US7368996B2 (en) | High frequency power amplifier | |
| JP2000244264A (ja) | 高周波電力増幅装置 | |
| JP2002171143A (ja) | 高周波用電力増幅器 | |
| JPH09260412A (ja) | 半導体集積回路 | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| JPH0575314A (ja) | マイクロ波集積回路素子 | |
| JP2878900B2 (ja) | 高出力半導体増幅器 | |
| JP2839023B2 (ja) | 半導体パッケージ及びそれを用いた増幅器 | |
| JP3151813B2 (ja) | アナログ増幅回路 | |
| JP2002171144A (ja) | 高周波増幅器 | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
| JPH09139630A (ja) | 携帯型通信機器における電力増幅装置及び携帯型通信機器 | |
| JPH10256490A (ja) | 半導体集積回路 | |
| JP2001144395A (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |