JPH11261351A - 電力増幅器ｍｍｉｃ - Google Patents

電力増幅器ｍｍｉｃ

Info

Publication number
JPH11261351A
JPH11261351A JP10057135A JP5713598A JPH11261351A JP H11261351 A JPH11261351 A JP H11261351A JP 10057135 A JP10057135 A JP 10057135A JP 5713598 A JP5713598 A JP 5713598A JP H11261351 A JPH11261351 A JP H11261351A
Authority
JP
Japan
Prior art keywords
transistor
matching circuit
line
transistors
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10057135A
Other languages
English (en)
Inventor
Kaoru Ishida
石田　　薫
Hiroaki Kosugi
裕昭 小杉
Isao Nasuno
功 那須野
Kazuhiko Nakayama
和彦 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10057135A priority Critical patent/JPH11261351A/ja
Priority to US09/265,257 priority patent/US6054900A/en
Publication of JPH11261351A publication Critical patent/JPH11261351A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 電力増幅器ＭＭＩＣの回路配置に無駄なスペ
ースが生じ、チップサイズが大きくなる。 【解決手段】 ２分割された終段トランジスタ１０７
（ａ），１０７（ｂ）のゲート端子１０８（ａ），１０
８（ｂ）間を第１の線路で接続して入力信号の位相をず
らし、終段トランジスタ１０７（ａ），１０７（ｂ）で
増幅後、第２の線路１１５によりドレインからの出力信
号の位相を合わせて合成する。これにより、回路の配置
を効率よくできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、主として移動体通
信端末における電力増幅器ＭＭＩＣに関する。
【０００２】
【従来の技術】近年、デジタル移動体通信は急激に普及
しており、端末の開発も非常に盛んである。端末の開発
においては小型・軽量化と低コスト化が強く求められて
いる。無線回路においても小型化・低コスト化が求めら
れているが、その中でも電力増幅器の小型化・低コスト
化は重要なポイントとなっている。デジタル携帯電話で
はディスクリート半導体とチップ部品を用いた電力増幅
器モジュールが主に搭載されている。この電力増幅器を
半導体基板上に実現したＭＭＩＣ（Monolithic Microwa
ve Integrated Circuits）に集積化することで小型化を
図ることが可能となる。ところが半導体上に３段増幅器
を構成すると３つのトランジスタの配置によってＩＣチ
ップのサイズが大きく変わってくる。電力増幅器ＭＭＩ
Ｃにおいては、半導体のチップサイズがコストを支配し
ている。そのため、どのように効率的にトランジスタを
配置するかが低コストＭＭＩＣを実現するためのポイン
トとなる。
【０００３】以下に、図４から６を用いて従来例の電力
増幅器ＭＭＩＣを説明する。図４は、一般的な３段電力
増幅器ＭＭＩＣの回路模式図である。図４において、１
１００は半導体基板、１１０１は入力端子、１１０２は
第１の整合回路、１１０３は第１のトランジスタ、１１
０４は第２の整合回路、１１０５は第２のトランジス
タ、１１０６は第３の整合回路、１１０７は第３のトラ
ンジスタ、１１０８は第３のトランジスタのゲート端
子、１１０９は出力端子、１１１１はパッケージのリー
ド、１１１３は第４の整合回路である。図４に示すよう
に、第１のトランジスタ１１０３のゲート端子に第１の
整合回路１１０２を接続し、第１のトランジスタ１１０
３のドレイン端子と第２のトランジスタ１１０５のゲー
ト端子との間に第２の整合回路１１０４を接続し、第２
のトランジスタ１１０５のドレイン端子と第３のトラン
ジスタのゲート端子１１０８との間に第３の整合回路１
１０６を接続し、第３のトランジスタ１１０７のドレイ
ン端子を取り出した出力端子１１０９にパッケージのリ
ード１１１１を介して第４の整合回路１１１３を接続
し、おのおのの整合回路が所望の周波数帯域で所望の出
力を取り出し、所望の利得が得られるように調整してい
る。
【０００４】図５に電力増幅器をＭＭＩＣに構成した例
を示す。図５において、１２００は半導体基板、１２０
１は入力端子、１２０２は第１の整合回路、１２０３は
第１のトランジスタ、１２０４は第２の整合回路、１２
０５は第２のトランジスタ、１２０６は第３の整合回
路、１２０７（ａ）は第３のトランジスタを半分に分け
た一方のトランジスタ、１２０７（ｂ）は第３のトラン
ジスタの残りの半分のトランジスタ、１２０８（ａ）は
第３のトランジスタの一方１２０７（ａ）のゲート端
子、１２０８（ｂ）は第３のトランジスタのもう一方１
２０７（ｂ）のゲート端子、１２０９は出力端子であ
る。図５に示すように、電力増幅器では第１のトランジ
スタ１２０３、第２のトランジスタ１２０５、第３のト
ランジスタ１２０７（ａ），（ｂ）の順にトランジスタ
の大きさが指数的に大きくなるのが一般的である。この
ため図５のように単純にトランジスタを並べて構成する
と実際には使用されない半導体基板上のスペースが大き
くなり、チップの小型化の妨げになるばかりか、コスト
も高いものになる。
【０００５】また、ここで、図５において、第３のトラ
ンジスタを２つに分けているが、高出力電力増幅用のト
ランジスタは小電力用トランジスタを並列に並べている
ものであり、一般的に使われているものである。詳細な
説明は"ＧａＡｓ電界効果トランジスタの基礎”、福
田、平地他、電子情報通信学会発行の第５章「高出力Ｇ
ａＡｓＦＥＴ」に記載されているのでここでは省略す
る。
【０００６】図６にトランジスタレイアウトを改善した
ＭＭＩＣの例を示す。図６において、１３００は半導体
基板、１３０１は入力端子、１３０２は第１の整合回
路、１３０３は第１のトランジスタ、１３０４は第２の
整合回路、１３０５は第２のトランジスタ、１３０６は
第３の整合回路、１３０７（ａ）は第３のトランジスタ
を半分に分けた一方のトランジスタ、１３０７（ｂ）は
第３のトランジスタの残りの半分のトランジスタ、１３
０８（ａ）は第３のトランジスタの一方１３０７（ａ）
のゲート端子、１３０８（ｂ）は第３のトランジスタの
もう一方１３０７（ｂ）のゲート端子、１３０９は出力
端子、１３１０は誘電体からなるパッケージで、１３１
１はパッケージのリード、１３１２は出力線路、１３１
３は第４の整合回路である。図６に示すように、第３の
トランジスタ１３０７（ａ），（ｂ）を、入力端子１３
０１から、第１の整合回路１３０２、第１のトランジス
タ１３０３、第２の整合回路１３０４、第２のトランジ
スタ１３０５、第３の整合回路１３０６までの接続の側
面に配置することでチップのサイズを小型化することが
可能となる。このレイアウト法は"An E-Mode GaAs FET
Power Amplifier MMICfor GSM Phones", W.Abey et. a
l., IEEE MTT-S Digest, pp.1315-1318, 1997でも使用
されているので詳細な説明を省略する。
【０００７】
【発明が解決しようとする課題】しかしながら、図６に
示した電力増幅器ＭＭＩＣのレイアウトでは、第３のト
ランジスタ１３０７（ａ），（ｂ）の全てのゲート端子
に同じ振幅と同じ位相で入力信号を与え、かつ全ての出
力端子１３０９から同じ振幅・位相で出力し合成しなけ
れば、所望の電力値を得ることができない。ところが第
３のトランジスタ１３０７（ａ），（ｂ）の全てのゲー
ト端子１３０８（ａ）と１３０８（ｂ）に同じ振幅・位
相で入力信号を与えるためには、第３の整合回路１３０
６の出力を図６に示すように第３のトランジスタ１３０
７（ａ），（ｂ）に対して対称に分岐する必要がある。
さらにその場合、第３の整合回路１３０６の出力を取り
出し、第３のトランジスタ１３０７（ａ），（ｂ）の中
心まで信号線を引き回す必要がある。結果として、入力
端子１３０１から、第１の整合回路１３０２、第１のト
ランジスタ１３０３、第２の整合回路１３０４、第２の
トランジスタ１３０５、第３の整合回路１３０６までの
接続の側面と第３のトランジスタ１３０７（ａ），
（ｂ）との間に、他の回路で使用できないスペースが生
じてしまうという課題がある。
【０００８】本発明は、従来のこのような課題を考慮
し、チップサイズを小型にでき、低コストにできる電力
増幅器ＭＭＩＣを提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】請求項１の本発明は、ト
ランジスタ及び入出力側にそれぞれ整合回路を有する前
段増幅回路と、並列接続される複数の終段トランジスタ
と、その複数の終段トランジスタの各ゲート間に接続さ
れた第１の線路と、その第１の線路により生じる入力信
号の位相ずれを補正するための、複数の終段トランジス
タの各ドレイン間に接続された第２の線路と、ドレイン
と第２の線路との接続点の１つの接続された出力整合回
路とを備え、前段増幅回路の出力は出力整合回路がドレ
インに接続されていない終段トランジスタのうちの１つ
のゲートに接続され、前段増幅回路と複数の終段トラン
ジスタとは、長手方向を揃えて配置されている電力増幅
器ＭＭＩＣである。
【００１０】請求項７の本発明は、トランジスタ及び入
出力側にそれぞれ整合回路を有する前段増幅回路と、そ
の前段増幅回路の出力を入力とし、並列接続される複数
の終段トランジスタと、その複数の終段トランジスタの
各ゲート間に接続された第１の線路と、複数の終段トラ
ンジスタのドレインにそれぞれ接続された出力整合回路
と、第１の線路により生じる入力信号の位相ずれを補正
するための、各出力整合回路間に接続された第２の線路
とを備え、前段増幅回路と複数の終段トランジスタと
は、長手方向を揃えて配置されている電力増幅器ＭＭＩ
Ｃである。
【００１１】本発明の電力増幅器ＭＭＩＣは、終段トラ
ンジスタである第３のトランジスタのゲート端子への入
力信号の位相を合わせず、ドレインの出力側で信号の位
相を合わせて合成する。これにより無駄の少ない回路の
効率的なレイアウト配置が可能となる。
【００１２】本発明の電力増幅器は、終段増幅トランジ
スタのゲート端子への入力信号の位相をずらして、ドレ
イン端子の出力後に信号の位相を合わせて合成すること
で、従来より小型で低コストなＭＭＩＣを実現すること
ができる。
【００１３】
【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態の電力増幅器ＭＭＩＣの構成図である。図１におい
て、１００は半導体基板、１０１は入力端子、１０２は
第１の整合回路、１０３は第１のトランジスタ、１０４
は第２の整合回路、１０５は第２のトランジスタ、１０
６は第３の整合回路、１０７（ａ）は第３のトランジス
タを半分に分けたうちの一方のトランジスタ、１０７
（ｂ）は第３のトランジスタを半分に分けた残りの一方
のトランジスタ、１０８（ａ）は第３のトランジスタの
一方１０７（ａ）のゲート端子、１０８（ｂ）は第３の
トランジスタの残りの一方１０７（ｂ）のゲート端子、
１０９（ａ）は第３のトランジスタの一方１０７（ａ）
のドレイン端子と接続した第１の出力端子、１０９
（ｂ）は第３のトランジスタの残りの一方１０７（ｂ）
のドレイン端子と接続した第２の出力端子、１１０は誘
電体からなるパッケージ、１１１（ａ）は第１のリー
ド、１１１（ｂ）は第２のリード、１１２（ａ）は第１
の出力線路、１１２（ｂ）は第２の出力線路、１１３は
出力整合回路としての第４の整合回路、１１４は第１の
線路、１１５は第２の線路である。
【００１４】図１において、第１のトランジスタ１０３
のゲート端子に入力端子１０１に接続された第１の整合
回路１０２を接続し、第１のトランジスタ１０３のドレ
イン端子と第２のトランジスタ１０５のゲート端子との
間に第２の整合回路１０４を接続し、第２のトランジス
タ１０５のドレイン端子に第３の整合回路１０６を接続
する。この入力端子１０１から第３の整合回路１０６ま
でが前段増幅回路を構成する。その前段増幅回路の出力
を第１のゲート端子１０８（ａ）に接続し、第１の線路
１１４を介して第２のゲート端子１０８（ｂ）にも接続
する。さらに第１の出力端子１０９（ａ）を第１のリー
ド１１１（ａ）を介して第１の出力線路１１２（ａ）に
接続し、第２の出力端子１０９（ｂ）を第２のリード１
１１（ｂ）を介して第２の出力線路１１２（ｂ）に接続
する。第１の出力線路１１２（ａ）は第２の線路１１５
を介して、第２の出力線路１１２（ｂ）と接続される。
信号はその接続点から第４の整合回路１１３を介して出
力される。
【００１５】次に、図２を用いて上記第１の実施の形態
の電力増幅器ＭＭＩＣの動作を説明する。
【００１６】図２は、図１の第３のトランジスタの動作
を表した模式図である。図２において、トランジスタ
ａ，ｂは第３のトランジスタの分割したものを表し、
（Ａ）は従来の対称分配したトランジスタを用いた場合
の増幅動作を表しており、（Ｂ）は第３の整合回路１０
６の出力を第１のゲート端子１０８（ａ）に接続し、そ
の接続点に第１の線路１１４を接続し、その出力と第２
のゲート端子１０８（ｂ）とを接続し、そのまま両方の
ドレイン端子から出力を合成した場合の増幅動作を表し
ており、（Ｃ）は本実施の形態のように、第３の整合回
路１０６の出力を第１のゲート端子１０８（ａ）に接続
し、その接続点に第１の線路１１４を接続し、その出力
と第２のゲート端子１０８（ｂ）とを接続し、第１の出
力線路１１２（ａ）に第２の線路１１５を接続し、その
出力と第２の出力線路１１２（ｂ）とを接続した場合の
増幅動作を表している。（Ａ）の従来の対称分配の場合
は、トランジスタａ，ｂのいずれにも同じ位相で信号が
加わるため、図に示すように入力信号は同じ位相で増幅
され、その出力も同相で足し合わされるのでさらに出力
は倍に増加する。しかし、（Ｂ）の場合は、第１の線路
１１４を介して入力されるトランジスタｂとそのまま入
力されるトランジスタａでは図に示すように信号の位相
が入力に比べてずれてしまう。これをそのまま合成する
と弱め合ってしまう。そこで、本実施の形態の場合に
は、（Ｃ）に示すように各トランジスタには（Ｂ）の場
合と同じように位相のずれた信号が入力されるが、第２
の線路１１５によりそのずれを補正することで、（Ａ）
と同じように各トランジスタの出力の２倍の増幅出力を
得ることが可能となる。
【００１７】このような構成にすることで、本実施の形
態では、３段電力増幅器において効率的なレイアウト配
置を実現でき、チップサイズが小さく、低コストなＭＭ
ＩＣを得ることが可能となる。 （第２の実施の形態）図３は、本発明の第２の実施の形
態の電力増幅器ＭＭＩＣの構成図である。図３におい
て、図１と同じ構成部分に関しては番号の下二桁を同じ
にして説明を省略する。図１と異なる点は、第３のトラ
ンジスタを３つに分割し、それぞれのゲート端子の間に
第１の線路Ａ３１４（ａ）と第１の線路Ｂ３１４（ｂ）
が接続され、それぞれの出力線路３１２（ａ），３１２
（ｂ）に対応した第２の線路Ａ３１５（ａ）と第２の線
路３１５（ｂ）を介して合成している点である。
【００１８】上記構成において、第１の線路Ａ、Ｂ３１
４（ａ）、３１４（ｂ）によって生じた各３分割トラン
ジスタの位相のずれを第２の線路Ａ、Ｂ３１５（ａ）、
３１５（ｂ）で補正して合成することにより第１の実施
の形態と同様の効果を得ることが可能となる。
【００１９】なお、上記第２の実施の形態では第３のト
ランジスタを３つに分割したが、同様の考え方で分割数
は４以上にしても同様の効果が得られるのは明らかであ
る。ここで、第３のトランジスタを分割するとしたが、
従来例でも説明したように、小電力用トランジスタを複
数個並列に並べたものも同様である。
【００２０】また、上記第１の実施の形態において、分
割されたトランジスタの入力信号の位相ずれを１８０度
になるようにすれば、出力端子にバランを接続すること
でも同様の効果が得られる。
【００２１】また、上記第１の実施の形態において、分
割されたトランジスタの入力信号の位相ずれを９０度に
なるようにすれば、出力端子９０度ハイブリッドを接続
することで同様の効果を得ることができることは自明で
ある。
【００２２】また、上記第１の実施の形態、第２の実施
の形態のいずれにおいても誘電体からなるパッケージを
使用すると記載したが、このようなパッケージを使用せ
ずにプリント基板に直接ＭＭＩＣを接合し、各端子と電
極パタンを接続しても同様の効果を得ることができる。
【００２３】また、上記実施の形態では、いずれも３段
の増幅器を取り上げたが、増幅器の段数や回路の構成は
これに限定されるものではなく、本発明の効果が失われ
ない範囲で変更してもよい。
【００２４】
【発明の効果】以上述べたところから明らかなように本
発明は、複数のトランジスタからなる終段トランジスタ
のゲート端子への入力信号の位相を合わせず、ドレイン
の出力側で信号の位相を合わせて合成することで、チッ
プサイズが小さく、低コストな電力増幅器ＭＭＩＣを実
現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電力増幅器ＭＭＩ
Ｃの構成図である。
【図２】同第１の実施の形態の電力増幅器ＭＭＩＣにお
ける増幅動作を説明する模式図である。
【図３】本発明の第２の実施の形態の電力増幅器ＭＭＩ
Ｃの構成図である。
【図４】一般的な電力増幅器のブロック図である。
【図５】従来例の電力増幅器ＭＭＩＣの基本構成図であ
る。
【図６】従来例の電力増幅器ＭＭＩＣの構成図である。
【符号の説明】
１０１、３０１、１２０１、１３０１ 入力端子 １０２、３０２、１２０２、１３０２ 第１の整合回路 １０３、３０３、１２０３、１３０３ 第１のトランジ
スタ １０４、３０４、１２０４、１３０４ 第２の整合回路 １０５、３０５、１２０５、１３０５ 第２のトランジ
スタ １０６、３０６、１２０６、１３０６ 第３の整合回路 １０７（ａ）、１０７（ｂ） 第３のトランジスタ（２
分割） １１３、３１３、１３１３ 第４の整合回路 １１４ 第１の線路 １１５ 第２の線路 ３０７（ａ）、３０７（ｂ）、３０７（ｃ） 第３のト
ランジスタ（３分割） ３１４（ａ）、３１４（ｂ） 第１の線路Ａ、Ｂ ３１５（ａ）、３１５（ｂ） 第２の線路Ａ、Ｂ １２０７（ａ）、１２０７（ｂ） 第３のトランジスタ
（２分割） １３０７（ａ）、１３０７（ｂ） 第３のトランジスタ
（２分割）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 和彦 石川県金沢市彦三町二丁目１番45号 株式 会社松下通信金沢研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 トランジスタ及び入出力側にそれぞれ整
    合回路を有する前段増幅回路と、並列接続される複数の
    終段トランジスタと、その複数の終段トランジスタの各
    ゲート間に接続された第１の線路と、その第１の線路に
    より生じる入力信号の位相ずれを補正するための、前記
    複数の終段トランジスタの各ドレイン間に接続された第
    ２の線路と、前記ドレインと前記第２の線路との接続点
    の１つの接続された出力整合回路とを備え、前記前段増
    幅回路の出力は前記出力整合回路がドレインに接続され
    ていない終段トランジスタのうちの１つのゲートに接続
    され、前記前段増幅回路と前記複数の終段トランジスタ
    とは、長手方向を揃えて配置されていることを特徴とす
    る電力増幅器ＭＭＩＣ。
  2. 【請求項２】 前記ドレインと前記第２の線路は、出力
    端子を介して接続されていることを特徴とする請求項１
    記載の電力増幅器ＭＭＩＣ。
  3. 【請求項３】 前記前段増幅回路は、入力端子と、その
    入力端子に接続された第１の整合回路と、その第１の整
    合回路にゲートが接続された第１のトランジスタと、そ
    の第１のトランジスタのドレインに接続された第２の整
    合回路と、その第２の整合回路にゲートが接続された第
    ２のトランジスタと、その第２のトランジスタのドレイ
    ンに接続された第３の整合回路とを有するものであり、
    前記終段トランジスタは２つからなることを特徴とする
    請求項１、又は２記載の電力増幅器ＭＭＩＣ。
  4. 【請求項４】 前記前段増幅回路は、入力端子と、その
    入力端子に接続された第１の整合回路と、その第１の整
    合回路にゲートが接続された第１のトランジスタと、そ
    の第１のトランジスタのドレインに接続された第２の整
    合回路と、その第２の整合回路にゲートが接続された第
    ２のトランジスタと、その第２のトランジスタのドレイ
    ンに接続された第３の整合回路とを有し、前記終段トラ
    ンジスタは並列配置された３つからなるものであって、
    前記３つの終段トランジスタのうちの一方の端の終段ト
    ランジスタのゲートに前記前段増幅器の第３の整合回路
    が接続され、もう一方の端の終段トランジスのドレイン
    に前記出力整合回路が接続されていることを特徴とする
    請求項１、又は２記載の電力増幅器ＭＭＩＣ。
  5. 【請求項５】 前記第１の線路による入力信号の位相ず
    れを９０度とし、前記第２の線路の代わりに９０度ハイ
    ブリッドを用いることを特徴とする請求項１〜３のいず
    れかに記載の電力増幅器ＭＭＩＣ。
  6. 【請求項６】 前記第１の線路による入力信号の位相ず
    れを１８０度とし、前記第２の線路の代わりに１８０度
    ハイブリッドあるいはバランを用いることを特徴とする
    請求項１〜３のいずれかに記載の電力増幅器ＭＭＩＣ。
  7. 【請求項７】 トランジスタ及び入出力側にそれぞれ整
    合回路を有する前段増幅回路と、その前段増幅回路の出
    力を入力とし、並列接続される複数の終段トランジスタ
    と、その複数の終段トランジスタの各ゲート間に接続さ
    れた第１の線路と、前記複数の終段トランジスタのドレ
    インにそれぞれ接続された出力整合回路と、前記第１の
    線路により生じる入力信号の位相ずれを補正するため
    の、前記各出力整合回路間に接続された第２の線路とを
    備え、前記前段増幅回路と前記複数の終段トランジスタ
    とは、長手方向を揃えて配置されていることを特徴とす
    る電力増幅器ＭＭＩＣ。
JP10057135A 1998-03-09 1998-03-09 電力増幅器ｍｍｉｃ Withdrawn JPH11261351A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10057135A JPH11261351A (ja) 1998-03-09 1998-03-09 電力増幅器ｍｍｉｃ
US09/265,257 US6054900A (en) 1998-03-09 1999-03-09 Power amplifier MMIC and mobile communication terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10057135A JPH11261351A (ja) 1998-03-09 1998-03-09 電力増幅器ｍｍｉｃ

Publications (1)

Publication Number Publication Date
JPH11261351A true JPH11261351A (ja) 1999-09-24

Family

ID=13047129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10057135A Withdrawn JPH11261351A (ja) 1998-03-09 1998-03-09 電力増幅器ｍｍｉｃ

Country Status (2)

Country Link
US (1) US6054900A (ja)
JP (1) JPH11261351A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816904B1 (ko) * 2005-02-28 2008-03-25 인피니언 테크놀로지스 아게 모놀리식으로 집적된 마이크로파 주파수의 고전력 증폭기디바이스

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
US6775525B1 (en) * 1999-10-29 2004-08-10 Renesas Technology Corporation Radio communication apparatus and semiconductor device
US6424223B1 (en) * 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
US8142372B2 (en) * 2001-05-10 2012-03-27 Jahangir Rastegar External left ventricular assist device for treatment of congestive heart failure
JP2005516417A (ja) * 2002-01-31 2005-06-02 ミクロナス ゲーエムベーハー プログラム可能な電子処理装置用のマウント
AU2003247452A1 (en) * 2002-05-31 2004-07-14 University Of Utah Research Foundation System and method for visual annotation and knowledge representation
US7409200B2 (en) * 2003-10-08 2008-08-05 Sige Semiconductor Inc. Module integration integrated circuits
US7135848B1 (en) 2005-12-12 2006-11-14 Xytrans, Inc. Highly integrated radiometer sensor cell
US7250747B1 (en) 2005-12-12 2007-07-31 Xytrans, Inc. Radiometer measurement linearization system and method
JP5983117B2 (ja) * 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
US9621203B2 (en) 2012-12-03 2017-04-11 Dockon Ag Medium communication system using log detector amplifier
JP6517185B2 (ja) 2013-03-15 2019-05-22 ドックオン エージー 万能の復調能力を備えた対数増幅器
KR102332682B1 (ko) 2013-03-15 2021-12-02 도콘 아게 주파수 복조 능력이 내재된 주파수 선택적 대수 증폭기
TWI597957B (zh) 2013-03-15 2017-09-01 達可昂股份有限公司 使用對數檢波器放大器（ｌｄａ）解調器之低功耗雜訊不敏感通訊頻道系統及相關方法
US9236892B2 (en) 2013-03-15 2016-01-12 Dockon Ag Combination of steering antennas, CPL antenna(s), and one or more receive logarithmic detector amplifiers for SISO and MIMO applications
US11082014B2 (en) 2013-09-12 2021-08-03 Dockon Ag Advanced amplifier system for ultra-wide band RF communication
CN105765601B (zh) 2013-09-12 2020-03-06 多康公司 在通信装置的接收链中使用的***和方法
US11183974B2 (en) 2013-09-12 2021-11-23 Dockon Ag Logarithmic detector amplifier system in open-loop configuration for use as high sensitivity selective receiver without frequency conversion
US11942468B2 (en) * 2021-05-25 2024-03-26 Cirrus Logic, Inc. Symmetric layout for high-voltage amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119042A (en) * 1990-08-30 1992-06-02 Hughes Aircraft Company Solid state power amplifier with dynamically adjusted operating point
US5111157A (en) * 1991-05-01 1992-05-05 General Electric Company Power amplifier for broad band operation at frequencies above one ghz and at decade watt power levels
US5726605A (en) * 1996-04-14 1998-03-10 Northrop Grumman Corporation Silicon carbide RF power module
US5789979A (en) * 1997-03-18 1998-08-04 Lockheed Martin Corporation Reduction of excessive spectral power distribution from class-C saturated amplification of a pulsed-carrier signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816904B1 (ko) * 2005-02-28 2008-03-25 인피니언 테크놀로지스 아게 모놀리식으로 집적된 마이크로파 주파수의 고전력 증폭기디바이스

Also Published As

Publication number Publication date
US6054900A (en) 2000-04-25

Similar Documents

Publication Publication Date Title
JPH11261351A (ja) 電力増幅器ｍｍｉｃ
EP0752756A2 (en) Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner
US20090039966A1 (en) Multi-Stage RF Amplifier Including MMICs and Discrete Transistor Amplifiers in a Single Package
US7710202B2 (en) Amplifier
EP0928501B1 (en) Miniature active conversion between slotline and coplanar waveguide
US6768381B2 (en) Semiconductor power amplifier and multistage monolithic integrated circuit
CN1853343B (zh) 放大器
US7368996B2 (en) High frequency power amplifier
US6265937B1 (en) Push-pull amplifier with dual coplanar transmission line
US4897615A (en) High efficiency amplifier
EP1396080B1 (en) Mmic driver amplifier having zig-zag rf signal flow
WO2000007296A1 (fr) Telephone portable
JP4754129B2 (ja) 半導体装置
JP2701572B2 (ja) 低雑音増幅器
JPH09186533A (ja) 伝送装置
JP3517777B2 (ja) 線形高出力増幅装置
KR20060032270A (ko) 능동 위상 보상기를 이용한 도허티 증폭기
US6259335B1 (en) Combining network to implement a power amplifier having monolithically integrated planar interconnect and transistors
JP3856658B2 (ja) 半導体増幅回路
WO2003005573A1 (en) Multicell amplifier & power divider/combiner employable in same
JP3151813B2 (ja) アナログ増幅回路
JPH11177356A (ja) 広帯域増幅器
US20240243709A1 (en) Methods and techniques to improve stability of cascode amplifiers and enhance lineup efficiency in multi-stage power amplifiers
JP2834168B2 (ja) 分布型増幅器
JP2878900B2 (ja) 高出力半導体増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060627