JP3623089B2 - 非同期転送モードにおいてセルを伝送するための方法 - Google Patents
非同期転送モードにおいてセルを伝送するための方法 Download PDFInfo
- Publication number
- JP3623089B2 JP3623089B2 JP33171297A JP33171297A JP3623089B2 JP 3623089 B2 JP3623089 B2 JP 3623089B2 JP 33171297 A JP33171297 A JP 33171297A JP 33171297 A JP33171297 A JP 33171297A JP 3623089 B2 JP3623089 B2 JP 3623089B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- station
- rate
- speed
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
- Y10S370/902—Packet switching
- Y10S370/903—Osi compliant network
- Y10S370/905—Asynchronous transfer mode, ASN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の分野】
この発明は、好ましくは非同期転送モード（ＡＴＭ）フォーマットのさまざまなタイプのセルを発生するためのシステムおよびその方法に関する。この発明は特に、セルが最適な、過度でない速度で伝送されるようにする、セル伝送のスケジューリングに関する。
【０００２】
【従来の技術】
米国の電話システムにおいては、中央局から１マイルから２マイルなどといった特定の半径内にある発呼電話からの信号を受信したり、このような電話に電話信号を送信したりするための中央局が設けられている。発呼電話からの電話信号は次に、このような中央局から長距離にわたって送信される。次に、電話信号は、このような中央局から１マイルから２マイルなどの半径内にある第２の中央局を通じて着呼電話へ渡される。
【０００３】
中央局間での長距離電話信号送信は、このような目的のために以前設けられていた他の媒体に取って代わった光ファイバを通じて行なわれる。光ファイバには、以前設けられていた回線より優れたある特徴的な利点がある。光ファイバを用いると、光ファイバを通じて同時に異なった電話からのはるかに多数の信号を送信することができる。光ファイバは、他の媒体より高い精度でデジタル方式でエンコードされた信号を送る。
【０００４】
電話、ビデオ、およびデータサービス用にデジタル方式でエンコードされた信号を搬送するため、さまざまなシステムが用いられてきた。このようなシステムの中で現在採用されているものの１つが、非同期転送モード（ＡＴＭ）と呼ばれるものである。このシステムの利点は、いかなる時点においても、通常、発呼電話加入者と着呼電話加入者との間では、信号は一方向にのみ送られるということを認識している点にある。このシステムではもう１つの方向での帯域幅をとっておき、このもう１つの方向においてできるだけ多くの異なったメッセージを送信できるようにする。
【０００５】
先行技術においては、ステーションＡとステーションＢとの間でスイッチを通じてセルを伝送する速度の調節を制御するためのさまざまな規則が設けられていた。こうした規則には、かなりの数のさまざまなパラメータが関係する。各時点において、データ伝送の、いかなる輻輳も生じることのない最適速度の表示を得るため、これらの規則では、これらのさまざまなパラメータにかかわる計算を実行することが要求される。先行技術においては、これらの計算の実行は比較的遅いものであった。また、この計算を実行するため、大量のハードウェアおよびソフトウェアが必要であった。さらには、これらの計算を実行するシステムは比較的柔軟性を欠いていた。たとえば、計算に方程式が含まれるとき、その方程式に変化があるのかおよびいつ変化があるのかといったことにシステムは容易に適合できない。
【０００６】
ＡＴＭシステムにおいては、中央局または他のスイッチングシステムを通じてアクセス多重装置またはターミナルの間で情報を伝送するため、セルが用いられる。セルにはさまざまなタイプがある。たとえば、スイッチまたは一連のスイッチを通じてステーションＡからステーションＢへセルを伝送するときは、ステーションＡからステーションＢへ前方資源管理（ＲＭ）セルが伝送され、ステーションＢからステーションＡへ後方資源管理セルが伝送される。また、ステーションＡとステーションＢとの間でデータセルが伝送される。
【０００７】
ステーションＡとステーションＢの間に接続されたスイッチはときに、ステーションＡとステーションＢとの間のセル伝送の輻輳を起こす。この輻輳は、部分的には、スイッチに接続されたさまざまなソースからスイッチに与えられる負荷のために生じる。資源管理セルは、速度情報を備え、これはスイッチＡとスイッチＢとの間でセルが伝送される速度を制御するために使用され、スイッチＡとスイッチＢとの間のパスにおいてセルが最適の速度で全く輻輳を起こすことなく伝送されるようにする。
【０００８】
【発明の概要】
この発明の一実施例においては、ＡＴＭシステムは、ステーションＡからスイッチを通じてステーションＢへさまざまなタイプのセル（データ、前方資源管理（ＲＭ）および後方ＲＭ）を伝送する。可用ビット速度（ＡＢＲ）テーブル内のさまざまなフィールドが、このようなセル伝送の速度を制御する。このテーブル内の第１の特定のフィールドの値が、伝送されるセルのタイプを決定する連続したセル判定ブロックの選択を制御する。このテーブル内の第２の特定のフィールドの値は、明示速度の発生を制御する他のパラメータ値も備えた指数テーブル内の複数のエントリの１つの選択を制御する。ＡＢＲテーブル内の第３の特定のフィールドの値は、各々がステーションＡからステーションＢへのセル伝送の個々の速度を示す複数の速度判定ブロックの個々のものの選択を制御する。
【０００９】
各速度判定ブロックは、速度判定ブロックの個々の１つから、通常はより遅いセル伝送速度を提供する速度判定ブロックへの変化を制御する、複数のフィールドを含む。これらの変化は、部分的には、ステーションによるさまざまなタイプのセルの受信および送信の相対的な時間に依存する。セル伝送速度を制御する１ステップは、明示速度および速度判定ブロックの個々のものにおいて示される速度のうち、より遅い方を選択するステップである。上に特定した制御を行なうことによって、さまざまなセルを伝送するための、最適の、過度でない速度が選択される。
【００１０】
【詳細な説明】
図１は、概括的に１０で示され先行技術において公知の、１対の電話（またはソース）１２および１４へ、および、１対の電話から、それぞれライン１６および１８を通って共通アクセス多重装置２０へ信号を転送するためのシステムをブロックで示す。電話（またはソース）１２は、たとえば、ライン１６上でテレビジョン信号および電話（音声）信号を送信または受信し、電話（またはソース）１４は、たとえば、ライン１８上でテレビジョン信号および電話（音声）信号を送信または受信するであろう。すべての信号はデジタル方式でエンコードされる。図を簡略にするため、図１では、テレビジョン信号の転送は実線で、電話信号の転送は破線で示す。
ライン１６および１８内の信号はアクセス多重装置２０に送られる。デジタル方式でエンコードされた送信信号はそれぞれ、固定長のセルペイロードに分割され、各セルペイロードにセルヘッダが付け加えられてセルを形成する。同様に、受信されたセルは再び組立てられてそれぞれ受信セルとなる。セルのヘッダはアクセス多重装置内で発生され、仮想チャネル識別子および／または仮想パス識別子を備える。ヘッダは、セルを中央局２２に送るためにとるパスを示す。中央局２２は、セル内のヘッダを再び変更して、その後セルの転送のためにとられるパスを識別してもよい。そして、セルは、図１に概括的に２８で示される受信局のテレビジョンアクセス２４または電話アクセス２６のいずれかに転送されるであろう。
【００１１】
図２は、概括的に２９で示され、破線で規定される矩形に囲まれているサブシステムの一実施例を示しており、図１に示すアクセス多重装置２０とともに使用するためのものであって、受信セルインターフェイスからのライン３０とホストメモリ３２との間でのＡＴＭセルペイロードの転送を制御するためのものである。セルがライン３０から転送されるとき、セルは受信ＦＩＦＯ３４を通る。ＦＩＦＯ３４は当業界では周知の先入先出メモリを構成し、時間的バッファとなる。各セル内のペイロードは次に、再組立ダイレクト・メモリ・アクセス（ＤＭＡ）ステージ３６に送られる。各セル内のヘッダは再組立状態機械４０に送られ、処理される。
【００１２】
各セル内のヘッダは再組立状態機械４０から制御メモリ３８へ送られ、制御メモリ３８は、ヘッダを処理して、ホストメモリ３２内のどこにセルペイロードを記憶するかを示すアドレスを与える。このアドレスは次に再組立状態機械４０を通じて再組立ダイレクト・メモリ・アクセス（ＤＭＡ）ステージ３６に与えられ、ＦＩＦＯ３４からのペイロードをホストインターフェイス４２を通ってホストまたはシステムバス４４に向ける。セルは次にホストメモリ３２内で制御メモリ３８によって指示されたアドレスへと転送される。
【００１３】
また、図２に示すサブシステム２９によってライン４５を通じてセルを送信セルインターフェイスに転送してもよい。分割状態機械５０は、ホストメモリ３２内のどこにセルペイロードが記憶されているかを指示するアドレスを制御メモリ３８から読出す。このアドレスは次に分割状態機械５０から分割ダイレクト・メモリ・アクセス（ＤＭＡ）４６に与えられ、セルペイロードを送信ＦＩＦＯ４８に向ける。送信ＦＩＦＯ４８は、受信ＦＩＦＯ３４と類似した態様で構築されてよい。送信ＦＩＦＯ４８内でヘッダとペイロードとを組合せるため、制御メモリ３８によってヘッダが分割状態機械５０に与えられる。こうして再び組合されたセルは次に、送信セルインターフェイスライン４５に送られる。
【００１４】
図３は、セル内のヘッダおよびペイロードを分離し、セルペイロードを再び組立て、再び組立てられたペイロードをホストメモリ３２内に記録するという図２に示されたサブシステムの動作をさらに詳細に示す。図３のフローチャートにおいては、７０においてまず、セルヘッダが読出される。ヘッダを使用して、「コネクション・インデックス」を計算し（ブロック７２を参照）、再組立状態でのメモリアドレスを得る。これは、制御メモリ３８内の「再組立状態」として示されている表７３によって表示されている。表７３は、それぞれ「ＶＣＣ１」、「ＶＣＣ２」、「ＶＣＣ３」などとして示される複数の仮想チャネルコネクションを含む。
【００１５】
仮想チャネルコネクションは各々、ホストメモリ３８の領域アドレス、ホストメモリ内の領域長、および仮想チャネルコネクションＶＣＣに対するプロトコル情報を含むある情報を備える表７５を含む。ホストメモリ３８内のアドレス領域、領域アドレス長、および仮想チャネルコネクションＶＣＣのプロトコル情報を含む表が、「ＶＣＣ２」として示される仮想チャネルコネクションから選択されることが、図３に概略的に示されている。これは、図３の表７５および破線７４で示される。これは概略的かつ例示的なものであって、他のＶＣＣを選択してもよいことは理解されよう。
【００１６】
受信セルインターフェイスに関連する図２のライン３０からのセルは次に、図３の７６に示されているように制御メモリ３８内の表７５内の仮想チャネルコネクションＶＣＣ２内のプロトコル情報でチェックされる。このチェックによって、ヘッダおよびペイロード内のプロトコル情報が正しいと示されると、図３の７８に示されているように制御メモリ３８内のＶＣＣ２ブロックからホストメモリ３２内での領域アドレスとこのような領域の領域長が読出される。ホストメモリ３２内の領域アドレスは８０に示されているように図２の再組立ＤＭＡ３６に送られる。次に、再組立ＤＭＡ３６がセットアップされ、図３の８２に示すように、図２の受信ＦＩＦＯ３４からホストメモリ３２にセルペイロードが転送される。
【００１７】
連続してセルペイロードがＶＣＣ２表７３に対し領域内で再び組立てられるに際し、各再組立ごとにチェックが行なわれ、ＶＣＣ２チャネルコネクション内の領域の終りに達したかどうかが判断される。これは図３の８４に示されている。もしその答が「いいえ」であれば、ホストメモリ領域内に記録されたＶＣＣ２チャネルコネクション内の連続したペイロードのために、連続したセル用の領域アドレスが増加され、同じ量だけ領域長が減じられる。図３のブロック８６はこのことを示している。
【００１８】
制御メモリ３８内のＶＣＣ２表内の領域が終りに達したならば、ブロック８４で、「はい」の表示が与えられる。これによって、図３のブロック８８が起動される。このブロックには「フリー領域を読出す」と書かれている。制御メモリ３８は、図３の９０で示されるフリー領域待ち行列を含む。ブロック８８が起動されるとき、それによって、フリー領域待ち行列９０内の次のエントリが選択される。たとえば、フリー領域待ち行列内のエントリ１が以前に選択されていたならば、フリー領域待ち行列９０内のエントリ２がここで選択される。このことは、図３のフリー領域待ち行列９０内のエントリ２から表９４に延びている破線９２で示されている。
【００１９】
フリー領域待ち行列内のエントリ２は、ホストメモリ３８内の新しいアドレス領域およびこのような領域の領域長を含む。この情報は、表７５内に以前記録されていた情報の場所に転送される。こうして、上述のようにブロック７８、８０、８２、８４、８６および８８が動作し、ライン３０上のセル内のペイロードがホストメモリ３２内の領域に転送される。この領域が終わっても、もしペイロードが完全にホストメモリ３２内に記録されていなければ、ホストメモリ３２内の新しい領域アドレスおよびそのような領域に対する領域長を与えるよう、フリー領域待ち行列内のエントリ３を選択してもよい。上述の態様で、ホストメモリ３２内にすべてのペイロードが記録されるまで、上述のステップが繰返される。
【００２０】
図４は、ホストメモリ３２からセルペイロードを転送し、制御メモリ３８からヘッダを読出してＡＴＭパスを示し、ヘッダとペイロードとを組合せてセルにし、セルを図２のライン４５に転送する、図２に示すサブシステムの動作をさらに詳細に示している。図４のフローチャートにおいては、ＶＣＣセルが特定のタイムスロットに対して図６のスケジューラ１５６によってスケジュールされているかどうかを判断するためブロック１００が設けられている。もし図６のスケジューラ１５６によってセルがスケジュールされていなければ、図４のライン１０１に示すようにアクションは取られない。
【００２１】
もし、セルが特定のタイムスロットに対してスケジュールされていれば、図４のブロック１００で、制御メモリ３８内の表１０２内の仮想チャネルコネクションが選択される。図４で、この表は「分割状態」と示されている。図４に示すように、表１０２は例示的に「ＶＣＣ１」、「ＶＣＣ２」、「ＶＣＣ３」などと示されている複数の仮想チャネルコネクションを含む。例として、表１０２の仮想チャネルコネクションＶＣＣ２が選択されるものとして示されている。これは破線１０４で示される。他のいずれのブロックでも選択し得ることは理解されよう。仮想チャネルコネクションＶＣＣ２はたとえば、（セルの転送パスを指示する）ヘッダ値、領域アドレス、領域長、プロトコル情報、およびホストメモリ内の次の領域の位置を含む。これは図４の１０６に示される。
【００２２】
ＶＣＣ２ブロック内のヘッダ値およびプロトコル情報は、図４の１０８および１０９にそれぞれ示されているように制御メモリ３８から読出される。ヘッダ値は次に、図４の１１０に示しているように、図２の送信ＦＩＦＯ４８に転送され、図４の１１２に示しているように、領域アドレスおよび領域長がＶＣＣ２仮想チャネルコネクションから読出される。そして、図２の分割ＤＭＡ４６がセットアップされ（図４のブロック１１４を参照）、ホストメモリ領域から図２の送信ＦＩＦＯ４８にペイロードが転送される（図４のブロック１１６を参照）。連続したセルのペイロードの転送の各々に対しチェックが行なわれ、仮想チャネルコネクション１０６に対して転送される領域アドレスがその長さの終りに来ているかどうかを判断する。これは図４の１１８で示される。
【００２３】
もし、図４の１２０に示しているように、ＶＣＣ２仮想チャネルコネクション内のホスト領域が終りにまだ達していなければ、送信ＦＩＦＯ４８に転送される連続したペイロードに対処するよう制御メモリ内の１０６の領域アドレスが増加され、同じ量だけ領域長が減じられる（ブロック１２２を参照）。これによって、仮想チャネルコネクションＶＣＣ２内で処理される領域アドレスの更新記録および、仮想チャネルコネクションＶＣＣ２内で処理される領域の残りの長さの更新記録が与えられる。
【００２４】
仮想チャネルコネクションＶＣＣ２内の領域が終りに達すると、１２４に示すように、ホストメモリ３８内の次の領域のアドレスおよびこの領域のアドレス長が読出される。この次の領域は、表１０６に「次の」として示されており、図４の表１２８にさらに詳細に示されている。表１２８は、ブロック１２４内の表示と一致して「領域記述子」と示される。この表１２８もまた「次の」と示されたブロックを含む。表１２８は、次に、表１０６の位置に転送され、以前表１０６内にあった情報と置換えられる。表１２８から表１０６に転送されたアドレス情報は次に、上述と同様の態様で、ブロック１０８、１０９、１１０、１１２、１１４、１１６、１１８、１２０、１２２および１２４で処理される。表１０６内での領域の処理が完了すると、表１０６内の「次の」ブロックが処理され、ホストメモリ３２内の次のホスト領域アドレスおよびその領域アドレスの領域長が決定される。
【００２５】
図５は、先行技術で公知の、スイッチ１３２を通じてステーションＡとステーションＢとの間でさまざまなタイプのセルを通すためのシステムを示しており、これは概括的に１３０で示される。各ステーションは、３つのタイプの異なった情報を送る。すなわち、（ａ）前方資源管理（ＲＭ）セル、（ｂ）後方資源管理（ＲＭ）セル、および（ｃ）データセルである。一般に、前方資源管理（ＲＭ）セルが送られる前に、ステーションＡとステーションＢとの間で、３２データセルが送信される。ステーションＡとステーションＢとの間にはスイッチ１３２のみが接続されているように図示されているが、この発明の範囲を逸脱することなく、ステーションＡとステーションＢとの間にいくつの数のスイッチを接続してもよいことは理解されよう。
【００２６】
資源管理（ＲＭ）セルは、ステーションＡとステーションＢとの間でのデータセルの伝送速度を調節するために用いられる。これは、データセル伝送の最適な、過度でない速度発生を制御するための速度情報を提供する。もし、データセル伝送速度が、データセルを送ることのできる最高レベルでなければ、ステーションＡおよびステーションＢを含むシステムが十分に活用されないことになる。もし、データセル伝送速度があまり速すぎると、ステーションＡおよびＢを含むシステムが輻輳することになり、すべてのデータセルがシステムを通ることができなくなる。
【００２７】
図５は、ステーションＡからスイッチ１３２を通ってステーションＢへの伝送方向で伝送される前方ＲＭセルを１３４で示している。伝送方向および受信方向というのは、ステーションＡから見た方向である。前方ＲＭセル１３４は、ステーションＢが受信すると、ステーションＢで後方ＲＭセル１３６になる。後方ＲＭセルは、ステーションＢによりスイッチ１３２を通ってステーションＡへの受信方向で伝送される。図５はまた、ステーションＢからスイッチ１３２を通ってステーションＡへの受信方向で伝送される前方ＲＭセルを１３８で示している。これらの前方ＲＭセルはステーションＡで受信されると、ステーションＡからステーションＢへの伝送方向における後方ＲＭセル１４０となる。後方ＲＭセル１４０は、次に、ステーションＡからスイッチ１３２を通ってステーションＢへの伝送方向で伝送される。図５はまた、ステーションＡによってステーションＢに伝送される１対のデータセル１４２および１４２を示す。
【００２８】
ステーションＡがステーションＢへの伝送方向でセルを伝送するとき、ステーションＡは、ステーションＢからステーションＡへの受信方向におけるスイッチ１３２の応答およびステーションＢの応答に依存して、その速度を変化させる。なぜならば、時間の点から見れば（ステーションＡに関する限り）ステーションＢからステーションＡへの受信方向における応答が、ステーションＡからステーションＢへの伝送方向におけるいかなる応答よりも新しいものだからである。
【００２９】
先行技術において、ステーションＡがステーションＢへの伝送方向においてセルを伝送する速度を調節するためのあるプロトコルが特定されている。この発明を十分に理解するための背景を提供するため、これらをある程度詳細に説明する。ステーションＡからスイッチＢを通じてステーションＢへ伝送されるセルの許容セル速度（ＡＣＲ）は、以下の範囲内になければならない。
【００３０】
ＭＣＲ＜ＡＣＲ＜ＰＣＲ
ただし、
ＭＣＲ＝最小セル速度
ＰＣＲ＝ピークセル速度
伝送方向におけるセル速度が、輻輳を避け、完全にシステムを利用するために適切なものであるか否かを決定するため、２つの表示が用いられる。これらの表示は、ステーションＢからステーションＡへの受信パスで与えられる。なぜならば、これがステーションＡへの最短パスだからである。その１つは、輻輳表示ＣＩである。ＣＩ＝１のとき、ステーションＡからステーションＢへの伝送方向における輻輳が表示される。ＣＩ＝０のとき、ステーションＡからステーションＢへの伝送方向において輻輳がないことが示される。もう１つの表示は、増加なし表示ＮＩである。ＮＩ＝１は速度変化がないことを示す。ＮＩ＝０は速度増加を示す。ＣＩ＝１のとき、実際のセル速度は、固定係数で減少していき、したがって許容セル速度（ＡＣＲ）はＡＣＲ−ＡＣＲ・ＲＤＦに減少する。ただしＲＤＦは１よりも小さい固定係数である。ＣＩ＝０かつＮＩ＝１のとき、許容セル速度（ＡＣＲ）は変化しない。ＣＩ＝０かつＮＩ＝０のとき、許容セル速度（ＡＣＲ）はＡＣＲ＋ＩＣＲ・ＲＩＦとなる。ただし、ＲＩＦは１より小さい固定係数であり、ＩＣＲは固定の初期セル速度である。
【００３１】
先行技術においては、明示速度は浮動小数点フォーマットで設けられている。その結果、許容セル速度ＡＣＲを決定すべきときにはいつも、この浮動小数点フォーマットにかかわる計算を行なう。このため、時間が無駄となり、かつかなり複雑なものとなる。さらに、方程式を変えねばならないときにはシステムを大幅に変更しなければならない。許容セル速度（ＡＣＲ）の新しい値は、このパラグラフで説明した明示速度および前のパラグラフにより決定された許容セル速度の低い方を選択することによって、前のパラグラフにおいて得られる。
【００３２】
先行技術において、いつ前方資源管理（ＲＭ）セル、後方ＲＭセル、およびデータセルを送るかについての優先順位を付けるため確立されたある規則がある。これらの規則は、ＡＴＭフォーラム（ＡＴＭ Ｆｏｒｕｍ ）が１９９６年４月に発行し、ｆｔｐ：ａｔｍｆｏｓｕｍ．ｃｏｍ／ｐｕｂ／ａｐｐｒｏｖｅｄ−ｓｐｅｃｓ／ａｆ−ｔｍ−００５６．０００．ｐｓ で入手できる、「ＡＴＭトラフィック管理仕様バージョン４．０（ＡＴＭ Ｔｒａｆｆｉｃ Ｍａｎａｇｅｍｅｎｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ ４．０）」と題された論文に述べられている。この発明を完全に理解するための背景を提供するための、次のパラグラフで、これらの規則のいくつかをある程度詳細に説明する。これらの規則は、上述の論文の５１頁から５４頁に述べられている。この発明を完全に理解するために重要と考えられ得るさらなるいかなる背景をも完全にするため、この論文を記録に加える。
【００３３】
この発明の完全な理解のための背景を提供するこの規則は以下のものを含む。１．セル伝送の許容セル速度（ＡＣＲ）の値は、決してピークセル速度（ＰＣＲ）を超えてはならず、決して最小セル速度（ＭＣＲ）より小さくなってはならない。これは上に述べた。ソースは、許容セル速度（ＡＣＲ）を超える速度で速度内セルを送ることは決してない。ソースは常に、許容セル速度（ＡＣＲ）以下の速度の速度内セルを送るであろう。「速度内セル」とは、許容セル速度（ＡＣＲ）以下の速度であり、セル損失優先表示（ＣＬＰ）が０に設定されているもののことである。
【００３４】
２．ソースへのコネクションセットアップの後、ソースが第１のセルを送る前に、ソースは、最大でも初期セル速度（ＩＣＲ）に許容セル速度を設定する。第１の速度内セルは前方資源管理（ＲＭ）セルであろう。
【００３５】
３．第１の速度内前方ＲＭセルが伝送された後、もし、（ａ）最新の速度内前方ＲＭセルの伝送の後に、Ｎｒｍ−１個の速度内セルが伝送されていれば（ただし、Ｎｒｍは３２）、または（ｂ）最新の速度内前方ＲＭセルの伝送の後に少なくともＭＲＭ個のセル（ＭＲＭは２に等しい）が伝送されており、最新の前方ＲＭセルの伝送からの時間が、Ｔｒｍより大きい値などといった固定値（ただし、Ｔｒｍは１００ミリ秒）であれば、そしてこのときのみ、次の速度内セルは前方ＲＭセルであろう。
【００３６】
４．もし、パラグラフ３で特定した条件が満たされておらず、かつ、ステーションＢからの後方ＲＭセルがステーションＡによる伝送を待っており、かつ、最新の速度内前方ＲＭセルの伝送の後速度内後方ＲＭセルが全く伝送されていなければ、後方ＲＭセルが伝送される。
【００３７】
５．もし、パラグラフ３およびパラグラフ４に特定した条件が満たされておらず、ステーションＢからの後方ＲＭセルがステーションＡによる伝送を待っており、伝送を待っているデータセルがないならば、次に伝送される速度内セルは、後方資源管理（ＲＭ）セルであろう。
【００３８】
６．もし、パラグラフ３、４および５で特定した条件のいずれも満たされておらず、データセルが伝送を待っているのならば、次のステーションＡによって伝送される速度内セルはデータセルとなろう。
【００３９】
７．パラグラフ１から５により伝送されるセルは、セル損失優先表示（ＣＬＰ）＝０であろう。セル損失優先表示＝０であるセルは速度内セルである。
【００４０】
８．速度内前方ＲＭセルを送る前に、もし、許容セル速度（ＡＣＲ）が初期セル速度（ＩＣＲ）よりも大きく、最新の速度内前方ＲＭセルを送ってから経過した時間ＴがＡＤＴＦ（ＡＤＴＦは定数）より大きければ、ステーションＡがステーションＢへの伝送方向において前方速度内ＲＭセルを伝送する前に、ＡＣＲはＩＣＲに減じられよう。これは、スイッチ１３２に他のパスからのセルを受信する機会を与えるためである。
【００４１】
９．速度内前方ＲＭセルを送り、パラグラフ８に特定した手順を行なう前に、もし、ＢＮ＝０の後方ＲＭセルを最後に受取ってから少なくともＣＲＭ個の速度内前方ＲＭセルが送られていれば、許容セル速度ＡＣＲが最小セル速度ＭＣＲより低くならない限り、許容セル速度ＡＣＲは少なくともＡＣＲ・ＣＤＦで減じられよう。
【００４２】
ＣＲＭは特定のコネクションに対する定数であり、そのコネクションの終了まで一定のままである。各コネクションはＣＲＭのためのそれ自身の定数値を有してもよい。ＣＤＦはまた特定のコネクションに対する定数であり、そのコネクションの終了まで一定のままである。各コネクションはＣＤＦのためのそれ自身の定数を有してもよい。ＣＤＦは１より小さな値である。
【００４３】
ＢＮは各ＲＭセル内のフィールドである。このフィールドは、ＢＮ＝０またはＢＮ＝１に設定できる。もしスイッチが輻輳しており、特定の時間期間にわたってＲＭセルがそのスイッチを通過していなければ、スイッチ１３２のようなスイッチはそれ自身のＲＭセルを発生できる。
【００４４】
このパラグラフ９で特定したようにセル速度を減じる理由は、ステーションＡからステーションＢへの前方パスにおけるＲＭセルが、ステーションＢからステーションＡへの後方パスにおけるものよりも速いセル速度になるかもしれないからである。このため、ステーションＡからステーションＢへの前方パスにおけるセル速度を減じるのである。
【００４５】
１０．パラグラフ８および９の手順を行なった後、許容セル速度（ＡＣＲ）が、出て行く前方ＲＭセルのＣＣＲフィールド内に格納されよう。しかし、出て行く前方ＲＭセルの後に送られる速度内セルのみがこの新しい速度に従わねばならない。
【００４６】
１１．（セル損失優先表示＝１の）前方資源管理（ＲＭ）セルは、速度外で、言い換えれば、実際には許容セル速度（ＡＣＲ）に従わずに、送られてもよい。速度外前方ＲＭセルが送られる速度はＴＣＲよりも大きくはないであろう。ＴＣＲは１０セル／秒の固定速度をなす。セル損失優先表示（ＣＬＰ）＝１のセルはしばしば「タグ付セル」と呼ばれる。セル損失優先表示＝１は、各ＡＴＭセルにおける特定のビットである。
【００４７】
１２．現在セル速度が０になった後または現在セル速度が図６のスケジューラ１５６の能力よりも低くなった後、ステーションＡからステーションＢへのセル伝送を再開するため、セル損失優先表示＝１の速度外前方ＲＭセルが送られる。ステーションＡは、ＣＩ＝０かつＮＩ＝０の値であり、明示速度が０以外のある値である後方ＲＭセルを受信するまで、（セル損失優先表示＝１の）前方ＲＭセルを送り続ける。このとき、実際のセル速度は、明示速度およびＰＣＲ・ＲＩＦの低い方である。前述したように、ＰＣＲはピークセル速度であり、ＲＩＦは１より小さい固定係数である。
【００４８】
１３．後方ＲＭ速度を比較的速くし、前方ＲＭ速度を比較的遅くして、前方ＲＭセルおよび後方ＲＭセルを異なった速度で与えることができるので、速度外後方ＲＭセルが用いられる。もし、こうした状況下でステーションＡが後方ＲＭセルを受信したが、新しい後方ＲＭセルがステーションＢに送られるのを待っていれば、ステーションＡは新しい後方ＲＭセルを（セル損失優先表示＝１の）速度外後方セルとしてステーションＢに送る。このような伝送は過度な速度でステーションＡへ送られる後方ＲＭセルの受信によってトリガされるので、ステーションＡからステーションＢへのこのような速度外後方ＲＭセルの伝送については速度は特定されていない。
【００４９】
１４．ステーションＡがステーションＢに前方ＲＭセルを送るとき、ステーションＢからステーションＡへの受信方向におけるパス内のスイッチはスイッチ内の輻輳のため、速度を減じることができる。しかし、ステーションＢはまた、前方ＲＭセルをステーションＡから向きを変えさせこのＲＭセルを後方ＲＭセルとしてステーションＡに送ることにより、このようなＲＭセルの速度を減じることができる。なぜなら、ステーションＢがステーションＡを含むいくつかの異なったソースからあまりにも多くのセルを受信するかもしれないという事実も含めて何らかの理由でステーションＢ内の資源が混み合うかもしれないからである。
【００５０】
１５．パラグラフ８で特定した効果を拡張または変更するため任意の運用を行なうことができよう。パラグラフ８に特定したように許容セル速度（ＡＣＲ）を初期セル速度（ＩＣＲ）に減ずる代わりに、許容セル速度ＡＣＲを漸進的に減じることができよう。特定的には、許容セル速度（ＡＣＲ）を初期セル速度（ＩＣＲ）まで減じるには十分ではない予め定められた固定係数によって許容セル速度（ＡＣＲ）を減じることができよう。もし、こうして減じられたセル速度が依然として速すぎれば、この減じられたセル速度をさらに固定係数で減じる。こうした速度低減をいくつかの段階を通じて初期セル速度（ＩＣＲ）に達する前まで行なうことができよう。
【００５１】
図６は、概括的に１４８で示されるセル伝送速度を調節するためのシステムを示す概略ブロック図である。図６はまた、図の中のさまざまなブロック間のラインまたはバス上のセル情報についての簡単な説明を含む。システム１４８は、図２にも示す制御メモリ３８、「再組立」と示されるブロック１５０、および「分割」と示されるブロック１５２を含む。この再組立ブロック１５０は、図２のステージ３４、３６、４０および４２を含むものと考えられよう。分割ブロック１５２は、図２のステージ４２、４６、４８および５０を含むものと考えられよう。
【００５２】
図６は、また、可用ビット速度（ＡＢＲ）マネジャと示されるブロック１５４およびスケジューラと示されるブロック１５６を含む。再組立ブロック１５０は、受信セルインターフェイスから（図２にも示す）ライン３０上でセルを受信する。再組立ブロック１５０と制御メモリ３８との間でいずれの方向における信号をも提供するようにバスまたはライン５ａが接続される。ラインまたはバス８ａは、制御メモリ３８と分割ブロック１５２との間の両方向で信号を提供する。分割ブロック１５２からの信号は（図２にも示す）ライン４５を通って送信セルインターフェイスへ渡される。
【００５３】
信号は再組立ブロック１５０からライン１ａを通ってＡＢＲマネジャ１５４へ渡される。ライン２ａはＡＢＲマネジャ１５４からスケジューラ１５６へ信号を渡し、ライン３ａはスケジューラ１５６からＡＢＲマネジャ１５４に信号を渡す。スケジューラ１５６はライン４ａを通って分割ブロック１５２に信号を渡す。信号はスケジューラ１５６と制御メモリ３８との間でラインまたはバス７ａを通じて両方向に渡される。信号はまた、ＡＢＲマネジャ１５４と制御メモリ３８との間でラインまたはバス６ａを通って両方向に渡される。
【００５４】
再組立ブロック１５０はラインまたはバス５ａを通じて制御メモリ３８へ前方ＲＭセルを与え、また、処理されるべきデータを提供する特定のＶＣＣ（またはソース）を識別する。制御メモリ３８は（以下に詳細に説明する態様で）前方ＲＭセルの向きを変え、前方ＲＭセルは、ライン８ａを通って分割ブロック１５２へ伝送される後方ＲＭセルとなる。
【００５５】
スケジューラ１５６は、処理されるセル情報を与えるＶＣＣ（またはソース）ナンバーを識別する。このＶＣＣ（またはソース）ナンバーはライン３ａを通じて可用ビット速度（ＡＢＲ）マネジャ１５４へ渡される。ＡＢＲマネジャ１５４はライン２ａを通じてスケジューラ１５６へセルタイプ（前方ＲＭセル、後方ＲＭセル、およびデータセル）を識別する。スケジューラ１５６は、ライン４ａを通じて分割ブロック１５２へ、ＶＣＣ（またはソース）ナンバーおよびセルタイプ（データ、速度内前方ＲＭ、速度内後方ＲＭ、速度外前方ＲＭ、および速度外後方ＲＭ）を与える。スケジューラ１５６は、データセル、速度内前方ＲＭセル、および速度内後方ＲＭセルに対する可変ビット速度スケジューリングを行なう。スケジューラ１５６はまた、速度外（極めて遅い速度の）前方ＲＭセルのタグセルに対するＴＣＲ速度スケジューリングおよび、速度外後方ＲＭセルに対する待ち行列に基づいたスケジューリングを行なう。
【００５６】
再組立ブロック１５０からライン１ａを通じて可用ビット速度（ＡＢＲ）マネジャ１５４にいくつかの異なった表示が与えられる。ＡＢＲマネジャ１５４は、ライン１ａを通じて前方資源管理（ＲＭ）セルおよびＶＣＣ（またはソース）ナンバーを受取るであろう。代替的に、ＡＢＲマネジャ１５４は、ライン１ａを通じて後方ＲＭセルおよびＶＣＣ（またはソース）ナンバーを受信してもよい。この代替案においては、ＡＢＲマネジャ１５４は明示速度（ＥＲ）、輻輳表示（ＣＩ）、増加なし表示（ＮＩ）および、スイッチ１２のようなスイッチがそれ自身のＲＭセルを発生したか否かを示すＢＮの２進値を受信してもよい。これらはすべて詳細に先述した。可用ビット速度（ＡＢＲ）状態および速度更新の表示は、ライン６ａを通じてＡＢＲマネジャ１５４と制御メモリ３８との間を流れる。
【００５７】
図７は、ステーションＡにおいて制御メモリ３８内に何がストアされるかをさらに詳細に示す。ステーションＡに関して図７に示されているものはステーションＢにおいて複製される。図７は、概括的に１６０で示され、複数の異なったフィールド内の複数のパラメータの値を備えるテーブルを含む。このテーブルは、ＡＢＲ状態（ＶＣＣごとの）と示されている。このテーブルは、ＡＢＲ状態テーブル１６０内のさまざまなフィールド内に設けられ、この発明のシステムおよび方法の動作を促進するため個別に使用される、いくつかの異なったパラメータの値を表示する。図７のＡＢＲ状態テーブル１６０内の異なったフィールドにおいて特定されるさまざまなパラメータの定義が、図８に１６３で概括的に示されるテーブルで述べられる。これらの定義のいくつかは、以下の説明で補足する。図８は、「ＡＢＲ状態フィールド」と示されている。
【００５８】
図７は、また、概括的に１６４で示され制御メモリ３８内にストアされる複数のセル判定ブロックを示す。図７には３つのブロック１６４ａ、１６４ｂ、および１６４ｃが縦方向の列で示されているが、これらは３よりも多いセル判定ブロックを代表するものである。以下に詳細に説明するように、セル判定ブロック１６４ａ、１６４ｂ、および１６４ｃの各々は、ブロック内のセルが前方資源管理（ＲＭ）セル、後方ＲＭセル、またはデータセルのいずれであるかを表示する。
【００５９】
セル判定ブロック１６４ａ、１６４ｂ、および１６４ｃはシーケンスで活性化される。しかし、ブロック１６４ｂまたは１６４ｃのいずれかが前方ＲＭセルを示すときは常に、シーケンス内で活性化される次のセル判定ブロックは、ブロック１６４ａである。ブロック１６４ｂとブロック１６４ｃとはブロック１６４ａほど詳細には示していないが、ブロック１６４ｂおよび１６４ｃがブロック１６４ａに示しているのと同じパラメータをさまざまなフィールドに対して有していることは理解されよう。図７に示すように、セル判定ブロック１６４ａは４つの２進ビットの１６通りの異なった組合せを持つ。図９は、４つの２進ビットの各々の意味を示す、概括的に１６６で示す表である。図９の表は、セル判定ブロック（ＣＤＢ）フィールドと示す。
【００６０】
図７には、指数テーブルも概括的に１６８で示す。指数テーブル１６８は制御メモリ３８内にストアされる。指数テーブル１６８は、２進ビットの指数で表わされる３２通りの異なった値に対応する３２個のエントリを有する。図７は、概括的に１７０で、制御メモリ３８にストアされる複数の速度判定ブロックを示す。図７には３つのブロック１７０ａ、１７０ｂおよび１７０ｃが縦方向の列で示されているが、これらは、３つよりもはるかに多くの速度判定ブロックを代表するものである。後に詳細に述べるように、速度判定ブロック１７０ａ、１７０ｂおよび１７０ｃは各々、ステーションＡからスイッチ１２を通じてステーションＢへとセルを伝送する個々の速度を示す表示を備える。ブロック１７０ｂおよび１７０ｃはブロック１７０ａほど詳細には示していないが、これらが、ブロック１７０ａで示すと同様のパラメータをさまざまなフィールドに対して有していることは理解されよう。
【００６１】
図１０は、各速度判定ブロック１７０内の異なったフィールドにおけるさまざまなパラメータの定義を与える表を概括的に１７２で示す。図１０の表は、速度判定ブロック（ＲＤＢ）フィールドと示される。
【００６２】
ＡＢＲ状態テーブル１６０内の「データ可用」フィールドは、データセルに対しデータが処理用に可用であることを示す。「スケジューラ期間」フィールドは、速度判定ブロック１７０の個々のものの中の連続した速度内セルがさまざまな時点において選択される間の時間を示す。「ＭＣＲ」フィールドは、最小セル速度（ＭＣＲ）が増加される前の、連続した速度内セルの間の最大の時間を示す。もし、連続した速度内セルの間のセル速度が最小セル速度よりも低くなったならば、そのコネクションの優先表示が増し、速度内セル速度は少なくとも最小セル速度に等しくなる。
【００６３】
図７のＡＢＲ状態テーブル１６０内の「輻輳指標」フィールドは、ステーションＡにおいてシステム外にある特定の資源を有する特定のＶＣＣを識別する。この特定の資源はデータのストアに対処するであろう。「スケジュール前方速度外」フィールドは、ＶＣＣ（またはソース）コネクションを再開するために速度外前方ＲＭセルを送るため、各速度判定ブロック１７０内の「スケジュール未満」フィールドに対処する。ＡＢＲ状態テーブル１６０内の「後方保留」フィールドは、ステーションＡが速度内セルの伝送準備ができたときにステーションＡに保留されている後方ＲＭセルがあることを示す。
【００６４】
図７のＡＢＲ状態テーブル１６０内の「後方送信」フィールドは、ステーションＡが最新の前方ＲＭセルを伝送した後、ステーションＡが後方ＲＭセルを伝送していることを示す。「最新前方ＲＭ時間」フィールドは、速度内前方ＲＭセルの最新の速度内伝送の時間を示す。「現在セル位置」フィールドは、各時点において処理される現在のセル判定ブロック１６４の個々のものを示す。ブロック内のセルタイプ（データ、前方ＲＭまたは後方ＲＭ）を決定するため各セル判定ブロック１６４ａ、１６４ｂおよび１６４ｃを処理した後、下方向の次のセル判定ブロックを処理する。しかし、ブロック内のセルタイプを決定するために、セル判定ブロック内の前方ＲＭセルが処理されるときは、セル判定ブロック１６４ａが次に選択される。
【００６５】
理解されるように、図７のＡＢＲ状態テーブル１６０内の「現在セル位置」フィールドからセル判定ブロック１６４の個々の１つに延びているベクトル１７４は、各瞬間において処理のためにセル判定ブロックの個々の１つが選択されることを示す。ＡＢＲ状態テーブル１６０内の「ポスト前方セル位置」フィールドは、前方ＲＭセルがステーションＡによって伝送された後のセル判定ブロック１６４ａの選択を示す。「ポスト前方セル位置」からセル判定ブロック１６４ａに延びるベクトル１７６は、このような状態における、セル判定ブロック１６４ａの選択を示す。
【００６６】
図７のＡＢＲ状態テーブル１６０内の「指数テーブル位置」フィールドは、指数テーブル１６８内の３２個のエントリの位置を示す。ベクトル１７８は、指数テーブル１６８内の第１のエントリを指す。指数テーブルは、浮動小数点表示で示される明示速度と速度判定ブロック１７０の選択された１つの速度とをマッピングするために使用される。浮動小数点表示は例示的に以下のように示されよう。
【００６７】
２ｅｘｐ （１＋仮数）ｎｚセル／秒
ただし、
ｎｚ＝ゼロではない＝１ビット（速度はゼロではない）
指数＝５ビット
仮数＝９ビット
速度判定ブロック１７０は各々３２バイトのメモリを必要とする。このため、特に、浮動小数点表示には２１４＋１の異なった可能な数があるので、浮動小数点表示の可能な数の各々について、明示速度判定ブロックを設けるのは実用的ではない。したがって、図７の指数テーブル１６８は、浮動小数点表示を明示速度に変換するにあたり、速度指標の数を減ずる。
【００６８】
指数テーブル１６８は、シフトおよび指数ベースを含む。指数テーブル１６８内の指数ベースは、仮数がゼロの値をとった場合選択される速度判定ブロック１７０の特定の１つを示す。指数テーブル１６８内のシフトは、仮数がシフトされた、（仮数の値を示す全部で９ビットの中の）２進ビットの数を示す。仮数および指数の値は、各資源管理（ＲＭ）セルについてフィールド内にストアされる。
【００６９】
指数テーブル１６８は、指数の各値についてのエントリを含む。上に特定したように、指数は５つの２進ビットで表示されるので、指数には３２通りのエントリがある。これらのエントリに関連するシフトの値に依存して、各エントリには２つ以上の速度指標があろう。たとえば、仮数がシフト＝９に対応する９ビットでシフトされるとき、指数エントリには１速度指標しかない。しかし、仮数がシフトされないときは、したがって、指数エントリに対してシフト＝０であるときには、指数エントリの速度指標の数は、仮数の値２９ ＝５１２に対応する５１２となる。
【００７０】
シフト＝９となるのは通常、０から３１までの指数エントリ範囲の両極においてである。これは、統計上の見地からすると、指数エントリの範囲の両極における速度指標の値はごく稀にしか生じないかまたは全く生じないからである。指数エントリの両極の例は、０と３１の指数エントリである。たとえば、これらの極は通常、図６にスケジューラ１５６が選択する範囲を超えている。このため、これらの指数エントリ範囲の両極においては速度指標の大まかな表示でも許容できる。しかしながら、指数エントリ範囲の中間であるたとえば１５または１６などの指数エントリについてはシフト＝０の値が選択されよう。シフト＝０である１５または１６などの指数エントリに対しては、５１２通りの異なった明示速度判定ブロックが設けられよう。１５または１６などといった指数エントリに対してはかなりの数の速度指標が設けられるので、このような指数エントリに対しての速度指標の選択においては精密な制御が行なわれる。
【００７１】
速度判定ブロック（ＲＤＢ）１７０の特定の１つを選択するときには指数エントリは大まかな制御を行なうと考えられよう。たとえば、指数エントリは、１０の位、１００の位、１０００の位の値を表示すると考えられよう。仮数は、速度判定ブロック（ＲＤＢ）１７０の特定の１つの選択に際し精密な制御を行なうものと考えられよう。たとえば、浮動小数点表示のための２６０の簡略化した値は、２．６×１００と表わされてもよい。ただし、２．６は仮数であり、１００は指数エントリである。
図１１は、速度判定ブロック１７０によって与えられる速度指標が指数エントリの異なった値に対して指数テーブル１６８においていかに選択されるかを簡略概略的に示す。簡単な説明を与えるために、図１１に示される曲線は、仮数について上述された９個の２進ビットではなく、３個の２進ビットの仮数を例示する。このため、最大８個の速度指標のみが指数エントリに対して図１１に与えられ得る。図１１では、シフト＝０、シフト＝１、シフト＝２およびシフト＝３の漸進的なシフトが水平軸に沿って与えられる。速度指標の個々の値は垂直軸に沿って示される。
【００７２】
理解されるように、８個の異なった速度指標がシフト＝０に対して図１に与えられる。シフト＝０に対する指数エントリは図１１において１８０で示される。速度指標１８０からの漸進的に増加する値は、３個の２進仮数ビットによって表わされる異なった２進値にそれぞれ対応する０から７の間の仮数の漸進的な値に対して示される。シフト＝１では、指数値は１８２で示される。４個の起こり得る異なった値に対応する速度指標の漸進的な値は、シフト＝１であるときの仮数のシフトされた値を表わす２個の２進ビットに対して図１１に示される。
【００７３】
同様に、シフト＝２では、指数エントリの値は１８４で示される。速度指標の２個の漸進的な値は、シフト＝２であるときの仮数のシフトされた値を表わす単一の２進ビットに対する２個の起こり得る異なった値に対応して与えられる。シフト＝３では、１つの指数値１８６のみが速度指標を示すために与えられる。これは、このような状況下で与えられる唯一の速度指標である。したがって、理解されるように、指数に対する明示速度の増加する密度はシフトエントリの値が減少することで与えられる。
【００７４】
図７におけるＡＢＲ状態テーブル１６０の「速度位置」フィールドは、選択された速度判定ブロック１７０の現在のものを示す。ベクトル１９０が「速度位置」フィールドから速度判定ブロック１７０の個々のものに延びて、選択されている速度判定ブロックの現在のものを示す。ＡＢＲ状態テーブル１６０の「ＣＲＭ」フィールドは特定のコネクションに対する定数を示す。ＣＲＭによって与えられる定数は上のパラグラフ９に示される。図７におけるＡＢＲ状態テーブル１６０の「後方ＲＭ内容」フィールドは、ステーションＡからステーションＢへの伝送方向セルにおいて後方ＲＭを発生するために与えられる。
【００７５】
上述されたように、図７のセル判定ブロック１６４の各々は１６個の異なった組合せを与えることができる４個の２進ビットを含む。これらの組合せのいくつかはセル判定ブロック１６４ａに対して図７に示される。図９のテーブル１６６は４個の２進ビットの各々の意味を示す。図９のテーブル１６６に示されるように、第１の２進ビット（ビット０）はデータが可用であるかどうかを示す。第２の２進ビット（ビット１）は、ステーションＡからステーションＢへの伝送方向において前方ＲＭセルが最後に伝送されてから後方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されたかどうかを示す。第３の２進ビット（ビット２）は、保留後方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されるよう可用であるかどうかを示す。第４の２進ビット（ビット３）は、ステーションＡからステーションＢへの伝送方向に前方ＲＭセルが最後に伝送されてからの時間が定数Ｔｒｍよりも大きいかどうかを示す。定数Ｔｒｍは、前方ＲＭセルがステーションＡからステーションＢへの伝送方向に送られない許容フレーム時間の上部境界を示す。
【００７６】
多数の異なったフィールドのパラメータが図７の速度判定ブロック１７０ａに示される。同じフィールドが図７の他の速度判定ブロック１７０の各々に現われることが認識されるべきである。これらのパラメータの定義は図１０のテーブル１７２に与えられる。これらの定義は以下の説明で補足される。図７における速度判定ブロック１７０ａの「スケジュール未満」フィールドは、許容セル速度（ＡＣＲ）がゼロ（０）であるかまたは少なくとも図６のスケジューラ１５６が扱うことができるもの未満であることを示す。このコネクションでは、ＡＢＲ状態テーブル１６０の「スケジュール前方速度外」フィールドを参照されたい。これは、コネクションを再開始すべく速度外前方ＲＭセルを送るために速度判定ブロック１７０の各々において「スケジュール未満」フィールドを与える。
【００７７】
図７における速度判定ブロック１７０ａの「スケジューラ期間」フィールドは連続する速度内セルの間に図６のスケジューラ１５６によって与えられる期間である。「輻輳ＥＲ」フィールドは輻輳された明示速度である。明示速度は指数および仮数の値から形成される。明示速度は前方ＲＭセルおよび後方ＲＭセルにおけるフィールドである。「輻輳ＥＲ」は、ＡＢＲ状態テーブル１６０における「輻輳指標」によって示されるようにステーションＡに輻輳があるときに、ステーションＡからステーションＢへの伝送方向での後方ＲＭセルの明示速度の新しい値である。
【００７８】
図７における速度判定ブロック１７０ａの「ＡＣＲ」フィールドは、指数および仮数を含む浮動小数点フォーマットでの許容セル速度を示す。これは、ステーションＡからステーションＢへの伝送方向に前方ＲＭセルを発生するために用いられる。「静タイムアウト」フィールドは速度判定の各々のためにストアされる「タイムアウト」値を示し、現在の速度の関数である。「タイムアウト」は、前方ＲＭセルが特定の期間ステーションＡからステーションＢに進まないときに生じる。この「タイムアウト」はパラグラフ１５に特定された任意の行為を与える際に用いられる。
【００７９】
速度判定ブロック１７０の個々のものは、速度判定ブロックのこのような個々のものにおいて特定される現在のセル速度に対処できないときに選択されるべきである新しい速度判定ブロックの識別情報をストアする。新しい速度判定ブロックは、速度判定ブロック１７０の個々内の静タイムアウトフィールドにおいて特定される期間が超過されたときに選択される。速度判定ブロックはＡＢＲ状態テーブルの速度位置フィールドに対する新しい値を与える。速度位置フィールドの新しい値は図１０のテーブル１７２では「静速度」として特定される。静速度フィールドは、速度判定ブロック１７０の現在のものから速度判定ブロックの新しいものを指して、静タイムアウトが生じるときに減ぜられた値で新しい現在のセル速度を得る。
【００８０】
図１０におけるテーブル１７２の付加的速度フィールド、ＣＩ速度フィールド、ＡＤＴＦ速度フィールド、ＣＲＭ速度フィールドおよびＡＤＴＦ／ＣＲＭ速度フィールドの値は速度判定ブロック１７０の現在のものに新しいセル速度をストアするにあたっての静速度フィールドの値と同様である。この新しいセル速度は、速度判定ブロックの現在のものによって与えられるセル速度が輻輳を生じると判断されるときに選択される。速度判定ブロックの現在のものは、付加的速度フィールド、ＣＩ速度フィールド、ＡＤＴＦ速度フィールド、ＣＲＭ速度フィールドおよびＡＤＴＦ／ＣＲＭ速度フィールドの個々のものに対する速度位置フィールドのための新しい値をストアする。言換えると、速度判定ブロック１７０の現在のものの速度位置フィールドにもたらされる値は、図１０におけるテーブル１７２の静速度フィールド、付加的速度フィールド、ＣＩ速度フィールド、ＡＤＴＦ速度フィールド、ＣＲＭ速度フィールドおよびＡＤＴＦ／ＣＲＭ速度フィールドの値の個々のものに対して異なり得る。
【００８１】
図７における速度判定ブロック（ＲＤＢ）の現在のものにおけるＣＩ速度フィールドは、輻輳表示ＣＩ＝１であるときに選択されるべき新しい速度判定ブロックを示す。これはＡＣＲ−ＡＣＲ・ＲＤＦを計算する代わりである。この計算は番号を付けられたパラグラフのほぼ直前のプロトコル説明において示されている。図７における速度判定ブロック（ＲＤＢ）１７０の現在のものにおけるＡＤＴＦ速度フィールドは、８において上に特定される計算を避けるために選択すべき新しい速度判定ブロックを示す。これは、前方ＲＭセルがステーションＢへの伝送方向にステーションＡによって伝送されつつあり、かつステーションＡによる最後の前方ＲＭの伝送からの時間が固定定数ＡＤＴＦよりも大きいときの新しい速度判定ブロックを示す。
【００８２】
図７における速度判定ブロック１７０の現在のものにおけるＣＲＭ速度フィールドは選択されるべき新しい速度判定ブロックを示す。これはパラグラフ９で上に特定された計算を避ける。これは、ＢＮ＝０での最後の後方ＲＭセルのステーションＡでの受取り以来、ステーションＡからの伝送方向における前方ＲＭセルのカウントが少なくとも固定定数ＣＲＭであるときの新しい速度判定ブロックを示す。図７における速度判定ブロック１７０の現在のものにおけるＡＤＴＦ／ＣＲＭ速度フィールドは、ＡＤＴＦ速度およびＣＲＭ速度に対して直前に特定された条件が同時に満足されたときに選択すべき新しい速度判定ブロックを示す。これは、前方ＲＭセルが伝送されつつあり、かつテーブル１６０における未確認前方ＲＭフィールドの値がＣＲＭ以上であり、かつ伝送方向に前方ＲＭセルが最後に伝送されてからの時間が固定定数ＡＤＴＦよりも大きいときに、図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドに対する新しい値を示す。
【００８３】
図１２、１３、１４、１５、１６、１７、１８および１９は上述のシステムの動作における連続的なステップを示すフロー図を構成する。これらのフロー図は、ステーションＢからステーションＡによって受取られた情報を処理するために図６のＡＢＲマネージャ１５４が行なう連続的なステップを示す。図１２および１３では、ＡＢＲマネージャ１５４によって処理された情報は、ステーションＢからステーションＡへの受信パス内の、図６の制御メモリ３８に与えられる。制御メモリ３８がこの情報を保持することにより、ステーションＡからステーションＢへの伝送方向にセルを伝送するためにステーションＡがこの情報を用いることができる。図１２および１３に示されるステップがとられるのは、前方ＲＭセルが再組立ステージ１５０によって処理され、かつ処理結果がライン１ａを介してＡＢＲマネージャ１５４に示されるときである。
【００８４】
図１２のブロック２００は、輻輳指標および後方保留フィールドが図７のＡＢＲ状態テーブル１６０から読出されることを示す。輻輳指標フィールドは、ステーションＡでシステム外のある資源を特定する。後方保留フィールドは、前方ＲＭセルをステーションＡが受取り、かつ後方ＲＭセルとしてまだ伝送していないことを示す。
【００８５】
図１２のブロック２０２は、ブロック２００からの指示に基づいて輻輳があるかどうかを示す。ライン２０３に示されるように輻輳があるならば、図７におけるＡＢＲ状態テーブル１６０の指数テーブル位置フィールドが図１２のブロック２０４によって示されるように読出される。指数テーブル位置フィールドは図７の指数テーブル１６８における３２個のエントリの最初のものを示す。理解されるように、図７の指数テーブル１６８はシフトおよび指数ベースの指定を有する。指数ベースフィールドは、仮数がゼロの値を有する場合に選択されるであろう速度判定ブロック１７０の個々のものを示す。シフトフィールドは仮数がシフトされる２進ビットの桁数を示す。受信された後方ＲＭセル内のＥＲフィールドの指数によって示される指数テーブル１６８内のシフトおよび指数ベースフィールドが図１２のブロック２０６に示されるように読出される。
【００８６】
図１２のブロック２０８は、速度判定ブロック１７０のうちの新しいものがライン２０３の輻輳指示を緩和するためにいかに選択されるかを示す。仮数の値は後方ＲＭセルの明示速度フィールドにストアされる。速度判定ブロック１７０の新しいものは、仮数のこの値と、指数テーブル１６８の指数ベースおよびシフト値とから計算される。速度判定ブロック１７０の新しいものからの輻輳明示速度が次に読出される。この輻輳明示速度は輻輳を回避するためにシステムに与えられるべき新しいセル速度である。この輻輳明示速度は後方ＲＭセルのこれまでの輻輳明示速度にとって代わる。これは図１２の２１０で示される。
【００８７】
ブロック２１０およびブロック２０２からの出力指示は図１２の下部と図１３の上部とにおけるライン２１２にもたらされる。次に、図１３の２１４で、ステーションＡからステーションＢへの伝送方向に後方保留ＲＭセルがあるかどうか、またステーションＡに向かう別の（現在の）後方保留ＲＭセルがあるかどうかが判断される。後方保留ＲＭセルおよび現在の後方保留ＲＭセルが生じ得るのは、ステーションＡからステーションＢへの方向における前方ＲＭセルよりも多くの後方ＲＭセルがステーションＢからステーションＡへの受信方向に存在し得るためである。これは、ステーションＢからのセルに加えて他のステーションからのセルを受信するスイッチ１２に輻輳があることから生じ得る。認識されるように、受信方向のステーションＢとステーションＡとの間に１個以上のスイッチが存在するならば、このパラグラフで検討される輻輳はこれらのスイッチのいずれかにおいて生じ得る。
【００８８】
伝送方向に後方保留ＲＭセルがあり、かつ受信方向にステーションＡに向かう別の後方保留ＲＭセルがないと判断される場合、信号が図１３の２１６で生成される。次に、後方保留ＲＭセルは速度内後方保留ＲＭセルとして２１８で示されるようにステーションＡからステーションＢへの伝送方向に伝送される。しかしながら、伝送方向に後方保留ＲＭセルがあり、かつ受信方向にステーションＡに向かう別の（現在の）後方保留ＲＭセルがあると判断される場合、信号がライン２２０上に生成される。このため、速度外後方保留ＲＭとして現在の後方ＲＭセルをステーションＡからステーションＢへの伝送方向に送るように図６のスケジューラ１５６に命令が与えられる。これは図１３の２２２で示される。
【００８９】
図１４および１５は、ライン１ａ上の後方ＲＭセル指示に応答して、図６のＡＢＲマネージャ１５４の動作を調整するために取られるステップを示す。これらは、制御メモリ３８を通過せずにＡＢＲマネージャ１５４に与えられる信号を示す。信号が制御メモリ３８を通過する必要がないのは、これらの信号が制御メモリ３８を介して転回することがないためである。制御メモリ３８におけるこの転回が起こるのは、たとえば、前方ＲＭセルがステーションＡの受信方向で受信され、ステーションＡが次にこれらのセルを後方ＲＭセルとしてステーションＡからステーションＢへの伝送方向に伝送する場合である。
【００９０】
図１４および１５に示されるフロー図の第１のステップとして、後方ＲＭセルが２２４で受信される。次に、この後方ＲＭセルに対してＢＮ＝０であるかどうかの判断が２２４で行なわれる。ＢＮ＝０であるならば、後方ＲＭセルはスイッチ１２で発生されたのではない。ＢＮ＝０であるならば、後方ＲＭセルは通常の後方ＲＭセルであり、図７におけるＡＢＲ状態テーブル１６０の未確認前方ＲＭセルが２２６で示されるようにゼロに設定される。未確認前方ＲＭフィールドは、ステーションＡが通常の後方ＲＭセルを最後に受信してからステーションＡからステーションＢに送信された前方ＲＭセルの数を示す。
【００９１】
ＢＮ＝１である場合、後方ＲＭセルはスイッチ１２で発生されている。このスイッチで発生されたＲＭセルは未確認前方ＲＭ値に影響を及ぼさない。ＡＢＲ状態テーブル１６０の速度位置フィールドは、新しいセル速度を示すために与えられる速度判定ブロック１７０の新しいものを示すために２２８などで読出される。同時に、図７におけるＡＢＲ状態テーブル１６０の指数テーブル位置フィールドが指数テーブル１６８の３２個のエントリの最初のものを示すために読出される。次に、ＲＭセルの輻輳指示（ＣＩ）が２進の１であるかどうかの判断が２３０で行なわれる。
【００９２】
ライン２３２で示されるようにＣＩ＝２進の１であるならば、ＣＩ速度が図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドによって示されるような速度判定ブロック１７０の現在のものから読出される。これは図１４の２３４で示される。ＡＢＲ状態テーブル１６０の速度位置フィールドは次に、２３６で示されるように速度判定ブロック１７０の現在のものからＣＩ速度フィールドにおいて読出された速度に設定され、速度判定ブロック１７０の新しいものはこの速度位置フィールドに設定された新しい値から選択される。これは図１４の２３７で示される。
【００９３】
ＲＭセルでＣＩ＝０であるならば、信号がライン２３９内に生成される。次に、ＮＩ＝１であるかどうかの判断が２３８で行なわれる。ＮＩ＝０であるならば、速度増加が指示される。これは図１４のライン２４０上の信号によって示される。付加的速度フィールド内の速度が次に図７におけるＡＢＲ状態テーブルの速度位置フィールドによって示されるように、速度判定ブロック１７０の現在のものから読出される。これは２４２に示される。次に、ＡＢＲ状態テーブル１６０の速度位置が、２４４で示されるように速度判定ブロック１７０の現在のものの中の付加的速度フィールドから読出した速度に設定され、速度判定ブロック１７０の新しいものがこの速度位置フィールドに設定された新しい値から選択される。これはライン２３７に示される。
【００９４】
ライン２３７はブロック２４８に与えられるように図１５にも示される。指数ベース（仮数の効果を考慮せずに選択される速度判定ブロック）の値とシフト（仮数がシフトされる２進ビットの数）の値とが次に、後方ＲＭセルの明示速度フィールドの指数によって図７の指数テーブル１６８において選択されるエントリから読出される。仮数は、ステーションＢからステーションＡへの受信方向に移動する後方ＲＭセルの明示速度フィールドからも読出される。
【００９５】
後方ＲＭセルの明示速度に対応する速度指標は先行するパラグラフで特定されたパラメータから計算される。これは図１５の２５０で示される。図１５の２５２で示されるように、明示速度が図７のＡＢＲ状態テーブル１６０の速度位置フィールドで示される新しい速度判定ブロックの速度よりも小さいかどうかの判断が次に行なわれる。明示速度がＡＢＲ状態テーブル１６０の速度位置フィールドに示される速度判定ブロック１７０の新しいものの速度よりも小さいならば、速度位置が明示速度に設定される。これは図１５の２５４で示される。
【００９６】
ブロック２５４からのライン２５６は、明示速度が図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドに示される速度よりも今では小さくないことを示す。これはブロック２５４で与えられる調整の結果である。ライン２５６はブロック２５２からも延びて、明示速度がＡＢＲ状態テーブル１６０の速度位置フィールドで示される速度よりも小さくないことを示す。
【００９７】
ブロック２６０は図７における速度判定ブロック１７０の現在のものにおけるスケジューラ期間フィールドに示された期間を読出す。これは、ブロック２３０、２３６、２３８、２４４、ならびに図１５の２５２および２５４に示される関数に従って選択された速度判定ブロックである。この期間はステーションＡからステーションＢへの伝送方向の連続するＲＭセル間の時間を示す。図１５の２６２で示されるように、図７におけるＡＢＲ状態テーブル１６０のスケジューラ期間が次に、ブロック２３０、２３６、２３８および２４４、ならびに図１５の２５２および２５４に示される関数に従って選択された速度判定ブロックに示す期間に設定される。
【００９８】
２６０で示されるように、速度判定ブロック１７０の選択されたものにおけるスケジュール未満フィールドの値もまた読出される。このような選択された速度判定ブロックに示される速度はゼロであるかまたはスケジュールするには遅すぎ得る。これは速度判定ブロック１７０の新しく選択されたもののスケジュール未満フィールドで２進の１によって示される。次に、図７におけるＡＢＲ状態テーブルのスケジュール前方状態外フィールドが、速度判定ブロック１７０の新しく選択されたもののスケジュール未満フィールドに示された値に設定される。これは図１５の２６４で示される。
【００９９】
ステーションＡからステーションＢへの伝送方向に速度内セルを送る時間になると、伝送されるタイプ（前方ＲＭセル、後方ＲＭセルまたはデータセル）についての判定を行なわなくてはならない。この判定は、図に表わされるコネクション上に速度内セルを送る時間であるという、図６のスケジューラ１５６からの指示によってトリガされる。前方ＲＭセルがステーションＡからステーションＢへの伝送方向に送られるべきであると判断されると、機能な速度のうちのどの１つが用いられるか判定するためにチェックしなければならない。このチェックは図１６から図１９に示される。
【０１００】
図１６の２６６で示される第１のステップとして、現在のセル位置フィールドが図７のＡＢＲ状態テーブル１６０から読出される。現在のセル位置フィールドは異なったセル判定ブロック１６４のどれが現在のセルのために用いられるかを示す。ＡＢＲ状態テーブル１６０のポスト前方セル位置フィールドもまた読出される。これは、前方ＲＭセルがセル判定ブロック１６４の１つで読出された後図７のセル判定ブロック１６０の最も上の１つを選択することを示す。最新前方ＲＭ時間フィールドもまた図７のＡＢＲ状態テーブルで読出される。これはステーションＡからステーションＢへの伝送方向で前方ＲＭセルが最後に伝送された時間を示す。このパラグラフに特定される種々の読出が図１６のブロック２６６に含まれる。
【０１０１】
図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドもまた読出される。これまでに示されたように、これは図１４および１５に関連してほぼ直前に説明されたようなある状況下で選択されるべき速度判定ブロック１７０の新しいものを示す。ＡＢＲ状態テーブル１６０のデータ可用フィールドもまた読出される。これは、データセルがステーションＡからステーションＢへの伝送方向にステーションＡによって伝送されるよう利用可能かどうかを示す。このパラグラフで特定される種々の読出もまた図１６のブロック２６６に含まれる。
【０１０２】
ＡＢＲ状態テーブル１６０の後方保留フィールドが付加的に読出される。これは、ステーションＡからステーションＢへの伝送方向で伝送されるのを待機する後方ＲＭセルがあるかどうかを示すＡＢＲ状態テーブル１６０の２進ビットである。ＡＢＲ状態テーブル１６０の後方伝送フィールドもまた読出される。これは、前方ＲＭセルが伝送方向に最後に伝送されてから後方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されたかどうかを示すＡＢＲ状態テーブル１６０の２進ビットである。このパラグラフに特定される種々の読出が図１６のブロック２６６にさらに含まれる。
【０１０３】
次に、図１６のブロック２６８において、ステーションＡからステーションＢへの伝送方向で前方ＲＭセルが最後に伝送されてからの時間を判断するためのチェックが行なわれる。この時間は定数Ｔｒｍと比較される。この比較の結果は一時的なストレージに蓄えられる。ストレージが一時的であるため、これは図７のＡＢＲ状態テーブルの中にはない。
【０１０４】
次に、図７におけるセル判定ブロック１６４の個々のものが図１６の２７０で示されるように読出される。セル判定ブロック１６８の個々のものは図７におけるＡＢＲ状態テーブル１６０の現在のセル位置フィールドに示される。ブロック１６４ａに対して図７で示されるように、セル判定ブロック１６４の各々が４個の２進値によって表わされる１６個の異なった可能性を有する。しかしながら、１６個の異なった可能性のうちの１つだけがセル判定ブロック１６４の選択されたもので活性化される。この活性化された位置は、このブロックにおけるセルのタイプが前方ＲＭセルであるか、後方ＲＭセルであるか、またはデータセルであるかを示す。
【０１０５】
セルの種々のタイプの個々のものの選択のためのテーブルが図９の１６６で示される。このテーブルは、ステーションＡからステーションＢへの伝送方向に伝送されるべきセルの型の判定が４個のパラメータ、すなわち、（ａ）有効データ、（ｂ）前方ＲＭセルを最後に伝送してから伝送された後方ＲＭセル、（ｃ）後方保留ＲＭセル、および（ｄ）ＴＲＭの値との関係における、最新の前方ＲＭ伝送からの時間、に基づいて行なわれることを示す。これらのパラメータに基づいて、ブロック２７２は伝送されるべきセルのタイプについての指示を与える。伝送のために選択されたセルのタイプは図１６の底部と図１７の上部とにおけるライン２７４によって示される。
【０１０６】
次に、選択され得るセルの種々のタイプの各々に対して何を行なわなくてはならないかについての判定が図１７で行なわれる。たとえば、セルのタイプが後方ＲＭセルであるかについて判断がブロック２７６でなされる。これに対する答が２７７で示されるようにイエスなら、図７におけるＡＢＲ状態テーブル１６０の後方保留フィールドが２進のゼロに設定され、ＡＢＲ状態テーブルの後方伝送フィールドが２進の１に設定されて、後方保留ＲＭセルがステーションＡからステーションＢへの伝送方向に送られることを示す。これは図１７の２７８で示される。図１７の２８０で示されるように、次に、ステーションＡからステーションＢへの伝送方向に後方ＲＭセルを送るための命令が図６のスケジューラ１５６に与えられる。セル判定ブロック１６４が次に図１７の２８１で示されるように増分される。
【０１０７】
図１７におけるブロック２７６の判定がセルのタイプが後方ＲＭセルではないというものであれば、セルのタイプがデータセルであるかについての判定が次に図１７のブロック２８２で行なわれる。これに対する答がイエスなら、信号がライン２８４で生成され、データセルがステーションＡからステーションＢへの伝送方向に伝送される。これは図１７の２８６で示される。セル判定ブロック１６４の活性化されたものが次に図１７の２８１で示されるように増分される。
【０１０８】
ブロック２８２の判定結果がセルがデータセルではないというものであれば、セルが前方ＲＭセルであるかについての判定がブロック２８３で行なわれる。これに対する答がノーなら、処理が終了され、セル判定ブロックがブロック２８１で増分される。処理の終了はライン２８５で示される。
【０１０９】
セルが前方ＲＭセルであるということがブロック２８３での判定結果であれば、図７におけるＡＢＲ状態テーブル１６０のポスト前方セル位置フィールドは、図７のセル判定ブロックがセル判定ブロック１６４ａに進められるべきであることを示す。これは図１７のブロック２８６で示される。ブロック２８６で示されるように、図７におけるＡＢＲ状態テーブル１６０の最新前方ＲＭ時間フィールドが次に、前方ＲＭセルが伝送されつつあるのでそのときの現在の時間に設定される。
【０１１０】
Ｅｌａｐｓｅｄ として指定される一時的な設定（ＡＢＲ状態テーブル１６０内にはない）が、ステーションＡからステーションＢへの伝送方向に先行する前方ＲＭセルが最後に伝送されてからの時間を示すために与えられる。さらに、前方ＲＭセルが伝送されつつあるので、ＡＢＲ状態テーブル１６０の後方伝送フィールドが、伝送されつつある前方ＲＭセルの伝送以来後方ＲＭセルが存在しないことを示すために２進のゼロに設定される。ＡＢＲ状態テーブル１６０の未確認前方ＲＭフィールドのカウントが増分される。このカウントは、後方ＲＭセルが伝送方向に最後に送られてから伝送方向に伝送された前方ＲＭセルの数を示す。このパラグラフで上に挙げられた機能のすべてが図１７のブロック２８６に含まれる。
【０１１１】
ブロック２８６で示される機能のすべてが達成されると、信号が図１７の上部と図１８の上部とにおけるライン２８８で生成される。図１８のブロックは、前方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されるという事実に基づいて、速度調整を行なうべきか否かをチェックする。図１８の上半分には４個の異なったパスがある。これらの４個の異なったパスは、図７における速度判定ブロック１７０の各々の底部フィールドで特定されるＡＤＴＦ速度、ＣＲＭ速度およびＡＤＴＦ／ＣＲＭ速度に基づいて行なわれる判定を扱う。
【０１１２】
信号が図１８のライン２８８で生成されると、図７におけるＡＢＲ状態テーブル１６０の未確認前方ＲＭフィールドがＡＢＲ状態テーブルのＣＲＭフィールドの値以上かどうかについて判断がブロック２９０において行なわれる。これまでに示されたように、未確認前方ＲＭフィールドは受信方向で（ＢＮ＝０での）後方ＲＭセルが最後に受信されてから伝送方向に送られた前方ＲＭセルのカウントを与える。ＣＲＭは特定のコネクションのために選択される定数である。
【０１１３】
先行するパラグラフで特定された判断への答がイエスなら、ブロック２９２において、Ｅｌａｐｓｅｄ （伝送方向に前方ＲＭセルが最後に伝送されてからの経過時間を示す一時的なストレージ）が定数ＡＤＴＦよりも大きいかどうかについて判断が行なわれる。これに対する答がイエスなら、ＡＢＲ状態テーブル１６０の速度位置が次に２９４で示されるようにＡＤＴＦ／ＣＲＭ速度で設定される。ＡＢＲ状態テーブル１６０の速度位置での新しい速度の設定は図１８のライン２９６上の信号によって示される。
【０１１４】
一時的にストアされるＥｌａｐｓｅｄ の値がＡＤＴＦよりも大きくなければ、指示がライン２９７に与えられる。次に、現在の速度判定ブロックのＣＲＭ速度が図１８の２９８で示されるようにＡＢＲ状態テーブル１６０の速度位置フィールドで設定される。ＡＢＲ状態テーブル１６０における速度位置フィールドの新しい速度の設定は図１８のライン２９６上の信号によって示される。
【０１１５】
ＡＢＲ状態テーブル１６０における未確認前方ＲＭフィールドの値がＣＲＭ未満なら、一時的な値Ｅｌａｐｓｅｄ が定数ＡＤＴＦよりも大きいかどうかについての判断が３００で行なわれる。これに対する答がイエスなら、現在の速度判定ブロックのＡＤＴＦ速度が次にＡＢＲ状態テーブル１６０の速度位置フィールドで設定される。ＡＢＲ状態テーブル１６０における速度位置フィールドのこの新しい速度の設定は図１８の３０２で示される。
【０１１６】
異なったタイプのセルを与えるソースがしばらくの間静状態となれば、ステーションＡからのセル伝送速度は許容セル速度ＡＣＲよりも著しく低くなるだろう。したがって、現在のセル速度を実際に伝送されているセルの速度に近い値に変えることが望ましいであろう。これを決定するために、ステーションＡからステーションＢへの伝送方向に前方ＲＭセルが最後に伝送されてからの時間が判断される。この時間は速度判定ブロック１７０の現在選択されているものの静タイムアウトフィールドに示される時間と比較される。
【０１１７】
許容セル速度ＡＣＲが相対的に高いならば、伝送方向に伝送される連続するセル間の時間は相対的に短いはずである。したがって、伝送方向に伝送される前方ＲＭセルの連続するものの間の最大時間を表わす（速度判定ブロック１７０の現在選択されているものにおける）静タイムアウトフィールドの時間は相対的に短い。速度判定ブロック１７０の現在選択されているものにおける静速度フィールドおよび静タイムアウトフィールドの値が図１８の３０６で示されるように読出される。
【０１１８】
次に、一時的な値Ｅｌａｐｓｅｄ が速度判定ブロックの現在選択されているものの静タイムアウトフィールドの値よりも大きいかどうかについての判断が行なわれる。これは図１８の３０８で示される。これに対する答がイエスであれば、ＡＢＲ状態テーブル１６０の速度位置が許容セル速度を実際の伝送速度に近い値に低下させるように設定される。これは図１８の３１０で示される。
【０１１９】
一時的な値Ｅｌａｐｓｅｄ が速度判定ブロック１７０の現在選択されているものの静タイムアウトフィールドの値よりも大きくなければ、図１８の下部と図１９の上部とにおけるライン３１２に指示が与えられる。図１９のブロック３２２、３２４および３２６は図１５のブロック２６０、２６２および２６４に機能上それぞれ対応する。ブロック３２２は図７の速度判定ブロック１７０の現在のもので示される期間を読出す。これは図１８に示された機能に従って選択される速度判定ブロックに示す期間である。この期間はステーションＡからステーションＢへの伝送方向における連続するセル間の時間を示す。
【０１２０】
図１９の３２４で示されるように、図７におけるＡＢＲ状態テーブル１６０のスケジューラ期間が次に、図１８に示される機能に従って選択された速度判定ブロックに示す期間に設定される。この期間は、ステーションＡからステーションＢへの伝送方向における連続するセル間の時間を示す。
【０１２１】
このような選択された速度判定ブロックに示される速度はゼロであるかまたはスケジュールするには遅すぎるかもしれない。これは、速度判定ブロック１７０の選択されたもののスケジュール未満フィールドにおける２進の１によって示される。図７におけるＡＢＲ状態テーブルのスケジュール前方状態外フィールドが次に速度判定ブロック１７０の新しく選択されたもののスケジュール未満フィールドに示される値に設定される。これは図１９の３２６で示される。
【０１２２】
この発明は特定の実施例を参照して開示および例示されたが、その関連の原理は当業者には明らかである数多くの他の実施例においても用いられるものである。したがって、この発明は前掲の特許請求の範囲によって示されるようにのみ制限を受けるものである。
【図面の簡単な説明】
【図１】非同期転送モードにおいて発呼局と受信局との間でアクセス多重装置を通じ情報セルを転送するためのパスを簡略に示す概略ブロック図である。
【図２】転送のパスの変化を制御するためセルヘッダを処理しつつ、送信セルインターフェイスとホストメモリとの間でセルペイロードを転送するための、図１に示すシステムに含まれるサブシステムを簡略に示す概略ブロック図である。
【図３】セルペイロードが受信セルインターフェイスからホストメモリに転送されるときの図２に示すサブシステムの動作をさらに詳細に示す概略ブロック図である。
【図４】セルペイロードがホストメモリから送信セルインターフェイスに転送されるときの、図２に示すサブシステムの動作を、さらに詳細に示す概略ブロック図である。
【図５】１対のステーションＡとＢとの間でスイッチを通じて、どのように種々のタイプのセル（データセル、前方資源管理（ＲＭ）セル、および後方資源管理（ＲＭ）セル）が送られるかを示し、かつ、図示される種々のセルのタイプを規定する、概略ブロック図である。
【図６】ステーションＡとＢとの間で異なったタイプのセルを、最適な、過度でない速度で送信する図５に示すシステムを実現するシステムを示し、かつ、図６中の個別に番号を付されたラインまたはバスの動作を特定する、概略ブロック図である。
【図７】ステーションＡとＢとの間のセル伝送の速度を、最適な、だが過度でない速度に調整するため設けられる、可用ビット速度（ＡＢＲ）テーブル内のいくつかのフィールド、複数のセル判定ブロック（ＣＤＢ）内のいくつかのフィールド、指数テーブル内の複数のフィールド、および複数の速度判定ブロック（ＲＤＢ）内の複数のフィールドを含む、図５に示すシステム内に含まれる制御メモリ内に設けられたさまざまな特徴を示す、概略図である。
【図８】図７に示す可用ビット速度（ＡＢＲ）テーブル内に含まれるさまざまなフィールドの各々の簡潔な定義をする表を示す図である。
【図９】図７のセル判定ブロック（ＣＤＢ）の１つのいくつかのサブブロック内で概略的に示される２進の４ビットの各々の意味の簡潔な定義をする表の図である。
【図１０】図７に示す速度判定ブロックの各々に含まれる種々のフィールドの簡潔な定義をする表の図である。
【図１１】仮数のシフトされた値が、図７に示す速度判定ブロックの１つを、ステーションＡとステーションＢの間でのセル伝送の最適な、過度でない速度を設けるために選択する際に使用する明示速度の値にどのような影響を与えるかを概略的に示す曲線の図である。
【図１２】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１３】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１４】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１５】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１６】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１７】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１８】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１９】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【符号の説明】
３０ 受信セルインターフェイス
３８ 制御メモリ
４５ 送信セルインターフェイス
１４８ システム
１５０ 再組立ブロック
１５２ 分割ブロック
１５４ ＡＢＲマネジャ
１５６ スケジューラ
【発明の分野】
この発明は、好ましくは非同期転送モード（ＡＴＭ）フォーマットのさまざまなタイプのセルを発生するためのシステムおよびその方法に関する。この発明は特に、セルが最適な、過度でない速度で伝送されるようにする、セル伝送のスケジューリングに関する。
【０００２】
【従来の技術】
米国の電話システムにおいては、中央局から１マイルから２マイルなどといった特定の半径内にある発呼電話からの信号を受信したり、このような電話に電話信号を送信したりするための中央局が設けられている。発呼電話からの電話信号は次に、このような中央局から長距離にわたって送信される。次に、電話信号は、このような中央局から１マイルから２マイルなどの半径内にある第２の中央局を通じて着呼電話へ渡される。
【０００３】
中央局間での長距離電話信号送信は、このような目的のために以前設けられていた他の媒体に取って代わった光ファイバを通じて行なわれる。光ファイバには、以前設けられていた回線より優れたある特徴的な利点がある。光ファイバを用いると、光ファイバを通じて同時に異なった電話からのはるかに多数の信号を送信することができる。光ファイバは、他の媒体より高い精度でデジタル方式でエンコードされた信号を送る。
【０００４】
電話、ビデオ、およびデータサービス用にデジタル方式でエンコードされた信号を搬送するため、さまざまなシステムが用いられてきた。このようなシステムの中で現在採用されているものの１つが、非同期転送モード（ＡＴＭ）と呼ばれるものである。このシステムの利点は、いかなる時点においても、通常、発呼電話加入者と着呼電話加入者との間では、信号は一方向にのみ送られるということを認識している点にある。このシステムではもう１つの方向での帯域幅をとっておき、このもう１つの方向においてできるだけ多くの異なったメッセージを送信できるようにする。
【０００５】
先行技術においては、ステーションＡとステーションＢとの間でスイッチを通じてセルを伝送する速度の調節を制御するためのさまざまな規則が設けられていた。こうした規則には、かなりの数のさまざまなパラメータが関係する。各時点において、データ伝送の、いかなる輻輳も生じることのない最適速度の表示を得るため、これらの規則では、これらのさまざまなパラメータにかかわる計算を実行することが要求される。先行技術においては、これらの計算の実行は比較的遅いものであった。また、この計算を実行するため、大量のハードウェアおよびソフトウェアが必要であった。さらには、これらの計算を実行するシステムは比較的柔軟性を欠いていた。たとえば、計算に方程式が含まれるとき、その方程式に変化があるのかおよびいつ変化があるのかといったことにシステムは容易に適合できない。
【０００６】
ＡＴＭシステムにおいては、中央局または他のスイッチングシステムを通じてアクセス多重装置またはターミナルの間で情報を伝送するため、セルが用いられる。セルにはさまざまなタイプがある。たとえば、スイッチまたは一連のスイッチを通じてステーションＡからステーションＢへセルを伝送するときは、ステーションＡからステーションＢへ前方資源管理（ＲＭ）セルが伝送され、ステーションＢからステーションＡへ後方資源管理セルが伝送される。また、ステーションＡとステーションＢとの間でデータセルが伝送される。
【０００７】
ステーションＡとステーションＢの間に接続されたスイッチはときに、ステーションＡとステーションＢとの間のセル伝送の輻輳を起こす。この輻輳は、部分的には、スイッチに接続されたさまざまなソースからスイッチに与えられる負荷のために生じる。資源管理セルは、速度情報を備え、これはスイッチＡとスイッチＢとの間でセルが伝送される速度を制御するために使用され、スイッチＡとスイッチＢとの間のパスにおいてセルが最適の速度で全く輻輳を起こすことなく伝送されるようにする。
【０００８】
【発明の概要】
この発明の一実施例においては、ＡＴＭシステムは、ステーションＡからスイッチを通じてステーションＢへさまざまなタイプのセル（データ、前方資源管理（ＲＭ）および後方ＲＭ）を伝送する。可用ビット速度（ＡＢＲ）テーブル内のさまざまなフィールドが、このようなセル伝送の速度を制御する。このテーブル内の第１の特定のフィールドの値が、伝送されるセルのタイプを決定する連続したセル判定ブロックの選択を制御する。このテーブル内の第２の特定のフィールドの値は、明示速度の発生を制御する他のパラメータ値も備えた指数テーブル内の複数のエントリの１つの選択を制御する。ＡＢＲテーブル内の第３の特定のフィールドの値は、各々がステーションＡからステーションＢへのセル伝送の個々の速度を示す複数の速度判定ブロックの個々のものの選択を制御する。
【０００９】
各速度判定ブロックは、速度判定ブロックの個々の１つから、通常はより遅いセル伝送速度を提供する速度判定ブロックへの変化を制御する、複数のフィールドを含む。これらの変化は、部分的には、ステーションによるさまざまなタイプのセルの受信および送信の相対的な時間に依存する。セル伝送速度を制御する１ステップは、明示速度および速度判定ブロックの個々のものにおいて示される速度のうち、より遅い方を選択するステップである。上に特定した制御を行なうことによって、さまざまなセルを伝送するための、最適の、過度でない速度が選択される。
【００１０】
【詳細な説明】
図１は、概括的に１０で示され先行技術において公知の、１対の電話（またはソース）１２および１４へ、および、１対の電話から、それぞれライン１６および１８を通って共通アクセス多重装置２０へ信号を転送するためのシステムをブロックで示す。電話（またはソース）１２は、たとえば、ライン１６上でテレビジョン信号および電話（音声）信号を送信または受信し、電話（またはソース）１４は、たとえば、ライン１８上でテレビジョン信号および電話（音声）信号を送信または受信するであろう。すべての信号はデジタル方式でエンコードされる。図を簡略にするため、図１では、テレビジョン信号の転送は実線で、電話信号の転送は破線で示す。
ライン１６および１８内の信号はアクセス多重装置２０に送られる。デジタル方式でエンコードされた送信信号はそれぞれ、固定長のセルペイロードに分割され、各セルペイロードにセルヘッダが付け加えられてセルを形成する。同様に、受信されたセルは再び組立てられてそれぞれ受信セルとなる。セルのヘッダはアクセス多重装置内で発生され、仮想チャネル識別子および／または仮想パス識別子を備える。ヘッダは、セルを中央局２２に送るためにとるパスを示す。中央局２２は、セル内のヘッダを再び変更して、その後セルの転送のためにとられるパスを識別してもよい。そして、セルは、図１に概括的に２８で示される受信局のテレビジョンアクセス２４または電話アクセス２６のいずれかに転送されるであろう。
【００１１】
図２は、概括的に２９で示され、破線で規定される矩形に囲まれているサブシステムの一実施例を示しており、図１に示すアクセス多重装置２０とともに使用するためのものであって、受信セルインターフェイスからのライン３０とホストメモリ３２との間でのＡＴＭセルペイロードの転送を制御するためのものである。セルがライン３０から転送されるとき、セルは受信ＦＩＦＯ３４を通る。ＦＩＦＯ３４は当業界では周知の先入先出メモリを構成し、時間的バッファとなる。各セル内のペイロードは次に、再組立ダイレクト・メモリ・アクセス（ＤＭＡ）ステージ３６に送られる。各セル内のヘッダは再組立状態機械４０に送られ、処理される。
【００１２】
各セル内のヘッダは再組立状態機械４０から制御メモリ３８へ送られ、制御メモリ３８は、ヘッダを処理して、ホストメモリ３２内のどこにセルペイロードを記憶するかを示すアドレスを与える。このアドレスは次に再組立状態機械４０を通じて再組立ダイレクト・メモリ・アクセス（ＤＭＡ）ステージ３６に与えられ、ＦＩＦＯ３４からのペイロードをホストインターフェイス４２を通ってホストまたはシステムバス４４に向ける。セルは次にホストメモリ３２内で制御メモリ３８によって指示されたアドレスへと転送される。
【００１３】
また、図２に示すサブシステム２９によってライン４５を通じてセルを送信セルインターフェイスに転送してもよい。分割状態機械５０は、ホストメモリ３２内のどこにセルペイロードが記憶されているかを指示するアドレスを制御メモリ３８から読出す。このアドレスは次に分割状態機械５０から分割ダイレクト・メモリ・アクセス（ＤＭＡ）４６に与えられ、セルペイロードを送信ＦＩＦＯ４８に向ける。送信ＦＩＦＯ４８は、受信ＦＩＦＯ３４と類似した態様で構築されてよい。送信ＦＩＦＯ４８内でヘッダとペイロードとを組合せるため、制御メモリ３８によってヘッダが分割状態機械５０に与えられる。こうして再び組合されたセルは次に、送信セルインターフェイスライン４５に送られる。
【００１４】
図３は、セル内のヘッダおよびペイロードを分離し、セルペイロードを再び組立て、再び組立てられたペイロードをホストメモリ３２内に記録するという図２に示されたサブシステムの動作をさらに詳細に示す。図３のフローチャートにおいては、７０においてまず、セルヘッダが読出される。ヘッダを使用して、「コネクション・インデックス」を計算し（ブロック７２を参照）、再組立状態でのメモリアドレスを得る。これは、制御メモリ３８内の「再組立状態」として示されている表７３によって表示されている。表７３は、それぞれ「ＶＣＣ１」、「ＶＣＣ２」、「ＶＣＣ３」などとして示される複数の仮想チャネルコネクションを含む。
【００１５】
仮想チャネルコネクションは各々、ホストメモリ３８の領域アドレス、ホストメモリ内の領域長、および仮想チャネルコネクションＶＣＣに対するプロトコル情報を含むある情報を備える表７５を含む。ホストメモリ３８内のアドレス領域、領域アドレス長、および仮想チャネルコネクションＶＣＣのプロトコル情報を含む表が、「ＶＣＣ２」として示される仮想チャネルコネクションから選択されることが、図３に概略的に示されている。これは、図３の表７５および破線７４で示される。これは概略的かつ例示的なものであって、他のＶＣＣを選択してもよいことは理解されよう。
【００１６】
受信セルインターフェイスに関連する図２のライン３０からのセルは次に、図３の７６に示されているように制御メモリ３８内の表７５内の仮想チャネルコネクションＶＣＣ２内のプロトコル情報でチェックされる。このチェックによって、ヘッダおよびペイロード内のプロトコル情報が正しいと示されると、図３の７８に示されているように制御メモリ３８内のＶＣＣ２ブロックからホストメモリ３２内での領域アドレスとこのような領域の領域長が読出される。ホストメモリ３２内の領域アドレスは８０に示されているように図２の再組立ＤＭＡ３６に送られる。次に、再組立ＤＭＡ３６がセットアップされ、図３の８２に示すように、図２の受信ＦＩＦＯ３４からホストメモリ３２にセルペイロードが転送される。
【００１７】
連続してセルペイロードがＶＣＣ２表７３に対し領域内で再び組立てられるに際し、各再組立ごとにチェックが行なわれ、ＶＣＣ２チャネルコネクション内の領域の終りに達したかどうかが判断される。これは図３の８４に示されている。もしその答が「いいえ」であれば、ホストメモリ領域内に記録されたＶＣＣ２チャネルコネクション内の連続したペイロードのために、連続したセル用の領域アドレスが増加され、同じ量だけ領域長が減じられる。図３のブロック８６はこのことを示している。
【００１８】
制御メモリ３８内のＶＣＣ２表内の領域が終りに達したならば、ブロック８４で、「はい」の表示が与えられる。これによって、図３のブロック８８が起動される。このブロックには「フリー領域を読出す」と書かれている。制御メモリ３８は、図３の９０で示されるフリー領域待ち行列を含む。ブロック８８が起動されるとき、それによって、フリー領域待ち行列９０内の次のエントリが選択される。たとえば、フリー領域待ち行列内のエントリ１が以前に選択されていたならば、フリー領域待ち行列９０内のエントリ２がここで選択される。このことは、図３のフリー領域待ち行列９０内のエントリ２から表９４に延びている破線９２で示されている。
【００１９】
フリー領域待ち行列内のエントリ２は、ホストメモリ３８内の新しいアドレス領域およびこのような領域の領域長を含む。この情報は、表７５内に以前記録されていた情報の場所に転送される。こうして、上述のようにブロック７８、８０、８２、８４、８６および８８が動作し、ライン３０上のセル内のペイロードがホストメモリ３２内の領域に転送される。この領域が終わっても、もしペイロードが完全にホストメモリ３２内に記録されていなければ、ホストメモリ３２内の新しい領域アドレスおよびそのような領域に対する領域長を与えるよう、フリー領域待ち行列内のエントリ３を選択してもよい。上述の態様で、ホストメモリ３２内にすべてのペイロードが記録されるまで、上述のステップが繰返される。
【００２０】
図４は、ホストメモリ３２からセルペイロードを転送し、制御メモリ３８からヘッダを読出してＡＴＭパスを示し、ヘッダとペイロードとを組合せてセルにし、セルを図２のライン４５に転送する、図２に示すサブシステムの動作をさらに詳細に示している。図４のフローチャートにおいては、ＶＣＣセルが特定のタイムスロットに対して図６のスケジューラ１５６によってスケジュールされているかどうかを判断するためブロック１００が設けられている。もし図６のスケジューラ１５６によってセルがスケジュールされていなければ、図４のライン１０１に示すようにアクションは取られない。
【００２１】
もし、セルが特定のタイムスロットに対してスケジュールされていれば、図４のブロック１００で、制御メモリ３８内の表１０２内の仮想チャネルコネクションが選択される。図４で、この表は「分割状態」と示されている。図４に示すように、表１０２は例示的に「ＶＣＣ１」、「ＶＣＣ２」、「ＶＣＣ３」などと示されている複数の仮想チャネルコネクションを含む。例として、表１０２の仮想チャネルコネクションＶＣＣ２が選択されるものとして示されている。これは破線１０４で示される。他のいずれのブロックでも選択し得ることは理解されよう。仮想チャネルコネクションＶＣＣ２はたとえば、（セルの転送パスを指示する）ヘッダ値、領域アドレス、領域長、プロトコル情報、およびホストメモリ内の次の領域の位置を含む。これは図４の１０６に示される。
【００２２】
ＶＣＣ２ブロック内のヘッダ値およびプロトコル情報は、図４の１０８および１０９にそれぞれ示されているように制御メモリ３８から読出される。ヘッダ値は次に、図４の１１０に示しているように、図２の送信ＦＩＦＯ４８に転送され、図４の１１２に示しているように、領域アドレスおよび領域長がＶＣＣ２仮想チャネルコネクションから読出される。そして、図２の分割ＤＭＡ４６がセットアップされ（図４のブロック１１４を参照）、ホストメモリ領域から図２の送信ＦＩＦＯ４８にペイロードが転送される（図４のブロック１１６を参照）。連続したセルのペイロードの転送の各々に対しチェックが行なわれ、仮想チャネルコネクション１０６に対して転送される領域アドレスがその長さの終りに来ているかどうかを判断する。これは図４の１１８で示される。
【００２３】
もし、図４の１２０に示しているように、ＶＣＣ２仮想チャネルコネクション内のホスト領域が終りにまだ達していなければ、送信ＦＩＦＯ４８に転送される連続したペイロードに対処するよう制御メモリ内の１０６の領域アドレスが増加され、同じ量だけ領域長が減じられる（ブロック１２２を参照）。これによって、仮想チャネルコネクションＶＣＣ２内で処理される領域アドレスの更新記録および、仮想チャネルコネクションＶＣＣ２内で処理される領域の残りの長さの更新記録が与えられる。
【００２４】
仮想チャネルコネクションＶＣＣ２内の領域が終りに達すると、１２４に示すように、ホストメモリ３８内の次の領域のアドレスおよびこの領域のアドレス長が読出される。この次の領域は、表１０６に「次の」として示されており、図４の表１２８にさらに詳細に示されている。表１２８は、ブロック１２４内の表示と一致して「領域記述子」と示される。この表１２８もまた「次の」と示されたブロックを含む。表１２８は、次に、表１０６の位置に転送され、以前表１０６内にあった情報と置換えられる。表１２８から表１０６に転送されたアドレス情報は次に、上述と同様の態様で、ブロック１０８、１０９、１１０、１１２、１１４、１１６、１１８、１２０、１２２および１２４で処理される。表１０６内での領域の処理が完了すると、表１０６内の「次の」ブロックが処理され、ホストメモリ３２内の次のホスト領域アドレスおよびその領域アドレスの領域長が決定される。
【００２５】
図５は、先行技術で公知の、スイッチ１３２を通じてステーションＡとステーションＢとの間でさまざまなタイプのセルを通すためのシステムを示しており、これは概括的に１３０で示される。各ステーションは、３つのタイプの異なった情報を送る。すなわち、（ａ）前方資源管理（ＲＭ）セル、（ｂ）後方資源管理（ＲＭ）セル、および（ｃ）データセルである。一般に、前方資源管理（ＲＭ）セルが送られる前に、ステーションＡとステーションＢとの間で、３２データセルが送信される。ステーションＡとステーションＢとの間にはスイッチ１３２のみが接続されているように図示されているが、この発明の範囲を逸脱することなく、ステーションＡとステーションＢとの間にいくつの数のスイッチを接続してもよいことは理解されよう。
【００２６】
資源管理（ＲＭ）セルは、ステーションＡとステーションＢとの間でのデータセルの伝送速度を調節するために用いられる。これは、データセル伝送の最適な、過度でない速度発生を制御するための速度情報を提供する。もし、データセル伝送速度が、データセルを送ることのできる最高レベルでなければ、ステーションＡおよびステーションＢを含むシステムが十分に活用されないことになる。もし、データセル伝送速度があまり速すぎると、ステーションＡおよびＢを含むシステムが輻輳することになり、すべてのデータセルがシステムを通ることができなくなる。
【００２７】
図５は、ステーションＡからスイッチ１３２を通ってステーションＢへの伝送方向で伝送される前方ＲＭセルを１３４で示している。伝送方向および受信方向というのは、ステーションＡから見た方向である。前方ＲＭセル１３４は、ステーションＢが受信すると、ステーションＢで後方ＲＭセル１３６になる。後方ＲＭセルは、ステーションＢによりスイッチ１３２を通ってステーションＡへの受信方向で伝送される。図５はまた、ステーションＢからスイッチ１３２を通ってステーションＡへの受信方向で伝送される前方ＲＭセルを１３８で示している。これらの前方ＲＭセルはステーションＡで受信されると、ステーションＡからステーションＢへの伝送方向における後方ＲＭセル１４０となる。後方ＲＭセル１４０は、次に、ステーションＡからスイッチ１３２を通ってステーションＢへの伝送方向で伝送される。図５はまた、ステーションＡによってステーションＢに伝送される１対のデータセル１４２および１４２を示す。
【００２８】
ステーションＡがステーションＢへの伝送方向でセルを伝送するとき、ステーションＡは、ステーションＢからステーションＡへの受信方向におけるスイッチ１３２の応答およびステーションＢの応答に依存して、その速度を変化させる。なぜならば、時間の点から見れば（ステーションＡに関する限り）ステーションＢからステーションＡへの受信方向における応答が、ステーションＡからステーションＢへの伝送方向におけるいかなる応答よりも新しいものだからである。
【００２９】
先行技術において、ステーションＡがステーションＢへの伝送方向においてセルを伝送する速度を調節するためのあるプロトコルが特定されている。この発明を十分に理解するための背景を提供するため、これらをある程度詳細に説明する。ステーションＡからスイッチＢを通じてステーションＢへ伝送されるセルの許容セル速度（ＡＣＲ）は、以下の範囲内になければならない。
【００３０】
ＭＣＲ＜ＡＣＲ＜ＰＣＲ
ただし、
ＭＣＲ＝最小セル速度
ＰＣＲ＝ピークセル速度
伝送方向におけるセル速度が、輻輳を避け、完全にシステムを利用するために適切なものであるか否かを決定するため、２つの表示が用いられる。これらの表示は、ステーションＢからステーションＡへの受信パスで与えられる。なぜならば、これがステーションＡへの最短パスだからである。その１つは、輻輳表示ＣＩである。ＣＩ＝１のとき、ステーションＡからステーションＢへの伝送方向における輻輳が表示される。ＣＩ＝０のとき、ステーションＡからステーションＢへの伝送方向において輻輳がないことが示される。もう１つの表示は、増加なし表示ＮＩである。ＮＩ＝１は速度変化がないことを示す。ＮＩ＝０は速度増加を示す。ＣＩ＝１のとき、実際のセル速度は、固定係数で減少していき、したがって許容セル速度（ＡＣＲ）はＡＣＲ−ＡＣＲ・ＲＤＦに減少する。ただしＲＤＦは１よりも小さい固定係数である。ＣＩ＝０かつＮＩ＝１のとき、許容セル速度（ＡＣＲ）は変化しない。ＣＩ＝０かつＮＩ＝０のとき、許容セル速度（ＡＣＲ）はＡＣＲ＋ＩＣＲ・ＲＩＦとなる。ただし、ＲＩＦは１より小さい固定係数であり、ＩＣＲは固定の初期セル速度である。
【００３１】
先行技術においては、明示速度は浮動小数点フォーマットで設けられている。その結果、許容セル速度ＡＣＲを決定すべきときにはいつも、この浮動小数点フォーマットにかかわる計算を行なう。このため、時間が無駄となり、かつかなり複雑なものとなる。さらに、方程式を変えねばならないときにはシステムを大幅に変更しなければならない。許容セル速度（ＡＣＲ）の新しい値は、このパラグラフで説明した明示速度および前のパラグラフにより決定された許容セル速度の低い方を選択することによって、前のパラグラフにおいて得られる。
【００３２】
先行技術において、いつ前方資源管理（ＲＭ）セル、後方ＲＭセル、およびデータセルを送るかについての優先順位を付けるため確立されたある規則がある。これらの規則は、ＡＴＭフォーラム（ＡＴＭ Ｆｏｒｕｍ ）が１９９６年４月に発行し、ｆｔｐ：ａｔｍｆｏｓｕｍ．ｃｏｍ／ｐｕｂ／ａｐｐｒｏｖｅｄ−ｓｐｅｃｓ／ａｆ−ｔｍ−００５６．０００．ｐｓ で入手できる、「ＡＴＭトラフィック管理仕様バージョン４．０（ＡＴＭ Ｔｒａｆｆｉｃ Ｍａｎａｇｅｍｅｎｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ ４．０）」と題された論文に述べられている。この発明を完全に理解するための背景を提供するための、次のパラグラフで、これらの規則のいくつかをある程度詳細に説明する。これらの規則は、上述の論文の５１頁から５４頁に述べられている。この発明を完全に理解するために重要と考えられ得るさらなるいかなる背景をも完全にするため、この論文を記録に加える。
【００３３】
この発明の完全な理解のための背景を提供するこの規則は以下のものを含む。１．セル伝送の許容セル速度（ＡＣＲ）の値は、決してピークセル速度（ＰＣＲ）を超えてはならず、決して最小セル速度（ＭＣＲ）より小さくなってはならない。これは上に述べた。ソースは、許容セル速度（ＡＣＲ）を超える速度で速度内セルを送ることは決してない。ソースは常に、許容セル速度（ＡＣＲ）以下の速度の速度内セルを送るであろう。「速度内セル」とは、許容セル速度（ＡＣＲ）以下の速度であり、セル損失優先表示（ＣＬＰ）が０に設定されているもののことである。
【００３４】
２．ソースへのコネクションセットアップの後、ソースが第１のセルを送る前に、ソースは、最大でも初期セル速度（ＩＣＲ）に許容セル速度を設定する。第１の速度内セルは前方資源管理（ＲＭ）セルであろう。
【００３５】
３．第１の速度内前方ＲＭセルが伝送された後、もし、（ａ）最新の速度内前方ＲＭセルの伝送の後に、Ｎｒｍ−１個の速度内セルが伝送されていれば（ただし、Ｎｒｍは３２）、または（ｂ）最新の速度内前方ＲＭセルの伝送の後に少なくともＭＲＭ個のセル（ＭＲＭは２に等しい）が伝送されており、最新の前方ＲＭセルの伝送からの時間が、Ｔｒｍより大きい値などといった固定値（ただし、Ｔｒｍは１００ミリ秒）であれば、そしてこのときのみ、次の速度内セルは前方ＲＭセルであろう。
【００３６】
４．もし、パラグラフ３で特定した条件が満たされておらず、かつ、ステーションＢからの後方ＲＭセルがステーションＡによる伝送を待っており、かつ、最新の速度内前方ＲＭセルの伝送の後速度内後方ＲＭセルが全く伝送されていなければ、後方ＲＭセルが伝送される。
【００３７】
５．もし、パラグラフ３およびパラグラフ４に特定した条件が満たされておらず、ステーションＢからの後方ＲＭセルがステーションＡによる伝送を待っており、伝送を待っているデータセルがないならば、次に伝送される速度内セルは、後方資源管理（ＲＭ）セルであろう。
【００３８】
６．もし、パラグラフ３、４および５で特定した条件のいずれも満たされておらず、データセルが伝送を待っているのならば、次のステーションＡによって伝送される速度内セルはデータセルとなろう。
【００３９】
７．パラグラフ１から５により伝送されるセルは、セル損失優先表示（ＣＬＰ）＝０であろう。セル損失優先表示＝０であるセルは速度内セルである。
【００４０】
８．速度内前方ＲＭセルを送る前に、もし、許容セル速度（ＡＣＲ）が初期セル速度（ＩＣＲ）よりも大きく、最新の速度内前方ＲＭセルを送ってから経過した時間ＴがＡＤＴＦ（ＡＤＴＦは定数）より大きければ、ステーションＡがステーションＢへの伝送方向において前方速度内ＲＭセルを伝送する前に、ＡＣＲはＩＣＲに減じられよう。これは、スイッチ１３２に他のパスからのセルを受信する機会を与えるためである。
【００４１】
９．速度内前方ＲＭセルを送り、パラグラフ８に特定した手順を行なう前に、もし、ＢＮ＝０の後方ＲＭセルを最後に受取ってから少なくともＣＲＭ個の速度内前方ＲＭセルが送られていれば、許容セル速度ＡＣＲが最小セル速度ＭＣＲより低くならない限り、許容セル速度ＡＣＲは少なくともＡＣＲ・ＣＤＦで減じられよう。
【００４２】
ＣＲＭは特定のコネクションに対する定数であり、そのコネクションの終了まで一定のままである。各コネクションはＣＲＭのためのそれ自身の定数値を有してもよい。ＣＤＦはまた特定のコネクションに対する定数であり、そのコネクションの終了まで一定のままである。各コネクションはＣＤＦのためのそれ自身の定数を有してもよい。ＣＤＦは１より小さな値である。
【００４３】
ＢＮは各ＲＭセル内のフィールドである。このフィールドは、ＢＮ＝０またはＢＮ＝１に設定できる。もしスイッチが輻輳しており、特定の時間期間にわたってＲＭセルがそのスイッチを通過していなければ、スイッチ１３２のようなスイッチはそれ自身のＲＭセルを発生できる。
【００４４】
このパラグラフ９で特定したようにセル速度を減じる理由は、ステーションＡからステーションＢへの前方パスにおけるＲＭセルが、ステーションＢからステーションＡへの後方パスにおけるものよりも速いセル速度になるかもしれないからである。このため、ステーションＡからステーションＢへの前方パスにおけるセル速度を減じるのである。
【００４５】
１０．パラグラフ８および９の手順を行なった後、許容セル速度（ＡＣＲ）が、出て行く前方ＲＭセルのＣＣＲフィールド内に格納されよう。しかし、出て行く前方ＲＭセルの後に送られる速度内セルのみがこの新しい速度に従わねばならない。
【００４６】
１１．（セル損失優先表示＝１の）前方資源管理（ＲＭ）セルは、速度外で、言い換えれば、実際には許容セル速度（ＡＣＲ）に従わずに、送られてもよい。速度外前方ＲＭセルが送られる速度はＴＣＲよりも大きくはないであろう。ＴＣＲは１０セル／秒の固定速度をなす。セル損失優先表示（ＣＬＰ）＝１のセルはしばしば「タグ付セル」と呼ばれる。セル損失優先表示＝１は、各ＡＴＭセルにおける特定のビットである。
【００４７】
１２．現在セル速度が０になった後または現在セル速度が図６のスケジューラ１５６の能力よりも低くなった後、ステーションＡからステーションＢへのセル伝送を再開するため、セル損失優先表示＝１の速度外前方ＲＭセルが送られる。ステーションＡは、ＣＩ＝０かつＮＩ＝０の値であり、明示速度が０以外のある値である後方ＲＭセルを受信するまで、（セル損失優先表示＝１の）前方ＲＭセルを送り続ける。このとき、実際のセル速度は、明示速度およびＰＣＲ・ＲＩＦの低い方である。前述したように、ＰＣＲはピークセル速度であり、ＲＩＦは１より小さい固定係数である。
【００４８】
１３．後方ＲＭ速度を比較的速くし、前方ＲＭ速度を比較的遅くして、前方ＲＭセルおよび後方ＲＭセルを異なった速度で与えることができるので、速度外後方ＲＭセルが用いられる。もし、こうした状況下でステーションＡが後方ＲＭセルを受信したが、新しい後方ＲＭセルがステーションＢに送られるのを待っていれば、ステーションＡは新しい後方ＲＭセルを（セル損失優先表示＝１の）速度外後方セルとしてステーションＢに送る。このような伝送は過度な速度でステーションＡへ送られる後方ＲＭセルの受信によってトリガされるので、ステーションＡからステーションＢへのこのような速度外後方ＲＭセルの伝送については速度は特定されていない。
【００４９】
１４．ステーションＡがステーションＢに前方ＲＭセルを送るとき、ステーションＢからステーションＡへの受信方向におけるパス内のスイッチはスイッチ内の輻輳のため、速度を減じることができる。しかし、ステーションＢはまた、前方ＲＭセルをステーションＡから向きを変えさせこのＲＭセルを後方ＲＭセルとしてステーションＡに送ることにより、このようなＲＭセルの速度を減じることができる。なぜなら、ステーションＢがステーションＡを含むいくつかの異なったソースからあまりにも多くのセルを受信するかもしれないという事実も含めて何らかの理由でステーションＢ内の資源が混み合うかもしれないからである。
【００５０】
１５．パラグラフ８で特定した効果を拡張または変更するため任意の運用を行なうことができよう。パラグラフ８に特定したように許容セル速度（ＡＣＲ）を初期セル速度（ＩＣＲ）に減ずる代わりに、許容セル速度ＡＣＲを漸進的に減じることができよう。特定的には、許容セル速度（ＡＣＲ）を初期セル速度（ＩＣＲ）まで減じるには十分ではない予め定められた固定係数によって許容セル速度（ＡＣＲ）を減じることができよう。もし、こうして減じられたセル速度が依然として速すぎれば、この減じられたセル速度をさらに固定係数で減じる。こうした速度低減をいくつかの段階を通じて初期セル速度（ＩＣＲ）に達する前まで行なうことができよう。
【００５１】
図６は、概括的に１４８で示されるセル伝送速度を調節するためのシステムを示す概略ブロック図である。図６はまた、図の中のさまざまなブロック間のラインまたはバス上のセル情報についての簡単な説明を含む。システム１４８は、図２にも示す制御メモリ３８、「再組立」と示されるブロック１５０、および「分割」と示されるブロック１５２を含む。この再組立ブロック１５０は、図２のステージ３４、３６、４０および４２を含むものと考えられよう。分割ブロック１５２は、図２のステージ４２、４６、４８および５０を含むものと考えられよう。
【００５２】
図６は、また、可用ビット速度（ＡＢＲ）マネジャと示されるブロック１５４およびスケジューラと示されるブロック１５６を含む。再組立ブロック１５０は、受信セルインターフェイスから（図２にも示す）ライン３０上でセルを受信する。再組立ブロック１５０と制御メモリ３８との間でいずれの方向における信号をも提供するようにバスまたはライン５ａが接続される。ラインまたはバス８ａは、制御メモリ３８と分割ブロック１５２との間の両方向で信号を提供する。分割ブロック１５２からの信号は（図２にも示す）ライン４５を通って送信セルインターフェイスへ渡される。
【００５３】
信号は再組立ブロック１５０からライン１ａを通ってＡＢＲマネジャ１５４へ渡される。ライン２ａはＡＢＲマネジャ１５４からスケジューラ１５６へ信号を渡し、ライン３ａはスケジューラ１５６からＡＢＲマネジャ１５４に信号を渡す。スケジューラ１５６はライン４ａを通って分割ブロック１５２に信号を渡す。信号はスケジューラ１５６と制御メモリ３８との間でラインまたはバス７ａを通じて両方向に渡される。信号はまた、ＡＢＲマネジャ１５４と制御メモリ３８との間でラインまたはバス６ａを通って両方向に渡される。
【００５４】
再組立ブロック１５０はラインまたはバス５ａを通じて制御メモリ３８へ前方ＲＭセルを与え、また、処理されるべきデータを提供する特定のＶＣＣ（またはソース）を識別する。制御メモリ３８は（以下に詳細に説明する態様で）前方ＲＭセルの向きを変え、前方ＲＭセルは、ライン８ａを通って分割ブロック１５２へ伝送される後方ＲＭセルとなる。
【００５５】
スケジューラ１５６は、処理されるセル情報を与えるＶＣＣ（またはソース）ナンバーを識別する。このＶＣＣ（またはソース）ナンバーはライン３ａを通じて可用ビット速度（ＡＢＲ）マネジャ１５４へ渡される。ＡＢＲマネジャ１５４はライン２ａを通じてスケジューラ１５６へセルタイプ（前方ＲＭセル、後方ＲＭセル、およびデータセル）を識別する。スケジューラ１５６は、ライン４ａを通じて分割ブロック１５２へ、ＶＣＣ（またはソース）ナンバーおよびセルタイプ（データ、速度内前方ＲＭ、速度内後方ＲＭ、速度外前方ＲＭ、および速度外後方ＲＭ）を与える。スケジューラ１５６は、データセル、速度内前方ＲＭセル、および速度内後方ＲＭセルに対する可変ビット速度スケジューリングを行なう。スケジューラ１５６はまた、速度外（極めて遅い速度の）前方ＲＭセルのタグセルに対するＴＣＲ速度スケジューリングおよび、速度外後方ＲＭセルに対する待ち行列に基づいたスケジューリングを行なう。
【００５６】
再組立ブロック１５０からライン１ａを通じて可用ビット速度（ＡＢＲ）マネジャ１５４にいくつかの異なった表示が与えられる。ＡＢＲマネジャ１５４は、ライン１ａを通じて前方資源管理（ＲＭ）セルおよびＶＣＣ（またはソース）ナンバーを受取るであろう。代替的に、ＡＢＲマネジャ１５４は、ライン１ａを通じて後方ＲＭセルおよびＶＣＣ（またはソース）ナンバーを受信してもよい。この代替案においては、ＡＢＲマネジャ１５４は明示速度（ＥＲ）、輻輳表示（ＣＩ）、増加なし表示（ＮＩ）および、スイッチ１２のようなスイッチがそれ自身のＲＭセルを発生したか否かを示すＢＮの２進値を受信してもよい。これらはすべて詳細に先述した。可用ビット速度（ＡＢＲ）状態および速度更新の表示は、ライン６ａを通じてＡＢＲマネジャ１５４と制御メモリ３８との間を流れる。
【００５７】
図７は、ステーションＡにおいて制御メモリ３８内に何がストアされるかをさらに詳細に示す。ステーションＡに関して図７に示されているものはステーションＢにおいて複製される。図７は、概括的に１６０で示され、複数の異なったフィールド内の複数のパラメータの値を備えるテーブルを含む。このテーブルは、ＡＢＲ状態（ＶＣＣごとの）と示されている。このテーブルは、ＡＢＲ状態テーブル１６０内のさまざまなフィールド内に設けられ、この発明のシステムおよび方法の動作を促進するため個別に使用される、いくつかの異なったパラメータの値を表示する。図７のＡＢＲ状態テーブル１６０内の異なったフィールドにおいて特定されるさまざまなパラメータの定義が、図８に１６３で概括的に示されるテーブルで述べられる。これらの定義のいくつかは、以下の説明で補足する。図８は、「ＡＢＲ状態フィールド」と示されている。
【００５８】
図７は、また、概括的に１６４で示され制御メモリ３８内にストアされる複数のセル判定ブロックを示す。図７には３つのブロック１６４ａ、１６４ｂ、および１６４ｃが縦方向の列で示されているが、これらは３よりも多いセル判定ブロックを代表するものである。以下に詳細に説明するように、セル判定ブロック１６４ａ、１６４ｂ、および１６４ｃの各々は、ブロック内のセルが前方資源管理（ＲＭ）セル、後方ＲＭセル、またはデータセルのいずれであるかを表示する。
【００５９】
セル判定ブロック１６４ａ、１６４ｂ、および１６４ｃはシーケンスで活性化される。しかし、ブロック１６４ｂまたは１６４ｃのいずれかが前方ＲＭセルを示すときは常に、シーケンス内で活性化される次のセル判定ブロックは、ブロック１６４ａである。ブロック１６４ｂとブロック１６４ｃとはブロック１６４ａほど詳細には示していないが、ブロック１６４ｂおよび１６４ｃがブロック１６４ａに示しているのと同じパラメータをさまざまなフィールドに対して有していることは理解されよう。図７に示すように、セル判定ブロック１６４ａは４つの２進ビットの１６通りの異なった組合せを持つ。図９は、４つの２進ビットの各々の意味を示す、概括的に１６６で示す表である。図９の表は、セル判定ブロック（ＣＤＢ）フィールドと示す。
【００６０】
図７には、指数テーブルも概括的に１６８で示す。指数テーブル１６８は制御メモリ３８内にストアされる。指数テーブル１６８は、２進ビットの指数で表わされる３２通りの異なった値に対応する３２個のエントリを有する。図７は、概括的に１７０で、制御メモリ３８にストアされる複数の速度判定ブロックを示す。図７には３つのブロック１７０ａ、１７０ｂおよび１７０ｃが縦方向の列で示されているが、これらは、３つよりもはるかに多くの速度判定ブロックを代表するものである。後に詳細に述べるように、速度判定ブロック１７０ａ、１７０ｂおよび１７０ｃは各々、ステーションＡからスイッチ１２を通じてステーションＢへとセルを伝送する個々の速度を示す表示を備える。ブロック１７０ｂおよび１７０ｃはブロック１７０ａほど詳細には示していないが、これらが、ブロック１７０ａで示すと同様のパラメータをさまざまなフィールドに対して有していることは理解されよう。
【００６１】
図１０は、各速度判定ブロック１７０内の異なったフィールドにおけるさまざまなパラメータの定義を与える表を概括的に１７２で示す。図１０の表は、速度判定ブロック（ＲＤＢ）フィールドと示される。
【００６２】
ＡＢＲ状態テーブル１６０内の「データ可用」フィールドは、データセルに対しデータが処理用に可用であることを示す。「スケジューラ期間」フィールドは、速度判定ブロック１７０の個々のものの中の連続した速度内セルがさまざまな時点において選択される間の時間を示す。「ＭＣＲ」フィールドは、最小セル速度（ＭＣＲ）が増加される前の、連続した速度内セルの間の最大の時間を示す。もし、連続した速度内セルの間のセル速度が最小セル速度よりも低くなったならば、そのコネクションの優先表示が増し、速度内セル速度は少なくとも最小セル速度に等しくなる。
【００６３】
図７のＡＢＲ状態テーブル１６０内の「輻輳指標」フィールドは、ステーションＡにおいてシステム外にある特定の資源を有する特定のＶＣＣを識別する。この特定の資源はデータのストアに対処するであろう。「スケジュール前方速度外」フィールドは、ＶＣＣ（またはソース）コネクションを再開するために速度外前方ＲＭセルを送るため、各速度判定ブロック１７０内の「スケジュール未満」フィールドに対処する。ＡＢＲ状態テーブル１６０内の「後方保留」フィールドは、ステーションＡが速度内セルの伝送準備ができたときにステーションＡに保留されている後方ＲＭセルがあることを示す。
【００６４】
図７のＡＢＲ状態テーブル１６０内の「後方送信」フィールドは、ステーションＡが最新の前方ＲＭセルを伝送した後、ステーションＡが後方ＲＭセルを伝送していることを示す。「最新前方ＲＭ時間」フィールドは、速度内前方ＲＭセルの最新の速度内伝送の時間を示す。「現在セル位置」フィールドは、各時点において処理される現在のセル判定ブロック１６４の個々のものを示す。ブロック内のセルタイプ（データ、前方ＲＭまたは後方ＲＭ）を決定するため各セル判定ブロック１６４ａ、１６４ｂおよび１６４ｃを処理した後、下方向の次のセル判定ブロックを処理する。しかし、ブロック内のセルタイプを決定するために、セル判定ブロック内の前方ＲＭセルが処理されるときは、セル判定ブロック１６４ａが次に選択される。
【００６５】
理解されるように、図７のＡＢＲ状態テーブル１６０内の「現在セル位置」フィールドからセル判定ブロック１６４の個々の１つに延びているベクトル１７４は、各瞬間において処理のためにセル判定ブロックの個々の１つが選択されることを示す。ＡＢＲ状態テーブル１６０内の「ポスト前方セル位置」フィールドは、前方ＲＭセルがステーションＡによって伝送された後のセル判定ブロック１６４ａの選択を示す。「ポスト前方セル位置」からセル判定ブロック１６４ａに延びるベクトル１７６は、このような状態における、セル判定ブロック１６４ａの選択を示す。
【００６６】
図７のＡＢＲ状態テーブル１６０内の「指数テーブル位置」フィールドは、指数テーブル１６８内の３２個のエントリの位置を示す。ベクトル１７８は、指数テーブル１６８内の第１のエントリを指す。指数テーブルは、浮動小数点表示で示される明示速度と速度判定ブロック１７０の選択された１つの速度とをマッピングするために使用される。浮動小数点表示は例示的に以下のように示されよう。
【００６７】
２ｅｘｐ （１＋仮数）ｎｚセル／秒
ただし、
ｎｚ＝ゼロではない＝１ビット（速度はゼロではない）
指数＝５ビット
仮数＝９ビット
速度判定ブロック１７０は各々３２バイトのメモリを必要とする。このため、特に、浮動小数点表示には２１４＋１の異なった可能な数があるので、浮動小数点表示の可能な数の各々について、明示速度判定ブロックを設けるのは実用的ではない。したがって、図７の指数テーブル１６８は、浮動小数点表示を明示速度に変換するにあたり、速度指標の数を減ずる。
【００６８】
指数テーブル１６８は、シフトおよび指数ベースを含む。指数テーブル１６８内の指数ベースは、仮数がゼロの値をとった場合選択される速度判定ブロック１７０の特定の１つを示す。指数テーブル１６８内のシフトは、仮数がシフトされた、（仮数の値を示す全部で９ビットの中の）２進ビットの数を示す。仮数および指数の値は、各資源管理（ＲＭ）セルについてフィールド内にストアされる。
【００６９】
指数テーブル１６８は、指数の各値についてのエントリを含む。上に特定したように、指数は５つの２進ビットで表示されるので、指数には３２通りのエントリがある。これらのエントリに関連するシフトの値に依存して、各エントリには２つ以上の速度指標があろう。たとえば、仮数がシフト＝９に対応する９ビットでシフトされるとき、指数エントリには１速度指標しかない。しかし、仮数がシフトされないときは、したがって、指数エントリに対してシフト＝０であるときには、指数エントリの速度指標の数は、仮数の値２９ ＝５１２に対応する５１２となる。
【００７０】
シフト＝９となるのは通常、０から３１までの指数エントリ範囲の両極においてである。これは、統計上の見地からすると、指数エントリの範囲の両極における速度指標の値はごく稀にしか生じないかまたは全く生じないからである。指数エントリの両極の例は、０と３１の指数エントリである。たとえば、これらの極は通常、図６にスケジューラ１５６が選択する範囲を超えている。このため、これらの指数エントリ範囲の両極においては速度指標の大まかな表示でも許容できる。しかしながら、指数エントリ範囲の中間であるたとえば１５または１６などの指数エントリについてはシフト＝０の値が選択されよう。シフト＝０である１５または１６などの指数エントリに対しては、５１２通りの異なった明示速度判定ブロックが設けられよう。１５または１６などといった指数エントリに対してはかなりの数の速度指標が設けられるので、このような指数エントリに対しての速度指標の選択においては精密な制御が行なわれる。
【００７１】
速度判定ブロック（ＲＤＢ）１７０の特定の１つを選択するときには指数エントリは大まかな制御を行なうと考えられよう。たとえば、指数エントリは、１０の位、１００の位、１０００の位の値を表示すると考えられよう。仮数は、速度判定ブロック（ＲＤＢ）１７０の特定の１つの選択に際し精密な制御を行なうものと考えられよう。たとえば、浮動小数点表示のための２６０の簡略化した値は、２．６×１００と表わされてもよい。ただし、２．６は仮数であり、１００は指数エントリである。
図１１は、速度判定ブロック１７０によって与えられる速度指標が指数エントリの異なった値に対して指数テーブル１６８においていかに選択されるかを簡略概略的に示す。簡単な説明を与えるために、図１１に示される曲線は、仮数について上述された９個の２進ビットではなく、３個の２進ビットの仮数を例示する。このため、最大８個の速度指標のみが指数エントリに対して図１１に与えられ得る。図１１では、シフト＝０、シフト＝１、シフト＝２およびシフト＝３の漸進的なシフトが水平軸に沿って与えられる。速度指標の個々の値は垂直軸に沿って示される。
【００７２】
理解されるように、８個の異なった速度指標がシフト＝０に対して図１に与えられる。シフト＝０に対する指数エントリは図１１において１８０で示される。速度指標１８０からの漸進的に増加する値は、３個の２進仮数ビットによって表わされる異なった２進値にそれぞれ対応する０から７の間の仮数の漸進的な値に対して示される。シフト＝１では、指数値は１８２で示される。４個の起こり得る異なった値に対応する速度指標の漸進的な値は、シフト＝１であるときの仮数のシフトされた値を表わす２個の２進ビットに対して図１１に示される。
【００７３】
同様に、シフト＝２では、指数エントリの値は１８４で示される。速度指標の２個の漸進的な値は、シフト＝２であるときの仮数のシフトされた値を表わす単一の２進ビットに対する２個の起こり得る異なった値に対応して与えられる。シフト＝３では、１つの指数値１８６のみが速度指標を示すために与えられる。これは、このような状況下で与えられる唯一の速度指標である。したがって、理解されるように、指数に対する明示速度の増加する密度はシフトエントリの値が減少することで与えられる。
【００７４】
図７におけるＡＢＲ状態テーブル１６０の「速度位置」フィールドは、選択された速度判定ブロック１７０の現在のものを示す。ベクトル１９０が「速度位置」フィールドから速度判定ブロック１７０の個々のものに延びて、選択されている速度判定ブロックの現在のものを示す。ＡＢＲ状態テーブル１６０の「ＣＲＭ」フィールドは特定のコネクションに対する定数を示す。ＣＲＭによって与えられる定数は上のパラグラフ９に示される。図７におけるＡＢＲ状態テーブル１６０の「後方ＲＭ内容」フィールドは、ステーションＡからステーションＢへの伝送方向セルにおいて後方ＲＭを発生するために与えられる。
【００７５】
上述されたように、図７のセル判定ブロック１６４の各々は１６個の異なった組合せを与えることができる４個の２進ビットを含む。これらの組合せのいくつかはセル判定ブロック１６４ａに対して図７に示される。図９のテーブル１６６は４個の２進ビットの各々の意味を示す。図９のテーブル１６６に示されるように、第１の２進ビット（ビット０）はデータが可用であるかどうかを示す。第２の２進ビット（ビット１）は、ステーションＡからステーションＢへの伝送方向において前方ＲＭセルが最後に伝送されてから後方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されたかどうかを示す。第３の２進ビット（ビット２）は、保留後方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されるよう可用であるかどうかを示す。第４の２進ビット（ビット３）は、ステーションＡからステーションＢへの伝送方向に前方ＲＭセルが最後に伝送されてからの時間が定数Ｔｒｍよりも大きいかどうかを示す。定数Ｔｒｍは、前方ＲＭセルがステーションＡからステーションＢへの伝送方向に送られない許容フレーム時間の上部境界を示す。
【００７６】
多数の異なったフィールドのパラメータが図７の速度判定ブロック１７０ａに示される。同じフィールドが図７の他の速度判定ブロック１７０の各々に現われることが認識されるべきである。これらのパラメータの定義は図１０のテーブル１７２に与えられる。これらの定義は以下の説明で補足される。図７における速度判定ブロック１７０ａの「スケジュール未満」フィールドは、許容セル速度（ＡＣＲ）がゼロ（０）であるかまたは少なくとも図６のスケジューラ１５６が扱うことができるもの未満であることを示す。このコネクションでは、ＡＢＲ状態テーブル１６０の「スケジュール前方速度外」フィールドを参照されたい。これは、コネクションを再開始すべく速度外前方ＲＭセルを送るために速度判定ブロック１７０の各々において「スケジュール未満」フィールドを与える。
【００７７】
図７における速度判定ブロック１７０ａの「スケジューラ期間」フィールドは連続する速度内セルの間に図６のスケジューラ１５６によって与えられる期間である。「輻輳ＥＲ」フィールドは輻輳された明示速度である。明示速度は指数および仮数の値から形成される。明示速度は前方ＲＭセルおよび後方ＲＭセルにおけるフィールドである。「輻輳ＥＲ」は、ＡＢＲ状態テーブル１６０における「輻輳指標」によって示されるようにステーションＡに輻輳があるときに、ステーションＡからステーションＢへの伝送方向での後方ＲＭセルの明示速度の新しい値である。
【００７８】
図７における速度判定ブロック１７０ａの「ＡＣＲ」フィールドは、指数および仮数を含む浮動小数点フォーマットでの許容セル速度を示す。これは、ステーションＡからステーションＢへの伝送方向に前方ＲＭセルを発生するために用いられる。「静タイムアウト」フィールドは速度判定の各々のためにストアされる「タイムアウト」値を示し、現在の速度の関数である。「タイムアウト」は、前方ＲＭセルが特定の期間ステーションＡからステーションＢに進まないときに生じる。この「タイムアウト」はパラグラフ１５に特定された任意の行為を与える際に用いられる。
【００７９】
速度判定ブロック１７０の個々のものは、速度判定ブロックのこのような個々のものにおいて特定される現在のセル速度に対処できないときに選択されるべきである新しい速度判定ブロックの識別情報をストアする。新しい速度判定ブロックは、速度判定ブロック１７０の個々内の静タイムアウトフィールドにおいて特定される期間が超過されたときに選択される。速度判定ブロックはＡＢＲ状態テーブルの速度位置フィールドに対する新しい値を与える。速度位置フィールドの新しい値は図１０のテーブル１７２では「静速度」として特定される。静速度フィールドは、速度判定ブロック１７０の現在のものから速度判定ブロックの新しいものを指して、静タイムアウトが生じるときに減ぜられた値で新しい現在のセル速度を得る。
【００８０】
図１０におけるテーブル１７２の付加的速度フィールド、ＣＩ速度フィールド、ＡＤＴＦ速度フィールド、ＣＲＭ速度フィールドおよびＡＤＴＦ／ＣＲＭ速度フィールドの値は速度判定ブロック１７０の現在のものに新しいセル速度をストアするにあたっての静速度フィールドの値と同様である。この新しいセル速度は、速度判定ブロックの現在のものによって与えられるセル速度が輻輳を生じると判断されるときに選択される。速度判定ブロックの現在のものは、付加的速度フィールド、ＣＩ速度フィールド、ＡＤＴＦ速度フィールド、ＣＲＭ速度フィールドおよびＡＤＴＦ／ＣＲＭ速度フィールドの個々のものに対する速度位置フィールドのための新しい値をストアする。言換えると、速度判定ブロック１７０の現在のものの速度位置フィールドにもたらされる値は、図１０におけるテーブル１７２の静速度フィールド、付加的速度フィールド、ＣＩ速度フィールド、ＡＤＴＦ速度フィールド、ＣＲＭ速度フィールドおよびＡＤＴＦ／ＣＲＭ速度フィールドの値の個々のものに対して異なり得る。
【００８１】
図７における速度判定ブロック（ＲＤＢ）の現在のものにおけるＣＩ速度フィールドは、輻輳表示ＣＩ＝１であるときに選択されるべき新しい速度判定ブロックを示す。これはＡＣＲ−ＡＣＲ・ＲＤＦを計算する代わりである。この計算は番号を付けられたパラグラフのほぼ直前のプロトコル説明において示されている。図７における速度判定ブロック（ＲＤＢ）１７０の現在のものにおけるＡＤＴＦ速度フィールドは、８において上に特定される計算を避けるために選択すべき新しい速度判定ブロックを示す。これは、前方ＲＭセルがステーションＢへの伝送方向にステーションＡによって伝送されつつあり、かつステーションＡによる最後の前方ＲＭの伝送からの時間が固定定数ＡＤＴＦよりも大きいときの新しい速度判定ブロックを示す。
【００８２】
図７における速度判定ブロック１７０の現在のものにおけるＣＲＭ速度フィールドは選択されるべき新しい速度判定ブロックを示す。これはパラグラフ９で上に特定された計算を避ける。これは、ＢＮ＝０での最後の後方ＲＭセルのステーションＡでの受取り以来、ステーションＡからの伝送方向における前方ＲＭセルのカウントが少なくとも固定定数ＣＲＭであるときの新しい速度判定ブロックを示す。図７における速度判定ブロック１７０の現在のものにおけるＡＤＴＦ／ＣＲＭ速度フィールドは、ＡＤＴＦ速度およびＣＲＭ速度に対して直前に特定された条件が同時に満足されたときに選択すべき新しい速度判定ブロックを示す。これは、前方ＲＭセルが伝送されつつあり、かつテーブル１６０における未確認前方ＲＭフィールドの値がＣＲＭ以上であり、かつ伝送方向に前方ＲＭセルが最後に伝送されてからの時間が固定定数ＡＤＴＦよりも大きいときに、図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドに対する新しい値を示す。
【００８３】
図１２、１３、１４、１５、１６、１７、１８および１９は上述のシステムの動作における連続的なステップを示すフロー図を構成する。これらのフロー図は、ステーションＢからステーションＡによって受取られた情報を処理するために図６のＡＢＲマネージャ１５４が行なう連続的なステップを示す。図１２および１３では、ＡＢＲマネージャ１５４によって処理された情報は、ステーションＢからステーションＡへの受信パス内の、図６の制御メモリ３８に与えられる。制御メモリ３８がこの情報を保持することにより、ステーションＡからステーションＢへの伝送方向にセルを伝送するためにステーションＡがこの情報を用いることができる。図１２および１３に示されるステップがとられるのは、前方ＲＭセルが再組立ステージ１５０によって処理され、かつ処理結果がライン１ａを介してＡＢＲマネージャ１５４に示されるときである。
【００８４】
図１２のブロック２００は、輻輳指標および後方保留フィールドが図７のＡＢＲ状態テーブル１６０から読出されることを示す。輻輳指標フィールドは、ステーションＡでシステム外のある資源を特定する。後方保留フィールドは、前方ＲＭセルをステーションＡが受取り、かつ後方ＲＭセルとしてまだ伝送していないことを示す。
【００８５】
図１２のブロック２０２は、ブロック２００からの指示に基づいて輻輳があるかどうかを示す。ライン２０３に示されるように輻輳があるならば、図７におけるＡＢＲ状態テーブル１６０の指数テーブル位置フィールドが図１２のブロック２０４によって示されるように読出される。指数テーブル位置フィールドは図７の指数テーブル１６８における３２個のエントリの最初のものを示す。理解されるように、図７の指数テーブル１６８はシフトおよび指数ベースの指定を有する。指数ベースフィールドは、仮数がゼロの値を有する場合に選択されるであろう速度判定ブロック１７０の個々のものを示す。シフトフィールドは仮数がシフトされる２進ビットの桁数を示す。受信された後方ＲＭセル内のＥＲフィールドの指数によって示される指数テーブル１６８内のシフトおよび指数ベースフィールドが図１２のブロック２０６に示されるように読出される。
【００８６】
図１２のブロック２０８は、速度判定ブロック１７０のうちの新しいものがライン２０３の輻輳指示を緩和するためにいかに選択されるかを示す。仮数の値は後方ＲＭセルの明示速度フィールドにストアされる。速度判定ブロック１７０の新しいものは、仮数のこの値と、指数テーブル１６８の指数ベースおよびシフト値とから計算される。速度判定ブロック１７０の新しいものからの輻輳明示速度が次に読出される。この輻輳明示速度は輻輳を回避するためにシステムに与えられるべき新しいセル速度である。この輻輳明示速度は後方ＲＭセルのこれまでの輻輳明示速度にとって代わる。これは図１２の２１０で示される。
【００８７】
ブロック２１０およびブロック２０２からの出力指示は図１２の下部と図１３の上部とにおけるライン２１２にもたらされる。次に、図１３の２１４で、ステーションＡからステーションＢへの伝送方向に後方保留ＲＭセルがあるかどうか、またステーションＡに向かう別の（現在の）後方保留ＲＭセルがあるかどうかが判断される。後方保留ＲＭセルおよび現在の後方保留ＲＭセルが生じ得るのは、ステーションＡからステーションＢへの方向における前方ＲＭセルよりも多くの後方ＲＭセルがステーションＢからステーションＡへの受信方向に存在し得るためである。これは、ステーションＢからのセルに加えて他のステーションからのセルを受信するスイッチ１２に輻輳があることから生じ得る。認識されるように、受信方向のステーションＢとステーションＡとの間に１個以上のスイッチが存在するならば、このパラグラフで検討される輻輳はこれらのスイッチのいずれかにおいて生じ得る。
【００８８】
伝送方向に後方保留ＲＭセルがあり、かつ受信方向にステーションＡに向かう別の後方保留ＲＭセルがないと判断される場合、信号が図１３の２１６で生成される。次に、後方保留ＲＭセルは速度内後方保留ＲＭセルとして２１８で示されるようにステーションＡからステーションＢへの伝送方向に伝送される。しかしながら、伝送方向に後方保留ＲＭセルがあり、かつ受信方向にステーションＡに向かう別の（現在の）後方保留ＲＭセルがあると判断される場合、信号がライン２２０上に生成される。このため、速度外後方保留ＲＭとして現在の後方ＲＭセルをステーションＡからステーションＢへの伝送方向に送るように図６のスケジューラ１５６に命令が与えられる。これは図１３の２２２で示される。
【００８９】
図１４および１５は、ライン１ａ上の後方ＲＭセル指示に応答して、図６のＡＢＲマネージャ１５４の動作を調整するために取られるステップを示す。これらは、制御メモリ３８を通過せずにＡＢＲマネージャ１５４に与えられる信号を示す。信号が制御メモリ３８を通過する必要がないのは、これらの信号が制御メモリ３８を介して転回することがないためである。制御メモリ３８におけるこの転回が起こるのは、たとえば、前方ＲＭセルがステーションＡの受信方向で受信され、ステーションＡが次にこれらのセルを後方ＲＭセルとしてステーションＡからステーションＢへの伝送方向に伝送する場合である。
【００９０】
図１４および１５に示されるフロー図の第１のステップとして、後方ＲＭセルが２２４で受信される。次に、この後方ＲＭセルに対してＢＮ＝０であるかどうかの判断が２２４で行なわれる。ＢＮ＝０であるならば、後方ＲＭセルはスイッチ１２で発生されたのではない。ＢＮ＝０であるならば、後方ＲＭセルは通常の後方ＲＭセルであり、図７におけるＡＢＲ状態テーブル１６０の未確認前方ＲＭセルが２２６で示されるようにゼロに設定される。未確認前方ＲＭフィールドは、ステーションＡが通常の後方ＲＭセルを最後に受信してからステーションＡからステーションＢに送信された前方ＲＭセルの数を示す。
【００９１】
ＢＮ＝１である場合、後方ＲＭセルはスイッチ１２で発生されている。このスイッチで発生されたＲＭセルは未確認前方ＲＭ値に影響を及ぼさない。ＡＢＲ状態テーブル１６０の速度位置フィールドは、新しいセル速度を示すために与えられる速度判定ブロック１７０の新しいものを示すために２２８などで読出される。同時に、図７におけるＡＢＲ状態テーブル１６０の指数テーブル位置フィールドが指数テーブル１６８の３２個のエントリの最初のものを示すために読出される。次に、ＲＭセルの輻輳指示（ＣＩ）が２進の１であるかどうかの判断が２３０で行なわれる。
【００９２】
ライン２３２で示されるようにＣＩ＝２進の１であるならば、ＣＩ速度が図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドによって示されるような速度判定ブロック１７０の現在のものから読出される。これは図１４の２３４で示される。ＡＢＲ状態テーブル１６０の速度位置フィールドは次に、２３６で示されるように速度判定ブロック１７０の現在のものからＣＩ速度フィールドにおいて読出された速度に設定され、速度判定ブロック１７０の新しいものはこの速度位置フィールドに設定された新しい値から選択される。これは図１４の２３７で示される。
【００９３】
ＲＭセルでＣＩ＝０であるならば、信号がライン２３９内に生成される。次に、ＮＩ＝１であるかどうかの判断が２３８で行なわれる。ＮＩ＝０であるならば、速度増加が指示される。これは図１４のライン２４０上の信号によって示される。付加的速度フィールド内の速度が次に図７におけるＡＢＲ状態テーブルの速度位置フィールドによって示されるように、速度判定ブロック１７０の現在のものから読出される。これは２４２に示される。次に、ＡＢＲ状態テーブル１６０の速度位置が、２４４で示されるように速度判定ブロック１７０の現在のものの中の付加的速度フィールドから読出した速度に設定され、速度判定ブロック１７０の新しいものがこの速度位置フィールドに設定された新しい値から選択される。これはライン２３７に示される。
【００９４】
ライン２３７はブロック２４８に与えられるように図１５にも示される。指数ベース（仮数の効果を考慮せずに選択される速度判定ブロック）の値とシフト（仮数がシフトされる２進ビットの数）の値とが次に、後方ＲＭセルの明示速度フィールドの指数によって図７の指数テーブル１６８において選択されるエントリから読出される。仮数は、ステーションＢからステーションＡへの受信方向に移動する後方ＲＭセルの明示速度フィールドからも読出される。
【００９５】
後方ＲＭセルの明示速度に対応する速度指標は先行するパラグラフで特定されたパラメータから計算される。これは図１５の２５０で示される。図１５の２５２で示されるように、明示速度が図７のＡＢＲ状態テーブル１６０の速度位置フィールドで示される新しい速度判定ブロックの速度よりも小さいかどうかの判断が次に行なわれる。明示速度がＡＢＲ状態テーブル１６０の速度位置フィールドに示される速度判定ブロック１７０の新しいものの速度よりも小さいならば、速度位置が明示速度に設定される。これは図１５の２５４で示される。
【００９６】
ブロック２５４からのライン２５６は、明示速度が図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドに示される速度よりも今では小さくないことを示す。これはブロック２５４で与えられる調整の結果である。ライン２５６はブロック２５２からも延びて、明示速度がＡＢＲ状態テーブル１６０の速度位置フィールドで示される速度よりも小さくないことを示す。
【００９７】
ブロック２６０は図７における速度判定ブロック１７０の現在のものにおけるスケジューラ期間フィールドに示された期間を読出す。これは、ブロック２３０、２３６、２３８、２４４、ならびに図１５の２５２および２５４に示される関数に従って選択された速度判定ブロックである。この期間はステーションＡからステーションＢへの伝送方向の連続するＲＭセル間の時間を示す。図１５の２６２で示されるように、図７におけるＡＢＲ状態テーブル１６０のスケジューラ期間が次に、ブロック２３０、２３６、２３８および２４４、ならびに図１５の２５２および２５４に示される関数に従って選択された速度判定ブロックに示す期間に設定される。
【００９８】
２６０で示されるように、速度判定ブロック１７０の選択されたものにおけるスケジュール未満フィールドの値もまた読出される。このような選択された速度判定ブロックに示される速度はゼロであるかまたはスケジュールするには遅すぎ得る。これは速度判定ブロック１７０の新しく選択されたもののスケジュール未満フィールドで２進の１によって示される。次に、図７におけるＡＢＲ状態テーブルのスケジュール前方状態外フィールドが、速度判定ブロック１７０の新しく選択されたもののスケジュール未満フィールドに示された値に設定される。これは図１５の２６４で示される。
【００９９】
ステーションＡからステーションＢへの伝送方向に速度内セルを送る時間になると、伝送されるタイプ（前方ＲＭセル、後方ＲＭセルまたはデータセル）についての判定を行なわなくてはならない。この判定は、図に表わされるコネクション上に速度内セルを送る時間であるという、図６のスケジューラ１５６からの指示によってトリガされる。前方ＲＭセルがステーションＡからステーションＢへの伝送方向に送られるべきであると判断されると、機能な速度のうちのどの１つが用いられるか判定するためにチェックしなければならない。このチェックは図１６から図１９に示される。
【０１００】
図１６の２６６で示される第１のステップとして、現在のセル位置フィールドが図７のＡＢＲ状態テーブル１６０から読出される。現在のセル位置フィールドは異なったセル判定ブロック１６４のどれが現在のセルのために用いられるかを示す。ＡＢＲ状態テーブル１６０のポスト前方セル位置フィールドもまた読出される。これは、前方ＲＭセルがセル判定ブロック１６４の１つで読出された後図７のセル判定ブロック１６０の最も上の１つを選択することを示す。最新前方ＲＭ時間フィールドもまた図７のＡＢＲ状態テーブルで読出される。これはステーションＡからステーションＢへの伝送方向で前方ＲＭセルが最後に伝送された時間を示す。このパラグラフに特定される種々の読出が図１６のブロック２６６に含まれる。
【０１０１】
図７におけるＡＢＲ状態テーブル１６０の速度位置フィールドもまた読出される。これまでに示されたように、これは図１４および１５に関連してほぼ直前に説明されたようなある状況下で選択されるべき速度判定ブロック１７０の新しいものを示す。ＡＢＲ状態テーブル１６０のデータ可用フィールドもまた読出される。これは、データセルがステーションＡからステーションＢへの伝送方向にステーションＡによって伝送されるよう利用可能かどうかを示す。このパラグラフで特定される種々の読出もまた図１６のブロック２６６に含まれる。
【０１０２】
ＡＢＲ状態テーブル１６０の後方保留フィールドが付加的に読出される。これは、ステーションＡからステーションＢへの伝送方向で伝送されるのを待機する後方ＲＭセルがあるかどうかを示すＡＢＲ状態テーブル１６０の２進ビットである。ＡＢＲ状態テーブル１６０の後方伝送フィールドもまた読出される。これは、前方ＲＭセルが伝送方向に最後に伝送されてから後方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されたかどうかを示すＡＢＲ状態テーブル１６０の２進ビットである。このパラグラフに特定される種々の読出が図１６のブロック２６６にさらに含まれる。
【０１０３】
次に、図１６のブロック２６８において、ステーションＡからステーションＢへの伝送方向で前方ＲＭセルが最後に伝送されてからの時間を判断するためのチェックが行なわれる。この時間は定数Ｔｒｍと比較される。この比較の結果は一時的なストレージに蓄えられる。ストレージが一時的であるため、これは図７のＡＢＲ状態テーブルの中にはない。
【０１０４】
次に、図７におけるセル判定ブロック１６４の個々のものが図１６の２７０で示されるように読出される。セル判定ブロック１６８の個々のものは図７におけるＡＢＲ状態テーブル１６０の現在のセル位置フィールドに示される。ブロック１６４ａに対して図７で示されるように、セル判定ブロック１６４の各々が４個の２進値によって表わされる１６個の異なった可能性を有する。しかしながら、１６個の異なった可能性のうちの１つだけがセル判定ブロック１６４の選択されたもので活性化される。この活性化された位置は、このブロックにおけるセルのタイプが前方ＲＭセルであるか、後方ＲＭセルであるか、またはデータセルであるかを示す。
【０１０５】
セルの種々のタイプの個々のものの選択のためのテーブルが図９の１６６で示される。このテーブルは、ステーションＡからステーションＢへの伝送方向に伝送されるべきセルの型の判定が４個のパラメータ、すなわち、（ａ）有効データ、（ｂ）前方ＲＭセルを最後に伝送してから伝送された後方ＲＭセル、（ｃ）後方保留ＲＭセル、および（ｄ）ＴＲＭの値との関係における、最新の前方ＲＭ伝送からの時間、に基づいて行なわれることを示す。これらのパラメータに基づいて、ブロック２７２は伝送されるべきセルのタイプについての指示を与える。伝送のために選択されたセルのタイプは図１６の底部と図１７の上部とにおけるライン２７４によって示される。
【０１０６】
次に、選択され得るセルの種々のタイプの各々に対して何を行なわなくてはならないかについての判定が図１７で行なわれる。たとえば、セルのタイプが後方ＲＭセルであるかについて判断がブロック２７６でなされる。これに対する答が２７７で示されるようにイエスなら、図７におけるＡＢＲ状態テーブル１６０の後方保留フィールドが２進のゼロに設定され、ＡＢＲ状態テーブルの後方伝送フィールドが２進の１に設定されて、後方保留ＲＭセルがステーションＡからステーションＢへの伝送方向に送られることを示す。これは図１７の２７８で示される。図１７の２８０で示されるように、次に、ステーションＡからステーションＢへの伝送方向に後方ＲＭセルを送るための命令が図６のスケジューラ１５６に与えられる。セル判定ブロック１６４が次に図１７の２８１で示されるように増分される。
【０１０７】
図１７におけるブロック２７６の判定がセルのタイプが後方ＲＭセルではないというものであれば、セルのタイプがデータセルであるかについての判定が次に図１７のブロック２８２で行なわれる。これに対する答がイエスなら、信号がライン２８４で生成され、データセルがステーションＡからステーションＢへの伝送方向に伝送される。これは図１７の２８６で示される。セル判定ブロック１６４の活性化されたものが次に図１７の２８１で示されるように増分される。
【０１０８】
ブロック２８２の判定結果がセルがデータセルではないというものであれば、セルが前方ＲＭセルであるかについての判定がブロック２８３で行なわれる。これに対する答がノーなら、処理が終了され、セル判定ブロックがブロック２８１で増分される。処理の終了はライン２８５で示される。
【０１０９】
セルが前方ＲＭセルであるということがブロック２８３での判定結果であれば、図７におけるＡＢＲ状態テーブル１６０のポスト前方セル位置フィールドは、図７のセル判定ブロックがセル判定ブロック１６４ａに進められるべきであることを示す。これは図１７のブロック２８６で示される。ブロック２８６で示されるように、図７におけるＡＢＲ状態テーブル１６０の最新前方ＲＭ時間フィールドが次に、前方ＲＭセルが伝送されつつあるのでそのときの現在の時間に設定される。
【０１１０】
Ｅｌａｐｓｅｄ として指定される一時的な設定（ＡＢＲ状態テーブル１６０内にはない）が、ステーションＡからステーションＢへの伝送方向に先行する前方ＲＭセルが最後に伝送されてからの時間を示すために与えられる。さらに、前方ＲＭセルが伝送されつつあるので、ＡＢＲ状態テーブル１６０の後方伝送フィールドが、伝送されつつある前方ＲＭセルの伝送以来後方ＲＭセルが存在しないことを示すために２進のゼロに設定される。ＡＢＲ状態テーブル１６０の未確認前方ＲＭフィールドのカウントが増分される。このカウントは、後方ＲＭセルが伝送方向に最後に送られてから伝送方向に伝送された前方ＲＭセルの数を示す。このパラグラフで上に挙げられた機能のすべてが図１７のブロック２８６に含まれる。
【０１１１】
ブロック２８６で示される機能のすべてが達成されると、信号が図１７の上部と図１８の上部とにおけるライン２８８で生成される。図１８のブロックは、前方ＲＭセルがステーションＡからステーションＢへの伝送方向に伝送されるという事実に基づいて、速度調整を行なうべきか否かをチェックする。図１８の上半分には４個の異なったパスがある。これらの４個の異なったパスは、図７における速度判定ブロック１７０の各々の底部フィールドで特定されるＡＤＴＦ速度、ＣＲＭ速度およびＡＤＴＦ／ＣＲＭ速度に基づいて行なわれる判定を扱う。
【０１１２】
信号が図１８のライン２８８で生成されると、図７におけるＡＢＲ状態テーブル１６０の未確認前方ＲＭフィールドがＡＢＲ状態テーブルのＣＲＭフィールドの値以上かどうかについて判断がブロック２９０において行なわれる。これまでに示されたように、未確認前方ＲＭフィールドは受信方向で（ＢＮ＝０での）後方ＲＭセルが最後に受信されてから伝送方向に送られた前方ＲＭセルのカウントを与える。ＣＲＭは特定のコネクションのために選択される定数である。
【０１１３】
先行するパラグラフで特定された判断への答がイエスなら、ブロック２９２において、Ｅｌａｐｓｅｄ （伝送方向に前方ＲＭセルが最後に伝送されてからの経過時間を示す一時的なストレージ）が定数ＡＤＴＦよりも大きいかどうかについて判断が行なわれる。これに対する答がイエスなら、ＡＢＲ状態テーブル１６０の速度位置が次に２９４で示されるようにＡＤＴＦ／ＣＲＭ速度で設定される。ＡＢＲ状態テーブル１６０の速度位置での新しい速度の設定は図１８のライン２９６上の信号によって示される。
【０１１４】
一時的にストアされるＥｌａｐｓｅｄ の値がＡＤＴＦよりも大きくなければ、指示がライン２９７に与えられる。次に、現在の速度判定ブロックのＣＲＭ速度が図１８の２９８で示されるようにＡＢＲ状態テーブル１６０の速度位置フィールドで設定される。ＡＢＲ状態テーブル１６０における速度位置フィールドの新しい速度の設定は図１８のライン２９６上の信号によって示される。
【０１１５】
ＡＢＲ状態テーブル１６０における未確認前方ＲＭフィールドの値がＣＲＭ未満なら、一時的な値Ｅｌａｐｓｅｄ が定数ＡＤＴＦよりも大きいかどうかについての判断が３００で行なわれる。これに対する答がイエスなら、現在の速度判定ブロックのＡＤＴＦ速度が次にＡＢＲ状態テーブル１６０の速度位置フィールドで設定される。ＡＢＲ状態テーブル１６０における速度位置フィールドのこの新しい速度の設定は図１８の３０２で示される。
【０１１６】
異なったタイプのセルを与えるソースがしばらくの間静状態となれば、ステーションＡからのセル伝送速度は許容セル速度ＡＣＲよりも著しく低くなるだろう。したがって、現在のセル速度を実際に伝送されているセルの速度に近い値に変えることが望ましいであろう。これを決定するために、ステーションＡからステーションＢへの伝送方向に前方ＲＭセルが最後に伝送されてからの時間が判断される。この時間は速度判定ブロック１７０の現在選択されているものの静タイムアウトフィールドに示される時間と比較される。
【０１１７】
許容セル速度ＡＣＲが相対的に高いならば、伝送方向に伝送される連続するセル間の時間は相対的に短いはずである。したがって、伝送方向に伝送される前方ＲＭセルの連続するものの間の最大時間を表わす（速度判定ブロック１７０の現在選択されているものにおける）静タイムアウトフィールドの時間は相対的に短い。速度判定ブロック１７０の現在選択されているものにおける静速度フィールドおよび静タイムアウトフィールドの値が図１８の３０６で示されるように読出される。
【０１１８】
次に、一時的な値Ｅｌａｐｓｅｄ が速度判定ブロックの現在選択されているものの静タイムアウトフィールドの値よりも大きいかどうかについての判断が行なわれる。これは図１８の３０８で示される。これに対する答がイエスであれば、ＡＢＲ状態テーブル１６０の速度位置が許容セル速度を実際の伝送速度に近い値に低下させるように設定される。これは図１８の３１０で示される。
【０１１９】
一時的な値Ｅｌａｐｓｅｄ が速度判定ブロック１７０の現在選択されているものの静タイムアウトフィールドの値よりも大きくなければ、図１８の下部と図１９の上部とにおけるライン３１２に指示が与えられる。図１９のブロック３２２、３２４および３２６は図１５のブロック２６０、２６２および２６４に機能上それぞれ対応する。ブロック３２２は図７の速度判定ブロック１７０の現在のもので示される期間を読出す。これは図１８に示された機能に従って選択される速度判定ブロックに示す期間である。この期間はステーションＡからステーションＢへの伝送方向における連続するセル間の時間を示す。
【０１２０】
図１９の３２４で示されるように、図７におけるＡＢＲ状態テーブル１６０のスケジューラ期間が次に、図１８に示される機能に従って選択された速度判定ブロックに示す期間に設定される。この期間は、ステーションＡからステーションＢへの伝送方向における連続するセル間の時間を示す。
【０１２１】
このような選択された速度判定ブロックに示される速度はゼロであるかまたはスケジュールするには遅すぎるかもしれない。これは、速度判定ブロック１７０の選択されたもののスケジュール未満フィールドにおける２進の１によって示される。図７におけるＡＢＲ状態テーブルのスケジュール前方状態外フィールドが次に速度判定ブロック１７０の新しく選択されたもののスケジュール未満フィールドに示される値に設定される。これは図１９の３２６で示される。
【０１２２】
この発明は特定の実施例を参照して開示および例示されたが、その関連の原理は当業者には明らかである数多くの他の実施例においても用いられるものである。したがって、この発明は前掲の特許請求の範囲によって示されるようにのみ制限を受けるものである。
【図面の簡単な説明】
【図１】非同期転送モードにおいて発呼局と受信局との間でアクセス多重装置を通じ情報セルを転送するためのパスを簡略に示す概略ブロック図である。
【図２】転送のパスの変化を制御するためセルヘッダを処理しつつ、送信セルインターフェイスとホストメモリとの間でセルペイロードを転送するための、図１に示すシステムに含まれるサブシステムを簡略に示す概略ブロック図である。
【図３】セルペイロードが受信セルインターフェイスからホストメモリに転送されるときの図２に示すサブシステムの動作をさらに詳細に示す概略ブロック図である。
【図４】セルペイロードがホストメモリから送信セルインターフェイスに転送されるときの、図２に示すサブシステムの動作を、さらに詳細に示す概略ブロック図である。
【図５】１対のステーションＡとＢとの間でスイッチを通じて、どのように種々のタイプのセル（データセル、前方資源管理（ＲＭ）セル、および後方資源管理（ＲＭ）セル）が送られるかを示し、かつ、図示される種々のセルのタイプを規定する、概略ブロック図である。
【図６】ステーションＡとＢとの間で異なったタイプのセルを、最適な、過度でない速度で送信する図５に示すシステムを実現するシステムを示し、かつ、図６中の個別に番号を付されたラインまたはバスの動作を特定する、概略ブロック図である。
【図７】ステーションＡとＢとの間のセル伝送の速度を、最適な、だが過度でない速度に調整するため設けられる、可用ビット速度（ＡＢＲ）テーブル内のいくつかのフィールド、複数のセル判定ブロック（ＣＤＢ）内のいくつかのフィールド、指数テーブル内の複数のフィールド、および複数の速度判定ブロック（ＲＤＢ）内の複数のフィールドを含む、図５に示すシステム内に含まれる制御メモリ内に設けられたさまざまな特徴を示す、概略図である。
【図８】図７に示す可用ビット速度（ＡＢＲ）テーブル内に含まれるさまざまなフィールドの各々の簡潔な定義をする表を示す図である。
【図９】図７のセル判定ブロック（ＣＤＢ）の１つのいくつかのサブブロック内で概略的に示される２進の４ビットの各々の意味の簡潔な定義をする表の図である。
【図１０】図７に示す速度判定ブロックの各々に含まれる種々のフィールドの簡潔な定義をする表の図である。
【図１１】仮数のシフトされた値が、図７に示す速度判定ブロックの１つを、ステーションＡとステーションＢの間でのセル伝送の最適な、過度でない速度を設けるために選択する際に使用する明示速度の値にどのような影響を与えるかを概略的に示す曲線の図である。
【図１２】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１３】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１４】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１５】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１６】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１７】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１８】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図１９】図７に示す種々のフィールド内で種々のパラメータセットが発生するときに、図６に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【符号の説明】
３０ 受信セルインターフェイス
３８ 制御メモリ
４５ 送信セルインターフェイス
１４８ システム
１５０ 再組立ブロック
１５２ 分割ブロック
１５４ ＡＢＲマネジャ
１５６ スケジューラ
Claims (2)
- 非同期転送モード（ＡＴＭ）システムを動作させるための方法であって、
仮数と指数とを含む浮動小数点フォーマットで現在のセル転送速度を受取るステップと、
その指数で、各指数に対するシフトと指数ベースとを格納する指数テーブルに入り、仮数のシフトと指数ベースとを求めるステップと、
該シフトに基づいて仮数をシフトしてシフト後の仮数を決定するステップと、
前記指数ベースをシフト後の仮数に付加して速度指標を決定するステップと、
その速度指標で、各速度指標に対するセル転送速度を格納する速度テーブルに入り、新しいセル転送速度を求めるステップとを含む、方法。 - 非同期転送モード（ＡＴＭ）回路であって、
情報を担持するＡＴＭセルを受取りその情報をメモリに転送するように構成される再組立てブロックと、
前記メモリから情報を受取り情報を担持する新しいＡＴＭセルを分割して転送するように構成される分割ブロックと、
前記再組立てブロックと分割ブロックとに結合されるマネージャおよびスケジューラブロックとを含み、前記マネージャブロックおよびスケジューラブロックは、仮数と指数とを含む浮動小数点フォーマットで現在のセル転送速度を受取り、その指数で、各指数に対するシフトおよび指数ベースを格納する指数テーブルに入り仮数のシフトと指数のベースとを求め、該シフトに基づいて仮数をシフトしてシフト後の仮数を求め、該シフト後の仮数に指数ベースを付加して速度指標を求め、該速度指標で、各速度指標に対するセル転送速度を格納する速度テーブルに入って、新しいセル転送速度を求めるように構成される、非同期転送モード（ＡＴＭ）回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/756,950 US5991265A (en) | 1996-12-02 | 1996-12-02 | Asynchronous transfer mode system and method |
| US08/756950 | 1996-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294744A JPH10294744A (ja) | 1998-11-04 |
| JP3623089B2 true JP3623089B2 (ja) | 2005-02-23 |
Family
ID=25045745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33171297A Expired - Fee Related JP3623089B2 (ja) | 1996-12-02 | 1997-12-02 | 非同期転送モードにおいてセルを伝送するための方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5991265A (ja) |
| JP (1) | JP3623089B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991265A (en) * | 1996-12-02 | 1999-11-23 | Conexant Systems, Inc. | Asynchronous transfer mode system and method |
| FI970998A (fi) * | 1997-03-10 | 1998-11-13 | Nokia Telecommunications Oy | Yhteyden hyväksymismenettely laajakaistaverkossa |
| US6192406B1 (en) * | 1997-06-13 | 2001-02-20 | At&T Corp. | Startup management system and method for networks |
| US6791943B1 (en) * | 1998-02-27 | 2004-09-14 | Agilent Technologies, Inc. | Event-based technique for determining instantaneous cell bandwidth in a digital communications network |
| JPH11261566A (ja) * | 1998-03-09 | 1999-09-24 | Fujitsu Ltd | 画像伝送装置 |
| EP0961437A1 (en) * | 1998-05-29 | 1999-12-01 | Alcatel | Method for bit error rate measurements in a cell-based telecommunication system |
| US7072302B1 (en) * | 1998-08-27 | 2006-07-04 | Intel Corporation | Data cell traffic management |
| JP3705942B2 (ja) * | 1998-10-30 | 2005-10-12 | 富士通株式会社 | クロスコネクトスイッチ |
| JP3159962B2 (ja) * | 1998-11-27 | 2001-04-23 | 沖電気工業株式会社 | Ａｔｍ交換装置 |
| US6442140B1 (en) * | 1999-01-04 | 2002-08-27 | 3Com Corporation | Method for automatic setup of missing RM cell count parameter CRM in an ATM traffic management descriptor |
| EP1198930A1 (de) * | 1999-07-29 | 2002-04-24 | Siemens Aktiengesellschaft | Verfahren zum bestimmen von zellenverlustprioritätsinformationen |
| US7908130B2 (en) * | 2002-12-12 | 2011-03-15 | Ixia | Modelling aggregate transport layer network traffic behaviour with feedback containing packet loss information |
| US7362765B1 (en) * | 2003-12-15 | 2008-04-22 | Dinochip, Inc. | Network traffic management system with floating point sorter |
| US7411949B2 (en) * | 2003-12-31 | 2008-08-12 | Jaroslaw Kogut | System, method and apparatus for preparing a table for a cell scheduler |
| US7734674B2 (en) | 2005-08-08 | 2010-06-08 | Freescale Semiconductor, Inc. | Fast fourier transform (FFT) architecture in a multi-mode wireless processing system |
| US8140110B2 (en) * | 2005-08-08 | 2012-03-20 | Freescale Semiconductor, Inc. | Controlling input and output in a multi-mode wireless processing system |
| US7802259B2 (en) * | 2005-08-08 | 2010-09-21 | Freescale Semiconductor, Inc. | System and method for wireless broadband context switching |
| US7653675B2 (en) * | 2005-08-08 | 2010-01-26 | Freescale Semiconductor, Inc. | Convolution operation in a multi-mode wireless processing system |
| US20070030801A1 (en) * | 2005-08-08 | 2007-02-08 | Freescale Semiconductor, Inc. | Dynamically controlling rate connections to sample buffers in a mult-mode wireless processing system |
| US20070033349A1 (en) * | 2005-08-08 | 2007-02-08 | Freescale Semiconductor, Inc. | Multi-mode wireless processor interface |
| JP2007334641A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 情報処理装置および方法、並びにプログラム |
| US11483227B2 (en) | 2020-10-13 | 2022-10-25 | Keysight Technologies, Inc. | Methods, systems and computer readable media for active queue management |
| US11483228B2 (en) | 2021-01-29 | 2022-10-25 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for network testing using an emulated data center environment |
| US11405302B1 (en) | 2021-03-11 | 2022-08-02 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for network testing using configurable test infrastructure |
| US11388081B1 (en) | 2021-03-30 | 2022-07-12 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for impairment testing using an impairment device |
| US11765068B2 (en) | 2021-12-22 | 2023-09-19 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for programmable data plane processor based traffic impairment |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| US5457687A (en) * | 1993-09-02 | 1995-10-10 | Network Equipment Technologies, Inc. | Method and apparatus for backward explicit congestion notification (BECN) in an ATM network |
| JP2639335B2 (ja) * | 1993-12-22 | 1997-08-13 | 日本電気株式会社 | Ａｔｍ網における輻輳制御方式 |
| US5805577A (en) * | 1995-07-20 | 1998-09-08 | Jain; Raj | Erica: explicit rate indication for congestion avoidance in ATM networks |
| CN1112002C (zh) * | 1995-10-11 | 2003-06-18 | 三菱电机株式会社 | 多路发送通讯线路控制装置和控制方法 |
| KR0147136B1 (ko) * | 1995-11-04 | 1998-08-17 | 양승택 | 비동기 전달 모드(atm) 망에서의 폭주 제어 장치 및 그 방법 |
| US5751697A (en) * | 1995-12-06 | 1998-05-12 | Pmc-Sierra, Inc. | Allowed cell rate reciprocal approximation in rate-based available bit rate schedulers |
| US5745477A (en) * | 1996-01-25 | 1998-04-28 | Mitsubishi Electric Information Technology Center America, Inc. | Traffic shaping and ABR flow control |
| JP3643637B2 (ja) * | 1996-03-08 | 2005-04-27 | 株式会社日立コミュニケーションテクノロジー | セル出力制御回路および制御方法 |
| US5737313A (en) * | 1996-03-15 | 1998-04-07 | Nec Usa, Inc. | Design of a closed loop feed back control for ABR service |
| US5706288A (en) * | 1996-03-27 | 1998-01-06 | Pmc-Sierra, Inc. | Available bit rate scheduler |
| US6049526A (en) * | 1996-03-27 | 2000-04-11 | Pmc-Sierra Ltd. | Enhanced integrated rate based available bit rate scheduler |
| US5777984A (en) * | 1996-04-01 | 1998-07-07 | Motorola Inc. | Method and apparatus for controlling cell transmission rate in a cell based network in the presence of congestion |
| US5812527A (en) * | 1996-04-01 | 1998-09-22 | Motorola Inc. | Simplified calculation of cell transmission rates in a cell based netwook |
| US6034945A (en) * | 1996-05-15 | 2000-03-07 | Cisco Technology, Inc. | Method and apparatus for per traffic flow buffer management |
| US5748901A (en) * | 1996-05-21 | 1998-05-05 | Ramot University Authority Ltd. | Flow control algorithm for high speed networks |
| US5701291A (en) * | 1996-08-22 | 1997-12-23 | The Whitaker Corporation | ATM systems |
| JP3607017B2 (ja) * | 1996-10-31 | 2005-01-05 | 富士通株式会社 | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 |
| US5991265A (en) * | 1996-12-02 | 1999-11-23 | Conexant Systems, Inc. | Asynchronous transfer mode system and method |
-
1996
- 1996-12-02 US US08/756,950 patent/US5991265A/en not_active Expired - Lifetime
-
1997
- 1997-12-02 JP JP33171297A patent/JP3623089B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-12 US US09/416,240 patent/US6301226B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5991265A (en) | 1999-11-23 |
| US6301226B1 (en) | 2001-10-09 |
| JPH10294744A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3623089B2 (ja) | 非同期転送モードにおいてセルを伝送するための方法 | |
| US5555265A (en) | Switching path setting system used in switching equipment for exchanging a fixed length cell | |
| EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
| JP2598185B2 (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| US6259698B1 (en) | Input buffer controller using back-pressure signals in ATM switches and a method for determining the logical queue size | |
| EP0703718B1 (en) | Controller for ATM segmentation and reassembly | |
| US6388993B1 (en) | ATM switch and a method for determining buffer threshold | |
| US5519700A (en) | Telecommunication system with synchronous-asynchronous interface | |
| JPH0744542B2 (ja) | 非同期転送モードにおける仮想パスの帯域割当方式 | |
| JP3262029B2 (ja) | セル伝送交換機の呼接続制御装置 | |
| JP2833555B2 (ja) | 優先制御方式 | |
| US5732082A (en) | System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system | |
| EP0845918A2 (en) | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data | |
| US5862127A (en) | Method of controlling the peak cell rate spacing of multiplexed ATM traffic | |
| JP4239367B2 (ja) | セル送信装置及びトラフィック制御システム | |
| EP0952752A2 (en) | ATM adaption layer traffic scheduling | |
| US6654345B1 (en) | Single-bit timestamps for data transfer rate and delay guarantees in a packet network | |
| JP3247864B2 (ja) | 規則性測度を用いてプロセスをテンプレートベースにてスケジューリングするための装置および方法 | |
| US7130267B1 (en) | System and method for allocating bandwidth in a network node | |
| AU2599792A (en) | Method and apparatus for asynchronous transfer mode (atm) network | |
| EP0982967A2 (en) | Device and method of multiplexing atm cells | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2000165394A (ja) | セル受信側装置及びトラヒック制御システム | |
| JP3421565B2 (ja) | セル送出装置、スケジューラ装置及びセル送出レート制御方法 | |
| JP3090308B2 (ja) | Ａｔｍ交換機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |