JP3622705B2

JP3622705B2 - Manufacturing method of semiconductor device for display device

Info

Publication number: JP3622705B2
Application number: JP2001254346A
Authority: JP
Inventors: 清弘川崎
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-06-21
Filing date: 2001-08-24
Publication date: 2005-02-23
Anticipated expiration: 2021-08-24
Also published as: JP2003077933A

Description

【０００１】
【発明の属する技術分野】
本発明はカラー画像表示機能を有する液晶画像表示装置、とりわけアクティブ型の液晶画像表示装置に関するものである。
【０００２】
【従来の技術】
近年の微細加工技術、液晶材料技術および高密度実装技術等の進歩により、５〜５０ｃｍ対角の液晶パネルでテレビジョン画像や各種の画像表示機器が商用ベースで大量に提供されている。
【０００３】
これらの液晶画像表示装置（液晶パネル）は走査線としては２００〜１２００本、信号線としては２００〜１６００本程度のマトリクス編成が一般的であるが、最近は表示容量の増大に対応すべく大画面化と高精細化とが同時に進行している。
【０００４】
図７は液晶パネルへの実装状態を示し、液晶パネル１を構成する一方の透明性絶縁基板、例えばガラス基板２上に形成された走査線の電極端子群６に駆動信号を供給する半導体集積回路チップ３を導電性の接着剤を用いて接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド系樹脂薄膜をベースとし、金または半田鍍金された銅箔の端子（図示せず）を有するＴＣＰフィルム４を信号線の電極端子群５に導電性媒体を含む適当な接着剤で圧接して固定するＴＣＰ（Ｔａｐｅ−Ｃａｒｒｉｅｒ−Ｐａｃｋａｇｅ）方式などの実装手段によって電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが実際には何れかの方式が適宜選択される。
【０００５】
７、８は液晶パネル１のほぼ中央部に位置する画像表示部と信号線および走査線の電極端子５，６との間を接続する配線路で、必ずしも電極端子群５，６と同一の導電材で構成される必要はない。９は全ての液晶セルに共通する透明導電性の対向電極を対向面上に有するもう１枚の透明性絶縁基板である対向ガラス基板またはカラーフィルタである。
【０００６】
図８はスイッチング素子として絶縁ゲート型トランジスタ１０を絵素毎に配置したアクティブ型液晶パネルの等価回路図を示し、１１（図３では８）は走査線、１２（図７では７）は信号線、１３は液晶セルであって、液晶セル１３は電気的には容量素子として扱われる。実線で描かれた素子類は液晶パネルを構成する一方のガラス基板２上に形成され、点線で描かれた全ての液晶セル１３に共通な対向電極１４はもう一方のガラス基板９上に形成されている。絶縁ゲート型トランジスタ１０のＯＦＦ抵抗あるいは液晶セル１３の抵抗が低い場合や表示画像の階調性を重視する場合には、負荷としての液晶セル１３の時定数を大きくするための補助の蓄積容量１５を液晶セル１３に並列に加える等の回路的工夫が加味される。なお１６は蓄積容量１５の共通母線である蓄積容量線である。
【０００７】
図９は液晶パネルの画像表示部の要部断面図を示し、液晶パネル１を構成する２枚のガラス基板２，９は樹脂性のファイバやビーズあるいは柱状のスペーサ材（図示せず）によって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）はガラス基板９の周縁部において有機性樹脂よりなるシール材と封口材（何れも図示せず）とで封止された閉空間になっており、この閉空間に液晶１７が充填されている。
【０００８】
カラー表示を実現する場合にはガラス基板９の閉空間側に着色層１８と称する染料または顔料のいずれか一方もしくは両方を含む厚さ１〜２μｍ程度の有機薄膜層が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタ（ＣｏｌｏｒＦｉｌｔｅｒ略語はＣＦ）と呼称される。そして液晶材料１７の性質によってはカラーフィルタ９の上面またはガラス基板２の下面の何れかもしくは両面上に偏光板１９が貼付され、液晶パネル１は電気光学素子として機能する。現在、市販されている大部分の液晶パネルでは液晶材料にＴＮ（ツイスト・ネマチック）系の物を用いており、偏光板１９は通常２枚必要である。図示はしないが、透過型液晶パネルでは光源として裏面光源が配置され、下方より白色光が照射される。
【０００９】
液晶１７に接して２枚のガラス基板２，９上に形成された例えば厚さ０．１μｍ程度のポリイミド系樹脂薄膜２０は液晶分子を決められた方向に配向させるための配向膜である。２１は絶縁ゲート型トランジスタ１０のドレインと透明導電性の絵素電極２２とを接続するドレイン配線（電極）であり、ソース線（信号線）１２と同時に形成されることが多い。ソース線１２とドレイン配線２１との間に位置するのは半導体層２３であり詳細は後述する。カラーフィルタ９上で隣り合った着色層１８の境界に形成された厚さ０．１μｍ程度のＣｒ薄膜層２４は半導体層２３と走査線１１及び信号線１２に外部光が入射するのを防止するための光遮蔽で、いわゆるブラックマトリクス（Ｂｌａｃｋ−Ｍａｔｒｉｘ略語はＢＭ）として定着化した技術である。
【００１０】
ガラス基板サイズの拡大による生産性の向上も相俟って生産コストが低下し、また生産量の増大につれて使用する部品・材料も低下する相乗的な作用が働き、液晶パネルの市場は拡大の一途をたどっている。現時点における最大の市場はノートＰＣとデスクトップモニターであるが、携帯電話の急速な成長により、同時に成長が見込まれる情携帯端末機器の表示部にも中小型の液晶パネルが必要であり、携帯電話やこれらの情報端末機器、更にはデジタル家電機器と従来のカーナビ用途以外にも中小型の市場も大きな成長が見込まれている。
【００１１】
液晶パネルの画面サイズが大きい程、あるいは精細度が高い程、歩留が低下するのは一般的な原理であるが、生産コストの低下により対角５０ｃｍ以上の液晶パネルを用いた本格的なテレビ商品の開発も既に一部では商品化され、ＣＲＴ代替を目指した動きも活発化してきた。
【００１２】
累積応答型の表示素子であるため、応答時間が１６ｍＳを下回ることが困難であった液晶パネルも液晶材料の開発や、ＯＣＢ（Ｏｐｔｉｃａｌｌｙｓｅｌｆ−ＣｏｍｐｅｎａｓａｔｅｄＢｅｎｄ）液晶のような新モードの開発、さらには裏面光源を時分割でＲ，Ｇ，Ｂ毎に切り替えて表示するＦＳ（フィールド・シーケンシャル）型のような液晶パネルの新規な開発によって応答時間が数ｍＳを下回るようになり、いよいよＣＲＴ代替の液晶パネルの開発に弾みがついてきた。
【００１３】
従来、スイッチング素子としての絶縁ゲート型トランジスタには非晶質シリコンを半導体層とする液晶表示装置が大半であり、通称、高温ポリシリコンまたは低温ポリシリコンを半導体層とする液晶表示装置は少なかった。しかしながら表示容量の増大に伴い非晶質シリコンでは電子の移動度が小さいためにＵＸＧＡ（走査線１２００本、信号線１６００本×３）以上の液晶表示装置では画質の維持が困難となり、低温ポリシリコンを用いた液晶表示装置の割合が急増しようとしている。またＦＳ（フィールド・シーケンシャル）型の液晶表示装置では、当然各画素への書き込み速度は従来の３倍必要であり、この観点からも低温ポリシリコンの必要性がますます高まりつつある。
【００１４】
ここで低温ポリシリコンを半導体層とする絶縁ゲート型トランジスタを採用した表示装置用半導体装置の一般的な単位画素を図１０に、同図のＡ−Ａ’上の製造工程断面図を図１１に示し、その製造方法について説明する。
【００１５】
低温ポリシリコンを半導体層とするアクティブ基板の製造にあたり、先ず図示はしないが透明性と耐熱性と耐薬品性の優れた絶縁基板２として板厚０．５〜１．１．ｍｍのガラス基板、例えばコーニング社製の商品名１７３７の一主面上にアルカリ阻止層として膜厚０．３μｍ程度の酸化シリコン（ＳｉＯ_２）あるいは窒化シリコン（ＳｉＮｘ）またはそれらの積層を被着する。その後ＰＣＶＤ（プラズマ・シー・ブィ・ディ）装置を用いて膜厚０．０５μｍ程度の非晶質シリコン層を被着し、３００℃以上に加熱して含有水素を低減させた後、エキシマ・レーザを照射して前記非晶質シリコン層を結晶化させる。もちろん含有水素の殆ど無い、例えばシリコンをターゲットとするスパッタ等の他の手段で非晶質シリコンまたは微結晶シリコンさらには多結晶あるいはこれらの混晶体を製膜してからエキシマ・レーザを照射しても良い。シリコンの結晶化を促進し、結晶粒を大きく成長させる工程がエキシマ・レーザの照射工程である。そして図１１（ａ）に示したように結晶化された、通称低温ポリシリコンを微細加工技術により選択的に食刻してガラス基板２上に島状１００に残す。
【００１６】
次に、ＣＶＤまたはＴＥＯＳ−ＰＣＶＤ等の製膜装置を用いて基板加熱温度４００〜５００℃（低温と呼称される所以である）程度でゲート絶縁層３０となる膜厚０．１μｍ程度のＳｉＯ_２とゲート電極１１となる第１の金属層として耐熱性の高い、例えば膜厚０．１μｍ程度のＭｏＷ合金等を全面に被着した後、図１１（ｂ）に示したように走査線パターンに対応してゲート金属層であるＭｏＷとゲート絶縁層であるＳｉＯ２とを選択的に除去して低温ポリシリコン１００を露出する。
【００１７】
続いて、図示はしないがゲート電極１１をマスクとしてイオン注入またはイオン照射により不純物として燐あるいは硼素を低温ポリシリコン１００に注入して絶縁ゲート型トランジスタのソース・ドレイン１０１，１０２を形成する。
【００１８】
不純物として燐を注入して得られるＮ型の絶縁ゲート型トランジスタではキャリアである電子が高電界で劣化する現象（ホット・キャリア効果）が生じ易いので、ゲート電極１１下の半導体層（チャネル）とソース・ドレイン１０１，１０２との間に不純物の少ないあるいは不純物の無い領域を形成する必要があり、これらの技術はＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ）構造あるいはオフセット構造とも呼称される。そのためには例えば、図１１（ｂ）に示した状態でアクティブ基板２の全面に燐を微量の（ソース・ドレイン注入量の少なくとも１０％以下）イオン注入またはイオン照射を行い、その後ゲート電極１１の両側を１〜３μｍ程度除いて感光性樹脂で覆い所定の濃度の燐を低温ポリシリコン１００に注入する等、適当なマスク材を用いて不純物の注入を制御する工程が必要であるが、ここでは詳細な説明は省略する。
【００１９】
ソース・ドレイン１０１，１０２の形成後、図１１（ｃ）に示したように層間絶縁層５０として例えば膜厚０．３μｍ程度の酸化シリコンＳｉＯ_２を先述した製法で被着し、微細加工技術によりソース・ドレイン１０１，１０２上に一対の開口部１０３，１０４を形成する。また、同時に画像表示部外の領域で走査線１１上に開口部６１も形成して走査線１１の一部を露出する。
【００２０】
引き続き、図１１（ｄ）に示したようにソース・ドレイン配線材として例えば膜厚０．３ｍ程度のＴｉ，Ｔａ，Ｃｒ等の耐熱金属薄膜をスパッタ等の製膜装置を用いて被着した後、微細加工技術により一対の開口部１０３，１０４を含んで層間絶縁層５０上にソース（信号線）・ドレイン配線１２，２１を形成する。この時、同時に画像表示部外で開口部６１内の露出している走査線１１を含んで前記耐熱金属薄膜よりなる電極端子６を形成しても良い。同じく、画像表示部外で信号線１２の一部を電極端子５としても良い。ソース・ドレイン配線材に低抵抗が要求される場合には、低抵抗金属であるＡＬを併用してＴｉ／ＡＬ／Ｔｉ，Ｍｏ／ＡＬ／Ｍｏ等の３層構成が適用され、２種類の耐熱金属薄膜はＡＬがソース・ドレインに直接浸入してオーミック接触が不確実になるのを防止する機能と、ＡＬとＩＴＯとが接触することで生じる電気化学的な腐食を防止する機能の二つの機能を発揮している。
【００２１】
この後はアクティブ基板２のパシベーション形成が必要であり、図１１（ｅ）に示したようにドレイン配線２１上と走査線の電極端子６上と信号線の電極端子５上とに夫々開口部６２，６３，６４を有するパシベーション絶縁層としてＰＣＶＤ装置を用いて膜厚０．３μｍ程度のシリコン窒化層（ＳｉＮｘ）を形成する。なおパシベーション絶縁層２００として透明性が高く、かつ耐熱性のある感光性アクリル樹脂、例えば日本合成ゴム製の商品名オプトマーＰＣ３０２を採用して１μｍ以上厚く形成し、絶縁基板２の表面を平坦化することも可能である。
【００２２】
さらに、図１１（ｆ）に示したように膜厚０．１〜０．２μｍ程度の透明導電層であるＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）をスパッタ等の製膜装置を用いて被着した後、パシベーション絶縁層２００上に微細加工技術により開口部６２内のドレイン配線２１を含んで絵素電極２２を選択的に形成してアクティブ基板として完成する。電極端子の構成に関しては、パシベーション絶縁層２００に形成された開口部６３，６４内の露出している走査線の電極端子６及び信号線の端子電極５を選択してもよく、あるいはこれらの電極の上に形成された透明導電性の電極端子６’，５’を選択しても良いが、静電気対策の一環として透明導電性の電極端子６’，５’を透明導電性の短絡線８０で接続するのが一般的である。
【００２３】
蓄積容量１５の構成に関しては、絵素電極２２と走査線１１とが走査線１１上に形成されたパシベーション絶縁層２００を介して構成している例を図１０に例示しているが、蓄積容量１５の構成はこれに限られるものではなく、走査線１１と同時に形成される蓄積容量線１６と絵素電極２２とがパシベーション絶縁層２００を介して構成しても良い。ただし、パシベーション絶縁層２００に厚い透明性の平坦化樹脂層を用いた場合には蓄積容量値を大きくすることが困難なので、蓄積容量の構成には一考を要し、その他の構成も可能であるが詳細な説明は省略する。
【００２４】
【発明が解決しようとする課題】
以上、述べたように低温ポリシリコンを半導体層とする絶縁ゲート型トランジスタを有する表示装置用半導体装置（アクティブ基板）の製作には写真食刻工程が６〜７回必要であり、非晶質シリコンを半導体層とする絶縁ゲート型トランジスタを有する表示装置用半導体装置と比較しても、決してプロセス・コストは安価とは言えない状況である。そのような観点から、低温ポリシリコンを半導体層とする絶縁ゲート型トランジスタを有する液晶表示装置では対角線２５ｃｍ以下の中小型の画面サイズで、走査線及び信号線の駆動回路を内蔵した高付加価値の製品が製品化されているに過ぎない。本発明はかかる現状に鑑みなされたもので、液晶パネルの低価格化を実現し需要の増大に対応していくために製造工程数の削減を行うことを目的とする。
【００３４】
【課題を解決するための手段】
本発明の請求項１の表示装置用半導体装置の製造方法は、絶縁性基板の一主面上に多結晶シリコン層を形成する工程と、前記多結晶シリコン層上にゲート絶縁層と第１の金属層とリフトオフ層とを被着後、走査線に対応した感光性樹脂パターンをマスクとして前記リフトオフ層と第１の金属層とゲート絶縁層と多結晶シリコン層とを選択的に除去する工程と、前記感光性樹脂パターンを膜減りさせて前記リフトオフ層を部分的に露出する工程と、膜減りさせた前記感光性樹脂パターンをマスクとして前記リフトオフ層と第１の金属層とゲート絶縁層とを食刻して前記多結晶シリコン層を部分的に露出する工程と、前記第１の金属層の側面に絶縁層を形成する工程と、不純物を照射
または注入してソース・ドレインを形成する工程と、前記絶縁性基板上に１層以上の第２の金属層を被着する工程と、前記リフトオフ層を除去してリフトオフ層上の前記第２の金属層を選択的に除去する工程と、前記絶縁性基板上に、前記ソース・ドレインを含み、第２の金属層よりなるソース・ドレイン配線を形成する工程と、前記ドレイン配線上に第１の開口部及び前記ソース配線上に一対の第２の開口部を有するパシベーション絶縁層を形成する工程と、前記第１の開口部を含む絵素電極と、分断された前記ソース配線を接続し前記第２の開口部を含む接続層と、を前記パシベーション絶縁層上に形成する工程とを有する表示装置用半導体装置の製造方法である。
【００３５】
この構成により、アクティブ基板の製造プロセスの合理化が推進され、写真食刻工程数が削減される。
【００３６】
本発明の請求項２の表示装置用半導体装置の製造方法は、請求項１記載の表示装置用半導体装置の製造方法において、さらに、少なくとも画像表示部内の接続層上に有機絶縁層を形成する工程を有することを特徴とする。
【００３７】
この構成により、製造工程の増加を最小に止めて接続層上に絶縁層が形成され、表示装置の信頼性と歩留が向上する。
【００３８】
本発明の請求項３記載の表示装置用半導体装置の製造方法は、請求項１記載の表示装置用半導体装置の製造方法において、少なくとも接続層上に低抵抗金属層と有機絶縁層とを形成する工程を有することを特徴とする。
【００３９】
この構成により、信号線の低抵抗化が実現し、大画面・高精細への対応力が高い表示装置が得られる。本発明の請求項４記載の表示装置用半導体装置の製造方法は、第１の金属層を陽極酸化することにより、絶縁層を形成することを特徴とする。本発明の請求項５記載の表示装置用半導体装置の製造方法は、電着により、有機絶縁層である絶縁層を形成することを特徴とする。
【００４０】
【発明の実施の形態】
以下、本発明の第１および第２の実施形態を図１と図２、第３および第４の実施形態を図３と図４、第５および第６の実施形態を図５と図６に記載した図面に基づいて説明する。
【００４１】
図１に本発明の第１と第２の実施形態に係る表示装置用半導体装置（アクティブ基板）の平面図を示し、図２に図１のＡ−Ａ’線上と一部Ｂ−Ｂ’線上の製造工程の断面図を示す。なお、従来例と同一機能の部位については同一の符号を付して詳細な説明は省略する。
【００４２】
本発明の実施形態によるアクティブ基板の製造方法では先ず、従来例と同様に絶縁性透明基板であるガラス基板２の一主面上にアルカリ阻止層を被着する。その後ＰＣＶＤ装置等の製膜装置を用いて膜厚０．０５μｍ程度の非晶質シリコン層を被着し加熱して含有水素を低減させた後、エキシマ・レーザを照射して前記非晶質シリコン層を結晶化させる。
【００４３】
次に、結晶化されたシリコン層上にＣＶＤまたはＴＥＯＳ−ＰＣＶＤ等の製膜装置を用いて基板加熱温度４００〜５００℃程度でゲート絶縁層３０となる膜厚０．１μｍ程度のＳｉＯ２とゲート電極１１となる陽極酸化可能で耐熱性の高い第１の金属層として、例えば膜厚０．２μｍ程度のＴａまたはＡＬ合金、もしくはＴａとＣｒ，Ｗ，Ｍｏ等高融点金属との合金、さらにはＴａ，Ｃｒ，Ｗ，Ｍｏ等の高融点金属のシリサイドの中から、例えばＴａを数％程度含んだＡｌ合金を全面に被着し、さらにリフトオフ層として膜厚０．２μｍ程度のモリブデン（Ｍｏ）層４０を被着する。
【００４４】
その後、図２（ａ）に示したように絶縁ゲート型トランジスタのゲート電極も兼ねる走査線１１に対応した感光性樹脂パターン４１をモリブデン（Ｍｏ）層４０上に例えば２．５μｍ程度の膜厚で形成し、感光性樹脂パターン４１をマスクとして、モリブデン（Ｍｏ）層４０、第１の金属層、ゲート絶縁層及び結晶化された低温ポリシリコンを順次食刻してガラス基板２を露出する。
【００４５】
続いて、酸素ガスプラズマ中での処理等により感光性樹脂パターン４１の膜厚を例えば１μｍ程度膜減りさせて４１’とした後、図２（ｂ）に示したように感光性樹脂パターン４１’をマスクとしてモリブデン（Ｍｏ）層、第１の金属層及びゲート絶縁層を再び順次食刻して４０’，１１，３０’として低温ポリシリコン１００を部分的に（片側１μｍ程度）露出する。
【００４６】
（第１の実施形態）
引き続き、図示はしないが化成液中での陽極酸化処理により、図２（ｃ）に示したようにゲート電極１１の側面に例えば０．５μｍ程度の膜厚の陽極酸化層３３を選択的に形成する。ゲート電極材が先述したようにＴａ合金、またはＡＬ合金もしくは高融点金属のシリサイドであれば夫々、陽極酸化層にはＴａ_２Ｏ_５，Ａｌ_２Ｏ_３，ＳｉＯ_２を主成分とする絶縁層が得られる。陽極酸化を実施するためには、全てのゲート電極（走査線）１１は並列または直列に接続されている必要があり、ガラス基板２の周辺部の一部にこれらの配線を束ねた接続部を形成しておき、接続部上の感光性樹脂パターン４１’をクリップ等の鋭い刃先を有する接続手段で突き刺して直流の＋（プラス）電位を与えながら化成液中で陽極酸化を行うが詳細な説明は省略する。
【００４７】
（第２の実施形態）
あるいはポリアミック酸塩を０．０１％程度含む溶液を電着液とし、走査線１１に＋（プラス）電位を与えて電着を行えば、ゲート電極の側面に０．５μｍ程度の膜厚の有機絶縁層であるポリイミド層３３’を選択的に形成することも可能である。この場合には、ゲート電極１１は陽極酸化可能な金属である必要性は解消される。
【００４８】
ゲート電極の側面に選択的に形成する絶縁層を電気化学的に形成する関係で、全ての走査線１１は並列または直列に接続されている必要があるが、後に続く製造工程の何処かで走査線１１の直並列を解除しないとアクティブ基板２の電気検査のみならず、液晶表示装置としての実動作に支障があることは言うまでもないだろう。接続を解除するための手段としてはレーザ等の高エネルギ光を照射する方法が挙げられる。その一方で静電気対策の一環としての対策に転用することも大切な技術であるが、詳細な説明は省略する。
【００４９】
ゲート電極１１の側面に選択的に絶縁層３３（３３’）を形成した後、感光性樹脂パターン４１’を除去し、図示はしないがゲート電極１１と絶縁層３３（３３’）をマスクとしてイオン注入またはイオン照射により不純物として燐あるいは硼素を低温ポリシリコン１００に注入して絶縁ゲート型トランジスタのソース・ドレイン１０１，１０２を形成する。ゲート電極１１に隣接した片側０．５μｍ程度の絶縁層がイオン注入のマスクとして作用する結果、チャネルの両側にソース・ドレイン１０１，１０２よりイオン注入量の少ない領域を形成することが可能となっている。
【００５０】
その後、図２（ｄ）に示したように、ソース・ドレイン配線材として例えば膜厚０．２μｍ程度のＴｉ，Ｔａ，Ｃｒ等の耐熱金属薄膜３４をスパッタ等の製膜装置を用いて被着した後、希釈硝酸またはアンモニアを微量含んだ過酸化水素水液中に絶縁基板２を放置するとモリブデン層４０’が消失するとともに、モリブデン層４０’上の耐熱金属薄膜３４が選択的にリフトオフ（剥離）され、その側面に絶縁層３３（３３’）を有するゲート電極１１が露出する。
【００５１】
さらに、図２（ｅ）に示したように微細加工技術によりソース・ドレイン１０１，１０２を含んで絶縁基板２上にソース（信号線）・ドレイン配線１２，２１を形成するが、走査線１１上の耐熱金属薄膜３４は消失しているので、図１に示したように信号線１２’は走査線１１上で分断されて形成される。
【００５２】
この後は絶縁ゲート型トランジスタのパシベーション形成が必要であり、図２（ｆ）に示したようにパシベーション絶縁層２００として例えば膜厚０．３μｍ程度のＳｉＯ２を先述した製法で被着し、微細加工技術によりドレイン配線２１上に開口部６２と分断された信号線１２’の両端部に一対の開口部６５を形成する。また、同時に画像表示部外の領域で走査線１１上に開口部６３を形成して走査線１１の一部と、信号線１２上に開口部６４を形成して信号線１２の一部とを露出する。
【００５３】
さらに、図２（ｇ）に示したように膜厚０．１〜０．２μｍ程度の透明導電層であるＩＴＯをスパッタ等の製膜装置を用いて被着した後、パシベーション絶縁層２００上に微細加工技術により開口部６２内のドレイン配線２１を含んで絵素電極２２と、走査線１１と交差し開口部６５内の信号線（ソース配線）１２’を含んで分断された信号線１２’を相互接続する接続層８１とを選択的に形成する。同時に開口部６３，６４を含んで透明導電性の電極端子６’，５’を形成し、かつこれらの電極端子間は透明導電性の短絡線８０で接続して静電気対策とする。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の実施形態が完了する。
【００５４】
蓄積容量１５の構成に関しては、絵素電極２２と走査線１１とが走査線１１上に形成されたパシベーション絶縁層２００とを介して構成している例を図１に例示しているが、蓄積容量１５の構成はこれに限られるものではなく、その他の構成も可能であるが詳細な説明は省略する。
【００５５】
（第３と第４の実施形態）
第１と第２の実施形態においては絵素電極２２と分断された信号線１２’を相互接続する接続層８１とは何れもアクティブ基板２の最上層に露出している。このため、液晶セル内に導電性の異物が混入して対向基板（カラーフィルタ）９上の対向電極１４と接続層８１とが短絡を生じて十字状の線欠陥が生じる恐れが懸念される。また高温動作時その値が大きくなるわずかな直流成分で表示画像にフリッカを生じ易い。そこで接続層８１上に適当な絶縁層を形成する対策が有効である。
【００５６】
製造工程の増加を最小限に止めるため、第３と第４の実施形態の実施形態においては電着により暗所にて接続層８１上に有機絶縁層７１を形成するが、図４（ｇ）に示したように接続層８１の形成までは第１と第２の実施形態と同一の製造工程である。デバイスとして必要な絶縁特性を確保できる有機絶縁層として電着形成が可能な材料の中から先述したようにポリアミック酸塩を０．０１％程度含む溶液を電着液とし、短絡線８０に＋（プラス）電位を与えて暗所にて電着を行い、図４（ｈ）に示したように電着電圧は数Ｖ程度で接続層８１上に０．３μｍ程度の厚みのポリイミド層７１を形成する。暗所で電着を行う理由は絶縁ゲート型トランジスタの光リーク電流で絵素電極２２上に有機絶縁層が形成されるのを抑制するためであるが、もしもわずかなリーク電流で絵素電極２２上に微量の有機絶縁層が形成されたなら酸素プラズマでアクティブ基板２上を処理することにより簡単に除去できる。
【００５７】
ポリイミド樹脂はアクリル樹脂と同様に耐熱性の高い樹脂であり、ポリイミド層７１の形成後は、好ましくは２００〜４００℃、数分〜数１０分の熱処理を施してポリイミド層７１の絶縁特性と耐薬品性とを高めると良いが、必要とされる絶縁特性は絶縁ゲート型トランジスタの耐熱性と液晶材料の組成によって支配されるので加熱条件は実験的に決める必要がある。加熱条件に関しては先述したゲート電極１１の側面絶縁層にポリイミド層３３’を形成した場合にも当てはまる事項である。
【００５８】
電着に当たって留意すべき設計事項は、全ての短絡線８０は電気的に接続されている必要があり、短絡線８０を表示装置用基板の単体周辺に配置して切断線または割断線上に格子状に配置し、表示装置用基板の外周部に接続パターンを設けておくと良い。なお、この電気的な接続は後に続く製造工程の何処かで接続を解除して走査線の電極端子６と信号線の電極端子５とを開放しないとアクティブ基板２の電気検査のみならず液晶表示装置としての実動作に支障があることは言うまでもないだろう。接続を解除する手段としては高エネルギー光であるレーザ光を照射する、あるいは多面取りのガラス基板ではアクティブ基板２の切断または割断等が挙げられる。
【００５９】
電極端子５’，６’は駆動用の半導体集積回路チップを実装するためには露出している必要があり、この後は電極端子５’，６’上に形成された有機絶縁層７１を除去しなければならないが、例えば感光性樹脂パターンをマスクとした選択的除去は製造工程数の増大をもたらすので、一つの解決策としては先願例である特開平２−２７５９２５号公報にも開示されているように、上記のようにして得られたアクティブ基板２を対向基板であるカラーフィルタ９と貼り合わせて液晶パネル化した後、カラーフィルタ９をマスクとして画像表示部外の領域の電極端子５’，６’上の有機絶縁層７１を酸素プラズマで選択的に除去することを推奨する。もちろん、最近の技術であるＵＶ−Ｏ３（紫外線照射によるオゾン発生）技術で代用することも可能である。そして露出した電極端子５’，６’に駆動用の半導体集積回路チップを実装して液晶表示装置が得られる。
【００６０】
換言すれば有機絶縁層７１は画像表示部内のみに形成すればよいのであって、画像表示部外の電極端子５’，６’上に有機絶縁層が形成されないようにするためには、先行特許である特願２０００−１０７５７７号公報に開示されているように基板内選択的電気化学処理装置を使用して画像表示部内の接続層８１上のみ選択的に有機絶縁層７１を形成する製造方法も大画面の液晶表示デバイスを得る場合には好都合である。このようにして得られたアクティブ基板２とカラーフィルタとを貼り合わせて液晶パネル化し、本発明の実施形態が完了する。
【００６１】
第３と第４の実施形態の差異は第１と第２の実施形態と同様に、ゲート電極１１の側面に選択的に形成される絶縁層に陽極酸化層３３あるいは有機絶縁層３３’を選択するかの差異である。
【００６２】
（第５と第６の実施形態）
第１〜第４の実施形態において接続層８１は絵素電極２２と同じ透明導電層であり、一般的に言っても走査線１１や信号線１２を構成する金属層より抵抗値がおよそ１桁高くなる。このため、接続層８１の数が多い場合や細長い場合、すなわち大画面・高精細の表示デバイスでは信号線の抵抗値が高くなり表示画像の忠実度が低下する。
【００６３】
第５と第６の実施形態ではこのような観点から接続層８１上に低抵抗金属層を選択的に形成する技術として鍍金を採用し、接続層８２上に具体的には金、銀または銅を形成するものである。第１と第２の実施形態と同一の製造工程で図６（ｇ）に示したように透明導電性の接続層８２の形成後、図示はしないが上記した低抵抗金属の板を陽極、接続層８２（短絡線８０）を陰極とし、暗所にて鍍金液中で数〜数１０Ｖの直流電圧を印加すれば図６（ｈ）に示したように接続層８２上に上記した低抵抗金属の薄膜層７２が形成される。その膜厚は液晶表示装置の画面サイズと精細度及び信号線１２’と接続層８２とを含めた信号線波形の要求される応答速度（時定数）で決定すれば良く、例えば０．５μｍに選ばれる。鍍金に当たって留意すべき設計事項は、第１の実施形態における有機絶縁層の形成と同様に全ての接続層８２は電気的に並列または直列に接続されていることである。また、図５にも示したように接続層の抵抗値が低くできることから接続層８２は図１、図３とは異なり分断された信号線１２’を相互接続するのではなく、接続層８２を信号線として機能させる方が賢明である。すなわち、分断された信号線１２’は信号線である接続層８２の断線に対する冗長配線として機能している。
【００６４】
引き続き、第３と第４の実施形態と同様にポリアミック酸塩を０．０１％程度含む溶液を電着液とし、低抵抗金属の薄膜層７２を付与された接続層８２に＋（プラス）電位を与えて電着を行い、暗所にて図６（ｉ）に示したように低抵抗金属の薄膜層７２上に有機絶縁層であるポリイミド層７１を０．３μｍ程度の厚みで選択的に形成する。
【００６５】
暗所で鍍金と電着を行う理由は絶縁ゲート型トランジスタの光リーク電流で絵素電極２２上に低抵抗金属層と有機絶縁層とが形成されるのを抑制するためであるが、絶縁ゲート型トランジスタのわずかなリーク電流で絵素電極２２上に微量の低抵抗金属層と有機絶縁層とが形成されたなら、Ａｒ（アルゴン）の逆スパッタでアクティブ基板２の表面を薄く除去することで何ら支障無く、低抵抗金属層の除去に薬品を用いる必要は無い。
【００６６】
この後は、第３と第４の実施形態と同様に上記のアクティブ基板を対向基板であるカラーフィルタと貼り合わせて液晶パネル化した後、カラーフィルタをマスクとして画像表示部外の領域の低抵抗金属よりなる薄膜層７１上のポリイミド樹脂を酸素プラズマ等で選択的に除去し、駆動用の半導体集積回路チップを実装して本発明の第５と第６の実施形態が完了する。
【００６７】
あるいは低抵抗金属層と有機絶縁層は画像表示部外の電極端子５’，６’の近傍まで形成されていれば良く、基板内選択的電気化学処理装置を用いて低抵抗金属層と有機絶縁層をアクティブ基板面内で選択的に形成するのが合理的であろう。
【００６８】
第５と第６の実施形態の差異は第１と第２の実施形態と同様に、ゲート電極１１の側面に選択的に形成される絶縁層に陽極酸化層３３あるいは有機絶縁層３３’を選択するかの差異である。
【００６９】
第５と第６の実施形態では接続層８２上に低抵抗金属層を付与するので低抵抗金属層の厚みを増せば接続層８２の抵抗値を十分に下げることが可能であり、そこで図５に示したように接続層を延長して隣り合った接続層を重ねて信号線８２とするデバイス設計上の利点が極めて大きくなる。なぜならば、本発明において分断された信号線１２’はリフトオフによって形成されるためその膜厚を当初から厚く形成することが困難だからである。また、分断された信号線１２’は一対の開口部６５を介して信号線８２に並列に接続されるので信号線８２の断線に対する冗長構成として作用し、換言すれば断線しにくく十分に抵抗値の低い信号線が得られ、大画面・高精細の要求を十分に満たす液晶表示装置が得られる。
なお、本発明の要件は実施形態の説明からも明らかなように、絶縁ゲート型トランジスタの製作に当たり、リフトオフ層とゲート電極とゲート絶縁層とを一括食刻し、ゲート電極の側面に自己整合的に絶縁層を形成する工程と、ゲート電極の側面の絶縁層をＬＤＤ構成のためのマスクとしてイオン注入（照射）する工程と、リフトオフによってソース・ドレイン電極をソース・ドレイン上に自己整合的に形成する工程とにあり、これら以外の構成や部材に関しては絵素電極、ゲート絶縁層等の材質や膜厚等が異なった表示装置用半導体装置、さらにはカラーフィルタを形成された表示装置用半導体装置及び液晶パネル構成あるいはその製造方法の差異も本発明の範疇に属することは自明であり、例えば同一基板上で絵素電極と絵素電極とは所定の距離を隔てて形成された対向電極との間で液晶に横方向の電界を与えて制御するＩＰＳ（Ｉｎ−Ｐｌａｉｎ−Ｓｗｉｔｃｈｉｎｇ）方式の液晶パネルにおいても本発明の適用は容易である。加えて絵素電極が金属層よりなる反射型の液晶画像表示装置においても、また絵素電極に透明電極と金属反射電極とを有する半透過型の液晶画像表示装置においても本発明の有用性は変らず、また絶縁ゲート型トランジスタの半導体層も多結晶シリコンに限定されるものでなく、非晶質シリコン、微結晶シリコン、あるいはこれらの混晶体、さらには他の半導体材料でも良いことは明らかである。
【００７１】
【発明の効果】
本発明に係る表示装置用半導体装置の製造方法によれば、ソース・ドレイン配線がソース・ドレイン上に自己整合的に形成され半導体層が露出しないことから従来の層間絶縁層が不要となり、プロセスが削減される結果、写真食刻工程数を従来例より削減できて製造コストを低下が推進される等の優れた効果が得られた。
【図面の簡単な説明】
【図１】本発明の第１と第２の実施形態にかかる表示装置用半導体装置の平面図
【図２】本発明の第１と第２実施形態にかかる表示装置用半導体装置の製造工程断面図
【図３】本発明の第３と第４の実施形態にかかる表示装置用半導体装置の平面図
【図４】本発明の第３と第４実施形態にかかる表示装置用半導体装置の製造工程断面図
【図５】本発明の第５と第６の実施形態にかかる表示装置用半導体装置の平面図
【図６】本発明の第５と第６の実施形態にかかる表示装置用半導体装置の製造工程断面図
【図７】液晶パネルの実装状態を示す斜視図
【図８】液晶パネルの等価回路図
【図９】従来の液晶パネルの断面図
【図１０】従来例のアクティブ基板の平面図
【図１１】従来例のアクティブ基板の製造工程断面図
【符号の説明】
１液晶パネル
２アクティブ基板（絶縁基板、ガラス基板）
３半導体集積回路チップ
４ＴＣＰフィルム
５，６電極端子
９カラーフィルタ（対向するガラス基板）
１０絶縁ゲート型トランジスタ
１１走査線（ゲート配線、ゲート電極）
１２信号線（ソース配線、ソース電極）
１６蓄積容量線
１７液晶
２１ドレイン配線（電極）
２２（透明導電性）絵素電極
３０ゲート絶縁層
３３（ゲート電極側面の）絶縁層
３４耐熱金属層
４１（走査線を形成する）感光性樹脂パターン
５０層間絶縁層
６１（走査線上の）開口部
６２（ドレイン配線上の）開口部
６３（走査線の端子電極上の）開口部
６４（信号線の端子電極上の）開口部
６５（分断された信号線上の）開口部
７１有機絶縁層
７２低抵抗金属層
８０（静電気対策の）短絡線
８１，８２接続層
１００（島状）低温ポリシリコン
１０１，１０２ソース・ドレイン
２００パシベーション絶縁層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal image display device having a color image display function, and more particularly to an active liquid crystal image display device.
[0002]
[Prior art]
With recent advances in microfabrication technology, liquid crystal material technology, high-density packaging technology, etc., a large number of television images and various image display devices are provided on a commercial basis with a 5 to 50 cm diagonal liquid crystal panel.
[0003]
These liquid crystal image display devices (liquid crystal panels) generally have a matrix organization of 200 to 1200 scanning lines and 200 to 1600 signal lines. Screening and high definition are progressing simultaneously.
[0004]
FIG. 7 shows a state of mounting on a liquid crystal panel, and a semiconductor integrated circuit for supplying a drive signal to an electrode terminal group 6 of a scanning line formed on one transparent insulating substrate, for example, a glass substrate 2, constituting the liquid crystal panel 1. A COG (Chip-On-Glass) system in which the chip 3 is connected using a conductive adhesive, or a copper foil terminal (not shown) made of, for example, a polyimide resin thin film and plated with gold or solder. An electrical signal is supplied to the image display unit by a mounting means such as a TCP (Tape-Carrier-Package) method in which the TCP film 4 is fixed to the electrode terminal group 5 of the signal line by pressing with an appropriate adhesive containing a conductive medium. The Here, for convenience, two mounting methods are shown at the same time, but in actuality, either method is appropriately selected.
[0005]
Reference numerals 7 and 8 denote wiring paths that connect between the image display unit located almost at the center of the liquid crystal panel 1 and the electrode terminals 5 and 6 of the signal lines and the scanning lines. There is no need to be composed of materials. Reference numeral 9 denotes a counter glass substrate or color filter which is another transparent insulating substrate having a transparent conductive counter electrode common to all liquid crystal cells on the counter surface.
[0006]
FIG. 8 shows an equivalent circuit diagram of an active liquid crystal panel in which an insulated gate transistor 10 is arranged for each picture element as a switching element, 11 (8 in FIG. 3) is a scanning line, and 12 (7 in FIG. 7) is a signal line. , 13 are liquid crystal cells, and the liquid crystal cell 13 is electrically treated as a capacitive element. Elements drawn with solid lines are formed on one glass substrate 2 constituting the liquid crystal panel, and a counter electrode 14 common to all liquid crystal cells 13 drawn with dotted lines is formed on the other glass substrate 9. ing. When the OFF resistance of the insulated gate transistor 10 or the resistance of the liquid crystal cell 13 is low, or when importance is attached to the gradation of the display image, an auxiliary storage capacitor 15 for increasing the time constant of the liquid crystal cell 13 as a load. Is added to the liquid crystal cell 13 in parallel. Reference numeral 16 denotes a storage capacitor line which is a common bus of the storage capacitor 15.
[0007]
FIG. 9 is a cross-sectional view of the main part of the image display portion of the liquid crystal panel. The two glass substrates 2 and 9 constituting the liquid crystal panel 1 are made of resin fibers, beads, or columnar spacer materials (not shown). A closed space formed with a predetermined distance of about μm and the gap (gap) sealed with a sealing material made of organic resin and a sealing material (both not shown) at the peripheral edge of the glass substrate 9. The closed space is filled with liquid crystal 17.
[0008]
In the case of realizing color display, an organic thin film layer having a thickness of about 1 to 2 μm and containing either or both of a dye and a pigment called a colored layer 18 is deposited on the closed space side of the glass substrate 9 to provide a color display function. In this case, the glass substrate 9 is also called a color filter (color filter abbreviation is CF). Depending on the properties of the liquid crystal material 17, a polarizing plate 19 is attached to either the upper surface of the color filter 9, the lower surface of the glass substrate 2, or both surfaces, and the liquid crystal panel 1 functions as an electro-optical element. Currently, most liquid crystal panels on the market use a TN (twisted nematic) type liquid crystal material, and two polarizing plates 19 are usually required. Although not shown, in the transmissive liquid crystal panel, a back light source is disposed as a light source, and white light is irradiated from below.
[0009]
The polyimide resin thin film 20 having a thickness of, for example, about 0.1 μm formed on the two glass substrates 2 and 9 in contact with the liquid crystal 17 is an alignment film for aligning liquid crystal molecules in a predetermined direction. 21 is a drain wiring (electrode) that connects the drain of the insulated gate transistor 10 and the transparent conductive pixel electrode 22, and is often formed simultaneously with the source line (signal line) 12. The semiconductor layer 23 is located between the source line 12 and the drain wiring 21 and will be described in detail later. The Cr thin film layer 24 having a thickness of about 0.1 μm formed at the boundary between the adjacent colored layers 18 on the color filter 9 prevents external light from entering the semiconductor layer 23, the scanning line 11, and the signal line 12. This is a technique for fixing light as a so-called black matrix (Black-Matrix abbreviation is BM).
[0010]
Along with the increase in productivity due to the increase in the size of the glass substrate, the production cost is reduced, and the parts and materials to be used are also reduced as the production volume increases. I'm following. The largest market at present is notebook PCs and desktop monitors, but with the rapid growth of mobile phones, small and medium-sized liquid crystal panels are also required for the display parts of mobile terminal devices that are expected to grow at the same time. In addition to these information terminal devices, digital home appliances and conventional car navigation applications, small and medium-sized markets are also expected to grow significantly.
[0011]
It is a general principle that the yield decreases as the screen size of a liquid crystal panel increases or the definition becomes higher, but a full-scale television using a liquid crystal panel with a diagonal of 50 cm or more due to a reduction in production cost. Product development has already been partly commercialized, and movements aimed at replacing CRT have also become active.
[0012]
Since it is a cumulative response type display device, the liquid crystal panel whose response time was difficult to be less than 16 mS is also developed for liquid crystal materials, new modes such as OCB (Optically self-compensated bend) liquid crystal, and further With the new development of the FS (field sequential) type liquid crystal panel that switches and displays the backside light source for each of R, G, and B in a time-sharing manner, the response time is less than a few milliseconds, and it is finally a CRT alternative liquid crystal The development of panels has gained momentum.
[0013]
Conventionally, most of the insulated gate transistors as switching elements are liquid crystal display devices using amorphous silicon as a semiconductor layer, and there are few liquid crystal display devices using high-temperature polysilicon or low-temperature polysilicon as a semiconductor layer. However, with the increase in display capacity, the mobility of electrons is small in amorphous silicon, so that it is difficult to maintain image quality in a liquid crystal display device of UXGA (1200 scanning lines, 1600 signal lines × 3) or more. The proportion of liquid crystal display devices that use is increasing rapidly. Further, in the FS (field sequential) type liquid crystal display device, the writing speed to each pixel is naturally required to be three times as high as the conventional one, and the need for low-temperature polysilicon is increasing from this viewpoint.
[0014]
Here, FIG. 10 shows a general unit pixel of a semiconductor device for a display device adopting an insulated gate transistor having a low-temperature polysilicon semiconductor layer, and FIG. 11 is a sectional view of a manufacturing process on AA ′ of FIG. The manufacturing method will be described.
[0015]
In the production of an active substrate using low-temperature polysilicon as a semiconductor layer, although not shown in the drawing, the thickness of the insulating substrate 2 having excellent transparency, heat resistance and chemical resistance is 0.5 to 1.1. A glass substrate of mm, for example, silicon oxide (SiO 2 having a thickness of about 0.3 μm as an alkali blocking layer on one main surface of a product name 1737 manufactured by Corning,₂) Or silicon nitride (SiNx) or a stack thereof. After that, an amorphous silicon layer having a film thickness of about 0.05 μm is deposited using a PCVD (Plasma Sea BD) apparatus, heated to 300 ° C. or more to reduce hydrogen content, and then an excimer laser To crystallize the amorphous silicon layer. Of course, there is almost no hydrogen content, for example, amorphous silicon, microcrystalline silicon or even polycrystalline or mixed crystals are formed by other means such as sputtering using silicon as a target, and then irradiated with an excimer laser. Also good. The process of accelerating the crystallization of silicon and growing crystal grains is the excimer laser irradiation process. Then, the so-called low temperature polysilicon crystallized as shown in FIG. 11A is selectively etched by a fine processing technique to leave the island shape 100 on the glass substrate 2.
[0016]
Next, SiO having a film thickness of about 0.1 μm that becomes the gate insulating layer 30 at a substrate heating temperature of about 400 to 500 ° C. (because it is called a low temperature) using a film forming apparatus such as CVD or TEOS-PCVD.₂As shown in FIG. 11B, the first metal layer serving as the gate electrode 11 is coated with a high heat resistance, for example, a MoW alloy having a film thickness of about 0.1 μm on the entire surface. Correspondingly, the low-temperature polysilicon 100 is exposed by selectively removing the gate metal layer MoW and the gate insulating layer SiO2.
[0017]
Subsequently, although not shown, phosphorus or boron as an impurity is implanted into the low-temperature polysilicon 100 by ion implantation or ion irradiation using the gate electrode 11 as a mask to form the source / drain 101, 102 of the insulated gate transistor.
[0018]
In an N-type insulated gate transistor obtained by injecting phosphorus as an impurity, a phenomenon in which electrons serving as carriers are deteriorated by a high electric field (hot carrier effect) is likely to occur. Therefore, the semiconductor layer (channel) below the gate electrode 11 and It is necessary to form a region with little or no impurities between the source / drain 101 and 102, and these techniques are also referred to as an LDD (Lightly-Doped-Drain) structure or an offset structure. For this purpose, for example, a small amount of phosphorus (at least 10% or less of the amount of source / drain implantation) is ion-implanted or ion-irradiated on the entire surface of the active substrate 2 in the state shown in FIG. A process of controlling the implantation of impurities using an appropriate mask material is necessary, such as removing about 1 to 3 μm on both sides, covering with a photosensitive resin, and injecting a predetermined concentration of phosphorus into the low-temperature polysilicon 100. Detailed description is omitted.
[0019]
After the formation of the source / drain 101, 102, as shown in FIG. 11C, the silicon oxide SiO having a film thickness of, for example, about 0.3 μm is formed as the interlayer insulating layer 50.₂Are deposited by the above-described manufacturing method, and a pair of openings 103 and 104 are formed on the source / drain 101 and 102 by a fine processing technique. At the same time, an opening 61 is formed on the scanning line 11 in a region outside the image display unit to expose a part of the scanning line 11.
[0020]
Subsequently, as shown in FIG. 11D, after a heat-resistant metal thin film such as Ti, Ta, or Cr having a film thickness of about 0.3 m is deposited as a source / drain wiring material using a film forming apparatus such as sputtering. Then, the source (signal line) / drain wirings 12 and 21 are formed on the interlayer insulating layer 50 including the pair of openings 103 and 104 by a fine processing technique. At this time, the electrode terminal 6 made of the refractory metal thin film may be formed simultaneously with the exposed scanning line 11 in the opening 61 outside the image display portion. Similarly, a part of the signal line 12 may be used as the electrode terminal 5 outside the image display unit. When low resistance is required for the source / drain wiring material, a three-layer structure such as Ti / AL / Ti, Mo / AL / Mo, etc. is applied in combination with AL, which is a low resistance metal, and two types of heat resistance The metal thin film has two functions: the function of preventing the AL from directly entering the source / drain and preventing ohmic contact, and the function of preventing the electrochemical corrosion caused by the contact between the AL and ITO. Is demonstrating.
[0021]
Thereafter, passivation of the active substrate 2 is necessary. As shown in FIG. 11E, the openings 62 are formed on the drain wiring 21, the scanning line electrode terminal 6, and the signal line electrode terminal 5, respectively. , 63, and 64, a silicon nitride layer (SiNx) having a film thickness of about 0.3 μm is formed using a PCVD apparatus. The passivation insulating layer 200 is made of a highly transparent and heat-resistant photosensitive acrylic resin, for example, a product name Optmer PC302 made of Japan Synthetic Rubber, and is formed to a thickness of 1 μm or more to flatten the surface of the insulating substrate 2. It is also possible.
[0022]
Furthermore, as shown in FIG. 11F, after depositing ITO (Indium-Tin-Oxide), which is a transparent conductive layer having a film thickness of about 0.1 to 0.2 μm, using a film forming apparatus such as sputtering. Then, the pixel electrode 22 including the drain wiring 21 in the opening 62 is selectively formed on the passivation insulating layer 200 by microfabrication technology to complete the active substrate. Regarding the configuration of the electrode terminals, the exposed scanning line electrode terminals 6 and signal line terminal electrodes 5 in the openings 63 and 64 formed in the passivation insulating layer 200 may be selected, or these electrodes may be selected. The transparent conductive electrode terminals 6 ′ and 5 ′ formed on the transparent conductive electrode terminals 6 ′ and 5 ′ may be selected. It is common to connect.
[0023]
Regarding the configuration of the storage capacitor 15, FIG. 10 illustrates an example in which the pixel electrode 22 and the scanning line 11 are configured via a passivation insulating layer 200 formed on the scanning line 11. The configuration of 15 is not limited to this, and the storage capacitor line 16 and the pixel electrode 22 formed simultaneously with the scanning line 11 may be configured via the passivation insulating layer 200. However, when a thick transparent planarizing resin layer is used for the passivation insulating layer 200, it is difficult to increase the storage capacity value, so the configuration of the storage capacity requires some consideration, and other configurations are possible. Detailed explanation is omitted.
[0024]
[Problems to be solved by the invention]
As described above, the fabrication of a semiconductor device for display device (active substrate) having an insulated gate transistor using low-temperature polysilicon as a semiconductor layer requires six to seven photolithography steps, and amorphous silicon. Compared with a semiconductor device for a display device having an insulated gate transistor having a semiconductor layer as a semiconductor layer, the process cost cannot be said to be low. From such a point of view, a liquid crystal display device having an insulated gate transistor with a low-temperature polysilicon semiconductor layer has a medium-to-small screen size with a diagonal line of 25 cm or less and a high added value with built-in scanning line and signal line driving circuits. The product is only commercialized. The present invention has been made in view of the present situation, and an object of the present invention is to reduce the number of manufacturing processes in order to realize a reduction in the price of a liquid crystal panel and cope with an increase in demand.
[0034]
[Means for Solving the Problems]
Claims of the invention1The method for manufacturing a semiconductor device for a display device includes a step of forming a polycrystalline silicon layer on one main surface of an insulating substrate, a gate insulating layer, a first metal layer, and a lift-off layer on the polycrystalline silicon layer. And a step of selectively removing the lift-off layer, the first metal layer, the gate insulating layer, and the polycrystalline silicon layer using the photosensitive resin pattern corresponding to the scanning line as a mask, and the photosensitive resin pattern The lift-off layer, the first metal layer, and the gate insulating layer are etched using the photosensitive resin pattern with the film reduced as a mask. A step of partially exposing the crystalline silicon layer; a step of forming an insulating layer on a side surface of the first metal layer; and irradiation with impurities.
Alternatively, a step of forming a source / drain by implantation, a step of depositing one or more second metal layers on the insulating substrate, and a step of removing the lift-off layer and the second on the lift-off layer A step of selectively removing a metal layer, a step of forming a source / drain wiring including the source / drain on the insulating substrate and comprising a second metal layer, and a first on the drain wiring. Forming a passivation insulating layer having a pair of second openings on the opening and the source wiring; connecting the pixel electrode including the first opening to the divided source wiring; And a step of forming a connection layer including two openings on the passivation insulating layer.
[0035]
This configuration promotes rationalization of the active substrate manufacturing process and reduces the number of photolithography steps.The
[0036]
Claims of the invention2A method for manufacturing a semiconductor device for a display device of claim1The method for manufacturing a semiconductor device for a display device described above further includes a step of forming an organic insulating layer on at least the connection layer in the image display portion.
[0037]
With this configuration, an insulating layer is formed on the connection layer while minimizing the increase in manufacturing steps., tableThe reliability and yield of the display device are improved.
[0038]
Claims of the invention3The manufacturing method of the semiconductor device for a display device described in claim1The manufacturing method of a semiconductor device for a display device described above includes a step of forming a low-resistance metal layer and an organic insulating layer on at least a connection layer.
[0039]
With this configuration, the resistance of the signal line can be reduced, and a display device with high compatibility with a large screen and high definition can be obtained. Claims of the invention4The method for manufacturing a semiconductor device for a display device described above is characterized in that an insulating layer is formed by anodizing the first metal layer. Claims of the invention5The manufacturing method of the semiconductor device for display devices described above is characterized in that an insulating layer which is an organic insulating layer is formed by electrodeposition.
[0040]
DETAILED DESCRIPTION OF THE INVENTION
The first and second embodiments of the present invention are shown in FIGS. 1 and 2, the third and fourth embodiments are shown in FIGS. 3 and 4, and the fifth and sixth embodiments are shown in FIGS. This will be described based on the drawings described.
[0041]
FIG. 1 shows a plan view of a display device semiconductor device (active substrate) according to the first and second embodiments of the present invention, and FIG. 2 shows an AA ′ line and a partial BB ′ line in FIG. Sectional drawing of this manufacturing process is shown. In addition, about the site | part of the same function as a conventional example, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.
[0042]
In the manufacturing method of the active substrate according to the embodiment of the present invention, first, an alkali blocking layer is deposited on one main surface of the glass substrate 2 which is an insulating transparent substrate as in the conventional example. After that, an amorphous silicon layer having a film thickness of about 0.05 μm is deposited using a film-forming apparatus such as a PCVD apparatus and heated to reduce the hydrogen content, and then the amorphous silicon is irradiated with an excimer laser. Crystallize the layer.
[0043]
Next, on the crystallized silicon layer, using a film forming apparatus such as CVD or TEOS-PCVD, SiO 2 having a thickness of about 0.1 μm and the gate electrode, which becomes the gate insulating layer 30 at a substrate heating temperature of about 400 to 500 ° C. For example, Ta or AL alloy having a film thickness of about 0.2 μm, an alloy of Ta and a high melting point metal such as Cr, W, or Mo, or Ta A molybdenum (Mo) layer having a film thickness of about 0.2 μm is deposited as a lift-off layer by depositing, for example, an Al alloy containing about several percent of Ta among silicides of high melting point metals such as Cr, W, and Mo. 40 is attached.
[0044]
Thereafter, as shown in FIG. 2A, a photosensitive resin pattern 41 corresponding to the scanning line 11 which also serves as the gate electrode of the insulated gate transistor is formed on the molybdenum (Mo) layer 40 with a film thickness of about 2.5 μm, for example. Then, using the photosensitive resin pattern 41 as a mask, the molybdenum (Mo) layer 40, the first metal layer, the gate insulating layer, and the crystallized low-temperature polysilicon are sequentially etched to expose the glass substrate 2.
[0045]
Subsequently, after the film thickness of the photosensitive resin pattern 41 is reduced by, for example, about 1 μm to 41 ′ by treatment in oxygen gas plasma or the like, the photosensitive resin pattern 41 ′ is formed as shown in FIG. As a mask, the molybdenum (Mo) layer, the first metal layer, and the gate insulating layer are sequentially etched again to partially expose the low-temperature polysilicon 100 (about 1 μm on one side) as 40 ′, 11, 30 ′.
[0046]
(First embodiment)
Subsequently, although not shown, an anodic oxidation layer 33 having a thickness of, for example, about 0.5 μm is selectively formed on the side surface of the gate electrode 11 by anodic oxidation treatment in the chemical conversion solution as shown in FIG. To do. As described above, if the gate electrode material is a Ta alloy, an AL alloy, or a refractory metal silicide, the anodic oxide layer has Ta.₂O₅, Al₂O₃, SiO₂An insulating layer containing as a main component can be obtained. In order to carry out anodization, all the gate electrodes (scanning lines) 11 need to be connected in parallel or in series, and a connection part in which these wirings are bundled on a part of the peripheral part of the glass substrate 2 is provided. The photosensitive resin pattern 41 'on the connecting portion is formed and pierced by a connecting means having a sharp cutting edge such as a clip, and anodization is performed in the chemical conversion solution while applying a direct (+) potential. Is omitted.
[0047]
(Second Embodiment)
Alternatively, if a solution containing about 0.01% of a polyamic acid salt is used as an electrodeposition solution and electrodeposition is performed by applying a + (plus) potential to the scanning line 11, an organic film having a thickness of about 0.5 μm is formed on the side surface of the gate electrode. It is also possible to selectively form a polyimide layer 33 ′ which is an insulating layer. In this case, the necessity of the gate electrode 11 being an anodizable metal is eliminated.
[0048]
All the scanning lines 11 need to be connected in parallel or in series because the insulating layer selectively formed on the side surface of the gate electrode is formed electrochemically. Needless to say, if the series-parallel arrangement of the lines 11 is not released, not only the electrical inspection of the active substrate 2 but also the actual operation as a liquid crystal display device is hindered. As a means for releasing the connection, a method of irradiating a high energy light such as a laser can be cited. On the other hand, diversion to countermeasures as a part of countermeasures against static electricity is also an important technique, but detailed explanation is omitted.
[0049]
After the insulating layer 33 (33 ′) is selectively formed on the side surface of the gate electrode 11, the photosensitive resin pattern 41 ′ is removed, and although not shown, ions are formed using the gate electrode 11 and the insulating layer 33 (33 ′) as a mask. Phosphorus or boron as an impurity is implanted into the low-temperature polysilicon 100 by implantation or ion irradiation to form the source / drain 101, 102 of the insulated gate transistor. As a result of the insulating layer of about 0.5 μm on one side adjacent to the gate electrode 11 acting as an ion implantation mask, it is possible to form regions having a smaller ion implantation amount than the source / drain 101 and 102 on both sides of the channel. Yes.
[0050]
Thereafter, as shown in FIG. 2 (d), as a source / drain wiring material, for example, a heat-resistant metal thin film 34 such as Ti, Ta, Cr having a film thickness of about 0.2 μm is deposited using a film forming apparatus such as sputtering. After that, when the insulating substrate 2 is left in a hydrogen peroxide solution containing a small amount of diluted nitric acid or ammonia, the molybdenum layer 40 'disappears and the refractory metal thin film 34 on the molybdenum layer 40' is selectively lifted off (peeled off). The gate electrode 11 having the insulating layer 33 (33 ′) on the side surface is exposed.
[0051]
Further, as shown in FIG. 2E, source (signal line) / drain wirings 12 and 21 are formed on the insulating substrate 2 including the source / drains 101 and 102 by a microfabrication technique. Since the refractory metal thin film 34 disappears, the signal line 12 ′ is divided and formed on the scanning line 11 as shown in FIG.
[0052]
After this, it is necessary to form a passivation of the insulated gate transistor. As shown in FIG. 2F, for example, SiO2 having a film thickness of about 0.3 .mu.m is deposited as the passivation insulating layer 200 by the above-described manufacturing method. A pair of openings 65 are formed on both ends of the signal line 12 ′ separated from the openings 62 on the drain wiring 21 by a technique. At the same time, an opening 63 is formed on the scanning line 11 in a region outside the image display portion, and a part of the scanning line 11 is formed, and an opening 64 is formed on the signal line 12 and a part of the signal line 12 is formed. Exposed.
[0053]
Further, as shown in FIG. 2G, ITO, which is a transparent conductive layer having a film thickness of about 0.1 to 0.2 μm, is deposited using a film forming apparatus such as sputtering, and is then applied onto the passivation insulating layer 200. The signal line 12 ′ is divided by the microfabrication technique, including the pixel electrode 22 including the drain wiring 21 in the opening 62 and the signal line (source wiring) 12 ′ crossing the scanning line 11 and including the signal line (source wiring) 12 ′ in the opening 65. Are selectively formed. At the same time, transparent conductive electrode terminals 6 ′ and 5 ′ are formed including openings 63 and 64, and these electrode terminals are connected by a transparent conductive short-circuit line 80 to take measures against static electricity. The active substrate 2 and the color filter thus obtained are bonded to form a liquid crystal panel, and the embodiment of the present invention is completed.
[0054]
Regarding the configuration of the storage capacitor 15, FIG. 1 illustrates an example in which the pixel electrode 22 and the scanning line 11 are configured via a passivation insulating layer 200 formed on the scanning line 11. The configuration of the capacitor 15 is not limited to this, and other configurations are possible, but a detailed description thereof is omitted.
[0055]
(Third and fourth embodiments)
In the first and second embodiments, both the connection layer 81 that interconnects the pixel electrode 22 and the divided signal line 12 ′ are exposed on the uppermost layer of the active substrate 2. For this reason, there is a concern that conductive foreign matter may enter the liquid crystal cell, causing a short circuit between the counter electrode 14 on the counter substrate (color filter) 9 and the connection layer 81, thereby causing a cross-shaped line defect. In addition, flicker is likely to occur in a display image with a slight DC component whose value increases during high-temperature operation. Therefore, a countermeasure for forming an appropriate insulating layer on the connection layer 81 is effective.
[0056]
In order to minimize the increase in the manufacturing process, in the third and fourth embodiments, the organic insulating layer 71 is formed on the connection layer 81 in the dark by electrodeposition. As shown in FIG. 4, the manufacturing steps up to the formation of the connection layer 81 are the same as those in the first and second embodiments. As described above, a solution containing about 0.01% of a polyamic acid salt is used as an electrodeposition solution from among materials that can be electrodeposited as an organic insulating layer that can ensure the insulating properties necessary for the device. A positive potential is applied, and electrodeposition is performed in a dark place. As shown in FIG. 4H, the electrodeposition voltage is about several volts and a polyimide layer 71 having a thickness of about 0.3 μm is formed on the connection layer 81. To do. The reason why electrodeposition is performed in the dark is to suppress the organic insulating layer from being formed on the pixel electrode 22 by the light leakage current of the insulated gate transistor. If a small amount of organic insulating layer is formed thereon, it can be easily removed by treating the active substrate 2 with oxygen plasma.
[0057]
The polyimide resin is a resin having high heat resistance like the acrylic resin, and after the polyimide layer 71 is formed, it is preferably subjected to heat treatment at 200 to 400 ° C. for several minutes to several tens of minutes to obtain the insulation characteristics and resistance of the polyimide layer 71. Although it is preferable to improve the chemical properties, the required insulation characteristics are governed by the heat resistance of the insulated gate transistor and the composition of the liquid crystal material, so the heating conditions must be determined experimentally. The heating conditions are also applicable when the polyimide layer 33 ′ is formed on the side insulating layer of the gate electrode 11 described above.
[0058]
The design items to be noted in electrodeposition are that all the short-circuit lines 80 need to be electrically connected, and the short-circuit lines 80 are arranged around a single unit of the display device substrate so as to form a grid on the cutting line or the cutting line. And a connection pattern is preferably provided on the outer peripheral portion of the display device substrate. It should be noted that this electrical connection is not limited to an electrical inspection of the active substrate 2 but a liquid crystal display unless the connection is released and the electrode terminal 6 of the scanning line and the electrode terminal 5 of the signal line are opened at some subsequent manufacturing step. Needless to say, the actual operation of the device is hindered. Examples of means for releasing the connection include irradiation with laser light which is high energy light, or cutting or cleaving of the active substrate 2 in a multi-faced glass substrate.
[0059]
The electrode terminals 5 ′ and 6 ′ need to be exposed in order to mount the driving semiconductor integrated circuit chip, and thereafter, the organic insulating layer 71 formed on the electrode terminals 5 ′ and 6 ′ is removed. However, since selective removal using, for example, a photosensitive resin pattern as a mask increases the number of manufacturing steps, one solution is disclosed in Japanese Patent Application Laid-Open No. Hei 2-275925. As described above, after the active substrate 2 obtained as described above is bonded to the color filter 9 which is the counter substrate to form a liquid crystal panel, the electrode terminals 5 in the region outside the image display unit using the color filter 9 as a mask. Organic insulation on ', 6'Layer 7It is recommended to selectively remove 1 with oxygen plasma. Of course, it is possible to substitute the UV-O3 (ozone generation by ultraviolet irradiation) technology which is a recent technology. A liquid crystal display device is obtained by mounting a driving semiconductor integrated circuit chip on the exposed electrode terminals 5 'and 6'.
[0060]
In other words, the organic insulating layer 71 may be formed only in the image display portion, and in order to prevent the organic insulating layer from being formed on the electrode terminals 5 ′ and 6 ′ outside the image display portion, the prior patent As disclosed in Japanese Patent Application No. 2000-107577, there is also a manufacturing method in which the organic insulating layer 71 is selectively formed only on the connection layer 81 in the image display section using the in-substrate selective electrochemical processing apparatus. This is convenient for obtaining a large-screen liquid crystal display device. The active substrate 2 and the color filter thus obtained are bonded to form a liquid crystal panel, and the embodiment of the present invention is completed.
[0061]
As in the first and second embodiments, the difference between the third and fourth embodiments is that the anodic oxide layer 33 or the organic insulating layer 33 ′ is selected as the insulating layer selectively formed on the side surface of the gate electrode 11. It is a difference of what to do.
[0062]
(Fifth and sixth embodiments)
In the first to fourth embodiments, the connection layer 81 is the same transparent conductive layer as the picture element electrode 22, and generally speaking, the resistance value is about one digit higher than that of the metal layers constituting the scanning line 11 and the signal line 12. Get higher. Therefore, when the number of connection layers 81 is large or elongated, that is, in a large screen / high definition display device, the resistance value of the signal line increases and the fidelity of the display image decreases.
[0063]
In the fifth and sixth embodiments, plating is adopted as a technique for selectively forming a low resistance metal layer on the connection layer 81 from such a viewpoint, and specifically, gold, silver or copper is used on the connection layer 82. Is formed. After the formation of the transparent conductive connection layer 82 as shown in FIG. 6G in the same manufacturing process as in the first and second embodiments, the low resistance metal plate is connected to the anode, although not shown. When the layer 82 (short-circuit line 80) is a cathode and a DC voltage of several to several tens of volts is applied in a plating solution in the dark, the above-described low-resistance metal is formed on the connection layer 82 as shown in FIG. The thin film layer 72 is formed. The film thickness may be determined by the screen size and definition of the liquid crystal display device and the required response speed (time constant) of the signal line waveform including the signal line 12 ′ and the connection layer 82, for example, 0.5 μm. To be elected. A design matter to be noted in the plating is that all the connection layers 82 are electrically connected in parallel or in series as in the formation of the organic insulating layer in the first embodiment. In addition, since the resistance value of the connection layer can be lowered as shown in FIG. 5, the connection layer 82 does not interconnect the divided signal lines 12 ′ unlike FIG. 1 and FIG. It is wise to make it function as a signal line. That is, the divided signal line 12 ′ functions as a redundant wiring for the disconnection of the connection layer 82 that is a signal line.
[0064]
Subsequently, as in the third and fourth embodiments, a solution containing about 0.01% of a polyamic acid salt is used as an electrodeposition liquid, and a + (plus) potential is applied to the connection layer 82 provided with the thin film layer 72 of a low resistance metal. As shown in FIG. 6 (i), the polyimide layer 71, which is an organic insulating layer, is selectively formed in a thickness of about 0.3 μm on the low-resistance metal thin film layer 72 in the dark. Form.
[0065]
The reason for performing plating and electrodeposition in the dark is to suppress the formation of the low-resistance metal layer and the organic insulating layer on the pixel electrode 22 due to the light leakage current of the insulated gate transistor. If a small amount of a low-resistance metal layer and an organic insulating layer are formed on the pixel electrode 22 with a slight leakage current of the type transistor, the surface of the active substrate 2 is thinly removed by reverse sputtering of Ar (argon). There is no problem and there is no need to use chemicals to remove the low-resistance metal layer.
[0066]
Thereafter, as in the third and fourth embodiments, the above active substrate is bonded to a color filter which is a counter substrate to form a liquid crystal panel, and then the low resistance of the region outside the image display unit using the color filter as a mask. The polyimide resin on the thin film layer 71 made of metal is selectively removed by oxygen plasma or the like, and a semiconductor integrated circuit chip for driving is mounted to complete the fifth and sixth embodiments of the present invention.
[0067]
Alternatively, the low-resistance metal layer and the organic insulating layer may be formed up to the vicinity of the electrode terminals 5 ′ and 6 ′ outside the image display portion, and the low-resistance metal layer and the organic insulation are formed using an in-substrate selective electrochemical processing apparatus. It would be reasonable to selectively form layers within the active substrate plane.
[0068]
The difference between the fifth and sixth embodiments is that, like the first and second embodiments, the anodic oxide layer 33 or the organic insulating layer 33 ′ is selected as the insulating layer selectively formed on the side surface of the gate electrode 11. It is a difference of what to do.
[0069]
In the fifth and sixth embodiments, since the low resistance metal layer is provided on the connection layer 82, the resistance value of the connection layer 82 can be sufficiently lowered by increasing the thickness of the low resistance metal layer. As shown in FIG. 5, the advantage in device design that the connection layer is extended and the adjacent connection layers are overlapped to form the signal line 82 becomes extremely large. This is because the signal line 12 'divided in the present invention is formed by lift-off, so that it is difficult to increase the film thickness from the beginning. Further, since the divided signal line 12 ′ is connected in parallel to the signal line 82 via the pair of openings 65, it acts as a redundant configuration against the disconnection of the signal line 82, in other words, it is hard to be disconnected and has a sufficient resistance value. Liquid crystal display device that can sufficiently satisfy the demand for large screen and high definition.
As is apparent from the description of the embodiment, the requirements of the present invention are such that when the insulated gate transistor is manufactured, the lift-off layer, the gate electrode, and the gate insulating layer are etched together and self-aligned with the side surface of the gate electrode. Forming an insulating layer on the gate electrode, performing ion implantation (irradiation) using the insulating layer on the side surface of the gate electrode as a mask for the LDD structure, and forming source / drain electrodes on the source / drain in a self-aligned manner by lift-off The display device semiconductor device in which the material and film thickness of the pixel electrode, the gate insulating layer, etc. are different with respect to the configuration and members other than these, and the semiconductor device for display device in which a color filter is formed It is obvious that the difference in the configuration of the liquid crystal panel or the manufacturing method thereof also belongs to the category of the present invention. For example, the pixel electrode and the pixel electrode are located on the same substrate. Application also present invention in the liquid crystal panel of IPS (In-Plain-Switching) method of controlling giving lateral electric field to the liquid crystal between the opposed electrode formed at a distance of it is easy. In addition, the utility of the present invention is also applicable to a reflective liquid crystal image display device in which the pixel electrode is made of a metal layer, and also to a transflective liquid crystal image display device having a transparent electrode and a metal reflective electrode on the pixel electrode. It is clear that the semiconductor layer of the insulated gate transistor is not limited to polycrystalline silicon, and may be amorphous silicon, microcrystalline silicon, a mixed crystal thereof, or other semiconductor materials. is there.
[0071]
【The invention's effect】
According to the method for manufacturing a semiconductor device for a display device according to the present invention,Since the source / drain wiring is formed on the source / drain in a self-aligned manner and the semiconductor layer is not exposed, the conventional interlayer insulation layer becomes unnecessary and the number of photo etching processes can be reduced compared to the conventional example. As a result, excellent effects such as a reduction in manufacturing cost were obtained.
[Brief description of the drawings]
FIG. 1 is a plan view of a semiconductor device for a display device according to first and second embodiments of the present invention.
FIG. 2 is a cross-sectional view of a manufacturing process of a semiconductor device for a display device according to first and second embodiments of the present invention.
FIG. 3 is a plan view of a semiconductor device for a display device according to third and fourth embodiments of the present invention.
FIG. 4 is a cross-sectional view of a manufacturing process of a semiconductor device for a display device according to third and fourth embodiments of the present invention.
FIG. 5 is a plan view of a display device semiconductor device according to fifth and sixth embodiments of the present invention;
FIG. 6 is a cross-sectional view of a manufacturing process of a semiconductor device for a display device according to fifth and sixth embodiments of the present invention.
FIG. 7 is a perspective view showing a mounting state of the liquid crystal panel.
FIG. 8 is an equivalent circuit diagram of a liquid crystal panel.
FIG. 9 is a cross-sectional view of a conventional liquid crystal panel
FIG. 10 is a plan view of a conventional active substrate.
FIG. 11 is a cross-sectional view of a manufacturing process of a conventional active substrate
[Explanation of symbols]
1 LCD panel
2 Active substrate (insulating substrate, glass substrate)
3 Semiconductor integrated circuit chip
4 TCP film
5,6 electrode terminals
9 Color filter (opposing glass substrate)
10 Insulated gate transistor
11 Scanning line (gate wiring, gate electrode)
12 Signal lines (source wiring, source electrode)
16 Storage capacitor line
17 LCD
21 Drain wiring (electrode)
22 (Transparent conductive) picture element electrode
30 Gate insulation layer
33 Insulating layer (on side of gate electrode)
34 Heat-resistant metal layer
41 Photosensitive resin pattern (forming scan lines)
50 Interlayer insulation layer
61 Opening (on scan line)
62 Opening (on drain wiring)
63 Opening (on terminal electrode of scan line)
64 Opening (on terminal electrode of signal line)
65 Opening (on split signal line)
71 Organic insulation layer
72 Low resistance metal layer
80 Short-circuit wire (for anti-static measures)
81,82 connection layer
100 (Island-like) Low-temperature polysilicon
101,102 Source / Drain
200 Passivation insulation layer

Claims

絶縁性基板の一主面上に多結晶シリコン層を形成する工程と、前記多結晶シリコン層上にゲート絶縁層と第１の金属層とリフトオフ層とを被着後、走査線に対応した感光性樹脂パターンをマスクとして前記リフトオフ層と第１の金属層とゲート絶縁層と多結晶シリコン層とを選択的に除去する工程と、前記感光性樹脂パターンを膜減りさせて前記リフトオフ層を部分的に露出する工程と、膜減りさせた前記感光性樹脂パターンをマスクとして前記リフトオフ層と第１の金属層とゲート絶縁層とを食刻して前記多結晶シリコン層を部分的に露出する工程と、前記第１の金属層の側面に絶縁層を形成する工程と、不純物を照射または注入してソース・ドレインを形成する工程と、前記絶縁性基板上に１層以上の第２の金属層を被着する工程と、前記リフトオフ層を除去してリフトオフ層上の前記第２の金属層を選択的に除去する工程と、前記絶縁性基板上に、前記ソース・ドレインを含み、第２の金属層よりなるソース・ドレイン配線を形成する工程と、前記ドレイン配線上に第１の開口部及び前記ソース配線上に一対の第２の開口部を有するパシベーション絶縁層を形成する工程と、前記第１の開口部を含む絵素電極と、分断された前記ソース配線を接続し前記第２の開口部を含む接続層と、を前記パシベーション絶縁層上に形成する工程とを有する表示装置用半導体装置の製造方法。Forming a polycrystalline silicon layer on one main surface of the insulating substrate; and depositing a gate insulating layer, a first metal layer, and a lift-off layer on the polycrystalline silicon layer; Selectively removing the lift-off layer, the first metal layer, the gate insulating layer, and the polycrystalline silicon layer using the photosensitive resin pattern as a mask; and partially reducing the lift-off layer by reducing the thickness of the photosensitive resin pattern. And exposing the polycrystalline silicon layer by etching the lift-off layer, the first metal layer, and the gate insulating layer using the reduced photosensitive resin pattern as a mask, and A step of forming an insulating layer on a side surface of the first metal layer; a step of forming a source / drain by irradiating or injecting impurities; and a step of forming one or more second metal layers on the insulating substrate. Worker Removing the lift-off layer and selectively removing the second metal layer on the lift-off layer; and a source comprising the second metal layer including the source / drain on the insulating substrate. A step of forming a drain wiring; a step of forming a passivation insulating layer having a first opening on the drain wiring and a pair of second openings on the source wiring; and the first opening. A method of manufacturing a semiconductor device for a display device, comprising: forming a pixel electrode including the pixel electrode; and a connection layer including the second opening connected to the divided source wiring and formed on the passivation insulating layer.

少なくとも画像表示部内の接続層上に有機絶縁層を形成する工程を有する請求項１記載の表示装置用半導体装置の製造方法。Method for manufacturing a display device for a semiconductor device according to claim 1, further comprising a step of forming an organic insulating layer on the connection layer in at least the image display unit.

少なくとも接続層上に低抵抗金属層と有機絶縁層とを形成する工程を有する請求項１記載の表示装置用半導体装置の製造方法。Method for manufacturing a display device for a semiconductor device according to claim 1, further comprising a step of forming at least connected low-resistance metal layer on the layer and an organic insulating layer.

第１の金属層を陽極酸化することにより、絶縁層を形成する請求項１〜３のいずれかに記載の表示装置用半導体装置の製造方法。By the first metal layer to anodic oxidation, a method of manufacturing a display device for a semiconductor device according to claim 1 to form an insulating layer.

電着により、有機絶縁層である絶縁層を形成する請求項１〜３のいずれかに記載の表示装置用半導体装置の製造方法。The manufacturing method of the semiconductor device for display apparatuses in any one of Claims 1-3 which form the insulating layer which is an organic insulating layer by electrodeposition.