JP2002311454A - Liquid crystal image display and manufacturing method of semiconductor device for image display - Google Patents

Liquid crystal image display and manufacturing method of semiconductor device for image display

Info

Publication number
JP2002311454A
JP2002311454A JP2001116595A JP2001116595A JP2002311454A JP 2002311454 A JP2002311454 A JP 2002311454A JP 2001116595 A JP2001116595 A JP 2001116595A JP 2001116595 A JP2001116595 A JP 2001116595A JP 2002311454 A JP2002311454 A JP 2002311454A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
forming
image display
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001116595A
Other languages
Japanese (ja)
Inventor
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001116595A priority Critical patent/JP2002311454A/en
Publication of JP2002311454A publication Critical patent/JP2002311454A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve problems that lowering of resistance of electrode wiring is essential factor technology in a liquid crystal panel with large screen, high definition and high speed response and copper is inevitable to be used in the next generation, however, use of single copper is difficult since the copper has problems in adhesion and oxidation resistance. SOLUTION: The lowering of resistance of electrode wire is realized without using vacuum film formation equipment and a vacuum etching device by plating the copper on the exposed electrode wire (a scanning line and a signal line) and then, forming an organic insulation layer on the wire by electrodeposition.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明はカラー画像表示機能
を有する液晶画像表示装置に関し、特にアクティブ型の
液晶画像表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display having a color image display function, and more particularly to an active liquid crystal display.

【０００２】[0002]

【従来の技術】近年の微細加工技術、液晶材料技術およ
び高密度実装技術等の進歩により、5〜50ｃｍ対角の液
晶パネルでテレビジョン画像や各種の画像表示機器が商
用ベースで大量に提供されている。また、液晶パネルを
構成する２枚のガラス基板の一方にＲＧＢの着色層を形
成しておくことによりカラー表示も実現している。特に
スイッチング素子を絵素毎に内蔵させた、いわゆるアク
ティブ型の液晶パネルではクロストークも少なくかつ高
速応答で高いコントラスト比を有する画像が保証されて
いる。2. Description of the Related Art Recent advances in microfabrication technology, liquid crystal material technology, and high-density packaging technology have resulted in the provision of large quantities of television images and various image display devices on a commercial basis with 5 to 50 cm diagonal liquid crystal panels. ing. Color display is also realized by forming an RGB color layer on one of two glass substrates constituting a liquid crystal panel. In particular, in a so-called active type liquid crystal panel in which a switching element is incorporated for each picture element, an image having little crosstalk, high speed response and high contrast ratio is guaranteed.

【０００３】これらの液晶画像表示装置（液晶パネル）
は走査線としては200〜1200本、信号線としては200〜16
00本程度のマトリクス編成が一般的であるが、最近は表
示容量の増大に対応すべく大画面化と高精細化とが同時
に進行している。[0003] These liquid crystal image display devices (liquid crystal panels)
Represents 200 to 1200 scanning lines, and 200 to 16 signal lines
A matrix organization of about 00 lines is generally used, but recently, a large screen and a high definition have been simultaneously developed to cope with an increase in display capacity.

【０００４】図１９は液晶パネルへの実装状態を示し、
液晶パネル１を構成する一方の透明性絶縁基板、例えば
ガラス基板２上に形成された走査線の電極端子群６に駆
動信号を供給する半導体集積回路チップ３を導電性の接
着剤を用いて接続するＣＯＧ（Chip-On-Glass）方式
や、例えばポリイミド系樹脂薄膜をベースとし、金また
は半田鍍金された銅箔の端子（図示せず）を有するＴＣ
Ｐフィルム４を信号線の電極端子群５に導電性媒体を含
む適当な接着剤で圧接して固定するＴＣＰ（Tape-Carri
er-Package）方式などの実装手段によって電気信号が画
像表示部に供給される。ここでは便宜上二つの実装方式
を同時に図示しているが実際には何れかの方式が適宜選
択される。FIG. 19 shows a mounting state on a liquid crystal panel.
A semiconductor integrated circuit chip 3 for supplying a drive signal to one transparent insulating substrate constituting the liquid crystal panel 1, for example, a scanning line electrode terminal group 6 formed on a glass substrate 2, is connected using a conductive adhesive. COG (Chip-On-Glass) method, or a TC based on, for example, a polyimide resin thin film and having gold or solder-plated copper foil terminals (not shown)
TCP (Tape-Carri) in which the P film 4 is pressed and fixed to the electrode terminal group 5 of the signal line with an appropriate adhesive containing a conductive medium
An electric signal is supplied to the image display unit by a mounting means such as an er-Package method. Here, for the sake of convenience, two mounting schemes are shown at the same time, but one of them is actually selected as appropriate.

【０００５】７、８は液晶パネル１のほぼ中央部に位置
する画像表示部と信号線および走査線の電極端子５，６
との間を接続する配線路で、必ずしも電極端子群５，６
と同一の導電材で構成される必要はない。９は全ての液
晶セルに共通する透明導電性の対向電極を対向面上に有
するもう１枚の透明性絶縁基板である対向ガラス基板ま
たはカラーフィルタである。[0005] Reference numerals 7 and 8 denote an image display portion located substantially at the center of the liquid crystal panel 1 and electrode terminals 5 and 6 for signal lines and scanning lines.
Between the terminal groups 5, 6
It is not necessary to be made of the same conductive material as that described above. Reference numeral 9 denotes another transparent insulating substrate or a color filter, which is another transparent insulating substrate having a transparent conductive counter electrode common to all liquid crystal cells on the opposing surface.

【０００６】図２０はスイッチング素子として絶縁ゲー
ト型トランジスタ１０を絵素毎に配置したアクティブ型
液晶パネルの等価回路図を示し、１１（図１９では８）
は走査線、１２（図１９では７）は信号線、１３は液晶
セルであって、液晶セル１３は電気的には容量素子とし
て扱われる。実線で描かれた素子類は液晶パネルを構成
する一方のガラス基板２上に形成され、点線で描かれた
全ての液晶セル１３に共通な対向電極１４はもう一方の
ガラス基板９上に形成されている。絶縁ゲート型トラン
ジスタ１０のOFF抵抗あるいは液晶セル１３の抵抗が低
い場合や表示画像の階調性を重視する場合には、負荷と
しての液晶セル１３の時定数を大きくするための補助の
蓄積容量１５を液晶セル１３に並列に加える等の回路的
工夫が加味される。なお１６は蓄積容量１５の共通母線
である蓄積容量線である。FIG. 20 shows an equivalent circuit diagram of an active type liquid crystal panel in which insulated gate transistors 10 are arranged as switching elements for each picture element, and 11 (8 in FIG. 19).
Is a scanning line, 12 (7 in FIG. 19) is a signal line, 13 is a liquid crystal cell, and the liquid crystal cell 13 is electrically treated as a capacitive element. The elements drawn by solid lines are formed on one glass substrate 2 constituting the liquid crystal panel, and the counter electrode 14 common to all the liquid crystal cells 13 drawn by dotted lines is formed on the other glass substrate 9. ing. When the OFF resistance of the insulated gate transistor 10 or the resistance of the liquid crystal cell 13 is low or when importance is placed on the gradation of a display image, an auxiliary storage capacitor 15 for increasing the time constant of the liquid crystal cell 13 as a load. Are added to the liquid crystal cell 13 in parallel. Reference numeral 16 denotes a storage capacitance line that is a common bus of the storage capacitance 15.

【０００７】図２１は液晶パネルの画像表示部の要部断
面図を示し、液晶パネル１を構成する２枚のガラス基板
２，９は樹脂性のファイバやビーズあるいは柱状のスペ
ーサ材（図示せず）によって数μｍ程度の所定の距離を
隔てて形成され、その間隙（ギャップ）はガラス基板９
の周縁部において有機性樹脂よりなるシール材と封口材
（何れも図示せず）とで封止された閉空間になってお
り、この閉空間に液晶１７が充填されている。FIG. 21 is a cross-sectional view of a main part of an image display section of a liquid crystal panel. Two glass substrates 2 and 9 constituting the liquid crystal panel 1 are made of resinous fibers, beads or columnar spacers (not shown). ) Is formed at a predetermined distance of about several μm, and the gap is defined by the glass substrate 9.
Is a closed space sealed with a sealing material made of an organic resin and a sealing material (both not shown) at the peripheral edge of the liquid crystal 17, and the liquid crystal 17 is filled in this closed space.

【０００８】カラー表示を実現する場合には、ガラス基
板９の閉空間側に着色層１８と称する染料または顔料の
いずれか一方もしくは両方を含む厚さ１〜２μｍ程度の
有機薄膜層が被着されて色表示機能が与えられるので、
その場合にはガラス基板９は別名カラーフィルタ（Colo
r Filter 略語はＣＦ）と呼称される。そして液晶材
料１７の性質によってはカラーフィルタ９の上面または
ガラス基板２の下面の何れかもしくは両面上に偏光板１
９が貼付され、液晶パネル１は電気光学素子として機能
する。現在、市販されている大部分の液晶パネルでは液
晶材料にＴＮ（ツイスト・ネマチック）系の物を用いて
おり、偏光板１９は通常２枚必要である。図示はしない
が、透過型液晶パネルでは光源として裏面光源が配置さ
れ、下方より白色光が照射される。In order to realize a color display, an organic thin film layer having a thickness of about 1 to 2 μm containing one or both of a dye and a pigment called a colored layer 18 is attached on the closed space side of the glass substrate 9. Color display function.
In that case, the glass substrate 9 is also called a color filter (Colo
The abbreviation rFilter is called CF). Depending on the properties of the liquid crystal material 17, the polarizing plate 1 may be provided on one or both of the upper surface of the color filter 9 and the lower surface of the glass substrate 2.
The liquid crystal panel 1 functions as an electro-optical element. At present, most liquid crystal panels on the market use TN (twisted nematic) type liquid crystal materials, and usually require two polarizing plates 19. Although not shown, a rear light source is disposed as a light source in the transmission type liquid crystal panel, and white light is emitted from below.

【０００９】液晶１７に接して２枚のガラス基板２，９
上に形成された例えば厚さ0.1μm程度のポリイミド系樹
脂薄膜２０は液晶分子を決められた方向に配向させるた
めの配向膜である。２１は絶縁ゲート型トランジスタ１
０のドレインと透明導電性の絵素電極２２とを接続する
ドレイン配線（電極）であり、ソース線（信号線）１２
と同時に形成されることが多い。ソース線１２とドレイ
ン配線２１との間に位置するのは半導体層２３であり詳
細は後述する。カラーフィルタ９上で隣り合った着色層
１８の境界に形成された厚さ0.1μm程度のＣｒ薄膜層２
４は半導体層２３と走査線１１及び信号線１２に外部光
が入射するのを防止するための光遮蔽で、いわゆるブラ
ックマトリクス（Ｂlack Ｍatrix 略語はＢＭ）として
定着化した技術である。The two glass substrates 2 and 9 are in contact with the liquid crystal 17.
The polyimide resin thin film 20 having a thickness of, for example, about 0.1 μm formed thereon is an alignment film for aligning liquid crystal molecules in a predetermined direction. 21 is an insulated gate transistor 1
A drain line (electrode) for connecting the drain of the pixel 0 and the transparent conductive pixel electrode 22;
Often formed at the same time. The semiconductor layer 23 is located between the source line 12 and the drain wiring 21 and will be described later in detail. The Cr thin film layer 2 having a thickness of about 0.1 μm and formed on the boundary between adjacent coloring layers 18 on the color filter 9.
Reference numeral 4 denotes a light shield for preventing external light from entering the semiconductor layer 23, the scanning lines 11 and the signal lines 12, and is a technology fixed as a so-called black matrix (abbreviated as BM).

【００１０】ガラス基板サイズの拡大による生産性の向
上も相俟って生産コストが低下し、また生産量の増大に
つれて使用する部品・材料も低下する相乗的な作用が働
き、液晶パネルの市場は拡大の一途をたどっている。現
時点における最大の市場はノートＰＣとデスクトップモ
ニターであるが、携帯電話の急速な成長により、同時に
成長が見込まれる情携帯端末機器の表示部にも中小型の
液晶パネルが必要であり、携帯電話やこれらの情報端末
機器、更にはデジタル家電機器と従来のカーナビ用途以
外にも中小型の市場も大きな成長が見込まれている。The production cost is reduced due to the improvement in productivity due to the increase in the size of the glass substrate, and the parts and materials used are reduced as the production volume increases. It is constantly expanding. At present, the largest markets are notebook PCs and desktop monitors. However, with the rapid growth of mobile phones, small and medium-sized liquid crystal panels are also required for displays of mobile terminals that are expected to grow at the same time. In addition to these information terminal devices, digital home appliances, and conventional car navigation systems, small and medium-sized markets are expected to grow significantly.

【００１１】液晶パネルの画面サイズが大きい程、ある
いは精細度が高い程、歩留が低下するのは一般的な原理
であるが、生産コストの低下により対角５０cm以上の液
晶パネルを用いた本格的なテレビ商品の開発も既に一部
では商品化され、ＣＲＴ代替を目指した動きも活発化し
てきた。It is a general principle that the larger the screen size of the liquid crystal panel or the higher the definition, the lower the yield is. However, due to a reduction in production cost, a full-scale liquid crystal panel having a diagonal size of 50 cm or more is used. Some television products have already been commercialized, and movements to replace CRTs have become active.

【００１２】累積応答型の表示素子であるため、応答時
間が１６ｍＳを下回ることが困難であった液晶パネルも
液晶材料の開発、ＯＣＢ（ Optically self-Compensate
d Bend ）液晶のような新モードの開発、さらには裏面
光源を時分割でＲ，Ｇ，Ｂ毎に切り替えて表示するＦＳ
（フィールド・シーケンシャル）型のような液晶パネル
の新規な開発によって応答時間が数ｍＳを下回るように
なり、いよいよＣＲＴ代替の液晶パネルの開発に弾みが
ついてきた。Since it is a cumulative response type display element, the liquid crystal panel whose response time was difficult to be less than 16 mS was developed for liquid crystal material, OCB (optically self-compensate).
d Bend) Development of a new mode such as liquid crystal, and FS that switches and displays the rear light source by R, G, B by time division
With the new development of (field-sequential) type liquid crystal panels, the response time has fallen below a few milliseconds, and the development of liquid crystal panels in place of CRT has finally gained momentum.

【００１３】これら大画面・高精細・高速応答の液晶パ
ネルでは上記液晶の高速化に加えて、スイッチング素子
の高速化と走査線や信号線等の電極配線の低抵抗化も不
可欠な技術であることは説明を要しないであろう。In these large-screen, high-definition, high-speed response liquid crystal panels, in addition to the above-mentioned high-speed liquid crystal, high-speed switching elements and low resistance of electrode wiring such as scanning lines and signal lines are indispensable technologies. That would not need to be explained.

【００１４】本発明者は先願である特願2001-68982号公
報において、現在用いられている配線材料として最も低
抵抗なアルミニウムに換えてさらに低抵抗である金、
銀、銅の採用を可能ならしめることにより上記した課題
を解決する技術を開示しており、図２２に先願例に係る
画像表示装置用半導体装置（アクティブ基板）の平面図
を示し、図２３に図１のＡ−Ａ’線上とＢ−Ｂ’線上と
Ｃ−Ｃ’線上の製造工程の断面図を示す。The present inventor has disclosed in Japanese Patent Application No. 2001-68982, which is a prior application, gold instead of aluminum having the lowest resistance as the wiring material currently used,
FIG. 22 shows a plan view of a semiconductor device (active substrate) for an image display device according to the prior application example, which discloses a technique for solving the above-mentioned problem by making it possible to adopt silver and copper. 1 is a cross-sectional view showing a manufacturing process on the line AA ', the line BB', and the line CC 'in FIG.

【００１５】先願例に記載されたアクティブ基板の製造
方法では先ず、図２３（ａ）に示したように絶縁基板と
して例えばガラス基板２の一主面上に、ＳＰＴ（スパッ
タ）等の真空製膜装置を用いて膜厚0.1μm程度の第１の
金属層を被着して微細加工技術により走査線も兼ねるゲ
ート電極１１（と共通容量線１６と）を選択的に形成す
る。後で述べるように走査線１１上には低抵抗金属層が
形成されるので第１の金属層は厚く製膜する必要は無い
が、裏面光源光が透過して絶縁ゲート型トランジスタの
チャネルに届きリーク電流を増加させることは回避する
膜厚が必要である。走査線材には一般的には耐熱性の高
いＣｒ，Ｔａ，Ｍｏ等あるいはそれらの合金やシリサイ
ドが望ましい。In the method of manufacturing an active substrate described in the prior application, first, as shown in FIG. 23 (a), a vacuum substrate such as SPT (sputter) is formed on one main surface of a glass substrate 2 as an insulating substrate. A first metal layer having a thickness of about 0.1 μm is deposited using a film apparatus, and the gate electrode 11 (and the common capacitance line 16) also serving as a scanning line is selectively formed by a fine processing technique. As described later, since a low-resistance metal layer is formed on the scanning line 11, it is not necessary to form the first metal layer thickly. Increasing the leakage current requires a film thickness to be avoided. In general, Cr, Ta, Mo, or the like having high heat resistance, or an alloy or silicide thereof is preferably used as the scanning line material.

【００１６】次に、図２３（ｂ）に示したようにガラス
基板２の全面にＰＣＶＤ（プラズマ・シー・ブイ・デ
ィ）装置を用いてゲート絶縁層となる第１のSiNx（シリ
コン窒化）層、不純物をほとんど含まず絶縁ゲート型ト
ランジスタのチャネルとなる第１の非晶質シリコン層、
及び不純物を含み絶縁ゲート型トランジスタのソース・
ドレインとなる第２の非晶質シリコン層と３種類の薄膜
層を、例えば0.3-0.1-0.05μm程度の膜厚で順次被着し
て３０，３１，３３とする。Next, as shown in FIG. 23B, a first SiNx (silicon nitride) layer serving as a gate insulating layer is formed on the entire surface of the glass substrate 2 by using a PCVD (Plasma CV) apparatus. A first amorphous silicon layer substantially free of impurities and serving as a channel of an insulated gate transistor;
And the source of an insulated gate transistor containing impurities
A second amorphous silicon layer serving as a drain and three types of thin film layers are sequentially deposited to a thickness of, for example, about 0.3-0.1-0.05 μm to form 30, 31, and 33.

【００１７】続いて、図２３（ｃ）に示したように少な
くともトランジスタの形成領域１０２（と蓄積容量線１
６上の蓄積容量形成領域１０３）を除いて第２と第１の
非晶質シリコン層３３，３１とゲート絶縁層３０とを選
択的に除去してガラス基板２を露出する。Subsequently, as shown in FIG. 23C, at least the transistor forming region 102 (and the storage capacitor line 1) are formed.
The glass substrate 2 is exposed by selectively removing the second and first amorphous silicon layers 33 and 31 and the gate insulating layer 30 except for the storage capacitor forming region 103 on (6).

【００１８】図２２の平面図からも分かるように、チャ
ネル半導体層はゲート電極よりも小さくないと裏面から
の照射光で絶縁ゲート型トランジスタが光リークして動
作に支障が生じる。また走査線１１上に半導体層が存在
すると寄生トランジスタを構成して浮遊容量の変動を生
じる恐れが高い。そこで走査線１１上の不要な半導体層
を除去する結果、ゲート電極の一部分（先端部分）１０
５と走査線１１の大半は露出してしまう。As can be seen from the plan view of FIG. 22, unless the channel semiconductor layer is smaller than the gate electrode, the insulated gate transistor leaks light due to the light radiated from the back surface, which hinders the operation. In addition, if a semiconductor layer is present on the scanning line 11, there is a high possibility that a parasitic transistor is formed to cause a change in stray capacitance. Therefore, as a result of removing unnecessary semiconductor layers on the scanning lines 11, a part (tip part) 10 of the gate electrode is removed.
5 and most of the scanning lines 11 are exposed.

【００１９】走査線１１が露出することを積極的に利用
して、先発明では鍍金によって走査線１１上に低抵抗金
属層、具体的には金、銀または銅を形成している。その
膜厚は液晶画像表示装置の画面サイズと精細度と走査線
１１の要求される応答速度（時定数）で決定されるが、
図２３（ｃ）に示したＣ−Ｃ’線上の断面図からも分か
るようにゲート絶縁層３０’より厚く形成すると走査線
１１とチャネル半導体層３１’とが短絡するので注意が
必要である。上記金、銀、銅の鍍金には電解液として夫
々シアン化ソーダ、硝酸銀、硫酸銅等が用いられるが、
シアン化ソーダは猛毒であるので最近開発された非シア
ン系の電解液の採用を奨める。図示はしないが上記した
低抵抗金属の板を陽極、走査線１１を陰極とし、数〜数
１０Ｖの直流電圧を印可すれば図２３（ｄ）に示したよ
うに走査線１１（と蓄積容量線１６）上に上記した低抵
抗金属の薄膜層７１が形成される。鍍金に当たって留意
すべき設計事項は、全ての走査線１１（と蓄積容量線１
６）は電気的に並列または直列（直列の場合には鍍金電
流による電圧降下に注意が必要）に接続されている必要
がある。なお、この電気的な接続は後に続く製造工程の
何処かで接続を解除して走査線１１を１本ずつ分離しな
いとアクティブ基板２の電気検査のみならず液晶画像表
示装置としての実動作に支障があることは言うまでもな
いだろう。ただし、一般的には蓄積容量線１６ではその
接続を解除する必要はない。In the prior invention, a low-resistance metal layer, specifically, gold, silver, or copper is formed on the scanning line 11 by plating, taking advantage of the fact that the scanning line 11 is exposed. The film thickness is determined by the screen size and definition of the liquid crystal image display device and the required response speed (time constant) of the scanning line 11,
As can be seen from the cross-sectional view taken along the line CC ′ shown in FIG. 23C, if the gate insulating layer 30 ′ is formed thicker, the scanning line 11 and the channel semiconductor layer 31 ′ are short-circuited. For gold, silver and copper plating, sodium cyanide, silver nitrate, copper sulfate and the like are used as electrolytes, respectively.
Since sodium cyanide is highly toxic, the use of a recently developed non-cyanide electrolyte is recommended. Although not shown, the above-described low-resistance metal plate is used as an anode, the scanning line 11 is used as a cathode, and if a DC voltage of several to several tens of volts is applied, as shown in FIG. 16) The above-mentioned thin film layer 71 of the low-resistance metal is formed. The design items to be noted in plating are all the scanning lines 11 (and the storage capacitor lines 1).
6) must be electrically connected in parallel or in series (in the case of a series, care must be taken for voltage drop due to plating current). Note that this electrical connection may be hindered not only in the electrical inspection of the active substrate 2 but also in the actual operation of the liquid crystal image display device unless the connection is released somewhere in the subsequent manufacturing process and the scanning lines 11 are not separated one by one. It goes without saying that there is. However, in general, it is not necessary to release the connection of the storage capacitor line 16.

【００２０】鍍金によって形成される低抵抗金属層は必
ずしも走査線１１上全てに必要ではなく、低抵抗金属層
７１が銀や銅の場合には走査線１１の一部よりなる電極
端子６または電極端子６が形成される走査線１１の一部
上だけはむしろ耐薬品性、耐酸化性等の観点から従来通
りの第１の金属層が望ましく、そのような場合には後述
する基板内選択的電気化学処理装置の採用を奨める。The low-resistance metal layer formed by plating is not necessarily required on all of the scanning lines 11. When the low-resistance metal layer 71 is made of silver or copper, the electrode terminal 6 or the electrode The first metal layer is preferably used only on a part of the scanning line 11 where the terminal 6 is formed, from the viewpoint of chemical resistance, oxidation resistance, and the like. We recommend the use of electrochemical treatment equipment.

【００２１】鍍金によって走査線１１の低抵抗化が実現
しても、走査線１１は液晶パネル状態において対向電極
１４との間で常時直流バイアスが印可されるので、走査
線１１が露出した状態では液晶に直流が流れて液晶デバ
イスとしてはフリッカが強くなるだけでなく、長時間の
使用により液晶が劣化して褐色化する性質がある。そこ
で走査線１１上には電着法により更に有機絶縁層７２を
形成して直流が流れないように工夫している点も先発明
の重要なポイントである。デバイスとして必要な絶縁特
性を確保できる有機絶縁層として電着形成が可能な材料
の中から、ポリアミック酸塩を0.01％程度含む溶液を電
着液とし、走査線１１に＋（プラス）電位を与えて電着
を行えば、図２３（ｅ）に示したように露出した走査線
１１（と蓄積容量線１６）とゲート電極１０５上にポリ
イミド層７２を選択的に形成するができる。電着電圧は
数Ｖ程度でポリイミド層７２の厚みをゲート絶縁層３
０’と同等の厚みの0.3 μｍ程度とするのは容易であ
る。ポリイミド樹脂はアクリル樹脂と同様に耐熱性の高
い樹脂であり、ポリイミド層７２の形成後は、好ましく
は200〜300℃、数分〜数10分の熱処理を施してポリイミ
ド層７２の絶縁特性と耐薬品性とを高めると良いが、必
要とされる絶縁特性は絶縁ゲート型トランジスタの耐熱
性と液晶材料の組成によって支配されるので加熱条件は
実験的に決めれば良い。この電着工程で第２の非晶質シ
リコン層３３’上にポリイミド層が形成されることはな
く、逆にゲート電極１１上のゲート絶縁層３０’と第１
の非晶質シリコン層３１’及び第２の非晶質シリコン層
３３’を貫通するピンホールが発生して低抵抗金属層７
１が鍍金で埋められていても、さらに有機絶縁層７２で
覆われるのでゲート電極（走査線）１１とソース配線
（信号線）１２及びドレイン配線２１との間の層間短絡
が減少する副次的な効果も生じてくる。Even if the resistance of the scanning line 11 is reduced by plating, a direct current bias is applied between the scanning line 11 and the counter electrode 14 in the liquid crystal panel state. A direct current flows through the liquid crystal, and the liquid crystal device not only has a strong flicker, but also has a property that the liquid crystal is deteriorated and browned over a long period of use. Therefore, an important point of the present invention is that an organic insulating layer 72 is further formed on the scanning lines 11 by an electrodeposition method so that a direct current does not flow. A solution containing about 0.01% of a polyamic acid salt is used as an electrodeposition solution from materials that can be electrodeposited as an organic insulating layer that can secure insulation properties required for a device, and a + (plus) potential is applied to the scanning line 11. When electrodeposition is performed, the polyimide layer 72 can be selectively formed on the exposed scanning lines 11 (and the storage capacitor lines 16) and the gate electrodes 105 as shown in FIG. The electrodeposition voltage is about several volts, and the thickness of the polyimide layer 72 is
It is easy to make the thickness about 0.3 μm equivalent to 0 ′. The polyimide resin is a resin having high heat resistance similarly to the acrylic resin. After the polyimide layer 72 is formed, it is preferably subjected to a heat treatment at 200 to 300 ° C. for several minutes to several tens of minutes so that the insulating properties and the resistance of the polyimide layer 72 are improved. Although it is desirable to enhance the chemical properties, the required insulating properties are governed by the heat resistance of the insulated gate transistor and the composition of the liquid crystal material. Therefore, the heating conditions may be determined experimentally. In this electrodeposition step, no polyimide layer is formed on the second amorphous silicon layer 33 ′, and conversely, the gate insulating layer 30 ′ on the gate electrode 11 and the first
A pinhole penetrating through the amorphous silicon layer 31 'and the second amorphous silicon layer 33'
Even if 1 is filled with plating, it is further covered with the organic insulating layer 72, so that a secondary short circuit between the gate electrode (scanning line) 11 and the source wiring (signal line) 12 and the drain wiring 21 is reduced. Effects also occur.

【００２２】しかしながら有機絶縁層７２を走査線１１
の電極端子６が形成される領域上に形成しては工程削減
が実現しないので前記領域を適当な手段で覆う必要があ
る。例えば感光性樹脂パターンをマスクとした選択的電
着は製造工程数の増大をもたらすので、基本的には本発
明者が先願した特願2000-107577号に記載した基板内選
択的電気化学処理装置の採用が合理的である。However, the organic insulating layer 72 is
If the electrode terminal 6 is formed on the area where the electrode terminal 6 is formed, the number of steps can not be reduced. Therefore, it is necessary to cover the area with an appropriate means. For example, since selective electrodeposition using a photosensitive resin pattern as a mask results in an increase in the number of manufacturing steps, basically, selective electrochemical treatment in a substrate described in Japanese Patent Application No. 2000-107577 previously filed by the present inventors. The adoption of the device is reasonable.

【００２３】少なくとも画像表示部内の露出した走査線
１１上に有機絶縁層（ポリイミド）７２を選択的に形成
し、引き続いて、図２３（ｆ）に示したようにＳＰＴ等
の真空製膜装置を用いて膜厚0.1μm程度の陽極酸化可能
な耐熱金属層として例えばＴｉ，Ｔａ等の耐熱金属薄膜
層３４を、そして低抵抗配線層として膜厚0.3μm程度の
ＡＬ薄膜層３５を、さらに膜厚0.1μm程度の陽極酸化可
能な中間導電層としてＴａ等の耐熱金属薄膜層３６を順
次被着する。そしてこれら３層の金属層を微細加工技術
により感光性樹脂パターンを用いて順次食刻して絶縁ゲ
ート型トランジスタのドレイン配線（電極）２１とソー
ス配線も兼ねる信号線１２とを選択的に形成する。な
お、ソース・ドレイン配線１２，２１の形成と同時に蓄
積容量線１６上には蓄積容量１５を形成する一方の蓄積
電極５５の形成を行う。また画像表示部外の領域で露出
している走査線１１を含んで走査線の電極端子６を形成
することも可能である。あるいはここでは電極端子６を
形成せず、後続の工程で透明導電性の電極端子６’を形
成しても良い。An organic insulating layer (polyimide) 72 is selectively formed on at least the exposed scanning lines 11 in the image display section. Subsequently, as shown in FIG. 23 (f), a vacuum film forming apparatus such as SPT is used. A heat-resistant metal thin film layer 34 of, for example, Ti or Ta is used as an anodically oxidizable heat-resistant metal layer having a thickness of about 0.1 μm, and an AL thin film layer 35 of about 0.3 μm as a low-resistance wiring layer. A heat-resistant metal thin film layer 36 of Ta or the like is sequentially deposited as an intermediate conductive layer capable of being anodized to about 0.1 μm. The three metal layers are sequentially etched using a photosensitive resin pattern by a fine processing technique to selectively form a drain wiring (electrode) 21 of the insulated gate transistor and a signal line 12 also serving as a source wiring. . One storage electrode 55 for forming the storage capacitor 15 is formed on the storage capacitor line 16 simultaneously with the formation of the source / drain wirings 12 and 21. Further, it is also possible to form the scanning line electrode terminals 6 including the scanning lines 11 exposed in a region outside the image display section. Alternatively, a transparent conductive electrode terminal 6 ′ may be formed in a subsequent step without forming the electrode terminal 6 here.

【００２４】さらに、図２３（ｇ）に示したようにガラ
ス基板２の全面にＳＰＴ等の真空製膜装置を用いて膜厚
0.1〜0.2μm程度の透明導電層として例えばＩＴＯ（Ind
ium-Tin-Oxide）を被着し、微細加工技術によりドレイ
ン配線２１の一部を含んでガラス基板２上に絵素電極２
２を選択的に形成する。Further, as shown in FIG. 23 (g), the film thickness is formed on the entire surface of the glass substrate 2 by using a vacuum film forming apparatus such as SPT.
As a transparent conductive layer of about 0.1 to 0.2 μm, for example, ITO (Ind
ium-Tin-Oxide) and a pixel electrode 2 on a glass substrate 2 including a part of a drain wiring 21 by a fine processing technique.
2 is selectively formed.

【００２５】そして、絵素電極２２の選択的パターン形
成に用いられた感光性樹脂パターン６５をマスクとして
光を照射しながらソース・ドレイン配線１２，２１を陽
極酸化してソース・ドレイン配線１２，２１上に酸化層
を形成するとともにソース・ドレイン配線１２，２１間
に露出している不純物を含む第２の非晶質シリコン層３
３’と不純物を含まない第１の非晶質シリコン層３１’
の一部を陽極酸化して絶縁層である酸化シリコン層（Si
O2）６６，６７を形成する。The source / drain wirings 12 and 21 are anodized while irradiating light using the photosensitive resin pattern 65 used for selective pattern formation of the picture element electrodes 22 as a mask. An oxide layer is formed thereon and a second amorphous silicon layer 3 containing impurities exposed between source / drain wirings 12 and 21 is formed.
3 ′ and a first amorphous silicon layer 31 ′ containing no impurity
Is anodized to form a silicon oxide layer (Si
O2) 66, 67 are formed.

【００２６】ソース・ドレイン配線１２，２１の上面に
はＴａ、ソース・ドレイン配線１２，２１の側面にはＴ
ａ，ＡＬ，Ｔｉ（またはＴａ）の積層が露出しており、
陽極酸化によってＴａは絶縁層である５酸化タンタル
（Ta2O5）６８、ＡＬは絶縁層であるアルミナ（AL2O3）
６９、Ｔｉは半導体である酸化チタン（TiO2）７０に変
質する。Ta is formed on the upper surfaces of the source / drain wirings 12 and 21, and T is formed on the side surfaces of the source / drain wirings 12 and 21.
a, AL, Ti (or Ta) laminate is exposed,
By anodization, Ta is tantalum pentoxide (Ta2O5) 68 as an insulating layer, and AL is alumina (AL2O3) as an insulating layer.
69, Ti changes to titanium oxide (TiO2) 70 which is a semiconductor.

【００２７】不純物を含む第２の非晶質シリコン層３
３’は厚み方向に全て完全に絶縁層化しないと絶縁ゲー
ト型トランジスタのリーク電流の増大をもたらす。そこ
で光を照射しながら陽極酸化を実施することが陽極酸化
工程の重要なポイントとなる。なぜならば不純物を含む
第２の非晶質シリコン層３３’は化成液に接している表
面から酸化シリコン層６６に変質していくが、陽極酸化
が進行すると不純物を含む第２の非晶質シリコン層３
３’の膜厚が減少して不純物を含む第２の非晶質シリコ
ン層３３’とドレイン配線２１を陽極酸化するに十分な
電流を流すことができなくなるからである。光を照射し
ながら陽極酸化を実施すると、不純物を含む第２の非晶
質シリコン層３３’に接している不純物を含まない第１
の非晶質シリコン層３１’が光電効果により殆ど電流が
流れない高抵抗状態から必要な電流を流せるだけの低抵
抗状態に変化させることができる。具体的には１万ルッ
クス程度の十分強力な光を照射して絶縁ゲート型トラン
ジスタのリーク電流がμＡを越えれば、ソース・ドレイ
ン配線１２，２１間のチャネル部とドレイン配線２１の
面積から計算して10mA／cm2程度の陽極酸化で良好な膜
質を得るための電流密度が得られる。Second amorphous silicon layer 3 containing impurities
3 'increases the leakage current of the insulated gate transistor unless the insulating layer is completely formed in the thickness direction. Therefore, performing anodization while irradiating light is an important point in the anodization step. This is because the second amorphous silicon layer 33 ′ containing impurities changes from the surface in contact with the chemical conversion solution to the silicon oxide layer 66, but as the anodic oxidation proceeds, the second amorphous silicon layer Layer 3
This is because the film thickness of 3 ′ decreases, and it becomes impossible to flow a current sufficient to anodize the second amorphous silicon layer 33 ′ containing impurities and the drain wiring 21. When anodic oxidation is performed while irradiating light, the first non-impurity-free first amorphous silicon layer 33 ′ in contact with the second
Can be changed from a high resistance state in which almost no current flows due to the photoelectric effect to a low resistance state in which a necessary current can flow. More specifically, if the leakage current of the insulated gate transistor exceeds μA by irradiating a sufficiently strong light of about 10,000 lux, calculation is made from the area of the channel between the source / drain wirings 12 and 21 and the area of the drain wiring 21. Thus, current density for obtaining good film quality can be obtained by anodic oxidation of about 10 mA / cm2.

【００２８】また不純物を含む第２の非晶質シリコン層
３３’を陽極酸化して絶縁層である酸化シリコン層（Si
O2）６６に変質させるに足る化成電圧１００V超より１
０V程度、化成電圧を高く設定することで形成された不
純物を含む酸化シリコン層（SiO2）６６に接する不純物
を含まない第１の非晶質シリコン層３１’の一部（１０
０Å程度）をも不純物を含まない酸化シリコン層（SiO
2）６７に変質させることで、チャネルの電気的な純度
が高まりソース・ドレイン配線１２，２１間の電気的な
分離は完全なものとすることができる。すなわち、絶縁
ゲート型トランジスタの OFF 電流が十分に減少して高
い ON/OFF 比が得られる。The second amorphous silicon layer 33 'containing impurities is anodized to form a silicon oxide layer (Si
O2) 1 from formation voltage over 100V enough to transform to 66
A portion of the first amorphous silicon layer 31 ′ containing no impurity (10) that is in contact with the silicon oxide layer (SiO 2) 66 containing the impurity formed by setting the formation voltage high to about 0V.
Silicon oxide layer (SiO 2)
2) By transforming into 67, the electrical purity of the channel is increased, and the electrical isolation between the source / drain wirings 12 and 21 can be completed. That is, the OFF current of the insulated gate transistor is sufficiently reduced, and a high ON / OFF ratio is obtained.

【００２９】陽極酸化で形成される５酸化タンタル（Ta
2O5）６８、アルミナ（AL2O3）６９、酸化チタン（TiO
2）７０の各酸化層の膜厚は配線のパシベーションとし
ては0.1〜0.2μm程度で十分であり、エチレングリコー
ル等の化成液を用いて印可電圧は同じく１００V超で実
現する。ソース・ドレイン配線１２，２１の陽極酸化に
当たって留意すべき事項は、全ての信号線１２は電気的
に並列または直列に形成されている必要があり、後に続
く製造工程の何処かでこの直並列を解除しないとアクテ
ィブ基板２の電気検査のみならず液晶表示装置としての
実動作に支障がある。Tantalum pentoxide (Ta) formed by anodic oxidation
2O5) 68, alumina (AL2O3) 69, titanium oxide (TiO)
2) The film thickness of each oxide layer 70 is sufficient to be about 0.1 to 0.2 μm for the passivation of the wiring, and the applied voltage is likewise over 100 V by using a chemical such as ethylene glycol. A point to be noted in anodic oxidation of the source / drain wirings 12 and 21 is that all the signal lines 12 need to be formed electrically in parallel or in series. Unless it is released, not only the electrical inspection of the active substrate 2 but also the actual operation as a liquid crystal display device is hindered.

【００３０】絵素電極２２を感光性樹脂パターン６５で
覆っておくのは、絵素電極２２を陽極酸化する必要がな
いだけてなく、絶縁ゲート型トランジスタを経由してド
レイン配線２１に流れる化成電流を必要以上に大きく確
保しなくて済むためである。なお、陽極酸化時に走査線
１１の電極端子６上は電気的にフローティング（中立）
しているので陽極酸化層が形成されることはない。ガラ
ス基板２内の選択的陽極酸化を実施すれば図２２に示し
たように画像表示部外の領域で信号線１２の一部を電極
端子５とすることができる。あるいは別に図示したよう
に画像表示部外の領域で透明導電層よりなる電極端子
５’は信号線１２を含んで形成されることになる。The reason that the pixel electrode 22 is covered with the photosensitive resin pattern 65 is not only that the pixel electrode 22 does not need to be anodized, but also that the formation current flowing to the drain wiring 21 via the insulated gate transistor is not limited. This is because it is not necessary to secure the value larger than necessary. Note that the electrode terminals 6 of the scanning lines 11 are electrically floating (neutral) during anodization.
Therefore, no anodized layer is formed. By performing selective anodic oxidation in the glass substrate 2, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display unit as shown in FIG. Alternatively, as shown separately, the electrode terminal 5 ′ made of a transparent conductive layer is formed including the signal line 12 in a region outside the image display unit.

【００３１】この構成は図２３（ｇ）に示した絵素電極
２２とドレイン配線２１との接続形態と同一である。ガ
ラス基板２全体を化成液中に浸漬するような従来の陽極
酸化方法であれば適当なマスク材の併用が無い限りソー
ス・ドレイン配線１２，２１を選択的に陽極酸化するこ
とはできず、信号線の電極端子の構成は後者のみ選択可
能である。This configuration is the same as the connection form between the picture element electrode 22 and the drain wiring 21 shown in FIG. A conventional anodic oxidation method in which the entire glass substrate 2 is immersed in a chemical conversion solution cannot selectively anodize the source / drain wirings 12 and 21 unless an appropriate mask material is used in combination. The configuration of the electrode terminal of the wire can be selected only for the latter.

【００３２】最後に、前記感光性樹脂パターン６５を除
去して図２３（ｈ）に示したようにアクティブ基板２
（画像表示装置用半導体装置）として完成する。このよ
うにして得られたアクティブ基板２とカラーフィルタと
を貼り合わせて液晶パネル化し、先発明の一つの実施形
態が完了する。蓄積容量１５の構成に関しては、蓄積容
量線１６上にソース・ドレイン配線１２，２１と同時に
形成された蓄積電極５５と蓄積容量線１６とがゲート絶
縁層３０’と不純物を含まない非晶質シリコン層３１’
と不純物を含む非晶質シリコン層３３’とを介して構成
している例を図２２に例示しているが、蓄積容量１５の
構成はこれに限られるものではなく、絵素電極２２と前
段の走査線１１との間にゲート絶縁層３０を含む薄膜層
を介して構成しても良い。Finally, the photosensitive resin pattern 65 is removed to remove the active substrate 2 as shown in FIG.
(Semiconductor device for image display device). The active substrate 2 thus obtained and the color filter are bonded together to form a liquid crystal panel, thereby completing one embodiment of the present invention. Regarding the configuration of the storage capacitor 15, the storage electrode 55 and the storage capacitor line 16 formed simultaneously with the source / drain wirings 12 and 21 on the storage capacitor line 16 are composed of the gate insulating layer 30 ′ and the amorphous silicon Layer 31 '
FIG. 22 illustrates an example in which the pixel electrode 22 and the amorphous silicon layer 33 ′ containing impurities are interposed. However, the configuration of the storage capacitor 15 is not limited to this. Between the scanning line 11 and the thin film layer including the gate insulating layer 30.

【００３３】[0033]

【発明が解決しようとする課題】しかしながら、このよ
うに鍍金によって走査線１１上に低抵抗金属層、具体的
には金、銀または銅を形成して走査線の低抵抗化が実現
しているが、ゲート絶縁層３０’より厚く形成すると走
査線１１とチャネル半導体層３１’とが短絡する制約が
あり、これはチャネル半導体層３１’とゲート絶縁層３
０’を同時に食刻（エッチング）するプロセス上の課題
である。However, a low-resistance metal layer, specifically, gold, silver, or copper is formed on the scanning line 11 by plating to reduce the resistance of the scanning line. However, if the gate insulating layer 30 'is formed thicker than the gate insulating layer 30', there is a restriction that the scanning line 11 and the channel semiconductor layer 31 'are short-circuited.
This is a problem in the process of simultaneously etching (etching) 0 '.

【００３４】[0034]

【課題を解決するための手段】本発明は耐熱性金属より
なる走査線に鍍金により金、銀、銅を選択的に成長させ
るにあたり、チャネル領域を構成する半導体層を島状の
ゲート絶縁層上にゲート絶縁層より小さく形成すること
により低抵抗金属層と半導体との接触を防止するもので
ある。そのための具体的な手段は上記半導体層とゲート
絶縁層との選択的パターン形成にあたりマスクとして用
いられる感光性樹脂パターンの膜厚を減ずることによっ
てなされる。According to the present invention, in selectively growing gold, silver and copper on a scanning line made of a heat-resistant metal by plating, a semiconductor layer constituting a channel region is formed on an island-shaped gate insulating layer. Is formed smaller than the gate insulating layer to prevent contact between the low-resistance metal layer and the semiconductor. A specific means for this is achieved by reducing the thickness of a photosensitive resin pattern used as a mask when selectively forming the semiconductor layer and the gate insulating layer.

【００３５】請求項１に記載の絶縁ゲート型トランジス
タはゲートが半導体層よりも下層に位置するボトムゲー
ト型であって、島状のゲート絶縁層と前記島状のゲート
絶縁層より小さいチャネル形成領域を除いてゲート電極
上に低抵抗金属層と有機絶縁層とが形成されていること
を特徴とする。The insulated gate transistor according to claim 1, wherein the gate is a bottom gate type in which a gate is located below a semiconductor layer, and an island-shaped gate insulating layer and a channel forming region smaller than the island-shaped gate insulating layer. Except for the above, a low resistance metal layer and an organic insulating layer are formed on the gate electrode.

【００３６】この構成によりゲート電極上に低抵抗金属
層を十分厚く形成することが可能となる。With this configuration, it is possible to form a low-resistance metal layer sufficiently thick on the gate electrode.

【００３７】請求項２に記載の絶縁ゲート型トランジス
タはゲートが半導体層よりも上層に位置するトップゲー
ト型でゲート絶縁層よりも細いゲート電極上に低抵抗金
属層と有機絶縁層とが形成されていることを特徴とす
る。In the insulated gate transistor according to the second aspect, a low-resistance metal layer and an organic insulating layer are formed on a gate electrode whose gate is located above the semiconductor layer and is thinner than the gate insulating layer. It is characterized by having.

【００３８】この構成により、ゲート電極上に低抵抗金
属層を十分厚く形成することが可能となる。With this configuration, it is possible to form a low-resistance metal layer on the gate electrode with a sufficiently large thickness.

【００３９】請求項３に記載の液晶画像表示装置は、一
主面上に少なくとも絶縁ゲート型トランジスタと、前記
絶縁ゲート型トランジスタのドレインに接続された絵素
電極とを有する単位絵素が二次元のマトリクスに配列さ
れた絶縁基板と、前記絶縁基板と対向する透明性絶縁基
板またはカラーフィルタとの間に液晶を充填してなる液
晶画像表示装置において、前記絶縁ゲート型トランジス
タはボトムゲート型であり、少なくとも画像表示部内で
島状のゲート絶縁層より小さいチャネル形成領域を除い
て走査線（と蓄積容量線）上に低抵抗金属層と有機絶縁
層とが形成され、少なくとも画像表示部内のソース配線
とソース・ドレイン配線間のチャネル表面に絶縁層が形
成されていることを特徴とする。According to a third aspect of the present invention, in the liquid crystal image display device, a unit pixel having at least an insulated gate transistor on one main surface and a pixel electrode connected to a drain of the insulated gate transistor is a two-dimensional unit. In a liquid crystal image display device in which liquid crystal is filled between an insulating substrate arranged in a matrix and a transparent insulating substrate or a color filter facing the insulating substrate, the insulated gate transistor is a bottom gate type. A low-resistance metal layer and an organic insulating layer are formed on the scanning lines (and the storage capacitor lines) except for a channel forming region smaller than the island-shaped gate insulating layer in at least the image display unit; An insulating layer is formed on the surface of the channel between the source and drain wirings.

【００４０】この構成により、走査線の抵抗を十分に下
げることができて大画面・高精細・高速応答に対応可能
な液晶画像表示装置が得られる。With this configuration, it is possible to obtain a liquid crystal image display device capable of sufficiently reducing the resistance of the scanning line and capable of responding to a large screen, high definition, and high speed response.

【００４１】請求項４に記載の液晶画像表示装置は、一
主面上に少なくとも絶縁ゲート型トランジスタと、前記
絶縁ゲート型トランジスタのドレインに接続された絵素
電極とを有する単位絵素が二次元のマトリクスに配列さ
れた絶縁基板と、前記絶縁基板と対向する透明性絶縁基
板またはカラーフィルタとの間に液晶を充填してなる液
晶画像表示装置において、前記絶縁ゲート型トランジス
タはトップゲート型であり、少なくとも画像表示部内で
ゲート絶縁層よりも細いゲート電極（走査線）上に低抵
抗金属層と有機絶縁層とが形成され、前記絶縁ゲート型
トランジスタ上に絶縁層を有するとともに少なくとも画
像表示部内で信号線上に低抵抗金属層と有機絶縁層とが
形成されていることを特徴とする。According to a fourth aspect of the present invention, in the liquid crystal image display device, a unit pixel having at least an insulated gate transistor on one main surface and a pixel electrode connected to a drain of the insulated gate transistor is two-dimensional. In a liquid crystal image display device in which liquid crystal is filled between an insulating substrate arranged in a matrix and a transparent insulating substrate or a color filter facing the insulating substrate, the insulated gate transistor is a top gate type. A low-resistance metal layer and an organic insulating layer are formed on a gate electrode (scanning line) thinner than the gate insulating layer in at least the image display portion, and the insulating layer has an insulating layer on the insulated gate transistor; A low-resistance metal layer and an organic insulating layer are formed on a signal line.

【００４２】この構成により、走査線と信号線の抵抗を
十分に下げることができて、大画面・高精細・高速応答
に対応可能な液晶画像表示装置が得られる。According to this configuration, the resistance of the scanning line and the signal line can be sufficiently reduced, and a liquid crystal image display device capable of responding to a large screen, high definition, and high speed response can be obtained.

【００４３】請求項５に記載の液晶画像表示装置は、半
導体層との島化工程とゲート絶縁層への開口部形成工程
とが合理化され、露出した走査線上に低抵抗金属層と有
機絶縁層とが形成され、チャネル表面と少なくとも画像
表示部内でソース配線とが絶縁化されている画像表示用
半導体装置を用いることを特徴とする。In the liquid crystal image display device according to the present invention, the step of islanding the semiconductor layer and the step of forming the opening in the gate insulating layer are rationalized, and the low resistance metal layer and the organic insulating layer are formed on the exposed scanning lines. And a semiconductor device for image display in which the channel surface is insulated from at least the source wiring in the image display portion.

【００４４】この構成により、本発明の主眼点である走
査線の低抵抗化が実現する。そしてチャネル表面と少な
くともソース配線の絶縁化を同時に行うことにより、写
真食刻工程数が削減されて４枚のフォトマスクでデバイ
ス作製が可能となる。According to this configuration, the resistance of the scanning line, which is the main point of the present invention, is realized. By simultaneously insulating the channel surface and at least the source wiring, the number of photolithography steps is reduced, and the device can be manufactured with four photomasks.

【００４５】請求項６に記載の液晶画像表示装置は同じ
く、半導体層との島化工程とゲート絶縁層への開口部形
成工程とが合理化され、露出した走査線上に低抵抗金属
層と有機絶縁層とが形成され、チャネル表面と少なくと
も画像表示部内でソース配線とが絶縁化され、請求項５
に記載の液晶画像表示装置とは信号線と絵素電極の形成
工程順序が異なっている画像表示用半導体装置を用いる
ことを特徴とする。In the liquid crystal image display device according to the sixth aspect, the step of islanding the semiconductor layer and the step of forming the opening in the gate insulating layer are rationalized, and the low resistance metal layer and the organic insulating layer are formed on the exposed scanning lines. 6. A layer is formed, and the channel surface is insulated from the source wiring at least in the image display unit.
The liquid crystal image display device described in (1) uses an image display semiconductor device in which the order of forming signal lines and picture element electrodes is different.

【００４６】この構成により、請求項５に記載の液晶画
像表示装置と同様の効果が得られ、信号線の構成が若干
簡素化される。According to this configuration, the same effect as that of the liquid crystal image display device according to the fifth aspect is obtained, and the configuration of the signal line is slightly simplified.

【００４７】請求項７に記載の液晶画像表示装置は、ソ
ース・ドレイン配線の形成工程とゲート絶縁層への開口
部形成工程とが合理化され、露出した走査線上に低抵抗
金属層と有機絶縁層とが形成され、チャネル表面と少な
くとも画像表示部内でソース配線とが絶縁化されている
画像表示用半導体装置を用いることを特徴とする。In the liquid crystal image display device according to the present invention, the step of forming the source / drain wiring and the step of forming the opening in the gate insulating layer are rationalized, and the low resistance metal layer and the organic insulating layer are formed on the exposed scanning lines. And a semiconductor device for image display in which the channel surface is insulated from at least the source wiring in the image display portion.

【００４８】この構成により、請求項５に記載の液晶画
像表示装置と同様の効果が得られるが、走査線と信号線
との交差部の走査線は低抵抗金属層で覆われていない。With this configuration, the same effect as that of the liquid crystal image display device according to the fifth aspect is obtained, but the scanning line at the intersection of the scanning line and the signal line is not covered with the low resistance metal layer.

【００４９】請求項８に記載の液晶画像表示装置は、半
導体層との島化工程とゲート絶縁層への開口部形成工程
に加えて走査線と絵素電極の形成工程とが合理化され、
露出した走査線上に低抵抗金属層と有機絶縁層とが形成
され、チャネル表面と少なくとも画像表示部内でソース
配線とが絶縁化されている画像表示用半導体装置を用い
ることを特徴とする。According to the liquid crystal image display device of the present invention, in addition to the step of forming islands in the semiconductor layer and the step of forming openings in the gate insulating layer, the step of forming scanning lines and picture element electrodes is rationalized.
An image display semiconductor device is used in which a low-resistance metal layer and an organic insulating layer are formed on exposed scanning lines, and a channel surface and at least a source wiring in an image display portion are insulated.

【００５０】この構成により、プロセスの合理化が一段
と推進され、写真食刻工程数がさらに削減されて３枚の
フォトマスクでデバイス作製が可能となる。そして請求
項５に記載の液晶画像表示装置と同様の効果が得られ、
本発明の主眼点である走査線の低抵抗化が実現するだけ
でなく、走査線材への制約も緩和されている。With this configuration, the rationalization of the process is further promoted, the number of photolithography steps is further reduced, and the device can be manufactured with three photomasks. And the same effect as the liquid crystal image display device according to claim 5 is obtained,
Not only the reduction in resistance of the scanning line, which is the main point of the present invention, is realized, but also the restriction on the scanning line material is eased.

【００５１】請求項９に記載の液晶画像表示装置は、チ
ャネル上に保護絶縁層を有し、半導体層との島化工程と
ゲート絶縁層への開口部形成工程とが合理化され、走査
線と信号線の交差部とを除いて露出した走査線上に低抵
抗金属層と有機絶縁層とが形成され、少なくとも画像表
示部内でソース配線上に絶縁層が形成されている画像表
示用半導体装置を用いることを特徴とする。In the liquid crystal image display device according to the ninth aspect, a protective insulating layer is provided on the channel, the step of forming islands with the semiconductor layer and the step of forming openings in the gate insulating layer are rationalized, and the number of scanning lines and A semiconductor device for image display is used in which a low-resistance metal layer and an organic insulating layer are formed on a scanning line exposed except for an intersection of a signal line and an insulating layer is formed on a source wiring in at least an image display portion. It is characterized by the following.

【００５２】この構成により、本発明の主眼点である走
査線の低抵抗化が実現する。またソース・ドレイン間の
チャネル表面にはは従来のエッチ・ストップ型と同様に
保護絶縁層が存在し、かつソース配線上に絶縁層が形成
されているのでパシベーション機能も確保されている。With this configuration, the resistance of the scanning line, which is the main point of the present invention, is realized. A passivation function is also ensured on the channel surface between the source and the drain since a protective insulating layer exists on the surface of the channel as in the conventional etch stop type, and the insulating layer is formed on the source wiring.

【００５３】請求項１０に記載の液晶画像表示装置は、
チャネル上に保護絶縁層を有し、走査線と絵素電極の形
成工程とが合理化され、露出した走査線上に低抵抗金属
層と有機絶縁層とが形成され、少なくとも画像表示部内
でソース配線上に絶縁層が形成されている画像表示用半
導体装置を用いることを特徴とする。The liquid crystal image display device according to claim 10 is
A protective insulating layer is provided on the channel, the process of forming the scanning lines and the pixel electrodes is streamlined, and a low-resistance metal layer and an organic insulating layer are formed on the exposed scanning lines. Characterized by using an image display semiconductor device in which an insulating layer is formed.

【００５４】この構成により、請求項９に記載の液晶画
像表示装置と同様の効果が得られて本発明の主眼点であ
る走査線の低抵抗化が実現するだけでなく、走査線材へ
の制約が緩和されている。According to this configuration, the same effect as that of the liquid crystal image display device according to the ninth aspect is obtained, so that not only the main feature of the present invention is to reduce the resistance of the scanning line, but also the restriction on the scanning line material. Has been alleviated.

【００５５】請求項１１に記載の液晶画像表示装置は、
走査線の表面と信号線の表面の何れにも低抵抗金属層と
有機絶縁層とが形成されている画像表示用半導体装置を
用いることを特徴とする。The liquid crystal image display device according to claim 11 is
An image display semiconductor device in which a low-resistance metal layer and an organic insulating layer are formed on both the surface of a scanning line and the surface of a signal line is used.

【００５６】この構成により、５枚のフォトマスクでデ
バイス作製が可能となり、トップゲート型トランジスタ
をスイッチング素子とする液晶画像表示装置においても
本発明の主眼点である走査線と信号線の低抵抗化が実現
する。With this configuration, it is possible to manufacture a device using five photomasks, and to reduce the resistance of the scanning lines and signal lines, which is the main point of the present invention, in a liquid crystal image display device using a top gate transistor as a switching element. Is realized.

【００５７】請求項１２に記載の液晶画像表示装置は、
走査線の表面と信号線の表面の何れにも低抵抗金属層と
有機絶縁層とが形成され、走査線と絵素電極の形成工程
とが合理化されている画像表示用半導体装置を用いるこ
とを特徴とする。According to a twelfth aspect of the present invention, there is provided a liquid crystal image display device.
An image display semiconductor device in which a low-resistance metal layer and an organic insulating layer are formed on both the surface of the scanning line and the surface of the signal line, and the process of forming the scanning line and the pixel electrode is rationalized. Features.

【００５８】この構成により、請求項１１に記載の液晶
画像表示装置と同様の効果が得られるだけでなく、写真
食刻工程数が削減されて４枚のフォトマスクでデバイス
作製が可能となる。According to this configuration, not only the same effects as those of the liquid crystal image display device according to the eleventh aspect are obtained, but also the number of photographic etching steps is reduced, and the device can be manufactured with four photomasks.

【００５９】請求項１３に記載の液晶画像表示装置は、
走査線の表面と信号線の表面何れにも低抵抗金属層と有
機絶縁層とが形成され、信号線と絵素電極の形成工程と
が合理化されている画像表示用半導体装置を用いること
を特徴とする。According to a thirteenth aspect of the present invention, there is provided a liquid crystal image display device.
A low-resistance metal layer and an organic insulating layer are formed on both the surface of the scanning line and the surface of the signal line, and a semiconductor device for image display is used in which the process of forming the signal line and the pixel electrode is rationalized. And

【００６０】この構成により、請求項１１に記載の液晶
画像表示装置と同様の効果が得られるだけでなく、写真
食刻工程数が削減されて４枚のフォトマスクでデバイス
作製が可能となる。According to this configuration, not only the same effects as those of the liquid crystal image display device according to the eleventh aspect are obtained, but also the number of photo-etching steps is reduced, and the device can be manufactured with four photomasks.

【００６１】請求項１４は請求項５〜請求項１３に記載
の液晶画像表示装置において、低抵抗金属層が金、銀ま
たは銅であることを特徴とする。According to a fourteenth aspect, in the liquid crystal image display device according to the fifth to thirteenth aspects, the low resistance metal layer is made of gold, silver or copper.

【００６２】この構成により、走査線あるいは信号線も
しくは何れも抵抗値を十分に下げることが可能となり、
大画面・高精細への対応が容易となるだけでなく高速応
答性に優れた液晶画像表示装置が得られる。According to this configuration, it is possible to sufficiently reduce the resistance value of the scanning line, the signal line, or any of them.
It is possible to obtain a liquid crystal image display device which not only facilitates adaptation to a large screen and high definition but also has excellent high-speed response.

【００６３】請求項１５は請求項５に記載の液晶画像表
示装置の製造方法であって、走査線を形成する工程と、
半導体層の島化工程時にゲート絶縁層をも除去して走査
線を露出する工程と、前記工程で用いられる感光性樹脂
パターンを膜減りさせて半導体層をゲート絶縁層よりも
小さく形成する工程と、露出した走査線に低抵抗金属層
と有機絶縁層を形成する工程と、ソース・ドレイン配線
を形成する工程と、絵素電極を形成する工程と、少なく
とも画像表示部内のソース配線とソース・ドレイン配線
間のチャネル表面に絶縁層を形成する工程とを有するこ
とを特徴とする。A fifteenth aspect of the present invention is the method for manufacturing a liquid crystal image display device according to the fifth aspect, wherein: a step of forming a scanning line;
A step of exposing the scanning lines by also removing the gate insulating layer during the islanding step of the semiconductor layer, and a step of forming the semiconductor layer smaller than the gate insulating layer by reducing the photosensitive resin pattern used in the step. Forming a low resistance metal layer and an organic insulating layer on an exposed scanning line, forming source / drain wiring, forming a pixel electrode, at least a source wiring and a source / drain in an image display unit. Forming an insulating layer on the channel surface between the wirings.

【００６４】この構成により、本発明の主眼点である走
査線の低抵抗化が実現する。そしてチャネル表面と少な
くともソース配線の絶縁化を同時に行うことにより、写
真食刻工程数が削減されて４枚のフォトマスクでデバイ
ス作製が可能となる。With this configuration, the resistance of the scanning line, which is the main feature of the present invention, is realized. By simultaneously insulating the channel surface and at least the source wiring, the number of photolithography steps is reduced, and the device can be manufactured with four photomasks.

【００６５】請求項１６は請求項６に記載の液晶画像表
示装置の製造方法であって、走査線を形成する工程と、
半導体層の島化工程時にゲート絶縁層をも除去して走査
線を露出する工程と、前記工程で用いられる感光性樹脂
パターンを膜減りさせて半導体層をゲート絶縁層よりも
小さく形成する工程と、露出した走査線に低抵抗金属層
と有機絶縁層を形成する工程と、絵素電極を形成する工
程と、ソース・ドレイン配線を形成する工程と、少なく
とも画像表示部内のソース配線とソース・ドレイン配線
間のチャネル表面に絶縁層を形成する工程とを有するこ
とを特徴とする。A sixteenth aspect is the method for manufacturing a liquid crystal image display device according to the sixth aspect, wherein: a step of forming a scanning line;
A step of exposing the scanning lines by also removing the gate insulating layer during the islanding step of the semiconductor layer, and a step of forming the semiconductor layer smaller than the gate insulating layer by reducing the photosensitive resin pattern used in the step. Forming a low resistance metal layer and an organic insulating layer on an exposed scanning line, forming a pixel electrode, forming a source / drain wiring, and forming at least a source wiring and a source / drain in an image display unit. Forming an insulating layer on the channel surface between the wirings.

【００６６】この構成により、請求項１５に記載の製造
方法と同様の効果が得られる。According to this configuration, the same effect as the manufacturing method according to the fifteenth aspect can be obtained.

【００６７】請求項１７は請求項７に記載の液晶画像表
示装置の製造方法であって、走査線を形成する工程と、
ソース・ドレイン配線を形成する工程と、半導体層の島
化工程時にゲート絶縁層をも除去して走査線を露出する
工程と、前記工程で用いられる感光性樹脂パターンを膜
減りさせて半導体層をゲート絶縁層よりも小さく形成す
る工程と、露出した走査線に低抵抗金属層と有機絶縁層
を形成する工程と、絵素電極を形成する工程と、少なく
とも画像表示部内のソース配線とソース・ドレイン配線
間のチャネル表面に絶縁層を形成する工程とを有するこ
とを特徴とする。(17) A method for manufacturing a liquid crystal image display device according to (7), wherein a step of forming a scanning line is provided.
A step of forming source / drain wiring, a step of exposing a scanning line by also removing a gate insulating layer during an islanding step of a semiconductor layer, and a step of thinning a semiconductor layer by reducing a photosensitive resin pattern used in the step. A step of forming smaller than the gate insulating layer, a step of forming a low-resistance metal layer and an organic insulating layer on exposed scanning lines, a step of forming a pixel electrode, and at least a source wiring and a source / drain in an image display portion. Forming an insulating layer on the channel surface between the wirings.

【００６８】この構成により、請求項１５に記載の製造
方法と同様の効果が得られる。According to this structure, the same effect as the manufacturing method according to the fifteenth aspect can be obtained.

【００６９】請求項１８は請求項８に記載の液晶画像表
示装置の製造方法であって、走査線と絵素電極とを同時
に形成する工程と、半導体層の島化工程時にゲート絶縁
層をも除去して走査線を露出する工程と、前記工程で用
いられる感光性樹脂パターンを膜減りさせて半導体層を
ゲート絶縁層よりも小さく形成する工程と、露出した走
査線に低抵抗金属層と有機絶縁層を形成する工程と、ソ
ース・ドレイン配線を形成する工程と、少なくとも画像
表示部内のソース配線とソース・ドレイン配線間のチャ
ネル表面に絶縁層を形成する工程とを有することを特徴
とする。According to a eighteenth aspect of the present invention, there is provided a method of manufacturing a liquid crystal image display device according to the eighth aspect, wherein a step of forming a scanning line and a picture element electrode simultaneously and a step of forming a gate insulating layer in the step of islanding a semiconductor layer are performed. Removing, exposing the scanning lines, reducing the thickness of the photosensitive resin pattern used in the above-described process to form a semiconductor layer smaller than the gate insulating layer, and forming a low-resistance metal layer and an organic layer on the exposed scanning lines. The method includes a step of forming an insulating layer, a step of forming source / drain wiring, and a step of forming an insulating layer at least on a channel surface between the source wiring and the source / drain wiring in the image display portion.

【００７０】この構成により、請求項１５に記載の画像
表示装置用半導体装置の製造方法と同様の効果が得られ
るのみならず、プロセスの合理化が一段と推進され、写
真食刻工程数がさらに削減されて３枚のフォトマスクで
デバイス作製が可能となる。According to this structure, not only the same effects as those of the method for manufacturing a semiconductor device for an image display device according to claim 15 are obtained, but also the rationalization of the process is further promoted, and the number of photolithography steps is further reduced. Thus, a device can be manufactured using three photomasks.

【００７１】請求項１９は請求項９に記載の液晶画像表
示装置の製造方法であって、走査線を形成する工程と、
チャネル半導体層上に保護絶縁層を形成する工程と、ソ
ース・ドレイン配線の形成時にゲート絶縁層をも除去し
て走査線を露出する工程と、前記工程で用いられる感光
性樹脂パターンを膜減りさせて半導体層をゲート絶縁層
よりも小さく形成する工程と、露出した走査線に低抵抗
金属層と有機絶縁層を形成する工程と、絵素電極を形成
する工程と、少なくとも画像表示部内のソース配線に低
抵抗金属層と有機絶縁層を形成する工程とを有すること
を特徴とする。A nineteenth aspect is a method for manufacturing a liquid crystal image display device according to the ninth aspect, wherein: a step of forming a scanning line;
A step of forming a protective insulating layer on the channel semiconductor layer, a step of removing the gate insulating layer also at the time of forming the source / drain wiring to expose the scanning lines, and reducing a photosensitive resin pattern used in the step. Forming a semiconductor layer smaller than the gate insulating layer by forming a low-resistance metal layer and an organic insulating layer on exposed scanning lines; forming a pixel electrode; and forming at least a source line in the image display unit. Forming a low-resistance metal layer and an organic insulating layer.

【００７２】この構成により、写真食刻工程数が削減さ
れて４枚のフォトマスクでデバイス作製が可能となる。
また、ソース・ドレイン間のチャネル半導体層上には従
来のエッチ・ストップ型と同様に保護絶縁層層が形成さ
れてチャネルを保護するとともにソース配線も低抵抗金
属層で覆われて低抵抗化され、かつソース配線上に有機
絶縁層が形成されて十分なパシベーション機能が付与さ
れる。With this configuration, the number of photolithography steps can be reduced, and a device can be manufactured using four photomasks.
In addition, a protective insulating layer is formed on the channel semiconductor layer between the source and the drain in the same manner as the conventional etch stop type to protect the channel, and the source wiring is covered with a low-resistance metal layer to reduce the resistance. In addition, an organic insulating layer is formed on the source wiring to provide a sufficient passivation function.

【００７３】請求項２０は請求項１０に記載の液晶画像
表示装置の製造方法であって、走査線と絵素電極とを同
時に形成する工程と、チャネル半導体層上に保護絶縁層
を形成する工程と、チャネル保護層を有する半導体層の
島化工程時にゲート絶縁層をも除去して走査線を露出す
る工程と、前記工程で用いられる感光性樹脂パターンを
膜減りさせて半導体層をゲート絶縁層よりも小さく形成
する工程と、露出した走査線に低抵抗金属層と有機絶縁
層を形成する工程と、ソース・ドレイン配線を形成する
工程と、少なくとも画像表示部内のソース配線に低抵抗
金属層と有機絶縁層を形成する工程とを有することを特
徴とする。According to a twentieth aspect, in the method of manufacturing a liquid crystal image display device according to the tenth aspect, a step of simultaneously forming a scanning line and a picture element electrode and a step of forming a protective insulating layer on a channel semiconductor layer Removing the gate insulating layer during the islanding step of the semiconductor layer having the channel protective layer to expose the scanning lines; and reducing the photosensitive resin pattern used in the step to reduce the thickness of the semiconductor layer to the gate insulating layer. A step of forming a smaller resistance, a step of forming a low resistance metal layer and an organic insulating layer on exposed scanning lines, a step of forming source / drain wiring, and a step of forming a lower resistance metal layer at least on a source wiring in an image display portion. Forming an organic insulating layer.

【００７４】この構成により、請求項１９に記載の製造
方法と同様の効果が得られる。According to this configuration, the same effect as the manufacturing method according to claim 19 can be obtained.

【００７５】請求項２１は請求項１１に記載の液晶画像
表示装置の製造方法であって、半導体層を島化する工程
と、走査線を形成する工程と、不純物をイオン注入して
ソース・ドレインを形成する工程と、走査線に低抵抗金
属層と有機絶縁層を形成する工程と、ソース・ドレイン
上に開口部を有する層間絶縁層を形成する工程と、ソー
ス・ドレイン配線を形成する工程と、絵素電極を形成す
る工程と、少なくとも画像表示部内のソース配線に低抵
抗金属層と有機絶縁層を形成する工程とを有することを
特徴とする。In a twenty-first aspect of the present invention, there is provided a method of manufacturing a liquid crystal image display device according to the eleventh aspect, wherein a step of forming a semiconductor layer, a step of forming a scanning line, and a step of forming a source / drain by ion-implanting impurities are performed. Forming a low-resistance metal layer and an organic insulating layer on the scanning line, forming an interlayer insulating layer having an opening on the source / drain, and forming source / drain wiring. Forming a picture element electrode, and forming a low-resistance metal layer and an organic insulating layer at least on a source wiring in the image display unit.

【００７６】この構成により、５枚のフォトマスクでデ
バイス作製が可能となり、ＬＤＤ構造を有するトップゲ
ート型の絶縁ゲート型トランジスタをスイッチング素子
とする液晶画像表示装置においても本発明の主眼点であ
る走査線と信号線の低抵抗化が同時に実現する。With this configuration, it is possible to manufacture a device with five photomasks, and the scanning which is the main point of the present invention is also applied to a liquid crystal image display device using a top gate insulated gate transistor having an LDD structure as a switching element. The resistance of the line and the signal line can be reduced at the same time.

【００７７】請求項２２も請求項１１に記載の液晶画像
表示装置の製造方法であって、半導体層を島化する工程
と、走査線を形成する工程と、走査線に低抵抗金属層を
形成する工程と、不純物をイオン注入しソース・ドレイ
ンを形成する工程と、走査線上の低抵抗金属層に有機絶
縁層を形成する工程と、ソース・ドレイン上に開口部を
有する層間絶縁層を形成する工程と、ソース・ドレイン
配線を形成する工程と、絵素電極を形成する工程と、少
なくとも画像表示部内のソース配線に低抵抗金属層と有
機絶縁層を形成する工程とを有することを特徴とする。According to a twenty-second aspect, in the method of manufacturing a liquid crystal image display device according to the eleventh aspect, a step of forming a semiconductor layer into an island, a step of forming a scanning line, and forming a low-resistance metal layer on the scanning line are provided. Forming a source / drain by ion-implanting impurities, forming an organic insulating layer on a low-resistance metal layer on a scanning line, and forming an interlayer insulating layer having an opening on the source / drain. A step of forming a source / drain wiring, a step of forming a picture element electrode, and a step of forming a low-resistance metal layer and an organic insulating layer at least on a source wiring in an image display unit. .

【００７８】この構成により、５枚のフォトマスクでデ
バイス作製が可能となり、オフセット構造を有するトッ
プゲート型の絶縁ゲート型トランジスタをスイッチング
素子とする液晶画像表示装置においても本発明の主眼点
である走査線と信号線の低抵抗化が同時に実現する。With this configuration, it is possible to manufacture a device with five photomasks, and the scanning which is the main feature of the present invention is also applied to a liquid crystal image display device using a top gate insulated gate transistor having an offset structure as a switching element. The resistance of the line and the signal line can be reduced at the same time.

【００７９】請求項２３は請求項１２に記載の液晶画像
表示装置の製造方法であって、半導体層を島化する工程
と、走査線と絵素電極とを同時に形成する工程と、不純
物をイオン注入してソース・ドレインを形成する工程
と、走査線に低抵抗金属層と有機絶縁層を形成する工程
と、ソース・ドレイン上に開口部を有する層間絶縁層を
形成する工程と、ソース・ドレイン配線を形成する工程
と、少なくとも画像表示部内のソース配線に低抵抗金属
層と有機絶縁層を形成する工程とを有することを特徴と
する。In a twenty-third aspect of the present invention, there is provided a method of manufacturing a liquid crystal image display device according to the twelfth aspect, wherein a step of forming a semiconductor layer, a step of simultaneously forming a scanning line and a pixel electrode, and a step of Implanting a source / drain, forming a low resistance metal layer and an organic insulating layer on the scanning line, forming an interlayer insulating layer having an opening on the source / drain, The method includes a step of forming a wiring and a step of forming a low-resistance metal layer and an organic insulating layer at least on a source wiring in an image display unit.

【００８０】この構成により、ＬＤＤ構造を有するトッ
プゲート型の絶縁ゲート型トランジスタをスイッチング
素子とする液晶画像表示装置においても走査線と信号線
の低抵抗化が同時に実現するだけでなく、プロセスの合
理化も相俟って４枚のフォトマスクでデバイス作製が可
能となる。With this configuration, in a liquid crystal image display device using a top-gate insulated gate transistor having an LDD structure as a switching element, not only low resistance of the scanning lines and signal lines can be realized at the same time, but also the process can be streamlined. Together with this, the device can be manufactured using four photomasks.

【００８１】請求項２４も請求項１２に記載の液晶画像
表示装置の製造方法であって、半導体層を島化する工程
と、走査線と絵素電極とを同時に形成する工程と、走査
線に低抵抗金属層を形成する工程と、不純物をイオン注
入しソース・ドレインを形成する工程と、走査線上の低
抵抗金属層に有機絶縁層を形成する工程と、ソース・ド
レイン上に開口部を有する層間絶縁層を形成する工程
と、ソース・ドレイン配線を形成する工程と、少なくと
も画像表示部内のソース配線に低抵抗金属層と有機絶縁
層を形成する工程とを有することを特徴とする。According to a twenty-fourth aspect of the present invention, there is also provided a method of manufacturing a liquid crystal image display device according to the twelfth aspect, wherein the step of islanding the semiconductor layer, the step of simultaneously forming the scanning lines and the picture element electrodes, A step of forming a low-resistance metal layer, a step of forming a source / drain by ion-implanting impurities, a step of forming an organic insulating layer in the low-resistance metal layer on a scanning line, and an opening on the source / drain The method includes a step of forming an interlayer insulating layer, a step of forming source / drain wiring, and a step of forming a low-resistance metal layer and an organic insulating layer at least on a source wiring in an image display unit.

【００８２】この構成により、オフセット構造を有する
トップゲート型の絶縁ゲート型トランジスタをスイッチ
ング素子とする液晶画像表示装置においても走査線と信
号線の低抵抗化が同時に実現するだけでなく、プロセス
の合理化も相俟って４枚のフォトマスクでデバイス作製
が可能となる。With this configuration, in a liquid crystal image display device using a top-gate insulated gate transistor having an offset structure as a switching element, not only low resistance of scanning lines and signal lines can be realized at the same time, but also process rationalization. Together with this, the device can be manufactured using four photomasks.

【００８３】請求項２５は請求項１３に記載の液晶画像
表示装置の製造方法であって、半導体層を島化する工程
と、走査線を形成する工程と、不純物をイオン注入して
ソース・ドレインを形成する工程と、走査線に低抵抗金
属層と有機絶縁層を形成する工程と、ソース・ドレイン
上に開口部を有する層間絶縁層を形成する工程と、透明
導電層よりなるソース・ドレイン配線と絵素電極とを同
時に形成する工程と、少なくとも画像表示部内のソース
配線に低抵抗金属層と有機絶縁層を形成する工程とを有
することを特徴とする。According to a twenty-fifth aspect of the present invention, there is provided a method of manufacturing a liquid crystal image display device according to the thirteenth aspect, wherein a step of forming a semiconductor layer into an island, a step of forming a scanning line, and a step of forming a source / drain by ion-implanting impurities. Forming a low-resistance metal layer and an organic insulating layer on a scanning line, forming an interlayer insulating layer having an opening on a source / drain, and forming a source / drain wiring made of a transparent conductive layer. And a step of simultaneously forming a pixel electrode and a pixel electrode; and a step of forming a low-resistance metal layer and an organic insulating layer at least on a source wiring in an image display unit.

【００８４】この構成により、請求項２３と同等の効果
が得られる。According to this structure, the same effect as the twenty-third aspect can be obtained.

【００８５】請求項２６も請求項１３に記載の液晶画像
表示装置の製造方法であって、半導体層を島化する工程
と、走査線を形成する工程と、走査線に低抵抗金属層を
形成する工程と、不純物をイオン注入しソース・ドレイ
ンを形成する工程と、走査線上の低抵抗金属層に有機絶
縁層を形成する工程と、ソース・ドレイン上に開口部を
有する層間絶縁層を形成する工程と、透明導電層よりな
るソース・ドレイン配線と絵素電極とを同時に形成する
工程と、少なくとも画像表示部内のソース配線に低抵抗
金属層と有機絶縁層を形成する工程とを有することを特
徴とする。(26) A method of manufacturing a liquid crystal image display device according to (13), wherein the step of forming a semiconductor layer into islands, the step of forming scanning lines, and the step of forming a low-resistance metal layer on the scanning lines. Forming a source / drain by ion-implanting impurities, forming an organic insulating layer on a low-resistance metal layer on a scanning line, and forming an interlayer insulating layer having an opening on the source / drain. A step of simultaneously forming a source / drain wiring and a pixel electrode made of a transparent conductive layer and a step of forming a low-resistance metal layer and an organic insulating layer on at least the source wiring in the image display unit. And

【００８６】この構成により、請求項２４と同等の効果
が得られる。According to this configuration, the same effect as that of the twenty-fourth aspect can be obtained.

【００８７】請求項２７は請求項１５〜請求項２６に記
載の液晶画像表示装置の製造方法であって、低抵抗金属
層が金、銀または銅を用いた鍍金によって形成されるこ
とを特徴とする。(27) The method for manufacturing a liquid crystal image display device according to any one of (15) to (26), wherein the low-resistance metal layer is formed by plating using gold, silver or copper. I do.

【００８８】この構成により、真空製膜装置と食刻装置
を用いることなく走査線と信号線の抵抗値を十分に下げ
ることができるので、低抵抗金属材料の利用効率が飛躍
的に向上して低コスト化が実現する。加えて鍍金による
製膜方法は、真空製膜装置やドライ方式の食刻装置とは
異なって処理槽においてダスト・パーティクルの発生源
が存在しないので歩留も向上する。With this configuration, the resistance of the scanning line and the signal line can be sufficiently reduced without using a vacuum film forming apparatus and an etching apparatus, so that the utilization efficiency of the low-resistance metal material is dramatically improved. Cost reduction is realized. In addition, in the film forming method by plating, unlike a vacuum film forming apparatus or a dry etching apparatus, the yield is improved because there is no source of dust particles in the processing tank.

【００８９】[0089]

【発明の実施の形態】請求項１と請求項２は本発明の骨
格となる絶縁ゲート型トランジスタの基本構成を示すも
のあり、液晶画像表示装置の構成要素としての位置付け
は実施形態の中で詳細に説明する。また請求項３と請求
項４は本発明の実施形態を総括する概念であり、本発明
の実施形態を図１〜図１８に記載した図面に基づいて説
明する。図１に本発明の第１の実施形態に係る画像表示
装置用半導体装置（アクティブ基板）の平面図を示し、
図２に図１のＡ−Ａ’線上と一部Ｂ−Ｂ’線上及びＣ−
Ｃ’線上の製造工程の断面図を示す。同様に第２の実施
形態は図３と図４、第３の実施形態は図５と図６で、第
４の実施形態は図７と図８で、第５の実施形態は図９と
図１０で、第６の実施形態は図１１と図１２で、第７と
第８の実施形態は図１３と図１４で、第９と第１０の実
施形態は図１５と図１６で、第１１と第１２の実施形態
は図１７と図１８とで、夫々アクティブ基板の平面図と
製造工程の断面図を示す。なお、従来例と同一機能の部
位については同一の符号を付して詳細な説明は省略する
こととする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Claims 1 and 2 show the basic structure of an insulated gate transistor as a skeleton of the present invention. The positioning as a component of a liquid crystal image display device is described in detail in the embodiments. Will be described. Claims 3 and 4 are concepts that summarize the embodiments of the present invention, and the embodiments of the present invention will be described with reference to the drawings shown in FIGS. FIG. 1 shows a plan view of a semiconductor device (active substrate) for an image display device according to a first embodiment of the present invention,
FIG. 2 shows a portion on the line AA ′ and a portion on the line BB ′ of FIG.
FIG. 4 shows a cross-sectional view of the manufacturing process on line C ′. Similarly, the second embodiment is shown in FIGS. 3 and 4, the third embodiment is shown in FIGS. 5 and 6, the fourth embodiment is shown in FIGS. 7 and 8, and the fifth embodiment is shown in FIGS. 10, the sixth embodiment is shown in FIGS. 11 and 12, the seventh and eighth embodiments are shown in FIGS. 13 and 14, the ninth and tenth embodiments are shown in FIGS. 17 and 18 show a plan view of an active substrate and a cross-sectional view of a manufacturing process in the twelfth embodiment, respectively. Parts having the same functions as those of the conventional example are denoted by the same reference numerals, and detailed description thereof will be omitted.

【００９０】（第１の実施形態）本発明の第１の実施形
態によるアクティブ基板の製造方法では先発明と同様
に、図２（ａ）に示したようにガラス基板２の一主面上
に、ＳＰＴ等の真空製膜装置を用いて膜厚0.1μm程度の
第１の金属層を被着して微細加工技術により走査線１１
も兼ねるゲート電極１０５（と共通容量線１６と）を選
択的に形成する。第１の金属層には通常、耐熱性の高い
金属薄膜が採用される。(First Embodiment) In a method for manufacturing an active substrate according to a first embodiment of the present invention, as shown in FIG. A first metal layer having a thickness of about 0.1 μm is deposited using a vacuum film forming apparatus such as
The gate electrode 105 (and the common capacitance line 16) also serving as the gate electrode 105 is selectively formed. Usually, a metal thin film having high heat resistance is employed for the first metal layer.

【００９１】次に、図２（ｂ）に示したようにガラス基
板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる
第１のSiNx（シリコン窒化）層、不純物をほとんど含ま
ず絶縁ゲート型トランジスタのチャネルとなる第１の非
晶質シリコン層、及び不純物を含み絶縁ゲート型トラン
ジスタのソース・ドレインとなる第２の非晶質シリコン
層と３種類の薄膜層を、例えば0.3-0.1-0.05μm程度の
膜厚で順次被着して３０，３１，３３とする。Next, as shown in FIG. 2 (b), a first SiNx (silicon nitride) layer serving as a gate insulating layer is formed on the entire surface of the glass substrate 2 by using a PCVD apparatus. A first amorphous silicon layer serving as a channel of the transistor, a second amorphous silicon layer containing impurities and serving as a source / drain of an insulated gate transistor, and three types of thin film layers, for example, 0.3-0.1-0.05 The layers are sequentially deposited to a thickness of about μm to form 30, 31, 33.

【００９２】続いて、図２（ｃ）に示したように微細加
工技術により少なくともトランジスタの形成領域１０２
（図３参照）に感光性樹脂パターン４１を例えば２μｍ
程度の膜厚で選択的に形成する。そして感光性樹脂パタ
ーン４１をマスクとして第２と第１の非晶質シリコン層
３３，３１とゲート絶縁層３０とを選択的に除去してガ
ラス基板２を露出する。この工程においては複数種の薄
膜を食刻するのでガスを用いた乾式食刻（ドライエッ
チ）の採用が合理的である。Subsequently, as shown in FIG. 2C, at least a transistor forming region 102 is formed by a fine processing technique.
(See FIG. 3) The photosensitive resin pattern 41 is, for example, 2 μm
It is selectively formed with a film thickness of about. Then, using the photosensitive resin pattern 41 as a mask, the second and first amorphous silicon layers 33 and 31 and the gate insulating layer 30 are selectively removed to expose the glass substrate 2. In this step, since a plurality of types of thin films are etched, it is reasonable to employ dry etching using gas.

【００９３】引き続き、例えば酸素ガスプラズマ中での
処理等により前記感光性樹脂パターン４１を0.5〜１μm
程度減りさせて４１’とした後、図２（ｄ）に示したよ
うに感光性樹脂パターン４１’をマスクとして第２と第
１の非晶質シリコン層３３’，３１’とを食刻して夫々
３３”，３１”とし、ゲート絶縁層３０’を部分的に
（周囲0.5〜１μm程度）露出する。Subsequently, the photosensitive resin pattern 41 is formed to a thickness of 0.5 to 1 μm by, for example, treatment in oxygen gas plasma.
After being reduced to a degree 41 ', the second and first amorphous silicon layers 33' and 31 'are etched using the photosensitive resin pattern 41' as a mask as shown in FIG. 2D. The gate insulating layer 30 'is partially exposed (around 0.5 to 1 .mu.m).

【００９４】この後、感光性樹脂パターン４１’を除去
し、鍍金によって走査線１１上に低抵抗金属層を、具体
的には金、銀または銅を形成する。図示はしないが上記
した低抵抗金属の板を陽極、走査線１１を陰極とし、数
〜数１０Ｖの直流電圧を印可すれば図２（ｅ）に示した
ように走査線１１上に上記した低抵抗金属の薄膜層７１
が形成される。Thereafter, the photosensitive resin pattern 41 'is removed, and a low-resistance metal layer, specifically, gold, silver or copper is formed on the scanning lines 11 by plating. Although not shown, the above-described low-resistance metal plate is used as an anode, the scanning line 11 is used as a cathode, and when a DC voltage of several to several tens of volts is applied, as shown in FIG. Resistive metal thin film layer 71
Is formed.

【００９５】その膜厚は液晶画像表示装置の画面サイズ
と精細度と走査線１１の要求される応答速度（時定数）
で決定すれば良く、例えば0.5μmの膜厚で形成するが、
最大膜厚は走査線１１上に成長した低抵抗金属層７１が
ゲート絶縁層３０’上を横方向にも広がってチャネル半
導体層３１”と短絡するまで可能である。The film thickness depends on the screen size and definition of the liquid crystal image display device and the required response speed (time constant) of the scanning line 11.
For example, the film is formed with a thickness of 0.5 μm.
The maximum film thickness is possible until the low-resistance metal layer 71 grown on the scanning line 11 spreads laterally on the gate insulating layer 30 ′ and short-circuits with the channel semiconductor layer 31 ″.

【００９６】鍍金によって形成される低抵抗金属層は必
ずしも走査線１１上全てに必要ではなく、低抵抗金属層
７１が銀や銅の場合には走査線１１の一部よりなる電極
端子６または電極端子６が形成される走査線１１の一部
上だけはむしろ耐薬品性、耐酸化性等の観点から従来通
りの第１の金属層が望ましく感光性樹脂パターン等の選
択的保護手段の採用も可能であるが、製造工程を削減す
るためには先発明と同様に基板内選択的電気化学処理装
置の採用が好ましい。The low-resistance metal layer formed by plating is not necessarily required on the entire scanning line 11. When the low-resistance metal layer 71 is made of silver or copper, the electrode terminal 6 or the electrode The first metal layer is preferably used only on a part of the scanning line 11 where the terminal 6 is formed, from the viewpoint of chemical resistance, oxidation resistance, and the like, and selective protection means such as a photosensitive resin pattern may be employed. Although it is possible, in order to reduce the number of manufacturing steps, it is preferable to employ an in-substrate selective electrochemical treatment apparatus as in the previous invention.

【００９７】引き続き、先発明と同様にポリアミック酸
塩を0.01％程度含む溶液を電着液とし、走査線１１に＋
（プラス）電位を与えて電着を行い、図２（ｆ）に示し
たように露出した走査線１１とゲート電極１０５上に有
機絶縁層であるポリイミド層７２を選択的に形成する。
電着電圧は数Ｖ程度でポリイミド層７２の厚みをゲート
絶縁層３０’と同等の厚みの0.3 μｍ程度とするのは容
易である。Subsequently, a solution containing about 0.01% of a polyamic acid salt was used as an electrodeposition solution in the same manner as in the previous invention, and +
Electrodeposition is performed by applying a (plus) potential, and a polyimide layer 72 as an organic insulating layer is selectively formed on the exposed scanning lines 11 and the gate electrodes 105 as shown in FIG.
The electrodeposition voltage is about several volts, and it is easy to make the thickness of the polyimide layer 72 about 0.3 μm, which is equivalent to the thickness of the gate insulating layer 30 ′.

【００９８】しかしながら、有機絶縁層７２を走査線１
１の電極端子６が形成される領域上に形成しては工程削
減が実現しないので前記領域を適当な手段で覆う必要が
ある。例えば感光性樹脂パターンをマスクとした選択的
電着は製造工程数の増大をもたらすので、基本的には本
発明者が先願した特願2000-107577号に示した基板内選
択的電気化学処理装置等を採用してガラス基板２面内に
選択的に有機絶縁層７２を形成するのが合理的である。
好ましくはポリイミド層７２が低抵抗金属層７１を完全
に覆うように形成すべきであるが、このためには基板内
選択的電気化学処理装置を用いた時の選択的形成の精度
向上が不可欠である。However, the organic insulating layer 72 is connected to the scanning line 1
If the electrode terminal 6 is formed on the area where the one electrode terminal 6 is formed, the number of steps cannot be reduced. Therefore, it is necessary to cover the area with an appropriate means. For example, since selective electrodeposition using a photosensitive resin pattern as a mask results in an increase in the number of manufacturing steps, basically, selective electrochemical treatment in a substrate described in Japanese Patent Application No. 2000-107577 previously filed by the present inventors. It is reasonable to employ a device or the like to selectively form the organic insulating layer 72 in the surface of the glass substrate 2.
Preferably, the polyimide layer 72 should be formed so as to completely cover the low-resistance metal layer 71. For this purpose, it is indispensable to improve the precision of the selective formation when using an in-substrate selective electrochemical treatment apparatus. is there.

【００９９】このように少なくとも画像表示部内の露出
した走査線１１上に有機絶縁層（ポリイミド）７２を選
択的に形成した後、図２（ｇ）に示したようにＳＰＴ等
の真空製膜装置を用いて膜厚0.1μm程度の陽極酸化可能
な耐熱金属層として例えばＴｉ，Ｔａ等の薄膜層３４
を、そして低抵抗配線層として膜厚0.3μm程度のＡＬ薄
膜層３５を、さらに膜厚0.1μm程度の陽極酸化可能な中
間導電層としてＴａ等の薄膜層３６を順次被着する。そ
してこれら３層の金属層を微細加工技術により感光性樹
脂パターンを用いて順次食刻して絶縁ゲート型トランジ
スタのドレイン配線２１とソース配線も兼ねる信号線１
２とを選択的に形成する。なお、ソース・ドレイン配線
１２，２１の形成と同時に蓄積容量線１６上には蓄積容
量１５を形成する一方の蓄積電極５５の形成を行う。After the organic insulating layer (polyimide) 72 is selectively formed on at least the exposed scanning lines 11 in the image display section, a vacuum film forming apparatus such as SPT is used as shown in FIG. A thin film layer 34 of, for example, Ti, Ta, etc.
Then, an AL thin film layer 35 having a thickness of about 0.3 μm as a low resistance wiring layer, and a thin film layer 36 of Ta or the like as an anodically oxidizable intermediate conductive layer having a thickness of about 0.1 μm are sequentially deposited. Then, the three metal layers are sequentially etched using a photosensitive resin pattern by a fine processing technique to form a signal line 1 serving also as a drain wiring 21 and a source wiring of the insulated gate transistor.
2 is selectively formed. One storage electrode 55 for forming the storage capacitor 15 is formed on the storage capacitor line 16 simultaneously with the formation of the source / drain wirings 12 and 21.

【０１００】また画像表示部外の領域で露出している走
査線１１を含んで走査線の電極端子６を形成することも
可能である。あるいはここでは電極端子６を形成せず、
後続の工程で透明導電性の電極端子６’を形成しても良
い。なお信号線１２の配線抵抗が問題とならない場合に
はＡＬよりなる低抵抗配線層３５は必ずしも必要ではな
く、その場合にはＣｒ，Ｔａ，Ｍｏ等の耐熱金属やそれ
らの合金あるいはそれらのシリサイド等の材料を選択す
ればソース・ドレイン配線１２，２１を単層化すること
が可能であることは言うまでも無い。It is also possible to form the scanning line electrode terminals 6 including the scanning lines 11 exposed in a region outside the image display section. Alternatively, here, the electrode terminal 6 is not formed,
A transparent conductive electrode terminal 6 'may be formed in a subsequent step. When the wiring resistance of the signal line 12 does not matter, the low-resistance wiring layer 35 made of AL is not always necessary. In this case, a heat-resistant metal such as Cr, Ta, or Mo, an alloy thereof, or a silicide thereof is used. It is needless to say that the source / drain wirings 12 and 21 can be made into a single layer by selecting the above material.

【０１０１】さらに、図２（ｈ）に示したようにガラス
基板２の全面にＳＰＴ等の真空製膜装置を用いて膜厚0.
1〜0.2μm程度の透明導電層として例えばＩＴＯ（Indiu
m-Tin-Oxide）を被着し、微細加工技術によりドレイン
配線２１の一部を含んでガラス基板２上に絵素電極２２
を選択的に形成する。Further, as shown in FIG. 2H, the entire surface of the glass substrate 2 is processed to a film thickness of 0.5 using a vacuum film forming apparatus such as SPT.
As a transparent conductive layer of about 1 to 0.2 μm, for example, ITO (Indiu
m-Tin-Oxide) and a pixel electrode 22 on the glass substrate 2 including a part of the drain wiring 21 by a fine processing technique.
Are formed selectively.

【０１０２】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子６上と信号線の電極端子５上とに開
口部を有するパシベーション絶縁層を形成しても良い。Thereafter, passivation of the active substrate 2 is required, and the passivation having openings on the picture element electrodes 22, the scanning line electrode terminals 6, and the signal line electrode terminals 5 is performed by using the conventional technique. An insulating layer may be formed.

【０１０３】あるいはソース・ドレイン配線１２，２１
を形成した後、ドレイン配線２１上と走査線の電極端子
６上と信号線の電極端子５上とに開口部を有するパシベ
ーション絶縁層を形成し、ドレイン電極２１上の開口部
を含んで絵素電極２２を形成してもアクティブ基板が得
られる。Alternatively, source / drain wirings 12 and 21
Is formed, a passivation insulating layer having an opening is formed on the drain wiring 21, the scanning line electrode terminal 6, and the signal line electrode terminal 5, and the pixel including the opening on the drain electrode 21 is formed. Even if the electrode 22 is formed, an active substrate can be obtained.

【０１０４】しかしながら上記した製造方法ではパシベ
ーション絶縁層に開口部を形成するために写真食刻工程
が必要なので、本願発明では製造工程を削減するため先
発明と同様に絵素電極２２の選択的パターン形成に用い
られた感光性樹脂パターン６５をマスクとして光を照射
しながらソース・ドレイン配線１２，２１を陽極酸化し
てソース・ドレイン配線１２，２１上に酸化層を形成す
るとともにソース・ドレイン配線１２，２１間に露出し
ている不純物を含む第２の非晶質シリコン層３３’と不
純物を含まない第１の非晶質シリコン層３１’の一部を
陽極酸化して絶縁層である酸化シリコン層（SiO2）６
６，６７を形成する。However, in the above-described manufacturing method, a photolithography step is required to form an opening in the passivation insulating layer. Therefore, in the present invention, the selective pattern of the pixel electrode 22 is reduced in the same manner as in the previous invention to reduce the manufacturing steps. The source / drain wirings 12 and 21 are anodized while irradiating light using the photosensitive resin pattern 65 used as a mask to form an oxide layer on the source / drain wirings 12 and 21 and to form the source / drain wirings 12. , 21 and a portion of the first amorphous silicon layer 31 ′ containing no impurities and the first amorphous silicon layer 31 ′ containing no impurities are anodized to form silicon oxide as an insulating layer. Layer (SiO2) 6
6,67 are formed.

【０１０５】ソース・ドレイン配線１２，２１の上面に
はＴａ、側面にはＴａ，ＡＬ，Ｔｉ（またはＴａ）の積
層が露出しており、これらの金属は陽極酸化によってＴ
ａは絶縁層である５酸化タンタル（Ta2O5）６８、ＡＬ
は絶縁層であるアルミナ（AL2O3）６９、Ｔｉは半導体
である酸化チタン（TiO2）７０に変質する。酸化チタン
（TiO2）７０は厳密に言うと絶縁層ではないが、非常に
薄いことと露出している面積が小さいことから、パシベ
ーション機能の観点からは問題とはならない。Ta is exposed on the upper surfaces of the source / drain wirings 12 and 21, and a layer of Ta, AL, Ti (or Ta) is exposed on the side surfaces.
a is an insulating layer of tantalum pentoxide (Ta2O5) 68, AL
Is transformed into alumina (AL2O3) 69 as an insulating layer, and Ti is transformed into titanium oxide (TiO2) 70 as a semiconductor. Strictly speaking, titanium oxide (TiO2) 70 is not an insulating layer, but it is not a problem from the viewpoint of the passivation function because it is very thin and has a small exposed area.

【０１０６】不純物を含む第２の非晶質シリコン層３
３’は厚み方向に全て完全に絶縁層化しないと絶縁ゲー
ト型トランジスタのリーク電流の増大をもたらす。そこ
で光を照射しながら陽極酸化を実施することが陽極酸化
工程の重要なポイントとなる。なぜならば、光を照射し
ながら陽極酸化を実施すると不純物を含む第２の非晶質
シリコン層３３’に接している不純物を含まない第１の
非晶質シリコン層３１’が光電効果により殆ど電流が流
れない高抵抗状態から必要な電流を流せるだけの低抵抗
状態に変化させることができるからである。Second amorphous silicon layer 3 containing impurities
3 'increases the leakage current of the insulated gate transistor unless the insulating layer is completely formed in the thickness direction. Therefore, performing anodization while irradiating light is an important point in the anodization step. This is because when anodic oxidation is performed while irradiating light, the first amorphous silicon layer 31 ′ containing no impurity that is in contact with the second amorphous silicon layer 33 ′ containing the impurity has almost no current due to the photoelectric effect. This is because the state can be changed from a high resistance state in which no current flows to a low resistance state in which a necessary current can be passed.

【０１０７】また、不純物を含む第２の非晶質シリコン
層３３’を陽極酸化して絶縁層である酸化シリコン層
（SiO2）６６に変質させるに足る化成電圧１００V超よ
り１０V程度、化成電圧を高く設定することで形成され
た不純物を含む酸化シリコン層（SiO2）６６に接する不
純物を含まない第１の非晶質シリコン層３１’の一部
（１００Å程度）まで不純物を含まない酸化シリコン層
（SiO2）６７に変質させることで、チャネルの電気的な
純度が高まりソース・ドレイン配線１２，２１間の電気
的な分離は完全なものとすることも重要である。Further, the anodizing of the second amorphous silicon layer 33 ′ containing impurities to transform it into a silicon oxide layer (SiO 2) 66 which is an insulating layer is more than about 100 V and about 10 V or more. The silicon oxide layer containing no impurity up to a part (about 100 °) of the first amorphous silicon layer 31 ′ containing no impurity which is in contact with the silicon oxide layer containing impurities (SiO 2) 66 formed by setting the impurity concentration to high. It is also important that the electrical purity of the channel is increased by changing the quality to (SiO2) 67, and the electrical isolation between the source / drain wirings 12 and 21 is completed.

【０１０８】陽極酸化で形成される５酸化タンタル（Ta
2O5）６８、アルミナ（AL2O3）６９、酸化チタン（TiO
2）７０の各酸化層の膜厚は配線のパシベーションとし
ては0.1〜0.2μm程度で十分であり、エチレングリコー
ル等の化成液を用いて化成電圧は同じく１００V超で実
現する。Tantalum pentoxide (Ta) formed by anodic oxidation
2O5) 68, alumina (AL2O3) 69, titanium oxide (TiO)
2) The film thickness of each oxide layer 70 is sufficient for passivation of the wiring to be about 0.1 to 0.2 μm, and a chemical formation voltage of more than 100 V is realized by using a chemical solution such as ethylene glycol.

【０１０９】基板内選択的電気化学処理装置を用いてガ
ラス基板２内の選択的陽極酸化を実施すれば、図１に示
したように画像表示部外の領域で信号線１２の一部を電
極端子５とすることができる。あるいは別に図示したよ
うに画像表示部外の領域で信号線１２を含んで透明導電
層よりなる電極端子５’を形成することも可能である。
この構成は図２（ｈ）に示した絵素電極２２とドレイン
配線２１との接続形態と同一である。ガラス基板２全体
を化成液中に浸漬するような従来の陽極酸化方法であれ
ば適当なマスク材の併用が無い限りソース・ドレイン配
線１２，２１を選択的に陽極酸化することはできず、電
極端子は後者の構成しか選択できない。When selective anodic oxidation in the glass substrate 2 is performed by using an in-substrate selective electrochemical treatment apparatus, as shown in FIG. The terminal 5 can be used. Alternatively, as shown separately, it is also possible to form the electrode terminal 5 ′ made of a transparent conductive layer including the signal line 12 in a region outside the image display unit.
This configuration is the same as the connection form between the picture element electrode 22 and the drain wiring 21 shown in FIG. In the case of a conventional anodic oxidation method in which the entire glass substrate 2 is immersed in a chemical conversion solution, the source / drain wirings 12 and 21 cannot be selectively anodized unless an appropriate mask material is used in combination. Only the latter configuration can be selected for the terminal.

【０１１０】最後に、感光性樹脂パターン６５を除去し
て図２（ｉ）に示したようにアクティブ基板２（画像表
示装置用半導体装置）として完成する。このようにして
得られたアクティブ基板２とカラーフィルタとを貼り合
わせて液晶パネル化し、本発明の第１の実施形態が完了
する。蓄積容量１５の構成に関しては、蓄積容量線１６
上にソース・ドレイン配線１２，２１と同時に形成され
た蓄積電極５５と蓄積容量線１６とがゲート絶縁層３
０’と不純物を含まない非晶質シリコン層３１’と不純
物を含む非晶質シリコン層３３’とを介して構成してい
る例を図１に例示しているが、蓄積容量１５の構成はこ
れに限られるものではなく、絵素電極２２と前段の走査
線１１との間にゲート絶縁層３０を含む薄膜層を介して
構成しても良い。また、その他の構成も可能であるが詳
細な説明は省略する。Finally, the photosensitive resin pattern 65 is removed to complete the active substrate 2 (semiconductor device for an image display device) as shown in FIG. The active substrate 2 thus obtained and the color filter are bonded together to form a liquid crystal panel, and the first embodiment of the present invention is completed. Regarding the configuration of the storage capacitor 15, the storage capacitor line 16
The storage electrode 55 and the storage capacitance line 16 formed simultaneously with the source / drain wirings 12 and 21 are formed on the gate insulating layer 3.
FIG. 1 illustrates an example in which an amorphous silicon layer 31 ′ containing no impurities and an impurity-free amorphous silicon layer 31 ′ is interposed therebetween. However, the present invention is not limited to this, and a thin film layer including the gate insulating layer 30 may be interposed between the pixel electrode 22 and the preceding scanning line 11. Further, other configurations are possible, but detailed description is omitted.

【０１１１】主要製造工程である半導体層の島化工程
と、ソース・ドレイン配線の形成工程と、絵素電極の形
成工程とを前後させて異種構成の絶縁ゲート型トランジ
スタを得ることができるので、それを第２と第３の実施
形態として以下に説明する。The insulated gate transistor having a different structure can be obtained by changing the semiconductor layer islanding step, the source / drain wiring forming step, and the picture element electrode forming step, which are the main manufacturing steps, back and forth. This will be described below as second and third embodiments.

【０１１２】（第２の実施形態）本発明の第２の実施形
態によるアクティブ基板の製造方法では、図４（ｆ）に
示した半導体層とゲート絶縁層との島化工程とそれに続
く露出した走査線１１とゲート電極１０５上への低抵抗
金属層７１と有機絶縁薄膜７２の形成工程までは第１の
実施形態と同一の製造工程で進行する。続いて、図４
（ｇ）に示したようにＳＰＴ等の真空製膜装置を用いて
膜厚0.1〜0.2μm程度の透明導電層としてＩＴＯ（Indiu
m-Tin-Oxide）を全面に被着し、微細加工技術により絵
素電極２２をガラス基板２上に選択的に形成する。(Second Embodiment) In the method of manufacturing an active substrate according to a second embodiment of the present invention, the step of islanding the semiconductor layer and the gate insulating layer shown in FIG. The steps up to the step of forming the low-resistance metal layer 71 and the organic insulating thin film 72 on the scanning line 11 and the gate electrode 105 proceed in the same manufacturing steps as in the first embodiment. Subsequently, FIG.
As shown in (g), as a transparent conductive layer having a film thickness of about 0.1 to 0.2 μm by using ITO (Indiu
m-Tin-Oxide) is applied over the entire surface, and the pixel electrodes 22 are selectively formed on the glass substrate 2 by a fine processing technique.

【０１１３】引き続き、図４（ｈ）に示したようにＳＰ
Ｔ等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属
層として例えばＴｉ，Ｔａ等の薄膜層３４、そして低抵
抗配線層として膜厚0.3μm程度のＡＬ薄膜層３５を順次
被着する。そしてこれら２層を微細加工技術により感光
性樹脂パターンを用いて順次食刻して絶縁ゲート型トラ
ンジスタのソース配線も兼ねる信号線１２と絵素電極２
２の一部を含んでドレイン配線２１とを選択的に形成す
る。なお、走査線の電極端子の構成に関しては図示した
ようにソース・ドレイン配線１２，２１の形成と同時に
画像表示部外の領域で露出している走査線１１を含んで
走査線の電極端子６を同時に形成しても良く、あるいは
絵素電極２２の形成時に透明導電層よりなる電極端子
６’を形成しても良い。Subsequently, as shown in FIG.
Using a vacuum film forming apparatus such as T, a thin film layer 34 of, for example, Ti or Ta is deposited as a heat-resistant metal layer having a thickness of about 0.1 μm, and an AL thin film layer 35 having a thickness of about 0.3 μm is deposited as a low-resistance wiring layer. I do. These two layers are sequentially etched using a photosensitive resin pattern by a fine processing technique to form a signal line 12 also serving as a source wiring of the insulated gate transistor and a pixel electrode 2.
2, and the drain wiring 21 is selectively formed. As shown in the figure, the configuration of the scanning line electrode terminals includes the scanning line 11 exposed in a region outside the image display unit at the same time as the formation of the source / drain wirings 12 and 21. It may be formed at the same time, or the electrode terminal 6 ′ made of a transparent conductive layer may be formed when the pixel electrode 22 is formed.

【０１１４】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子６上と信号線の電極端子５上とに開
口部を有するパシベーション絶縁層を形成しても良い。
しかしながら上記した製造方法ではパシベーション絶縁
層に開口部を形成するために写真食刻工程が必要なので
製造工程を削減するために先発明と同様に、図４（ｉ）
に示したように光を照射しながらソース・ドレイン配線
１２，２１を陽極酸化してその表面に酸化層を形成する
とともにソース・ドレイン配線１２，２１間に露出して
いる不純物を含む第２の非晶質シリコン層３３’と不純
物を含まない第１の非晶質シリコン層３１’の一部を陽
極酸化して絶縁層である酸化シリコン層（SiO2）６６，
６７を形成する。ガラス基板２内の選択的陽極酸化を実
施すれば、図３に示したように画像表示部外の領域で信
号線１２の一部を電極端子５とすることができる。ある
いは別に図示したように画像表示部外の領域で透明導電
層よりなる電極端子５’の一部を含んで信号線１２を形
成することも可能である。この構成は図４（ｈ）に示し
た絵素電極２２とドレイン電極２１との接続形態と同一
である。ガラス基板２内の選択的陽極酸化が実施しない
場合、電極端子は後者の構成しか選択できないが、電極
端子５’も陽極酸化されるので極端に表面抵抗値が上が
らないように注意する必要があることを補足しておく。
このようにして得られたアクティブ基板２とカラーフィ
ルタとを貼り合わせて液晶パネル化し、本発明の第２の
実施形態が完了する。Thereafter, passivation of the active substrate 2 is required, and the passivation having openings on the pixel electrodes 22, the scanning line electrode terminals 6, and the signal line electrode terminals 5 is performed by using a conventional technique. An insulating layer may be formed.
However, in the above-described manufacturing method, a photolithography process is required to form an opening in the passivation insulating layer.
As shown in (2), while irradiating light, the source / drain wirings 12 and 21 are anodized to form an oxide layer on the surface thereof, and the second layer containing impurities exposed between the source / drain wirings 12 and 21 is formed. The amorphous silicon layer 33 'and a part of the first amorphous silicon layer 31' containing no impurities are anodized to form a silicon oxide layer (SiO2) 66 as an insulating layer.
67 is formed. By performing selective anodic oxidation in the glass substrate 2, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display unit as shown in FIG. Alternatively, as shown separately, it is also possible to form the signal line 12 including a part of the electrode terminal 5 ′ made of a transparent conductive layer in a region outside the image display unit. This configuration is the same as the connection between the picture element electrode 22 and the drain electrode 21 shown in FIG. When the selective anodic oxidation in the glass substrate 2 is not performed, only the latter configuration can be selected for the electrode terminal, but care must be taken so that the surface resistance value does not increase extremely because the electrode terminal 5 ′ is also anodized. Let me add that.
The active substrate 2 thus obtained and the color filter are bonded together to form a liquid crystal panel, and the second embodiment of the present invention is completed.

【０１１５】なお、信号線１２の配線抵抗が問題となら
ない場合にはＡＬよりなる低抵抗配線層３５は必ずしも
必要ではなく、その場合にはＣｒ，Ｔａ等の耐熱金属
（ＭｏとＷの陽極酸化層は水溶性なので採用は難し
い。）やそれらの合金あるいはそれらのシリサイド等の
材料を選択すればソース・ドレイン配線１２，２１を単
層化することが可能である。When the wiring resistance of the signal line 12 does not matter, the low-resistance wiring layer 35 made of AL is not always necessary. In this case, a heat-resistant metal such as Cr or Ta (anodizing of Mo and W) is used. The layer is water-soluble, so it is difficult to employ it.), Or a material such as an alloy thereof or a silicide thereof is selected, so that the source / drain wirings 12 and 21 can be made into a single layer.

【０１１６】第２の実施形態ではこのようにソース・ド
レイン配線１２，２１を耐熱金属層３４’とアルミニウ
ム合金層３５’との２層で構成することが可能である
が、ソース・ドレイン配線１２，２１と第２の非晶質シ
リコン層３３’の陽極酸化時にドレイン配線２１と電気
的に繋がっている絵素電極２２も露出しているため、絵
素電極２２も同時に陽極酸化される点が第１の実施形態
と大きく異なる。In the second embodiment, the source / drain wirings 12 and 21 can be composed of two layers of the heat-resistant metal layer 34 'and the aluminum alloy layer 35'. , 21 and the second amorphous silicon layer 33 'are also exposed because the picture element electrode 22 electrically connected to the drain wiring 21 is also exposed at the time of anodic oxidation. This is significantly different from the first embodiment.

【０１１７】このため絵素電極２２を構成する透明導電
層の膜質によっては陽極酸化によって抵抗値の増大する
こともあり、その場合には透明導電層の製膜条件を適宜
変更して酸素不足の膜質としておく必要があるが陽極酸
化で透明導電層の透明度が低下することはほとんどな
い。また、ドレイン配線２１と絵素電極２２を陽極酸化
するための電流も絶縁ゲート型トランジスタのチャネル
を通って供給されるが絵素電極２２の面積が大きいため
に大きな化成電流または長時間の化成が必要となり、い
くら強い外光を照射してもチャネル部の抵抗が障害とな
り、ドレイン配線２１上にソース配線１２と同等の膜質
と膜厚のアルミナ層６７を形成することは化成時間の延
長だけでは対応困難である。For this reason, depending on the film quality of the transparent conductive layer constituting the picture element electrode 22, the resistance may increase due to anodic oxidation. In such a case, the film forming conditions of the transparent conductive layer are appropriately changed and oxygen deficiency is insufficient. Although it is necessary to maintain the film quality, the transparency of the transparent conductive layer hardly decreases by anodic oxidation. A current for anodizing the drain wiring 21 and the pixel electrode 22 is also supplied through the channel of the insulated gate transistor. However, since the area of the pixel electrode 22 is large, a large formation current or a long period of formation is required. No matter how strong external light is applied, the resistance of the channel portion becomes an obstacle, and forming the alumina layer 67 on the drain wiring 21 with the same film quality and thickness as the source wiring 12 can be achieved only by extending the formation time. It is difficult to respond.

【０１１８】しかしながら、ドレイン配線２１上に形成
されるアルミナ層６７が多少不完全であっても実用上は
支障の無い信頼性が得られることが多い。なぜならば、
液晶セルに印可される駆動信号は基本的に交流であり、
対向電極１４とソース・ドレイン配線１２，２１との間
には直流電圧成分が少ないからである。However, even if the alumina layer 67 formed on the drain wiring 21 is somewhat imperfect, reliability that does not hinder practical use is often obtained. because,
The drive signal applied to the liquid crystal cell is basically an alternating current,
This is because the DC voltage component between the counter electrode 14 and the source / drain wirings 12 and 21 is small.

【０１１９】特にドレイン配線２１と対向電極１４との
間にはフリッカ（画像のちらつき）が生じないような補
償電圧が印可されることがアクティブ型液晶パネルでは
重要である。In particular, it is important for an active type liquid crystal panel to apply a compensation voltage between the drain wiring 21 and the counter electrode 14 so as not to cause flicker (image flicker).

【０１２０】このような理由から対向電極１４とソース
配線１２との導電性異物の混入による短絡を回避するた
めにもソース配線（信号線）１２上に陽極酸化層は望ま
れる。For such a reason, an anodic oxide layer is desired on the source wiring (signal line) 12 in order to avoid a short circuit caused by mixing of a conductive foreign matter between the counter electrode 14 and the source wiring 12.

【０１２１】また、不純物を含む第２の非晶質シリコン
層３３’を陽極酸化して絶縁層である酸化シリコン層
（SiO2）６６に変質させる当たり、チャネル方向に均一
な膜厚の酸化シリコン層（SiO2）６６が形成されている
方が望ましいが、ソース・ドレインの分離の観点からは
信号線１２に近い領域ほど陽極酸化を第１の非晶質シリ
コン層３１’まで到達させることは簡単なので、チャネ
ル方向に不均一な膜厚の酸化シリコン層（SiO2）６６が
形成されていても絶縁ゲート型トランジスタのOFF（リ
ーク）電流を測定することで、絶縁ゲート型トランジス
タの評価は可能である。チャネル部のパシベーション能
力に関しても同様のことが言え、絶縁ゲート型トランジ
スタ単体あるいは液晶画像表示装置として高温動作ある
いは長時間動作動作等の信頼性試験結果で評価すること
ができる。When the second amorphous silicon layer 33 ′ containing impurities is anodized to be transformed into a silicon oxide layer (SiO 2) 66 as an insulating layer, a silicon oxide layer having a uniform thickness in the channel direction is formed. It is desirable that (SiO2) 66 be formed, but from the viewpoint of source / drain separation, it is easier to make the anodic oxidation reach the first amorphous silicon layer 31 'in the region closer to the signal line 12 because it is easier. Even if a silicon oxide layer (SiO2) 66 having a non-uniform film thickness is formed in the channel direction, the insulated gate transistor can be evaluated by measuring the OFF (leak) current of the insulated gate transistor. The same can be said for the passivation capability of the channel portion, which can be evaluated by a reliability test result of a high-temperature operation or a long-time operation as a single insulated gate transistor or a liquid crystal image display device.

【０１２２】（第３の実施形態）本発明の第３の実施形
態によるアクティブ基板の製造方法では、図６（ｂ）に
示した不純物を含む第２の半導体層３３の製膜工程まで
は第１の実施形態と同一の製造工程で進行する。その
後、図６（ｃ）に示したようにＳＰＴ等の真空製膜装置
を用いて膜厚0.1μm程度の陽極酸化可能な耐熱金属層と
して例えばＴｉ，Ｔａ等の薄膜層３４を、そして低抵抗
配線層として膜厚0.3μm程度のＡＬ薄膜層３５を、さら
に膜厚0.1μm程度の陽極酸化可能な中間導電層としてＴ
ａ等の薄膜層３６を順次被着する。そしてこれら３層の
金属層を微細加工技術により感光性樹脂パターンを用い
て順次食刻して絶縁ゲート型トランジスタのドレイン配
線２１とソース配線も兼ねる信号線１２を第２の非晶質
シリコン層３３上に選択的に形成する。この時、同時に
蓄積容量線１６上に蓄積電極５５を形成する。なお、信
号線１２の配線抵抗が問題とならない場合にはＣｒ，Ｔ
ａ，Ｍｏ等の耐熱金属やそれらの合金あるいはそれらの
シリサイド等の材料を選択すればソース・ドレイン配線
１２，２１を単層化することが可能である。(Third Embodiment) In the method of manufacturing an active substrate according to a third embodiment of the present invention, the steps up to the step of forming the second semiconductor layer 33 containing impurities shown in FIG. It proceeds in the same manufacturing process as in the first embodiment. Thereafter, as shown in FIG. 6C, a thin film layer 34 of, for example, Ti, Ta or the like as an anodically oxidizable heat-resistant metal layer having a thickness of about 0.1 μm using a vacuum film forming apparatus such as SPT, and a low-resistance layer. An AL thin film layer 35 having a thickness of about 0.3 μm as a wiring layer, and a T
A thin film layer 36 such as a is sequentially applied. Then, these three metal layers are sequentially etched using a photosensitive resin pattern by a fine processing technique to form a signal line 12 also serving as a drain wiring 21 and a source wiring of the insulated gate transistor into a second amorphous silicon layer 33. Formed selectively on top. At this time, the storage electrode 55 is formed on the storage capacitor line 16 at the same time. If the wiring resistance of the signal line 12 does not matter, Cr, T
If a material such as a heat-resistant metal such as a or Mo, an alloy thereof, or a silicide thereof is selected, the source / drain wirings 12 and 21 can be made into a single layer.

【０１２３】続いて、図６（ｄ）に示したように走査線
１１と信号線１２との交点近傍１０１とトランジスタの
形成領域１０２（と蓄積電極５５の近傍１０３及び信号
線１２と蓄積容量線１６との交点近傍１０６）に感光性
樹脂パターン４１を例えば２μｍ程度の膜厚で選択的に
形成する。そして感光性樹脂パターン４１をマスクとし
て第２と第１の非晶質シリコン層３３，３１とゲート絶
縁層３０とを選択的に除去してガラス基板２を露出す
る。Subsequently, as shown in FIG. 6D, the vicinity 101 of the intersection between the scanning line 11 and the signal line 12 and the transistor forming region 102 (and the vicinity 103 of the storage electrode 55, and the signal line 12 and the storage capacitance line). The photosensitive resin pattern 41 is selectively formed with a film thickness of, for example, about 2 μm in the vicinity 106 of the intersection with 16. Then, using the photosensitive resin pattern 41 as a mask, the second and first amorphous silicon layers 33 and 31 and the gate insulating layer 30 are selectively removed to expose the glass substrate 2.

【０１２４】引き続き、酸素ガスプラズマ中での処理等
により前記感光性樹脂パターン４１の膜厚を例えば0.5
〜１μm程度膜減りさせて４１’とした後、図６（ｅ）
に示したように感光性樹脂パターン４１’をマスクとし
て第２と第１の非晶質シリコン層３３’，３１’とを食
刻して夫々３３”，３１”とし、ゲート絶縁層３０’を
部分的（周囲0.5〜１μm程度）に露出する。これらの食
刻工程においてはソース・ドレイン配線１２，２１がマ
スクとして機能し、ソース・ドレイン配線１２，２１下
の第２と第１の非晶質シリコン層３３’，３１’とゲー
ト絶縁層３０’は除去されない。Subsequently, the film thickness of the photosensitive resin pattern 41 is reduced to, for example, 0.5 by processing in oxygen gas plasma.
After reducing the film by about 1 μm to 41 ′, FIG.
As shown in (2), the second and first amorphous silicon layers 33 'and 31' are etched using the photosensitive resin pattern 41 'as a mask to form 33 "and 31", respectively, and the gate insulating layer 30' is formed. It is partially exposed (around 0.5-1 μm). In these etching steps, the source / drain wirings 12 and 21 function as a mask, and the second and first amorphous silicon layers 33 ′ and 31 ′ below the source / drain wirings 12 and 21 and the gate insulating layer 30 are formed. 'Is not removed.

【０１２５】この後、感光性樹脂パターン４１’を除去
し、図６（ｆ）に示したように少なくとも画像表示部内
の露出した走査線１１上とゲート電極１０５上には鍍金
により低抵抗金属層７１と、電着により有機絶縁層７２
を形成する。Thereafter, the photosensitive resin pattern 41 'is removed, and as shown in FIG. 6F, at least on the exposed scanning lines 11 and on the gate electrodes 105 in the image display portion, a low-resistance metal layer is formed by plating. And an organic insulating layer 72 by electrodeposition.
To form

【０１２６】そして、図６（ｇ）に示したようにＳＰＴ
等の真空製膜装置を用いて膜厚0.1〜0.2μm程度の透明
導電層としてＩＴＯ（Indium-Tin-Oxide）を全面に被着
し、微細加工技術によりドレイン配線２１の一部を含ん
でガラス基板２上に絵素電極２２を選択的に形成する。
なお、走査線の電極端子に関しては図示したように、絵
素電極２２の形成と同時に画像表示部外の領域で露出し
ている走査線１１を含んで走査線の電極端子６’も同時
に形成しても良く、あるいは透明導電層を用いずに露出
している走査線１１の一部を電極端子とすることも可能
である。Then, as shown in FIG.
Using a vacuum film-forming apparatus such as the above, ITO (Indium-Tin-Oxide) is coated on the entire surface as a transparent conductive layer having a thickness of about 0.1 to 0.2 μm, and a glass including a part of the drain wiring 21 is formed by a fine processing technique. The picture element electrode 22 is selectively formed on the substrate 2.
As for the scanning line electrode terminals, as shown in the figure, the scanning line electrode terminals 6 'including the scanning lines 11 exposed in the region outside the image display unit are formed simultaneously with the formation of the pixel electrodes 22. Alternatively, a part of the scanning line 11 exposed without using the transparent conductive layer may be used as an electrode terminal.

【０１２７】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、絵素電極２２上と走査線の電極端
子６上と信号線の電極端子５上とに開口部を有するパシ
ベーション絶縁層を形成してもアクティブ基板が得られ
る。Thereafter, passivation of the active substrate 2 is required, and a passivation insulating layer having openings on the pixel electrodes 22, the scanning line electrode terminals 6, and the signal line electrode terminals 5 is formed. Thus, an active substrate can be obtained.

【０１２８】あるいはドレイン配線２１上と走査線の電
極端子６上と信号線の電極端子５上とに開口部を有する
パシベーション絶縁層を形成し、ドレイン配線２１上の
開口部を含んで絵素電極２２を形成しても所望のアクテ
ィブ基板２が得られる。Alternatively, a passivation insulating layer having an opening is formed on the drain wiring 21, the scanning line electrode terminal 6, and the signal line electrode terminal 5, and the pixel electrode including the opening on the drain wiring 21 is formed. A desired active substrate 2 can be obtained even if 22 is formed.

【０１２９】しかしながら上記した製造方法ではパシベ
ーション絶縁層に開口部を形成するために写真食刻工程
が必要なので製造工程を削減するため、ここでは第１の
実施形態と同様にパシベーション絶縁層を形成せずに絵
素電極２２の選択的パターン形成に用いられた感光性樹
脂パターン６５をマスクとして光を照射しながらソース
・ドレイン配線１２，２１を陽極酸化してその表面に絶
縁層を形成するとともにソース・ドレイン配線１２，２
１間に露出している不純物を含む第２の非晶質シリコン
層３３’と不純物を含まない第１の非晶質シリコン層３
１’の一部とを陽極酸化して絶縁層である酸化シリコン
層（SiO2）６６，６７を形成する。However, in the above-described manufacturing method, a photo-etching step is required to form an opening in the passivation insulating layer, so that the number of manufacturing steps is reduced. Therefore, the passivation insulating layer is formed in the same manner as in the first embodiment. The source / drain wirings 12 and 21 are anodized while irradiating light using the photosensitive resin pattern 65 used for selective pattern formation of the picture element electrode 22 as a mask, to form an insulating layer on the surface thereof, .Drain wiring 12,2
The second amorphous silicon layer 33 'containing impurities exposed between the first and the first amorphous silicon layers 3 containing no impurities
A part of 1 ′ is anodized to form silicon oxide layers (SiO 2) 66 and 67 which are insulating layers.

【０１３０】ソース・ドレイン配線１２，２１の上面に
はＴａ、ソース・ドレイン配線１２，２１の側面にはＴ
ａ，ＡＬ，Ｔｉの積層が露出しており、陽極酸化によっ
てＴａは絶縁層である５酸化タンタル（Ta2O5）６８、
ＡＬは絶縁層であるアルミナ（AL2O3）６９、Ｔｉは半
導体である酸化チタン（TiO2）７０が形成される。また
ソース配線１２下の側面に露出している不純物を含む第
1の非晶質シリコン層３３’と不純物を含まない第2の非
晶質シリコン層３１’にも夫々酸化層である酸化シリコ
ン層（SiO2）６６と酸化シリコン層（SiO2）６７が形成
される。ガラス基板２内の選択的陽極酸化を実施すれ
ば、図５に示したように画像表示部外の領域で信号線１
２の一部を電極端子５とすることができる。あるいは別
に図示したように画像表示部外の領域で信号線１２を含
んで透明導電層よりなる電極端子５’を形成することも
可能である。この構成は図６（ｇ）に示した絵素電極２
２とドレイン配線２１との接続形態と同一である。ガラ
ス基板２内の選択的陽極酸化を実施しない場合は電極端
子は後者の構成しか選択できない。最後に、感光性樹脂
パターン６５を除去して図６（ｈ）に示したようにアク
ティブ基板２として完成する。このようにして得られた
アクティブ基板２とカラーフィルタとを貼り合わせて液
晶パネル化し、本発明の第３の実施形態が完了する。Ta is formed on the upper surfaces of the source / drain wirings 12 and 21, and T is formed on the side surfaces of the source / drain wirings 12 and 21.
The stack of a, AL, and Ti is exposed, and Ta is an insulating layer formed of tantalum pentoxide (Ta2O5) 68,
AL is an alumina (AL2O3) 69 as an insulating layer, and Ti is a titanium oxide (TiO2) 70 as a semiconductor. In addition, the first layer including impurities exposed on the side
A silicon oxide layer (SiO2) 66 and a silicon oxide layer (SiO2) 67, which are oxide layers, are also formed on the first amorphous silicon layer 33 'and the second amorphous silicon layer 31' containing no impurities. . If the selective anodic oxidation in the glass substrate 2 is performed, as shown in FIG.
2 can be used as the electrode terminal 5. Alternatively, as shown separately, it is also possible to form the electrode terminal 5 ′ made of a transparent conductive layer including the signal line 12 in a region outside the image display unit. This configuration corresponds to the picture element electrode 2 shown in FIG.
2 and the drain wiring 21 are connected in the same manner. When the selective anodic oxidation in the glass substrate 2 is not performed, only the latter configuration can be selected for the electrode terminals. Finally, the photosensitive resin pattern 65 is removed to complete the active substrate 2 as shown in FIG. The active substrate 2 thus obtained and the color filter are bonded together to form a liquid crystal panel, and the third embodiment of the present invention is completed.

【０１３１】（第４の実施形態）第４の実施形態では半
導体層の島化工程とゲート絶縁層への開口部形成工程と
の合理化に加えて絵素電極の形成と走査線の形成を同時
に行うことによりさらに製造工程の削減を図っている。
本発明の第４の実施形態によるアクティブ基板の製造方
法では、図８（ａ）に示したようにガラス基板２の一主
面上に、スパッタ等の真空製膜装置を用いて膜厚0.1μm
程度の透明導電層８１として例えばＩＴＯ（Indium-Tin
-Oxide）と、膜厚0.1μm程度の第１の金属層８２として
耐熱性の高いＴａあるいはＣｒ，Ｔａ，Ｍｏ等あるいは
それらの合金やシリサイドを順次被着し、微細加工技術
により透明導電層８１’と第１の金属層８２’との積層
よりなり走査線も兼ねるゲート電極１１と擬似絵素電極
７５とを選択的に形成する。ゲート絶縁層を介してソー
ス配線（信号線）及びドレイン電極との絶縁耐圧を向上
させて歩留を高めるためにはこれらの電極は乾式食刻に
よる断面形状のテーパ制御を行うことが望ましい。(Fourth Embodiment) In the fourth embodiment, in addition to the rationalization of the step of forming the island of the semiconductor layer and the step of forming the opening in the gate insulating layer, the formation of the pixel electrodes and the formation of the scanning lines are simultaneously performed. By doing so, the number of manufacturing steps is further reduced.
In the method for manufacturing an active substrate according to the fourth embodiment of the present invention, as shown in FIG. 8A, a film thickness of 0.1 μm
As the transparent conductive layer 81 of a degree, for example, ITO (Indium-Tin)
-Oxide) and sequentially heat-resistant Ta or Cr, Ta, Mo, or an alloy thereof, or silicide as a first metal layer 82 having a thickness of about 0.1 μm, and the transparent conductive layer 81 is formed by fine processing technology. The gate electrode 11 and the pseudo picture element electrode 75, which are formed by laminating the first metal layer 82 'and also serve as the scanning line, are selectively formed. In order to improve the withstand voltage between the source wiring (signal line) and the drain electrode via the gate insulating layer and increase the yield, it is desirable to control the taper of the cross section of these electrodes by dry etching.

【０１３２】次にガラス基板２の全面にプラズマ保護層
となる透明絶縁層、例えばTaOxやSiO2を0.1 μm程度の
膜厚で被着して７６とする。このプラズマ保護層７６は
後続のＰＣＶＤ装置によるSiNxの被着時にゲート電極１
１と擬似絵素電極７５のエッジ部に露出している透明導
電層８１’が還元されてSiNxの膜質が変動するのを防止
するために必要である。Next, a transparent insulating layer, for example, TaOx or SiO2 serving as a plasma protection layer is applied to the entire surface of the glass substrate 2 to a thickness of about 0.1 μm to form 76. This plasma protective layer 76 is used to deposit the gate electrode 1 when SiNx is deposited by a subsequent PCVD apparatus.
1 and the transparent conductive layer 81 ′ exposed at the edge of the pseudo picture element electrode 75 are required to prevent reduction in the film quality of SiNx due to reduction.

【０１３３】プラズマ保護層７６の被着後は、図８
（ｂ）に示したように他の実施形態と同様にＰＣＶＤ装
置を用いてゲート絶縁層となる第１のSiNx（シリコン窒
化）層、不純物をほとんど含まず絶縁ゲート型トランジ
スタのチャネルとなる第１の非晶質シリコン（a-Si）
層、及び及び不純物を含み絶縁ゲート型トランジスタの
ソース・ドレインとなる第２の非晶質シリコン層と３種
類の薄膜層を、例えば0.3-0.1-0.05μm程度の膜厚で順
次被着して３０，３１，３３とする。After the plasma protection layer 76 has been applied,
As shown in (b), as in the other embodiments, a first SiNx (silicon nitride) layer serving as a gate insulating layer using a PCVD apparatus, and a first SiNx (silicon nitride) layer serving as a channel of an insulated gate transistor containing almost no impurities. Amorphous silicon (a-Si)
Layer and a second amorphous silicon layer containing impurities and serving as a source / drain of an insulated gate transistor and three types of thin film layers are sequentially deposited in a thickness of, for example, about 0.3-0.1-0.05 μm. 30, 31, and 33.

【０１３４】その後、図８（ｃ）に示したようにトラン
ジスタの形成領域１０２（と走査線１１上の蓄積容量形
成領域１０４）に感光性樹脂パターン４１を例えば２μ
ｍ程度の膜厚で選択的に形成する。そして感光性樹脂パ
ターン４１をマスクとして第２と第１の非晶質シリコン
層３３，３１とゲート絶縁層３０とプラズマ保護層７６
とを選択的に除去してガラス基板２と擬似絵素電極７５
を露出する。この工程においても複数種の薄膜を食刻す
るのでガスを用いた乾式食刻（ドライエッチ）の採用が
合理的である。After that, as shown in FIG. 8C, a photosensitive resin pattern 41 of, for example, 2 μm is formed in the transistor forming region 102 (and the storage capacitor forming region 104 on the scanning line 11).
It is selectively formed with a film thickness of about m. Then, using the photosensitive resin pattern 41 as a mask, the second and first amorphous silicon layers 33 and 31, the gate insulating layer 30, and the plasma protection layer 76 are formed.
And the glass substrate 2 and the pseudo pixel electrode 75
To expose. Also in this step, since a plurality of types of thin films are etched, it is rational to employ dry etching using gas.

【０１３５】続いて、酸素ガスプラズマ中での処理等に
より感光性樹脂パターン４１の膜厚を例えば0.5〜１μm
程度膜減りさせて４１’とした後、図８（ｄ）に示した
ように感光性樹脂パターン４１’をマスクとして第２と
第１の非晶質シリコン層３３’，３１’とを食刻して夫
々３３”，３１”とし、ゲート絶縁層３０’を部分的
（周囲0.5〜１μm程度）に露出する。とくに選択性の高
い第１の金属層８２’を採用しなければ、この２回の食
刻で第１の金属層８２’も除去されてしまうが、そうで
なければさらにこの選択的パターン形成に用いられた感
光性樹脂パターン４１’を用いて第１の金属層８２’を
除去して透明導電層８１’を露出する。その結果、絶縁
基板２上には透明導電性の走査線１１と絵素電極２２と
が露出する。Subsequently, the thickness of the photosensitive resin pattern 41 is set to, for example, 0.5 to 1 μm by a treatment in oxygen gas plasma or the like.
After the film thickness is reduced to a degree 41 ', the second and first amorphous silicon layers 33' and 31 'are etched using the photosensitive resin pattern 41' as a mask as shown in FIG. 8D. Then, the gate insulating layer 30 'is partially exposed (around 0.5 to 1 [mu] m). If the first metal layer 82 ′ having high selectivity is not used, the first metal layer 82 ′ is also removed by these two etchings. Using the used photosensitive resin pattern 41 ', the first metal layer 82' is removed to expose the transparent conductive layer 81 '. As a result, the transparent conductive scanning lines 11 and the pixel electrodes 22 are exposed on the insulating substrate 2.

【０１３６】引き続き、感光性樹脂パターン４１’を除
去し、図８（ｅ）に示したように露出した走査線１１上
とゲート電極１０５上には鍍金により低抵抗金属層７１
と電着により有機絶縁層７２を形成する。この時、絵素
電極２２は孤立して電気的に浮いているので絵素電極２
２上に低抵抗金属層と有機絶縁層が形成されることはな
い。Subsequently, the photosensitive resin pattern 41 ′ is removed, and as shown in FIG. 8E, the low resistance metal layer 71 is formed on the exposed scanning lines 11 and the gate electrodes 105 by plating.
The organic insulating layer 72 is formed by electrodeposition. At this time, the picture element electrode 22 is isolated and electrically floating,
No low resistance metal layer and no organic insulating layer are formed on 2.

【０１３７】そして、図８（ｆ）に示したようにＳＰＴ
等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属層
として例えばＴｉ，Ｔａ等の薄膜層３４を、そして低抵
抗配線層として膜厚0.3μm程度のＡＬ薄膜層３５を順次
被着する。そしてこれら２層の金属層を微細加工技術に
より感光性樹脂パターンを用いて順次食刻して絶縁ゲー
ト型トランジスタのソース配線も兼ねる信号線１２と絵
素電極２２の一部を含んでドレイン配線２１とを選択的
に形成する。この時、蓄積電極５５と走査線の電極端子
６も同時に形成する。なお信号線１２の配線抵抗が問題
とならない場合にはＣｒ，Ｔａ，Ｍｏ等の耐熱金属やそ
れらの合金あるいはそれらのシリサイド等の材料を選択
すればソース・ドレイン配線１２，２１を単層化するこ
とが可能であることは第１、第２及び第３の実施形態と
同様である。Then, as shown in FIG.
A thin film layer 34 of, for example, Ti or Ta is deposited as a heat-resistant metal layer having a thickness of about 0.1 μm, and an AL thin film layer 35 having a thickness of about 0.3 μm is formed as a low-resistance wiring layer. I do. The two metal layers are sequentially etched using a photosensitive resin pattern by a fine processing technique, and the signal line 12 also serving as the source wiring of the insulated gate transistor and the drain wiring 21 including a part of the picture element electrode 22 are formed. Are selectively formed. At this time, the storage electrode 55 and the electrode terminal 6 of the scanning line are simultaneously formed. If the wiring resistance of the signal line 12 does not matter, the source / drain wirings 12 and 21 can be made into a single layer by selecting a material such as a heat-resistant metal such as Cr, Ta, or Mo, an alloy thereof, or a silicide thereof. What is possible is the same as in the first, second and third embodiments.

【０１３８】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子６上と信号線の電極端子５上とに開
口部を有するパシベーション絶縁層を形成してもアクテ
ィブ基板が得られる。Thereafter, passivation of the active substrate 2 is required, and the passivation having openings on the pixel electrodes 22, the scanning line electrode terminals 6, and the signal line electrode terminals 5 is performed by using a conventional technique. An active substrate can be obtained even if an insulating layer is formed.

【０１３９】しかしながら上記した製造方法ではパシベ
ーション絶縁層に開口部を形成するために写真食刻工程
が必要なので製造工程を削減するため、ここでは先発明
と同様に、図８（ｇ）に示したように光を照射しながら
ソース・ドレイン配線１２，２１を陽極酸化してその表
面に絶縁層６８を形成するとともにソース・ドレイン配
線１２，２１間に露出している不純物を含む第２の非晶
質シリコン層３３’と不純物を含まない第１の非晶質シ
リコン層３１’の一部を陽極酸化して絶縁層である酸化
シリコン層（SiO2）６６，６７を形成する。ガラス基板
２内の選択的陽極酸化を実施すれば図７に示したように
画像表示部外の領域で信号線１２の一部を電極端子５と
することができる。あるいは別に図示したように画像表
示部外の領域で透明導電層よりなる電極端子５’の一部
を含んで信号線１２を形成することも選択可能である。
この構成は図８（ｇ）に示した絵素電極２２とドレイン
配線２１との接続形態と同一である。ガラス基板２内の
選択的陽極酸化を実施しない場合には、信号線の電極端
子としては後者しか得られないが、その場合には電極端
子５’も陽極酸化されるので表面抵抗値の増大には注意
する必要がある。このようにして得られたアクティブ基
板２とカラーフィルタとを貼り合わせて液晶パネル化し
本発明の第４の実施形態が完了する。However, in the above-described manufacturing method, a photo-etching step is required to form an opening in the passivation insulating layer, so that the number of manufacturing steps is reduced. The source / drain wirings 12 and 21 are anodized while irradiating light to form an insulating layer 68 on the surface thereof, and the second amorphous layer containing impurities exposed between the source / drain wirings 12 and 21 is formed. The silicon oxide layer (SiO2) 66, 67 as an insulating layer is formed by anodizing the amorphous silicon layer 33 'and part of the first amorphous silicon layer 31' containing no impurities. By performing selective anodic oxidation in the glass substrate 2, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display unit as shown in FIG. Alternatively, as shown separately, it is possible to select to form the signal line 12 including a part of the electrode terminal 5 ′ made of a transparent conductive layer in a region outside the image display unit.
This configuration is the same as the connection form between the picture element electrode 22 and the drain wiring 21 shown in FIG. When the selective anodic oxidation in the glass substrate 2 is not carried out, only the latter can be obtained as the electrode terminal of the signal line. Need to be careful. The active substrate 2 thus obtained and the color filter are bonded to form a liquid crystal panel, thereby completing the fourth embodiment of the present invention.

【０１４０】第４の実施形態でも第２の実施形態と同様
にソース・ドレイン配線１２，２１を耐熱金属層とアル
ミニウム合金層との２層で構成することが可能である
が、第２の実施形態と同様にドレイン配線２１上の陽極
酸化層が若干薄くなり、また絶縁ゲート型トランジスタ
のリーク電流が増大し易いので先述したような配慮が必
要である。しかしながら、第４の実施形態では擬似絵素
電極７５上の第１の金属層８２’を除去する時、その他
の領域の薄膜は感光性樹脂で覆われているので選択比が
問題となることは無く、またソース・ドレイン配線１
２，２１の陽極酸化時にも第１の金属層８２’は露出し
ていないので陽極酸化可能である必要はなく、換言すれ
ば走査線材としての制約は耐熱性のみとなっている。In the fourth embodiment, similarly to the second embodiment, the source / drain wirings 12 and 21 can be constituted by two layers of a heat-resistant metal layer and an aluminum alloy layer. Similar to the embodiment, the anodic oxide layer on the drain wiring 21 becomes slightly thinner, and the leak current of the insulated gate transistor tends to increase. However, in the fourth embodiment, when the first metal layer 82 'on the pseudo pixel electrode 75 is removed, the thin film in the other region is covered with the photosensitive resin, so that the selection ratio does not matter. None, source / drain wiring 1
Since the first metal layer 82 'is not exposed at the time of anodic oxidation of the layers 2 and 21, it is not necessary to be able to perform anodic oxidation. In other words, the restriction as the scanning wire is only heat resistance.

【０１４１】蓄積容量１５の構成に関しては、絵素電極
２２を含んで走査線１１上にソース・ドレイン配線１
２，２１と同時に形成された蓄積電極５５と走査線１１
とがプラズマ保護層７６’とゲート絶縁層３０’と不純
物を含まない非晶質シリコン層３１’と不純物を含む非
晶質シリコン層３３’とを介して構成している例を図９
に例示している。蓄積容量線１６を用いた蓄積容量１５
を構成することも可能であるが、走査線１１と絵素電極
２２とを同時に形成するために共通容量線１６を配置す
ると絵素電極２２が蓄積容量線１６によって上下に２分
割される点に留意されたい。蓄積容量１５の構成はこれ
らに限られるものではなく、その他の構成も可能である
が詳細な説明は省略する。Regarding the configuration of the storage capacitor 15, the source / drain wiring 1
The storage electrode 55 and the scanning line 11 formed simultaneously with the storage electrodes 2 and 21
FIG. 9 shows an example in which a plasma protective layer 76 ′, a gate insulating layer 30 ′, an amorphous silicon layer 31 ′ containing no impurities, and an amorphous silicon layer 33 ′ containing impurities are included.
Is exemplified. Storage capacitance 15 using storage capacitance line 16
However, if the common capacitance line 16 is arranged in order to form the scanning line 11 and the pixel electrode 22 at the same time, the pixel electrode 22 is vertically divided into two parts by the storage capacitance line 16. Please note. The configuration of the storage capacitor 15 is not limited to these, and other configurations are possible, but detailed description is omitted.

【０１４２】以上述べた実施形態では絶縁ゲート型トラ
ンジスタにはチャネル・エッチ型を採用してきたがソー
ス・ドレイン配線とチャネル表面を同時に陽極酸化する
ため、ソース・ドレイン配線１２，２１が絶縁化に伴っ
て膜減りすることは避けられない。そこで以降の実施形
態ではチャネル上に絶縁層を有する絶縁ゲート型トラン
ジスタを採用してソース・ドレイン配線の低抵抗化を実
現する。もちろん、チャネル・エッチ型絶縁ゲート型ト
ランジスタのチャネル表面に何らかの方法や手段でチャ
ネルを保護する絶縁層を形成しても良いが、本発明では
当初からチャネル保護層を保有するエッチ・ストップ型
の絶縁ゲート型トランジスタを取上げて説明する。In the above-described embodiment, the channel-etch type is adopted as the insulated gate transistor. However, since the source / drain wiring and the channel surface are anodized simultaneously, the source / drain wirings 12 and 21 become insulated. It is inevitable that the film will decrease. Therefore, in the following embodiments, an insulated gate transistor having an insulating layer on a channel is employed to reduce the resistance of the source / drain wiring. Of course, an insulating layer for protecting the channel may be formed on the channel surface of the channel-etched insulated-gate transistor by any method or means. The gate type transistor will be described below.

【０１４３】（第５の実施形態）本発明の第５の実施形
態によるアクティブ基板の製造方法では、先ず図１０
（ａ）に示したよう絶縁性基板として厚さ0.5〜1.1mm程
度のガラス基板２上にＳＰＴ（スパッタ）等の真空製膜
装置を用いて膜厚0.1μm程度の第１の金属層として例え
ばＣｒ，Ｔａ，Ｍｏ等あるいはそれらの合金やシリサイ
ドを被着して微細加工技術により走査線も兼ねるゲート
電極１１（と蓄積容量線１６）を選択的に形成する。(Fifth Embodiment) In a method of manufacturing an active substrate according to a fifth embodiment of the present invention, first, FIG.
As shown in (a), a first metal layer having a thickness of about 0.1 μm is formed on a glass substrate 2 having a thickness of about 0.5 to 1.1 mm as an insulating substrate by using a vacuum film forming apparatus such as SPT (sputtering). The gate electrode 11 (and the storage capacitor line 16) also serving as a scanning line is selectively formed by applying fine processing technology by depositing Cr, Ta, Mo, or the like, or an alloy or silicide thereof.

【０１４４】次に、ＰＣＶＤ装置を用いてゲート絶縁層
となる第１のSiNx（シリコン窒化）層、不純物をほとん
ど含まず絶縁ゲート型トランジスタのチャネルとなる第
１の非晶質シリコン（a-Si）層、及びチャネルを保護す
る絶縁層となる第２のSiNx層と３種類の薄膜層を、例え
ば0.3-0.05-0.1μm程度の膜厚で順次被着して３０，３
１，３２とする。さらに、保護層３２上にリフトオフ層
４０として例えば、膜厚0.2μm程度のＭｏ（モリブデ
ン）を被着する。Next, using a PCVD apparatus, a first SiNx (silicon nitride) layer serving as a gate insulating layer and a first amorphous silicon (a-Si 3) A second SiNx layer serving as an insulating layer for protecting the layer and the channel and three types of thin film layers are sequentially deposited in a thickness of, for example, about 0.3-0.05-0.1 μm.
1, 32. Further, for example, Mo (molybdenum) having a thickness of about 0.2 μm is applied as a lift-off layer 40 on the protective layer 32.

【０１４５】続いて、図１０（ｂ）に示したように微細
加工技術によりゲート電極１１上のリフトオフ層４０と
保護層３２とをゲート電極１１よりも幅細く選択的に残
して４０’，３２’として第１の非晶質シリコン層３１
を露出し、さらに図１０（ｃ）に示したように不純物を
含む第２の半導体層としてＰＣＶＤ装置を用いて例えば
燐を含む膜厚0.05μm程度の非晶質シリコン層３３と、
ソース（信号線）・ドレイン配線材としてＳＰＴ装置を
用いて例えば膜厚0.1 μm程度のＴｉ，Ｔａ，Ｃｒ等の
第２の金属薄膜３４を全面に被着する。そうすると保護
絶縁層３２’とリフトオフ層４０’とを合わせた膜厚が
0.3μmあって非晶質シリコン層３３とＴｉ薄膜３４との
積層よりも厚いので、前記積層はリフトオフ層４０’の
エッジ部で段切れを起こし易い。この後、希釈硝酸また
はアンモニアを微量含んだ過酸化水素水液中に絶縁基板
２を放置すると図１０（ｄ）に示したようにリフトオフ
層４０’が消失するとともに、リフトオフ層４０’上の
燐を含む非晶質シリコン層３３とＴｉ薄膜３４が選択的
にリフトオフ（剥離）されて保護層である第２のＳｉＮ
ｘ３２’が露出する。Subsequently, as shown in FIG. 10 (b), the lift-off layer 40 and the protective layer 32 on the gate electrode 11 are selectively left narrower than the gate electrode 11 by the fine processing technique so that the lift-off layer 40 'and the protective layer 32 are selectively removed. As the first amorphous silicon layer 31
Then, as shown in FIG. 10C, an amorphous silicon layer 33 containing, for example, phosphorus and having a thickness of about 0.05 μm using a PCVD apparatus as a second semiconductor layer containing impurities, as shown in FIG.
Using a SPT device as a source (signal line) / drain wiring material, a second metal thin film 34 of, for example, Ti, Ta, Cr or the like having a thickness of about 0.1 μm is deposited on the entire surface. Then, the total film thickness of the protective insulating layer 32 ′ and the lift-off layer 40 ′ becomes
Since the thickness is 0.3 μm, which is thicker than the lamination of the amorphous silicon layer 33 and the Ti thin film 34, the lamination tends to break at the edge of the lift-off layer 40 ′. Thereafter, when the insulating substrate 2 is left in a hydrogen peroxide solution containing a small amount of diluted nitric acid or ammonia, the lift-off layer 40 'disappears as shown in FIG. The amorphous silicon layer 33 containing Ti and the Ti thin film 34 are selectively lifted off (peeled off) to form a second SiN layer serving as a protective layer.
x32 'is exposed.

【０１４６】引き続いて、図１０（ｅ）に示したように
不純物を含まない非晶質シリコン層３１’上に燐を含む
非晶質シリコン層３３’とＴｉ薄膜３４’との積層より
なる一対のソース（信号線）・ドレイン配線１２，２１
を選択的に形成するために微細加工技術により感光性樹
脂パターン４２を用いるが、この時ソース・ドレイン配
線１２，２１間（第２のＳｉＮｘ３２’上）にも感光性
樹脂パターンを残して保護層３２’を残しておく必要が
あり、また蓄積容量線１６上には蓄積電極５５を形成す
る。ソース（信号線）・ドレイン配線１２，２１の形成
時、非晶質シリコン層３３の過食刻または食刻材（ガ
ス）の変更により走査線１１と蓄積容量線１６上の不純
物を含まない非晶質シリコン層３１とゲート絶縁層３０
とを去して走査線１１と蓄積容量線１６を露出する。Subsequently, as shown in FIG. 10E, a pair of an amorphous silicon layer 33 'containing phosphorus and a Ti thin film 34' is laminated on the amorphous silicon layer 31 'containing no impurity. Source (signal line) / drain wiring 12, 21
The photosensitive resin pattern 42 is used by a fine processing technique in order to selectively form the silicon substrate. At this time, the protective resin layer is left between the source / drain wirings 12 and 21 (on the second SiNx 32 '). It is necessary to leave 32 ′, and a storage electrode 55 is formed on the storage capacitor line 16. At the time of forming the source (signal line) / drain wirings 12 and 21, the amorphous silicon layer 33 is formed by over-etching or by changing the etching material (gas) so that the amorphous on the scanning line 11 and the storage capacitor line 16 does not contain impurities. Silicon layer 31 and gate insulating layer 30
And the scanning line 11 and the storage capacitor line 16 are exposed.

【０１４７】続いて、酸素ガスプラズマ中での処理等に
より前記感光性樹脂パターン４２の膜厚を例えば0.5〜
１μm程度膜減りさせて４２’とした後、図１０（ｆ）
に示したように感光性樹脂パターン４２’をマスクとし
てＴｉ薄膜３４’と第２と第１の非晶質シリコン層３
３’，３１’とを食刻して夫々３４”，３３”，３１”
とし、ゲート絶縁層３０’を部分的に（片側0.5〜１μm
程度）露出する。Subsequently, the film thickness of the photosensitive resin pattern 42 is set to, for example, 0.5 to 0.5 by a treatment in oxygen gas plasma.
After reducing the film by about 1 μm to 42 ′, FIG.
As shown in the figure, the Ti thin film 34 'and the second and first amorphous silicon layers 3 are formed by using the photosensitive resin pattern 42' as a mask.
Engrave 3 ', 31' and 34 ", 33", 31 "respectively
And the gate insulating layer 30 ′ is partially (0.5-1 μm on one side)
Exposed) exposed.

【０１４８】引き続き、感光性樹脂パターン４２’を除
去し、図１０（ｇ）に示したように少なくとも画像表示
部内もしくは走査線の電極端子６の形成領域近傍まで露
出した走査線１１とゲート電極１０５の表面に0.3μm程
度の膜厚で低抵抗金属層７１を形成し、さらに電極端子
６の形成領域近傍まで露出している低抵抗金属層７１上
に有機絶縁層７２（ポリイミド層）を0.3μm程度の膜厚
で形成する。この時、同時に蓄積容量線１６上にも低抵
抗金属層７１と有機絶縁層７２を形成する。Subsequently, the photosensitive resin pattern 42 'is removed, and as shown in FIG. 10G, the scanning line 11 and the gate electrode 105 which are exposed at least up to the inside of the image display portion or the vicinity of the region where the electrode terminal 6 of the scanning line is formed. A low-resistance metal layer 71 having a thickness of about 0.3 μm is formed on the surface of the substrate, and an organic insulating layer 72 (polyimide layer) is formed on the low-resistance metal layer 71 which is exposed to the vicinity of the formation region of the electrode terminal 6 by 0.3 μm. It is formed with a film thickness of about. At this time, a low resistance metal layer 71 and an organic insulating layer 72 are also formed on the storage capacitor line 16 at the same time.

【０１４９】そして、図１０（ｈ）に示したようにガラ
ス基板２の全面にＳＰＴ等の真空製膜装置を用いて膜厚
0.1〜0.2μm程度の透明導電層として例えばＩＴＯを被
着し、微細加工技術によりドレイン配線２１の一部を含
んでガラス基板２上に絵素電極２２を選択的に形成す
る。この時同時に図示したように画像表示部外で露出し
ている走査線１１を含んで透明導電性の電極端子６’も
形成する。あるいは露出している第1の金属層よりなる
走査線１１の一部を電極端子６としても良い。Then, as shown in FIG. 10H, the entire surface of the glass substrate 2 is coated with a film using a vacuum film forming apparatus such as SPT.
For example, ITO is deposited as a transparent conductive layer having a thickness of about 0.1 to 0.2 μm, and the picture element electrode 22 is selectively formed on the glass substrate 2 including a part of the drain wiring 21 by a fine processing technique. At this time, as shown in the figure, a transparent conductive electrode terminal 6 'including the scanning line 11 exposed outside the image display unit is also formed. Alternatively, a part of the exposed scanning line 11 made of the first metal layer may be used as the electrode terminal 6.

【０１５０】そして絵素電極２２の選択的パターン形成
に用いられた感光性樹脂パターン６５をマスクとして再
び、図１０（ｉ）に示したように鍍金によりソース・ド
レイン配線１２，２１上に低抵抗金属層７３を形成する
が、ドレイン配線２１に低抵抗金属層を形成する必然性
が無いことはソース配線（信号線）１２と異なり低い抵
抗値を要求されないからである。事実、暗所で鍍金を行
えば絶縁ゲート型トランジスタのリーク電流分がドレイ
ン配線２１上に形成する鍍金量は微々たるものである。
また、走査線１１への低抵抗金属層の形成とは異なり、
ソース・ドレイン配線１２，２１上の低抵抗金属層７３
の厚みが増大する方向に制約は無いが、例えば0.3μm程
度の膜厚の低抵抗金属層７３を形成する。ドレイン電極
２１上に絶縁層は必ずしも必要ではないことは既に述べ
た通りであるが、好ましくは光を照射しながら少なくと
も画像表示部内もしくは電極端子５の形成領域近傍まで
露出している低抵抗金属層７３上に電着により有機絶縁
層層７４（ポリイミド層）を0.2μm程度の膜厚で形成す
る。光を照射しながら電着を行うので絶縁ゲート型トラ
ンジスタのリーク電流が容易に増大してドレイン配線２
１上にもソース配線（信号線）１２と等しい膜厚の有機
絶縁層７４が形成される。絵素電極２２上には非導電性
の前記感光性樹脂パターン６５が存在するので低抵抗金
属層と有機絶縁層の形成を阻止することができる。Then, using the photosensitive resin pattern 65 used for the selective pattern formation of the pixel electrodes 22 as a mask, a low resistance is again formed on the source / drain wirings 12 and 21 by plating as shown in FIG. Although the metal layer 73 is formed, it is not necessary to form a low-resistance metal layer on the drain wiring 21 because a low resistance is not required unlike the source wiring (signal line) 12. In fact, if plating is performed in a dark place, the amount of plating formed on the drain wiring 21 by the leakage current of the insulated gate transistor is insignificant.
Also, unlike the formation of the low resistance metal layer on the scanning line 11,
Low resistance metal layer 73 on source / drain wirings 12 and 21
Although there is no limitation on the direction in which the thickness of the low-resistance metal layer 73 increases, the low-resistance metal layer 73 having a thickness of, for example, about 0.3 μm is formed. As described above, the insulating layer is not necessarily required on the drain electrode 21. However, it is preferable that the low-resistance metal layer exposed at least to the inside of the image display portion or the vicinity of the formation region of the electrode terminal 5 while irradiating light. An organic insulating layer 74 (polyimide layer) having a thickness of about 0.2 μm is formed on the electrode 73 by electrodeposition. Since the electrodeposition is performed while irradiating light, the leak current of the insulated gate transistor easily increases and the drain wiring 2
An organic insulating layer 74 having a thickness equal to that of the source wiring (signal line) 12 is formed on the first wiring. Since the non-conductive photosensitive resin pattern 65 exists on the pixel electrode 22, the formation of the low-resistance metal layer and the organic insulating layer can be prevented.

【０１５１】ガラス基板２内で有機絶縁層７４の選択的
電着を実施すれば、図９に示したように画像表示部外の
領域で信号線１２の一部を電極端子５とすることができ
る。そこで鍍金による低抵抗金属層７３の形成が基板内
で選択的に行われていればその表面がＴｉ薄膜３４’で
ある信号線１２の一部を電極端子５とすることができ
る。そうでなければその表面が低抵抗金属層である信号
線１２の一部が電極端子５となる。あるいは別に図示し
たように画像表示部外の領域で信号線１２を含んで透明
導電層よりなる電極端子５’を形成することも可能であ
る。この構成は図１０（ｉ）に示した絵素電極２２とド
レイン配線２１との接続形態と同一である。ガラス基板
２内で有機絶縁層７４の選択的電着を実施しない場合
は、信号線の電極端子の構成は後者の透明導電層よりな
る電極端子５’しか得られない。最後に、図１０（ｊ）
に示したように感光性樹脂パターン６５を除去して得ら
れたアクティブ基板２とカラーフィルタとを貼り合わせ
て液晶パネル化し、本発明の第５の実施形態が完了す
る。蓄積容量１５の構成に関しては、蓄積容量線１６上
にソース・ドレイン配線１２，２１と同時に形成された
蓄積電極５５と蓄積容量線１６とがゲート絶縁層３０’
と不純物を含まない非晶質シリコン層３１’と不純物を
含む非晶質シリコン層３３’とを介して構成している例
を図９に例示しているが、蓄積容量１５の構成はこれに
限られるものではなく、絵素電極２２と前段の走査線１
１との間にゲート絶縁層３０を含む薄膜層を介して構成
しても良い。また、その他の構成も可能であるが詳細な
説明は省略する。When the selective electrodeposition of the organic insulating layer 74 is performed in the glass substrate 2, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display portion as shown in FIG. it can. Therefore, if the formation of the low resistance metal layer 73 by plating is selectively performed in the substrate, a part of the signal line 12 whose surface is the Ti thin film 34 ′ can be used as the electrode terminal 5. Otherwise, a part of the signal line 12 whose surface is a low resistance metal layer becomes the electrode terminal 5. Alternatively, as shown separately, it is also possible to form the electrode terminal 5 ′ made of a transparent conductive layer including the signal line 12 in a region outside the image display unit. This configuration is the same as the connection form between the picture element electrode 22 and the drain wiring 21 shown in FIG. When the selective electrodeposition of the organic insulating layer 74 is not performed in the glass substrate 2, the electrode terminal of the signal line has only the electrode terminal 5 'made of the latter transparent conductive layer. Finally, FIG.
As shown in (5), the active substrate 2 obtained by removing the photosensitive resin pattern 65 and the color filter are bonded to form a liquid crystal panel, thereby completing the fifth embodiment of the present invention. Regarding the configuration of the storage capacitor 15, the storage electrode 55 and the storage capacitor line 16 formed simultaneously with the source / drain wirings 12 and 21 on the storage capacitor line 16 are connected to the gate insulating layer 30 '.
FIG. 9 illustrates an example in which the semiconductor device is formed via an amorphous silicon layer 31 ′ containing no impurity and an amorphous silicon layer 33 ′ containing an impurity. It is not limited, and the picture element electrode 22 and the preceding scanning line 1
1 may be provided via a thin film layer including the gate insulating layer 30. Further, other configurations are possible, but detailed description is omitted.

【０１５２】第５の実施形態では半導体層の島化工程が
ソース・ドレイン配線１２，２１の形成時に行われるの
で、走査線１１と信号線１２との交差部で走査線１１の
低抵抗化が実現していない。そこで信号線１２の形成前
に走査線１１が露出するように半導体層の島化工程を実
施したものが第６の実施形態である。In the fifth embodiment, the islanding step of the semiconductor layer is performed when the source / drain wirings 12 and 21 are formed. Not realized. Therefore, the sixth embodiment is one in which an islanding step of the semiconductor layer is performed so that the scanning lines 11 are exposed before the signal lines 12 are formed.

【０１５３】（第６の実施形態）本発明の第６の実施形
態によるアクティブ基板の製造方法では、第４の実施形
態と同様に先ず、図１２（ａ）に示したように透明導電
層８１’と第１の金属層８２’との積層よりなり走査線
も兼ねるゲート電極１１と擬似絵素電極７５とを選択的
に形成する。(Sixth Embodiment) In a method of manufacturing an active substrate according to a sixth embodiment of the present invention, first, as in the fourth embodiment, first, as shown in FIG. The gate electrode 11 and the pseudo picture element electrode 75, which are formed by laminating the first metal layer 82 and the first metal layer 82 and also serve as the scanning line, are selectively formed.

【０１５４】その後、プラズマ保護層７６を全面に被着
し、さらにＰＣＶＤ装置を用いてゲート絶縁層となる第
１のSiNx（シリコン窒化）層、不純物をほとんど含まず
絶縁ゲート型トランジスタのチャネルとなる第１の非晶
質シリコン（a-Si）層、及びチャネルを保護する絶縁層
となる第２のSiNx層と３種類の薄膜層を、例えば0.3-0.
05-0.1μm程度の膜厚で順次被着して３０，３１，３２
とする。Thereafter, a plasma protection layer 76 is deposited on the entire surface, and a first SiNx (silicon nitride) layer serving as a gate insulating layer is formed using a PCVD apparatus, and a channel of an insulated gate transistor containing almost no impurities is formed. A first amorphous silicon (a-Si) layer, a second SiNx layer serving as an insulating layer for protecting a channel, and three types of thin film layers are formed, for example, by 0.3-0.
30, 31, 32 by successively depositing with a film thickness of 05-0.1μm
And

【０１５５】続いて、微細加工技術によりゲート電極１
１上の保護層３２をゲート電極１１よりも幅細く選択的
に残して３２’として第１の非晶質シリコン層３１を露
出し、図１２（ｂ）に示したように不純物を含む第２の
半導体層としてＰＣＶＤ装置を用いて例えば燐を含む膜
厚0.05μm程度の非晶質シリコン層３３を全面に被着す
る。Subsequently, the gate electrode 1 is formed by a fine processing technique.
The first amorphous silicon layer 31 is exposed by leaving the protective layer 32 on the first layer 32 selectively narrower than the gate electrode 11 to form a second layer 32 ', and as shown in FIG. Using a PCVD apparatus, an amorphous silicon layer 33 containing, for example, phosphorus and having a thickness of about 0.05 μm is deposited on the entire surface.

【０１５６】引き続き、図１２（ｃ）に示したようにト
ランジスタの形成領域１０２（と走査線１１上の蓄積容
量形成領域１０４）に感光性樹脂パターン４１を例えば
２μｍ程度の膜厚で選択的に形成する。そして感光性樹
脂パターン４１をマスクとして第２と第１の非晶質シリ
コン層３３，３１及びゲート絶縁層３０とプラズマ保護
層７６とを選択的に除去してガラス基板２と擬似絵素電
極７５を露出する。Subsequently, as shown in FIG. 12C, a photosensitive resin pattern 41 having a thickness of, for example, about 2 μm is selectively formed in the transistor forming region 102 (and the storage capacitor forming region 104 on the scanning line 11). Form. Then, using the photosensitive resin pattern 41 as a mask, the second and first amorphous silicon layers 33 and 31, the gate insulating layer 30 and the plasma protection layer 76 are selectively removed to remove the glass substrate 2 and the pseudo pixel electrodes 75. To expose.

【０１５７】続いて、酸素ガスプラズマ中での処理等に
より感光性樹脂パターン４１の膜厚を例えば0.5〜１μm
程度膜減りさせて４１’とした後、図１２（ｄ）に示し
たように感光性樹脂パターン４１’をマスクとして第２
と第１の非晶質シリコン層３３’，３１’とを食刻して
夫々３３”，３１”とし、ゲート絶縁層３０’を部分的
に（周囲0.5〜１μm程度）露出する。とくに選択性の高
い第１の金属層８２’を採用しなければ、この２回の食
刻で第１の金属層８２’も除去されてしまうが、そうで
なければさらにこの選択的パターン形成に用いられた感
光性樹脂パターン４１’を用いて引き続き第１の金属層
８２’を除去して透明導電層８１’を露出する。その結
果、絶縁基板２上には透明導電性の走査線１１と絵素電
極２２とが露出する。Subsequently, the thickness of the photosensitive resin pattern 41 is reduced to, for example, 0.5 to 1 μm by a treatment in oxygen gas plasma or the like.
After the film thickness is reduced to a degree 41 ', the photosensitive resin pattern 41' is used as a mask as shown in FIG.
And the first amorphous silicon layers 33 'and 31' are etched to 33 "and 31", respectively, and the gate insulating layer 30 'is partially exposed (around 0.5 to 1 [mu] m). If the first metal layer 82 ′ having high selectivity is not used, the first metal layer 82 ′ is also removed by these two etchings. The first metal layer 82 'is subsequently removed using the used photosensitive resin pattern 41' to expose the transparent conductive layer 81 '. As a result, the transparent conductive scanning lines 11 and the pixel electrodes 22 are exposed on the insulating substrate 2.

【０１５８】その後、感光性樹脂パターン４１’を除去
し、図１２（ｅ）に示したように露出した走査線１１と
ゲート電極１０５上には鍍金により低抵抗金属層７１
と、電着により有機絶縁層７２を形成する。この時、絵
素電極２２は孤立して電気的に浮いているので、絵素電
極２２上に低抵抗金属層と有機絶縁層が形成されること
はない。Thereafter, the photosensitive resin pattern 41 ′ is removed, and the low-resistance metal layer 71 is plated on the exposed scanning lines 11 and the gate electrodes 105 as shown in FIG.
Then, the organic insulating layer 72 is formed by electrodeposition. At this time, since the pixel electrode 22 is electrically isolated and floating, the low resistance metal layer and the organic insulating layer are not formed on the pixel electrode 22.

【０１５９】続いて、図１２（ｆ）に示したようにＳＰ
Ｔ等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属
層として例えばＴｉ，Ｔａ等の薄膜層３４を被着する。
そして微細加工技術により保護絶縁層３２’と一部重な
るように第２の非晶質シリコン層３３’を含んで絶縁基
板２上にＴｉ薄膜層３４’よりなりソース配線も兼ねる
信号線１２と絵素電極２２の一部を含んでドレイン配線
２１とを選択的に形成する。この時、蓄積電極５５と走
査線の電極端子６も同時に形成する。Subsequently, as shown in FIG.
Using a vacuum film forming apparatus such as T, a thin film layer 34 of, for example, Ti, Ta, or the like is deposited as a heat-resistant metal layer having a thickness of about 0.1 μm.
Then, the signal line 12 composed of a Ti thin film layer 34 ′ and also serving as a source wiring is formed on the insulating substrate 2 including the second amorphous silicon layer 33 ′ so as to partially overlap with the protective insulating layer 32 ′ by a fine processing technique. The drain wiring 21 and a part of the elementary electrode 22 are selectively formed. At this time, the storage electrode 55 and the electrode terminal 6 of the scanning line are simultaneously formed.

【０１６０】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子上６と信号線の電極端子５上とに開
口部を有するパシベーション絶縁層を形成しても良い。Thereafter, passivation of the active substrate 2 is required, and the passivation having openings on the pixel electrodes 22, on the scanning line electrode terminals 6, and on the signal line electrode terminals 5 is performed by using a conventional technique. An insulating layer may be formed.

【０１６１】しかしながら従来技術を用いたパシベーシ
ョン形成ではパシベーション絶縁層に開口部を形成する
ために写真食刻工程が必要であり、しかも信号線の低抵
抗化もなされないので、本願発明では製造工程を削減す
るため先発明と同様に、図１２（ｇ）に示したように暗
所で鍍金によりソース配線（信号線）１２上に低抵抗金
属層７３を0.3μm程度の膜厚で形成する。そして、同じ
く暗所で少なくとも画像表示部内もしくは電極端子５の
形成領域近傍まで露出している信号線１２上の低抵抗金
属層７３に電着により有機絶縁層７４（ポリイミド層）
を0.2μm程度の膜厚で形成して信号線１２のパシベーシ
ョンを行う。However, in the passivation formation using the prior art, a photolithography step is required to form an opening in the passivation insulating layer, and the resistance of the signal line is not reduced. As shown in FIG. 12 (g), a low-resistance metal layer 73 having a thickness of about 0.3 μm is formed on the source wiring (signal line) 12 by plating in a dark place as shown in FIG. Then, an organic insulating layer 74 (polyimide layer) is electrodeposited on the low-resistance metal layer 73 on the signal line 12 which is exposed at least up to the inside of the image display section or the vicinity of the electrode terminal 5 formation area in a dark place.
Is formed to a thickness of about 0.2 μm to passivate the signal line 12.

【０１６２】上記した製造工程で絶縁ゲート型トランジ
スタのわずかなリーク電流で絵素電極２２上に微量の低
抵抗金属層７３と有機絶縁層７４が形成されたなら、ま
ず酸素プラズマで有機絶縁層７４を除去し、引き続き適
当な薬液を用いて低抵抗金属層７３を除去すれば良い。If a small amount of the low-resistance metal layer 73 and the organic insulating layer 74 are formed on the picture element electrode 22 with a slight leak current of the insulated gate transistor in the above manufacturing process, first, the organic insulating layer 74 is formed by oxygen plasma. , And then the low-resistance metal layer 73 may be removed using an appropriate chemical.

【０１６３】ガラス基板２内の有機絶縁層７４の選択的
電着を実施すれば、図１１に示したように画像表示部外
の領域で信号線１２の一部を電極端子５とすることがで
きる。そこで鍍金による低抵抗金属層７３の形成が基板
内で選択的に行われていればＴｉ薄膜３４’よりなる信
号線１２の一部を電極端子５とすることができる。そう
でなければその表面が低抵抗金属層である信号線１２の
一部が電極端子５となる。あるいは別に図示したように
画像表示部外の領域で信号線１２が透明導電層よりなる
電極端子５’を含んで形成することも可能である。この
構成は図１２（ｇ）に示した絵素電極２２とドレイン配
線２１との接続形態と同一である。このようにして得ら
れたアクティブ基板２とカラーフィルタとを貼り合わせ
て液晶パネル化し、本発明の第６の実施形態が完了す
る。If the selective electrodeposition of the organic insulating layer 74 in the glass substrate 2 is performed, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display section as shown in FIG. it can. Therefore, if the formation of the low-resistance metal layer 73 by plating is selectively performed in the substrate, a part of the signal line 12 made of the Ti thin film 34 ′ can be used as the electrode terminal 5. Otherwise, a part of the signal line 12 whose surface is a low resistance metal layer becomes the electrode terminal 5. Alternatively, as shown separately, it is possible to form the signal line 12 including the electrode terminal 5 ′ made of a transparent conductive layer in a region outside the image display unit. This configuration is the same as the connection form between the picture element electrode 22 and the drain wiring 21 shown in FIG. The active substrate 2 thus obtained and the color filter are bonded together to form a liquid crystal panel, thereby completing the sixth embodiment of the present invention.

【０１６４】（第７と第８の実施形態）第１〜第６の実
施形態ではスイッチング素子としてボトムゲート型の絶
縁ゲート型トランジスタを採用してきたが、液晶画像表
示装置のスイッチング素子にトップゲート型の絶縁ゲー
ト型トランジスタを採用することも可能であり、以下に
それを実施形態として説明する。本発明の第７と第８の
実施形態によるアクティブ基板の製造方法では先ず、図
示はしないが透明性と耐熱性と耐薬品性の優れた絶縁性
透明基板２として例えばコーニング社製の商品名１７３
７の一主面上にアルカリ阻止層として膜厚 0.3μｍ程度
の SiO2 あるいは SiNx を被着する。その後ＰＣＶＤ
装置を用いて膜厚 0.05μｍ程度の非晶質シリコン層を
被着し加熱して含有水素を低減させた後、エキシマ・レ
ーザを照射して前記非晶質シリコン層を結晶化させる。
もちろん含有水素の殆ど無い、例えばシリコンをターゲ
ットとするスパッタ等の他の手段で非晶質シリコンまた
は微結晶シリコンさらには多結晶あるいはこれらの混晶
体を製膜してからエキシマ・レーザを照射しても良い。(Seventh and Eighth Embodiments) In the first to sixth embodiments, a bottom-gate insulated gate transistor is used as a switching element. However, a top-gate type is used as a switching element of a liquid crystal image display device. It is also possible to employ the insulated gate type transistor described above, which will be described below as an embodiment. In the method of manufacturing an active substrate according to the seventh and eighth embodiments of the present invention, first, although not shown, as an insulating transparent substrate 2 having excellent transparency, heat resistance, and chemical resistance, for example, a product name 173 manufactured by Corning Incorporated.
7 is coated with SiO2 or SiNx having a thickness of about 0.3 .mu.m as an alkali blocking layer. Then PCVD
An amorphous silicon layer having a thickness of about 0.05 μm is deposited using an apparatus and heated to reduce the content of hydrogen, and then the amorphous silicon layer is crystallized by excimer laser irradiation.
Of course, there is almost no hydrogen contained, for example, amorphous silicon or microcrystalline silicon or polycrystalline or a mixed crystal thereof is formed by other means such as sputtering using silicon as a target, and then irradiated with an excimer laser. Is also good.

【０１６５】そして図１４（ａ）に示したように結晶化
された、通称低温ポリシリコンを微細加工技術により選
択的に食刻してガラス基板２上に島状１００に残す。Then, as shown in FIG. 14A, the so-called low-temperature polysilicon, which has been crystallized, is selectively etched by a fine processing technique to leave islands 100 on the glass substrate 2.

【０１６６】次に、ゲート絶縁層３０としてＣＶＤまた
はＴＥＯＳ−ＰＣＶＤ等の製膜装置を用いて基板加熱温
度４００〜５００℃程度でゲート絶縁層となる膜厚0.1
μｍ程度の SiO2 とゲート金属層となる第１の金属
層、例えば膜厚0.1 μｍ程度のＭｏＷ合金等を全面に被
着した後、図１４（ｂ）に示したように走査線１１パタ
ーンに対応して感光性樹脂パターン４３を例えば２μｍ
程度の膜厚で選択的に形成する。そして感光性樹脂パタ
ーン４３をマスクとしてＭｏＷとSiO2 とを選択的に除
去して除去して低温ポリシリコン１００を露出する。Next, a film forming apparatus such as CVD or TEOS-PCVD is used as the gate insulating layer 30 at a substrate heating temperature of about 400 to 500 ° C. and a film thickness of 0.1 to become a gate insulating layer.
After applying about 1 μm of SiO2 and a first metal layer serving as a gate metal layer, for example, a MoW alloy or the like having a thickness of about 0.1 μm on the entire surface, it corresponds to the scanning line 11 pattern as shown in FIG. To make the photosensitive resin pattern 43 2 μm, for example.
It is selectively formed with a film thickness of about. Then, MoW and SiO2 are selectively removed by using the photosensitive resin pattern 43 as a mask to expose the low-temperature polysilicon 100.

【０１６７】続いて、酸素ガスプラズマ中での処理等に
より感光性樹脂パターン４３の膜厚を例えば0.5〜１μm
程度膜減りさせて４３’とした後、図１４（ｃ）に示し
たように感光性樹脂パターン４３’をマスクとして走査
線１１を再び食刻して１１’とし、ゲート絶縁層３０’
を部分的に（片側0.5〜１μm程度）露出する。Subsequently, the thickness of the photosensitive resin pattern 43 is set to, for example, 0.5 to 1 μm by processing in oxygen gas plasma.
After the film thickness is reduced to 43 ′, the scanning line 11 is etched again to 11 ′ using the photosensitive resin pattern 43 ′ as a mask as shown in FIG.
Is partially exposed (about 0.5 to 1 μm on one side).

【０１６８】引き続き、感光性樹脂パターン４３’を除
去し、図示はしないがゲート電極１１’をマスクとして
イオン注入またはイオン照射により不純物として燐ある
いは硼素を低温ポリシリコン１００に注入して絶縁ゲー
ト型トランジスタのソース・ドレイン１０１，１０２を
形成する。ゲート電極１１に隣接した片側0.5〜１μm程
度のゲート絶縁層３０’がイオン注入のマスクとして作
用する結果、チャネルの両側にソース・ドレイン１０
１，１０２よりイオン注入量の少ない領域を形成するこ
とが可能となっている（ＬＤＤ構造とも呼称され、第７
の実施形態である）。Subsequently, the photosensitive resin pattern 43 'is removed, and although not shown, phosphorus or boron is implanted as impurities into the low-temperature polysilicon 100 by ion implantation or ion irradiation using the gate electrode 11' as a mask to form an insulated gate transistor. Are formed. The gate insulating layer 30 'of about 0.5 to 1 μm on one side adjacent to the gate electrode 11 acts as a mask for ion implantation, so that the source / drain 10
It is possible to form a region with a smaller ion implantation amount than that of the first and second regions (also referred to as an LDD structure, and a seventh region).
This is an embodiment of the present invention).

【０１６９】その後、図１４（ｄ）に示したように、少
なくとも画像表示部内の露出した走査線１１’（ゲート
電極）上に鍍金により低抵抗金属層７１を例えば0.3 μ
m程度の膜厚で形成し、電着により低抵抗金属層７１上
に有機絶縁層７２（ポリイミド層）を0.3 μm程度の膜
厚で形成する。基板内選択的化学処理装置を用いて、あ
るいは通常の方法で適当なマスクを用いてこれらの薄膜
を必要に応じて走査線の電極端子６の形成領域近傍まで
に限定して形成することが望ましい。Thereafter, as shown in FIG. 14D, a low-resistance metal layer 71 is formed on at least the exposed scanning lines 11 ′ (gate electrodes) in the image display section by plating to a thickness of, for example, 0.3 μm.
An organic insulating layer 72 (polyimide layer) is formed on the low resistance metal layer 71 by electrodeposition with a thickness of about 0.3 μm. It is desirable to form these thin films by using an in-substrate selective chemical treatment apparatus or by using an appropriate mask by a usual method, as necessary, by limiting them to the vicinity of the region where the electrode terminals 6 of the scanning lines are formed. .

【０１７０】あるいは走査線１１’の形成後、少なくと
も画像表示部内の露出した走査線１１’（ゲート電極）
上に鍍金により低抵抗金属層７１を例えば0.3 μm程度
の膜厚で形成し、図示はしないがゲート電極１１’をマ
スクとしてイオン注入またはイオン照射により不純物と
して燐あるいは硼素を低温ポリシリコン１００に注入し
て絶縁ゲート型トランジスタのソース・ドレイン１０
１，１０２を形成する。ゲート電極１１’上には低抵抗
金属層７１が形成され若干パターン幅が広がっているの
で（0.3 μm程度）、広がった部分がイオン注入のマス
クとして機能する結果、チャネルの両側にソース・ドレ
イン１０１，１０２よりイオン注入量の殆ど無い領域を
形成することが可能となる（オフセット構造とも呼称さ
れ、第８の実施形態である）。Alternatively, after the formation of the scanning line 11 ′, at least the exposed scanning line 11 ′ (gate electrode) in the image display portion is formed.
A low-resistance metal layer 71 having a thickness of, for example, about 0.3 μm is formed thereon by plating, and phosphorus or boron is implanted into the low-temperature polysilicon 100 as an impurity by ion implantation or ion irradiation using the gate electrode 11 ′ as a mask (not shown). Source / drain 10 of the insulated gate transistor
1, 102 are formed. Since the low-resistance metal layer 71 is formed on the gate electrode 11 'and the pattern width is slightly widened (about 0.3 μm), the widened portion functions as a mask for ion implantation. As a result, the source / drain 101 is formed on both sides of the channel. , 102 makes it possible to form a region having almost no ion implantation amount (also referred to as an offset structure, which is the eighth embodiment).

【０１７１】続いて、図１４（ｄ）に示したように電着
により低抵抗金属層７１上に有機絶縁層７２（ポリイミ
ド層）を0.3 μm程度の膜厚で形成する。基板内選択的
化学処理装置を用いて、あるいは通常の方法で適当なマ
スクを用いてこれらの薄膜を必要に応じて電極端子６の
形成領域近傍までに限定して形成することが望ましい。Subsequently, as shown in FIG. 14D, an organic insulating layer 72 (polyimide layer) is formed on the low resistance metal layer 71 to a thickness of about 0.3 μm by electrodeposition. It is desirable that these thin films are formed by using an in-substrate selective chemical treatment apparatus or by using an appropriate mask by a usual method, as necessary, by limiting them to the vicinity of the electrode terminal 6 formation region.

【０１７２】第７と第８の実施形態の何れも、引き続
き、図１４（ｅ）に示したように層間絶縁層２００とし
て例えば膜厚0.3 μｍ程度のSiO2を先述した製法で被着
し、微細加工技術によりソース・ドレイン１０１，１０
２上に一対の開口部１０３，１０４を形成する。また、
同時に画像表示部外の領域で走査線１１上に開口部６１
も形成して走査線１１の一部を露出する。また有機絶縁
層７２が画像表示部外の走査線１１上にも形成されてい
るならば、層間絶縁層２００の開口部形成に引き続いて
有機絶縁層７２の選択的食刻を行えば良いことは言うま
でも無いだろう。また層間絶縁層２００として耐熱性の
ある感光性アクリル樹脂、例えば日本合成ゴム製の商品
名オプトマーＰＣ３０２を採用して１μｍ以上厚く形成
し、絶縁基板２の表面を平坦化することも可能である。In each of the seventh and eighth embodiments, as shown in FIG. 14E, as the interlayer insulating layer 200, for example, SiO.sub.2 having a thickness of about 0.3 .mu.m is applied by the above-described manufacturing method. Source / drain 101, 10 by processing technology
2, a pair of openings 103 and 104 are formed. Also,
At the same time, an opening 61 is formed on the scanning line 11 in a region outside the image display unit.
Is also formed to expose a part of the scanning line 11. If the organic insulating layer 72 is also formed on the scanning line 11 outside the image display unit, the organic insulating layer 72 may be selectively etched following the formation of the opening in the interlayer insulating layer 200. Needless to say. The interlayer insulating layer 200 may be made of a heat-resistant photosensitive acrylic resin, for example, Optmer PC302 (trade name, manufactured by Japan Synthetic Rubber Co., Ltd.), and may be formed to have a thickness of 1 μm or more to flatten the surface of the insulating substrate 2.

【０１７３】引き続き、図１４（ｆ）に示したようにソ
ース・ドレイン配線材として例えば膜厚0.1μｍ程度の
Ｔｉ，Ｔａ，Ｃｒ等の耐熱金属薄膜をスパッタ等の製膜
装置を用いて被着した後、微細加工技術により一対の開
口部１０３，１０４を含んでソース（信号線）・ドレイ
ン配線１２，２１を形成する。この時、同時に画像表示
部外で開口部６１内の露出している走査線１１（上の低
抵抗金属層７１）を含んで前記耐熱金属薄膜よりなる電
極端子６を形成する。あるいは開口部６１内の露出して
いる走査線１１を電極端子６としても何ら支障は無い。
ただし、その場合には静電気対策で隣り合った走査線１
１を並列または直列に接続する技術が制約を受けること
に注意する必要がある。Subsequently, as shown in FIG. 14F, a heat-resistant metal thin film of, for example, Ti, Ta, Cr or the like having a thickness of about 0.1 μm is deposited as a source / drain wiring material by using a film forming apparatus such as sputtering. After that, source (signal line) / drain wirings 12 and 21 including a pair of openings 103 and 104 are formed by fine processing technology. At this time, at the same time, the electrode terminals 6 made of the heat-resistant metal thin film are formed including the scanning lines 11 (the upper low-resistance metal layer 71) exposed in the openings 61 outside the image display unit. Alternatively, there is no problem even if the exposed scanning line 11 in the opening 61 is used as the electrode terminal 6.
However, in that case, scanning lines 1
It should be noted that the technology of connecting 1 in parallel or series is limited.

【０１７４】さらに、図１４（ｇ）に示したように膜厚
0.1〜0.2μｍ程度の透明導電層であるＩＴＯをスパッタ
等の製膜装置を用いて被着した後、絶縁基板２上に微細
加工技術によりドレイン配線２１を含んで絵素電極２２
を選択的に形成する。Further, as shown in FIG.
After depositing ITO, which is a transparent conductive layer of about 0.1 to 0.2 μm, using a film forming apparatus such as sputtering, the pixel electrode 22 including the drain wiring 21 is formed on the insulating substrate 2 by fine processing technology.
Are formed selectively.

【０１７５】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子６上と信号線の電極端子５上に開口
部を有するパシベーション絶縁層を形成しても良い。あ
るいはソース・ドレイン配線１２，２１を形成した後、
ドレイン配線２１上と走査線の電極端子６上と信号線の
電極端子５上とに開口部を有するパシベーション絶縁層
を形成し、ドレイン電極２１上の開口部を含んで絵素電
極２２を形成してもアクティブ基板が得られる。Thereafter, passivation of the active substrate 2 is required, and a passivation insulating film having openings on the picture element electrodes 22, on the scanning line electrode terminals 6, and on the signal line electrode terminals 5 is formed by using the conventional technique. A layer may be formed. Alternatively, after forming the source / drain wirings 12 and 21,
A passivation insulating layer having an opening is formed on the drain wiring 21, the electrode terminal 6 of the scanning line, and the electrode terminal 5 of the signal line, and the pixel electrode 22 including the opening on the drain electrode 21 is formed. Thus, an active substrate can be obtained.

【０１７６】しかしながら上記した製造方法ではパシベ
ーション絶縁層に開口部を形成するために写真食刻工程
が必要であり、しかも信号線の低抵抗化もなされないの
で、本願発明では製造工程を削減するため先発明と同様
に、絵素電極２２の選択的パターン形成に用いられた感
光性樹脂パターン６５をマスクとして再び、鍍金により
少なくともソース配線（信号線）１２上に例えば0.3μm
程度の膜厚の低抵抗金属層７３を形成するが、光を照射
しながら鍍金を行うと絶縁ゲート型トランジスタのリー
ク電流が容易に増大し、ドレイン配線２１上にも信号線
１２上と等しい膜厚の低抵抗金属層７３が形成される。
引き続き、光を照射しながら少なくとも画像表示部内も
しくは電極端子５の形成領域近傍まで露出しているソー
ス・ドレイン配線１２，２１上の低抵抗金属層７３上に
電着により有機絶縁層７４（ポリイミド層）を0.2 μm
程度の膜厚で形成してソース・ドレイン配線１２，２１
のパシベーションを行う。However, in the above-described manufacturing method, a photolithography step is required to form an opening in the passivation insulating layer, and the resistance of the signal line is not reduced. Similarly to the previous invention, the photosensitive resin pattern 65 used for the selective pattern formation of the picture element electrode 22 is again used as a mask, and then, for example, 0.3 μm
A low-resistance metal layer 73 having a thickness of about the same thickness is formed. However, if plating is performed while irradiating light, the leak current of the insulated gate transistor easily increases, and the drain wiring 21 has the same thickness as the signal line 12. A thick low resistance metal layer 73 is formed.
Subsequently, while irradiating light, the organic insulating layer 74 (polyimide layer) is deposited by electrodeposition on the low-resistance metal layer 73 on the source / drain wirings 12 and 21 which are exposed at least up to the inside of the image display portion or the vicinity of the electrode terminal 5 formation region. ) To 0.2 μm
The source / drain wirings 12 and 21
To passivate.

【０１７７】ガラス基板２内の有機絶縁層７４の選択的
電着を実施すれば、図１３に示したように画像表示部外
の領域で信号線１２の一部を電極端子５とすることがで
きる。そこで鍍金による低抵抗金属層７３の形成が基板
内で選択的に行われるのであれば例えばＴｉ薄膜３４’
よりなる信号線１２の一部を電極端子５とすることがで
きる。そうでなければその表面が低抵抗金属層である信
号線１２の一部が電極端子５となる。あるいは別に図示
したように画像表示部外の領域で信号線１２を含んで透
明導電層よりなる電極端子５’を形成することも可能で
ある。この構成は図１４（ｇ）に示した絵素電極２２と
ドレイン配線２１との接続形態と同一である。ガラス基
板２内で有機絶縁層７４の選択的電着を実施しない場合
は信号線の電極端子の構成は後者しか選択できず、電極
端子５’は透明導電層で構成される。最後に、図１４
（ｈ）に示したように示したように感光性樹脂パターン
６５を除去して得られたアクティブ基板２とカラーフィ
ルタとを貼り合わせて液晶パネル化し、本発明の第７の
と第８の実施形態が完了する。When the selective electrodeposition of the organic insulating layer 74 in the glass substrate 2 is performed, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display portion as shown in FIG. it can. Therefore, if the formation of the low-resistance metal layer 73 by plating is performed selectively in the substrate, for example, the Ti thin film 34 ′
A part of the signal line 12 formed can be used as the electrode terminal 5. Otherwise, a part of the signal line 12 whose surface is a low resistance metal layer becomes the electrode terminal 5. Alternatively, as shown separately, it is also possible to form the electrode terminal 5 ′ made of a transparent conductive layer including the signal line 12 in a region outside the image display unit. This configuration is the same as the connection configuration between the picture element electrode 22 and the drain wiring 21 shown in FIG. When the selective electrodeposition of the organic insulating layer 74 is not performed in the glass substrate 2, only the latter can be selected for the configuration of the electrode terminal of the signal line, and the electrode terminal 5 'is formed of a transparent conductive layer. Finally, FIG.
As shown in (h), the active substrate 2 obtained by removing the photosensitive resin pattern 65 and a color filter are bonded to form a liquid crystal panel, and the seventh and eighth embodiments of the present invention are performed. The form is completed.

【０１７８】蓄積容量１５の構成に関しては、絵素電極
２２と走査線１１とが走査線１１上に形成された有機絶
縁層７２と層間絶縁層２００とを介して構成している例
を図１３に例示しているが、蓄積容量１５の構成はこれ
に限られるものではなく、例えば有機絶縁層７２を介し
て走査線１１上にソース・ドレイン配線１２，２１と同
時に形成された蓄積電極５５と走査線１１とで蓄積容量
１５を構成し、蓄積電極５５上の層間絶縁層２００には
開口部を形成して絵素電極２２がその開口部を含んで形
成する構成も可能である。さらには絵素電極２２と蓄積
容量線１６で有機絶縁層７２と層間絶縁層２００の何れ
か一方もしくは両方を介して構成しても良い。また、そ
の他の構成も可能であるが詳細な説明は省略する。With respect to the configuration of the storage capacitor 15, an example in which the picture element electrode 22 and the scanning line 11 are formed via the organic insulating layer 72 formed on the scanning line 11 and the interlayer insulating layer 200 is shown in FIG. However, the configuration of the storage capacitor 15 is not limited to this, and for example, the storage electrode 55 formed on the scanning line 11 at the same time as the source / drain wirings 12 and 21 via the organic insulating layer 72 may be used. A configuration is possible in which the storage capacitor 15 is formed with the scanning lines 11, an opening is formed in the interlayer insulating layer 200 on the storage electrode 55, and the pixel electrode 22 is formed including the opening. Further, the pixel electrode 22 and the storage capacitor line 16 may be configured via one or both of the organic insulating layer 72 and the interlayer insulating layer 200. Further, other configurations are possible, but detailed description is omitted.

【０１７９】以上の説明からも明らかなようにトップゲ
ート型では絶縁ゲート型トランジスタのソース・ドレイ
ン領域１０１，１０２を保護するために層間絶縁層２０
０が用いられるので、必ずしも低抵抗金属層７１上の有
機絶縁層７２は必須の構成要件ではない。先述したよう
に低抵抗金属層として銀や銅を採用した場合も含めてこ
れらの金属を酸素雰囲気から保護する意味で第７と第８
の実施形態で有機絶縁層７２を導入して説明したのに過
ぎず、低抵抗金属層が金の場合には不要である。そし
て、例えば層間絶縁層２００に感光性アクリル樹脂を用
いると、基板の処理温度は通常２００℃以下でしかもポ
ストベークのわずか数分間だけ、あるいは精々３００℃
前後の熱処理時に酸素雰囲気の遮断が行えれば、感光性
アクリル樹脂に覆われていない銀や銅の酸化を抑制する
ことはさほど困難ではない。また、層間絶縁層２００の
形成に基板加熱温度４００〜５００℃程度のＣＶＤまた
はＴＥＯＳ−ＰＣＶＤ等の製膜装置を用いてSiO2を形成
するに際し、室温の真空予備室で十分に減圧して大気中
の酸素の影響を極力除外し、次に高温の真空予備室で基
板加熱を行い、それから製膜室でSiO2を製膜するような
製膜装置あるいは製膜方法であれば、低抵抗金属層に銀
や銅を用いた場合でも有機絶縁層７２で保護する必然性
を回避することは可能であるので、製造工程数を削減す
るためには層間絶縁層２００の種類や形成方法も含めて
有機絶縁層７２の導入を比較検討すると良い。なお、低
抵抗金属層７１上の有機絶縁層７２の有無は後続の第９
〜第１２の実施形態にも適用される案件である。As is clear from the above description, in the case of the top gate type, the interlayer insulating layer 20 is provided to protect the source / drain regions 101 and 102 of the insulated gate type transistor.
Since 0 is used, the organic insulating layer 72 on the low-resistance metal layer 71 is not necessarily an essential component. As described above, the seventh and eighth embodiments mean that these metals are protected from an oxygen atmosphere, including the case where silver or copper is used as the low resistance metal layer.
In the above embodiments, the organic insulating layer 72 has been introduced, but this is not necessary when the low-resistance metal layer is gold. For example, when a photosensitive acrylic resin is used for the interlayer insulating layer 200, the processing temperature of the substrate is usually 200 ° C. or less and only for a few minutes of post-baking, or at most 300 ° C.
If the oxygen atmosphere can be shut off before and after the heat treatment, it is not so difficult to suppress the oxidation of silver or copper not covered with the photosensitive acrylic resin. Further, when forming SiO2 using a film forming apparatus such as CVD or TEOS-PCVD at a substrate heating temperature of about 400 to 500 ° C. to form the interlayer insulating layer 200, the pressure is sufficiently reduced in a vacuum preliminary chamber at room temperature, If possible, remove the effect of oxygen as much as possible, then heat the substrate in a high-temperature vacuum preparatory chamber, and then form a low-resistance metal layer using a film forming apparatus or method that forms SiO2 in the film forming chamber. Even when silver or copper is used, it is possible to avoid the necessity of protection with the organic insulating layer 72. Therefore, in order to reduce the number of manufacturing steps, the type of the interlayer insulating layer 200 and the method of forming the organic insulating layer 200 are required. It is advisable to compare the introduction of 72. The presence or absence of the organic insulating layer 72 on the low-resistance metal layer 71 is determined by
This is a case applied to the twelfth embodiment.

【０１８０】ボトムゲート型の絶縁ゲート型トランジス
タを用いた液晶画像表示装置においても製造工程の削減
は可能であり、絵素電極と走査線の形成工程を合理化し
た実施形態を第９と第１０の実施形態として、また絵素
電極と信号線の形成工程を合理化した実施形態を第１１
と第１２の実施形態として以下に説明する。It is possible to reduce the number of manufacturing steps in a liquid crystal image display device using a bottom gate type insulated gate transistor. As an embodiment, an embodiment in which the process of forming the pixel electrodes and the signal lines is rationalized will be described as an eleventh embodiment.
A twelfth embodiment will be described below.

【０１８１】（第９と第１０の実施形態）本発明の第９
と第１０の実施形態によるアクティブ基板の製造方法で
は、島状の低温ポリシリコン１００を形成し、全面にゲ
ート絶縁層３０を形成するまでは第７の実施形態と同一
の製造工程を進行する。その後、走査線と絵素電極とな
る膜厚0.1〜0.2 μｍ程度の透明導電層８１を全面に被
着した後、図１６（ｂ）に示したように走査線１１と絵
素電極２２に対応して感光性樹脂パターン４３を例えば
２μｍ程度の膜厚で選択的に形成する。そして感光性樹
脂パターン４３をマスクとして透明導電層８１とSiO2
とを選択的に除去して除去して低温ポリシリコン１００
を露出する。(Ninth and Tenth Embodiments) The ninth and tenth embodiments of the present invention
In the active substrate manufacturing method according to the tenth embodiment, the same manufacturing steps as in the seventh embodiment are performed until the island-shaped low-temperature polysilicon 100 is formed and the gate insulating layer 30 is formed on the entire surface. Thereafter, a transparent conductive layer 81 having a film thickness of about 0.1 to 0.2 μm serving as a scanning line and a pixel electrode is coated on the entire surface, and as shown in FIG. Then, the photosensitive resin pattern 43 is selectively formed with a thickness of, for example, about 2 μm. Using the photosensitive resin pattern 43 as a mask, the transparent conductive layer 81 and SiO2
Are selectively removed to remove the low-temperature polysilicon 100.
To expose.

【０１８２】さらに、感光性樹脂パターン４３の膜厚を
例えば0.5〜１μm程度膜減りさせて４３’とした後、図
１６（ｃ）に示したように感光性樹脂パターン４３’を
マスクとして透明導電層８１よりなる走査線１１を再び
食刻して１１’とし、ゲート絶縁層３０’を部分的に
（片側0.5〜１μm程度）露出する。Further, the thickness of the photosensitive resin pattern 43 is reduced, for example, by about 0.5 to 1 μm to 43 ′, and then, as shown in FIG. The scanning line 11 composed of the layer 81 is etched again to 11 ′, and the gate insulating layer 30 ′ is partially exposed (about 0.5 to 1 μm on one side).

【０１８３】その後、感光性樹脂パターン４３’を除去
し、図示はしないがゲート電極１１’をマスクとしてイ
オン注入またはイオン照射により不純物として燐あるい
は硼素を低温ポリシリコン１００に注入して絶縁ゲート
型トランジスタのソース・ドレイン１０１，１０２を形
成する。ゲート電極１１’に隣接した片側0.5〜１μm程
度のゲート絶縁層３０’がイオン注入のマスクとして作
用する結果、チャネルの両側にソース・ドレイン１０
１，１０２よりイオン注入量の少ない領域を形成するこ
とが可能となっている（ＬＤＤ構造とも呼称され、第９
の実施形態である）。Thereafter, the photosensitive resin pattern 43 ′ is removed, and although not shown, phosphorus or boron is implanted as impurities into the low-temperature polysilicon 100 by ion implantation or ion irradiation using the gate electrode 11 ′ as a mask to form an insulated gate transistor. Are formed. The gate insulating layer 30 'of about 0.5 to 1 μm on one side adjacent to the gate electrode 11' acts as a mask for ion implantation, so that the source / drain 10
It is possible to form a region having a smaller ion implantation amount than that of the region 1, 102 (also referred to as an LDD structure;
This is an embodiment of the present invention).

【０１８４】引き続き、図１６（ｄ）に示したように、
少なくとも画像表示部内の露出した走査線１１’（ゲー
ト電極）上に鍍金により低抵抗金属層７１を例えば0.3
μm程度の膜厚で形成し、電着により低抵抗金属層７１
上に有機絶縁層７２（ポリイミド層）を0.3 μm程度の
膜厚で形成する。この時に絵素電極２２は電気的に孤立
しており、絵素電極２２上に低抵抗金属層と有機絶縁層
が形成されることはない。Subsequently, as shown in FIG.
A low-resistance metal layer 71 is plated on at least the exposed scanning lines 11 ′ (gate electrodes) in the image display section by, for example, 0.3 mm.
a low-resistance metal layer 71 by electrodeposition.
An organic insulating layer 72 (polyimide layer) is formed thereon with a thickness of about 0.3 μm. At this time, the pixel electrode 22 is electrically isolated, and the low resistance metal layer and the organic insulating layer are not formed on the pixel electrode 22.

【０１８５】あるいは走査線１１’の形成後、少なくと
も画像表示部内の露出した走査線（ゲート電極）１１’
上に鍍金により低抵抗金属層７１を例えば0.3 μm程度
の膜厚で形成し、図示はしないがゲート電極１１’をマ
スクとしてイオン注入またはイオン照射により不純物と
して燐あるいは硼素を低温ポリシリコン１００に注入し
て絶縁ゲート型トランジスタのソース・ドレイン１０
１，１０２を形成する。ゲート電極１１’上には低抵抗
金属層７１が形成され若干パターン幅が広がっているの
で（0.3 μm程度）、広がった部分がイオン注入のマス
クとして機能する結果、チャネルの両側にソース・ドレ
イン１０１，１０２よりイオン注入量の殆ど無い領域を
形成することが可能となっている（オフセット構造とも
呼称され、第１０の実施形態である）。Alternatively, after the formation of the scanning line 11 ', at least the exposed scanning line (gate electrode) 11' in the image display section.
A low-resistance metal layer 71 having a thickness of, for example, about 0.3 μm is formed thereon by plating, and phosphorus or boron is implanted into the low-temperature polysilicon 100 as an impurity by ion implantation or ion irradiation using the gate electrode 11 ′ as a mask (not shown). Source / drain 10 of the insulated gate transistor
1, 102 are formed. Since the low-resistance metal layer 71 is formed on the gate electrode 11 ′ and the pattern width is slightly widened (about 0.3 μm), the widened portion functions as a mask for ion implantation. , 102 can form a region with almost no ion implantation amount (also referred to as an offset structure, which is the tenth embodiment).

【０１８６】続いて、図１６（ｄ）に示したように電着
により低抵抗金属層７１上に有機絶縁層７２（ポリイミ
ド層）を0.3 μm程度の膜厚で形成する。この時、絵素
電極２２は電気的に孤立しており、絵素電極２２上に低
抵抗金属層と有機絶縁層が形成されることはない。Subsequently, as shown in FIG. 16D, an organic insulating layer 72 (polyimide layer) is formed on the low resistance metal layer 71 to a thickness of about 0.3 μm by electrodeposition. At this time, the pixel electrode 22 is electrically isolated, and the low resistance metal layer and the organic insulating layer are not formed on the pixel electrode 22.

【０１８７】第９と第１０の実施形態の何れも、引き続
き、図１６（ｅ）に示したように層間絶縁層２００とし
て例えば膜厚0.3 μｍ程度のSiO2を上記した製法で被着
し、微細加工技術によりソース・ドレイン１０１，１０
２上に一対の開口部１０３，１０４を形成する。この
時、画像表示部外の領域で走査線１１上に開口部６１を
形成して走査線１１の一部を露出すると同時に絵素電極
２２上にも開口部３８を形成して絵素電極２２の大部分
を露出するが、画像表示部外に透明電極よりなる電極端
子５’を配置し、電極端子５’上にも開口部６３を形成
して電極端子５’の大部分を露出することも可能であ
る。In each of the ninth and tenth embodiments, as shown in FIG. 16E, as the interlayer insulating layer 200, for example, SiO2 having a thickness of about 0.3 μm is applied by the above-described manufacturing method. Source / drain 101, 10 by processing technology
2, a pair of openings 103 and 104 are formed. At this time, an opening 61 is formed on the scanning line 11 in a region outside the image display unit to expose a part of the scanning line 11 and, at the same time, an opening 38 is formed on the pixel electrode 22 to form the pixel electrode 22. Is exposed, but the electrode terminal 5 ′ made of a transparent electrode is arranged outside the image display unit, and the opening 63 is formed also on the electrode terminal 5 ′ to expose most of the electrode terminal 5 ′. Is also possible.

【０１８８】引き続き、図１６（ｆ）に示したようにソ
ース・ドレイン配線材として例えば膜厚0.1μｍ程度の
Ｔｉ，Ｔａ，Ｃｒ等の耐熱金属薄膜をスパッタ等の製膜
装置を用いて被着した後、微細加工技術によりソース１
０１上の開口部１０３を含んでソース配線１２とドレイ
ン１０２上の開口部１０４と絵素電極２２の一部を含ん
でドレイン配線２１を形成する。この時、同時に画像表
示部外で開口部６１内の露出している走査線１１（上の
低抵抗金属層７１）を含んで耐熱金属薄膜よりなる電極
端子６を形成する。Subsequently, as shown in FIG. 16 (f), a heat-resistant metal thin film of, for example, Ti, Ta, Cr or the like having a thickness of about 0.1 μm is deposited as a source / drain wiring material by using a film forming apparatus such as sputtering. After that, source 1
The drain wiring 21 is formed so as to include the source wiring 12 including the opening 103 on the substrate 01, the opening 104 above the drain 102, and a part of the pixel electrode 22. At this time, at the same time, the electrode terminals 6 made of a heat-resistant metal thin film including the exposed scanning lines 11 (upper low-resistance metal layer 71) in the opening 61 outside the image display unit are formed.

【０１８９】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子６上と信号線の電極端子５上に開口
部を有するパシベーション絶縁層を形成しても良い。Thereafter, passivation of the active substrate 2 is required, and a passivation insulating film having openings on the pixel electrodes 22, the scanning line electrode terminals 6, and the signal line electrode terminals 5 is formed by using a conventional technique. A layer may be formed.

【０１９０】しかしながら上記した製造方法ではパシベ
ーション絶縁層に開口部を形成するために写真食刻工程
が必要であり、しかも信号線の低抵抗化もなされないの
で、本願発明では製造工程を削減するため先発明と同様
に、図１６（ｇ）に示したように、暗所で鍍金によりソ
ース配線（信号線）１２上に例えば0.3μm程度の膜厚の
低抵抗金属層７３を形成する。さらに同じく暗所で少な
くとも画像表示部内もしくは電極端子５の形成領域近傍
まで露出しているソース配線１２上の低抵抗金属層７３
上に電着により有機絶縁層７４（ポリイミド層）を0.2
μm程度の膜厚で形成してソース配線１２のパシベーシ
ョンを行う。暗所でこれらの処理を行う理由は、露出し
ている絵素電極２２上に不透明物質である低抵抗金属が
形成されて透過率が下がるのを阻止するためと、透明性
はあっても有機絶縁層７４が絵素電極２２上に形成され
て液晶セルに印加される実効電圧の低下による表示斑の
発生を防止するためである。However, in the above-described manufacturing method, a photolithography step is required to form an opening in the passivation insulating layer, and the resistance of the signal line is not reduced. Similarly to the previous invention, as shown in FIG. 16G, a low-resistance metal layer 73 having a thickness of, for example, about 0.3 μm is formed on the source wiring (signal line) 12 by plating in a dark place. Further, the low-resistance metal layer 73 on the source wiring 12 exposed at least up to the inside of the image display portion or the vicinity of the electrode terminal 5 formation region in a dark place.
The organic insulating layer 74 (polyimide layer) was
The source wiring 12 is formed with a thickness of about μm and passivation is performed. The reason for performing these treatments in a dark place is to prevent the formation of a low-resistance metal, which is an opaque material, on the exposed pixel electrodes 22 to prevent the transmittance from lowering. This is because the insulating layer 74 is formed on the pixel electrode 22 to prevent the occurrence of display unevenness due to a decrease in the effective voltage applied to the liquid crystal cell.

【０１９１】ガラス基板２内の有機絶縁層７４の選択的
電着を実施すれば、図１５に示したように画像表示部外
の領域で信号線１２の一部を電極端子５とすることがで
きる。あるいは別に図示したように画像表示部外の領域
に透明電極よりなる電極端子５’を配置し、信号線１２
は層間絶縁層に形成された開口部６３内の透明導電層よ
りなる電極端子５’を含んで形成することも可能であ
る。この構成は図１６（ｇ）に示した絵素電極２２とド
レイン配線２１との接続形態と同一である。前者の場
合、鍍金による低抵抗金属層７３の形成が基板内で選択
的に行われていれば例えばＴｉ薄膜３４’よりなる信号
線１２の一部を電極端子５とすることができる。そうで
なければその表面が低抵抗金属層である信号線１２の一
部が電極端子５となる。このようにしてして得られたア
クティブ基板２とカラーフィルタとを貼り合わせて液晶
パネル化し、本発明の第９と第１０の実施形態が完了す
る。By selectively electrodepositing the organic insulating layer 74 in the glass substrate 2, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display section as shown in FIG. it can. Alternatively, as shown separately, an electrode terminal 5 ′ made of a transparent electrode is arranged in a region outside the image display unit, and the signal line 12
Can be formed to include the electrode terminal 5 ′ made of a transparent conductive layer in the opening 63 formed in the interlayer insulating layer. This configuration is the same as the connection between the picture element electrode 22 and the drain wiring 21 shown in FIG. In the former case, if the formation of the low-resistance metal layer 73 by plating is selectively performed in the substrate, for example, a part of the signal line 12 made of the Ti thin film 34 ′ can be used as the electrode terminal 5. Otherwise, a part of the signal line 12 whose surface is a low resistance metal layer becomes the electrode terminal 5. The active substrate 2 thus obtained and the color filter are bonded together to form a liquid crystal panel, and the ninth and tenth embodiments of the present invention are completed.

【０１９２】（第１１と第１２の実施形態）本発明の第
１１と第１２の実施形態によるアクティブ基板の製造方
法では図１８（ｅ）に示したように、層間絶縁層2００
を全面に被着してソース・ドレイン１０１，１０２上に
一対の開口部１０３，１０４を形成するまでは第７と第
８の実施形態と同一の製造工程を進行するが、必要に応
じて走査線１１と同時に蓄積容量線１６の形成も同時に
行うことは説明を要しないだろう。(Eleventh and Twelfth Embodiments) As shown in FIG. 18E, in the method of manufacturing an active substrate according to the eleventh and twelfth embodiments of the present invention, as shown in FIG.
The same manufacturing process as that of the seventh and eighth embodiments is performed until a pair of openings 103 and 104 are formed on the source / drain 101 and 102 by depositing on the entire surface. It will not be necessary to explain that the storage capacitor line 16 is formed simultaneously with the line 11.

【０１９３】引き続き、図１８（ｆ）に示したようにソ
ース・ドレイン配線材及び絵素電極材として例えば膜厚
0.1〜0.2 μｍ程度の透明導電層であるＩＴＯをスパッ
タ等の真空製膜装置を用いて被着した後、微細加工技術
によりソース１０１上の開口部１０３を含んでソース配
線（信号線）１２と、ドレイン１０２上の開口部１０４
を含んで絵素電極２２も兼ねるドレイン配線２１とを形
成する。この時、図示したように同時に画像表示部外で
開口部６１内の露出している走査線１１（上の低抵抗金
属層７１）を含んで透明導電層よりなる電極端子６’を
形成する。あるいは開口部６１内の露出している走査線
１１を電極端子６としても何ら支障は無い。Subsequently, as shown in FIG. 18F, the source / drain wiring material and the pixel electrode
After ITO, which is a transparent conductive layer having a thickness of about 0.1 to 0.2 μm, is deposited by using a vacuum film forming apparatus such as sputtering, the source wiring (signal line) 12 including the opening 103 on the source 101 is formed by fine processing technology. , Opening 104 on drain 102
And the drain wiring 21 also serving as the pixel electrode 22 is formed. At this time, as shown in the figure, an electrode terminal 6 ′ made of a transparent conductive layer is formed simultaneously with the exposed scanning line 11 (upper low-resistance metal layer 71) inside the opening 61 outside the image display unit. Alternatively, there is no problem even if the exposed scanning line 11 in the opening 61 is used as the electrode terminal 6.

【０１９４】この後はアクティブ基板２のパシベーショ
ン形成が必要であり、従来技術を用いて絵素電極２２上
と走査線の電極端子６上と信号線の電極端子５上に開口
部を有するパシベーション絶縁層を形成しても良い。Thereafter, passivation of the active substrate 2 is required, and a passivation insulating layer having openings on the pixel electrodes 22, the scanning line electrode terminals 6, and the signal line electrode terminals 5 is formed by using the conventional technique. A layer may be formed.

【０１９５】しかしながら上記した製造方法ではパシベ
ーション絶縁層に開口部を形成するために写真食刻工程
が必要であり、しかも他の実施形態と異なりソース・ド
レイン配線１２，２１が透明導電層のみで構成されると
およそ信号線の低抵抗化とは程遠いものになるので、本
願発明では先発明と同様に、図１８（ｇ）に示したよう
に暗所にて鍍金によりソース配線（信号線）１２上に例
えば0.3μm程度の膜厚の低抵抗金属層７３を形成し、引
き続き、暗所にて少なくとも画像表示部内もしくは電極
端子５の形成領域近傍まで露出している信号線１２上の
低抵抗金属層７３に電着により有機絶縁層（ポリイミド
層）７４を0.2μm 程度の膜厚で形成してソース配線１
２のパシベーションを行う。暗所でこれらの処理を行う
理由は既に述べた通りであり、上記した製造工程で絶縁
ゲート型トランジスタのわずかなリーク電流で絵素電極
２２上に微量の低抵抗金属層７３と有機絶縁層７４が形
成された場合の対処法も既に述べた通りである。However, in the above-described manufacturing method, a photolithography step is required to form an opening in the passivation insulating layer, and unlike the other embodiments, the source / drain wirings 12 and 21 are composed of only a transparent conductive layer. When this is done, the resistance of the signal line is far from being reduced, so in the present invention, as in the previous invention, the source wiring (signal line) 12 is plated by plating in a dark place as shown in FIG. A low-resistance metal layer 73 having a thickness of, for example, about 0.3 μm is formed thereon. An organic insulating layer (polyimide layer) 74 having a thickness of about 0.2 μm is formed on the layer 73 by electrodeposition to form a source wiring 1.
Perform 2 passivation. The reason why these treatments are performed in a dark place is as described above. In the above-described manufacturing process, a small amount of the low-resistance metal layer 73 and the organic insulating layer 74 are formed on the pixel electrode 22 with a small leak current of the insulated gate transistor. The method for coping with the formation of is as described above.

【０１９６】ガラス基板２内の有機絶縁層７４の選択的
電着を実施すれば、図１７に示したように画像表示部外
の領域で信号線１２の一部を電極端子５とすることがで
きる。そこで鍍金による低抵抗金属層７３の形成が基板
内で選択的に行なわれない場合にはその表面が低抵抗金
属層である信号線１２の一部が電極端子５となり、選択
的に行なわれた場合には別に図示したように透明導電層
よりなる信号線１２の一部を電極端子５’とすることが
できる。このようにしてして得られたアクティブ基板２
とカラーフィルタとを貼り合わせて液晶パネル化し、本
発明の第１１と第１２の実施形態が完了する。If the selective electrodeposition of the organic insulating layer 74 in the glass substrate 2 is performed, a part of the signal line 12 can be used as the electrode terminal 5 in a region outside the image display section as shown in FIG. it can. Therefore, when the formation of the low-resistance metal layer 73 by plating is not performed selectively in the substrate, a part of the signal line 12 whose surface is the low-resistance metal layer becomes the electrode terminal 5 and is selectively performed. In this case, a part of the signal line 12 made of a transparent conductive layer can be used as the electrode terminal 5 'as shown separately. Active substrate 2 thus obtained
And a color filter to form a liquid crystal panel, thereby completing the eleventh and twelfth embodiments of the present invention.

【０１９７】蓄積容量１５の構成に関しては、絵素電極
２２と蓄積容量線１６とが蓄積容量線１６上に形成され
た有機絶縁層７２と層間絶縁層２００とを介して構成し
ている例を図１７に例示しているが、蓄積容量１５の構
成はこれに限られるものではなく、例えば蓄積容量線１
６上の層間絶縁層２００に開口部を形成して絵素電極２
２がその開口部を含んで形成する構成では、絵素電極２
２と蓄積容量線１６とが蓄積容量線１６上に形成された
有機絶縁層７２を介して構成することになる。あるいは
第９と第１０の実施形態で説明した様に絵素電極２２と
前段の走査線１１とで有機絶縁層７２と層間絶縁層２０
０の何れか一方もしくは両方を介して構成しても良い。
また、その他の構成も可能であるが詳細な説明は省略す
る。The configuration of the storage capacitor 15 is an example in which the pixel electrode 22 and the storage capacitor line 16 are configured via the organic insulating layer 72 formed on the storage capacitor line 16 and the interlayer insulating layer 200. Although illustrated in FIG. 17, the configuration of the storage capacitor 15 is not limited to this.
6, an opening is formed in the interlayer insulating layer 200 on the pixel electrode 2
2 is formed including the opening, the pixel electrode 2
2 and the storage capacitor line 16 are formed via the organic insulating layer 72 formed on the storage capacitor line 16. Alternatively, as described in the ninth and tenth embodiments, the organic insulating layer 72 and the interlayer insulating
0 may be configured through one or both of them.
Further, other configurations are possible, but detailed description is omitted.

【０１９８】[0198]

【発明の効果】以上述べたように本発明に記載の液晶画
像表示装置によれば、走査線や信号線等の電極配線に
金、銀あるいは銅等の低抵抗金属を十分に厚く形成でき
るので配線抵抗を下げることが容易であり、大画面・高
精細・高速応答への対応が容易な液晶画像表示装置が得
られる。As described above, according to the liquid crystal image display device of the present invention, a low-resistance metal such as gold, silver or copper can be formed sufficiently thick on electrode wiring such as scanning lines and signal lines. It is possible to obtain a liquid crystal image display device in which the wiring resistance can be easily reduced, and which can easily cope with a large screen, high definition, and high-speed response.

【０１９９】次に、電着で有機絶縁層をソース・ドレイ
ン配線上に形成するパシベーション形成も３００℃以上
の格別の加熱工程を必要としないので非晶質シリコン層
を半導体層とする絶縁ゲート型トランジスタに過度の耐
熱性を必要としない。換言すればパシベーション形成で
電気的な性能の劣化を生じない効果が得られる。Next, the passivation for forming the organic insulating layer on the source / drain wiring by electrodeposition does not require a special heating step at 300 ° C. or more. The transistor does not require excessive heat resistance. In other words, the effect of preventing the electrical performance from being deteriorated by the passivation can be obtained.

【０２００】加えて、電着による有機絶縁層の導入によ
り半導体層の島化工程とゲート絶縁層への開口部形成工
程とを同時に行うことを可能ならしめ、さらに擬似絵素
電極の導入により絵素電極と走査線を同時に形成する等
の合理化により、写真食刻工程数を従来の５回より削減
できて製造コストの削減が推進される等の優れた効果が
得られた。In addition, the step of islanding the semiconductor layer and the step of forming an opening in the gate insulating layer can be performed simultaneously by introducing an organic insulating layer by electrodeposition. By rationalizing the formation of the elementary electrodes and the scanning lines at the same time, the number of photolithography steps can be reduced from the conventional five times, and an excellent effect such as a reduction in the manufacturing cost is promoted.

【０２０１】露出した走査線と信号線上への鍍金による
低抵抗化は、真空製膜装置と真空食刻装置とを用いない
ので装置コストが下がって低コストで実施できるだけで
なく、処理室内壁からの離脱パーティクルの発生が無い
ので歩留も高く、大画面・高精細・高速応答の液晶画像
表示装置の低価格化と早期実用化を推進して止まないも
のとなり工業的な価値は大きいことは言うまでも無い。The reduction of the resistance by plating on the exposed scanning lines and signal lines can be carried out at a low cost because the vacuum film forming apparatus and the vacuum etching apparatus are not used. There is no generation of detached particles, and the yield is high. Needless to say.

【０２０２】なお、本発明の要件は実施形態の説明から
も明らかなように、絶縁ゲート型トランジスタの製作に
当たりソース配線（信号線）上に低抵抗金属層と有機絶
縁層とを電着により自己整合的に形成した点と、同じく
製造工程の途中で露出したゲート電極（走査線）上に低
抵抗金属層と有機絶縁層とを自己整合的に形成した点と
にある。また、低温ポリシリコンを半導体材料とする絶
縁ゲート型トランジスタにおけるリーク電流低減のため
のＬＤＤ（ Lightly Doped Drain ）構造またはオフセ
ット構造を実現する新たな手段も提示している。As is clear from the description of the embodiment, the requirements of the present invention are as follows. In manufacturing an insulated gate transistor, a low-resistance metal layer and an organic insulating layer are self-deposited on a source wiring (signal line) by electrodeposition. The point is that the low-resistance metal layer and the organic insulating layer are formed in a self-aligned manner on the gate electrode (scanning line) exposed during the manufacturing process. It also proposes a new means for realizing an LDD (Lightly Doped Drain) structure or an offset structure for reducing leakage current in an insulated gate transistor using low-temperature polysilicon as a semiconductor material.

【０２０３】これら以外の構成や部材に関しては絵素電
極、ゲート絶縁層等の材質や膜厚等が異なった画像表示
装置用半導体装置、さらにはカラーフィルタを形成され
た画像表示装置用半導体装置、さらには液晶パネル構成
あるいはその製造方法の差異も本発明の範疇に属するこ
とは自明であり、例えば同一基板上で絵素電極と絵素電
極とは所定の距離を隔てて形成された対向電極との間で
液晶に横方向の電界を与えて制御するＩＰＳ（In-Plain
-Switching）方式の液晶パネルにおいても本発明の適用
は容易である。加えて絵素電極が金属層よりなる反射型
の液晶画像表示装置においても、また絵素電極に透明電
極と金属反射電極とを有する半透過型の液晶画像表示装
置においても本発明の有用性は変らず、また絶縁ゲート
型トランジスタの半導体層も非晶質シリコンに限定され
るものでなく、微結晶シリコン、多結晶シリコンあるい
はこれらの混晶体、さらには他の半導体材料でも良いこ
とは明らかである。As for other components and members, semiconductor devices for image display devices having different materials and film thicknesses such as picture element electrodes and gate insulating layers, semiconductor devices for image display devices provided with color filters, Further, it is obvious that the difference in the liquid crystal panel configuration or the manufacturing method thereof also belongs to the category of the present invention.For example, a pixel electrode and a pixel electrode are formed on the same substrate with a counter electrode formed at a predetermined distance. IPS (In-Plain) that controls by applying a horizontal electric field to the liquid crystal between
The present invention can be easily applied to a liquid crystal panel of the (-Switching) type. In addition, the usefulness of the present invention is not only in a reflective liquid crystal image display device in which a pixel electrode is made of a metal layer, but also in a transflective liquid crystal image display device in which a pixel electrode has a transparent electrode and a metal reflective electrode. It is clear that the semiconductor layer of the insulated gate transistor is not limited to amorphous silicon, but may be microcrystalline silicon, polycrystalline silicon, a mixed crystal thereof, or another semiconductor material. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態にかかる画像表示装置
用半導体装置の平面図FIG. 1 is a plan view of a semiconductor device for an image display device according to a first embodiment of the present invention.

【図２】本発明の第１の実施形態にかかる画像表示装置
用半導体装置の製造工程断面図FIG. 2 is a sectional view showing a manufacturing process of the semiconductor device for an image display device according to the first embodiment of the present invention;

【図３】本発明の第２の実施形態にかかる画像表示装置
用半導体装置の平面図FIG. 3 is a plan view of a semiconductor device for an image display device according to a second embodiment of the present invention.

【図４】本発明の第２の実施形態にかかる画像表示装置
用半導体装置の製造工程断面図FIG. 4 is a cross-sectional view illustrating a manufacturing process of a semiconductor device for an image display device according to a second embodiment of the present invention.

【図５】本発明の第３の実施形態にかかる画像表示装置
用半導体装置の平面図FIG. 5 is a plan view of a semiconductor device for an image display device according to a third embodiment of the present invention.

【図６】本発明の第３の実施形態にかかる画像表示装置
用半導体装置の製造工程断面図FIG. 6 is a sectional view showing a manufacturing process of the semiconductor device for an image display device according to the third embodiment of the present invention.

【図７】本発明の第４の実施形態にかかる画像表示装置
用半導体装置の平面図FIG. 7 is a plan view of a semiconductor device for an image display device according to a fourth embodiment of the present invention.

【図８】本発明の第４の実施形態にかかる画像表示装置
用半導体装置の製造工程断面図FIG. 8 is a sectional view showing a manufacturing process of a semiconductor device for an image display device according to a fourth embodiment of the present invention.

【図９】本発明の第５の実施形態にかかる画像表示装置
用半導体装置の平面図FIG. 9 is a plan view of a semiconductor device for an image display device according to a fifth embodiment of the present invention.

【図１０】本発明の第５の実施形態にかかる画像表示装
置用半導体装置の製造工程断面図FIG. 10 is a sectional view showing a manufacturing process of a semiconductor device for an image display device according to a fifth embodiment of the present invention.

【図１１】本発明の第６の実施形態にかかる画像表示装
置用半導体装置の平面図FIG. 11 is a plan view of a semiconductor device for an image display device according to a sixth embodiment of the present invention.

【図１２】本発明の第６の実施形態にかかる画像表示装
置用半導体装置の製造工程断面図FIG. 12 is a sectional view showing a manufacturing process of a semiconductor device for an image display device according to a sixth embodiment of the present invention.

【図１３】本発明の第７と第８の実施形態にかかる画像
表示装置用半導体装置の平面図FIG. 13 is a plan view of a semiconductor device for an image display device according to seventh and eighth embodiments of the present invention.

【図１４】本発明の第７と第８の実施形態にかかる画像
表示装置用半導体装置の製造工程断面図FIG. 14 is a sectional view showing a manufacturing process of the semiconductor device for an image display device according to the seventh and eighth embodiments of the present invention.

【図１５】本発明の第９と第１０の実施形態にかかる画
像表示装置用半導体装置の平面図FIG. 15 is a plan view of a semiconductor device for an image display device according to ninth and tenth embodiments of the present invention.

【図１６】本発明の第９と第１０の実施形態にかかる画
像表示装置用半導体装置の製造工程断面図FIG. 16 is a sectional view showing a manufacturing process of the semiconductor device for an image display device according to the ninth and tenth embodiments of the present invention.

【図１７】本発明の第１１と第１２の実施形態にかかる
画像表示装置用半導体装置の平面図FIG. 17 is a plan view of a semiconductor device for an image display device according to eleventh and twelfth embodiments of the present invention.

【図１８】本発明の第１１と第１２の実施形態にかかる
画像表示装置用半導体装置の製造工程断面図FIG. 18 is a sectional view showing a manufacturing process of the semiconductor device for an image display device according to the eleventh and twelfth embodiments of the present invention.

【図１９】液晶パネルの実装状態を示す斜視図FIG. 19 is a perspective view showing a mounted state of a liquid crystal panel.

【図２０】液晶パネルの等価回路図FIG. 20 is an equivalent circuit diagram of a liquid crystal panel.

【図２１】従来の液晶パネルの断面図FIG. 21 is a sectional view of a conventional liquid crystal panel.

【図２２】先願例のアクティブ基板の平面図FIG. 22 is a plan view of the active substrate of the prior application example.

【図２３】先願例のアクティブ基板の製造工程断面図FIG. 23 is a sectional view showing the manufacturing process of the active substrate of the prior application example.

【符号の説明】[Explanation of symbols]

１ 液晶パネル ２ アクティブ基板（絶縁基板、ガラス基板） ３ 半導体集積回路チップ ４ ＴＣＰフィルム ５，６ 電極端子 ９ カラーフィルタ（対向するガラス基板） １０ 絶縁ゲート型トランジスタ １１ 走査線（ゲート配線、ゲート電極） １２ 信号線（ソース配線、ソース電極） １６ 蓄積容量線 １７ 液晶 ２１ ドレイン配線（電極） ２２ （透明導電性）絵素電極 ３０ ゲート絶縁層 ３１ 不純物を含まない（第１の半導体層である）非晶
質シリコン層 ３３ 不純物を含む（第２の半導体層である）非晶質シ
リコン層 ３４〜３５ （陽極酸化可能な）耐熱金属層，低抵抗金
属層（ＡＬ），中間導電層 ３７ パシベーション絶縁層 ３８ 絵素電極上の（パシベーション絶縁層に形成され
た）開口部 ４１ （半導体層とゲート絶縁層を島化する）感光性樹
脂パターン ４２ （ソース・ドレイン間とソース・ドレイン配線を
形成する）感光性樹脂パターン ４３ （走査線を形成する）感光性樹脂パターン ６１ （走査線上の）開口部 ６５ （絵素電極形成の）感光性樹脂パターン ６６，６７ （不純物を含む、含まない）酸化シリコン
層 ６８〜７０ ５酸化タンタル（Ta2O5）、アルミナ（Al2
O3）、酸化チタン（TiO2） ７１，７３ 有機絶縁層 ７２，７４ 低抵抗金属層 ７６ プラズマ保護層 ８１ 透明導電層 ８２ 第１の金属層（ゲート金属層） １００ （島状）低温ポリシリコン １０１，１０２ ソース・ドレイン ２００ 層間絶縁層Reference Signs List 1 liquid crystal panel 2 active substrate (insulating substrate, glass substrate) 3 semiconductor integrated circuit chip 4 TCP film 5, 6 electrode terminal 9 color filter (opposing glass substrate) 10 insulated gate transistor 11 scanning line (gate wiring, gate electrode) Reference Signs List 12 signal line (source wiring, source electrode) 16 storage capacitance line 17 liquid crystal 21 drain wiring (electrode) 22 (transparent conductive) picture element electrode 30 gate insulating layer 31 non-impurity-free (first semiconductor layer) Amorphous silicon layer 33 Amorphous silicon layer containing impurities (second semiconductor layer) 34 to 35 (anodically oxidizable) heat-resistant metal layer, low-resistance metal layer (AL), intermediate conductive layer 37 passivation insulating layer 38 Opening on pixel electrode (formed in passivation insulating layer) 41 (Semiconductor layer and gate insulating layer are made islands) Photosensitive resin pattern 42 (forming source-drain and source / drain wiring) Photosensitive resin pattern 43 (forming scanning lines) Photosensitive resin pattern 61 (on scanning lines) Opening 65 (for forming pixel electrodes) ) Photosensitive resin pattern 66, 67 Silicon oxide layer (with or without impurities) 68-705 Tantalum oxide (Ta2O5), alumina (Al2
O3), titanium oxide (TiO2) 71, 73 organic insulating layer 72, 74 low-resistance metal layer 76 plasma protective layer 81 transparent conductive layer 82 first metal layer (gate metal layer) 100 (island-like) low-temperature polysilicon 101, 102 source / drain 200 interlayer insulating layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３４８ Ｇ０９Ｆ 9/30 ３４８Ａ ５Ｆ１１０ 9/35 9/35 Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/28 ３０１Ｚ 21/3205 29/78 ６１２Ｃ 29/786 ６１７Ｍ ６１７Ｌ ６１６Ｖ ６１６Ｕ ６１９Ａ 21/88 Ｒ Ｆターム(参考） 2H091 FA02Y FA08X FA08Z FA35Y GA01 GA08 GA13 HA07 LA30 2H092 GA40 GA60 JA26 JA34 JA37 JA41 JB57 KA04 KA05 KB24 KB25 MA08 MA24 MA30 MA34 NA28 PA01 PA03 PA08 PA11 QA07 4M104 AA09 BB13 BB14 BB16 BB17 CC05 DD52 DD89 EE16 EE18 FF13 GG09 HH16 5C094 AA05 AA13 AA14 BA03 BA43 CA19 DA15 EA04 EA07 ED02 5F033 HH08 HH11 HH13 HH14 HH17 HH18 HH19 HH20 HH21 MM05 MM08 PP27 QQ89 RR03 RR04 RR22 SS25 SS26 VV06 VV15 XX08 XX31 5F110 AA01 AA03 AA16 AA17 AA26 AA28 BB01 CC02 CC07 DD02 DD13 DD14 EE02 EE04 EE05 EE06 EE07 EE14 EE23 EE37 EE41 EE44 FF01 FF02 FF03 FF09 FF30 GG02 GG15 GG43 GG45 HJ01 HJ12 HJ13 HK03 HK04 HK05 HK06 HK07 HK09 HK16 HK22 HK25 HK31 HK33 HK35 HL04 HL07 HL23 HM14 HM15 HM18 HM19 NN03 NN04 NN06 NN14 NN16 NN23 NN24 NN27 NN32 NN35 NN38 NN72 NN73 PP03 PP35 QQ11 QQ14 QQ19 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/30 348 G09F 9/30 348A 5F110 9/35 9/35 H01L 21/28 301 H01L 21/28 301Z 21/3205 29/78 612C 29/786 617M 617L 616V 616U 619A 21/88 RF term (reference) 2H091 FA02Y FA08X FA08Z FA35Y GA01 GA08 GA13 HA07 LA30 2H092 GA40 GA60 JA26 JA34 JA37 JA41 JB57 KA04 MA30 KB24 KB NA28 PA01 PA03 PA08 PA11 QA07 4M104 AA09 BB13 BB14 BB16 BB17 CC05 DD52 DD89 EE16 EE18 FF13 GG09 HH16 5C094 AA05 AA13 AA14 BA03 BA43 CA19 DA15 EA04 EA07 ED02 5F033 HH08 HH11H18H18 H14 H18H14 VV06 VV15 XX08 XX31 5F110 AA01 AA03 AA16 AA17 AA26 AA28 BB01 CC02 CC07 DD02 D D13 DD14 EE02 EE04 EE05 EE06 EE07 EE14 EE23 EE37 EE41 EE44 FF01 FF02 FF03 FF09 FF30 GG02 NN15 GG43 GG45 HJ01 HJ12 HJ13 HK03 HK04 HK04 HK16 HK16 HK16 NN27 NN32 NN35 NN38 NN72 NN73 PP03 PP35 QQ11 QQ14 QQ19

Claims (27)

【特許請求の範囲】[Claims] 【請求項１】 島状のゲート絶縁層と前記島状のゲート
絶縁層より小さいチャネル形成領域を除いてゲート電極
上に低抵抗金属層と有機絶縁層とが形成されていること
を特徴とするボトムゲート型の絶縁ゲート型トランジス
タ。1. A low-resistance metal layer and an organic insulating layer are formed on a gate electrode except for an island-shaped gate insulating layer and a channel formation region smaller than the island-shaped gate insulating layer. Bottom gate insulated gate transistor. 【請求項２】 ゲート絶縁層よりも細いゲート電極上に
低抵抗金属層と有機絶縁層とが形成されていることを特
徴とするトップゲート型の絶縁ゲート型トランジスタ。2. A top-gate insulated gate transistor wherein a low-resistance metal layer and an organic insulating layer are formed on a gate electrode thinner than the gate insulating layer. 【請求項３】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、 前記絶縁ゲート型トランジスタはボトムゲート型であ
り、 少なくとも画像表示部内で島状のゲート絶縁層より小さ
いチャネル形成領域を除いて走査線上に低抵抗金属層と
有機絶縁層とが形成され、少なくとも画像表示部内のソ
ース配線とソース・ドレイン配線間のチャネル表面に絶
縁層が形成されていることを特徴とする液晶画像表示装
置。3. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter facing the insulating substrate, the insulated gate transistor is a bottom gate type, and at least an island-shaped gate is provided in an image display portion. A low-resistance metal layer and an organic insulating layer are formed on a scanning line except for a channel formation region smaller than the insulating layer, and an insulating layer is formed at least on a channel surface between a source wiring and a source / drain wiring in an image display portion. A liquid crystal image display device characterized by the above-mentioned. 【請求項４】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、前記絶縁ゲ
ート型トランジスタはトップゲート型であり、少なくと
も画像表示部内でゲート絶縁層よりも細いゲート電極上
に低抵抗金属層と有機絶縁層とが形成され、前記絶縁ゲ
ート型トランジスタ上に絶縁層を有するとともに少なく
とも画像表示部内で信号線上に低抵抗金属層と有機絶縁
層とが形成されていることを特徴とする液晶画像表示装
置。4. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter opposed to the insulating substrate, the insulated gate transistor is a top gate type, and at least in the image display portion, A low-resistance metal layer and an organic insulating layer are formed on a thin gate electrode, and an insulating layer is formed on the insulated gate transistor, and a low-resistance metal layer and an organic insulating layer are formed on signal lines at least in an image display unit. A liquid crystal image display device characterized in that: 【請求項５】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、絶縁基板上
に耐熱金属層よりなり絶縁ゲート型トランジスタのゲー
ト電極も兼ねる走査線が形成され、絶縁ゲート型トラン
ジスタのチャネル形成領域には島状のゲート絶縁層と前
記ゲート絶縁層よりも小さい半導体層とが形成され、チ
ャネル形成領域のゲート電極を除いて走査線上に低抵抗
金属層と有機絶縁層とが形成され、前記絶縁基板上と半
導体層上とにゲート電極と一部重なり合って１層以上の
金属層よりなるソース・ドレイン配線が形成され、絶縁
基板上に前記ドレイン配線を含んで絵素電極が形成さ
れ、少なくとも画像表示部内のソース配線とソース・ド
レイン配線間のチャネル表面に絶縁層が形成されている
ことを特徴とする液晶画像表示装置。5. An insulating substrate in which unit pixels having at least an insulated gate transistor on one main surface and a pixel electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between a transparent insulating substrate or a color filter opposed to the insulating substrate, a scanning line formed of a heat-resistant metal layer on the insulating substrate and also serving as a gate electrode of an insulated gate transistor is provided. An island-shaped gate insulating layer and a semiconductor layer smaller than the gate insulating layer are formed in a channel formation region of the insulated gate transistor, and a low-resistance metal layer is formed on a scan line except for a gate electrode in the channel formation region. And an organic insulating layer formed on the insulating substrate and the semiconductor layer. A drain electrode is formed, a picture element electrode is formed on the insulating substrate including the drain wiring, and an insulating layer is formed at least on a channel surface between the source wiring and the source / drain wiring in the image display portion. A liquid crystal image display device characterized by the above-mentioned. 【請求項６】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、絶縁基板上
に絵素電極と耐熱金属層よりなり絶縁ゲート型トランジ
スタのゲート電極も兼ねる走査線が形成され、絶縁ゲー
ト型トランジスタのチャネル形成領域には島状のゲート
絶縁層と前記ゲート絶縁層よりも小さい半導体層とが形
成され、チャネル形成領域のゲート電極を除いて走査線
上に低抵抗金属層と有機絶縁層とが形成され、前記絶縁
基板上と半導体層上とにゲート電極と一部重なり合って
１層以上の金属層よりなるソース配線と絵素電極の一部
を含んでドレイン配線とが形成され、少なくとも画像表
示部内のソース配線とソース・ドレイン配線間のチャネ
ル表面に絶縁層が形成されていることを特徴とする液晶
画像表示装置。6. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter facing the insulating substrate, a gate electrode of an insulated gate transistor including a pixel electrode and a heat-resistant metal layer on the insulating substrate is also provided. A scanning line also serving as the gate insulating layer is formed, and an island-shaped gate insulating layer and a semiconductor layer smaller than the gate insulating layer are formed in a channel formation region of the insulated gate transistor. A low-resistance metal layer and an organic insulating layer are formed, and the gate electrode is partially overlapped on the insulating substrate and the semiconductor layer to form one or more metal layers. And a drain wiring including a part of the picture element electrode, and an insulating layer is formed at least on a channel surface between the source wiring and the source / drain wiring in the image display portion. Liquid crystal image display device. 【請求項７】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、絶縁基板上
に耐熱金属層よりなり絶縁ゲート型トランジスタのゲー
ト電極も兼ねる走査線が形成され、絶縁ゲート型トラン
ジスタのチャネル形成領域には島状のゲート絶縁層と前
記ゲート絶縁層よりも小さい半導体層とが形成され、チ
ャネル形成領域と、走査線と信号線との交差部のゲート
電極を除いて走査線上に低抵抗金属層と有機絶縁層とが
形成され、前記半導体層上にゲート電極と一部重なり合
って１層以上の金属層よりなるソース・ドレイン配線が
形成され、絶縁基板上に前記ドレイン配線を含んで絵素
電極が形成され、少なくとも画像表示部内のソース配線
とソース・ドレイン配線間のチャネル表面に絶縁層が形
成されていることを特徴とする液晶画像表示装置。7. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between a transparent insulating substrate or a color filter opposed to the insulating substrate, a scanning line formed of a heat-resistant metal layer on the insulating substrate and also serving as a gate electrode of an insulated gate transistor is provided. An island-shaped gate insulating layer and a semiconductor layer smaller than the gate insulating layer are formed in a channel formation region of the insulated gate transistor, and a gate at an intersection of a channel formation region and a scan line and a signal line is formed. A low resistance metal layer and an organic insulating layer are formed on the scanning lines except for the electrodes, and one or more metal layers are formed on the semiconductor layer so as to partially overlap with the gate electrode. A source / drain wiring comprising a layer, a pixel electrode including the drain wiring on an insulating substrate, and an insulating layer formed at least on a channel surface between the source wiring and the source / drain wiring in the image display portion. A liquid crystal image display device comprising: 【請求項８】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、絶縁基板上
に透明導電層と耐熱金属層との積層よりなる絶縁ゲート
型トランジスタのゲート電極と透明導電性の絵素電極と
が形成され、絶縁ゲート型トランジスタのチャネル形成
領域には島状のゲート絶縁層と前記ゲート絶縁層よりも
小さい半導体層とが形成され、チャネル形成領域のゲー
ト電極を除いて透明導電層よりなる走査線上に低抵抗金
属層と有機絶縁層とが形成され、前記絶縁基板上と半導
体層上とにゲート電極と一部重なり合って１層以上の金
属層よりなるソース配線と前記絵素電極の一部を含んで
ドレイン配線とが形成され、少なくとも画像表示部内の
ソース配線とソース・ドレイン配線間のチャネル表面に
絶縁層が形成されていることを特徴とする液晶画像表示
装置。8. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter opposed to the insulating substrate, an insulated gate transistor formed by laminating a transparent conductive layer and a heat-resistant metal layer on the insulating substrate. A gate electrode and a transparent conductive pixel electrode are formed; an island-shaped gate insulating layer and a semiconductor layer smaller than the gate insulating layer are formed in a channel formation region of the insulated gate transistor; Except for the gate electrode, a low-resistance metal layer and an organic insulating layer are formed on a scanning line made of a transparent conductive layer, and a gate electrode is formed on the insulating substrate and the semiconductor layer. A source wiring composed of one or more metal layers and a drain wiring including a part of the picture element electrode are formed so as to partially overlap with the pole, and at least a channel surface between the source wiring and the source / drain wiring in the image display portion is formed. A liquid crystal image display device, wherein an insulating layer is formed on the liquid crystal image display device. 【請求項９】 一主面上に少なくとも絶縁ゲート型トラ
ンジスタと、前記絶縁ゲート型トランジスタのドレイン
に接続された絵素電極とを有する単位絵素が二次元のマ
トリクスに配列された絶縁基板と、前記絶縁基板と対向
する透明性絶縁基板またはカラーフィルタとの間に液晶
を充填してなる液晶画像表示装置において、絶縁基板上
に耐熱金属層よりなり絶縁ゲート型トランジスタのゲー
ト電極も兼ねる走査線が形成され、絶縁ゲート型トラン
ジスタのチャネル形成領域では島状のゲート絶縁層と前
記ゲート絶縁層よりも小さい半導体層と前記導体層上に
ゲート電極よりも幅細く保護絶縁層が形成され、チャネ
ル形成領域と走査線と信号線の交差部とを除いて走査線
上に低抵抗金属層と有機絶縁層とが形成され、前記ゲー
ト電極と一部重なり合って半導体層上に１層以上の金属
層よりなるソース・ドレイン配線が形成され、絶縁基板
上に前記ドレイン配線を含んで絵素電極が形成され、少
なくとも画像表示部内のソース配線上に絶縁層が形成さ
れていることを特徴とする液晶画像表示装置。9. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between a transparent insulating substrate or a color filter opposed to the insulating substrate, a scanning line formed of a heat-resistant metal layer on the insulating substrate and also serving as a gate electrode of an insulated gate transistor is provided. In the channel forming region of the insulated gate transistor, an island-shaped gate insulating layer, a semiconductor layer smaller than the gate insulating layer, and a protective insulating layer narrower than the gate electrode are formed on the conductor layer, and the channel forming region A low resistance metal layer and an organic insulating layer are formed on the scanning line except for the intersection of the scanning line and the signal line, and partially overlap the gate electrode. A source / drain wiring composed of one or more metal layers is formed on the semiconductor layer, a picture element electrode including the drain wiring is formed on the insulating substrate, and an insulating layer is formed on at least the source wiring in the image display unit. A liquid crystal image display device, characterized by forming: 【請求項１０】 一主面上に少なくとも絶縁ゲート型ト
ランジスタと、前記絶縁ゲート型トランジスタのドレイ
ンに接続された絵素電極とを有する単位絵素が二次元の
マトリクスに配列された絶縁基板と、前記絶縁基板と対
向する透明性絶縁基板またはカラーフィルタとの間に液
晶を充填してなる液晶画像表示装置において、絶縁基板
上に透明導電層と耐熱金属層との積層よりなり絶縁ゲー
ト型トランジスタのゲート電極も兼ねる走査線と透明導
電性の絵素電極とが形成され、絶縁ゲート型トランジス
タのチャネル形成領域では島状のゲート絶縁層と前記ゲ
ート絶縁層よりも小さい半導体層と前記導体層上にゲー
ト電極よりも幅細く保護絶縁層が形成され、チャネル形
成領域のゲート電極を除いて除いて透明導電層よりなる
走査線上に低抵抗金属層と有機絶縁層とが形成され、前
記ゲート電極と一部重なり合って保護絶縁層上と半導体
層上と絶縁基板上とに１層以上の金属層よりなるソース
配線と前記絵素電極の一部を含んでドレイン配線とが形
成され、少なくとも画像表示部内のソース配線上に絶縁
層が形成されていることを特徴とする液晶画像表示装
置。10. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix, In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter opposed to the insulating substrate, the insulating gate type transistor includes a laminate of a transparent conductive layer and a heat-resistant metal layer on the insulating substrate. A scanning line also serving as a gate electrode and a transparent conductive picture element electrode are formed. In a channel formation region of the insulated gate transistor, an island-shaped gate insulating layer, a semiconductor layer smaller than the gate insulating layer, and the conductive layer are formed. A protective insulating layer is formed narrower than the gate electrode, and a low-resistance metal layer is formed on the scanning line formed of the transparent conductive layer except for the gate electrode in the channel formation region. A metal layer and an organic insulating layer are formed, and partially overlap with the gate electrode, a source line made of one or more metal layers and one of the picture element electrodes on the protective insulating layer, the semiconductor layer, and the insulating substrate. A liquid crystal image display device, wherein a drain wiring is formed including a portion, and an insulating layer is formed at least on a source wiring in the image display section. 【請求項１１】 一主面上に少なくとも絶縁ゲート型ト
ランジスタと、前記絶縁ゲート型トランジスタのドレイ
ンに接続された絵素電極とを有する単位絵素が二次元の
マトリクスに配列された絶縁基板と、前記絶縁基板と対
向する透明性絶縁基板またはカラーフィルタとの間に液
晶を充填してなる液晶画像表示装置において、絶縁基板
の一主面上に島状の半導体層が形成され、前記半導体層
上にゲート絶縁層を介して前記ゲート絶縁層よりも幅細
くその表面に有機絶縁層を有する第１の金属層と低抵抗
金属層との積層よりなりゲート電極も兼ねる走査線が形
成され、前記ゲート電極下を除いて不純物が注入された
半導体層をソース・ドレインとし、前記ソース・ドレイ
ン上に開口部を有する層間絶縁層が形成され、層間絶縁
層上に前記開口部を含んで第２の金属層よりなるソース
・ドレイン配線と前記ドレイン配線を含んで絵素電極が
形成され、少なくとも画像表示部内のソース配線上に低
抵抗金属層と有機絶縁層が形成されていることを特徴と
する表示装置用半導体装置。11. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter opposed to the insulating substrate, an island-shaped semiconductor layer is formed on one main surface of the insulating substrate. A scanning line which is formed by laminating a first metal layer having a thinner than the gate insulating layer and having an organic insulating layer on the surface thereof and a low-resistance metal layer via a gate insulating layer and also serving as a gate electrode is formed; A semiconductor layer into which impurities are implanted except under an electrode is used as a source / drain, an interlayer insulating layer having an opening on the source / drain is formed, and the opening is formed on the interlayer insulating layer. A source / drain wiring including a second metal layer and a picture element electrode including the drain wiring; and a low-resistance metal layer and an organic insulating layer formed at least on the source wiring in the image display unit. A semiconductor device for a display device, comprising: 【請求項１２】 一主面上に少なくとも絶縁ゲート型ト
ランジスタと、前記絶縁ゲート型トランジスタのドレイ
ンに接続された絵素電極とを有する単位絵素が二次元の
マトリクスに配列された絶縁基板と、前記絶縁基板と対
向する透明性絶縁基板またはカラーフィルタとの間に液
晶を充填してなる液晶画像表示装置において、絶縁基板
の一主面上に島状の半導体層とゲート絶縁層を介して透
明導電層よりなる絵素電極とが形成され、前記半導体層
上にゲート絶縁層を介して前記ゲート絶縁層よりも幅細
くその表面に有機絶縁層を有する透明導電層と低抵抗金
属層との積層よりなりゲート電極も兼ねる走査線が形成
され、前記ゲート電極下を除いて不純物が注入された半
導体層をソース・ドレインとし、前記ソース・ドレイン
上と絵素電極上とに開口部を有する層間絶縁層が形成さ
れ、層間絶縁層上に金属層よりなりソース上の開口部を
含んでソース配線とドレイン上の開口部と絵素電極の一
部を含んでドレイン配線とが形成され、少なくとも画像
表示部内のソース配線上に低抵抗金属層と有機絶縁層が
形成されていることを特徴とする表示装置用半導体装
置。12. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix, In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter facing the transparent substrate, the transparent substrate is disposed on one main surface of the insulating substrate via an island-shaped semiconductor layer and a gate insulating layer. A picture element electrode made of a conductive layer is formed, and a transparent conductive layer having a thinner than the gate insulating layer and having an organic insulating layer on the surface thereof, with a gate insulating layer interposed therebetween on the semiconductor layer; A scanning line which also serves as a gate electrode is formed, and a semiconductor layer into which impurities are implanted except for a portion under the gate electrode is used as a source / drain, and on the source / drain and the pixel electrode. An interlayer insulating layer having an opening is formed, and a source wiring including a metal layer on the interlayer insulating layer, including an opening on the source, an opening on the drain, and a drain wiring including a part of the pixel electrode. A low-resistance metal layer and an organic insulating layer are formed on at least a source wiring in an image display unit, and the semiconductor device for a display device is provided. 【請求項１３】 一主面上に少なくとも絶縁ゲート型ト
ランジスタと、前記絶縁ゲート型トランジスタのドレイ
ンに接続された絵素電極とを有する単位絵素が二次元の
マトリクスに配列された絶縁基板と、前記絶縁基板と対
向する透明性絶縁基板またはカラーフィルタとの間に液
晶を充填してなる液晶画像表示装置において、絶縁基板
の一主面上に島状の半導体層が形成され、前記半導体層
上にゲート絶縁層を介して前記ゲート絶縁層よりも幅細
くその表面に有機絶縁層を有する金属層と低抵抗金属層
との積層よりなりゲート電極も兼ねる走査線が形成さ
れ、前記ゲート電極下を除いて不純物が注入された半導
体層をソース・ドレインとし、前記ソース・ドレイン上
に開口部を有する層間絶縁層が形成され、層間絶縁層上
に前記開口部を含んで透明導電層よりなるソース配線と
絵素電極を兼ねるドレイン配線とが形成され、少なくと
も画像表示部内のソース配線上に低抵抗金属層と有機絶
縁層が形成されていることを特徴とする表示装置用半導
体装置。13. An insulating substrate in which unit picture elements having at least an insulated gate transistor on one main surface and a picture element electrode connected to a drain of the insulated gate transistor are arranged in a two-dimensional matrix; In a liquid crystal image display device in which liquid crystal is filled between the insulating substrate and a transparent insulating substrate or a color filter opposed to the insulating substrate, an island-shaped semiconductor layer is formed on one main surface of the insulating substrate. A scanning line which is formed by laminating a metal layer having an organic insulating layer and a low-resistance metal layer on the surface thereof and which is narrower than the gate insulating layer via a gate insulating layer, and also serves as a gate electrode is formed. Except that the semiconductor layer into which impurities are implanted is used as a source / drain, an interlayer insulating layer having an opening on the source / drain is formed, and the opening includes the opening on the interlayer insulating layer. For a display device, a source wiring made of a transparent conductive layer and a drain wiring serving also as a pixel electrode are formed, and a low-resistance metal layer and an organic insulating layer are formed at least on the source wiring in the image display portion. Semiconductor device. 【請求項１４】 低抵抗金属層が金、銀または銅である
ことを特徴とする請求項３〜１３に記載の液晶画像表示
装置。14. The liquid crystal image display device according to claim 3, wherein the low resistance metal layer is made of gold, silver or copper. 【請求項１５】 絶縁基板上の一主面上に耐熱金属層よ
りなり絶縁ゲート型トランジスタのゲート電極も兼ねる
走査線を形成する工程と、１層以上のゲート絶縁層と不
純物を含まない第１の非晶質シリコン層と不純物を含む
第２の非晶質シリコン層とを順次被着する工程と、チャ
ネル形成領域に感光性樹脂パターンを選択的に形成して
第２と第１の非晶質シリコン層及びゲート絶縁層とを選
択的に除去して絶縁基板を露出する工程と、前記感光性
樹脂パターンを膜減りさせて第２の非晶質シリコン層を
部分的に露出する工程と、前記膜減りさせた感光性樹脂
パターンをマスクとして第２と第１の非晶質シリコン層
を食刻してゲート絶縁層を部分的に露出する工程と、少
なくとも画像表示部内の露出している走査線とゲート電
極上に低抵抗金属層と有機絶縁層とを形成する工程と、
１層以上の金属層を被着後、ゲート電極と一部重なるよ
うに第２の非晶質シリコン層を含んで絶縁基板上にソー
ス・ドレイン配線を形成する工程と、ドレイン配線を含
んで絵素電極を形成する工程と、少なくとも画像表示部
内のソース配線とソース・ドレイン配線間のチャネル表
面に絶縁層を形成する工程とを有する画像表示装置用半
導体装置の製造方法。15. A step of forming a scan line made of a heat-resistant metal layer on one main surface of an insulating substrate and also serving as a gate electrode of an insulated gate transistor; and forming at least one gate insulating layer and a first impurity-free layer. Successively depositing an amorphous silicon layer and a second amorphous silicon layer containing impurities, and selectively forming a photosensitive resin pattern in a channel formation region to form a second and a first amorphous silicon layer. Exposing the insulating substrate by selectively removing the porous silicon layer and the gate insulating layer; and partially exposing the second amorphous silicon layer by reducing the thickness of the photosensitive resin pattern. Etching the second and first amorphous silicon layers using the photosensitive resin pattern whose film thickness has been reduced as a mask to partially expose the gate insulating layer; and at least scanning exposed in the image display unit. Low resistance metal layer on line and gate electrode Forming an organic insulating layer and
Forming one or more metal layers, forming source / drain wiring on the insulating substrate including the second amorphous silicon layer so as to partially overlap the gate electrode, and forming a picture including the drain wiring. A method for manufacturing a semiconductor device for an image display device, comprising: forming an elementary electrode; and forming an insulating layer on at least a channel surface between a source wiring and a source / drain wiring in an image display unit. 【請求項１６】 絶縁基板上の一主面上に耐熱金属層よ
りなり絶縁ゲート型トランジスタのゲート電極も兼ねる
走査線を形成する工程と、１層以上のゲート絶縁層と不
純物を含まない第１の非晶質シリコン層と不純物を含む
第２の非晶質シリコン層とを順次被着する工程と、チャ
ネル形成領域に感光性樹脂パターンを選択的に形成して
第２と第１の非晶質シリコン層及びゲート絶縁層とを選
択的に除去して絶縁基板を露出する工程と、前記感光性
樹脂パターンを膜減りさせて第２の非晶質シリコン層を
部分的に露出する工程と、前記膜減りさせた感光性樹脂
パターンをマスクとして第２と第１の非晶質シリコン層
を食刻してゲート絶縁層を部分的に露出する工程と、少
なくとも画像表示部内の露出している走査線とゲート電
極上に低抵抗金属層と有機絶縁層とを形成する工程と、
絶縁基板上に絵素電極を形成する工程と、１層以上の金
属層を被着後、絶縁基板上にゲート電極と一部重なるよ
うに第２の非晶質シリコン層を含んでソース配線と絵素
電極の一部を含んでドレイン配線とを形成する工程と、
少なくとも画像表示部内のソース配線とソース・ドレイ
ン配線間のチャネル表面に絶縁層を形成する工程とを有
する画像表示装置用半導体装置の製造方法。16. A step of forming a scan line made of a heat-resistant metal layer on one main surface on an insulating substrate and also serving as a gate electrode of an insulated gate transistor, and forming at least one gate insulating layer and a first impurity-free layer. Successively depositing an amorphous silicon layer and a second amorphous silicon layer containing impurities, and selectively forming a photosensitive resin pattern in a channel formation region to form a second and a first amorphous silicon layer. Exposing the insulating substrate by selectively removing the porous silicon layer and the gate insulating layer; and partially exposing the second amorphous silicon layer by reducing the thickness of the photosensitive resin pattern. Etching the second and first amorphous silicon layers using the photosensitive resin pattern whose film thickness has been reduced as a mask to partially expose the gate insulating layer; and at least scanning exposed in the image display unit. Low resistance metal layer on line and gate electrode Forming an organic insulating layer and
Forming a picture element electrode on the insulating substrate, forming a picture element electrode on the insulating substrate, depositing one or more metal layers, and forming a source wiring including a second amorphous silicon layer on the insulating substrate so as to partially overlap the gate electrode. Forming a drain wiring including a part of the picture element electrode;
Forming an insulating layer on at least a channel surface between the source wiring and the source / drain wiring in the image display unit. 【請求項１７】 絶縁基板上の一主面上に耐熱金属層よ
りなり絶縁ゲート型トランジスタのゲート電極も兼ねる
走査線を形成する工程と、１層以上のゲート絶縁層と不
純物を含まない第１の非晶質シリコン層と不純物を含む
第２の非晶質シリコン層とを順次被着する工程と、１層
以上の金属層を被着後、ゲート電極と一部重なるように
第２の非晶質シリコン層上にソース（信号線）・ドレイ
ン配線を形成する工程と、少なくともチャネル形成領域
に感光性樹脂パターンを選択的に形成して第２と第１の
非晶質シリコン層及びゲート絶縁層とを選択的に除去し
て絶縁基板を露出する工程と、前記感光性樹脂パターン
を膜減りさせて第２の非晶質シリコン層を部分的に露出
する工程と、前記膜減りさせた感光性樹脂パターンをマ
スクとして第２と第１の非晶質シリコン層を食刻してゲ
ート絶縁層を部分的に露出する工程と、少なくとも画像
表示部内の露出している走査線とゲート電極上に低抵抗
金属層と有機絶縁層とを形成する工程と、絶縁基板上に
ドレイン配線を含んで絵素電極を形成する工程と、少な
くとも画像表示部内のソース配線とソース・ドレイン配
線間のチャネル表面に絶縁層を形成する工程とを有する
画像表示装置用半導体装置の製造方法。17. A step of forming a scan line made of a heat-resistant metal layer on one main surface of an insulating substrate and also serving as a gate electrode of an insulated gate transistor; Sequentially depositing an amorphous silicon layer and a second amorphous silicon layer containing impurities, and after depositing one or more metal layers, forming a second non-silicon layer so as to partially overlap the gate electrode. Forming a source (signal line) / drain wiring on the crystalline silicon layer; and selectively forming a photosensitive resin pattern in at least a channel forming region to form a second and first amorphous silicon layer and a gate insulating layer. Exposing the insulating substrate by selectively removing the layer, exposing the photosensitive resin pattern to a portion of the second amorphous silicon layer, and exposing the photosensitive resin pattern to a portion of the second amorphous silicon layer. 2nd and 4th using the conductive resin pattern as a mask Etching the amorphous silicon layer and partially exposing the gate insulating layer; and forming a low-resistance metal layer and an organic insulating layer on at least the exposed scanning lines and the gate electrode in the image display unit. Forming, forming a picture element electrode including a drain wiring on an insulating substrate, and forming an insulating layer on at least a channel surface between the source wiring and the source / drain wiring in the image display unit. A method for manufacturing a semiconductor device for a display device. 【請求項１８】 絶縁性基板上の一主面上に透明導電層
と耐熱金属層との積層よりなり絶縁ゲート型トランジス
タのゲート電極も兼ねる走査線と擬似絵素電極とを形成
する工程と、プラズマ保護層とゲート絶縁層と不純物を
含まない第１の非晶質シリコン層と不純物を含む第２の
非晶質シリコン層とを順次被着する工程と、チャネル形
成領域に感光性樹脂パターンを選択的に形成して第２と
第１の非晶質シリコン層及びゲート絶縁層とプラズマ保
護層とを選択的に除去して絶縁基板を露出する工程と、
前記感光性樹脂パターンを膜減りさせて第２の非晶質シ
リコン層を部分的に露出する工程と、前記膜減りさせた
感光性樹脂パターンをマスクとして第２と第１の非晶質
シリコン層を食刻してゲート絶縁層を部分的に露出する
工程と、擬似絵素電極上の耐熱金属層を除去して絵素電
極を露出する工程と、少なくとも画像表示部内の露出し
ている走査線とゲート電極上に低抵抗金属層と有機絶縁
層とを形成する工程と、１層以上の金属層を被着後、絶
縁基板上にゲートと一部重なるように第２の非晶質シリ
コン層を含んでソース配線と絵素電極の一部を含んでド
レイン配線とを形成する工程と、少なくとも画像表示部
内のソース配線とソース・ドレイン配線間のチャネル表
面に絶縁層を形成する工程とを有する画像表示装置用半
導体装置の製造方法。18. A step of forming a scan line and a pseudo picture element electrode which are formed by laminating a transparent conductive layer and a heat-resistant metal layer on one main surface of an insulating substrate and also serve as a gate electrode of an insulated gate transistor; A step of sequentially depositing a plasma protective layer, a gate insulating layer, a first amorphous silicon layer containing no impurities, and a second amorphous silicon layer containing impurities, and forming a photosensitive resin pattern on a channel formation region. Selectively forming and removing the second and first amorphous silicon layers, the gate insulating layer, and the plasma protection layer to expose the insulating substrate;
A step of partially exposing the second amorphous silicon layer by reducing the thickness of the photosensitive resin pattern; and a step of forming a second and first amorphous silicon layer using the reduced photosensitive resin pattern as a mask Exposing the gate insulating layer partially, removing the heat-resistant metal layer on the pseudo picture element electrode to expose the picture element electrode, and at least exposing the scanning line in the image display unit. Forming a low-resistance metal layer and an organic insulating layer on the gate electrode, and depositing at least one metal layer, and then forming a second amorphous silicon layer on the insulating substrate so as to partially overlap the gate. Forming a source line and a drain line including a part of the picture element electrode, and forming an insulating layer on at least a channel surface between the source line and the source / drain line in the image display unit. Manufacturing method of semiconductor device for image display device . 【請求項１９】 絶縁基板上の一主面上に耐熱金属層よ
りなり絶縁ゲート型トランジスタのゲート電極も兼ねる
走査線を形成する工程と、１層以上のゲート絶縁層と不
純物を含まない第１の非晶質シリコン層と保護絶縁層と
を順次被着後にリフトオフ層を被着する工程と、前記ゲ
ート電極上にゲート電極よりも幅細くリフトオフ層と保
護絶縁層とを選択的に残して第１の非晶質シリコン層を
露出する工程と、不純物を含む第２の非晶質シリコン層
と金属層とを被着する工程と、前記リフトオフ層の除去
とともにリフトオフ層上の第２の半導体層と金属層とを
選択的に除去する工程と、チャネル領域を含んでソース
・ドレイン配線に対応した感光性樹脂パターンを選択的
に形成して金属層、第２の半導体層、第２と第１の非晶
質シリコン層及びゲート絶縁層とを選択的に除去して金
属層と第２の半導体層との積層よりなるソース・ドレイ
ン配線を形成するとともにソース・ドレイン配線間とソ
ース・ドレイン配線下を除いて絶縁基板を露出する工程
と、前記感光性樹脂パターンを膜減りさせて金属層を部
分的に露出する工程と、前記膜減りさせた感光性樹脂パ
ターンをマスクとして金属層、第２の半導体層、第２と
第１の非晶質シリコン層とを食刻してゲート絶縁層を部
分的に露出する工程と、少なくとも画像表示部内の露出
している走査線とゲート電極上に低抵抗金属層と有機絶
縁層とを形成する工程と、絶縁基板上にドレイン配線を
含んで絵素電極を形成する工程と、少なくとも画像表示
部内のソース配線上に低抵抗金属層と有機絶縁層とを形
成する工程とを有する画像表示装置用半導体装置の製造
方法。19. A step of forming a scan line made of a heat-resistant metal layer on one main surface of an insulating substrate and also serving as a gate electrode of an insulated gate transistor, and forming at least one gate insulating layer and a first impurity-free layer. Depositing a lift-off layer after the amorphous silicon layer and the protective insulating layer are sequentially deposited, and selectively leaving the lift-off layer and the protective insulating layer narrower than the gate electrode on the gate electrode. Exposing one amorphous silicon layer, depositing a second amorphous silicon layer containing impurities and a metal layer, removing the lift-off layer, and forming a second semiconductor layer on the lift-off layer. Selectively removing the metal layer and the metal layer; and selectively forming a photosensitive resin pattern corresponding to the source / drain wiring including the channel region by forming the metal layer, the second semiconductor layer, the second and the first layers. Amorphous silicon layer and The source insulating layer is selectively removed to form a source / drain wiring composed of a stack of a metal layer and a second semiconductor layer, and the insulating substrate is removed except between the source / drain wiring and under the source / drain wiring. An exposing step, a step of partially exposing a metal layer by reducing the thickness of the photosensitive resin pattern, and a step of exposing a metal layer, a second semiconductor layer, and a second layer using the reduced photosensitive resin pattern as a mask. Etching the first amorphous silicon layer to partially expose the gate insulating layer; and forming a low-resistance metal layer and an organic insulating layer on at least the exposed scanning lines and the gate electrode in the image display unit. Forming a pixel electrode including a drain wiring on an insulating substrate; and forming a low-resistance metal layer and an organic insulating layer on at least a source wiring in an image display unit. For image display devices Method of manufacturing a conductor arrangement. 【請求項２０】 絶縁性基板上の一主面上に透明導電層
と耐熱金属層との積層よりなり絶縁ゲート型トランジス
タのゲート電極も兼ねる走査線と擬似絵素電極とを形成
する工程と、プラズマ保護層を含む２層以上のゲート絶
縁層と不純物を含まない第１の非晶質シリコン層と保護
絶縁層とを順次被着する工程と、ゲート電極上の保護絶
縁層をゲート電極よりも幅細く残して第１の非晶質シリ
コン層を露出する工程と、全面に不純物を含む第２の非
晶質シリコン層を被着する工程と、チャネル形成領域に
感光性樹脂パターンを選択的に形成して第２と第１の非
晶質シリコン層及びゲート絶縁層とプラズマ保護層とを
選択的に除去して絶縁基板を露出する工程と、前記感光
性樹脂パターンを膜減りさせて第２の非晶質シリコン層
を部分的に露出する工程と、前記膜減りさせた感光性樹
脂パターンをマスクとして第２と第１の非晶質シリコン
層を食刻してゲート絶縁層を部分的に露出する工程と、
擬似絵素電極上の耐熱金属層を除去して絵素電極を露出
する工程と、少なくとも画像表示部内の露出している走
査線とゲート電極上に低抵抗金属層と有機絶縁層とを形
成する工程と、金属層を被着後に第２の非晶質シリコン
層を含んで絶縁基板上に保護絶縁層と一部重なるように
金属層よりなるソース配線と絵素電極の一部を含んでド
レイン配線とを形成する工程と、ソース・ドレイン配線
間の第２の非晶質シリコン層を除去する工程と、少なく
とも画像表示部内のソース配線上に低抵抗金属層と有機
絶縁層とを形成する工程とを有する画像表示装置用半導
体装置の製造方法。20. A step of forming a scan line and a pseudo pixel electrode, which are formed by laminating a transparent conductive layer and a heat-resistant metal layer on one main surface on an insulating substrate, and also serve as a gate electrode of an insulated gate transistor; Sequentially depositing two or more gate insulating layers including a plasma protective layer, a first amorphous silicon layer containing no impurity, and a protective insulating layer; and forming the protective insulating layer on the gate electrode more than the gate electrode. A step of exposing the first amorphous silicon layer while leaving it thin, a step of depositing a second amorphous silicon layer containing impurities on the entire surface, and a step of selectively forming a photosensitive resin pattern in a channel formation region. Forming and removing the second and first amorphous silicon layers, the gate insulating layer and the plasma protection layer to expose the insulating substrate; and forming the second layer by reducing the photosensitive resin pattern. Partially exposing the amorphous silicon layer A step of etching the second and first amorphous silicon layers using the photosensitive resin pattern whose film thickness has been reduced as a mask to partially expose a gate insulating layer;
Removing the heat-resistant metal layer on the pseudo-picture element electrode to expose the picture element electrode; and forming a low-resistance metal layer and an organic insulating layer on at least the exposed scanning lines and the gate electrode in the image display unit. Forming a source line and a drain including a part of the pixel electrode on the insulating substrate including the second amorphous silicon layer so as to partially overlap the protective insulating layer after the step of depositing the metal layer; Forming a wiring, removing the second amorphous silicon layer between the source and drain wirings, and forming a low-resistance metal layer and an organic insulating layer on at least the source wiring in the image display unit A method for manufacturing a semiconductor device for an image display device, comprising: 【請求項２１】 絶縁性基板の一主面上に非晶質シリコ
ン層を被着する工程と、前記非晶質シリコン層中の含有
水素を低減する工程と、レーザ照射して前記非晶質シリ
コン層を多結晶化する工程と、前記多結晶シリコン層を
島状に形成する工程と、絶縁性基板上にゲート絶縁層と
第１の金属層を被着後、ゲート電極も兼ねる走査線に対
応した感光性樹脂パターンをマスクとして前記第1の金
属層とゲート絶縁層を選択的に残して多結晶シリコン層
を露出する工程と、前記感光性樹脂パターンを膜減りさ
せて第１の金属層を部分的に露出する工程と、前記膜減
りさせた感光性樹脂パターンをマスクとして第１の金属
層を食刻してゲート絶縁層を部分的に露出する工程と、
不純物を注入してソース・ドレインを形成する工程と、
少なくとも画像表示部内の走査線上に低抵抗金属層と有
機絶縁層を形成する工程と、ソース・ドレイン上に一対
の開口部を有する層間絶縁層を被着する工程と、前記開
口部を含んで第２の金属層よりなるソース・ドレイン配
線を形成する工程と、前記層間絶縁層上にドレイン配線
を含んで絵素電極を形成する工程と、少なくとも画像表
示部内のソース配線上に低抵抗金属層と有機絶縁層とを
形成する工程とを有する画像表示装置用半導体装置の製
造方法。21. A step of depositing an amorphous silicon layer on one main surface of an insulating substrate; a step of reducing hydrogen contained in the amorphous silicon layer; A step of polycrystallizing a silicon layer, a step of forming the polycrystalline silicon layer in an island shape, and a step of forming a gate insulating layer and a first metal layer on an insulating substrate; Exposing the polycrystalline silicon layer by selectively leaving the first metal layer and the gate insulating layer using the corresponding photosensitive resin pattern as a mask; and reducing the thickness of the photosensitive resin pattern to form the first metal layer. Partially exposing, and etching the first metal layer using the photosensitive resin pattern reduced in thickness as a mask to partially expose the gate insulating layer;
Forming a source / drain by injecting impurities;
Forming a low-resistance metal layer and an organic insulating layer on at least scanning lines in the image display unit; applying an interlayer insulating layer having a pair of openings on the source / drain; Forming a source / drain wiring made of a second metal layer, forming a picture element electrode including a drain wiring on the interlayer insulating layer, forming a low-resistance metal layer on at least the source wiring in the image display unit. Forming an organic insulating layer. 【請求項２２】 絶縁性基板の一主面上に非晶質シリコ
ン層を被着する工程と、前記非晶質シリコン層中の含有
水素を低減する工程と、レーザ照射して前記非晶質シリ
コン層を多結晶化する工程と、前記多結晶シリコン層を
島状に形成する工程と、絶縁性基板上にゲート絶縁層と
第１の金属層を被着後、ゲート電極も兼ねる走査線に対
応した感光性樹脂パターンをマスクとして前記第１の金
属層とゲート絶縁層を選択的に残して多結晶シリコン層
を露出する工程と、前記感光性樹脂パターンを膜減りさ
せて第１の金属層を部分的に露出する工程と、前記膜減
りさせた感光性樹脂パターンをマスクとして第１の金属
層を食刻してゲート絶縁層を部分的に露出する工程と、
少なくとも画像表示部内の走査線上に低抵抗金属層を形
成する工程と、不純物を注入してソース・ドレインを形
成する工程と、少なくとも画像表示部内の前記低抵抗金
属層上に有機絶縁層を形成する工程と、ソース・ドレイ
ン上に一対の開口部を有する層間絶縁層を被着する工程
と、前記開口部を含んで第２の金属層よりなるソース・
ドレイン配線を形成する工程と、前記層間絶縁層上にド
レイン配線を含んで絵素電極を形成する工程と、少なく
とも画像表示部内のソース配線上に低抵抗金属層と有機
絶縁層とを形成する工程とを有する画像表示装置用半導
体装置の製造方法。22. A step of depositing an amorphous silicon layer on one main surface of an insulating substrate; a step of reducing hydrogen contained in the amorphous silicon layer; A step of polycrystallizing a silicon layer, a step of forming the polycrystalline silicon layer in an island shape, and a step of forming a gate insulating layer and a first metal layer on an insulating substrate; Exposing the polycrystalline silicon layer by selectively leaving the first metal layer and the gate insulating layer using the corresponding photosensitive resin pattern as a mask; and reducing the thickness of the photosensitive resin pattern to form the first metal layer. Partially exposing, and etching the first metal layer using the photosensitive resin pattern reduced in thickness as a mask to partially expose the gate insulating layer;
A step of forming a low-resistance metal layer at least on a scanning line in the image display unit, a step of forming a source / drain by injecting impurities, and forming an organic insulating layer on at least the low-resistance metal layer in the image display unit A step of depositing an interlayer insulating layer having a pair of openings on the source / drain;
Forming a drain wiring, forming a pixel electrode including the drain wiring on the interlayer insulating layer, and forming a low-resistance metal layer and an organic insulating layer on at least the source wiring in the image display unit A method for manufacturing a semiconductor device for an image display device, comprising: 【請求項２３】 絶縁性基板の一主面上に非晶質シリコ
ン層を被着する工程と、前記非晶質シリコン層中の含有
水素を低減する工程と、レーザ照射して前記非晶質シリ
コン層を多結晶化する工程と、前記多結晶シリコン層を
島状に形成する工程と、絶縁性基板上にゲート絶縁層と
透明導電層を被着後、ゲート電極も兼ねる走査線と絵素
電極とに対応した感光性樹脂パターンをマスクとして透
明導電層とゲート絶縁層とを選択的に残して多結晶シリ
コン層を露出する工程と、前記感光性樹脂パターンを膜
減りさせて透明導電層を部分的に露出する工程と、前記
膜減りさせた感光性樹脂パターンをマスクとして透明導
電層を食刻してゲート絶縁層を部分的に露出する工程
と、不純物を注入してソース・ドレインを形成する工程
と、少なくとも画像表示部内の走査線上に低抵抗金属層
と有機絶縁層を形成する工程と、ソース・ドレイン上に
一対の開口部と絵素電極上に開口部とを有する層間絶縁
層を被着する工程と、前記層間絶縁層上に金属層よりな
りソース上の開口部を含んでソース配線とドレイン上の
開口部と絵素電極の一部とを含んでドレイン配線とを形
成する工程と、少なくとも画像表示部内のソース配線上
に低抵抗金属層と有機絶縁層とを形成する工程とを有す
る画像表示装置用半導体装置の製造方法。23. A step of depositing an amorphous silicon layer on one main surface of an insulating substrate; a step of reducing hydrogen contained in the amorphous silicon layer; A step of polycrystallizing a silicon layer, a step of forming the polycrystalline silicon layer in an island shape, and a step of depositing a gate insulating layer and a transparent conductive layer on an insulating substrate; Exposing the polycrystalline silicon layer by selectively leaving the transparent conductive layer and the gate insulating layer using the photosensitive resin pattern corresponding to the electrode as a mask, and reducing the film thickness of the photosensitive resin pattern to form a transparent conductive layer. Partially exposing, etching the transparent conductive layer using the reduced-resin photosensitive resin pattern as a mask to partially expose the gate insulating layer, and implanting impurities to form a source / drain Process and at least an image table Forming a low-resistance metal layer and an organic insulating layer on a scanning line in the display section, and applying an interlayer insulating layer having a pair of openings on a source / drain and an opening on a pixel electrode, Forming a source wiring including a metal layer on the interlayer insulating layer, including an opening on a source, and forming a drain wiring including an opening on a drain and a part of a pixel electrode; Forming a low-resistance metal layer and an organic insulating layer on the source wiring according to (1). 【請求項２４】 絶縁性基板の一主面上に非晶質シリコ
ン層を被着する工程と、前記非晶質シリコン層中の含有
水素を低減する工程と、レーザ照射して前記非晶質シリ
コン層を多結晶化する工程と、前記多結晶シリコン層を
島状に形成する工程と、絶縁性基板上にゲート絶縁層と
透明導電層を被着後、ゲート電極も兼ねる走査線と絵素
電極とに対応した感光性樹脂パターンをマスクとして透
明導電層とゲート絶縁層とを選択的に残して多結晶シリ
コン層を露出する工程と、前記感光性樹脂パターンを膜
減りさせて透明導電層を部分的に露出する工程と、前記
膜減りさせた感光性樹脂パターンをマスクとして透明導
電層を食刻してゲート絶縁層を部分的に露出する工程
と、少なくとも画像表示部内の走査線上に低抵抗金属層
を形成する工程と、不純物を注入してソース・ドレイン
を形成する工程と、少なくとも画像表示部内の前記低抵
抗金属層上に有機絶縁層を形成する工程と、ソース・ド
レイン上に一対の開口部と絵素電極上に開口部とを有す
る層間絶縁層を被着する工程と、前記層間絶縁層上に金
属層よりなりソース上の開口部を含んでソース配線とド
レイン上の開口部と絵素電極の一部とを含んでドレイン
配線とを形成する工程と、少なくとも画像表示部内のソ
ース配線上に低抵抗金属層と有機絶縁層とを形成する工
程とを有する画像表示装置用半導体装置の製造方法。24. A step of depositing an amorphous silicon layer on one main surface of an insulating substrate; a step of reducing hydrogen contained in the amorphous silicon layer; A step of polycrystallizing a silicon layer, a step of forming the polycrystalline silicon layer in an island shape, and a step of depositing a gate insulating layer and a transparent conductive layer on an insulating substrate; Exposing the polycrystalline silicon layer by selectively leaving the transparent conductive layer and the gate insulating layer using the photosensitive resin pattern corresponding to the electrode as a mask, and reducing the film thickness of the photosensitive resin pattern to form a transparent conductive layer. A step of partially exposing, a step of etching the transparent conductive layer using the photosensitive resin pattern with the reduced film as a mask to partially expose the gate insulating layer, and a step of forming a low resistance at least on a scanning line in the image display unit. The process of forming the metal layer A step of forming a source / drain by injecting a pure substance, a step of forming an organic insulating layer at least on the low-resistance metal layer in the image display portion, and a pair of openings and a pixel electrode on the source / drain A step of applying an interlayer insulating layer having an opening to the opening, and a part of the pixel electrode comprising an opening on a source line and a drain including a metal layer on the interlayer insulating layer and including an opening on a source. A method of manufacturing a semiconductor device for an image display device, comprising: a step of forming a drain wiring including: a step of forming a low-resistance metal layer and an organic insulating layer on at least a source wiring in an image display unit. 【請求項２５】 絶縁性基板の一主面上に非晶質シリコ
ン層を被着する工程と、前記非晶質シリコン層中の含有
水素を低減する工程と、レーザ照射して前記非晶質シリ
コン層を多結晶化する工程と、前記多結晶シリコン層を
島状に形成する工程と、絶縁性基板上にゲート絶縁層と
金属層を被着後、ゲート電極も兼ねる走査線に対応した
感光性樹脂パターンをマスクとして前記金属層とゲート
絶縁層とを選択的に残して多結晶シリコン層を露出する
工程と、前記感光性樹脂パターンを膜減りさせて金属層
を部分的に露出する工程と、前記膜減りさせた感光性樹
脂パターンをマスクとして金属層を食刻してゲート絶縁
層を部分的に露出する工程と、不純物を注入してソース
・ドレインを形成する工程と、少なくとも画像表示部内
の走査線上に低抵抗金属層と有機絶縁層を形成する工程
と、ソース・ドレイン上に一対の開口部を有する層間絶
縁層を被着する工程と、前記層間絶縁層上に開口部を含
んで透明導電層よりなるソース配線と絵素電極も兼ねる
ドレイン配線とを形成する工程と、少なくとも画像表示
部内のソース配線上に低抵抗金属層と有機絶縁層とを形
成する工程とを有する画像表示装置用半導体装置の製造
方法。25. A step of depositing an amorphous silicon layer on one main surface of an insulating substrate, a step of reducing hydrogen contained in the amorphous silicon layer, and a step of irradiating a laser to irradiate the amorphous silicon layer. A step of polycrystallizing a silicon layer, a step of forming the polycrystalline silicon layer in an island shape, a step of depositing a gate insulating layer and a metal layer on an insulating substrate, and then forming a photosensitive layer corresponding to a scanning line also serving as a gate electrode. Exposing the polycrystalline silicon layer by selectively leaving the metal layer and the gate insulating layer using a photosensitive resin pattern as a mask, and partially exposing the metal layer by reducing the thickness of the photosensitive resin pattern. A step of etching a metal layer using the reduced-resin photosensitive resin pattern as a mask to partially expose a gate insulating layer; a step of implanting impurities to form a source / drain; Low resistance on scan lines Forming a metal layer and an organic insulating layer; applying an interlayer insulating layer having a pair of openings on the source / drain; and forming a source comprising a transparent conductive layer including the opening on the interlayer insulating layer. A method of manufacturing a semiconductor device for an image display device, comprising: forming a wiring and a drain wiring also serving as a pixel electrode; and forming a low-resistance metal layer and an organic insulating layer on at least a source wiring in an image display unit. . 【請求項２６】 絶縁性基板の一主面上に非晶質シリコ
ン層を被着する工程と、前記非晶質シリコン層中の含有
水素を低減する工程と、レーザ照射して前記非晶質シリ
コン層を多結晶化する工程と、前記多結晶シリコン層を
島状に形成する工程と、絶縁性基板上にゲート絶縁層と
金属層を被着後、ゲート電極も兼ねる走査線に対応した
感光性樹脂パターンをマスクとして前記金属層とゲート
絶縁層とを選択的に残して多結晶シリコン層を露出する
工程と、前記感光性樹脂パターンを膜減りさせて金属層
を部分的に露出する工程と、前記膜減りさせた感光性樹
脂パターンをマスクとして金属層を食刻してゲート絶縁
層を部分的に露出する工程と、少なくとも画像表示部内
の走査線上に低抵抗金属層を形成する工程と、不純物を
注入してソース・ドレインを形成する工程と、少なくと
も画像表示部内の前記低抵抗金属層上に有機絶縁層を形
成する工程と、ソース・ドレイン上に一対の開口部を有
する層間絶縁層を被着する工程と、前記層間絶縁層上に
開口部を含んで透明導電層よりなるソース配線と絵素電
極も兼ねるドレイン配線とを形成する工程と、少なくと
も画像表示部内のソース配線上に低抵抗金属層と有機絶
縁層とを形成する工程とを有する画像表示装置用半導体
装置の製造方法。26. A step of depositing an amorphous silicon layer on one main surface of an insulating substrate, a step of reducing hydrogen contained in the amorphous silicon layer, A step of polycrystallizing a silicon layer, a step of forming the polycrystalline silicon layer in an island shape, a step of depositing a gate insulating layer and a metal layer on an insulating substrate, and then forming a photosensitive layer corresponding to a scanning line also serving as a gate electrode. Exposing the polycrystalline silicon layer by selectively leaving the metal layer and the gate insulating layer using a photosensitive resin pattern as a mask, and partially exposing the metal layer by reducing the thickness of the photosensitive resin pattern. A step of partially exposing a gate insulating layer by etching a metal layer using the photosensitive resin pattern whose film thickness has been reduced as a mask, and a step of forming a low-resistance metal layer on at least scanning lines in an image display unit; Implant impurities to remove source A step of forming a rain, a step of forming an organic insulating layer on at least the low-resistance metal layer in the image display unit, and a step of applying an interlayer insulating layer having a pair of openings on the source / drain; A step of forming a source wiring made of a transparent conductive layer including an opening on the interlayer insulating layer and a drain wiring also serving as a picture element electrode; Forming a semiconductor device for an image display device. 【請求項２７】 低抵抗金属層が金、銀または銅を用い
た鍍金によって形成されることを特徴とする請求項１５
〜２６に記載の画像表示装置用半導体装置の製造方法。27. The low-resistance metal layer is formed by plating using gold, silver or copper.
27. The method of manufacturing a semiconductor device for an image display device according to any one of the above items.
JP2001116595A 2001-04-16 2001-04-16 Liquid crystal image display and manufacturing method of semiconductor device for image display Pending JP2002311454A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001116595A JP2002311454A (en) 2001-04-16 2001-04-16 Liquid crystal image display and manufacturing method of semiconductor device for image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001116595A JP2002311454A (en) 2001-04-16 2001-04-16 Liquid crystal image display and manufacturing method of semiconductor device for image display

Publications (1)

Publication Number Publication Date
JP2002311454A true JP2002311454A (en) 2002-10-23

Family

ID=18967310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001116595A Pending JP2002311454A (en) 2001-04-16 2001-04-16 Liquid crystal image display and manufacturing method of semiconductor device for image display

Country Status (1)

Country Link
JP (1) JP2002311454A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283689A (en) * 2004-03-29 2005-10-13 Quanta Display Japan Inc Liquid crystal display and its manufacturing method
JP2011082380A (en) * 2009-10-08 2011-04-21 Mitsubishi Electric Corp Thin-film transistor and method of manufacturing the same
CN113451412A (en) * 2020-04-01 2021-09-28 重庆康佳光电技术研究院有限公司 TFT and manufacturing method thereof
CN113491008A (en) * 2019-02-13 2021-10-08 株式会社电装 Semiconductor device with a plurality of semiconductor chips

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283689A (en) * 2004-03-29 2005-10-13 Quanta Display Japan Inc Liquid crystal display and its manufacturing method
US7889285B2 (en) 2004-03-29 2011-02-15 Au Optronics Corporation Liquid crystal display device and a manufacturing method of the same
US7898608B2 (en) 2004-03-29 2011-03-01 Au Optronics Corporation Liquid crystal display device and a manufacturing method of the same
JP4646539B2 (en) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション Liquid crystal display device and manufacturing method thereof
US7936408B2 (en) 2004-03-29 2011-05-03 Au Optronics Corporation Liquid crystal display device and a manufacturing method of the same
JP2011082380A (en) * 2009-10-08 2011-04-21 Mitsubishi Electric Corp Thin-film transistor and method of manufacturing the same
CN113491008A (en) * 2019-02-13 2021-10-08 株式会社电装 Semiconductor device with a plurality of semiconductor chips
CN113491008B (en) * 2019-02-13 2024-01-16 株式会社电装 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN113451412A (en) * 2020-04-01 2021-09-28 重庆康佳光电技术研究院有限公司 TFT and manufacturing method thereof
CN113451412B (en) * 2020-04-01 2023-08-29 重庆康佳光电科技有限公司 TFT and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TW503333B (en) Active matrix electro-optical device
US7417693B2 (en) Liquid crystal display device and its manufacturing method
JP2005215275A (en) Liquid crystal display and its manufacturing method
TWI272424B (en) Liquid crystal display and fabricating the same
US7982837B2 (en) Liquid crystal display device and its manufacturing method
JP2002368011A (en) Insulated gate transistor and liquid crystal display
JP2002311454A (en) Liquid crystal image display and manufacturing method of semiconductor device for image display
US8518729B1 (en) Method for manufacturing liquid crystal display panel
US6160598A (en) Liquid crystal display and a method for fabricating thereof
JP3622705B2 (en) Manufacturing method of semiconductor device for display device
JP2001356367A (en) Liquid crystal image display device and method for manufacturing semiconductor device for image display device
JP2000250065A (en) Liquid crystal image display device and production of semiconductor device for image display device
JP3536762B2 (en) Liquid crystal image display device and method of manufacturing semiconductor device for image display device
JP2005106881A (en) Liquid crystal display device and its manufacturing method
JP3216640B2 (en) Liquid crystal image display device and method of manufacturing semiconductor device for image display device
JP2002270847A (en) Liquid crystal image display and manufacturing method semiconductor device for the image display
JP3391312B2 (en) Method for manufacturing reflective liquid crystal image display device and semiconductor device for image display device
JP2002190600A (en) Liquid crystal image display and method of manufacturing semiconductor device for image display
JP3362413B2 (en) Liquid crystal display
JP2002176062A (en) Method for producing substrate for display
JP2002076363A (en) Liquid crystal display
JP2002185002A (en) Liquid crystal image display device and method for manufacturing semiconductor device for image display device
JP2002184992A (en) Liquid crystal image display and manufacturing method of semiconductor device for image display
JP2001217426A (en) Liquid crystal image display and method of manufacturing semiconductor device for image displays
JP2003084300A (en) Liquid crystal display device and manufacturing method therefor