JP3622628B2

JP3622628B2 - Timing generating apparatus and method

Info

Publication number: JP3622628B2
Application number: JP2000095106A
Authority: JP
Inventors: 裕二佐藤
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2000-03-30
Filing date: 2000-03-30
Publication date: 2005-02-23
Anticipated expiration: 2020-03-30
Also published as: JP2001277633A

Description

【０００１】
【発明の属する技術分野】
本発明は、インクジェットプリンタにおけるインク吐出タイミング等のタイミングを発生させる装置及び方法の技術分野に属するものである。
【０００２】
【従来の技術】
従来のインクジェットプリンタにおいては、ヘッドが印字を行うために移動した際に、制御手段からインクの吐出タイミングを示すパルス信号を出力し、所定の解像度での印字を行っている。
【０００３】
具体的には、光学的なエンコーダによってヘッドの位置を測定し、ヘッドが所定の位置に来た時にインク吐出が行われるように前記インクの吐出タイミングを示す信号を発生させる。
【０００４】
しかし、エンコーダの周期を細かくするには限界があるため、実際の印字タイミングは、エンコーダの周期よりも細かくする必要がある。
【０００５】
そこで、従来は、エンコーダの信号を読み取り、それに対して逓倍回路で周波数を上げて、エンコーダの周期よりも細かいタイミング信号を生成し、印字を行っていた。
【０００６】
例えば、９０ｄｐｉ相当のエンコーダを用いた場合でも、１４４０ｄｐｉまで一旦周期を細かくして前記タイミング信号の生成を行っていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の方式では、例えば周期をエンコーダの周期の４分の１まで細かくする場合には、まず、エンコーダの周期を測定し、次にその周期を４で割る処理を行っていたため次のような問題があった。
【０００８】
つまり、前記周期をエンコーダの周期の４分の１、あるいは２分の１等にする場合には、ビットシフトによって容易に演算を行うことができるが、例えば５分の１に細かくしたい場合には、ビットシフトを用いることができないため、実際に前記エンコーダの周期を５で除算しなければならない。
【０００９】
しかし、このような除算回路は、非常に多くの回路素子を必要とする複雑な回路となってしまうという問題があった。
【００１０】
また、前記エンコーダの周期を測定しつつ、前記ヘッドが次の位置に移動するまでの短期間に前記除算処理を行う必要があるため、処理速度の点から実現は困難であった。
【００１１】
そこで、本発明は、このような問題点を解決し、タイミングの発生の基準となる信号の周波数に対して、２^ｎ倍だけでなく、その他の倍率の周波数を有するクロック信号を、除算演算を行うことなく容易に生成することができるタイミング発生装置及び方法を提供することを課題としている。
【００１２】
【課題を解決するための手段】
請求項１記載のタイミング発生装置は、前記課題を解決するために、印字ヘッドの移動に基づいて機能するエンコーダから出力されるパルス信号に同期しながら、所定間隔の出力パルスを出力するタイミング発生装置であって、前記エンコーダから出力されたパルス信号の周期を基準クロックに基づいて測定する測定手段と、所定の倍率値を格納する倍率レジスタと、初期値を格納する一時レジスタと、前記倍率レジスタに格納された倍率値を、前記基準クロックに基づいて前記一時レジスタに格納された初期値に順次加算する加算手段と、前記加算手段による加算結果と前記測定手段により測定された周期の値とを比較し、前記加算結果が前記周期の値を超えたときに、前記出力パルスを出力するためのタイミングを指示する信号を出力する比較制御手段と、を備え、前記一時レジスタは、前記加算結果が前記周期の値を超えたときに、当該加算結果から前記周期の値を減算し、当該減算した値を前記初期値として格納することを特徴とする。
【００１３】
請求項１記載のタイミング発生装置によれば、測定手段により、印字ヘッドの移動に基づいて機能するエンコーダから出力されるパルス信号の周期が、例えばＴと測定される。また、加算手段により所定の倍率値ｎが加算される。そして、比較制御手段により、前記加算結果と、前記測定した周期の値とが比較される。比較の結果、前記加算結果が前記周期の値を超える時には、前記出力パルスを出力するためのタイミングを指示する信号を出力する。例えば、前記加算結果がｎＸであり、この値が前記周期Ｔに等しくなったとすると、ｎＸ＝Ｔであるから、Ｘ＝Ｔ／ｎとなる。つまり、前記加算結果が前記周期に等しくなるタイミングは、周期Ｔをｎ等分したタイミングである。従って、周期Ｔに対して所望の等分数ｎとして前記処理を行うことにより、所望のタイミングで前記出力パルスの出力が可能となる。つまり、Ｔ／ｎの値が割り切れない値の場合には、余りを次の周期Ｔに対する同様の処理に繰り越すことにより、所望の等分数のタイミングが得られる。また、前記比較制御手段は、前記加算結果が前記周期以上の時には、前記出力パルスを出力するためのタイミングを指示する信号を出力するので、上述のように、周期Ｔに対して所望の等分数ｎの最初のタイミングで前記出力パルスが出力される。
また、前記比較制御手段は、前記加算結果が前記周期の値を超える時には、前記加算結果から前記周期の値が減算されてこの減算結果が初期値とされる。そしてこの減算結果である初期値は、Ｔ／ｎの値が割り切れない値の場合の、余りとして、次の周期Ｔに対する同様の処理に繰り越される。従って、Ｔ／ｎの値が割り切れない値の場合でも、前記周期Ｔに対して所望の等分数のタイミングで、出力パルスが出力されることになる。
【００１４】
【００１５】
【００１６】
【００１７】
請求項２記載のタイミング発生装置は、前記課題を解決するために、請求項１に記載のタイミング発生装置において、前記倍率レジスタに格納される倍率値は、可変であることを特徴とする。
【００１８】
請求項２記載のタイミング発生装置によれば、前記倍率レジスタに格納される倍率値は、可変であって、上述のように加算される。従って、周期Ｔに対して所望の等分数ｎの最初のタイミングで前記出力パルスが出力される。
【００１９】
請求項３記載のタイミング発生装置は、前記課題を解決するために、請求項１に記載のタイミング発生装置において、前記タイミング発生装置は、インクジェットプリンタにおけるインク吐出タイミングを発生させる装置であり、前記倍率値は、前記インクジェットプリンタにおける解像度に応じて可変であることを特徴とする。
【００２０】
請求項３記載のタイミング発生装置によれば、インクジェットプリンタにおける解像度に応じて、前記所定の倍率値を決定し、上述したように、エンコーダの周期Ｔに対する所望の等分数ｎのインク吐出タイミングを発生させる。インクジェットプリンタにおける解像度は、エンコーダの周期Ｔの任意の所定倍に設定される。
【００２１】
請求項４記載のタイミング発生方法は、前記課題を解決するために、印字ヘッドの移動に基づいて機能するエンコーダから出力されるパルス信号に同期しながら、所定間隔の出力パルスを出力するタイミング発生方法であって、前記エンコーダから出力されたパルス信号の周期を基準クロックに基づいて測定する測定工程と、倍率レジスタに格納された倍率値を、前記基準クロックに基づいて一時レジスタに格納された初期値に順次加算する加算工程と、前記加算工程によって加算された加算結果と、前記測定工程により測定された周期の値とを比較し、前記加算結果が前記周期の値を超えたときに、前記出力パルスを出力するためのタイミングを指示する信号を出力する出力工程と、前記加算結果が前記周期の値を超えたときに、当該加算結果から前記周期の値を減算し、当該減算した値を前記初期値として前記一時レジスタに格納する格納工程と、を備えたことを特徴とする。
【００２２】
請求項４記載のタイミング発生方法によれば、エンコーダから出力されるパルス信号の周期が、例えばＴと測定される。また、加算手段により所定の倍率値ｎが加算される。そして、比較制御手段により、前記加算結果と、前記測定した周期の値とが比較される。比較の結果、前記加算結果が前記周期の値を超える時には、前記出力パルスを出力するためのタイミングを指示する信号を出力する。例えば、前記加算結果がｎＸであり、この値が前記周期Ｔに等しくなったとすると、ｎＸ＝Ｔであるから、Ｘ＝Ｔ／ｎとなる。つまり、前記加算結果が前記周期に等しくなるタイミングは、周期Ｔをｎ等分したタイミングである。従って、周期Ｔに対して所望の等分数ｎとして前記処理を行うことにより、所望のタイミングで前記出力パルスの出力が可能となる。つまり、Ｔ／ｎの値が割り切れない値の場合には、余りを次の周期Ｔに対する同様の処理に繰り越すことにより、所望の等分数のタイミングが得られる。また、前記比較制御手段は、前記加算結果が前記周期以上の時には、前記出力パルスを出力するためのタイミングを指示する信号を出力するので、上述のように、周期Ｔに対して所望の等分数ｎの最初のタイミングで前記出力パルスが出力される。
また、加算結果が前記周期の値を超える時には、前記加算結果から前記周期の値が減算される。減算結果は前記初期値とされ、Ｔ／ｎの値が割り切れない値の場合の余りとして、次の周期Ｔに対する同様の処理に繰り越される。従って、Ｔ／ｎの値が割り切れない値の場合でも、前記周期Ｔに対して所望の等分数のタイミングで、出力パルスが出力されることになる。
【００２３】
【００２４】
【００２５】
【００２６】
請求項５記載のタイミング発生方法は、前記課題を解決するために、請求項４に記載のタイミング発生方法において、前記タイミング発生方法は、インクジェットプリンタにおけるインク吐出タイミングを発生させる方法であって、前記倍率値は、前記インクジェットプリンタにおける解像度に応じて可変であることを特徴とする。
【００２７】
請求項５記載のタイミング発生方法によれば、前記倍率レジスタに格納される倍率値は可変であって、上述のように加算される。従って、周期Ｔに対して所望の等分数ｎの最初のタイミングで前記出力パルスが出力される。また、インクジェットプリンタにおける解像度に応じて、前記所定の倍率値を決定し、上述したように、エンコーダの周期Ｔに対する所望の等分数ｎのインク吐出タイミングを発生させる。インクジェットプリンタにおける解像度は、エンコーダの周期Ｔの任意の所定倍に設定される。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面の図１乃至図３に基づいて説明する。
【００２９】
図１は、本発明が適用されるファクシミリ装置の回路構成を示すブロック図である。
【００３０】
図１に例示すように、本実施形態のファクシミリ装置は、ＣＰＵ１と、メモリー２と、ＤＭＡコントローラ３と、印字データ処理部４と、逓倍回路７と、印字位置制御部８とがメインバス１２を介して接続されている。更に逓倍回路７及び印字位置制御部８には，タイミング制御回路６が接続されており、タイミング制御回路６には印字パルス発生部５が接続されている。また、印字データ処理部４及び印字パルス発生部５には、プリンタ部９が接続されている。
【００３１】
ＣＰＵ１は、タイマ等を備え、メモリー２を構成するＲＯＭ等に記憶された制御プログラムを実行可能な論理演算回路であり、このＣＰＵ１により、メインバス１２上に制御信号またはデータ等が出力され、印字データ処理部４、印字パルス発生部５、逓倍回路７、及び印字位置制御部８等の駆動等が実行される。
【００３２】
メモリー２は、前記制御プログラムを記憶するためのＲＯＭ、画像データ等を格納するためのＲＡＭ等から構成される。
【００３３】
ＤＭＡコントローラ３は、画像データのメモリー２から印字データ処理部４への転送を、メインバス１２を介して直接行う回路である。
【００３４】
印字データ処理部４は、ＤＭＡコントローラ３から転送される画像データをビットマップデータに展開し、所定のタイミングでプリンタ部９に出力する回路である。
【００３５】
印字パルス発生部５は、プリンタ部９の印字ヘッド１０に所定のタイミングで印字パルスを印加し、印字ヘッド１０にインクを吐出させる。この所定のタイミングは、タイミング制御回路６によって生成される。
【００３６】
タイミング制御回路６は、ＤＭＡコントローラ３、及び印字パルス発生部５等に対して、予め定められた印字シーケンスに従い、所定のタイミングで制御信号を出力する回路である。この際、前記所定のタイミングとして使用されるのは、印字位置制御部８から出力されるエンコーダ１１の周波数に同期した信号と、逓倍回路７から出力されるエンコーダ１１の周波数に対して所定倍の周波数を有する信号である。
【００３７】
逓倍回路７は、エンコーダ１１の周波数を読み取り、更にその周波数を所定倍する回路であり、この倍率値は、ＣＰＵ１によって設定可能に構成されている。詳しくは後述する。
【００３８】
印字位置制御部８は、エンコーダ１１の周波数を読み取り、その周波数に同期した信号をタイミング制御回路６に出力する回路である。タイミング制御回路６は、基本的には、このエンコーダ１１の周波数に同期した信号に基づいて印字ヘッド１０の位置を検出し、所望の位置でインクの吐出タイミングを発生させる。しかしながら、エンコーダ１１の周波数はプリンタに求められる解像度を実現する程度までには高くできないため、本実施形態では、前記逓倍回路７によってエンコーダ１１の周波数の所定倍の信号を生成し、この信号を用いてエンコーダ１１の周波数よりも高い周波数でインクの吐出タイミングを発生させている。
【００３９】
プリンタ部９には、インクジェット方式の印字ヘッド１０と、前記吐出タイミングの生成の基準となるクロック信号を与えるエンコーダ１１が備えられている。エンコーダ１１は、印字ヘッド１０の記録用紙幅方向への移動経路の近傍に、当該幅方向に亘って設けられたエンコードパターン部と、該パターン部のエンコードパターンを光学的に読み取る読取手段を備えており、読取手段は前記エンコードパターンの周波数に応じたパルス信号を出力する。
【００４０】
なお、図１には図示していないが、プリンタ部９には、記録用紙の給紙・搬送部が設けられており、給紙・搬送部はメインバス１２を介してＣＰＵ１により制御される。
【００４１】
以上のような構成により、印字動作が行われる場合には、まず、図示しないホストコンピュータから出力されるデータを、ＤＭＡコントローラ３によってメモリー２に格納する。次に、ＤＭＡコントローラ３によってデータをメモリー２から印字データ処理部４に転送し、印字データ処理部４においてビットマップデータに展開する。展開されたデータは、順次、印字データ処理部４からプリンタ部９に出力される。また、ＣＰＵ１の制御により、記録用紙の給紙・搬送が行われ、記録用紙は印字ヘッド１０との対向位置まで搬送される。
【００４２】
そして、タイミング制御回路６から出力されるタイミング信号に基づいて、印字パルス発生部５からは印字パルスが出力され、印字データ処理部４から出力される画像データに対応して、前記印字パルスのタイミングでインクの吐出が行われ、前記記録用紙に画像が形成される。
【００４３】
このインクの吐出タイミングは、原則的にはエンコーダ１１の周期に同期したクロック信号に基づいて生成されるが、上述したように、エンコーダ１１の周期はプリンタの解像度を満足させる程には細かくできない。そこで、本実施形態では、逓倍回路７で、エンコーダ１１の周波数の所定倍の周波数のクロック信号を生成しているが、特に、このクック信号は、エンコーダ１１の周波数に対して２^ｎ倍以外の倍数、例えば、３倍、または５倍の周波数のクロック信号を容易に生成可能に構成されている。以下、図２に基づいて、本実施形態における逓倍回路７の詳しい構成について説明する。
【００４４】
逓倍回路７は、図２に示すように、倍率レジスタ２０と、切り替え器２１と、補数回路２２と、パルス間隔測定カウンタ２３と、比較器２４と、一時レジスタ２５と、加算器２６とから構成されている。
【００４５】
倍率レジスタ２０は、メインバス１２を介してＣＰＵ１によって設定される所定の倍率値を格納するレジスタである。本実施形態では、２^ｎ倍以外の倍数値の設定も可能になっている。
【００４６】
切り替え器２１は、加算器２６の入力を切り替える手段であり、加算結果が、パルス間隔測定カウンタ２３によって測定したエンコーダの周期を超えない時には、加算器２６の入力を、倍率レジスタ２０側に切り替え、加算結果がエンコーダの周期に一致した時には、補数回路２２側に切り替える。
【００４７】
補数回路２２は、パルス間隔測定カウンタ２３によって測定したエンコーダの周期の値に対する２の補数の値を出力する回路である。加算結果がエンコーダの周期に一致した時には、補数回路２２から出力されるエンコーダの周期値の２の補数の値が加算されるので、加算結果からエンコーダの周期値が減算される結果となる。
【００４８】
パルス間隔測定カウンタ２３は、エンコーダ１１から出力されるエンコーダの読み取り信号の周期を、所定のシステムクロックによって計数する回路である。例えば、システムクロックの周期がｔであり、エンコーダの周期Ｔが１００ｔである場合には、パルス間隔測定カウンタ２３からはカウンタ値「１００」がエンコーダの周期の値として出力される。
【００４９】
比較器２４は、前記パルス間隔測定カウンタ２３の出力値、即ちエンコーダ１１の周期の値と、一時レジスタ２５の値、即ち加算器２６の加算結果とを比較し、加算結果がエンコーダ１１の周期の値よりも小さい場合には、切り替え器２１に対して、加算器２６の入力を倍率レジスタ２０側に切り替えさせる信号を出力する。また、加算結果がエンコーダ１１の周期の値に達した場合には、切り替え器２１に対して、加算器２６の入力を補数回路２２側に切り替えさせる信号を出力する。
【００５０】
一時レジスタ２５は、加算器２６の出力信号を入力し、加算器２６の加算結果を積算する回路である。一時レジスタ２５の出力は、加算器２６と、比較器２４に供給される。
【００５１】
加算器２６は、前記パルス間隔測定カウンタ２３と同様に、システムクロックを基準クロックとして、前記倍率レジスタ２０の内容を加算する回路である。加算結果がエンコーダの周期の値に達した時には、上述したように、加算値からエンコーダの周期の値が減算され、その減算結果に対して前記倍率レジスタ２０の内容を加算する。
【００５２】
次に、図３のフローチャートに基づいて、本実施形態の逓倍回路７によるエンコーダの周期値を所定倍したクロック信号の生成処理について説明する。
【００５３】
まず、ＣＰＵ１からの指示により、印字ヘッド１０の記録用紙幅方向への移動が開始されると、エンコーダ１１からエンコードパターンに同期したパルス信号が出力される。エンコードパターンは、記録用紙に対する印字領域幅よりも大きな幅の領域に設けられているので、実際に印字が開始される前から、前記パルス信号の出力は行われる。
【００５４】
次に、前記パルス信号は、逓倍回路７のパルス間隔測定カウンタ２３に入力され、パルス間隔測定カウンタ２３は、システムクロックを基準にして前記パルス信号のパルス間隔を計測する。以下、一例として、システムクロックの周期をｔとした時、エンコードの周期の値Ｔが１００ｔであれば、パルス間隔測定カウンタ２３の計測結果は１００となる。
【００５５】
以上のようにして、エンコード周期Ｔの計測が終了すると、比較器２４は、パルス間隔測定カウンタ２３の出力であるエンコード周期Ｔと、一時レジスタ２５の内容を比較する。初期状態では、一時レジスタ２５の内容は「０」であるので、比較器２４は、例えば負論理の信号を切り替え器２１に出力する。
【００５６】
従って、切り替え器２１は、加算器２６の入力を倍率レジスタ２０側に切り替える。倍率レジスタ２０には、ＣＰＵ１によって設定された倍率値ｎが格納されており、加算器２６には、倍率値ｎが入力される。
【００５７】
そして、加算器２６は、基準クロックに従って（図３：ステップＳ１；ＹＥＳ）、一時レジスタ２５の内容Ｘと、前記入力された倍率値ｎとを加算する（図３：ステップＳ２）。加算結果は、順次一時レジスタ２５に格納される。例えば、倍率値ｎが「４」と設定されていたとすると、初期状態では一時レジスタ２５の内容Ｘは「０」であるから、一時レジスタ２５の内容は、４、８、１２・・・・と増加していくことになる。
【００５８】
前記加算結果、即ち一時レジスタ２５の内容Ｘは、逐次、比較器２４によって前記エンコーダの周期Ｔの値と比較される（図３：ステップＳ３）。この比較の結果、前記一時レジスタ２５の内容が前記エンコーダ１１の周期Ｔに達していない場合には（図３：ステップＳ３；ＹＥＳ）、印字が終了していなければ（図３：ステップＳ６；ＹＥＳ）、更に前記加算処理及び比較処理を継続する。
【００５９】
そして、前記一時レジスタ２５の内容Ｘが、前記エンコーダ１１の周期Ｔを超えた場合には（図３：ステップＳ３；ＮＯ）、比較器２４は例えば正論理の信号を切り替え器２１に出力する。これに応じて、切り替え器２１は、加算器２６の入力を補数回路２２に切り替える。補数回路２２は、前記エンコーダ１１の周期Ｔの値の２の補数を加算器２６に出力する。従って、加算器２６がこの２の補数と前記一時レジスタ２５の内容Ｘとの加算処理を行うことにより、前記一時レジスタ２５の内容Ｘから、前記エンコーダの周期Ｔの値を減算する処理が行われることになる（図３：ステップＳ４）。
【００６０】
また、比較器２４は、前記一時レジスタ２５の内容Ｘが、前記エンコーダの周期Ｔを超えた場合には、所望の印字タイミングを知らせるパルス信号をタイミング制御回路６に対して出力する（図３：ステップＳ５）。
【００６１】
以上のような処理が繰り返されることにより、前記エンコーダの周期Ｔの所定倍のクロック信号が得られることになる。具体的な例を用いて説明すると、まず、所定の倍率値をｎとし、この倍率値ｎをｋ回加算した時に、加算結果がエンコーダの周期Ｔと等しくなったとする。この場合、Ｔ＝ｋｎであるから、ｋ＝Ｔ／ｎとなる。つまり、ｋ回の加算が終了した時点というのは、前記エンコーダの周期Ｔのｎ分の１のタイミングである。従って、このタイミングのパルス信号の出力を続けることにより、エンコーダの周波数のｎ倍の周波数を有するクロック信号が得られることになる。
【００６２】
ここで、更に具体的な数値を例に挙げて説明を行う。例えば、図４（Ｅ）に拡大して示すように、システムクロックの周期がｔであり、このシステムクロックを用いて計測したエンコーダの周期Ｔが図４（Ａ）に示すように１００ｔであるとすると、パルス間隔測定カウンタ２３の出力は「１００」となる。また、倍率レジスタ２０に設定されている倍率値は「５」であり、エンコーダの周波数の５倍の周波数を有するクロック信号を生成するものとする。
【００６３】
このような条件で上述した処理が行われると、図４（Ｄ）に拡大して示すように、周期ｔのシステムクロックに基づく２０回目の加算が終了したところで、５×２０ｔ＝１００ｔとなって、図４（Ｂ）に示すように逓倍回路７からタイミング制御回路６にパルス信号が出力される。このタイミングは、２０＝１００ｔ／５ｔとなるタイミングであって、エンコーダの周期Ｔ（＝１００ｔ）の５分の１に相当するタイミングである。以下、同様の処理を繰り返すと、エンコーダの周期Ｔの５分の１に相当するタイミング毎にパルス信号が出力されることになり、これらのパルス信号を一連のクロック信号として見れば、エンコーダの周波数の５倍の周波数を有するクロック信号が得られることになる。
【００６４】
以上のような処理により、タイミング制御回路６には、印字位置制御部８から、図４（Ａ）に示すようなエンコーダの周期Ｔに同期したパルス信号が出力されると共に、逓倍回路７から、図４（Ｂ）に示すようなエンコーダの周波数を５倍した周波数のクロック信号が出力される。従って、タイミング制御回路６は、例えば図４（Ｃ）に示すように、エンコーダの周期Ｔよりも細かいタイミングで、印字パルス発生部５に対して、インクの吐出タイミングを知らせることができる。この場合、タイミング制御回路６は、図４（Ｂ）に示すエンコーダの周波数を５倍した周波数のクロック信号そのものを、インクの吐出タイミングとして印字パルス発生部５に知らせるようにしても良いし、図４（Ａ）に示すようなエンコーダの周期Ｔに同期したパルス信号を基準とした上で、図４（Ｂ）に示すエンコーダの周波数を５倍した周波数のクロック信号から適宜のタイミングを選んで、印字パルス発生部５に知らせるようにしても良い。タイミング制御回路６からどのようにクロック信号を選択して印字パルス発生部５に知らせるかは、プリンタの解像度等の条件により適宜設定可能である。
【００６５】
また、前記の逓倍回路７においては、加算器２６による加算結果が、エンコーダの周期Ｔを超えた場合には、加算結果からエンコーダの周期Ｔを減算する処理を行う。これは、前記所定倍率ｎではエンコーダの周期Ｔを割り切ることが出来ない場合に対する措置である。例えば、エンコーダの周期Ｔが１００ｔであり、前記所定倍率ｎが「３」であるとすると、３４回目の加算時に加算結果が１０２となり、１００を超える。この場合には、前記減算処理により、次のサイクルの加算器２６による加算は、「２」を初期値として開始される。このように、エンコーダの周期値である「１００」を「３」で割った余りに起因する計算の端数は、次のサイクルにおける加算に繰り越されていくので、少なくとも有効な印字が行われる期間中においては、エンコーダの周波数の３倍の周波数を有するクロック信号を生成することができる。
【００６６】
以上のように、本実施形態によれば、エンコーダの周波数に対して、２^ｎ倍だけでなく、任意の倍数の周波数を有するクロック信号を、除算演算を行うことなく、容易に行うことができる。その結果、例えば、３００ｄｐｉ、６００ｄｐｉ、９００ｄｐｉ、及び１２００ｄｐｉの系列の解像度を有するプリンタにおいて、４５０ｄｐｉ等の解像度を実現することができる。また、例えば９０ｄｐｉのエンコーダを、前記３００ｄｐｉ、６００ｄｐｉ、９００ｄｐｉ、及び１２００ｄｐｉの系列の解像度を有するプリンタと、３６０ｄｐｉ、７２０ｄｐｉ、及び１４４０ｄｐｉの系列の解像度を有するプリンタの両方に共通に使用することができるので、コストを著しく低減することが可能となる。
【００６７】
なお、本実施形態では、本発明の逓倍回路をインクジェットプリンタに用いた例について説明したが、他にも電子写真方式のプリンタ装置、コピー装置等、様々な電子機器に本発明は適用可能である。
【００６８】
【発明の効果】
以上説明したように請求項１記載のタイミング発生装置及び請求項６記載のタイミング発生方法によれば、測定手段により、印字ヘッドの移動に基づいて機能するエンコーダから出力されるパルス信号の周期が、例えばＴと測定される。また、加算手段により所定の倍率値ｎが加算される。そして、比較制御手段により、前記加算結果と、前記測定した周期の値とが比較される。比較の結果、前記加算結果が前記周期の値を超える時には、出力パルスを出力するためのタイミングを指示する信号を出力する。例えば、前記加算結果がｎＸであり、この値が前記周期Ｔに等しくなったとすると、ｎＸ＝Ｔであるから、Ｘ＝Ｔ／ｎとなる。つまり、前記加算結果が前記周期に等しくなるタイミングは、周期Ｔをｎ等分したタイミングである。従って、周期Ｔに対して所望の等分数ｎとして前記処理を行うことにより、所望のタイミングで前記出力パルスの出力が可能となる。つまり、Ｔ／ｎの値が割り切れない値の場合には、余りを次の周期Ｔに対する同様の処理に繰り越すことにより、所望の等分数のタイミングが得られる。
また、前記比較制御手段は、前記加算値が前記周期以上の時には、前記出力パルスの出力タイミングを報知するので、上述のように、周期Ｔに対して所望の等分数ｎの最初のタイミングで前記出力パルスが出力される。
【００６９】
また、前記加算結果が前記周期を超える時に、前記パルス信号の出力タイミングを報知すると共に前記加算結果から前記周期の値を減算するので、前記所望の倍率ではエンコーダの周波数が割り切れない場合でも、エンコーダの周波数に対して、２^ｎ倍だけでなく、それ以外の倍率のクロック信号を容易に生成することができる。その結果、エンコーダの共通化が可能になり、コストの低減に寄与することができる。
【００７０】
請求項２記載のタイミング発生装置及び請求項５記載のタイミング発生方法によれば、前記所望の倍率値を可変としたので、解像度等の要請に応じてエンコーダの周波数に対して任意の倍率のクロック信号を容易に生成することができる。
【００７１】
請求項３記載のタイミング発生装置及び請求項５記載のタイミング発生方法によれば、前記所望の倍率値を、インクジェットプリンタにおける解像度に応じて可変としたので、エンコーダの解像度に制約されることなく、任意の解像度のプリンタを提供できる。また、エンコーダの共通化が可能になり、コストの低減に寄与することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるインクジェットプリンタの回路構成を示すブロック図である。
【図２】図１の回路における逓倍回路の構成を示すブロック図である。
【図３】図１のインクジェットプリンタにおける印字タイミング信号の生成処理を示すフローチャートである。
【図４】図１のインクジェットプリンタにおける印字タイミング信号生成処理のタイミングチャートであり、（Ａ）はエンコーダ信号、（Ｂ）はエンコーダ信号の周波数を５倍した周波数を有するクロック信号、（Ｃ）はインク吐出タイミング信号、（Ｄ）は逓倍回路における加算結果、及び（Ｅ）はシステムクロック（拡大図）をそれぞれ示すタイミングチャートである。
【符号の説明】
１…ＣＰＵ
６…タイミング制御回路
７…逓倍回路
８…印字位置制御部
１０…印字ヘッド
１１…エンコーダ
２０…倍率レジスタ
２１…切り替え器
２２…補数回路
２３…パルス間隔測定カウンタ
２４…比較器
２５…一時レジスタ
２６…加算器[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of an apparatus and method for generating timing such as ink ejection timing in an ink jet printer.
[0002]
[Prior art]
In a conventional ink jet printer, when the head moves to perform printing, a pulse signal indicating ink ejection timing is output from the control means, and printing is performed at a predetermined resolution.
[0003]
Specifically, the position of the head is measured by an optical encoder, and a signal indicating the ink ejection timing is generated so that ink ejection is performed when the head reaches a predetermined position.
[0004]
However, since there is a limit to making the encoder cycle fine, the actual print timing needs to be made finer than the encoder cycle.
[0005]
Therefore, conventionally, an encoder signal is read, and a frequency is increased by a multiplier circuit to generate a timing signal finer than the encoder cycle, and printing is performed.
[0006]
For example, even when an encoder equivalent to 90 dpi is used, the timing signal is generated once with a fine period up to 1440 dpi.
[0007]
[Problems to be solved by the invention]
However, in the conventional method, for example, when the period is reduced to one-fourth of the encoder period, the encoder period is first measured, and then the period is divided by 4, so the following is performed. There was a serious problem.
[0008]
In other words, when the period is set to ¼ or ½ of the encoder period, the calculation can be easily performed by bit shift. Since the bit shift cannot be used, the period of the encoder must actually be divided by 5.
[0009]
However, such a divider circuit has a problem that it becomes a complicated circuit requiring a large number of circuit elements.
[0010]
Further, since the division process needs to be performed in a short time until the head moves to the next position while measuring the period of the encoder, it is difficult to realize from the viewpoint of processing speed.
[0011]
Therefore, the present invention solves such a problem, and with respect to the frequency of a signal serving as a reference for timing generation, 2ⁿIt is an object of the present invention to provide a timing generation apparatus and method that can easily generate a clock signal having a frequency of not only a double but also other magnifications without performing a division operation.
[0012]
[Means for Solving the Problems]
In order to solve the problem, the timing generator according to claim 1Encoder that works based on print head movementA timing generator that outputs output pulses at predetermined intervals while synchronizing with a pulse signal output fromEncoderMeasuring means for measuring the period of the pulse signal output from the reference clock, a magnification register for storing a predetermined magnification value, a temporary register for storing an initial value, and a magnification value stored in the magnification register. The addition means for sequentially adding to the initial value stored in the temporary register based on the reference clock, the addition result by the addition means and the value of the period measured by the measurement means are compared, and the addition result is A comparison control means for outputting a signal for instructing a timing for outputting the output pulse when the value of the period is exceeded;,WithWhen the addition result exceeds the period value, the temporary register subtracts the period value from the addition result and stores the subtracted value as the initial value.It is characterized by that.
[0013]
According to the timing generator of claim 1, by the measuring means,Encoder that works based on print head movementThe period of the pulse signal output from is measured as T, for example. A predetermined magnification value n is added by the adding means. Then, the comparison control means compares the addition result with the value of the measured period. As a result of the comparison, when the addition result exceeds the value of the period, a signal indicating the timing for outputting the output pulse is output. For example, if the addition result is nX and this value is equal to the period T, since nX = T, X = T / n. That is, the timing at which the addition result becomes equal to the cycle is a timing obtained by dividing the cycle T into n equal parts. Therefore, by performing the processing with a desired fraction n for the period T, the output pulse can be output at a desired timing. In other words, when the value of T / n is not divisible, the remainder is carried over to the same processing for the next period T, whereby a desired fractional timing can be obtained. The comparison control means outputs a signal indicating the timing for outputting the output pulse when the addition result is equal to or greater than the period, so that a desired fractional number with respect to the period T as described above. The output pulse is output at the first timing of n.
Further, when the addition result exceeds the period value, the comparison control means subtracts the period value from the addition result and sets the subtraction result as an initial value. The initial value as the subtraction result is carried over to the same processing for the next period T as a remainder when the value of T / n is not divisible. Therefore, even when the value of T / n is not divisible, an output pulse is output at a desired fractional timing with respect to the period T.
0014]
[0015]
[0016]
[0017
Claim2In order to solve the above-mentioned problem, a timing generator according to claim 1 is provided.InIn the described timing generator, the magnification value stored in the magnification register is variable.
[0018]
Claim2According to the described timing generator, the magnification value stored in the magnification register is variable and is added as described above. Therefore, the output pulse is output at the first timing of a desired fraction n with respect to the period T.
[0019]
Claim3In order to solve the above-described problem, the timing generation device described in claim 1 is a device that generates ink ejection timing in an inkjet printer, and the magnification value is: It is variable according to the resolution in the inkjet printer.
[0020]
Claim3According to the described timing generation device, the predetermined magnification value is determined in accordance with the resolution in the ink jet printer, and as described above, a desired fraction n of ink ejection timing with respect to the period T of the encoder is generated. The resolution in the ink jet printer is set to an arbitrary predetermined multiple of the period T of the encoder.
[0021]
Claim4In order to solve the problem, the described timing generation methodEncoder that works based on print head movementA timing generation method for outputting output pulses at a predetermined interval while synchronizing with a pulse signal output fromEncoderA measuring step for measuring the period of the pulse signal output from the reference clock based on a reference clock, and an adding step for sequentially adding the magnification value stored in the magnification register to the initial value stored in the temporary register based on the reference clock And comparing the addition result added by the addition step with the value of the cycle measured by the measurement step, and outputting the output pulse when the addition result exceeds the value of the cycle An output process for outputting a signal indicating timing;A storage step of subtracting the period value from the addition result when the addition result exceeds the period value and storing the subtracted value in the temporary register as the initial value;It is provided with.
[0022]
Claim4According to the described timing generation method,EncoderThe period of the pulse signal output from is measured as T, for example. A predetermined magnification value n is added by the adding means. Then, the comparison control means compares the addition result with the value of the measured period. As a result of the comparison, when the addition result exceeds the value of the period, a signal indicating the timing for outputting the output pulse is output. For example, if the addition result is nX and this value is equal to the period T, since nX = T, X = T / n. That is, the timing at which the addition result becomes equal to the cycle is a timing obtained by dividing the cycle T into n equal parts. Therefore, by performing the processing with a desired fraction n for the period T, the output pulse can be output at a desired timing. In other words, when the value of T / n is not divisible, the remainder is carried over to the same processing for the next period T, whereby a desired fractional timing can be obtained. The comparison control means outputs a signal indicating the timing for outputting the output pulse when the addition result is equal to or greater than the period, so that a desired fractional number with respect to the period T as described above. The output pulse is output at the first timing of n.
When the addition result exceeds the period value, the period value is subtracted from the addition result. The subtraction result is set to the initial value, and is carried over to the same processing for the next period T as the remainder when the value of T / n is not divisible. Therefore, even when the value of T / n is not divisible, an output pulse is output at a desired fractional timing with respect to the period T.
0023]
[0024]
[0025]
[[0026]
Claim5In order to solve the problem, the timing generation method described in claim4In the timing generation method described in (1), the timing generation method is a method of generating ink ejection timing in an inkjet printer, and the magnification value is variable in accordance with the resolution in the inkjet printer.
[0027]
Claim5According to the described timing generation method, the magnification value stored in the magnification register is variable and is added as described above. Therefore, the output pulse is output at the first timing of a desired fraction n with respect to the period T. Further, the predetermined magnification value is determined in accordance with the resolution in the ink jet printer, and as described above, a desired fraction n of ink ejection timings with respect to the period T of the encoder is generated. The resolution in the ink jet printer is set to an arbitrary predetermined multiple of the period T of the encoder.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to FIGS. 1 to 3 of the accompanying drawings.
[0029]
FIG. 1 is a block diagram showing a circuit configuration of a facsimile apparatus to which the present invention is applied.
[0030]
As shown in FIG. 1, the facsimile apparatus of the present embodiment includes a CPU 1, a memory 2, a DMA controller 3, a print data processing unit 4, a multiplication circuit 7, and a print position control unit 8. Connected through. Further, a timing control circuit 6 is connected to the multiplication circuit 7 and the print position control unit 8, and a print pulse generation unit 5 is connected to the timing control circuit 6. A printer unit 9 is connected to the print data processing unit 4 and the print pulse generation unit 5.
[0031]
The CPU 1 includes a timer and the like, and is a logical operation circuit that can execute a control program stored in a ROM or the like constituting the memory 2. The CPU 1 outputs a control signal or data on the main bus 12 for printing. Driving of the data processing unit 4, the printing pulse generation unit 5, the multiplication circuit 7, the printing position control unit 8, and the like are executed.
[0032]
The memory 2 includes a ROM for storing the control program, a RAM for storing image data, and the like.
[0033]
The DMA controller 3 is a circuit that directly transfers image data from the memory 2 to the print data processing unit 4 via the main bus 12.
[0034]
The print data processing unit 4 is a circuit that develops the image data transferred from the DMA controller 3 into bitmap data and outputs it to the printer unit 9 at a predetermined timing.
[0035]
The print pulse generator 5 applies a print pulse to the print head 10 of the printer unit 9 at a predetermined timing, and causes the print head 10 to eject ink. This predetermined timing is generated by the timing control circuit 6.
[0036]
The timing control circuit 6 is a circuit that outputs a control signal to the DMA controller 3, the print pulse generator 5, and the like at a predetermined timing according to a predetermined print sequence. At this time, the predetermined timing used is a signal synchronized with the frequency of the encoder 11 output from the print position control unit 8 and a predetermined multiple of the frequency of the encoder 11 output from the multiplication circuit 7. A signal having a frequency.
[0037]
The multiplication circuit 7 is a circuit that reads the frequency of the encoder 11 and further multiplies the frequency by a predetermined number. The magnification value can be set by the CPU 1. Details will be described later.
[0038]
The print position control unit 8 is a circuit that reads the frequency of the encoder 11 and outputs a signal synchronized with the frequency to the timing control circuit 6. The timing control circuit 6 basically detects the position of the print head 10 based on a signal synchronized with the frequency of the encoder 11 and generates ink ejection timing at a desired position. However, since the frequency of the encoder 11 cannot be increased to the extent that the resolution required for the printer is realized, in the present embodiment, the multiplier circuit 7 generates a signal having a predetermined multiple of the frequency of the encoder 11 and uses this signal. Thus, the ink ejection timing is generated at a frequency higher than the frequency of the encoder 11.
[0039]
The printer unit 9 includes an inkjet print head 10 and an encoder 11 that provides a clock signal that serves as a reference for generating the ejection timing. The encoder 11 includes an encode pattern portion provided in the width direction in the vicinity of the movement path of the print head 10 in the recording paper width direction, and a reading unit that optically reads the encode pattern of the pattern portion. The reading means outputs a pulse signal corresponding to the frequency of the encode pattern.
[0040]
Although not shown in FIG. 1, the printer unit 9 is provided with a recording paper feeding / conveying unit, which is controlled by the CPU 1 via the main bus 12.
[0041]
When a printing operation is performed with the above configuration, first, data output from a host computer (not shown) is stored in the memory 2 by the DMA controller 3. Next, the data is transferred from the memory 2 to the print data processing unit 4 by the DMA controller 3 and developed into bitmap data in the print data processing unit 4. The developed data is sequentially output from the print data processing unit 4 to the printer unit 9. Further, the recording paper is fed and transported under the control of the CPU 1, and the recording paper is transported to a position facing the print head 10.
[0042]
Based on the timing signal output from the timing control circuit 6, a print pulse is output from the print pulse generation unit 5, and the print pulse timing corresponding to the image data output from the print data processing unit 4 is output. Ink is ejected to form an image on the recording paper.
[0043]
In principle, the ink ejection timing is generated based on a clock signal synchronized with the cycle of the encoder 11. However, as described above, the cycle of the encoder 11 cannot be made fine enough to satisfy the resolution of the printer. Therefore, in the present embodiment, the multiplier circuit 7 generates a clock signal having a frequency that is a predetermined multiple of the frequency of the encoder 11. In particular, this clock signal is 2 with respect to the frequency of the encoder 11.ⁿA clock signal having a frequency other than double, for example, 3 or 5 times, can be easily generated. Hereinafter, based on FIG. 2, the detailed structure of the multiplication circuit 7 in this embodiment is demonstrated.
[0044]
As shown in FIG. 2, the multiplication circuit 7 includes a magnification register 20, a switch 21, a complement circuit 22, a pulse interval measurement counter 23, a comparator 24, a temporary register 25, and an adder 26. Has been.
[0045]
The magnification register 20 is a register that stores a predetermined magnification value set by the CPU 1 via the main bus 12. In this embodiment, 2ⁿIt is also possible to set multiple values other than double.
[0046]
The switch 21 is a means for switching the input of the adder 26. When the addition result does not exceed the encoder period measured by the pulse interval measurement counter 23, the input of the adder 26 is switched to the magnification register 20 side. When the addition result coincides with the encoder cycle, the circuit is switched to the complement circuit 22 side.
[0047]
The complement circuit 22 is a circuit that outputs a 2's complement value with respect to the value of the encoder period measured by the pulse interval measurement counter 23. When the addition result coincides with the encoder cycle, the 2's complement value of the encoder cycle value output from the complement circuit 22 is added, so that the encoder cycle value is subtracted from the addition result.
[0048]
The pulse interval measurement counter 23 is a circuit that counts the period of the read signal of the encoder output from the encoder 11 using a predetermined system clock. For example, when the period of the system clock is t and the period T of the encoder is 100 t, the counter value “100” is output from the pulse interval measurement counter 23 as the value of the period of the encoder.
[0049]
The comparator 24 compares the output value of the pulse interval measurement counter 23, that is, the period value of the encoder 11, with the value of the temporary register 25, that is, the addition result of the adder 26, and the addition result indicates the period of the encoder 11. When the value is smaller than the value, a signal for switching the input of the adder 26 to the magnification register 20 side is output to the switch 21. Further, when the addition result reaches the value of the cycle of the encoder 11, a signal for switching the input of the adder 26 to the complement circuit 22 side is output to the switch 21.
[0050]
The temporary register 25 is a circuit that inputs the output signal of the adder 26 and integrates the addition result of the adder 26. The output of the temporary register 25 is supplied to an adder 26 and a comparator 24.
[0051]
Similar to the pulse interval measurement counter 23, the adder 26 is a circuit that adds the contents of the magnification register 20 using the system clock as a reference clock. When the addition result reaches the encoder cycle value, as described above, the encoder cycle value is subtracted from the addition value, and the contents of the magnification register 20 are added to the subtraction result.
[0052]
Next, based on the flowchart of FIG. 3, a clock signal generation process in which the period value of the encoder is multiplied by a predetermined value by the multiplier circuit 7 of the present embodiment will be described.
[0053]
First, when the movement of the print head 10 in the recording paper width direction is started by an instruction from the CPU 1, a pulse signal synchronized with the encode pattern is output from the encoder 11. Since the encode pattern is provided in an area having a width larger than the print area width for the recording paper, the pulse signal is output before printing is actually started.
[0054]
Next, the pulse signal is input to the pulse interval measurement counter 23 of the multiplier circuit 7, and the pulse interval measurement counter 23 measures the pulse interval of the pulse signal with reference to the system clock. Hereinafter, as an example, when the period of the system clock is t and the encoding period value T is 100 t, the measurement result of the pulse interval measurement counter 23 is 100.
[0055]
When the measurement of the encode period T is completed as described above, the comparator 24 compares the encode period T, which is the output of the pulse interval measurement counter 23, with the contents of the temporary register 25. Since the contents of the temporary register 25 are “0” in the initial state, the comparator 24 outputs, for example, a negative logic signal to the switch 21.
[0056]
Accordingly, the switch 21 switches the input of the adder 26 to the magnification register 20 side. A magnification value n set by the CPU 1 is stored in the magnification register 20, and a magnification value n is input to the adder 26.
[0057]
Then, the adder 26 adds the contents X of the temporary register 25 and the input magnification value n according to the reference clock (FIG. 3: step S1; YES) (FIG. 3: step S2). The addition result is sequentially stored in the temporary register 25. For example, if the magnification value n is set to “4”, the content X of the temporary register 25 is “0” in the initial state, so the content of the temporary register 25 is 4, 8, 12,. Will increase.
[0058]
The addition result, that is, the content X of the temporary register 25 is sequentially compared with the value of the cycle T of the encoder by the comparator 24 (FIG. 3: step S3). As a result of this comparison, if the contents of the temporary register 25 have not reached the period T of the encoder 11 (FIG. 3: step S3; YES), printing has not been completed (FIG. 3: step S6; YES). Further, the addition process and the comparison process are continued.
[0059]
When the content X of the temporary register 25 exceeds the period T of the encoder 11 (FIG. 3: step S3; NO), the comparator 24 outputs a positive logic signal to the switch 21, for example. In response to this, the switch 21 switches the input of the adder 26 to the complement circuit 22. The complement circuit 22 outputs the 2's complement of the value of the period T of the encoder 11 to the adder 26. Therefore, when the adder 26 performs the addition process of the 2's complement and the content X of the temporary register 25, a process of subtracting the value of the period T of the encoder from the content X of the temporary register 25 is performed. (FIG. 3: Step S4).
[0060]
Further, when the content X of the temporary register 25 exceeds the period T of the encoder, the comparator 24 outputs a pulse signal for informing a desired printing timing to the timing control circuit 6 (FIG. 3: Step S5).
[0061]
By repeating the above processing, a clock signal having a predetermined multiple of the period T of the encoder can be obtained. To explain using a specific example, first, assume that a predetermined magnification value is n, and when the magnification value n is added k times, the addition result becomes equal to the period T of the encoder. In this case, since T = kn, k = T / n. That is, the point in time when the k additions are completed is a timing of 1 / n of the cycle T of the encoder. Therefore, by continuing to output the pulse signal at this timing, a clock signal having a frequency n times the frequency of the encoder can be obtained.
[0062]
Here, a description will be given by taking more specific numerical values as examples. For example, as shown in an enlarged view in FIG. 4E, the period of the system clock is t, and the period T of the encoder measured using this system clock is 100 t as shown in FIG. Then, the output of the pulse interval measurement counter 23 becomes “100”. Also, the magnification value set in the magnification register 20 is “5”, and a clock signal having a frequency five times the frequency of the encoder is generated.
[0063]
When the above-described processing is performed under such conditions, as shown in an enlarged view in FIG. 4D, when the 20th addition based on the system clock with the period t is completed, 5 × 20t = 100t. As shown in FIG. 4B, a pulse signal is output from the multiplier circuit 7 to the timing control circuit 6. This timing is a timing at which 20 = 100t / 5t, and is a timing corresponding to one fifth of the encoder cycle T (= 100t). Thereafter, when the same processing is repeated, a pulse signal is output at every timing corresponding to one fifth of the encoder cycle T. If these pulse signals are viewed as a series of clock signals, the frequency of the encoder Thus, a clock signal having a frequency five times that of the above is obtained.
[0064]
Through the above processing, the timing control circuit 6 outputs a pulse signal synchronized with the period T of the encoder as shown in FIG. A clock signal having a frequency that is five times the frequency of the encoder as shown in FIG. 4B is output. Therefore, the timing control circuit 6 can inform the print pulse generator 5 of the ink ejection timing at a timing finer than the cycle T of the encoder, for example, as shown in FIG. In this case, the timing control circuit 6 may notify the print pulse generator 5 of the clock signal itself having a frequency five times the frequency of the encoder shown in FIG. 4B as the ink ejection timing. Based on a pulse signal synchronized with the encoder cycle T as shown in FIG. 4 (A), an appropriate timing is selected from a clock signal having a frequency obtained by multiplying the frequency of the encoder shown in FIG. The printing pulse generator 5 may be notified. How the clock signal is selected from the timing control circuit 6 and notified to the print pulse generator 5 can be appropriately set according to conditions such as the resolution of the printer.
[0065]
In the multiplication circuit 7, when the addition result by the adder 26 exceeds the encoder period T, the encoder period T is subtracted from the addition result. This is a measure for a case where the encoder cycle T cannot be divided by the predetermined magnification n. For example, if the period T of the encoder is 100 t and the predetermined magnification n is “3”, the addition result becomes 102 at the 34th addition and exceeds 100. In this case, the addition by the adder 26 in the next cycle is started with “2” as an initial value by the subtraction process. In this way, the fraction of the calculation resulting from the remainder obtained by dividing the encoder period value “100” by “3” is carried over to the addition in the next cycle, so at least during the period during which effective printing is performed. Can generate a clock signal having a frequency three times that of the encoder.
[0066]
As described above, according to the present embodiment, the frequency of the encoder is 2ⁿIt is possible to easily perform a clock signal having an arbitrary multiple frequency as well as a double without performing a division operation. As a result, for example, a resolution of 450 dpi can be realized in a printer having a series resolution of 300 dpi, 600 dpi, 900 dpi, and 1200 dpi. Further, for example, an encoder of 90 dpi can be used in common for both a printer having a resolution of 300 dpi, 600 dpi, 900 dpi, and 1200 dpi and a printer having a resolution of 360 dpi, 720 dpi, and 1440 dpi. Cost can be significantly reduced.
[0067]
In this embodiment, an example in which the multiplication circuit of the present invention is used in an ink jet printer has been described. However, the present invention can be applied to various other electronic devices such as an electrophotographic printer device and a copying apparatus. .
[0068]
【The invention's effect】
As described above, according to the timing generator of claim 1 and the timing generator method of claim 6, the measuring meansEncoder that works based on print head movementThe period of the pulse signal output from is measured as T, for example. A predetermined magnification value n is added by the adding means. Then, the comparison control means compares the addition result with the value of the measured period. As a result of the comparison, when the addition result exceeds the value of the period, a signal for instructing timing for outputting an output pulse is output. For example, if the addition result is nX and this value is equal to the period T, since nX = T, X = T / n. That is, the timing at which the addition result becomes equal to the cycle is a timing obtained by dividing the cycle T into n equal parts. Therefore, by performing the processing with a desired fraction n for the period T, the output pulse can be output at a desired timing. In other words, when the value of T / n is not divisible, the remainder is carried over to the same processing for the next period T, whereby a desired fractional timing can be obtained.
In addition, when the addition value is equal to or greater than the period, the comparison control unit notifies the output timing of the output pulse, and thus, as described above, at the first timing of a desired fractional number n with respect to the period T. Output pulse is output.
[0069]
Also,When the addition result exceeds the period, the output timing of the pulse signal is notified and the value of the period is subtracted from the addition result, so even if the encoder frequency is not divisible by the desired magnification, the encoder frequency Against 2ⁿIn addition to the multiplication, a clock signal with other magnification can be easily generated. As a result, the encoder can be shared, which can contribute to cost reduction.
[0070]
Claim2The timing generator according to claim 1 and claims5According to the described timing generation method, since the desired magnification value is made variable, it is possible to easily generate a clock signal having an arbitrary magnification with respect to the encoder frequency in response to a request for resolution or the like.
[0071]
Claim3The timing generator according to claim 1 and claims5According to the described timing generation method, since the desired magnification value is made variable according to the resolution of the ink jet printer, a printer having an arbitrary resolution can be provided without being restricted by the resolution of the encoder. In addition, the encoder can be shared, which can contribute to cost reduction.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a circuit configuration of an inkjet printer according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a multiplier circuit in the circuit of FIG.
FIG. 3 is a flowchart showing a print timing signal generation process in the ink jet printer of FIG. 1;
4 is a timing chart of print timing signal generation processing in the ink jet printer of FIG. 1. FIG. 4A is an encoder signal, FIG. 4B is a clock signal having a frequency five times the frequency of the encoder signal, and FIG. Ink ejection timing signal, (D) is a timing chart showing the addition result in the multiplication circuit, and (E) is a timing chart showing the system clock (enlarged view).
[Explanation of symbols]
1 ... CPU
6 ... Timing control circuit
7 ... Multiplier circuit
8. Print position control unit
10 ... Print head
11 ... Encoder
20 ... Magnification register
21 ... Switch
22: complement circuit
23 ... Pulse interval measurement counter
24 ... Comparator
25 ... Temporary register
26. Adder

Claims

印字ヘッドの移動に基づいて機能するエンコーダから出力されるパルス信号に同期しながら、所定間隔の出力パルスを出力するタイミング発生装置であって、
前記エンコーダから出力されたパルス信号の周期を基準クロックに基づいて測定する測定手段と、
所定の倍率値を格納する倍率レジスタと、
初期値を格納する一時レジスタと、
前記倍率レジスタに格納された倍率値を、前記基準クロックに基づいて前記一時レジスタに格納された初期値に順次加算する加算手段と、
前記加算手段による加算結果と前記測定手段により測定された周期の値とを比較し、前記加算結果が前記周期の値を超えたときに、前記出力パルスを出力するためのタイミングを指示する信号を出力する比較制御手段と、を備え、
前記一時レジスタは、前記加算結果が前記周期の値を超えたときに、当該加算結果から前記周期の値を減算し、当該減算した値を前記初期値として格納することを特徴とするタイミング発生装置。A timing generator that outputs output pulses at predetermined intervals while synchronizing with a pulse signal output from an encoder that functions based on movement of a print head ,
Measuring means for measuring the period of the pulse signal output from the encoder based on a reference clock;
A magnification register for storing a predetermined magnification value;
A temporary register to store the initial value;
Addition means for sequentially adding the magnification value stored in the magnification register to the initial value stored in the temporary register based on the reference clock;
A signal indicating the timing for outputting the output pulse when the addition result by the adding means is compared with the period value measured by the measuring means and the addition result exceeds the period value. and a comparison control means for outputting,
The temporary register subtracts the cycle value from the addition result when the addition result exceeds the cycle value, and stores the subtracted value as the initial value. .

前記倍率レジスタに格納される倍率値は、可変であることを特徴とする請求項１に記載のタイミング発生装置。The timing generator according to claim 1 , wherein the magnification value stored in the magnification register is variable.

前記タイミング発生装置は、インクジェットプリンタにおけるインク吐出タイミングを発生させる装置であり、前記倍率値は、前記インクジェットプリンタにおける解像度に応じて可変であることを特徴とする請求項１に記載のタイミング発生装置。The timing generator according to claim 1, wherein the timing generator is a device that generates ink ejection timing in an inkjet printer, and the magnification value is variable in accordance with a resolution in the inkjet printer.

印字ヘッドの移動に基づいて機能するエンコーダから出力されるパルス信号に同期しながら、所定間隔の出力パルスを出力するタイミング発生方法であって、
前記エンコーダから出力されたパルス信号の周期を基準クロックに基づいて測定する測定工程と、
倍率レジスタに格納された倍率値を、前記基準クロックに基づいて一時レジスタに格納された初期値に順次加算する加算工程と、
前記加算工程によって加算された加算結果と、前記測定工程により測定された周期の値とを比較し、前記加算結果が前記周期の値を超えたときに、前記出力パルスを出力するためのタイミングを指示する信号を出力する出力工程と、
前記加算結果が前記周期の値を超えたときに、当該加算結果から前記周期の値を減算し、当該減算した値を前記初期値として前記一時レジスタに格納する格納工程と、
を備えることを特徴とするタイミング発生方法。A timing generation method for outputting output pulses at predetermined intervals while synchronizing with a pulse signal output from an encoder that functions based on movement of a print head ,
A measurement step of measuring the period of the pulse signal output from the encoder based on a reference clock;
An addition step of sequentially adding the magnification value stored in the magnification register to the initial value stored in the temporary register based on the reference clock;
The addition result added by the addition step is compared with the period value measured by the measurement step, and when the addition result exceeds the period value, the timing for outputting the output pulse is determined. An output process for outputting a signal to instruct;
A storage step of subtracting the period value from the addition result when the addition result exceeds the period value, and storing the subtracted value in the temporary register as the initial value;
A timing generation method comprising:

前記タイミング発生方法は、インクジェットプリンタにおけるインク吐出タイミングを発生させる方法であって、
前記倍率値は、前記インクジェットプリンタにおける解像度に応じて可変であることを特徴とする請求項４に記載のタイミング発生方法。The timing generation method is a method of generating ink ejection timing in an inkjet printer,
The timing generation method according to claim 4 , wherein the magnification value is variable according to a resolution in the inkjet printer.