JP2001277633A - Device and method for generating timing signal - Google Patents
Device and method for generating timing signalInfo
- Publication number
- JP2001277633A JP2001277633A JP2000095106A JP2000095106A JP2001277633A JP 2001277633 A JP2001277633 A JP 2001277633A JP 2000095106 A JP2000095106 A JP 2000095106A JP 2000095106 A JP2000095106 A JP 2000095106A JP 2001277633 A JP2001277633 A JP 2001277633A
- Authority
- JP
- Japan
- Prior art keywords
- value
- timing
- cycle
- encoder
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
- Ink Jet (AREA)
- Character Spaces And Line Spaces In Printers (AREA)
- Facsimile Heads (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、インクジェットプ
リンタにおけるインク吐出タイミング等のタイミングを
発生させる装置及び方法の技術分野に属するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an apparatus and a method for generating timing such as ink ejection timing in an ink jet printer.
【０００２】[0002]
【従来の技術】従来のインクジェットプリンタにおいて
は、ヘッドが印字を行うために移動した際に、制御手段
からインクの吐出タイミングを示すパルス信号を出力
し、所定の解像度での印字を行っている。2. Description of the Related Art In a conventional ink jet printer, when a head moves to perform printing, a pulse signal indicating an ink ejection timing is output from a control means to perform printing at a predetermined resolution.
【０００３】具体的には、光学的なエンコーダによって
ヘッドの位置を測定し、ヘッドが所定の位置に来た時に
インク吐出が行われるように前記インクの吐出タイミン
グを示す信号を発生させる。Specifically, the position of the head is measured by an optical encoder, and a signal indicating the ejection timing of the ink is generated so that the ink is ejected when the head reaches a predetermined position.
【０００４】しかし、エンコーダの周期を細かくするに
は限界があるため、実際の印字タイミングは、エンコー
ダの周期よりも細かくする必要がある。However, since there is a limit to making the cycle of the encoder finer, it is necessary to make the actual print timing finer than the cycle of the encoder.
【０００５】そこで、従来は、エンコーダの信号を読み
取り、それに対して逓倍回路で周波数を上げて、エンコ
ーダの周期よりも細かいタイミング信号を生成し、印字
を行っていた。Therefore, conventionally, an encoder signal is read, the frequency is increased by a multiplication circuit, a timing signal finer than the encoder cycle is generated, and printing is performed.
【０００６】例えば、９０ｄｐｉ相当のエンコーダを用
いた場合でも、１４４０ｄｐｉまで一旦周期を細かくし
て前記タイミング信号の生成を行っていた。For example, even when an encoder corresponding to 90 dpi is used, the timing signal is once generated up to 1440 dpi to generate the timing signal.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
方式では、例えば周期をエンコーダの周期の４分の１ま
で細かくする場合には、まず、エンコーダの周期を測定
し、次にその周期を４で割る処理を行っていたため次の
ような問題があった。However, in the conventional method, when the period is reduced to, for example, one quarter of the period of the encoder, first, the period of the encoder is measured, and then the period is set to four. There was the following problem because the dividing process was performed.
【０００８】つまり、前記周期をエンコーダの周期の４
分の１、あるいは２分の１等にする場合には、ビットシ
フトによって容易に演算を行うことができるが、例えば
５分の１に細かくしたい場合には、ビットシフトを用い
ることができないため、実際に前記エンコーダの周期を
５で除算しなければならない。That is, the period is defined as 4 times the period of the encoder.
In the case where the data is reduced to one-half or one-half, the operation can be easily performed by the bit shift. However, in the case where the resolution is to be reduced to one-fifth, for example, the bit shift cannot be used. In fact, the period of the encoder must be divided by five.
【０００９】しかし、このような除算回路は、非常に多
くの回路素子を必要とする複雑な回路となってしまうと
いう問題があった。However, such a division circuit has a problem that it becomes a complicated circuit requiring a very large number of circuit elements.
【００１０】また、前記エンコーダの周期を測定しつ
つ、前記ヘッドが次の位置に移動するまでの短期間に前
記除算処理を行う必要があるため、処理速度の点から実
現は困難であった。In addition, since it is necessary to perform the division process in a short time until the head moves to the next position while measuring the period of the encoder, it is difficult to realize the division process in terms of processing speed.
【００１１】そこで、本発明は、このような問題点を解
決し、タイミングの発生の基準となる信号の周波数に対
して、２n倍だけでなく、その他の倍率の周波数を有す
るクロック信号を、除算演算を行うことなく容易に生成
することができるタイミング発生装置及び方法を提供す
ることを課題としている。Accordingly, the present invention solves such a problem, and a clock signal having a frequency of not only 2 n times but also other magnifications with respect to the frequency of a signal serving as a reference of timing generation is provided. It is an object of the present invention to provide a timing generation device and method which can be easily generated without performing a division operation.
【００１２】[0012]
【課題を解決するための手段】請求項１記載のタイミン
グ発生装置は、前記課題を解決するために、エンコーダ
から出力される一定クロックに同期しながら所定間隔の
パルス信号を出力するタイミング発生装置であって、前
記一定クロックの周期を測定する測定手段と、所定の加
算値を加算する加算手段と、所定の倍率値を前記加算値
として前記加算手段に入力する入力手段と、前記加算手
段の加算結果と、前記測定した周期とを比較し、前記加
算値が前記周期よりも小さい時には、前記入力手段によ
る前記所定の倍率値の入力を継続させ、前記加算値が前
記周期の値を超える時には、前記パルス信号の出力タイ
ミングを報知する比較制御手段とを備えたことを特徴と
する。According to a first aspect of the present invention, there is provided a timing generator for outputting a pulse signal at a predetermined interval in synchronization with a constant clock output from an encoder. Measuring means for measuring the period of the constant clock; adding means for adding a predetermined added value; input means for inputting a predetermined magnification value as the added value to the adding means; The result is compared with the measured cycle, and when the added value is smaller than the cycle, the input of the predetermined magnification value by the input means is continued, and when the added value exceeds the value of the cycle, A comparison control unit that notifies the output timing of the pulse signal.
【００１３】請求項１記載のタイミング発生装置によれ
ば、測定手段により、エンコーダから出力される一定ク
ロックの周期が、例えばＴと測定される。また、加算手
段により所定の倍率値ｎが加算される。そして、比較制
御手段により、前記加算結果と、前記測定した周期の値
とが比較される。比較の結果、前記加算値が前記周期の
値よりも小さい時には、前記加算が継続され、前記加算
値が前記周期の値を超える時には、前記パルス信号の出
力タイミングを報知する。例えば、前記加算値がｎＸで
あり、この値が前記周期Ｔに等しくなったとすると、ｎ
Ｘ＝Ｔであるから、Ｘ＝Ｔ／ｎとなる。つまり、前記加
算値が前記周期に等しくなるタイミングは、周期Ｔをｎ
等分したタイミングである。従って、周期Ｔに対して所
望の等分数ｎとして前記処理を行うことにより、所望の
タイミングで前記パルス信号の出力が可能となる。つま
り、Ｔ／ｎの値が割り切れない値の場合には、余りを次
の周期Ｔに対する同様の処理に繰り越すことにより、所
望の等分数のタイミングが得られる。According to the first aspect of the present invention, the period of the constant clock output from the encoder is measured as T by the measuring means. Further, a predetermined magnification value n is added by the adding means. Then, the comparison control unit compares the addition result with the measured value of the period. As a result of the comparison, when the added value is smaller than the value of the cycle, the addition is continued, and when the added value exceeds the value of the cycle, the output timing of the pulse signal is notified. For example, if the added value is nX, and this value becomes equal to the period T, n
Since X = T, X = T / n. That is, the timing at which the addition value becomes equal to the cycle is determined by setting the cycle T to n.
The timing is equally divided. Therefore, the pulse signal can be output at a desired timing by performing the above-mentioned processing with a desired fraction n for the period T. In other words, if the value of T / n is not divisible, the remainder is carried over to the same processing for the next cycle T, so that a desired even fraction timing is obtained.
【００１４】請求項２記載のタイミング発生装置は、前
記課題を解決するために、請求項１記載のタイミング発
生装置において、前記比較制御手段は、前記加算値が前
記周期の値を超える時には、前記パルス信号の出力タイ
ミングを報知すると共に、前記加算値から前記周期の値
を減算することを特徴とする。According to a second aspect of the present invention, in order to solve the above-mentioned problem, in the first aspect of the present invention, the comparison control means may be arranged so that when the added value exceeds the value of the period, The output timing of the pulse signal is notified, and the value of the period is subtracted from the added value.
【００１５】請求項２記載のタイミング発生装置によれ
ば、前記比較制御手段は、前記加算値が前記周期以上の
時には、前記パルス信号の出力タイミングを報知するの
で、上述のように、周期Ｔに対して所望の等分数ｎの最
初のタイミングで前記パルス信号が出力される。しか
も、前記加算値が前記周期の値を超える時には、前記加
算値から前記周期の値が減算される。減算結果は、Ｔ／
ｎの値が割り切れない値の場合の、余りとして、次の周
期Ｔに対する同様の処理に繰り越される。従って、Ｔ／
ｎの値が割り切れない値の場合でも、前記周期Ｔに対し
て所望の等分数のタイミングで、パルス信号が出力され
ることになる。According to the second aspect of the present invention, when the added value is equal to or longer than the period, the comparison control means notifies the output timing of the pulse signal. On the other hand, the pulse signal is output at the first timing of the desired fraction n. Moreover, when the added value exceeds the value of the cycle, the value of the cycle is subtracted from the added value. The result of the subtraction is T /
When the value of n is an indivisible value, the remainder is carried over to a similar process for the next cycle T. Therefore, T /
Even if the value of n is indivisible, a pulse signal is output at a desired even fractional timing with respect to the period T.
【００１６】請求項３記載のタイミング発生装置は、前
記課題を解決するために、請求項１または２記載のタイ
ミング発生装置において、前記入力手段は、所定の倍率
値を可変に入力する手段であることを特徴とする。According to a third aspect of the present invention, in order to solve the above-mentioned problem, the input means is a means for variably inputting a predetermined magnification value. It is characterized by the following.
【００１７】請求項３記載のタイミング発生装置によれ
ば、前記所定の倍率値は、前記入力手段によって、可変
な値として入力され、上述のように加算される。従っ
て、周期Ｔに対して所望の等分数ｎの最初のタイミング
で前記パルス信号が出力される。According to a third aspect of the present invention, the predetermined magnification value is input as a variable value by the input means, and is added as described above. Therefore, the pulse signal is output at the first timing of the desired fraction n with respect to the cycle T.
【００１８】請求項４記載のタイミング発生装置は、前
記課題を解決するために、請求項３記載のタイミング発
生装置において、前記タイミング発生装置は、インクジ
ェットプリンタにおけるインク吐出タイミングを発生さ
せる装置であり、前記入力手段は、所定の倍率値を、前
記インクジェットプリンタにおける解像度に応じて可変
とすることを特徴とする。According to a fourth aspect of the present invention, there is provided a timing generating apparatus according to the third aspect, wherein the timing generating apparatus generates an ink ejection timing in an ink jet printer. The input means may change a predetermined magnification value according to a resolution of the inkjet printer.
【００１９】請求項４記載のタイミング発生装置によれ
ば、インクジェットプリンタにおける解像度に応じて、
前記所定の倍率値を決定し、上述したように、エンコー
ダの周期Ｔに対する所望の等分数ｎのインク吐出タイミ
ングを発生させる。インクジェットプリンタにおける解
像度は、エンコーダの周期Ｔの任意の所定倍に設定され
る。According to the timing generation device of the fourth aspect, according to the resolution in the ink jet printer,
The predetermined magnification value is determined, and a desired fraction n of ink ejection timing with respect to the cycle T of the encoder is generated as described above. The resolution in the inkjet printer is set to an arbitrary predetermined multiple of the cycle T of the encoder.
【００２０】請求項５記載のタイミング発生方法は、前
記課題を解決するために、エンコーダから出力される一
定クロックに同期しながら所定間隔のパルス信号を出力
するタイミング発生方法であって、前記一定クロックの
周期を測定する工程と、所定の倍率値を加算値として入
力する工程と、前記加算値を加算する工程と、前記加算
結果と、前記測定した周期の値とを比較し、前記加算値
が前記周期の値よりも小さい時には、前記所定の倍率値
の入力を継続させ、前記加算値が前記周期の値を超える
時には、前記パルス信号の出力タイミングを報知する工
程とを備えたことを特徴とする。According to a fifth aspect of the present invention, there is provided a timing generating method for outputting a pulse signal at a predetermined interval in synchronization with a constant clock output from an encoder. Measuring the cycle of, the step of inputting a predetermined magnification value as an addition value, the step of adding the addition value, comparing the addition result and the value of the measured cycle, the addition value When the value of the period is smaller than the value of the period, the input of the predetermined magnification value is continued, and when the added value exceeds the value of the period, the output timing of the pulse signal is notified. I do.
【００２１】請求項５記載のタイミング発生方法によれ
ば、エンコーダから出力される一定クロックの周期が、
例えばＴと測定される。また、所定の倍率値ｎが加算さ
れる。そして、前記加算結果と、前記測定した周期の値
とが比較される。比較の結果、前記加算値が前記周期の
値よりも小さい時には、前記加算が継続され、前記加算
値が前記周期の値を超える時には、前記パルス信号の出
力タイミングを報知する。例えば、前記加算値がｎＸで
あり、この値が前記周期Ｔに等しくなったとすると、ｎ
Ｘ＝Ｔであるから、Ｘ＝Ｔ／ｎとなる。つまり、前記加
算値が前記周期に等しくなるタイミングは、周期Ｔをｎ
等分したタイミングである。従って、周期Ｔに対して所
望の等分数ｎとして前記処理を行うことにより、所望の
タイミングで前記パルス信号の出力が可能となる。つま
り、Ｔ／ｎの値が割り切れない値の場合には、余りを次
の周期Ｔに対する同様の処理に繰り越すことにより、所
望の等分数のタイミングが得られる。According to the timing generation method of the fifth aspect, the period of the constant clock output from the encoder is:
For example, it is measured as T. Further, a predetermined magnification value n is added. Then, the result of the addition is compared with the value of the measured cycle. As a result of the comparison, when the added value is smaller than the value of the cycle, the addition is continued, and when the added value exceeds the value of the cycle, the output timing of the pulse signal is notified. For example, if the added value is nX, and this value becomes equal to the period T, n
Since X = T, X = T / n. That is, the timing at which the addition value becomes equal to the cycle is determined by setting the cycle T to n.
The timing is equally divided. Therefore, the pulse signal can be output at a desired timing by performing the above-mentioned processing with a desired fraction n for the period T. In other words, if the value of T / n is not divisible, the remainder is carried over to the same processing for the next cycle T, so that a desired even fraction timing is obtained.
【００２２】請求項６記載のタイミング発生方法は、前
記課題を解決するために、請求項５記載のタイミング発
生方法において、前記パルス信号の出力タイミングを報
知する工程は、前記加算値が前記周期の値を超える時
に、前記加算値から前記周期の値を減算すると共に、前
記パルス信号の出力タイミングを報知する工程であるこ
とを特徴とする。According to a sixth aspect of the present invention, in order to solve the above problem, in the timing generating method according to the fifth aspect, the step of notifying the output timing of the pulse signal includes the step of: When the value exceeds the value, a step of subtracting the value of the cycle from the added value and notifying an output timing of the pulse signal is provided.
【００２３】請求項６記載のタイミング発生方法によれ
ば、前記加算値が前記周期以上の時には、前記パルス信
号の出力タイミングが報知されるので、上述のように、
周期Ｔに対して所望の等分数ｎの最初のタイミングで前
記パルス信号が出力される。しかも、前記加算値が前記
周期の値を超える時には、前記加算値から前記周期の値
が減算される。減算結果は、Ｔ／ｎの値が割り切れない
値の場合の、余りとして、次の周期Ｔに対する同様の処
理に繰り越される。従って、Ｔ／ｎの値が割り切れない
値の場合でも、前記周期Ｔに対して所望の等分数のタイ
ミングで、パルス信号が出力されることになる。According to the timing generation method of the present invention, when the added value is equal to or longer than the period, the output timing of the pulse signal is notified.
The pulse signal is output at the first timing of a desired fraction n with respect to the cycle T. Moreover, when the added value exceeds the value of the cycle, the value of the cycle is subtracted from the added value. When the value of T / n is not divisible, the result of the subtraction is carried over to a similar process for the next cycle T as a remainder. Therefore, even when the value of T / n is not divisible, a pulse signal is output at a desired even fractional timing with respect to the period T.
【００２４】請求項７記載のタイミング発生方法は、前
記課題を解決するために、請求項５まは６記載のタイミ
ング発生方法において、前記所定の倍率値を加算値とし
て入力する工程は、所定の倍率値を可変に入力する工程
であることを特徴とする。According to a seventh aspect of the present invention, there is provided a timing generating method as set forth in the fifth or sixth aspect, wherein the step of inputting the predetermined magnification value as an addition value comprises the step of: It is a step of variably inputting a magnification value.
【００２５】請求項７記載のタイミング発生方法によれ
ば、前記所定の倍率値は、可変な値として入力され、上
述のように加算される。従って、周期Ｔに対して所望の
等分数ｎの最初のタイミングで前記パルス信号が出力さ
れる。According to the timing generation method of the present invention, the predetermined magnification value is input as a variable value and added as described above. Therefore, the pulse signal is output at the first timing of the desired fraction n with respect to the cycle T.
【００２６】請求項８記載のタイミング発生方法は、前
記課題を解決するために、請求項７記載のタイミング発
生方法において、インクジェットプリンタにおけるイン
ク吐出タイミングを発生させる際に、所定の倍率値を、
前記インクジェットプリンタにおける解像度に応じて可
変として入力することを特徴とする。According to an eighth aspect of the present invention, there is provided a timing generating method according to the seventh aspect, wherein a predetermined magnification value is set when generating an ink ejection timing in the ink jet printer.
The input is made variable according to the resolution of the ink jet printer.
【００２７】請求項８記載のタイミング発生方法によれ
ば、インクジェットプリンタにおける解像度に応じて、
前記所定の倍率値を決定し、上述したように、エンコー
ダの周期Ｔに対する所望の等分数ｎのインク吐出タイミ
ングを発生させる。インクジェットプリンタにおける解
像度は、エンコーダの周期Ｔの任意の所定倍に設定され
る。According to the timing generation method of the present invention, according to the resolution in the ink jet printer,
The predetermined magnification value is determined, and a desired fraction n of ink ejection timing with respect to the cycle T of the encoder is generated as described above. The resolution in the inkjet printer is set to an arbitrary predetermined multiple of the cycle T of the encoder.
【００２８】[0028]
【発明の実施の形態】以下、本発明の実施の形態を添付
図面の図１乃至図３に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.
【００２９】図１は、本発明が適用されるファクシミリ
装置の回路構成を示すブロック図である。FIG. 1 is a block diagram showing a circuit configuration of a facsimile apparatus to which the present invention is applied.
【００３０】図１に例示すように、本実施形態のファク
シミリ装置は、ＣＰＵ１と、メモリー２と、ＤＭＡコン
トローラ３と、印字データ処理部４と、逓倍回路７と、
印字位置制御部８とがメインバス１２を介して接続され
ている。更に逓倍回路７及び印字位置制御部８には，タ
イミング制御回路６が接続されており、タイミング制御
回路６には印字パルス発生部５が接続されている。ま
た、印字データ処理部４及び印字パルス発生部５には、
プリンタ部９が接続されている。As shown in FIG. 1, the facsimile apparatus of this embodiment includes a CPU 1, a memory 2, a DMA controller 3, a print data processing unit 4, a multiplication circuit 7,
The print position control unit 8 is connected via a main bus 12. Further, a timing control circuit 6 is connected to the multiplying circuit 7 and the print position control unit 8, and a print pulse generation unit 5 is connected to the timing control circuit 6. The print data processing unit 4 and the print pulse generation unit 5 include:
The printer unit 9 is connected.
【００３１】ＣＰＵ１は、タイマ等を備え、メモリー２
を構成するＲＯＭ等に記憶された制御プログラムを実行
可能な論理演算回路であり、このＣＰＵ１により、メイ
ンバス１２上に制御信号またはデータ等が出力され、印
字データ処理部４、印字パルス発生部５、逓倍回路７、
及び印字位置制御部８等の駆動等が実行される。The CPU 1 includes a timer and the like.
Is a logical operation circuit capable of executing a control program stored in a ROM or the like, which outputs a control signal or data to a main bus 12 by the CPU 1, and outputs a print data processing unit 4, a print pulse generation unit 5 , A multiplication circuit 7,
And the drive of the print position control unit 8 and the like are executed.
【００３２】メモリー２は、前記制御プログラムを記憶
するためのＲＯＭ、画像データ等を格納するためのＲＡ
Ｍ等から構成される。The memory 2 includes a ROM for storing the control program and an RA for storing image data and the like.
M and so on.
【００３３】ＤＭＡコントローラ３は、画像データのメ
モリー２から印字データ処理部４への転送を、メインバ
ス１２を介して直接行う回路である。The DMA controller 3 is a circuit for directly transferring image data from the memory 2 to the print data processing unit 4 via the main bus 12.
【００３４】印字データ処理部４は、ＤＭＡコントロー
ラ３から転送される画像データをビットマップデータに
展開し、所定のタイミングでプリンタ部９に出力する回
路である。The print data processing section 4 is a circuit for developing image data transferred from the DMA controller 3 into bitmap data and outputting the bitmap data to the printer section 9 at a predetermined timing.
【００３５】印字パルス発生部５は、プリンタ部９の印
字ヘッド１０に所定のタイミングで印字パルスを印加
し、印字ヘッド１０にインクを吐出させる。この所定の
タイミングは、タイミング制御回路６によって生成され
る。The print pulse generator 5 applies a print pulse to the print head 10 of the printer unit 9 at a predetermined timing, and causes the print head 10 to discharge ink. The predetermined timing is generated by the timing control circuit 6.
【００３６】タイミング制御回路６は、ＤＭＡコントロ
ーラ３、及び印字パルス発生部５等に対して、予め定め
られた印字シーケンスに従い、所定のタイミングで制御
信号を出力する回路である。この際、前記所定のタイミ
ングとして使用されるのは、印字位置制御部８から出力
されるエンコーダ１１の周波数に同期した信号と、逓倍
回路７から出力されるエンコーダ１１の周波数に対して
所定倍の周波数を有する信号である。The timing control circuit 6 is a circuit for outputting a control signal to the DMA controller 3 and the print pulse generator 5 at a predetermined timing in accordance with a predetermined print sequence. At this time, the predetermined timing is used as a signal synchronized with the frequency of the encoder 11 output from the print position control unit 8 and a predetermined multiple of the frequency of the encoder 11 output from the multiplication circuit 7. It is a signal having a frequency.
【００３７】逓倍回路７は、エンコーダ１１の周波数を
読み取り、更にその周波数を所定倍する回路であり、こ
の倍率値は、ＣＰＵ１によって設定可能に構成されてい
る。詳しくは後述する。The multiplication circuit 7 reads the frequency of the encoder 11 and further multiplies the frequency by a predetermined value. The multiplication value can be set by the CPU 1. Details will be described later.
【００３８】印字位置制御部８は、エンコーダ１１の周
波数を読み取り、その周波数に同期した信号をタイミン
グ制御回路６に出力する回路である。タイミング制御回
路６は、基本的には、このエンコーダ１１の周波数に同
期した信号に基づいて印字ヘッド１０の位置を検出し、
所望の位置でインクの吐出タイミングを発生させる。し
かしながら、エンコーダ１１の周波数はプリンタに求め
られる解像度を実現する程度までには高くできないた
め、本実施形態では、前記逓倍回路７によってエンコー
ダ１１の周波数の所定倍の信号を生成し、この信号を用
いてエンコーダ１１の周波数よりも高い周波数でインク
の吐出タイミングを発生させている。The print position controller 8 is a circuit that reads the frequency of the encoder 11 and outputs a signal synchronized with the frequency to the timing control circuit 6. The timing control circuit 6 basically detects the position of the print head 10 based on a signal synchronized with the frequency of the encoder 11,
An ink ejection timing is generated at a desired position. However, since the frequency of the encoder 11 cannot be made high enough to realize the resolution required for the printer, in the present embodiment, a signal having a predetermined multiple of the frequency of the encoder 11 is generated by the multiplying circuit 7, and this signal is used. Thus, the ink ejection timing is generated at a frequency higher than the frequency of the encoder 11.
【００３９】プリンタ部９には、インクジェット方式の
印字ヘッド１０と、前記吐出タイミングの生成の基準と
なるクロック信号を与えるエンコーダ１１が備えられて
いる。エンコーダ１１は、印字ヘッド１０の記録用紙幅
方向への移動経路の近傍に、当該幅方向に亘って設けら
れたエンコードパターン部と、該パターン部のエンコー
ドパターンを光学的に読み取る読取手段を備えており、
読取手段は前記エンコードパターンの周波数に応じたパ
ルス信号を出力する。The printer section 9 is provided with an ink jet type print head 10 and an encoder 11 for supplying a clock signal as a reference for generating the ejection timing. The encoder 11 includes an encode pattern portion provided in the vicinity of a moving path of the print head 10 in the width direction of the recording paper and extending along the width direction, and a reading unit for optically reading the encode pattern of the pattern portion. Yes,
The reading means outputs a pulse signal corresponding to the frequency of the encode pattern.
【００４０】なお、図１には図示していないが、プリン
タ部９には、記録用紙の給紙・搬送部が設けられてお
り、給紙・搬送部はメインバス１２を介してＣＰＵ１に
より制御される。Although not shown in FIG. 1, the printer section 9 is provided with a paper feeding / conveying section for recording paper, and the paper feeding / conveying section is controlled by the CPU 1 via the main bus 12. Is done.
【００４１】以上のような構成により、印字動作が行わ
れる場合には、まず、図示しないホストコンピュータか
ら出力されるデータを、ＤＭＡコントローラ３によって
メモリー２に格納する。次に、ＤＭＡコントローラ３に
よってデータをメモリー２から印字データ処理部４に転
送し、印字データ処理部４においてビットマップデータ
に展開する。展開されたデータは、順次、印字データ処
理部４からプリンタ部９に出力される。また、ＣＰＵ１
の制御により、記録用紙の給紙・搬送が行われ、記録用
紙は印字ヘッド１０との対向位置まで搬送される。When a printing operation is performed by the above configuration, first, data output from a host computer (not shown) is stored in the memory 2 by the DMA controller 3. Next, the data is transferred from the memory 2 to the print data processing unit 4 by the DMA controller 3, and the print data processing unit 4 develops the data into bitmap data. The developed data is sequentially output from the print data processing unit 4 to the printer unit 9. CPU1
The recording paper is fed and conveyed by the control described above, and the recording paper is conveyed to a position facing the print head 10.
【００４２】そして、タイミング制御回路６から出力さ
れるタイミング信号に基づいて、印字パルス発生部５か
らは印字パルスが出力され、印字データ処理部４から出
力される画像データに対応して、前記印字パルスのタイ
ミングでインクの吐出が行われ、前記記録用紙に画像が
形成される。A print pulse is output from the print pulse generator 5 based on the timing signal output from the timing control circuit 6, and the print pulse is output in accordance with the image data output from the print data processor 4. Ink is ejected at the pulse timing, and an image is formed on the recording paper.
【００４３】このインクの吐出タイミングは、原則的に
はエンコーダ１１の周期に同期したクロック信号に基づ
いて生成されるが、上述したように、エンコーダ１１の
周期はプリンタの解像度を満足させる程には細かくでき
ない。そこで、本実施形態では、逓倍回路７で、エンコ
ーダ１１の周波数の所定倍の周波数のクロック信号を生
成しているが、特に、このクック信号は、エンコーダ１
１の周波数に対して２ n倍以外の倍数、例えば、３倍、
または５倍の周波数のクロック信号を容易に生成可能に
構成されている。以下、図２に基づいて、本実施形態に
おける逓倍回路７の詳しい構成について説明する。The ink ejection timing is, in principle,
Is based on a clock signal synchronized with the cycle of the encoder 11.
However, as described above, the encoder 11
The cycle can be fine enough to satisfy the printer resolution
Absent. Therefore, in the present embodiment, the multiplier 7
A clock signal having a frequency that is a predetermined multiple of the frequency of the
In particular, this cook signal is transmitted to the encoder 1
2 for 1 frequency nMultiples other than double, for example, 3 times,
Or 5x frequency clock signal can be easily generated
It is configured. Hereinafter, based on FIG.
A detailed configuration of the frequency multiplier 7 will be described.
【００４４】逓倍回路７は、図２に示すように、倍率レ
ジスタ２０と、切り替え器２１と、補数回路２２と、パ
ルス間隔測定カウンタ２３と、比較器２４と、一時レジ
スタ２５と、加算器２６とから構成されている。As shown in FIG. 2, the multiplication circuit 7 includes a magnification register 20, a switch 21, a complement circuit 22, a pulse interval measurement counter 23, a comparator 24, a temporary register 25, and an adder 26. It is composed of
【００４５】倍率レジスタ２０は、メインバス１２を介
してＣＰＵ１によって設定される所定の倍率値を格納す
るレジスタである。本実施形態では、２n倍以外の倍数
値の設定も可能になっている。The magnification register 20 is a register for storing a predetermined magnification value set by the CPU 1 via the main bus 12. In the present embodiment, it is also possible to set a multiple value other than 2 n times.
【００４６】切り替え器２１は、加算器２６の入力を切
り替える手段であり、加算結果が、パルス間隔測定カウ
ンタ２３によって測定したエンコーダの周期を超えない
時には、加算器２６の入力を、倍率レジスタ２０側に切
り替え、加算結果がエンコーダの周期に一致した時に
は、補数回路２２側に切り替える。The switch 21 is means for switching the input of the adder 26. When the addition result does not exceed the period of the encoder measured by the pulse interval measurement counter 23, the input of the adder 26 is changed to the magnification register 20 side. , And when the addition result coincides with the cycle of the encoder, the operation is switched to the complement circuit 22 side.
【００４７】補数回路２２は、パルス間隔測定カウンタ
２３によって測定したエンコーダの周期の値に対する２
の補数の値を出力する回路である。加算結果がエンコー
ダの周期に一致した時には、補数回路２２から出力され
るエンコーダの周期値の２の補数の値が加算されるの
で、加算結果からエンコーダの周期値が減算される結果
となる。The complement circuit 22 calculates the value of the period of the encoder measured by the pulse interval measurement counter 23 by two.
Is a circuit that outputs the value of the complement of. When the addition result matches the encoder cycle, the value of the two's complement of the encoder cycle value output from the complement circuit 22 is added, so that the encoder cycle value is subtracted from the addition result.
【００４８】パルス間隔測定カウンタ２３は、エンコー
ダ１１から出力されるエンコーダの読み取り信号の周期
を、所定のシステムクロックによって計数する回路であ
る。例えば、システムクロックの周期がｔであり、エン
コーダの周期Ｔが１００ｔである場合には、パルス間隔
測定カウンタ２３からはカウンタ値「１００」がエンコ
ーダの周期の値として出力される。The pulse interval measurement counter 23 is a circuit that counts the period of the encoder read signal output from the encoder 11 using a predetermined system clock. For example, when the cycle of the system clock is t and the cycle T of the encoder is 100t, the pulse interval measurement counter 23 outputs a counter value “100” as the value of the cycle of the encoder.
【００４９】比較器２４は、前記パルス間隔測定カウン
タ２３の出力値、即ちエンコーダ１１の周期の値と、一
時レジスタ２５の値、即ち加算器２６の加算結果とを比
較し、加算結果がエンコーダ１１の周期の値よりも小さ
い場合には、切り替え器２１に対して、加算器２６の入
力を倍率レジスタ２０側に切り替えさせる信号を出力す
る。また、加算結果がエンコーダ１１の周期の値に達し
た場合には、切り替え器２１に対して、加算器２６の入
力を補数回路２２側に切り替えさせる信号を出力する。The comparator 24 compares the output value of the pulse interval measurement counter 23, that is, the value of the period of the encoder 11, with the value of the temporary register 25, that is, the addition result of the adder 26. Is smaller than the value of the period, a signal for switching the input of the adder 26 to the magnification register 20 is output to the switch 21. When the addition result reaches the value of the cycle of the encoder 11, the switching unit 21 outputs a signal for switching the input of the addition unit 26 to the complement circuit 22 side.
【００５０】一時レジスタ２５は、加算器２６の出力信
号を入力し、加算器２６の加算結果を積算する回路であ
る。一時レジスタ２５の出力は、加算器２６と、比較器
２４に供給される。The temporary register 25 is a circuit that receives the output signal of the adder 26 and integrates the addition result of the adder 26. The output of the temporary register 25 is supplied to the adder 26 and the comparator 24.
【００５１】加算器２６は、前記パルス間隔測定カウン
タ２３と同様に、システムクロックを基準クロックとし
て、前記倍率レジスタ２０の内容を加算する回路であ
る。加算結果がエンコーダの周期の値に達した時には、
上述したように、加算値からエンコーダの周期の値が減
算され、その減算結果に対して前記倍率レジスタ２０の
内容を加算する。The adder 26 is a circuit for adding the contents of the magnification register 20 using the system clock as a reference clock, similarly to the pulse interval measurement counter 23. When the addition result reaches the value of the encoder cycle,
As described above, the value of the encoder cycle is subtracted from the added value, and the content of the magnification register 20 is added to the subtraction result.
【００５２】次に、図３のフローチャートに基づいて、
本実施形態の逓倍回路７によるエンコーダの周期値を所
定倍したクロック信号の生成処理について説明する。Next, based on the flowchart of FIG.
A process of generating a clock signal in which the cycle value of the encoder is multiplied by a predetermined value by the multiplying circuit 7 of the present embodiment will be described.
【００５３】まず、ＣＰＵ１からの指示により、印字ヘ
ッド１０の記録用紙幅方向への移動が開始されると、エ
ンコーダ１１からエンコードパターンに同期したパルス
信号が出力される。エンコードパターンは、記録用紙に
対する印字領域幅よりも大きな幅の領域に設けられてい
るので、実際に印字が開始される前から、前記パルス信
号の出力は行われる。First, when the movement of the print head 10 in the recording paper width direction is started by an instruction from the CPU 1, a pulse signal synchronized with the encode pattern is output from the encoder 11. Since the encode pattern is provided in an area having a width larger than the print area width on the recording paper, the pulse signal is output before printing is actually started.
【００５４】次に、前記パルス信号は、逓倍回路７のパ
ルス間隔測定カウンタ２３に入力され、パルス間隔測定
カウンタ２３は、システムクロックを基準にして前記パ
ルス信号のパルス間隔を計測する。以下、一例として、
システムクロックの周期をｔとした時、エンコードの周
期の値Ｔが１００ｔであれば、パルス間隔測定カウンタ
２３の計測結果は１００となる。Next, the pulse signal is input to a pulse interval measurement counter 23 of the multiplying circuit 7, and the pulse interval measurement counter 23 measures a pulse interval of the pulse signal with reference to a system clock. Hereinafter, as an example,
Assuming that the cycle of the system clock is t, if the encoding cycle value T is 100t, the measurement result of the pulse interval measurement counter 23 becomes 100.
【００５５】以上のようにして、エンコード周期Ｔの計
測が終了すると、比較器２４は、パルス間隔測定カウン
タ２３の出力であるエンコード周期Ｔと、一時レジスタ
２５の内容を比較する。初期状態では、一時レジスタ２
５の内容は「０」であるので、比較器２４は、例えば負
論理の信号を切り替え器２１に出力する。As described above, when the measurement of the encoding cycle T is completed, the comparator 24 compares the encoding cycle T, which is the output of the pulse interval measurement counter 23, with the contents of the temporary register 25. In the initial state, the temporary register 2
Since the content of 5 is “0”, the comparator 24 outputs, for example, a signal of negative logic to the switch 21.
【００５６】従って、切り替え器２１は、加算器２６の
入力を倍率レジスタ２０側に切り替える。倍率レジスタ
２０には、ＣＰＵ１によって設定された倍率値ｎが格納
されており、加算器２６には、倍率値ｎが入力される。Therefore, the switch 21 switches the input of the adder 26 to the magnification register 20 side. The magnification register 20 stores the magnification value n set by the CPU 1, and the adder 26 receives the magnification value n.
【００５７】そして、加算器２６は、基準クロックに従
って（図３：ステップＳ１；ＹＥＳ）、一時レジスタ２
５の内容Ｘと、前記入力された倍率値ｎとを加算する
（図３：ステップＳ２）。加算結果は、順次一時レジス
タ２５に格納される。例えば、倍率値ｎが「４」と設定
されていたとすると、初期状態では一時レジスタ２５の
内容Ｘは「０」であるから、一時レジスタ２５の内容
は、４、８、１２・・・・と増加していくことになる。Then, according to the reference clock (FIG. 3: step S1; YES), the adder 26 sets the temporary register 2
The content X of step 5 and the input magnification value n are added (FIG. 3: step S2). The addition results are sequentially stored in the temporary register 25. For example, if the magnification value n is set to “4”, the content X of the temporary register 25 is “0” in the initial state, so that the content of the temporary register 25 is 4, 8, 12,. Will increase.
【００５８】前記加算結果、即ち一時レジスタ２５の内
容Ｘは、逐次、比較器２４によって前記エンコーダの周
期Ｔの値と比較される（図３：ステップＳ３）。この比
較の結果、前記一時レジスタ２５の内容が前記エンコー
ダ１１の周期Ｔに達していない場合には（図３：ステッ
プＳ３；ＹＥＳ）、印字が終了していなければ（図３：
ステップＳ６；ＹＥＳ）、更に前記加算処理及び比較処
理を継続する。The result of the addition, that is, the content X of the temporary register 25 is sequentially compared with the value of the period T of the encoder by the comparator 24 (FIG. 3: step S3). As a result of this comparison, if the content of the temporary register 25 has not reached the cycle T of the encoder 11 (FIG. 3: step S3; YES), printing has not been completed (FIG. 3:
Step S6; YES), and further continue the addition processing and the comparison processing.
【００５９】そして、前記一時レジスタ２５の内容Ｘ
が、前記エンコーダ１１の周期Ｔを超えた場合には（図
３：ステップＳ３；ＮＯ）、比較器２４は例えば正論理
の信号を切り替え器２１に出力する。これに応じて、切
り替え器２１は、加算器２６の入力を補数回路２２に切
り替える。補数回路２２は、前記エンコーダ１１の周期
Ｔの値の２の補数を加算器２６に出力する。従って、加
算器２６がこの２の補数と前記一時レジスタ２５の内容
Ｘとの加算処理を行うことにより、前記一時レジスタ２
５の内容Ｘから、前記エンコーダの周期Ｔの値を減算す
る処理が行われることになる（図３：ステップＳ４）。The contents X of the temporary register 25 are
However, if the period exceeds the period T of the encoder 11 (FIG. 3: step S3; NO), the comparator 24 outputs, for example, a signal of positive logic to the switch 21. In response to this, the switch 21 switches the input of the adder 26 to the complement circuit 22. The complement circuit 22 outputs the two's complement of the value of the period T of the encoder 11 to the adder 26. Therefore, the adder 26 performs an addition process of the two's complement and the content X of the temporary register 25, thereby obtaining the temporary register 2
The process of subtracting the value of the cycle T of the encoder from the content X of 5 is performed (FIG. 3: step S4).
【００６０】また、比較器２４は、前記一時レジスタ２
５の内容Ｘが、前記エンコーダの周期Ｔを超えた場合に
は、所望の印字タイミングを知らせるパルス信号をタイ
ミング制御回路６に対して出力する（図３：ステップＳ
５）。The comparator 24 is connected to the temporary register 2
If the content X of the number 5 exceeds the period T of the encoder, a pulse signal indicating the desired printing timing is output to the timing control circuit 6 (FIG. 3: step S).
5).
【００６１】以上のような処理が繰り返されることによ
り、前記エンコーダの周期Ｔの所定倍のクロック信号が
得られることになる。具体的な例を用いて説明すると、
まず、所定の倍率値をｎとし、この倍率値ｎをｋ回加算
した時に、加算結果がエンコーダの周期Ｔと等しくなっ
たとする。この場合、Ｔ＝ｋｎであるから、ｋ＝Ｔ／ｎ
となる。つまり、ｋ回の加算が終了した時点というの
は、前記エンコーダの周期Ｔのｎ分の１のタイミングで
ある。従って、このタイミングのパルス信号の出力を続
けることにより、エンコーダの周波数のｎ倍の周波数を
有するクロック信号が得られることになる。By repeating the above processing, a clock signal having a predetermined multiple of the period T of the encoder can be obtained. To explain using a specific example,
First, it is assumed that a predetermined magnification value is n, and when the magnification value n is added k times, the addition result becomes equal to the cycle T of the encoder. In this case, since T = kn, k = T / n
Becomes That is, the point in time when k additions have been completed is a timing that is 1 / n of the cycle T of the encoder. Therefore, by continuing to output the pulse signal at this timing, a clock signal having a frequency n times the frequency of the encoder can be obtained.
【００６２】ここで、更に具体的な数値を例に挙げて説
明を行う。例えば、図４（Ｅ）に拡大して示すように、
システムクロックの周期がｔであり、このシステムクロ
ックを用いて計測したエンコーダの周期Ｔが図４（Ａ）
に示すように１００ｔであるとすると、パルス間隔測定
カウンタ２３の出力は「１００」となる。また、倍率レ
ジスタ２０に設定されている倍率値は「５」であり、エ
ンコーダの周波数の５倍の周波数を有するクロック信号
を生成するものとする。Here, the description will be made with more specific numerical values as an example. For example, as shown in FIG.
The cycle of the system clock is t, and the cycle T of the encoder measured using this system clock is shown in FIG.
As shown in (1), the output of the pulse interval measurement counter 23 becomes "100". Also, the magnification value set in the magnification register 20 is “5”, and a clock signal having a frequency five times the frequency of the encoder is generated.
【００６３】このような条件で上述した処理が行われる
と、図４（Ｄ）に拡大して示すように、周期ｔのシステ
ムクロックに基づく２０回目の加算が終了したところ
で、５×２０ｔ＝１００ｔとなって、図４（Ｂ）に示す
ように逓倍回路７からタイミング制御回路６にパルス信
号が出力される。このタイミングは、２０＝１００ｔ／
５ｔとなるタイミングであって、エンコーダの周期Ｔ
（＝１００ｔ）の５分の１に相当するタイミングであ
る。以下、同様の処理を繰り返すと、エンコーダの周期
Ｔの５分の１に相当するタイミング毎にパルス信号が出
力されることになり、これらのパルス信号を一連のクロ
ック信号として見れば、エンコーダの周波数の５倍の周
波数を有するクロック信号が得られることになる。When the above-described processing is performed under such conditions, as shown in the enlarged view of FIG. 4D, when the 20th addition based on the system clock having the period t is completed, 5 × 20t = 100t As a result, a pulse signal is output from the multiplying circuit 7 to the timing control circuit 6 as shown in FIG. This timing is 20 = 100t /
5t, and the period T of the encoder
This is a timing corresponding to one fifth of (= 100t). Hereinafter, when the same processing is repeated, pulse signals are output at timings corresponding to one-fifth of the period T of the encoder. When these pulse signals are viewed as a series of clock signals, the frequency of the encoder A clock signal having a frequency five times that of the above is obtained.
【００６４】以上のような処理により、タイミング制御
回路６には、印字位置制御部８から、図４（Ａ）に示す
ようなエンコーダの周期Ｔに同期したパルス信号が出力
されると共に、逓倍回路７から、図４（Ｂ）に示すよう
なエンコーダの周波数を５倍した周波数のクロック信号
が出力される。従って、タイミング制御回路６は、例え
ば図４（Ｃ）に示すように、エンコーダの周期Ｔよりも
細かいタイミングで、印字パルス発生部５に対して、イ
ンクの吐出タイミングを知らせることができる。この場
合、タイミング制御回路６は、図４（Ｂ）に示すエンコ
ーダの周波数を５倍した周波数のクロック信号そのもの
を、インクの吐出タイミングとして印字パルス発生部５
に知らせるようにしても良いし、図４（Ａ）に示すよう
なエンコーダの周期Ｔに同期したパルス信号を基準とし
た上で、図４（Ｂ）に示すエンコーダの周波数を５倍し
た周波数のクロック信号から適宜のタイミングを選ん
で、印字パルス発生部５に知らせるようにしても良い。
タイミング制御回路６からどのようにクロック信号を選
択して印字パルス発生部５に知らせるかは、プリンタの
解像度等の条件により適宜設定可能である。By the above processing, a pulse signal synchronized with the encoder period T as shown in FIG. 4A is output from the print position control unit 8 to the timing control circuit 6, and the multiplication circuit is output. 7 outputs a clock signal having a frequency five times the frequency of the encoder as shown in FIG. Therefore, the timing control circuit 6 can notify the print pulse generation section 5 of the ink ejection timing at a timing finer than the cycle T of the encoder as shown in FIG. 4C, for example. In this case, the timing control circuit 6 uses the clock signal itself having a frequency five times the frequency of the encoder shown in FIG.
4A, or based on a pulse signal synchronized with the cycle T of the encoder as shown in FIG. An appropriate timing may be selected from the clock signal to notify the print pulse generator 5.
How the clock signal is selected from the timing control circuit 6 and notified to the print pulse generator 5 can be set as appropriate according to conditions such as the resolution of the printer.
【００６５】また、前記の逓倍回路７においては、加算
器２６による加算結果が、エンコーダの周期Ｔを超えた
場合には、加算結果からエンコーダの周期Ｔを減算する
処理を行う。これは、前記所定倍率ｎではエンコーダの
周期Ｔを割り切ることが出来ない場合に対する措置であ
る。例えば、エンコーダの周期Ｔが１００ｔであり、前
記所定倍率ｎが「３」であるとすると、３４回目の加算
時に加算結果が１０２となり、１００を超える。この場
合には、前記減算処理により、次のサイクルの加算器２
６による加算は、「２」を初期値として開始される。こ
のように、エンコーダの周期値である「１００」を
「３」で割った余りに起因する計算の端数は、次のサイ
クルにおける加算に繰り越されていくので、少なくとも
有効な印字が行われる期間中においては、エンコーダの
周波数の３倍の周波数を有するクロック信号を生成する
ことができる。When the result of the addition by the adder 26 exceeds the period T of the encoder, the multiplier 7 subtracts the period T of the encoder from the result of the addition. This is a measure against a case where the cycle T of the encoder cannot be divided by the predetermined magnification n. For example, if the period T of the encoder is 100t and the predetermined magnification n is “3”, the addition result becomes 102 at the 34th addition, and exceeds 100. In this case, the subtractor performs the adder 2 in the next cycle.
The addition by 6 is started with “2” as an initial value. As described above, the fraction of the calculation resulting from the remainder obtained by dividing the encoder cycle value “100” by “3” is carried over to the addition in the next cycle, so that at least during the period during which effective printing is performed. Can generate a clock signal having a frequency three times the frequency of the encoder.
【００６６】以上のように、本実施形態によりば、エン
コーダの周波数に対して、２n倍だけでなく、任意の倍
数の周波数を有するクロック信号を、除算演算を行うこ
となく、容易に行うことができる。その結果、例えば、
３００ｄｐｉ、６００ｄｐｉ、９００ｄｐｉ、及び１２
００ｄｐｉの系列の解像度を有するプリンタにおいて、
４５０ｄｐｉ等の解像度を実現することができる。ま
た、例えば９０ｄｐｉのエンコーダを、前記３００ｄｐ
ｉ、６００ｄｐｉ、９００ｄｐｉ、及び１２００ｄｐｉ
の系列の解像度を有するプリンタと、３６０ｄｐｉ、７
２０ｄｐｉ、及び１４４０ｄｐｉの系列の解像度を有す
るプリンタの両方に共通に使用することができるので、
コストを著しく低減することが可能となる。As described above, according to the present embodiment, it is possible to easily perform a clock signal having a frequency not only 2 n times but also an arbitrary multiple of the frequency of the encoder without performing a division operation. Can be. As a result, for example,
300 dpi, 600 dpi, 900 dpi, and 12
In a printer having a resolution of the series of 00 dpi,
A resolution such as 450 dpi can be realized. In addition, for example, a 90 dpi encoder is
i, 600 dpi, 900 dpi, and 1200 dpi
Printer with a resolution of 360 dpi, 360 dpi, 7
Since it can be used in common for both printers having a resolution of the series of 20 dpi and 1440 dpi,
The cost can be significantly reduced.
【００６７】なお、本実施形態では、本発明の逓倍回路
をインクジェットプリンタに用いた例について説明した
が、他にも電子写真方式のプリンタ装置、コピー装置
等、様々な電子機器に本発明は適用可能である。In the present embodiment, an example in which the multiplying circuit of the present invention is used in an ink jet printer has been described. However, the present invention is applicable to various electronic devices such as an electrophotographic printer and a copying machine. It is possible.
【００６８】[0068]
【発明の効果】以上説明したように請求項１記載のタイ
ミング発生装置及び請求項５記載のタイミング発生方法
によれば、所望の倍率値の加算結果と、測定したエンコ
ーダ周期の値との比較の結果、前記加算値が前記周期の
値よりも小さい時には、前記加算を継続し、前記加算値
が前記周期の値を超える時には、前記パルス信号の出力
タイミングを報知するようにしたので、エンコーダの周
波数に対して、２n倍だけでなく、それ以外の倍率のク
ロック信号を容易に生成することができる。その結果、
エンコーダの共通化が可能になり、コストの低減に寄与
することができる。As described above, according to the timing generating apparatus of the first aspect and the timing generating method of the fifth aspect, the comparison between the addition result of the desired magnification value and the measured encoder cycle value is performed. As a result, when the added value is smaller than the value of the cycle, the addition is continued, and when the added value exceeds the value of the cycle, the output timing of the pulse signal is notified. On the other hand, it is possible to easily generate a clock signal having a magnification other than 2 n times. as a result,
Encoders can be shared, which can contribute to cost reduction.
【００６９】請求項２記載のタイミング発生装置及び請
求項６記載のタイミング発生方法によれば、前記加算値
が前記周期を超える時に、前記パルス信号の出力タイミ
ングを報知すると共に前記加算値から前記周期の値を減
算するので、前記所望の倍率ではエンコーダの周波数が
割り切れない場合でも、エンコーダの周波数に対して、
２n倍だけでなく、それ以外の倍率のクロック信号を容
易に生成することができる。その結果、エンコーダの共
通化が可能になり、コストの低減に寄与することができ
る。According to the timing generating device of the second aspect and the timing generating method of the sixth aspect, when the added value exceeds the period, the output timing of the pulse signal is notified and the period is calculated from the added value. Since the value of is subtracted, even if the frequency of the encoder is not divisible by the desired magnification, the frequency of the encoder is
It is possible to easily generate a clock signal having a magnification other than 2 n times. As a result, a common encoder can be used, which can contribute to cost reduction.
【００７０】請求項３記載のタイミング発生装置及び請
求項７記載のタイミング発生方法によれば、前記所望の
倍率値を可変としたので、解像度等の要請に応じてエン
コーダの周波数に対して任意の倍率のクロック信号を容
易に生成することができる。According to the timing generating apparatus of the third aspect and the timing generating method of the seventh aspect, since the desired magnification value is variable, an arbitrary value can be set with respect to the frequency of the encoder in response to a request such as resolution. A clock signal having a magnification can be easily generated.
【００７１】請求項４記載のタイミング発生装置及び請
求項８記載のタイミング発生方法によれば、前記所望の
倍率値を、インクジェットプリンタにおける解像度に応
じて可変としたので、エンコーダの解像度に制約される
ことなく、任意の解像度のプリンタを提供できる。ま
た、エンコーダの共通化が可能になり、コストの低減に
寄与することができる。According to the timing generation device of the fourth aspect and the timing generation method of the eighth aspect, the desired magnification value is made variable in accordance with the resolution of the ink jet printer, so that it is limited by the resolution of the encoder. Without providing a printer of any resolution. In addition, the common use of the encoders is possible, which can contribute to cost reduction.
【図１】本発明の一実施形態であるインクジェットプリ
ンタの回路構成を示すブロック図である。FIG. 1 is a block diagram illustrating a circuit configuration of an inkjet printer according to an embodiment of the invention.
【図２】図１の回路における逓倍回路の構成を示すブロ
ック図である。FIG. 2 is a block diagram showing a configuration of a multiplication circuit in the circuit of FIG.
【図３】図１のインクジェットプリンタにおける印字タ
イミング信号の生成処理を示すフローチャートである。FIG. 3 is a flowchart illustrating a process of generating a print timing signal in the inkjet printer of FIG. 1;
【図４】図１のインクジェットプリンタにおける印字タ
イミング信号生成処理のタイミングチャートであり、
（Ａ）はエンコーダ信号、（Ｂ）はエンコーダ信号の周
波数を５倍した周波数を有するクロック信号、（Ｃ）は
インク吐出タイミング信号、（Ｄ）は逓倍回路における
加算結果、及び（Ｅ）はシステムクロック（拡大図）を
それぞれ示すタイミングチャートである。FIG. 4 is a timing chart of a print timing signal generation process in the inkjet printer of FIG. 1;
(A) is an encoder signal, (B) is a clock signal having a frequency five times the frequency of the encoder signal, (C) is an ink ejection timing signal, (D) is an addition result in a multiplication circuit, and (E) is a system. It is a timing chart which shows a clock (enlarged view), respectively.
１…ＣＰＵ ６…タイミング制御回路 ７…逓倍回路 ８…印字位置制御部 １０…印字ヘッド １１…エンコーダ ２０…倍率レジスタ ２１…切り替え器 ２２…補数回路 ２３…パルス間隔測定カウンタ ２４…比較器 ２５…一時レジスタ ２６…加算器 DESCRIPTION OF SYMBOLS 1 ... CPU 6 ... Timing control circuit 7 ... Multiplier circuit 8 ... Print position control part 10 ... Print head 11 ... Encoder 20 ... Magnification register 21 ... Switching device 22 ... Complement circuit 23 ... Pulse interval measurement counter 24 ... Comparator 25 ... Temporary Register 26: Adder
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C056 EA24 EB11 EB36 EC07 EC37 FA10 2C480 CA01 CA47 CB34 CB42 EC03 EC04 EC05 5C051 AA02 CA04 DB07 DE02 EA03 5C074 BB16 CC26 DD07 DD11 DD14 EE06 GG16 HH02 5C076 AA21 AA22 BA02 BA06 BB40 CB01 CB04 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 2C056 EA24 EB11 EB36 EC07 EC37 FA10 2C480 CA01 CA47 CB34 CB42 EC03 EC04 EC05 5C051 AA02 CA04 DB07 DE02 EA03 5C074 BB16 CC26 DD07 DD11 DD14 EE06 GG16 HH02 5C22 A02CB21
Claims (8)
に同期しながら所定間隔のパルス信号を出力するタイミ
ング発生装置であって、 前記一定クロックの周期を測定する測定手段と、 所定の加算値を加算する加算手段と、 所定の倍率値を前記加算値として前記加算手段に入力す
る入力手段と、 前記加算手段の加算結果と、前記測定した周期の値とを
比較し、前記加算値が前記周期の値よりも小さい時に
は、前記入力手段による前記所定の倍率値の入力を継続
させ、前記加算値が前記周期の値を超える時には、前記
パルス信号の出力タイミングを報知する比較制御手段
と、 を備えたことを特徴とするタイミング発生装置。1. A timing generator for outputting a pulse signal at a predetermined interval in synchronization with a constant clock output from an encoder, comprising: a measuring means for measuring a period of the constant clock; and a predetermined addition value added. Addition means, input means for inputting a predetermined magnification value as the addition value to the addition means, and comparing the addition result of the addition means with the value of the measured cycle, wherein the addition value is the value of the cycle. When the input value exceeds the value of the period, the comparison control unit notifies the output timing of the pulse signal when the added value exceeds the value of the period. A timing generator characterized by the above-mentioned.
周期の値を超える時には、前記パルス信号の出力タイミ
ングを報知すると共に、前記加算値から前記周期の値を
減算することを特徴とする請求項１記載のタイミング発
生装置。2. The method according to claim 1, wherein the comparison control means notifies the output timing of the pulse signal and subtracts the value of the cycle from the added value when the added value exceeds the value of the cycle. The timing generator according to claim 1.
入力する手段であることを特徴とする請求項１または２
記載のタイミング発生装置。3. The apparatus according to claim 1, wherein said input means is means for variably inputting a predetermined magnification value.
A timing generator as described.
ットプリンタにおけるインク吐出タイミングを発生させ
る装置であり、前記入力手段は、所定の倍率値を、前記
インクジェットプリンタにおける解像度に応じて可変と
することを特徴とする請求項３記載のタイミング発生装
置。4. The ink jet printer according to claim 1, wherein the timing generator is configured to generate an ink ejection timing in the ink jet printer, and the input unit changes a predetermined magnification value in accordance with a resolution in the ink jet printer. The timing generator according to claim 3, wherein:
に同期しながら所定間隔のパルス信号を出力するタイミ
ング発生方法であって、 前記一定クロックの周期を測定する工程と、 所定の倍率値を加算値として入力する工程と、 前記加算値を加算する工程と、 前記加算結果と、前記測定した周期の値とを比較し、前
記加算値が前記周期の値よりも小さい時には、前記所定
の倍率値の入力を継続させ、前記加算値が前記周期の値
を超える時には、前記パルス信号の出力タイミングを報
知する工程と、 を備えたことを特徴とするタイミング発生方法。5. A timing generating method for outputting a pulse signal at a predetermined interval in synchronization with a constant clock output from an encoder, comprising: a step of measuring a period of the constant clock; and a predetermined magnification value as an added value. Inputting; adding the added value; comparing the added result with the measured cycle value; and inputting the predetermined magnification value when the added value is smaller than the cycle value. And a step of notifying the output timing of the pulse signal when the added value exceeds the value of the period.
に、前記パルス信号の出力タイミングを報知すると共
に、前記加算値から前記周期の値を減算する工程を備え
たことを特徴とする請求項５記載のタイミング発生方
法。6. The method according to claim 1, further comprising a step of notifying an output timing of the pulse signal when the added value exceeds the value of the cycle, and subtracting the value of the cycle from the added value. 5. The timing generation method according to 5.
る工程は、所定の倍率値を可変に入力する工程であるこ
とを特徴とする請求項５まは６記載のタイミング発生方
法。7. The timing generation method according to claim 5, wherein the step of inputting the predetermined magnification value as an addition value is a step of variably inputting the predetermined magnification value.
吐出タイミングを発生させる際に、所定の倍率値を、前
記インクジェットプリンタにおける解像度に応じて可変
として入力することを特徴とする請求項７記載のタイミ
ング発生方法。8. The timing generation method according to claim 7, wherein when generating the ink ejection timing in the ink jet printer, a predetermined magnification value is variably input according to the resolution in the ink jet printer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095106A JP3622628B2 (en) | 2000-03-30 | 2000-03-30 | Timing generating apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095106A JP3622628B2 (en) | 2000-03-30 | 2000-03-30 | Timing generating apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001277633A true JP2001277633A (en) | 2001-10-09 |
| JP3622628B2 JP3622628B2 (en) | 2005-02-23 |
Family
ID=18610053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095106A Expired - Fee Related JP3622628B2 (en) | 2000-03-30 | 2000-03-30 | Timing generating apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622628B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11390073B2 (en) | 2020-01-14 | 2022-07-19 | Brother Kogyo Kabushiki Kaisha | Liquid discharge apparatus |
-
2000
- 2000-03-30 JP JP2000095106A patent/JP3622628B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11390073B2 (en) | 2020-01-14 | 2022-07-19 | Brother Kogyo Kabushiki Kaisha | Liquid discharge apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3622628B2 (en) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011186459A (en) | Image forming apparatus and printing method | |
| JP2010162810A (en) | Line printer, thermal printer, element number detecting method for thermal head, and element arrangement density deciding method for thermal head | |
| EP1058180B1 (en) | Control circuit having clock control unit | |
| JPH11277808A (en) | Timing pulse generator and printer | |
| JP2001277633A (en) | Device and method for generating timing signal | |
| JPH10147028A (en) | Printing control method for printing device and printing device | |
| WO1991019612A1 (en) | Method of and device for controlling printing | |
| JP2019159161A (en) | Image forming device and image forming method | |
| JP2007090571A (en) | Image forming device | |
| JP2021181220A (en) | Method for transmitting printing data and printer | |
| JP4086579B2 (en) | Thermal history control device, thermal history control method, thermal history control program, and thermal printer for performing thermal history control | |
| JP7314533B2 (en) | Image processing device and program | |
| JP3657443B2 (en) | Image forming apparatus | |
| JP2005169641A (en) | Imaging device and its control method | |
| JP2009208387A (en) | Thermal printer | |
| KR100380104B1 (en) | Heat storage controller of line type thermal transfer printer | |
| JP2022112879A (en) | Image forming apparatus, method for controlling image forming apparatus, and program | |
| JP2018088606A (en) | Image processing device, image forming device, image processing method, and program | |
| JPH08330916A (en) | Timing generator | |
| JP6221604B2 (en) | Image processing apparatus, image forming apparatus, and image processing program | |
| JPH07266564A (en) | Image forming device | |
| JPH11109810A (en) | Image forming device | |
| JP6435544B2 (en) | Integrated circuit device | |
| JP2011143591A (en) | Image forming apparatus | |
| JP2004264765A (en) | Image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3622628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |