JP3622203B2 - デジタルスイッチャ - Google Patents
デジタルスイッチャ Download PDFInfo
- Publication number
- JP3622203B2 JP3622203B2 JP52555295A JP52555295A JP3622203B2 JP 3622203 B2 JP3622203 B2 JP 3622203B2 JP 52555295 A JP52555295 A JP 52555295A JP 52555295 A JP52555295 A JP 52555295A JP 3622203 B2 JP3622203 B2 JP 3622203B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- digital
- switcher
- unit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Description
本発明は、複数のデジタル信号入力から所望のデジタル信号を選択して出力するデジタルスイッチャに関するものである。
背景技術
一般に、放送局やプロダクションハウスなどでは、複数のデジタルビデオ信号入力から所望のデジタルビデオ信号を選択してミックスやワイプなどの処理を施すデジタルビデオスイッチャである所謂エフェクトスイッチャを介して、多数の映像機器間でデジタルビデオ信号の授受を行っている。
そして、デジタルビデオ信号を伝送するためのインターフェースとしては、ビットパラレル方式でのデジタルビデオ信号のインターフェースとして、例えば、米国の映画テレビ技術者協会(SMPTE:Society of Motion Picture and Television Engineers)ではSMPTE125Mでコンポーネント信号について10ビットのパラレルデジタルビデオ信号を伝送するフォーマットを規定している。
さらに、1本のケーブルでビデオ信号の長距離伝送を可能にするビットシリアル方式でのデジタルビデオ信号のインターフェースとして、例えば、SMPTEではコンポーネント信号およびコンポジット信号とともにチャンネルコードにスクランブルドNRZI(No Return to Zero Inverted)を採用したSMPTE259Mが標準化され、国際無線諮問委員会(CCIR:International Radio Consultative Commitee)でもコンポーネント信号については656IIIとして標準化され、ヨーロッパ放送連合(EBU:European Broadcasting Union)においてもコンポーネント信号がTech3267として標準化されている。
上記SMPTE259Mのフォーマットでは、10ビットのパラレルデジタルビデオ信号をビットシリアルに変換してスクランブルドNRZI符号として伝送する。また、回線監視についてスクランブルドNRZI符号ではEDH(Error Detection and Handling)システムが標準化され、垂直ブランキング期間の特定のラインにシステム内機器やインターフェースで発生するエラーを検出するためのパリティやチェックサム、周期性冗長チェックコード(CRCC:Cyclic Redundancy Check Code)などの補助(Ancillary)データを挿入して伝送する手法が採用される。すなわち、伝送エラーの監視のために、例えば1フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、1フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを送信側で計算して、EDHパケットとして伝送される。上記CRCコードの生成多項式には、
C(X)=X16+X12+X5+1
が用いられる。
上記SMPTE259Mにより規格化されたシリアルデジタル・インターフェース(SDI:Serial Digital Interface)のフォーマットの概要を次の表1に示す。
ところで、デジタルビデオ信号にエラー検出のための補助データを挿入してシリアルデジタル伝送することにより、送信側の機器や伝送路におけるエラーの発生状態を受信側の機器で監視することができるようになるのであるが、多数の映像機器を組み合わせて使用する放送局やプロダクションハウスなどでは、上記補助データに基づいてエラー検出を行うエラー検出器を機器毎に設けたのでは、ハードウエアが大規模化するばかりでなく、各機器や伝送路におけるエラーの発生状態を的確に管理するのが困難である。
そこで、上述の如き従来の実情に鑑み、本発明の目的は、多数の映像機器を組み合わせて使用する放送局やプロダクションハウスなどにおいて、ハードウエアを大規模化させることなく、各機器や伝送路におけるエラーの発生状態を的確に管理できるようにすることにある。
本発明の他の目的は、エラー検出機能を備えたデジタルスイッチャを提供することにある。
本発明の他の目的は、エラー検出機能及び入力検出機能を備えたデジタルスイッチャを提供することにある。
本発明の他の目的は、エラー検出及び入力検出の結果を表示する表示機能を備えたデジタルスイッチャを提供することにある。
発明の開示
本発明に係るデジタルスイッチャでは、マトリクススイッチャ部に入力バスを介して入力される複数のデジタル信号について、上記マトリクススイッチャ部を制御手段で制御することにより、上記マトリクススイッチャ部の1つの出力バスに接続されたエラー検出器により選択的にエラー検出を行う。すなわち、本発明に係るデジタルスイッチャは、複数の入力バスと複数の出力バスとを有し、上記複数の入力バスを介して複数のデジタル信号が入力されるマトリクススイッチャ部と、上記複数の入力バスを介して上記マトリクススイッチャ部に入力された複数のデジタル信号を、上記マトリクススイッチャ部により選択させて上記複数の出力バスのうちの所望の出力バスから出力させる制御を行う制御手段と、上記マトリクススイッチャ部の上記複数の出力バスのうちの1つの出力バスに接続され、上記出力バスを介して上記マトリクススイッチャ部から供給されたデジタル信号のエラーを検出するエラー検出器とを備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記マトリクススイッチャ部の1つの出力バスに外部接続されたエラー検出器によりエラー検出を行う。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器が上記マトリクススイッチャ部の1つの出力バスに外部接続されていることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記マトリクススイッチャ部で選択されたデジタル信号に信号処理部により信号処理を施す。すなわち、本発明に係るデジタルスイッチャは、上記マトリクススイッチャ部の複数の出力バスに接続された少なくとも1つの信号処理部を備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、複数の入力バスを介して入力されるパラレルデジタル信号の選択を上記マトリクススイッチャ部により行う。すなわち、本発明に係るデジタルスイッチャは、上記複数の入力バスを介して入力されるデジタル信号がパラレルデジタル信号であることを特徴とする。
また、本発明に係るデジタルスイッチャでは、複数の入力バスを介して入力されるシリアルデジタル信号の選択を上記マトリクススイッチャ部により行う。すなわち、本発明に係るデジタルスイッチャは、上記複数の入力バスを介して入力されるデジタル信号がシリアルデジタル信号であることを特徴とする。
また、本発明に係るデジタルスイッチャでは、シリアルデジタル信号を変換したパラレルデジタル信号が上記マトリクススイッチャ部に供給される。すなわち、本発明に係るデジタルスイッチャは、上記シリアルデジタル信号をパラレルデジタル信号に変換する変換手段を備え、上記パラレルデジタル信号が上記マトリクススイッチャ部に供給されることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記エラー検出器において上記シリアルデジタル信号をパラレルデジタル信号に変換してエラー検出を行う。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器が上記シリアルデジタル信号をパラレルデジタル信号に変換する変換部と、上記パラレルデジタル信号のエラーを検出するエラー検出部とを備えてなることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記複数の入力バスを介して供給されるデジタル信号の入力の有無を1つの入力検出器により検出する。すなわち、本発明に係るデジタルスイッチャは、上記マトリクススイッチャ部の上記複数の出力バスのうちの上記エラー検出器が接続された出力バスに接続され、上記デジタル信号の入力の有無を検出する入力検出器をさらに備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記マトリクススイッチャ部の1つの出力バスに外部接続されたエラー検出器及び入力検出器により、上記複数のデジタル信号のエラー検出及び入力の有無の検出を行う。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器及び上記入力検出器が上記マトリクススイッチャ部の1つの出力バスに外部接続されていることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記エラー検出器及び上記入力検出器による検出結果を表示部により表示する。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器及び上記入力検出器による検出結果をそれぞれ表示する表示部をさらに備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記エラー検出器が上記デジタル信号のエラーを検出し、且つ、上記入力検出器が上記デジタル信号が入力されていることを検出した時に、上記デジタル信号がエラーであると判断する。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器及び上記入力検出器の検出結果がそれぞれ上記制御手段に入力され、上記制御手段が、上記エラー検出器が上記デジタル信号のエラーを検出し、且つ、上記入力検出器が上記デジタル信号が入力されていることを検出した時にのみ、上記デジタル信号がエラーであると判断することを特徴とする。
さらに、本発明に係るデジタルスイッチャでは、複数の入力バスを介して入力されるデジタルビデオ信号の選択を上記マトリクススイッチャ部により行う。すなわち、本発明に係るデジタルスイッチャは、上記デジタル信号がデジタルビデオ信号であることを特徴とする。
【図面の簡単な説明】
図1は本発明に係るデジタルスイッチャの構成を模式的に示すブロック図である。
図2は上記デジタルスイッチャを構成しているマトリクススイッチャ部にシリアルデジタルビデオ信号を供給する送信側の機器の要部構成を示すブロック図である。
図3は上記デジタルスイッチャにおいてシリアルデジタルビデオ信号のエラーをシリアルドメインでのロジックで検出するエラー検出器の構成を示すブロック図である。
図4は上記エラー検出器を構成しているCRCコード生成部の構成を示すブロック図である。
図5は上記デジタルスイッチャの診断モード時における制御用コンピュータによる制御動作を示すフローチャートである。
図6は上記デジタルスイッチャにおいてシリアルデジタルビデオ信号のエラーをパラレルドメインでのロジックで検出するエラー検出器の構成を示すブロック図である。
図7は本発明に係るデジタルスイッチャの他の構成を示すブロック図である。
発明を実施するための最良の形態
以下、本発明に係るデジタルスイッチャの実施例について、図面を参照して詳細に説明する。
本発明に係るデジタルスイッチャは、例えば図1のように構成される。
このデジタルスイッチャ10は、例えばSMPTE259M規格に準拠した複数チャンネルのシリアルデジタルビデオ信号を取り扱うデジタルビデオスイッチャであって、複数のシリアルデジタルビデオ信号が各入力バスを介して入力されるマトリクススイッチャ部11と、このマトリクススイッチャ部11の動作制御を行う制御部12と、上記マトリクススイッチャ部11の複数の出力バスに接続された信号処理部13A,13B・・・と、上記マトリクススイッチャ部11の1つの出力バスに接続された入力検出器14と、上記マトリクススイッチャ部11の1つの出力バスに接続されたエラー検出器15とを備えてなる。
ここで、各入力バスを介して上記マトリクススイッチャ部11に入力される各チャンネルのデジタルビデオ信号は、SMPTE259M規格に準拠したシリアルデジタルビデオ信号であって、それぞれ垂直ブランキング期間の特定のラインにエラー検出のための補助データが挿入されている。
すなわち、上記マトリクススイッチャ部11には、例えば図2に示すように、SMPTE259M規格に準拠したエンコーダ32を備えるビデオカメラなどの送信側の機器30から、シリアルデジタルビデオ信号が供給される。
上記エンコーダ32は、ビデオ信号処理部31で得られる例えばSMPTE125M規格に準拠した10ビットのパラレルデジタルビデオ信号について、1フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、1フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを
C(X)=X16+X12+X5+1
なる生成多項式により計算してEDHパケットを生成し、さらに、スクランブルドNRZI符号化してから、ビットシリアルに変換することにより、SMPTE259M規格に準拠したシリアルデジタルビデオ信号を生成するようになっている。
この実施例のデジタルスイッチャ10では、外部の操作卓20に設けられた操作部21からの操作入力に応じた制御動作を行う制御用コンピュータ22からの制御データが上記制御部12に供給されるようになっている。そして、上記制御部12は、上記制御用コンピュータ22により与えれられる制御データに基づいて、入力された複数チャンネルのシリアルデジタルビデオ信号を上記マトリクススイッチャ部11により選択して出力バスから出力させる制御を行う。
また、上記各信号処理部13A,13B・・・は、上記マトリクススイッチャ部11により選択された複数チャンネルのシリアルデジタルビデオ信号にミックス処理やワイプ処理などのエフェクト処理を施して、エフェクト処理済のシリアルデジタルビデオ信号MEOUT1,MEOUT2・・・を出力する。
また、上記入力検出器14は、上記マトリクススイッチャ部11の出力バスを介して供給されるシリアルデジタルビデオ信号の有無を検出することにより、上記マトリクススイッチャ部11に各入力バスを介して入力された各チャンネルのシリアルデジタルビデオ信号の有無を検出する。そして、この入力検出器14は、上記マトリクススイッチャ部11への各入力の有無を示す入力情報を上記操作卓20の制御用コンピュータ22に供給する。
さらに、上記エラー検出器15は、上記マトリクススイッチャ部11の出力バスを介して供給されるシリアルデジタルビデオ信号について、その垂直ブランキング期間の特定のラインに挿入されている補助データに基づいてエラー検出を行う。そして、このエラー検出器15は、上記マトリクススイッチャ部11の出力バスを介して供給されたシリアルデジタルビデオ信号にエラーが発生していることを示すエラー情報を上記操作卓20の制御用コンピュータ22に供給する。
上記エラー検出器15は、例えば図3に示すように、上記マトリクススイッチャ部11の出力バスを介してシリアルデジタルビデオ信号が供給されるCRCコード生成部15Aと比較部15Bとからなる。
上記CRCコード生成部15Aは、シリアルデジタルビデオ信号について、1フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、1フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを
C(X)=X16+X12+X5+1
なる生成多項式により計算して、各CRCコードを上記比較部15Bに供給する。このCRCコード生成部15Aでは、例えば図4に示すように16ビットレジスタ15A0と3個の2入力排他的論理和回路(EX−ORゲート)15A1,15A2,15A3からなる論理回路により、上記生成多項式の演算を行う。
そして、上記比較部15Bでは、上記マトリクススイッチャ部11を介して供給されるシリアルデジタルビデオ信号の垂直ブランキング期間の特定のラインに挿入されている補助データとして送信側の機器から送られてきた各CRCコードと、上記CRCコード生成部15Aにより生成された各CRCコードとを比較して、その不一致情報をエラー情報として出力する。
ここで、上記制御部12は、例えば診断モードを有しており、この診断モード時には、入力された各チャンネルのシリアルデジタルビデオ信号を上記マトリクススイッチャ部11により順次選択して、上記入力検出器14とエラー検出器15に供給するように、上記制御用コンピュータ22により与えれられる制御データに基づいて上記マトリクススイッチャ部11を制御する。
従って、上記診断モード時には、上記マトリクススイッチャ部11に入力される各チャンネルのシリアルデジタルビデオ信号について、順次、上記入力検出器14により入力の有無を検出し、さらに、上記エラー検出器15によりエラー検出を行うことができる。
そして、上記制御用コンピュータ22は、上記入力検出器14から供給される入力情報と上記エラー検出器15から供給されるエラー情報に基づいて、上記マトリクススイッチャ部11への各チャンネルのシリアルデジタルビデオ信号の入力状況とエラー発生状態を上記操作卓20に設けられた表示部23に表示させる。
上記制御用コンピュータ22は、診断モード時に入ると、例えば図5のフローチャートに示すような制御動作を行うようになっている。
すなわち、上記制御用コンピュータ22は、診断モードに入ると、先ずステップS1で、入力チャンネルを示すチャンネル情報CHをCH=1として、上記制御部12に入力チャンネルを指定する。
次のステップS2では、指定した入力チャンネルにシリアルデジタルビデオ信号が入力されているか否かの判定処理を上記入力検出器14からの入力情報に基づいて行う。このステップS2における判定結果が「NO」すなわち上記入力検出器14によりシリアルデジタルビデオ信号が検出されない場合には、ステップS3に移って、そのチャンネルの入力が無いことを上記表示部23に表示させる表示制御を行う。また、このステップS2における判定結果が「YES」すなわち上記入力検出器14によりシリアルデジタルビデオ信号が検出された場合には、ステップS4に移る。
このステップS4では、指定した入力チャンネルのシリアルデジタルビデオ信号にエラーが無かったかの判定処理を上記エラー検出器15からのエラー情報に基づいて行う。このステップS4における判定結果が「YES」すなわち上記エラー検出器15によりシリアルデジタルビデオ信号のエラーが検出されていない場合には、ステップS5に移って、そのチャンネルのシリアルデジタルビデオ信号にはエラーが無いことを上記表示部23に表示させる表示制御を行う。また、このステップS4における判定結果が「NO」すなわちすなわち上記エラー検出器15によりシリアルデジタルビデオ信号のエラーが検出されている場合には、ステップS6に移って、そのチャンネルのシリアルデジタルビデオ信号にはエラーが有ることを上記表示部23に表示させる表示制御を行う。
そして、上記ステップ3、ステップ5又はステップ6の表示制御の次には、ステップ7に移って、全チャンネルについて処理を行ったか否かの判定処理を行う。このステップ7における判定結果が「NO」すなわち処理すべきチャンネルが有る場合には、ステップ8に移って入力チャンネルを示すチャンネル情報CHをCH=CH+1として上記ステップS2の判定処理に戻って、次の入力チャンネルの処理を行う。また、このステップ7における判定結果が「YES」すなわち処理すべきチャンネルが無い場合には、診断モードの制御動作を終了する。
これにより、上記デジタルスイッチャ10の全チャンネルについて、シリアルデジタルビデオ信号を供給する各種映像機器や伝送路におけるエラーの発生状態を各チャンネルの入力状況とともに上記表示部23の表示することができる。従って、上記表示部23の表示内容を確認することにより、各チャンネルの入力状況とともにエラーの発生状態を的確に監視することができる。すなわち、上記エラー検出器15は入力チャンネルにシリアルデジタルビデオ信号が入力されていないときにもエラーを検出することになるが、上記入力チャンネルにシリアルデジタルビデオ信号が入力されていないことを上記入力検出器14により検出しているので、入力チャンネルにシリアルデジタルビデオ信号が入力されていないにも拘わらずシリアルデジタルビデオ信号にエラーが発生していると判断してしまうことがない。
なお、この実施例では、上記入力検出器14により得られる入力情報と上記エラー検出器15により得られるエラー情報を上記制御用コンピュータ22に供給して、複数のシリアルデジタルビデオ信号の入力状況やエラー発生状態を上記操作卓20に設けられた表示部23に表示させるようにしたが、上記エラー情報を外部の機器管理装置に供給して、機器の利用状況や稼働状況などのデータとともにエラー発生状況を管理するようにしてもよい。また、上記入力検出器14及びエラー検出器15は、上記デジタルスイッチャ10の本体内に内蔵せずに、上記マトリクススイッチャ部11の1つの出力バスに外部接続するようにしてもよい。さらに、この実施例のデジタルスイッチャ10では、所謂エフェクトスイッチャとして機能するように、上記マトリクススイッチャ部11の出力バスに上記信号処理部13A,13B・・・を設けてあるが、エフェクトスイッチャの機能を必要としない場合には上記信号処理部13A,13B・・・を省略することができる。
また、上述の実施例におけるエラー検出器15は、シリアルデジタルビデオ信号のエラーをシリアルドメインでのロジックで検出するようにしたが、例えば図6に示すような構成としてパラレルドメインでのロジックで検出するようにしてもよい。
この図6に示したエラー検出器15は、上記マトリクススイッチャ部11の出力バスを介して供給されるシリアルデジタルビデオ信号をパラレルデジタルビデオ信号に変換するエンコーダ15aを入力段に備え、このエンコーダ15aにより得られるパラレルデジタルビデオ信号がCRCコード生成部15bと比較部15cに供給されるようになっている。
上記CRCコード生成部15bは、上記エンコーダ15aにより得られるパラレルデジタルビデオ信号について、1フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、1フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを
C(X)=X16+X12+X5+1
なる生成多項式により計算して、各CRCコードを上記比較部15cに供給する。このCRCコード生成部15cは、例えば1個の16ビットレジスタと30個の2入力排他的論理和回路(EX−ORゲート)により構成される。この論理回路により上記生成多項式の演算を行うことができる。
そして、上記比較部15cでは、上記エンコーダ15aにより得られるパラレルデジタルビデオ信号について、その垂直ブランキング期間の特定のラインに挿入されている補助データとして送信側の機器から送られてきた各CRCコードと、上記CRCコード生成部15bにより生成された各CRCコードとを比較することにより、その不一致情報をエラー情報として検出することができる。
また、上述の実施例のデジタルスイッチャ10では、シリアルデジタルビデオ信号をシリアルドメインでそのまま取り扱う構成にしたが、例えば図7に示すように、シリアルデジタルビデオ信号を変換手段でパラレルデジタル信号に変換して、シリアルドメインで取り扱う構成にしてもよい。
すなわち、図7に示したデジタルスイッチャ100は、例えばSMPTE259M規格に準拠した複数チャンネルのシリアルデジタルビデオ信号を取り扱うもので、各チャンネルのシリアルデジタルビデオ信号が各入力バスを介して供給されるSMPTE259M規格に準拠したデコード部110と、このデコード部110により10ビットパラレルのデジタルビデオ信号に変換された各チャンネルのパラレルデジタルビデオ信号が入力されるマトリクススイッチャ部111と、このマトリクススイッチャ部111の動作制御を行う制御部112と、上記マトリクススイッチャ部111の複数の出力バスに接続された信号処理部113A,113B・・・と、上記マトリクススイッチャ部111の1つの出力バスに接続された入力検出器114と、上記マトリクススイッチャ部111の1つの出力バスに接続されたエラー検出器115を備えてなる。
この実施例のデジタルスイッチャ100は、外部の操作卓120に設けられた操作部121からの操作入力に応じた制御動作を行う制御用コンピュータ122から制御データが上記制御部112に供給されるようになっている。そして、上記制御部112は、上記制御用コンピュータ122により与えれられる制御データに基づいて、入力された複数チャンネルのパラレルデジタルビデオ信号を上記マトリクススイッチャ部111により選択して出力バスから出力させる制御を行う。
そして、上記マトリクススイッチャ部111は、上記デコード部110を介して入力される各チャンネルのパラレルデジタルビデオ信号をパラレルドメインで選択するもので、上記制御部112により入出力の選択制御が行われる。
また、上記各信号処理部113A,113B・・・は、上記マトリクススイッチャ部111により選択された各チャンネルのパラレルデジタルビデオ信号にパラレルドメインでミックス処理やワイプ処理を施して、エフェクト処理済のパラレルデジタルビデオ信号MEOUT1,MEOUT2・・・を出力する。
また、上記入力検出器114は、上記マトリクススイッチャ部111の出力バスを介して供給されるパラレルデジタルビデオ信号の有無を検出することにより、各入力バスを介して上記デコード部110に入力された各チャンネルのシリアルデジタルビデオ信号の有無を検出する。そして、この入力検出器114は、上記マトリクススイッチャ部111への各入力の有無を示す入力情報を上記操作卓120の制御用コンピュータ122に供給する。
さらに、上記エラー検出器115は、上記マトリクススイッチャ部111の出力バスを介して供給されるパラレルデジタルビデオ信号について、その垂直ブランキング期間の特定のラインに挿入されている補助データに基づいてエラー検出をパラレルドメインで行う。そして、このエラー検出器115は、上記マトリクススイッチャ部111の出力バスを介して供給されたパラレルデジタルビデオ信号にエラーが発生していることを示すエラー情報を上記操作卓120の制御用コンピュータ122に供給する。
そして、上記制御用コンピュータ122は、上記入力検出器114から供給される入力情報と上記エラー検出器115から供給されるエラー情報に基づいて、上記デコード部110への各チャンネルのシリアルデジタルビデオ信号の入力状況とエラー発生状態を上記操作卓120に設けられた表示部123に表示させる。
なお、この実施例のデジタルスイッチャ100は、複数チャンネルのシリアルデジタルビデオ信号を入力とするものであるが、上記デコード部110を無くして、複数チャンネルのパラレルデジタルビデオ信号を上記マトリクススイッチャ部111に直接入力することにより、パラレルデジタルビデオ信号を取り扱うようにしてもよい。
Claims (12)
- 複数の入力バスと複数の出力バスとを有し、上記複数の入力バスを介して複数のデジタル信号が入力されるマトリクススイッチャ部と、
上記複数の入力バスを介して上記マトリクススイッチャ部に入力された複数のデジタル信号を、上記マトリクススイッチャ部により選択させて上記複数の出力バスのうちの所望の出力バスから出力させる制御を行う制御手段と、
上記マトリクススイッチャ部の上記複数の出力バスのうちの1つの出力バスに接続され、上記出力バスを介して上記マトリクススイッチャ部から供給されたデジタル信号のエラーを検出するエラー検出器とを備えたデジタルスイッチャ。 - 上記エラー検出器が上記マトリクススイッチャ部の1つの出力バスに外部接続された請求項1記載のデジタルスイッチャ。
- 上記マトリクススイッチャ部の複数の出力バスに接続された少なくとも1つの信号処理部を備えた請求項1記載のデジタルスイッチャ。
- 上記複数の入力バスを介して入力されるデジタル信号がパラレルデジタル信号である請求項1記載のデジタルスイッチャ。
- 上記複数の入力バスを介して入力されるデジタル信号がシリアルデジタル信号である請求項1記載のデジタルスイッチャ。
- 上記シリアルデジタル信号をパラレルデジタル信号に変換する変換手段を備え、上記パラレルデジタル信号が上記マトリクススイッチャ部に供給される請求項5記載のデジタルスイッチャ。
- 上記エラー検出器が上記シリアルデジタル信号をパラレルデジタル信号に変換する変換部と、
上記パラレルデジタル信号のエラーを検出するエラー検出部とを備えた請求項5記載のデジタルスイッチャ。 - 上記マトリクススイッチャ部の上記複数の出力バスのうちの上記エラー検出器が接続された出力バスに接続され、上記デジタル信号の入力の有無を検出する入力検出器をさらに備えた請求項1記載のデジタルスイッチャ。
- 上記エラー検出器及び上記入力検出器が上記マトリクススイッチャ部の1つの出力バスに外部接続されてた請求項8記載のデジタルスイッチャ。
- 上記エラー検出器及び上記入力検出器による検出結果をそれぞれ表示する表示部をさらに備えた請求項8記載のデジタルスイッチャ。
- 上記エラー検出器及び上記入力検出器の検出結果がそれぞれ上記制御手段に入力され、
上記制御手段は、上記エラー検出器が上記デジタル信号のエラーを検出し、且つ、上記入力検出器が上記デジタル信号が入力されていることを検出した時にのみ、上記デジタル信号がエラーであると判断する請求項8記載のデジタルスイッチャ。 - 上記デジタル信号がデジタルビデオ信号である請求項1記載のデジタルスイッチャ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6108594 | 1994-03-30 | ||
PCT/JP1995/000512 WO1995027368A1 (fr) | 1994-03-30 | 1995-03-20 | Commutateur numerique |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3622203B2 true JP3622203B2 (ja) | 2005-02-23 |
Family
ID=13160922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52555295A Expired - Fee Related JP3622203B2 (ja) | 1994-03-30 | 1995-03-20 | デジタルスイッチャ |
Country Status (4)
Country | Link |
---|---|
US (2) | US5754255A (ja) |
JP (1) | JP3622203B2 (ja) |
GB (2) | GB2293716B (ja) |
WO (1) | WO1995027368A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1758375B1 (en) * | 1996-04-17 | 2012-12-26 | Sony Corporation | Matrix switcher |
CA2227010C (en) * | 1997-01-17 | 2004-08-10 | Sony Corporation | Video display apparatus and method for controlling the switching of external input terminals thereof |
US6130725A (en) * | 1997-09-05 | 2000-10-10 | Grass Valley (U.S.) Inc. | Switching reference generation using a scanning sync separator |
US6208388B1 (en) * | 1997-10-18 | 2001-03-27 | Lucent Technologies, Inc. | Channel responsive television input signal interface circuit and method |
US6437834B1 (en) * | 1998-05-27 | 2002-08-20 | Nec Corporation | Video switching and mix/effecting equipment |
EP1017234B1 (fr) * | 1998-12-29 | 2016-05-25 | Pace Plc | Circuit de télévision destiné à recevoir ou envoyer des signaux depuis ou vers différentes directions |
US6588018B1 (en) * | 1999-04-09 | 2003-07-01 | Thomson Licensing Sa | Method for automating updating of configuration/status information in master control switcher |
US7213061B1 (en) | 1999-04-29 | 2007-05-01 | Amx Llc | Internet control system and method |
US6657646B2 (en) | 1999-06-08 | 2003-12-02 | Amx Corporation | System and method for multimedia display |
WO2000076208A2 (en) * | 1999-06-09 | 2000-12-14 | Panja, Inc. | System and method for monitoring video inputs |
US6768499B2 (en) | 2000-12-06 | 2004-07-27 | Microsoft Corporation | Methods and systems for processing media content |
US6983466B2 (en) | 2000-12-06 | 2006-01-03 | Microsoft Corporation | Multimedia project processing systems and multimedia project processing matrix systems |
US6912717B2 (en) * | 2000-12-06 | 2005-06-28 | Microsoft Corporation | Methods and systems for implementing dynamic properties on objects that support only static properties |
US6954581B2 (en) | 2000-12-06 | 2005-10-11 | Microsoft Corporation | Methods and systems for managing multiple inputs and methods and systems for processing media content |
US7287226B2 (en) * | 2000-12-06 | 2007-10-23 | Microsoft Corporation | Methods and systems for effecting video transitions represented by bitmaps |
US7447754B2 (en) * | 2000-12-06 | 2008-11-04 | Microsoft Corporation | Methods and systems for processing multi-media editing projects |
US6961943B2 (en) * | 2000-12-06 | 2005-11-01 | Microsoft Corporation | Multimedia processing system parsing multimedia content from a single source to minimize instances of source files |
US6882891B2 (en) * | 2000-12-06 | 2005-04-19 | Microsoft Corporation | Methods and systems for mixing digital audio signals |
US7103677B2 (en) * | 2000-12-06 | 2006-09-05 | Microsoft Corporation | Methods and systems for efficiently processing compressed and uncompressed media content |
US6774919B2 (en) * | 2000-12-06 | 2004-08-10 | Microsoft Corporation | Interface and related methods for reducing source accesses in a development system |
US6834390B2 (en) | 2000-12-06 | 2004-12-21 | Microsoft Corporation | System and related interfaces supporting the processing of media content |
US7114161B2 (en) | 2000-12-06 | 2006-09-26 | Microsoft Corporation | System and related methods for reducing memory requirements of a media processing system |
US6959438B2 (en) | 2000-12-06 | 2005-10-25 | Microsoft Corporation | Interface and related methods for dynamically generating a filter graph in a development system |
US7114162B2 (en) * | 2000-12-06 | 2006-09-26 | Microsoft Corporation | System and methods for generating and managing filter strings in a filter graph |
JP4327370B2 (ja) | 2001-02-28 | 2009-09-09 | ヤマハ株式会社 | ビデオミキサー装置 |
US7110412B2 (en) * | 2001-09-18 | 2006-09-19 | Sbc Technology Resources, Inc. | Method and system to transport high-quality video signals |
US7224366B2 (en) * | 2002-10-17 | 2007-05-29 | Amx, Llc | Method and system for control system software |
US20070211691A1 (en) * | 2004-09-09 | 2007-09-13 | Barber Ronald W | Method, system and computer program using standard interfaces for independent device controllers |
JP4200957B2 (ja) * | 2004-09-09 | 2008-12-24 | ソニー株式会社 | 画像切り換え装置及び画像切り換え方法、並びにプログラム記録媒体 |
WO2006029391A2 (en) * | 2004-09-09 | 2006-03-16 | Amx Corporation | Method, system and computer program using standard interfaces for independent device controllers |
AU2006287639C1 (en) | 2005-09-07 | 2012-06-28 | Open Invention Network, Llc | Method and computer program for device configuration |
WO2007091779A1 (en) | 2006-02-10 | 2007-08-16 | Lg Electronics Inc. | Digital broadcasting receiver and method of processing data |
WO2007126196A1 (en) | 2006-04-29 | 2007-11-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
WO2007136166A1 (en) | 2006-05-23 | 2007-11-29 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
US7873104B2 (en) | 2006-10-12 | 2011-01-18 | Lg Electronics Inc. | Digital television transmitting system and receiving system and method of processing broadcasting data |
KR101285887B1 (ko) | 2007-03-26 | 2013-07-11 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101253185B1 (ko) | 2007-03-26 | 2013-04-10 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
KR101285888B1 (ko) | 2007-03-30 | 2013-07-11 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
WO2009005326A2 (en) | 2007-07-04 | 2009-01-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
US7859137B2 (en) * | 2008-05-09 | 2010-12-28 | Tap.Tv, Inc. | Scalable switch device and system |
US20090282437A1 (en) * | 2008-05-09 | 2009-11-12 | Tap.Tv | System and Method for Controlling Media at a Plurality of Output Devices |
KR100990357B1 (ko) | 2008-06-30 | 2010-10-29 | 한국산업기술대학교산학협력단 | 매트릭스 스위처 및 그 구동 방법 |
CN108366300B (zh) * | 2011-11-25 | 2020-11-06 | 麦克赛尔株式会社 | 图像接收装置 |
US20140281980A1 (en) | 2013-03-15 | 2014-09-18 | Chad A. Hage | Methods and Apparatus to Identify a Type of Media Presented by a Media Player |
JP6742816B2 (ja) * | 2016-05-26 | 2020-08-19 | キヤノン株式会社 | 電子機器、表示装置及び表示制御方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774570A (en) * | 1986-09-20 | 1988-09-27 | Sony Corporation | System for processing video signal for detecting changes in video data and security monitoring system utilizing the same |
JP2565169B2 (ja) * | 1986-09-20 | 1996-12-18 | ソニー株式会社 | 映像信号処理方法 |
JPH01117438A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | オンラインエラーモニター方式 |
US4855999A (en) * | 1987-11-10 | 1989-08-08 | Bell Communications Research, Inc. | DTDM multiplexer with cross-point switch |
JPH01316672A (ja) * | 1988-06-17 | 1989-12-21 | Matsushita Electric Ind Co Ltd | クロスポイント検査装置 |
US5325189A (en) * | 1989-05-23 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing with a multiple-memory apparatus |
JPH0377285A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 雌コンタクト |
US5276445A (en) * | 1990-11-30 | 1994-01-04 | Sony Corporation | Polling control system for switching units in a plural stage switching matrix |
US5166926A (en) * | 1990-12-18 | 1992-11-24 | Bell Communications Research, Inc. | Packet address look-ahead technique for use in implementing a high speed packet switch |
JP3507257B2 (ja) * | 1996-10-09 | 2004-03-15 | 愛知電機株式会社 | ステップ式自動電圧調整装置の制御装置 |
JPH10316672A (ja) * | 1997-05-14 | 1998-12-02 | Mitsui Chem Inc | アミノクロマン酢酸エステル誘導体およびその光学分割 |
-
1995
- 1995-03-20 US US08/553,463 patent/US5754255A/en not_active Expired - Fee Related
- 1995-03-20 JP JP52555295A patent/JP3622203B2/ja not_active Expired - Fee Related
- 1995-03-20 GB GB9523609A patent/GB2293716B/en not_active Expired - Fee Related
- 1995-03-20 WO PCT/JP1995/000512 patent/WO1995027368A1/ja active Application Filing
-
1997
- 1997-07-14 US US08/891,815 patent/US5896181A/en not_active Expired - Fee Related
-
1998
- 1998-07-17 GB GBGB9815633.4A patent/GB9815633D0/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US5754255A (en) | 1998-05-19 |
GB9523609D0 (en) | 1996-01-17 |
WO1995027368A1 (fr) | 1995-10-12 |
GB2293716B (en) | 1998-10-07 |
GB2293716A (en) | 1996-04-03 |
GB9815633D0 (en) | 1998-09-16 |
US5896181A (en) | 1999-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3622203B2 (ja) | デジタルスイッチャ | |
CN101675628B (zh) | 用于路由交换机内的软媒体处理的装置和方法 | |
US7400820B2 (en) | Signal processing apparatus and signal processing method for locating a lost position of auxiliary data | |
US5208666A (en) | Error detection for digital television equipment | |
US20070079211A1 (en) | Cyclic redundancy check circuit and communication system having the same for multi-channel communication | |
CN101552875B (zh) | 信号切换装置和信号切换装置的控制方法 | |
US8018492B2 (en) | Video testing using a test pattern and checksum calculation | |
JP2006019948A (ja) | 映像信号出力機器 | |
JP5062031B2 (ja) | 信号処理装置、信号処理方法および信号処理プログラム | |
JPH09284314A (ja) | 通信装置 | |
KR101901309B1 (ko) | 스트리밍 기반의 비디오 스위칭 시스템 | |
US6704057B1 (en) | Method of and apparatus for identifying a signal transmitting source | |
KR102323882B1 (ko) | 실시간 장애 관리 기능이 구비된 디지털 방송 시스템 | |
US6188438B1 (en) | Method of and apparatus for identifying a signal transmitting source | |
JP3720817B2 (ja) | テレビジョンカメラ装置の故障診断方法 | |
JP2011035466A (ja) | ディレイ調整システム | |
JP4244448B2 (ja) | 情報送出システム、情報比較方法および情報比較装置 | |
KR101055442B1 (ko) | 미디어 컨버터 | |
JP3128937B2 (ja) | 特殊効果装置 | |
JP2008028651A (ja) | 信号処理装置及び信号処理方法 | |
JP3720453B2 (ja) | テレビジョンカメラ装置の故障診断方法 | |
JP3674726B2 (ja) | 送信装置及び受信装置並びに送受信装置 | |
JPH07298256A (ja) | テレビジョン画像データ伝送装置及び方法 | |
US6028904A (en) | Signal converting apparatus and method | |
JP3720818B2 (ja) | テレビジョンカメラ装置の故障診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |