JP3622203B2

JP3622203B2 - デジタルスイッチャ

Info

Publication number: JP3622203B2
Application number: JP52555295A
Authority: JP
Inventors: 勉高森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-30
Filing date: 1995-03-20
Publication date: 2005-02-23
Anticipated expiration: 2020-02-23
Also published as: US5754255A; GB9523609D0; WO1995027368A1; GB2293716B; GB2293716A; GB9815633D0; US5896181A

Description

技術分野
本発明は、複数のデジタル信号入力から所望のデジタル信号を選択して出力するデジタルスイッチャに関するものである。
背景技術
一般に、放送局やプロダクションハウスなどでは、複数のデジタルビデオ信号入力から所望のデジタルビデオ信号を選択してミックスやワイプなどの処理を施すデジタルビデオスイッチャである所謂エフェクトスイッチャを介して、多数の映像機器間でデジタルビデオ信号の授受を行っている。
そして、デジタルビデオ信号を伝送するためのインターフェースとしては、ビットパラレル方式でのデジタルビデオ信号のインターフェースとして、例えば、米国の映画テレビ技術者協会（SMPTE:Society of Motion Picture and Television Engineers）ではSMPTE125Mでコンポーネント信号について10ビットのパラレルデジタルビデオ信号を伝送するフォーマットを規定している。
さらに、１本のケーブルでビデオ信号の長距離伝送を可能にするビットシリアル方式でのデジタルビデオ信号のインターフェースとして、例えば、SMPTEではコンポーネント信号およびコンポジット信号とともにチャンネルコードにスクランブルドNRZI（No Return to Zero Inverted）を採用したSMPTE259Mが標準化され、国際無線諮問委員会（CCIR:International Radio Consultative Commitee）でもコンポーネント信号については656IIIとして標準化され、ヨーロッパ放送連合（EBU:European Broadcasting Union）においてもコンポーネント信号がTech3267として標準化されている。
上記SMPTE259Mのフォーマットでは、10ビットのパラレルデジタルビデオ信号をビットシリアルに変換してスクランブルドNRZI符号として伝送する。また、回線監視についてスクランブルドNRZI符号ではEDH（Error Detection and Handling）システムが標準化され、垂直ブランキング期間の特定のラインにシステム内機器やインターフェースで発生するエラーを検出するためのパリティやチェックサム、周期性冗長チェックコード（CRCC:Cyclic Redundancy Check Code）などの補助（Ancillary）データを挿入して伝送する手法が採用される。すなわち、伝送エラーの監視のために、例えば１フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、１フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを送信側で計算して、EDHパケットとして伝送される。上記CRCコードの生成多項式には、
Ｃ（Ｘ）＝X¹⁶＋X¹²＋X⁵＋１
が用いられる。
上記SMPTE259Mにより規格化されたシリアルデジタル・インターフェース（SDI:Serial Digital Interface）のフォーマットの概要を次の表１に示す。

ところで、デジタルビデオ信号にエラー検出のための補助データを挿入してシリアルデジタル伝送することにより、送信側の機器や伝送路におけるエラーの発生状態を受信側の機器で監視することができるようになるのであるが、多数の映像機器を組み合わせて使用する放送局やプロダクションハウスなどでは、上記補助データに基づいてエラー検出を行うエラー検出器を機器毎に設けたのでは、ハードウエアが大規模化するばかりでなく、各機器や伝送路におけるエラーの発生状態を的確に管理するのが困難である。
そこで、上述の如き従来の実情に鑑み、本発明の目的は、多数の映像機器を組み合わせて使用する放送局やプロダクションハウスなどにおいて、ハードウエアを大規模化させることなく、各機器や伝送路におけるエラーの発生状態を的確に管理できるようにすることにある。
本発明の他の目的は、エラー検出機能を備えたデジタルスイッチャを提供することにある。
本発明の他の目的は、エラー検出機能及び入力検出機能を備えたデジタルスイッチャを提供することにある。
本発明の他の目的は、エラー検出及び入力検出の結果を表示する表示機能を備えたデジタルスイッチャを提供することにある。
発明の開示
本発明に係るデジタルスイッチャでは、マトリクススイッチャ部に入力バスを介して入力される複数のデジタル信号について、上記マトリクススイッチャ部を制御手段で制御することにより、上記マトリクススイッチャ部の１つの出力バスに接続されたエラー検出器により選択的にエラー検出を行う。すなわち、本発明に係るデジタルスイッチャは、複数の入力バスと複数の出力バスとを有し、上記複数の入力バスを介して複数のデジタル信号が入力されるマトリクススイッチャ部と、上記複数の入力バスを介して上記マトリクススイッチャ部に入力された複数のデジタル信号を、上記マトリクススイッチャ部により選択させて上記複数の出力バスのうちの所望の出力バスから出力させる制御を行う制御手段と、上記マトリクススイッチャ部の上記複数の出力バスのうちの１つの出力バスに接続され、上記出力バスを介して上記マトリクススイッチャ部から供給されたデジタル信号のエラーを検出するエラー検出器とを備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記マトリクススイッチャ部の１つの出力バスに外部接続されたエラー検出器によりエラー検出を行う。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器が上記マトリクススイッチャ部の１つの出力バスに外部接続されていることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記マトリクススイッチャ部で選択されたデジタル信号に信号処理部により信号処理を施す。すなわち、本発明に係るデジタルスイッチャは、上記マトリクススイッチャ部の複数の出力バスに接続された少なくとも１つの信号処理部を備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、複数の入力バスを介して入力されるパラレルデジタル信号の選択を上記マトリクススイッチャ部により行う。すなわち、本発明に係るデジタルスイッチャは、上記複数の入力バスを介して入力されるデジタル信号がパラレルデジタル信号であることを特徴とする。
また、本発明に係るデジタルスイッチャでは、複数の入力バスを介して入力されるシリアルデジタル信号の選択を上記マトリクススイッチャ部により行う。すなわち、本発明に係るデジタルスイッチャは、上記複数の入力バスを介して入力されるデジタル信号がシリアルデジタル信号であることを特徴とする。
また、本発明に係るデジタルスイッチャでは、シリアルデジタル信号を変換したパラレルデジタル信号が上記マトリクススイッチャ部に供給される。すなわち、本発明に係るデジタルスイッチャは、上記シリアルデジタル信号をパラレルデジタル信号に変換する変換手段を備え、上記パラレルデジタル信号が上記マトリクススイッチャ部に供給されることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記エラー検出器において上記シリアルデジタル信号をパラレルデジタル信号に変換してエラー検出を行う。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器が上記シリアルデジタル信号をパラレルデジタル信号に変換する変換部と、上記パラレルデジタル信号のエラーを検出するエラー検出部とを備えてなることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記複数の入力バスを介して供給されるデジタル信号の入力の有無を１つの入力検出器により検出する。すなわち、本発明に係るデジタルスイッチャは、上記マトリクススイッチャ部の上記複数の出力バスのうちの上記エラー検出器が接続された出力バスに接続され、上記デジタル信号の入力の有無を検出する入力検出器をさらに備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記マトリクススイッチャ部の１つの出力バスに外部接続されたエラー検出器及び入力検出器により、上記複数のデジタル信号のエラー検出及び入力の有無の検出を行う。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器及び上記入力検出器が上記マトリクススイッチャ部の１つの出力バスに外部接続されていることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記エラー検出器及び上記入力検出器による検出結果を表示部により表示する。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器及び上記入力検出器による検出結果をそれぞれ表示する表示部をさらに備えることを特徴とする。
また、本発明に係るデジタルスイッチャでは、上記エラー検出器が上記デジタル信号のエラーを検出し、且つ、上記入力検出器が上記デジタル信号が入力されていることを検出した時に、上記デジタル信号がエラーであると判断する。すなわち、本発明に係るデジタルスイッチャは、上記エラー検出器及び上記入力検出器の検出結果がそれぞれ上記制御手段に入力され、上記制御手段が、上記エラー検出器が上記デジタル信号のエラーを検出し、且つ、上記入力検出器が上記デジタル信号が入力されていることを検出した時にのみ、上記デジタル信号がエラーであると判断することを特徴とする。
さらに、本発明に係るデジタルスイッチャでは、複数の入力バスを介して入力されるデジタルビデオ信号の選択を上記マトリクススイッチャ部により行う。すなわち、本発明に係るデジタルスイッチャは、上記デジタル信号がデジタルビデオ信号であることを特徴とする。
【図面の簡単な説明】
図１は本発明に係るデジタルスイッチャの構成を模式的に示すブロック図である。
図２は上記デジタルスイッチャを構成しているマトリクススイッチャ部にシリアルデジタルビデオ信号を供給する送信側の機器の要部構成を示すブロック図である。
図３は上記デジタルスイッチャにおいてシリアルデジタルビデオ信号のエラーをシリアルドメインでのロジックで検出するエラー検出器の構成を示すブロック図である。
図４は上記エラー検出器を構成しているCRCコード生成部の構成を示すブロック図である。
図５は上記デジタルスイッチャの診断モード時における制御用コンピュータによる制御動作を示すフローチャートである。
図６は上記デジタルスイッチャにおいてシリアルデジタルビデオ信号のエラーをパラレルドメインでのロジックで検出するエラー検出器の構成を示すブロック図である。
図７は本発明に係るデジタルスイッチャの他の構成を示すブロック図である。
発明を実施するための最良の形態
以下、本発明に係るデジタルスイッチャの実施例について、図面を参照して詳細に説明する。
本発明に係るデジタルスイッチャは、例えば図１のように構成される。
このデジタルスイッチャ10は、例えばSMPTE259M規格に準拠した複数チャンネルのシリアルデジタルビデオ信号を取り扱うデジタルビデオスイッチャであって、複数のシリアルデジタルビデオ信号が各入力バスを介して入力されるマトリクススイッチャ部11と、このマトリクススイッチャ部11の動作制御を行う制御部12と、上記マトリクススイッチャ部11の複数の出力バスに接続された信号処理部13A,13B・・・と、上記マトリクススイッチャ部11の１つの出力バスに接続された入力検出器14と、上記マトリクススイッチャ部11の１つの出力バスに接続されたエラー検出器15とを備えてなる。
ここで、各入力バスを介して上記マトリクススイッチャ部11に入力される各チャンネルのデジタルビデオ信号は、SMPTE259M規格に準拠したシリアルデジタルビデオ信号であって、それぞれ垂直ブランキング期間の特定のラインにエラー検出のための補助データが挿入されている。
すなわち、上記マトリクススイッチャ部11には、例えば図２に示すように、SMPTE259M規格に準拠したエンコーダ32を備えるビデオカメラなどの送信側の機器30から、シリアルデジタルビデオ信号が供給される。
上記エンコーダ32は、ビデオ信号処理部31で得られる例えばSMPTE125M規格に準拠した10ビットのパラレルデジタルビデオ信号について、１フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、１フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを
Ｃ（Ｘ）＝X¹⁶＋X¹²＋X⁵＋１
なる生成多項式により計算してEDHパケットを生成し、さらに、スクランブルドNRZI符号化してから、ビットシリアルに変換することにより、SMPTE259M規格に準拠したシリアルデジタルビデオ信号を生成するようになっている。
この実施例のデジタルスイッチャ10では、外部の操作卓20に設けられた操作部21からの操作入力に応じた制御動作を行う制御用コンピュータ22からの制御データが上記制御部12に供給されるようになっている。そして、上記制御部12は、上記制御用コンピュータ22により与えれられる制御データに基づいて、入力された複数チャンネルのシリアルデジタルビデオ信号を上記マトリクススイッチャ部11により選択して出力バスから出力させる制御を行う。
また、上記各信号処理部13A,13B・・・は、上記マトリクススイッチャ部11により選択された複数チャンネルのシリアルデジタルビデオ信号にミックス処理やワイプ処理などのエフェクト処理を施して、エフェクト処理済のシリアルデジタルビデオ信号ME_OUT1,ME_OUT2・・・を出力する。
また、上記入力検出器14は、上記マトリクススイッチャ部11の出力バスを介して供給されるシリアルデジタルビデオ信号の有無を検出することにより、上記マトリクススイッチャ部11に各入力バスを介して入力された各チャンネルのシリアルデジタルビデオ信号の有無を検出する。そして、この入力検出器14は、上記マトリクススイッチャ部11への各入力の有無を示す入力情報を上記操作卓20の制御用コンピュータ22に供給する。
さらに、上記エラー検出器15は、上記マトリクススイッチャ部11の出力バスを介して供給されるシリアルデジタルビデオ信号について、その垂直ブランキング期間の特定のラインに挿入されている補助データに基づいてエラー検出を行う。そして、このエラー検出器15は、上記マトリクススイッチャ部11の出力バスを介して供給されたシリアルデジタルビデオ信号にエラーが発生していることを示すエラー情報を上記操作卓20の制御用コンピュータ22に供給する。
上記エラー検出器15は、例えば図３に示すように、上記マトリクススイッチャ部11の出力バスを介してシリアルデジタルビデオ信号が供給されるCRCコード生成部15Aと比較部15Bとからなる。
上記CRCコード生成部15Aは、シリアルデジタルビデオ信号について、１フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、１フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを
Ｃ（Ｘ）＝X¹⁶＋X¹²＋X⁵＋１
なる生成多項式により計算して、各CRCコードを上記比較部15Bに供給する。このCRCコード生成部15Aでは、例えば図４に示すように16ビットレジスタ15A₀と３個の２入力排他的論理和回路（EX−ORゲート）15A₁,15A₂,15A₃からなる論理回路により、上記生成多項式の演算を行う。
そして、上記比較部15Bでは、上記マトリクススイッチャ部11を介して供給されるシリアルデジタルビデオ信号の垂直ブランキング期間の特定のラインに挿入されている補助データとして送信側の機器から送られてきた各CRCコードと、上記CRCコード生成部15Aにより生成された各CRCコードとを比較して、その不一致情報をエラー情報として出力する。
ここで、上記制御部12は、例えば診断モードを有しており、この診断モード時には、入力された各チャンネルのシリアルデジタルビデオ信号を上記マトリクススイッチャ部11により順次選択して、上記入力検出器14とエラー検出器15に供給するように、上記制御用コンピュータ22により与えれられる制御データに基づいて上記マトリクススイッチャ部11を制御する。
従って、上記診断モード時には、上記マトリクススイッチャ部11に入力される各チャンネルのシリアルデジタルビデオ信号について、順次、上記入力検出器14により入力の有無を検出し、さらに、上記エラー検出器15によりエラー検出を行うことができる。
そして、上記制御用コンピュータ22は、上記入力検出器14から供給される入力情報と上記エラー検出器15から供給されるエラー情報に基づいて、上記マトリクススイッチャ部11への各チャンネルのシリアルデジタルビデオ信号の入力状況とエラー発生状態を上記操作卓20に設けられた表示部23に表示させる。
上記制御用コンピュータ22は、診断モード時に入ると、例えば図５のフローチャートに示すような制御動作を行うようになっている。
すなわち、上記制御用コンピュータ22は、診断モードに入ると、先ずステップS1で、入力チャンネルを示すチャンネル情報CHをCH＝１として、上記制御部12に入力チャンネルを指定する。
次のステップS2では、指定した入力チャンネルにシリアルデジタルビデオ信号が入力されているか否かの判定処理を上記入力検出器14からの入力情報に基づいて行う。このステップS2における判定結果が「NO」すなわち上記入力検出器14によりシリアルデジタルビデオ信号が検出されない場合には、ステップS3に移って、そのチャンネルの入力が無いことを上記表示部23に表示させる表示制御を行う。また、このステップS2における判定結果が「YES」すなわち上記入力検出器14によりシリアルデジタルビデオ信号が検出された場合には、ステップS4に移る。
このステップS4では、指定した入力チャンネルのシリアルデジタルビデオ信号にエラーが無かったかの判定処理を上記エラー検出器15からのエラー情報に基づいて行う。このステップS4における判定結果が「YES」すなわち上記エラー検出器15によりシリアルデジタルビデオ信号のエラーが検出されていない場合には、ステップS5に移って、そのチャンネルのシリアルデジタルビデオ信号にはエラーが無いことを上記表示部23に表示させる表示制御を行う。また、このステップS4における判定結果が「NO」すなわちすなわち上記エラー検出器15によりシリアルデジタルビデオ信号のエラーが検出されている場合には、ステップS6に移って、そのチャンネルのシリアルデジタルビデオ信号にはエラーが有ることを上記表示部23に表示させる表示制御を行う。
そして、上記ステップ３、ステップ５又はステップ６の表示制御の次には、ステップ７に移って、全チャンネルについて処理を行ったか否かの判定処理を行う。このステップ７における判定結果が「NO」すなわち処理すべきチャンネルが有る場合には、ステップ８に移って入力チャンネルを示すチャンネル情報CHをCH＝CH＋１として上記ステップS2の判定処理に戻って、次の入力チャンネルの処理を行う。また、このステップ７における判定結果が「YES」すなわち処理すべきチャンネルが無い場合には、診断モードの制御動作を終了する。
これにより、上記デジタルスイッチャ10の全チャンネルについて、シリアルデジタルビデオ信号を供給する各種映像機器や伝送路におけるエラーの発生状態を各チャンネルの入力状況とともに上記表示部23の表示することができる。従って、上記表示部23の表示内容を確認することにより、各チャンネルの入力状況とともにエラーの発生状態を的確に監視することができる。すなわち、上記エラー検出器15は入力チャンネルにシリアルデジタルビデオ信号が入力されていないときにもエラーを検出することになるが、上記入力チャンネルにシリアルデジタルビデオ信号が入力されていないことを上記入力検出器14により検出しているので、入力チャンネルにシリアルデジタルビデオ信号が入力されていないにも拘わらずシリアルデジタルビデオ信号にエラーが発生していると判断してしまうことがない。
なお、この実施例では、上記入力検出器14により得られる入力情報と上記エラー検出器15により得られるエラー情報を上記制御用コンピュータ22に供給して、複数のシリアルデジタルビデオ信号の入力状況やエラー発生状態を上記操作卓20に設けられた表示部23に表示させるようにしたが、上記エラー情報を外部の機器管理装置に供給して、機器の利用状況や稼働状況などのデータとともにエラー発生状況を管理するようにしてもよい。また、上記入力検出器14及びエラー検出器15は、上記デジタルスイッチャ10の本体内に内蔵せずに、上記マトリクススイッチャ部11の１つの出力バスに外部接続するようにしてもよい。さらに、この実施例のデジタルスイッチャ10では、所謂エフェクトスイッチャとして機能するように、上記マトリクススイッチャ部11の出力バスに上記信号処理部13A,13B・・・を設けてあるが、エフェクトスイッチャの機能を必要としない場合には上記信号処理部13A,13B・・・を省略することができる。
また、上述の実施例におけるエラー検出器15は、シリアルデジタルビデオ信号のエラーをシリアルドメインでのロジックで検出するようにしたが、例えば図６に示すような構成としてパラレルドメインでのロジックで検出するようにしてもよい。
この図６に示したエラー検出器15は、上記マトリクススイッチャ部11の出力バスを介して供給されるシリアルデジタルビデオ信号をパラレルデジタルビデオ信号に変換するエンコーダ15aを入力段に備え、このエンコーダ15aにより得られるパラレルデジタルビデオ信号がCRCコード生成部15bと比較部15cに供給されるようになっている。
上記CRCコード生成部15bは、上記エンコーダ15aにより得られるパラレルデジタルビデオ信号について、１フィールド間の補助データを含めたフルフィールドのデータのCRCコードと、１フィールド間のアクティブ画像のみのデータのCRCコードと、補助データのみのCRCコードを
Ｃ（Ｘ）＝X¹⁶＋X¹²＋X⁵＋１
なる生成多項式により計算して、各CRCコードを上記比較部15cに供給する。このCRCコード生成部15cは、例えば１個の16ビットレジスタと30個の２入力排他的論理和回路（EX−ORゲート）により構成される。この論理回路により上記生成多項式の演算を行うことができる。
そして、上記比較部15cでは、上記エンコーダ15aにより得られるパラレルデジタルビデオ信号について、その垂直ブランキング期間の特定のラインに挿入されている補助データとして送信側の機器から送られてきた各CRCコードと、上記CRCコード生成部15bにより生成された各CRCコードとを比較することにより、その不一致情報をエラー情報として検出することができる。
また、上述の実施例のデジタルスイッチャ10では、シリアルデジタルビデオ信号をシリアルドメインでそのまま取り扱う構成にしたが、例えば図７に示すように、シリアルデジタルビデオ信号を変換手段でパラレルデジタル信号に変換して、シリアルドメインで取り扱う構成にしてもよい。
すなわち、図７に示したデジタルスイッチャ100は、例えばSMPTE259M規格に準拠した複数チャンネルのシリアルデジタルビデオ信号を取り扱うもので、各チャンネルのシリアルデジタルビデオ信号が各入力バスを介して供給されるSMPTE259M規格に準拠したデコード部110と、このデコード部110により10ビットパラレルのデジタルビデオ信号に変換された各チャンネルのパラレルデジタルビデオ信号が入力されるマトリクススイッチャ部111と、このマトリクススイッチャ部111の動作制御を行う制御部112と、上記マトリクススイッチャ部111の複数の出力バスに接続された信号処理部113A,113B・・・と、上記マトリクススイッチャ部111の１つの出力バスに接続された入力検出器114と、上記マトリクススイッチャ部111の１つの出力バスに接続されたエラー検出器115を備えてなる。
この実施例のデジタルスイッチャ100は、外部の操作卓120に設けられた操作部121からの操作入力に応じた制御動作を行う制御用コンピュータ122から制御データが上記制御部112に供給されるようになっている。そして、上記制御部112は、上記制御用コンピュータ122により与えれられる制御データに基づいて、入力された複数チャンネルのパラレルデジタルビデオ信号を上記マトリクススイッチャ部111により選択して出力バスから出力させる制御を行う。
そして、上記マトリクススイッチャ部111は、上記デコード部110を介して入力される各チャンネルのパラレルデジタルビデオ信号をパラレルドメインで選択するもので、上記制御部112により入出力の選択制御が行われる。
また、上記各信号処理部113A,113B・・・は、上記マトリクススイッチャ部111により選択された各チャンネルのパラレルデジタルビデオ信号にパラレルドメインでミックス処理やワイプ処理を施して、エフェクト処理済のパラレルデジタルビデオ信号ME_OUT1,ME_OUT2・・・を出力する。
また、上記入力検出器114は、上記マトリクススイッチャ部111の出力バスを介して供給されるパラレルデジタルビデオ信号の有無を検出することにより、各入力バスを介して上記デコード部110に入力された各チャンネルのシリアルデジタルビデオ信号の有無を検出する。そして、この入力検出器114は、上記マトリクススイッチャ部111への各入力の有無を示す入力情報を上記操作卓120の制御用コンピュータ122に供給する。
さらに、上記エラー検出器115は、上記マトリクススイッチャ部111の出力バスを介して供給されるパラレルデジタルビデオ信号について、その垂直ブランキング期間の特定のラインに挿入されている補助データに基づいてエラー検出をパラレルドメインで行う。そして、このエラー検出器115は、上記マトリクススイッチャ部111の出力バスを介して供給されたパラレルデジタルビデオ信号にエラーが発生していることを示すエラー情報を上記操作卓120の制御用コンピュータ122に供給する。
そして、上記制御用コンピュータ122は、上記入力検出器114から供給される入力情報と上記エラー検出器115から供給されるエラー情報に基づいて、上記デコード部110への各チャンネルのシリアルデジタルビデオ信号の入力状況とエラー発生状態を上記操作卓120に設けられた表示部123に表示させる。
なお、この実施例のデジタルスイッチャ100は、複数チャンネルのシリアルデジタルビデオ信号を入力とするものであるが、上記デコード部110を無くして、複数チャンネルのパラレルデジタルビデオ信号を上記マトリクススイッチャ部111に直接入力することにより、パラレルデジタルビデオ信号を取り扱うようにしてもよい。

Claims

複数の入力バスと複数の出力バスとを有し、上記複数の入力バスを介して複数のデジタル信号が入力されるマトリクススイッチャ部と、
上記複数の入力バスを介して上記マトリクススイッチャ部に入力された複数のデジタル信号を、上記マトリクススイッチャ部により選択させて上記複数の出力バスのうちの所望の出力バスから出力させる制御を行う制御手段と、
上記マトリクススイッチャ部の上記複数の出力バスのうちの１つの出力バスに接続され、上記出力バスを介して上記マトリクススイッチャ部から供給されたデジタル信号のエラーを検出するエラー検出器とを備えたデジタルスイッチャ。
上記エラー検出器が上記マトリクススイッチャ部の１つの出力バスに外部接続された請求項１記載のデジタルスイッチャ。
上記マトリクススイッチャ部の複数の出力バスに接続された少なくとも１つの信号処理部を備えた請求項１記載のデジタルスイッチャ。
上記複数の入力バスを介して入力されるデジタル信号がパラレルデジタル信号である請求項１記載のデジタルスイッチャ。
上記複数の入力バスを介して入力されるデジタル信号がシリアルデジタル信号である請求項１記載のデジタルスイッチャ。
上記シリアルデジタル信号をパラレルデジタル信号に変換する変換手段を備え、上記パラレルデジタル信号が上記マトリクススイッチャ部に供給される請求項５記載のデジタルスイッチャ。
上記エラー検出器が上記シリアルデジタル信号をパラレルデジタル信号に変換する変換部と、
上記パラレルデジタル信号のエラーを検出するエラー検出部とを備えた請求項５記載のデジタルスイッチャ。
上記マトリクススイッチャ部の上記複数の出力バスのうちの上記エラー検出器が接続された出力バスに接続され、上記デジタル信号の入力の有無を検出する入力検出器をさらに備えた請求項１記載のデジタルスイッチャ。
上記エラー検出器及び上記入力検出器が上記マトリクススイッチャ部の１つの出力バスに外部接続されてた請求項８記載のデジタルスイッチャ。
上記エラー検出器及び上記入力検出器による検出結果をそれぞれ表示する表示部をさらに備えた請求項８記載のデジタルスイッチャ。
上記エラー検出器及び上記入力検出器の検出結果がそれぞれ上記制御手段に入力され、
上記制御手段は、上記エラー検出器が上記デジタル信号のエラーを検出し、且つ、上記入力検出器が上記デジタル信号が入力されていることを検出した時にのみ、上記デジタル信号がエラーであると判断する請求項８記載のデジタルスイッチャ。
上記デジタル信号がデジタルビデオ信号である請求項１記載のデジタルスイッチャ。