JP3621869B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3621869B2
JP3621869B2 JP2000180382A JP2000180382A JP3621869B2 JP 3621869 B2 JP3621869 B2 JP 3621869B2 JP 2000180382 A JP2000180382 A JP 2000180382A JP 2000180382 A JP2000180382 A JP 2000180382A JP 3621869 B2 JP3621869 B2 JP 3621869B2
Authority
JP
Japan
Prior art keywords
metal film
metal
resin
semiconductor device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000180382A
Other languages
English (en)
Other versions
JP2001358254A (ja
Inventor
信幸 倉嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000180382A priority Critical patent/JP3621869B2/ja
Publication of JP2001358254A publication Critical patent/JP2001358254A/ja
Application granted granted Critical
Publication of JP3621869B2 publication Critical patent/JP3621869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子を封止する樹脂封止部と一体に樹脂バンプ部が形成され、樹脂バンプ部の外面に導体膜が被着されて外部接続端子が形成された半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
図7は半導体素子を封止する樹脂封止部と一体に樹脂バンプ部が形成され、樹脂バンプ部の外表面に金属膜が被着されてバンプ状の外部接続端子が形成された半導体装置の製造方法を示す。
図7(a)は、銅箔等の金属基材10の両面をレジストにより被覆し、露光・現像して金属基材10の一方の面の外部接続端子を形成する部位を露出させたレジストパターン12を形成し、レジストパターン12をマスクとして金属基材10をエッチングすることにより、金属基材10の一方の面に凹部14を形成した状態である。凹部14は外部接続端子となるバンプを形成するためのものである。
【0003】
図7(b)は、金属基材10に形成した凹部14の内面にめっきを施し、凹部14の内面を金属膜16によって被覆した状態を示す。この金属膜16は外部接続端子のバンプの外表面を被覆する部分となるものであり、金属基材10を溶解して除去する際に使用するエッチング液によっては溶解されない金属によって形成する。
図7(c)は、金属基材10の両面のレジストを除去した状態で、金属基材10の一方の面に金属膜16によって内面が被覆された凹部14が形成されている状態である。
【0004】
図7(d)〜(g)は、金属基材10に半導体素子20を搭載して半導体装置を形成する工程である。図7(d)は、金属基材10の一方の面の素子搭載部に導電性ペースト18を用いて半導体素子20を搭載した状態を示す。図7(e)は、ワイヤボンディングにより半導体素子20と金属膜16とを電気的に接続した状態を示す。ワイヤボンディングの際は半導体素子20の電極端子と凹部14の底部の金属膜16の内面とをボンディングワイヤ22によって接続する。
図7(f)は、樹脂封止装置を用いて半導体素子20、ボンディングワイヤ22及び凹部14を含む領域を樹脂封止した状態である。24が樹脂封止部である。図7(g)は、金属基材10を溶解して除去し、金属膜16を外部に露出させて半導体装置を得た状態を示す。金属膜16は樹脂封止部24の下面からバンプ状に突出した樹脂バンプ部24aの外表面を被覆して形成されており、樹脂バンプ部24a及び金属膜16によってバンプ状の外部接続端子26が形成された半導体装置が得られる。
【0005】
【発明が解決しようとする課題】
図7(g)に示す半導体装置は、半導体素子20と金属膜16とをボンディングワイヤ22により直接接続しているから引き回し用の配線パターンを形成する必要がなく、製造が容易であるとともに、半導体装置の小型化を図ることができ、従来の製造装置を用いて量産することが容易であるという利点がある。
しかしながら、上記半導体装置は金属膜16が樹脂バンプ部24aの外表面に被着して保持されているのみであり、樹脂と金属膜16との密着性が不十分であると樹脂バンプ部24aの外表面から金属膜16が剥離するという問題がある。このため金属膜16の樹脂と接する面を化学的に荒らして粗面化したり、金属膜16と密着性の良い樹脂材を選ぶことによって金属膜16が剥離する問題を解消することが検討されている。
【0006】
本発明は、これらの問題点を解消すべくなされたものであり、その目的とするところは、半導体素子を封止する樹脂封止部と一体に樹脂バンプ部が形成され、樹脂バンプの外表面に金属膜が被着されて外部接続端子が形成された半導体装置において、外部接続端子の金属膜の剥離、脱落を防止し、信頼性の高い製品として提供することができる半導体装置及びこの半導体装置の好適な製造方法を提供するにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するため、本発明は次の構成を備える。
すなわち、半導体素子を樹脂封止する樹脂封止部の実装面側に樹脂封止部と一体に複数の樹脂バンプ部が形成され、該樹脂バンプ部の外表面が金属膜により被覆されるとともに、該金属膜の内面と半導体素子の電極端子とがワイヤボンディングされてなる半導体装置において、前記樹脂バンプ部の基部を被覆する前記金属膜の周縁部が、前記樹脂バンプ部の基部位置から樹脂バンプ部の内側に突出する係止部に形成されていることを特徴とする。
また、前記係止部が、前記金属膜の周縁部の全周に形成されていることは、樹脂バンプ部と金属膜とのくい付きを強固にし、金属膜の剥離、脱落を防止する上で有効である。
【0008】
また、半導体装置の製造方法において、金属基材の一方の面の素子搭載部の近傍に、該素子搭載部に搭載する半導体素子と電気的に接続される外部接続端子の平面配置に合わせて凹部を形成し、該凹部の内面を前記金属基材を溶解するエッチング液で溶解されない金属からなる金属膜によって被覆した後、前記凹部の開口縁に潰し加工を施して前記金属膜の周縁部が凹部の内側に突出する係止部を形成し、該係止部を形成した金属基材の一方の面の素子搭載部に半導体素子を搭載して、該半導体素子の電極端子と前記金属膜の内面とをワイヤボンディングし、前記半導体素子、ボンディングワイヤ及び凹部を含む前記金属基材の一方の面側を樹脂封止した後、前記金属基材を溶解して除去し、前記金属膜を露出させることを特徴とする。
また、前記凹部の内面に、金めっき、パラジウムめっき、ニッケルめっき及びパラジウムめっきの順にめっきを施して前記金属膜を形成することにより、ワイヤボンディング性が良好な金属膜を形成することができ、はんだ付け等による実装が確実にできる半導体装置を製造することができる。
【0009】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。
本発明に係る半導体装置の製造方法は金属基材を利用して半導体装置を製造する点においては、前述した従来の半導体装置の製造方法と同様である。
すなわち、金属基材の一方の面に凹部を形成し、凹部の内面を金属膜によって被覆し、金属基材の一方の面の素子搭載部に半導体素子を搭載し、半導体素子と金属膜とをワイヤボンディングにより電気的に接続し、金属基材の半導体素子を搭載した面を樹脂封止した後、金属基材を溶解して除去することにより、樹脂封止部の外表面にバンプ状に突出した外部接続端子を形成して半導体装置を得る。
【0010】
本発明に係る半導体装置の製造方法で特徴とする点は、金属基材に形成する外部接続端子を形成するための金属膜を加工する方法にある。
以下では、まず、金属基材を加工して半導体素子を搭載する金属フレームを形成するまでの加工方法について説明する。
図1は金属基材10に凹部14を形成して凹部14の内面を金属膜16によって被覆するまでの加工工程を示す。
図1(a)は、まず、銅箔等の金属基材10の両面をレジスト11によって被覆した状態である。金属基材10は後工程でエッチング液を用いて溶解して除去するから、金属基材10にはエッチングによって容易に溶解して除去できる材料を選択するのがよい。本実施形態では、金属基材10として、厚さ0.15mmの銅材を使用している。
【0011】
図1(b)は、レジスト11を露光・現像し金属基材10の凹部14を形成する部位を露出させたレジストパターン12を形成した状態である。凹部14は金属基材10の一方の面のみに設ける。したがって、金属基材10の一方の面のレジスト11を露光・現像してレジストパターン12を形成している。
図1(c)は、レジストパターン12をマスクとして金属基材10をエッチングし、金属基材10に凹部14を形成した状態を示す。本実施形態では、凹部14は平面寸法が0.6mm、深さ0.1mm程度に形成した。
【0012】
図1(d)は、金属基材10をエッチングして形成した凹部14の内面にめっきを施し、凹部14の内面を金属膜16によって被覆した状態を示す。13は金属基材10のエッチングに使用したレジストパターン12を溶解して除去した後、金属基材10の表面を被覆しためっき用のレジストである。めっき用のレジスト13をエッチングして金属基材10の凹部13を露出させてめっきを施す。
金属膜16を形成するめっきは適宜選択可能であるが、本実施形態では、外部接続端子の外表面に露出する側から、金めっき−パラジウムめっき−ニッケルめっき−パラジウムめっきを施して4層構成によって形成している。このようなめっき構成とすることによって金属膜16のワイヤボンディング性を良好とし実装時のはんだ付け性を良好にすることができる。金属膜16の総厚は5〜10μmである。
図1(e)は、めっきを施した後、めっき用のレジスト13を溶解して除去した状態である。金属基材10の一方の面に凹部14が形成され、凹部14の内面が金属膜16によって被覆されている。
【0013】
図2は、本願発明で特徴的な加工工程で、凹部14の開口縁に潰し加工を施し、凹部14の内面を被覆する金属膜16の周縁部に係止部16aを形成する加工工程を示している。
図2(a)は、内面が金属膜16によって被覆された凹部14を形成した金属基材10である。図2(b)は、この金属基材10に潰し加工を施した状態を示す。ポンチ30は金属基材10に当接する端面を略平坦面に形成するとともに、ポンチ30の端面の平面寸法を凹部14の開口寸法よりも若干大きく形成し、凹部14の上方から金属基材10を水平に突くことによって、凹部14の開口縁をわずかに潰し、この潰し加工により凹部14の内面に被着されている金属膜16の周縁部を凹部14の内側に突出させて係止部16aを形成する。32は潰し加工により凹部14の開口縁に形成された段差部である。
【0014】
金属基材10の凹部14に施す潰し加工は、図2(b)に示すように、金属膜16の端縁を凹部14の内側に突出させるようにすることを目的とするものであり、金属膜16の周縁部を凹部14の内側に突出させることによって、半導体素子を樹脂封止した際に樹脂に金属膜16がくい付き、金属膜16が樹脂から剥離したり脱落したりすることを防止する。図2(b)に示す例は、係止部16aが金属基材10の平面と略平行に突出するように加工した例であるが、係止部16aが凹部14の内側に若干突出するように加工することで、金属膜16が剥離することを防止することができる。ポンチ30の端面の形状を、ポンチ30によって金属基材10を突いた際に、金属基材10の肉を内側に寄せて金属膜16の周縁部が凹部14の内側に突出しやすくなるようにしてもよい。
【0015】
また、係止部16aは金属膜16の周縁部の全周にわたってリング状に形成してもよいし、金属膜16の周縁部の一部を潰し加工して、金属膜16の周縁部に部分的に凹部14の内側に突出する部位を形成して係止部16aとしてもよい。図3は、金属基材10に凹部14を形成し、凹部14の内面を金属膜16によって被覆し、凹部14に潰し加工を施して金属膜16の周縁部に係止部16aを形成した金属フレーム40の平面図を示す。17は半導体素子を搭載する素子搭載部である。素子搭載部17の周囲に、内面に金属膜16が被覆された凹部14が形成されている。
図4は金属フレームを拡大して示す平面図であり、金属膜16の周縁部に係止部16aが形成されていることを示す。
金属基材10に上述したように凹部14等を加工する場合は、実際には、短冊状あるいは大判の金属基材10を被加工品とし、この金属基材10に所要の加工を施して金属フレーム40を形成する。
【0016】
図5は、上記のようにして形成した金属フレームに半導体素子20を搭載し、樹脂封止して半導体装置を製造する工程を示す。
図5(a)は、金属フレーム40の素子搭載部17に導電性ペースト18を用いて半導体素子20を搭載した状態である。
図5(b)は、次に、ワイヤボンディングにより半導体素子20と金属膜16とを電気的に接続した状態である。ワイヤボンディングの際には、半導体素子20の電極端子と凹部14の底部の金属膜16の内面とをボンディングする。22がボンディングワイヤである。
なお、ワイヤボンディングによって半導体素子20と金属膜16とを接続する他の方法として、凹部14の底部の金属膜16の内面にあらかじめ金バンプを形成しておき、この金バンプ上に金ワイヤをワイヤボンディングして接続する方法も可能である。
【0017】
図5(c)は、金属基材10の半導体素子20を搭載した面を樹脂封止した状態を示す。この樹脂封止の際には、半導体素子20、ボンディングワイヤ22及び金属膜16(凹部14)を封止するよう樹脂成形する。樹脂封止金型を用いた樹脂封止により、凹部14内に樹脂が充填され、樹脂封止部24が一体に樹脂成形される。
図5(d)は、樹脂封止が終了した後、金属基材10を塩化第2鉄を主成分とするエッチング液により溶解して除去し、半導体装置を得た状態を示す。金属基材10を溶解して除去することにより、樹脂封止部24に半導体素子20及びボンディングワイヤ22が封止されるとともに、樹脂封止部24の実装面側の外面に外部接続端子26がバンプ状に突出して形成された半導体装置が得られる。
【0018】
外部接続端子26は、樹脂封止した際に凹部14に樹脂が充填されることによってバンプ状に成形される樹脂バンプ部24aの外表面に金属膜16が被着されて形成されている。
金属膜16の周縁部には図2(b)に示すように係止部16aが形成されているから、樹脂封止の際に係止部16aが樹脂中にくい込んで樹脂成形され、金属膜16が樹脂バンプ部24aから剥離したり脱落したりすることを防止する。なお、樹脂バンプ部24aの基部には、金属膜16に潰し加工を施した際に金属基材10の表面に形成された段差32による突部24bが形成される。
【0019】
本実施形態の半導体装置によれば、金属膜16の周縁部に係止部16aを設けて金属膜16の剥離あるいは脱落を防止したことにより、金属膜16の内面を荒らして粗面化することによって金属膜16と樹脂との密着性を向上させるといった必要がなくなり、ワイヤボンディング性を重視した金属膜16の構成とすることができ、半導体素子20と外部接続端子16とを確実に電気的に接続することが可能になる。また、半導体素子20の樹脂封止に使用する樹脂材として、金属膜16との密着性よりも放熱性を重視した材料を選ぶといったことが可能になり、これによって半導体装置の信頼性を向上させることが可能になる。
【0020】
なお、半導体素子を搭載する金属フレームは種々の形状に形成することができ、これによって半導体装置も任意の形状に形成することができる。図6に示す半導体装置の製造方法は、凹部状の素子搭載部を形成した金属フレームを使用して半導体装置を製造することを特徴とする。図6(a)は、金属基材10の表面にエッチング用のレジストパターン12を形成し、ハーフエッチングにより外部接続端子を形成するための凹部14と半導体素子20を搭載する素子搭載用凹部50を形成した状態である。図6(b)は、めっき用のレジスト13によって金属基材10の表面を被覆し、めっきを施して凹部14の内面と素子搭載凹部50の内面を金属膜16、52によって被覆した状態である。金属膜16、52は適宜めっきを順次施すことによって複数の層構成とすることができる。
【0021】
図6(c)は、本発明に係る半導体装置の製造方法において特徴的な工程で、凹部14及び素子搭載凹部50の開口縁に潰し加工を施し、凹部14及び素子搭載凹部50の内面を被覆する金属膜16、52の周縁部に係止部16a、52aを形成した状態である。
このようにして形成した金属フレーム40に半導体素子20を接着剤層を介して搭載し、金属フレーム40の半導体素子20を搭載した面を樹脂封止し(図6(d))、樹脂封止した後、金属フレーム40を溶解して除去することによって樹脂封止部24の外面から外部接続端子26がバンプ状に突出した半導体装置を得ることができる。
【0022】
本実施形態の半導体装置は素子搭載凹部50に半導体素子20を搭載して半導体素子20の搭載位置を低くすることにより半導体装置の薄型化を図ることが可能になる。また、素子搭載凹部50を半導体素子20が搭載される中央部が一段低位となる形状に形成し、半導体素子20から素子搭載凹部50の内面を被覆する金属膜52の段差部分にワイヤボンディング可能とすることにより、金属膜52を接地電位あるいは電源電位として半導体素子20と接地電位等とを容易に電気的に接続することが可能となる。
【0023】
本実施形態の半導体装置の場合も、上述した実施形態と同様に、樹脂バンプ部24aの外表面を被覆する金属膜16の剥離あるいは脱落を効果的に防止することができる。また、半導体素子20が搭載される金属膜52についても係止部52aを形成したことによって樹脂封止部24から金属膜52が剥離することを防止することができ、半導体装置の信頼性を向上させることができる。
【0024】
【発明の効果】
本発明に係る半導体装置によれば、上述したように、外部接続端子を構成する金属膜の剥離や脱落を効果的に防止することができ、信頼性の高い半導体装置として提供することができる。また、本発明に係る半導体装置の製造方法によれば、金属膜に容易に係止部を形成することができ、金属膜の剥離や脱落を防止した信頼性の高い半導体装置を製造することが可能になる。また、これによって、確実にワイヤボンディングでき、放熱性にすぐれた半導体装置を提供することが可能になる。
【図面の簡単な説明】
【図1】半導体装置の製造に用いる金属フレームを製造する工程を示す説明図である。
【図2】金属膜の周縁部に係止部を形成する工程を示す説明図である。
【図3】半導体装置の製造に用いる金属フレームの例を示す平面図である。
【図4】金属フレームを拡大して示す説明図である。
【図5】金属フレームを用いて半導体装置を製造する実施形態を示す説明図である。
【図6】金属フレームを用いて半導体装置を製造する他の実施形態を示す説明図である。
【図7】半導体装置の従来の製造方法を示す説明図である。
【符号の説明】
10 金属基材
11 レジスト
12 レジストパターン
13 レジスト
14 凹部
16 金属膜
16a 係止部
17 素子搭載部
18 導電性ペースト
20 半導体素子
22 ボンディングワイヤ
24 樹脂封止部
24a 樹脂バンプ部
24b 突部
26 外部接続端子
30 ポンチ
40 金属フレーム

Claims (4)

  1. 半導体素子を樹脂封止する樹脂封止部の実装面側に樹脂封止部と一体に複数の樹脂バンプ部が形成され、該樹脂バンプ部の外表面が金属膜により被覆されるとともに、該金属膜の内面と半導体素子の電極端子とがワイヤボンディングされてなる半導体装置において、
    前記樹脂バンプ部の基部を被覆する前記金属膜の周縁部が、前記樹脂バンプ部の基部位置から樹脂バンプ部の内側に突出する係止部に形成されていることを特徴とする半導体装置。
  2. 前記係止部が、前記金属膜の周縁部の全周に形成されていることを特徴とする請求項1記載の半導体装置。
  3. 金属基材の一方の面の素子搭載部の近傍に、該素子搭載部に搭載する半導体素子と電気的に接続される外部接続端子の平面配置に合わせて凹部を形成し、
    該凹部の内面を前記金属基材を溶解するエッチング液で溶解されない金属からなる金属膜によって被覆した後、
    前記凹部の開口縁に潰し加工を施して前記金属膜の周縁部が凹部の内側に突出する係止部を形成し、
    該係止部を形成した金属基材の一方の面の素子搭載部に半導体素子を搭載して、
    該半導体素子の電極端子と前記金属膜の内面とをワイヤボンディングし、
    前記半導体素子、ボンディングワイヤ及び凹部を含む前記金属基材の一方の面側を樹脂封止した後、
    前記金属基材を溶解して除去し、前記金属膜を露出させることを特徴とする半導体装置の製造方法。
  4. 前記凹部の内面に、金めっき、パラジウムめっき、ニッケルめっき及びパラジウムめっきの順にめっきを施して前記金属膜を形成することを特徴とする請求項3記載の半導体装置の製造方法。
JP2000180382A 2000-06-15 2000-06-15 半導体装置及びその製造方法 Expired - Fee Related JP3621869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000180382A JP3621869B2 (ja) 2000-06-15 2000-06-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000180382A JP3621869B2 (ja) 2000-06-15 2000-06-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001358254A JP2001358254A (ja) 2001-12-26
JP3621869B2 true JP3621869B2 (ja) 2005-02-16

Family

ID=18681494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000180382A Expired - Fee Related JP3621869B2 (ja) 2000-06-15 2000-06-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3621869B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897704B2 (ja) 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP5578704B2 (ja) * 2010-03-09 2014-08-27 Shマテリアル株式会社 半導体素子搭載用基板及びその製造方法

Also Published As

Publication number Publication date
JP2001358254A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
KR0183412B1 (ko) 반도체 장치 및 그 제조방법
EP1921674A1 (en) Semiconductor device and method for manufacturing same
JP2001024135A (ja) 半導体装置の製造方法
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP3897704B2 (ja) リードフレーム
JP4362163B2 (ja) 半導体装置の製造方法
KR100630581B1 (ko) 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법
CN108074903B (zh) 引线框架和电子元件装置
JP3137323B2 (ja) 半導体装置及びその製造方法
JP3621869B2 (ja) 半導体装置及びその製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP2000216185A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP3522403B2 (ja) 半導体装置
JP4243178B2 (ja) 半導体装置の製造方法
JP6476494B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2003332495A (ja) 半導体装置の製造方法
JP3798765B2 (ja) 半導体装置の製造方法
JP2024061820A (ja) 半導体装置用基板及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3621869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees