KR200291192Y1 - 반도체장치의 저전력 인버터회로 - Google Patents

Abstract

본 고안은 반도체장치의 저전력 인버터회로에 관한 것으로, 특히 시스템의 인버팅 모드와 논인버팅 모드에 따라 상반된 레벨의 제 1 신호와 제 2 신호를 공급하는 제어신호 발생부와, 입력 신호에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터 및 엔채널 트랜지스터로 구성되며 피채널 트랜지스터의 소스에 제 2 신호가 인가되며 엔채널 트랜지스터의 소스에 제 1 신호가 인가되고 상기 드레인에서 출력을 발생하는 인버팅신호 발생부를 구비한다. 따라서, 본 고안은 논인버팅 모드에서 입/출력 사이의 전압 강하를 피하기 위하여 하나 내지 두 개의 전송 트랜지스터를 구비하므로써 회로의 전력 소모가 크게 감소하게 되어 저전력 회로에 적용할 수 있으며 특히 포터블 디바이스에 매우 적합한 잇점을 가진다.

Description

반도체장치의 저전력 인버터회로

본 고안은 인버터회로를 구비한 반도체장치에 관한 것으로서, 특히 반도체장치가 입력신호를 반전하지 않고 원상태로 출력하는 논인버팅 모드에서 입력신호가 스위치할 경우 내지 플로팅되었을 경우 회로내 전력 소모를 최소화시킬 수 있는 저전력 인버터회로에 관한 것이다.

통상적인 반도체장치에 사용되고 있는 CMOS 인버터는 피채널 트랜지스터의 소스를 전원 전압에 연결하고, 드레인을 엔채널 트랜지스터의 드레인과 묶어 출력에 연결하며, 엔채널 트랜지스터의 소스를 접지에 연결하고 각 게이트는 서로 묶어 입력 단자에 접속하고 있다. 입력 신호가 전원 전압인 하이 레벨로 입력되면 CMOS 인버터는 엔채널 트랜지스터가 턴온되어 출력 단자로 로우 레벨의 출력 신호를 출력한다. 반면에 입력 신호가 로우 레벨로 입력되면 CMOS 인버터는 피채널 트랜지스터가 턴온되어 출력 단자로 하이 레벨의 출력 신호를 출력한다. 그러므로, CMOS 인버터는 입력 신호에 상반된 출력 신호를 발생하는 기능을 한다.

도 1은 종래 기술의 일 실시예에 따른 반도체장치의 인버터회로를 나타낸 회로도로서, 상반된 레벨의 제 1 신호(V1)와 제 2 신호(V2)를 공급하는 제어신호 발생부(10)와, 입력 신호(인버터회로)를 반전해서 출력하는 CMOS 인버터(20)와, 상기 제어신호 발생부(10)의 제 1 신호(V1)에 구동되어 레벨 천이를 발생하지 않는 입력 신호(IN)를 출력 신호(OUT)로서 출력하는 제 1 전송 트랜지스터(30)와, 상기 제어신호 발생부(10)의 제 2 신호(V2)에 구동되어 상기 CMOS 인버터(20)의 출력(Vinv)을 출력 신호(OUT)로서 출력하는 제 2 전송 트랜지스터(40)로 구성된다.

여기서, 상기 제어신호 발생부(10)는 통상의 기억소자인 메모리 셀을 사용한다. 이러한 구성을 가지는 인버터회로는 시스템 모드가 논인버팅 모드로 설정되어 있으면 상기 제어신호 발생부(10)를 통해서 제 1 신호(V1)와 제 2 신호(V2)가 출력되어 제 1 전송 트랜지스터(30)를 온시키고 제 2 전송 트랜지스터(40)를 오프시켜서 출력 단자에 하이레벨의 입력 신호(IN)를 출력한다. 이와 반대로 시스템 모드가 인버팅 모드로 설정되어 있으면 상기 제어신호 발생부(10)의 신호들(V1,V2)에 의해서 제 1 전송 트랜지스터(30)가 오프되고 제 2 전송 트랜지스터(40)가 온되어서 결국 CMOS 인버터(20)의 출력(Vinv)을 출력 단자에 출력한다.

그러므로, CMOS 인버터(20)는 입력 신호(IN)의 레벨에 따라 적어도 어느 하나의 트랜지스터(T1,T2)가 오프되어 있기 때문에 전원 전압에서 접지로 전류 패스가 생기지 않는다. 그렇지만, 입력 신호(IN)가 2V에서 3V로 스위치하고 있을 경우 피채널 및 엔채널 트랜지스터(T1,T2)가 동시에 턴온되는 경우가 발생하게 되어 전원에서 접지로 전류 패스가 생기게 된다.

또한, 시스템이 논인버팅 모드이고 입력 신호가 스위칭될 경우에도 CMOS 인버터(20)는 전류를 소모하게 된다.

도 2는 종래 기술의 다른 실시예에 따른 반도체장치의 인버터회로를 나타낸 회로도로서, 상반된 레벨의 제 1 신호(V1')와 제 2 신호(V2')를 공급하는 제어신호 발생부(10)와, 입력 신호(IN)를 반전해서 출력하는 CMOS 인버터(20)와, 상기 입력 신호(IN)에 의해 구동되어 상기 제어신호 발생부(10)의 제 2 신호(V2')를 출력 신호(OUT)로서 출력하는 제 1 전송 트랜지스터(30')와, 상기 CMOS 인버터(20)의 출력에 의해 구동되어 상기 제어신호 발생부(10)의 제 1 신호(V1')를 출력 신호(OUT)로서 출력하는 제 2 전송 트랜지스터(40')로 구성된다.

상기와 같이 구성된 반도체장치의 인버터회로도 역시 도 1에서와 같이 상기 제어신호 발생부(10)는 메모리 셀을 사용한다.

이 인버터 회로는 시스템 모드가 논인버팅 모드로 설정되어 있고 입력 신호가 하이 레벨로 인가되면 제 1 전송 트랜지스터(30')가 온되어 상기 제어신호 발생부(10)를 통해서 발생된 하이 레벨의 제 2 신호(V2')를 출력 신호(OUT)로 출력한다. 이와 반대로 시스템이 인버팅 모드로 설정되어 있고 입력 신호가 로우 레벨로 인가되면 제 2 전송 트랜지스터(40')가 온되어 로우 레벨의 제 1 신호(V1')를 출력 신호(OUT)로 출력한다.

그러므로, 상기 제어신호 발생부(10)인 메모리 셀이 논리 "0" 값을 가지고 있는지 아니면 논리 "1" 값을 가지고 있는지에 따라 회로가 논인버팅 모드 또는 인버팅 모드로 작동하는지를 알 수 있는데, 이 회로의 CMOS 인버터도 입력 신호의 레벨이 스위치할 경우 신호를 인버팅시키던지 논인버팅시키던지에 상관없이 전류를 계속 소모하기 때문에 저전력용 반도체 장치의 경우에 전력 소모량이 매우 크다는 문제점이 있었다.

본 고안의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 시스템이 논인버팅모드일 경우 입력 신호의 스위치시 씨모스 인버터에 발생하는 전류 경로를 차단하여 저전력 소자로 작동시킬 수 있는 반도체장치의 저전력 인버터회로를 제공하는데 있다.

도 1은 종래 기술의 일 실시예에 따른 반도체장치의 인버터회로를 나타낸 회로도,

도 2는 종래 기술의 다른 실시예에 따른 반도체장치의 인버터회로를 나타낸 회로도,

도 3은 본 고안의 일 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도,

도 4는 본 고안의 다른 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도,

도 5는 본 고안의 또 다른 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도,

도 6은 본 고안의 또 다른 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도.

*도면의 주요 부분에 대한 부호의 설명*

50, 50': 제어신호 발생부 60: 인버팅신호 발생부

70: 제 1 전송 트랜지스터 80, 80': 제 2 전송 트랜지스터

상기 목적을 달성하기 위하여 본 고안의 저전력 인버터회로는 시스템의 인버팅 모드와 논인버팅 모드에 따라 상반된 레벨의 제 1 신호와 제 2 신호를 공급하는 제어신호 발생부와, 입력 신호에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터 및 엔채널 트랜지스터로 구성되며 피채널 트랜지스터의 소스에 제 2 신호가 인가되며 엔채널 트랜지스터의 소스에 제 1 신호가 인가되고 상기 드레인에서 출력을 발생하는 인버팅신호 발생부를 구비하는 것을 특징으로 한다.

본 고안의 저전력 인버터회로에 있어서, 상기 인버팅신호 발생부의 엔채널 트랜지스터와 그 출력 노드 사이에 연결되며 엔채널 트랜지스터의 소스로부터 출력된 신호에 응답하여 구동되며 소스에 인가되는 입력 신호를 상기 출력 노드에 연결된 드레인으로 전송하는 제 1 전송 트랜지스터를 더 구비한다. 그리고, 상기 인버팅 신호 발생부의 피채널 트랜지스터와 그 출력 노드 사이에 연결되며 피채널 트랜지스터의 소스로부터 출력된 신호에 응답하여 구동되며 소스에 인가되는 입력 신호를 상기 출력 노드에 연결된 드레인으로 전송하는 제 2 전송 트랜지스터를 더 구비하기도 한다.

상기 목적을 달성하기 위하여 본 고안의 다른 저저력 인버터회로는 인버팅 모드 내지 논인버팅 모드로 변경하기 위한 제어신호를 발생하는 제어신호 발생부와, 입력 신호에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터 및 엔채널 트랜지스터를 구비하며 상기 드레인에서 출력을 발생하는 인버팅신호 발생부와, 상기 제어신호 발생부의 제어 신호에 응답하여 구동되어 전원 전압을 상기 피채널 트랜지스터의 소스에 인가하는 제 1 전송 트랜지스터와, 상기 엔채널 트랜지스터의 소스에 응답하여 구동되어 소스에 인가되는 입력 신호를 상기 인버팅신호 발생부의 출력 노드에 연결된 드레인으로 전송하는 제 2 전송 트랜지스터를 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예에 대해 상세하게 설명하고자 한다.

도 3은 본 고안의 일 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도이다.

이 반도체장치의 저전력 인버터회로는 시스템의 인버팅 모드와 논인버팅 모드에 따라 상반된 레벨의 제 1 신호(V1)와 제 2 신호(V2)를 공급하는 제어신호 발생부(50)와, 입력 신호(IN)에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터(T1) 및 엔채널 트랜지스터(T2)로 구성되며 피채널 트랜지스터(T1)의 소스에 제 1 신호(V1)가 인가되며 엔채널 트랜지스터(T2)의 소스에 제 2 신호(V2)가 인가되고 상기 드레인에서 출력을 발생하는 인버팅신호 발생부(60)로 구성된다.

여기서, 상기 제어신호 발생부(50)는 통상의 기억 소자인 메모리 셀을 사용하며 상기 인버팅신호 발생부(60)는 통상의 CMOS 인버터를 사용한다. 그리고, 제어신호 발생부(50)의 제 1 신호(V1)과 제 2 신호(V2)는 출력 신호(OUT)가 스위치하고 있을 경우 생성된 천이에 의해 장애를 받지 않도록 설정되어야 한다.

위와 같이 구성된 인버터회로가 인버팅 모드의 설정에 따라 논리 "1" 값을 홀드하고 있으면 제어신호 발생부(50)는 제 1 신호(V1)를 로우 레벨로 반면에 제 2 신호(V2)를 하이 레벨로 출력한다. 그러면, 인버팅신호 발생부(60)는 통상의 인버터로서 작용하게 되는데 입력 신호(IN)가 하이 레벨일 경우 엔채널 트랜지스터가 턴온되어 소스인 노드 N6에 인가된 제 1 신호(V1)인 로우 레벨의 신호를 출력 노드(N2)에 출력한다. 반면에 입력 신호(IN)가 로우 레벨일 경우 피채널 트랜지스터가 턴온되어 소스인 노드 N5에 인가된 제 2 신호(V2)인 하이 레벨의 신호를 출력 노드(N2)에 출력한다.

반면에 인버터 회로가 논인버팅 모드로 설정됨에 따라 논리 "0" 값을 홀드하고 있으면 제어신호 발생부(50)는 제 1 신호(V1)를 하이 레벨로 반면에 제 2 신호(V2)를 로우 레벨로 출력한다. 그러면, 인버팅신호 발생부(60)는 인버터로 작동하기 보다는 약한 논인버터 기능을 가지는 버퍼로 작동하는데, 즉 입력 신호(IN)가 하이 레벨일 경우 엔채널 트랜지스터(T2)가 턴온되어 소스인 노드 N6에 인가된 제 1 신호인(V1)인 하이 레벨의 신호가 트랜지스터의 문턱 전압 강하가 생긴 상태로 출력 노드(N2)에 출력된다. 이와 반대로 입력 신호(IN)가 로우 레벨일 경우 피채널 트랜지스터(T1)가 턴온되어 소스인 노드 N5에 인가된 제 2 신호(V2)인 로우 레벨의 신호가 트랜지스터의 문턱 전압 상승이 생긴 상태로 출력 노드(N2)에 출력된다.

상기 논인버팅 모드에서 입력 신호가 레일 투 레일(rail-to-rail)로 스윙할 경우 인버팅신호 발생부(60)의 피채널 트랜지스터와 엔채널 트랜지스터는 동시에 턴온될 수 없다. 피채널 트랜지스터(T1)가 턴온되기 위해서는 게이트 전압보다 문턱 전압이 높은 전압이 드레인에 걸려야 하는데, 예를 들어 입력 전압이 2V라면 피채널 트랜지스터(T1)가 턴온되기 위해 약 3V의 드레인 전압을 가져야 한다. 그러나, 만약 피채널 트랜지스터(T1)의 드레인 전압이 약 3V라면 게이트 전압이 드레인 전압보다 낮기 때문에 엔채널 트랜지스터(T2)가 턴온되지 못한다.

본 고안의 저전력 인버터회로는 논인버팅 모드에서 입력 신호(IN)가 스위칭할 경우 전류 손실이 없게 된다. 결국, 출력신호(OUT)는 피채널 및 엔채널 트랜지스터(T1,T2)의 문턱 전압 때문에 입력 전압을 따라갈 수 없으며, 입력신호(IN)가 2∼3V 범위로 남아 있더라도 출력신호(OUT)는 피채널 및 엔채널 트랜지스터(T1,T2)가 오프되기 때문에 플로우팅되어 입력 신호의 스위치로 인한 인버팅 신호 발생부의 전류 경로가 차단된다.

도 4는 본 고안의 다른 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도이다.

이를 참조하면, 이 실시예는 도 1에 도시된 장치에 인버팅신호 발생부(60)의 엔채널 트랜지스터(T2)와 그 출력 노드(N2) 사이에 연결되며 엔채널 트랜지스터(T2)의 소스로부터 출력된 신호에 응답하여 구동되며 소스에 인가되는 입력 신호를 상기 출력 노드(N2)에 연결된 드레인으로 전송하는 제 1 전송 트랜지스터(70)를 더 구성하여 이루어진다.

이 실시예는 논인버팅 모드에서 제어신호 발생부(50)의 제 1 신호(V1)가 인가되는 노드 N6이 하이 레벨이므로 제 1 전송 트랜지스터(70)가 턴온되어서 입력 신호(IN)와 출력 신호(OUT) 사이에 패스를 제공한다. 이에 출력신호(OUT)가 입력 신호(IN)를 따라가기 때문에 출력신호(OUT)는 플로팅될 수 없다.

입력 신호(IN)가 로우 레벨이면 턴온된 제 1 전송 트랜지스터(70)에 의해 출력 신호(OUT)에 패스될 경우에는 문턱 전압 강하가 없어 입력 신호(IN)가 출력 신호(OUT)에 전해지게 되지만, 입력신호(IN)가 하이 레벨이면 턴온된 제 1 전송 트랜지스터(70)에 의해 출력신호(OUT)에 패스될 경우에는 상대적으로 문턱 전압 강하가 생긴다.

참고적으로 이 실시예에서는 인버팅 모드의 회로 동작은 상기 도 3의 실시예와 동일하다.

도 5는 본 고안의 또 다른 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도이다.

이를 참조하면, 이 실시예는 도 4에 도시된 장치에 인버팅 신호 발생부(60)의 피채널 트랜지스터(T1)와 그 출력 노드(N2) 사이에 연결되며 피채널 트랜지스터(T1)의 소스로부터 출력된 신호에 응답하여 구동되며 소스에 인가되는 입력 신호(OUT)를 상기 출력 노드(N2)에 연결된 드레인으로 전송하는 제 2 전송 트랜지스터(80)를 더 구성하여 이루어진다.

이 실시예에서 인버팅 모드시의 회로는 상기 도 3의 실시예와 동일하게 동작하는 반면에 논인버팅 모드시의 회로는 입력신호(IN)가 로우 레벨이던지 하이 레벨이던지에 상관없으며 문턱 전압 강하없이 입력 신호(IN)를 출력 신호(OUT)로 안정하게 출력하도록 한다.

도 6은 본 고안의 또 다른 실시예에 따른 반도체장치의 저전력 인버터회로를 나타낸 회로도이다.

인버팅 모드 내지 논인버팅 모드로 변경하기 위한 제어신호(V3)를 발생하는 제어신호 발생부(50')와, 입력 신호(IN)에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터(T1) 및 엔채널 트랜지스터(T2)를 구비하며 상기 드레인에서 출력을 발생하는 인버팅신호 발생부(60)와, 상기 제어신호 발생부(50')의 제어 신호(V3)에 응답하여 구동되어 전원 전압을 상기 피채널 트랜지스터(T1)의 소스에 인가하는 제 1 전송 트랜지스터(80')와, 상기 엔채널 트랜지스터(T2)의 소스에 응답하여 구동되어 소스에 인가되는 입력 신호(IN)를 상기 인버팅신호 발생부(60)의 출력 노드(N2)에 연결된 드레인으로 전송하는 제 2 전송 트랜지스터(70)로 구성된다.

도 6에 도시된 실시예는 도 5에 도시된 실시예와 다르게 메모리 셀에 의해 제어되기 보다는 인버터에 의해서 제어됨을 나타낸다. 즉, 이 실시예에서는 위 실시예에서 설명한 인버팅 모드와 논인버팅 모드시 동일한 작동을 하도록 제어신호 발생부(50')가 한 개의 제어신호(V3)를 발생하기 때문에 상기 실시예의 회로보다 레이아웃 측면에서 적은 면적을 구현할 수 있다. 그리고, 또 하나의 장점은 제어신호 발생부가 인버터를 사용함에 따라 메모리 셀의 데이터 상태를 디스터브할 수 없다는 것이다.

상기한 바와 같이 본 고안에 의하면, 논인버팅 모드에서 입력신호가 스위치할 경우에 인버팅 신호 발생부의 피채널 및 엔채널 트랜지스터가 동시에 턴온되는 경우가 없어서 전력의 낭비를 줄일 수 있다.

또한, 본 고안은 논인버팅 모드에서 입출력 사이의 전압 강하를 피하기 위하여 하나 내지 두 개의 전송 트랜지스터를 구비하므로써 회로의 전력 소모가 크게 줄어 들어 저전력 회로에 적용할 수 있으며 특히 포터블 디바이스에 매우 적합한 잇점을 가진다.

Claims (4)

1. 시스템의 인버팅 모드와 논인버팅 모드에 따라 상반된 레벨의 제 1 신호와 제 2 신호를 공급하는 제어 신호발생부; 및

   입력 신호에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터 및 엔채널 트랜지스터로 구성되며 피채널 트랜지스터의 소스에 제 2 신호가 인가되며 엔채널 트랜지스터의 소스에 제 1 신호가 인가되고 상기 드레인에서 출력을 발생하는 인버팅신호 발생부를 구비하는 것을 특징으로 하는 저전력 인버터회로.
2. 제 1항에 있어서, 상기 인버팅신호 발생부의 엔채널 트랜지스터와 그 출력 노드 사이에 연결되며 엔채널 트랜지스터의 소스로부터 출력된 신호에 응답하여 구동되며 소스에 인가되는 입력 신호를 상기 출력 노드에 연결된 드레인으로 전송하는 제 1 전송 트랜지스터를 더 구비하는 것을 특징으로 하는 반도체장치의 저전력 인버터회로.
3. 제 1항에 있어서, 상기 인버팅 신호 발생부의 피채널 트랜지스터와 그 출력 노드 사이에 연결되며 피채널 트랜지스터의 소스로부터 출력된 신호에 응답하여 구동되며 소스에 인가되는 입력 신호를 상기 출력 노드에 연결된 드레인으로 전송하는 제 2 전송 트랜지스터를 더 구비하는 것을 특징으로 하는 반도체장치의 저전력 인버터회로.
4. 인버팅 모드 내지 논인버팅 모드로 변경하기 위한 제어신호를 발생하는 제어신호 발생부;

   입력 신호에 응답하여 스위칭되며 드레인이 공통 연결된 피채널 트랜지스터 및 엔채널 트랜지스터를 구비하며 상기 드레인에서 출력을 발생하는 인버팅신호 발생부;

   상기 제어신호 발생부의 제어 신호에 응답하여 구동되어 전원 전압을 상기 피채널 트랜지스터의 소스에 인가하는 제 1 전송 트랜지스터; 및

   상기 엔채널 트랜지스터의 소스에 응답하여 구동되어 소스에 인가되는 입력 신호를 상기 인버팅신호 발생부의 출력 노드에 연결된 드레인으로 전송하는 제 2 전송 트랜지스터를 구비하는 것을 특징으로 하는 반도체장치의 저전력 인버터회로.