JP3614838B2

JP3614838B2 - Semiconductor inspection system and semiconductor device inspection method

Info

Publication number: JP3614838B2
Application number: JP2002273535A
Authority: JP
Inventors: 貴之河野
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2005-01-26
Anticipated expiration: 2022-09-19
Also published as: JP2004109005A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス（以下、ＬＳＩとする）の検査方法に関し、特にＬＳＩテスタ等を含む検査装置の検査時間を短縮するための検査方法に関する。
【０００２】
【従来の技術】
近年例えばメモリの大容量化のようなＬＳＩの大規模化、高集積化に伴い、ＬＳＩの機能の検査に要するテスト時間が著しく増大する傾向にある。このため、メモリＬＳＩ等では複数の被検査デバイス（以下、ＤＵＴとする）を同時にＬＳＩテスタに装填して、これらを同時に検査する並列検査の実施やテストプログラムの見直しによるテスト時間の短縮が図られている。
【０００３】
例えば特許文献１は、精度が高く効率の良いテスト仕様を生成する方法を開示している。具体的には、任意の被テスト製品のテスト項目と製品の動作試験のための動作条件，環境条件，判定条件の内容を、過去の同種の製品のテストノウハウと各条件値決定のための演算ルールとデータ変換ルールを含む生成規則と経験則を用いて、与えられた当該被テスト製品の製品規格から得られるデータに基づき自動的に生成する。そして、このテスト仕様に対し、過去に不良となった試験項目，動作条件，判定条件とその原因と対策結果の来歴データを用いて、例えば過去のテスト実績から動作試験のテストポイントを抽出し、これに従ってテスト項目，条件を追加もしくは削除する等の最適化処理を施し、より精度が高く効率の良いテスト仕様にしている。
【０００４】
又、特許文献２は、図９に示すようなＩＣテストシステムを開示している。図９を参照すると、特許文献２に開示されたＩＣテストシステム９０１は、デバイスの量産開始から現在までに至る長期間の検査結果データの解析結果と、条件テーブルに基づいて自動的にテスト項目の削除や入れ替えを行うことによって、テスト効率を低減することなくテスト項目の削除や入れ替えを行うことを目的として、検査結果データを保持する保持手段９５０と、検査結果データを解析する解析手段９６１と、テスト項目を削除するための条件及びテスト項目の順番を入れ替えるための条件を示した条件テーブルを格納した条件テーブルメモリ９５２と、解析手段の解析結果及び条件テーブルの条件に基づいてテスト項目の削除または入れ替えが必要であるかどうかを判別する判別手段９５３と、判別手段９５３が削除または入れ替えが必要であると判別したテスト項目について削除または入れ替えを実行する変更手段９５４と、を具備している。尚、変更手段９５４は、フェイルが発生したテスト項目について、そのテスト項目で発生したフェイル回数をカウントする第１のカウンタ９５７と、この第１のカウンタ９５７のカウント及び前記条件テーブルの条件をもとにフェイル回数が所定値を超えたテスト項目を現在のテスト順番よりも前のテスト順番に移す入替手段９５８と、検査を行った被検査ＩＣの総数をカウントする第２のカウンタ９５９と、各テスト項目について検査を行わなかった回数をカウントする第３のカウンタ９６１と、第２のカウンタ９５９のカウント、第３のカウンタ９６１のカウント及び条件テーブルをもとに所定のテスト回数以上連続してフェイルが発生していないテスト項目を削除する削除手段９６１と、を具備している。
【０００５】
【特許文献１】
特開平５−２４０７４５号公報
【特許文献２】
特開平１１−２４３１２５号公報（第３−４頁、図１）
【０００６】
【発明が解決しようとする課題】
ところで、テストプログラムの見直しによるテスト時間の短縮には、通常当該製品の量産条件下でのある程度の量の検査結果データが必要であるが、量産開始直後は検査結果データが不十分なためテストプログラムの見直しによりテスト時間を短縮することが困難な状況にあり、ＬＳＩテスタのスループットを著しく低下させる要因になっている。特に、複数の新製品の量産を同時期に開始する場合や量産開始後の早い時期に生産数量が増加してきた場合等には、ＬＳＩテスタ不足により生産量が制約され、顧客への対応が遅れる等深刻な問題につながる恐れがあるため、テストプログラムの見直しによるテスト時間の短縮を１日でも早く実施できるようにすることが求められている。
【０００７】
しかし、例えば特許文献１のテスト仕様作成方法或いはこの仕様に基づいて作成したテストプログラムは、製品の量産開始時には一応の効果を期待できるものの、その後の検査結果をフィードバックして更にテスト時間を短縮することについては、何も考慮されていない。
【０００８】
又、特許文献２のＩＣテストシステム９０１は、デバイスの量産開始から現在までに至る長期間の検査結果データの解析結果と、予め設定されたテスト項目を削除するための条件及びテスト項目の順番を入れ替えるための条件を示した条件テーブルに基づいて、テスト項目の順番の入れ替え或いは削除を行っているが、具体的には単に削除が可能なテスト項目で所定の回数以上連続してフェイルが発生していなければ削除し、フェイル発生回数が最大で且つ条件テーブルにある順番の入れ替えの条件を満足するときに当該テスト項目を現在の順番よりも前の順番に移しているだけで、製造工程の揺らぎ等も含めてテスト時間の短縮化にフィードバックすることについては何ら考慮されていなかった。
【０００９】
従って、本発明の目的は、製品の量産開始後、ＬＳＩテスタによる検査結果データを自動で収集・解析し、製造工程の揺らぎ等も含めて考慮しながらＬＳＩテスタでのテストを自動で適正化できる半導体検査装置及び半導体デバイスの検査方法を提供することにある。
【００１０】
【課題を解決するための手段】
そのため、本発明による半導体検査システムは、
任意の半導体デバイスの電気的特性検査を実施して前記デバイスの良／不良を判定すると共に前記半導体デバイスの一検査対象ロットの検査が終了した時点で検査結果が良品であるデバイスの良品デバイス数と所定のテスト項目について検査結果が不良となったデバイスのテスト項目毎不良デバイス数を含む当該検査対象ロットのロット毎検査結果データを出力する複数の検査装置と、
前記デバイスの製造情報を含むロット情報及び前記電気的特性検査の簡略化実施可否を前記デバイスの検査対象ロット毎に指定するテスト適正化実施可否情報を少なくとも記憶する管理情報記憶部と、外部から入力された情報に基づき前記デバイスの検査対象ロットのロット情報及び前記テスト適正化実施可否情報を含む検査指定情報を前記管理情報記憶部から抽出し複数の前記検査装置の中の指定された第１の検査装置に送信する情報抽出送信部を備える工程管理手段と、
前記デバイスの前記電気的特性検査を実施するためのテストプログラム，テストパターン及び必要に応じてダミーテストパターン並びに前記テストプログラム内の所定のテスト項目のテスト簡略化実施可否を判定するためのテスト適正化条件を少なくとも記憶するＰＲＧ記憶部を備えるプログラム供給手段と、
任意の第１半導体デバイスの各検査対象ロットの中で当該第１半導体デバイスに対応させて予め定められた所定の第１条件を満足する標準ロットの前記ロット毎検査結果データを所定の手順で累積した累積検査結果情報を記憶する第１結果情報記憶部と、前記第１半導体デバイスの任意の第１検査対象ロットの第１ロット毎検査結果データを前記第１の検査装置から取得して前記第１検査対象ロット毎に記憶する第２結果情報記憶部と、前記第１ロット毎検査結果データに基づいて当該第１検査対象ロットが前記第１条件を満足する標準ロットであるかを判定し標準ロットである場合には前記第１結果情報記憶部に記憶している前記第１半導体デバイスの前記累積検査結果情報に前記第１ロット毎検査結果データを所定の手順で累積して当該第１半導体デバイスの前記累積検査結果情報を更新する累積情報更新処理部と、前記工程管理手段から前記第１の検査装置に送信された任意の第２半導体デバイスの検査指定情報に含まれるテスト適正化実施可否情報が適正化実施可のときに前記第１の検査装置からの要求に応じて前記第１結果情報記憶部に記憶された前記第２半導体デバイスの累積検査結果情報が前記ＰＲＧ記憶部に記憶されている前記第２半導体デバイスのテスト適正化条件を満足しているかを判断する判定処理部と、テスト適正化条件を満足している場合に当該第２半導体デバイスの前記テスト適正化条件及び前記第１結果情報記憶部に記憶された当該第２半導体デバイスの前記累積検査結果情報に基づいてテスト適正化処理を施し適正化指定ファイルを生成するファイル生成部と、を備えるデータ収集・解析手段と、
複数の前記検査装置、前記工程管理手段、前記プログラム供給手段及び前記データ収集・解析手段を互いに接続する通信回線と、を有することを特徴とする。
【００１１】
このとき、複数の前記検査装置は、任意の検査対象ロットの検査が終了した後、当該検査対象ロットのロット毎検査結果データを出力し前記データ収集・解析手段に送信するデータ送信部を各々が備えるのが好ましい。
【００１２】
又、前記第１半導体デバイスの前記累積検査結果情報は、累積良品デバイス数と、累積対象となった製造ロット数及びロット識別情報を含むのが望ましい。
【００１３】
又、前記テスト適正化条件ファイルは、テスト項目毎不良デバイス数を計数するテスト項目を指定するテスト結果収集対象テスト項目情報と、所定の条件が満足されたときテストの簡略化を実施できるテスト項目を指定するテスト適正化対象テスト項目情報と、前記テスト適正化対象テスト項目のテストの簡略化実施可否の判定を行うための適正化実施・更新条件情報と、検査を終了した任意の検査対象ロットが前記標準ロットであるかを判定するための前記第１条件情報と、を少なくとも含むようにすることができる。
【００１４】
又、少なくとも１台の前記検査装置はパッケージに組み立てられた半導体デバイスが装填されるハンドラと，このハンドラに装填された前記デバイスの電気的特性を所定のテストプログラムを用いて検査するＬＳＩテスタとを備える第２の検査装置であり、前記第１半導体デバイスが前記第２の検査装置の検査対象であるとき、
前記第１半導体デバイスの前記累積検査結果情報は前記第１半導体デバイスの累積良品デバイス数Ｋ１、累積組立ロット数Ｋ２、累積ウェハロット数Ｋ３、累積対象となった組立ロット識別情報及び累積対象となったウェハロット識別情報を含み、
前記適正化実施・更新条件は前記第１半導体デバイスに対応する累積良品基準値Ｓ１，累積組立ロット基準値Ｓ２及び累積ウェハロット基準値Ｓ３を含み、
前記第１半導体デバイスの前記累積良品デバイス数Ｋ１、前記累積組立ロット数Ｋ２及び前記累積ウェハロット数Ｋ３が、それぞれＫ１≧Ｓ１、Ｋ２≧Ｓ２且つＫ３≧Ｓ３を満足したとき、当該第１半導体デバイスのテストプログラムに含まれる前記テスト適正化対象テスト項目のテストの簡略化実施可と判定することができる。
【００１５】
或いは、少なくとも１台の前記検査装置は複数の半導体デバイスを形成したウェハが装填されるプローバと，このプローバに装填された前記ウェハ上の前記デバイスの電気的特性を所定のテストプログラムを用いて検査するＬＳＩテスタとを備える第３の検査装置であり、前記第１半導体デバイスが前記第３の検査装置の検査対象であるとき、
前記第１半導体デバイスの前記累積検査結果情報は前記第１半導体デバイスの累積良品デバイス数Ｋ１、累積ウェハロット数Ｋ３及び累積対象となったウェハロット識別情報を含み、
前記適正化実施・更新条件は前記第１半導体デバイスに対応する累積良品基準値Ｓ１及び累積ウェハロット基準値Ｓ３を含み、
前記第１半導体デバイスの前記累積良品デバイス数Ｋ１及び前記累積ウェハロット数Ｋ３が、Ｋ１≧Ｓ１且つＫ３≧Ｓ３を満足したとき、当該第１半導体デバイスのテストプログラムに含まれる前記テスト適正化対象テスト項目のテストの簡略化実施可と判定するようにすることもできる。
【００１６】
又、前記テスト適正化処理は、
前記第２半導体デバイスの前記テスト適正化条件及び前記第１結果情報記憶部に記憶された当該第２半導体デバイスの累積テスト項目毎不良デバイス数情報に基づいて当該第２半導体デバイスのテストプログラムに含まれる各テスト項目の適正化実施可否を判定し判定結果に応じた情報を各テスト項目に付与するものであってよい。
【００１７】
又、本発明の半導体デバイスの検査方法は上述した本発明による半導体検査システムに好適な検査方法であって、
前記工程管理手段から検査しようとする半導体デバイスの検査対象ロットのロット情報及びテスト適正化実施可否情報を少なくとも含む検査指定情報を所定の第１の検査装置に送信する指定情報送信ステップと、
前記第１の検査装置が前記検査指定情報に基づいてプログラム供給手段から前記デバイスの電気的特性検査を行うためのテストプログラムファイル，テストパターンファイル及び必要に応じてダミーテストパターンファイル並びにテスト適正化条件ファイルを取得するプログラム取得ステップと、
前記テスト適正化実施可否情報に基づいて、前記検査対象ロットの検査におけるテスト適正化実施可否を判定する適正化実施可否判定ステップと、
この適正化実施可否判定ステップの判定結果がテスト適正化実施可の場合に、前記テスト適正化条件及び前記データ収集・解析手段に記憶されている前記デバイスの累積検査結果情報に基づいてテスト適正化処理を施し適正化指定ファイルを前記データ収集・解析手段で生成する適正化処理ステップと、
前記未検査デバイスを前記適正化指定ファイル及び前記テストプログラムに沿って前記第１の検査装置により検査する検査実行ステップと、
前記検査対象ロットの全ての未検査デバイスの検査が終了した後、当該検査対象ロットの良品デバイス数，所定のテスト項目のテスト項目毎不良デバイス数を含むロット毎検査結果データを前記第１の検査装置から出力して前記データ収集・解析手段に送信する検査結果送信ステップと、
前記データ収集・解析手段において、受信した前記ロット毎検査結果データに基づき、前記第１結果情報記憶部に記憶された当該半導体デバイスの累積検査結果情報を更新する累積結果更新ステップと、を有することを特徴とする。
【００１８】
このとき、前記累積結果更新ステップは、
検査を終了した半導体デバイスのロット情報並びに当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目のテスト項目毎不良デバイス数を含むロット毎検査結果データを受信するデータ読み込みステップと、
当該検査終了ロットの良品デバイス数ｍが、予め設定してある当該デバイスの良品最少基準値Ｍ以上であるかを判定する第１判定ステップと、
ｍ≧Ｍである場合に、データ収集・解析手段に記憶している当該デバイスの累積良品デバイス数Ｋ１及び所定のテスト項目のテスト項目毎の累積第１ＦＡＩＬ数に、当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目のテスト項目毎不良デバイス数をそれぞれ加算する第１更新ステップと、
当該デバイスの前記累積検査結果情報に当該検査終了ロットの組立ロット識別情報が含まれているか検索する第１検索ステップと、
組立ロット識別情報が含まれていない場合に前記累積組立ロット数Ｋ２に１を加算、すなわちＫ２＝Ｋ２＋１とすると共に、当該組立ロット識別情報を前記累積検査結果情報に追加する第２更新ステップと、
当該デバイスの前記累積検査結果情報に当該検査終了ロットのウェハロット識別情報が含まれているか検索する第２検索ステップと、
ウェハロット識別情報が含まれていない場合に前記累積ウェハロット数Ｋ３に１を加算、すなわちＫ３＝Ｋ３＋１とすると共に、当該ウェハロット識別情報を前記累積検査結果情報に追加する第３更新ステップと、を含む構成とすることができる。
【００１９】
又、前記適正化処理ステップは、
当該デバイスの適正化指定ファイルが作成されているか確認する適正化ファイル確認ステップと、
前記適正化指定ファイルが無い場合に、前記デバイスのテスト適正化条件ファイルの情報に基づき、所定のテスト項目についてテスト項目毎の適正化実施可否情報を備えた初期の適正化指定ファイルを生成する第１ファイル作成ステップと、
前記デバイスの最新の累積検査結果情報及び前記適正化指定ファイルを読み込む処理準備ステップと、
読み込んだ前記累積検査結果情報が前記プログラム供給手段に記憶されている当該デバイスの前記テスト適正化条件を満足しているかを判断する第２判定ステップと、
この第２判定ステップの結果が前記テスト適正化条件を満足している場合に、当該デバイスの前記テスト適正化条件に含まれる適正化対象項目情報及び前記データ収集・解析手段に蓄積された当該デバイスの累積テスト項目毎不良デバイス数情報に基づいて各テスト項目の適正化実施可否を判定し判定結果に応じた情報を付与して適正化指定ファイルを更新する適正化ファイル更新ステップと、
この適正化ファイル更新ステップの後で、前記データ収集・解析手段に記憶している当該デバイスの前記累積検査結果情報及び標準ロットのロット識別情報を削除する累積データ削除ステップと、を含む構成とすることができる。
【００２０】
又、前記適正化ファイル更新ステップは、
前記デバイスの前記テストプログラムに含まれる任意のテスト項目が適正化対象項目であるかを確認する第１ステップと、
適正化対象項目である場合に、当該テスト項目の累積テスト項目毎不良デバイス数が予め設定された基準値以下であるか判定する第２ステップと、
この累積テスト項目毎不良デバイス数が基準値以下の場合に前記当該テスト項目に適正化実施コードを付与する第３ステップ、
前記第１ステップから前記第３ステップを前記テストプログラムに含まれる全てのテスト項目について実施した後、当該デバイスの適正化指定ファイルを更新する第４ステップと、を含む構成とすることができる。
【００２１】
又、前記検査実行ステップは、
前記デバイスの前記テストプログラムの実行が開始されると、任意の第１のテスト項目について、
当該第１のテスト項目がテスト適正化対象項目として前記テスト適正化条件に含まれているか確認する項目確認ステップと、
テスト適正化対象項目である場合に、データ収集・解析手段にアクセスし当該デバイスの前記適正化指定ファイルを読み出すファイル読み出しステップと、
前記第１のテスト項目に適正化実施コードが付与されているか確認する第２確認ステップと、
適正化実施コードが付与されている場合に、当該第１のテスト項目で使用する正規のテストパターンファイル名を当該第１のテスト項目情報と共にデータ収集・解析手段の所定の場所に保存するＴＰＦ名保存ステップと、
予め準備された当該第１のテスト項目に対応するダミーテストパターンファイル名を前記第１の検査装置に送信して前記第１のテスト項目のテストパターンファイル名と置換する第１送信ステップと、
この第１送信ステップの後で前記第１の検査装置に装填されたデバイスの当該第１のテスト項目のテストを実施する第１テスト実行ステップと、
この第１テスト実行ステップ終了後、データ収集・解析手段に保存してある前記第１のテスト項目の正規の前記テストパターンファイル名を前記第１の検査装置に送信し、前記ダミーテストパターンファイル名と置換するＴＰＦ名復元ステップと、
前記第１のテスト項目がテスト適正化対象項目ではない場合，又はテスト適正化対象項目であっても適正化実施コードが付与されていない場合に、前記第１の検査装置に装填されているデバイスの当該第１のテスト項目のテストをそのまま実施する第２テスト実行ステップと、を含む構成とするのが好ましい。
【００２２】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図１は、本発明の半導体検査システムの一実施形態の概略ブロック図である。図１を参照すると、本実施形態の半導体検査システム１は、工程管理手段である第１サーバ（以下、ＰＣＳとする）１１と、プログラム供給手段である第２サーバ（以下、ＰＳとする）１２と、データ収集・解析である第３サーバ（以下、ＤＣＡＳとする）１３と、複数の検査装置１５ａ，１５ｂ，…，１５ｎを含み、これらが通信回線１８を介して互いに接続されている。
【００２３】
先ず、ＰＣＳ１１は任意の半導体デバイス（以下、単に製品とする）の検査対象ロットの製造情報を含むロット情報及び電気的特性検査の簡略化実施可否を製品のの検査対象ロット毎に指定するテスト適正化実施可否情報を少なくとも記憶する管理情報記憶部１１１と、図示されていない端末から入力された命令に基づいて指定された製品の検査対象ロットのロット情報並びに当該製品の測定条件及びテスト適正化実施可否情報等の検査指定情報を管理情報記憶部１１１から抽出し複数の検査装置１５ａ，１５ｂ，…，１５ｎの中の指定された第１の検査装置１５ｘ（但し、“ｘ”は“ａ”〜“ｎ”の間に含まれるいずれか）に送信する情報抽出送信部１１４を備える。尚、ＰＣＳ１１は、例えばハードディスク装置（以下、ＨＤＤとする）を備えたＥＷＳ（ｅｎｇｉｎｅｅｒｉｎｇｗｏｒｋ−ｓｔａｔｉｏｎ）で構成でき、管理情報記憶部１１１をＨＤＤで構成し、情報抽出送信部１１４をこのＥＷＳで動作するプログラムとして構成できる。
【００２４】
又、ＰＳ１２は、製品の電気的特性検査を実施するためのテストプログラム，テストパターン及び必要に応じてダミーテストパターン並びにテストプログラム内の所定のテスト項目のテスト簡略化実施可否を判定するためのテスト適正化条件等をそれぞれファイルとして記憶するＰＲＧ記憶部１２１を備えている。尚、ＰＳ１２もＨＤＤを備えたＥＷＳで構成でき、ＰＲＧ記憶部１２１をＨＤＤとすればよい。
【００２５】
又、テスト適正化条件ファイルは、例えば図７（ａ）に示すように、あるテスト項目で不良になったデバイス数であるテスト項目毎不良デバイス数（以下、第１ＦＡＩＬ数とする）を計数するテスト項目を指定するテスト結果収集対象テスト項目情報と、所定の条件が満足されたときテストの簡略化を実施できるテスト項目を指定するテスト適正化対象テスト項目情報と、このテスト適正化対象テスト項目のテストの簡略化実施可否の判定を行うための適正化実施・更新条件情報と、任意の検査対象ロットのロット毎検査結果データを当該製品の累積検査結果情報への累積対象とするかを判定するための第１条件情報である最少ロットサイズ情報とを少なくとも含む。
【００２６】
又、適正化実施・更新条件は、少なくとも製品毎に定められ、例えば累積良品基準値Ｓ１、累積組立ロット基準値Ｓ２、累積ウェハロット基準値Ｓ３等からなり、最少ロットサイズ情報は例えば一検査対象ロットから得られる良品デバイス数の良品最少基準値Ｍとなっている。従って、前述の適正化実施・更新条件を有する製品の累積良品デバイス数Ｋ１、累積組立ロット数Ｋ２及び累積ウェハロット数Ｋ３が、Ｋ１≧Ｓ１、Ｋ２≧Ｓ２且つＫ３≧Ｓ３を満足すれば、当該製品の適正化実施・更新条件を満足したと判断して、テスト適正化対象テスト項目のテストの簡略化実施可否の判定を行い、判定結果に応じた情報を各テスト項目に付与した適正化指定ファイルを生成するテスト適正化処理が行われる。又、任意の検査対象ロットの良品デバイス数ｍが、ｍ≧Ｍを満足すればこの検査対象ロットは標準ロットと判定され、この検査対象ロットのロット毎検査結果データは当該製品の累積検査結果情報へ所定の手順で累積される。
【００２７】
ＤＣＡＳ１３は、任意の製品の検査を完了した複数の検査対象ロットの中で当該製品に対応させて定められた所定の第１条件を満足する標準ロットである検査対象ロットのロット毎検査結果データを所定の手順で累積した累積検査結果情報を記憶する第１結果情報記憶部１３１と、任意の製品の検査対象ロットの検査結果が良品（ＰＡＳＳ）であるデバイスの良品デバイス数と所定のテスト項目の第１ＦＡＩＬ数を含むロット毎検査結果データを検査装置１５から取得し検査対象ロット毎に記憶する第２結果情報記憶部１３２と、製品の任意の検査対象ロットのロット毎検査結果データに基づいて当該検査対象ロットが所定の第１条件を満足する標準ロットであるか否かを判定し標準ロットである場合には第１結果情報記憶部１３１に記憶している当該製品の累積検査結果情報に当該検査対象ロットのロット毎検査結果データを所定の手順で累積して当該製品の累積検査結果情報を更新する累積情報更新処理部１３３と、ＰＣＳ１３１から検査装置１５に送信された任意の製品の検査指定情報に含まれるテスト適正化実施可否情報が適正化実施可のときに、検査装置１５からの要求に応じて第１結果情報記憶部１３１に記憶された当該製品の累積検査結果情報がＰＳ１２のＰＲＧ記憶部１２１より検査装置１５に送信された当該製品のテスト適正化条件を満足しているか否かを判断する判定処理部１３５と、テスト適正化条件を満足している場合に当該製品のテスト適正化条件及び第１結果情報記憶部１３１に記憶された当該製品の累積検査結果情報に基づいて当該製品のテストプログラムのテスト適正化処理を施し適正化指定ファイルを生成するファイル生成部１３６を備えている。尚、ファイル生成部１３６におけるテスト適正化処理は、具体的には、当該製品の累積第１ＦＡＩＬ数情報に基づいて当該製品のテストプログラムに含まれる各テスト項目の適正化実施可否を判定し判定結果に応じた情報を各テスト項目に付与している。又、ＤＣＡＳ１３も、やはりＨＤＤを備えたＥＷＳにより構成でき、第１結果情報記憶部１３１及び第２結果情報記憶部１３２をＨＤＤで構成し、判定処理部１３５及びファイル生成部１３６はＥＷＳで動作するプログラムとして構成できる。
【００２８】
検査装置１５は、ＬＳＩテスタ５０とデータ送信部５１と例えばハンドラ５３やプローバ５５を備えている。ＬＳＩテスタ５０は、例えばＰＣＳ１１から送信された検査指定情報に基づいて、ＰＳ１２から当該製品のテストプログラムファイル，テストパターンファイル（以下、ＴＰＦとする）及び必要に応じてダミーテストパターンファイル（以下、ＤＰＦとする）並びにテスト適正化条件ファイルを取得し、ハンドラ５３に装填されたＤＵＴ或いはプローバ５５に装填された半導体ウェハ内のＤＵＴをテストプログラムに沿って検査しＤＵＴの良／不良を判定すると共に、任意の検査対象ロットの検査が終了すると、当該検査対象ロットの良品デバイス数，テスト適正化条件ファイルに指定された所定のテスト項目の第１ＦＡＩＬ数を含むロット毎検査結果データを出力しデータ送信部５１からＤＣＡＳ１３に送信する。具体的には、検査装置１５ａはＬＳＩテスタ５０ａ，データ送信部５１ａ，ハンドラ５３ａ１及びハンドラ５３ａ２を備え、検査装置１５ｂはＬＳＩテスタ５０ｂ，データ送信部５１ｂ，ハンドラ５３ｂ１及びプローバ５５ｂ１を備え、検査装置１５ｎはＬＳＩテスタ５０ｎ，データ送信部５１ｎ，プローバ５５ｎ１，及びプローバ５５ｎ２を備えている。尚、各検査装置１５における特にハンドラ５３やプローバ５５の構成（組み合わせや台数等）をどのようにするかは、半導体検査システムの必要に応じて適宜設定すればよい。
【００２９】
次に、この半導体検査システム１による半導体デバイス製品の検査方法を説明する。図２は、この半導体検査システム１による製品の検査方法の一例を示すフローチャートである。又、図３乃至図５は、それぞれ図２の適正化処理ステップＰ４０，検査実行ステップＰ６０及び累積結果更新ステップＰ９０の詳細フローチャートの一例であり、図６は図３の適正化ファイル更新ステップＰ４５の詳細フローチャートの一例である。更に図７は半導体検査システム１で使用する指定情報の例を示す図で、（ａ）及び（ｂ）はそれぞれテスト適正化条件ファイル及び適正化指定ファイルの例である。図１乃至図７を参照すると、半導体検査システム１を用いた製品の検査方法は、
ＰＣＳ１１から検査しようとする製品の検査対象ロットの検査指定情報を所定の第１の検査装置１５に送信する指定情報送信ステップＰ１０と、
第１の検査装置１５が検査指定情報に基づいてＰＳ１２から当該製品の電気的特性検査を行うためのテストプログラムファイル，ＴＰＦ及び必要に応じてＤＰＦ並びにテスト適正化条件ファイル等を取得するプログラム取得ステップＰ２０と、検査指定情報に含まれているテスト適正化実施可否情報に基づいて、当該検査対象ロットの検査におけるテスト適正化実施可否を判定する適正化実施可否判定ステップＰ３０と、
適正化実施可否判定ステップＰ３０の判定結果がテスト適正化実施可の場合に、ＤＣＡＳ１３に記憶されている当該製品の累積検査結果情報に基づいてテスト適正化処理を施し適正化指定ファイルをＤＣＡＳ１３で生成する適正化処理ステップＰ４０と、
当該検査対象ロットの未検査のＤＵＴ群を検査装置１５に装填するＤＵＴ装填ステップＰ５０と、
各ＤＵＴを当該製品の適正化指定ファイル及びテストプログラムに沿って検査する検査実行ステップＰ６０と、
当該検査対象ロットの未検査のＤＵＴが残っていないか確認する第１確認ステップＰ７０と、
当該検査対象ロットの全てのＤＵＴの検査が終了した後、当該検査対象ロットの良品デバイス数，所定のテスト項目の第１ＦＡＩＬ数を含むロット毎検査結果データをＬＳＩテスタ１５から出力しデータ送信部５１からＤＣＡＳ１３に送信する検査結果送信ステップＰ８０と、
ＤＣＡＳ１３において受信したロット毎検査結果データに基づき、第１結果情報記憶部１３１に記憶された当該製品の累積検査結果情報を累積情報更新処理部１３３で更新する累積結果更新ステップＰ９０と、
を含んでいる。
【００３０】
尚、適正化実施可否判定ステップＰ３０の判定結果がテスト適正化実施不可の場合には、当該製品の通常のテストプログラムにより、標準的な方法で当該検査対象ロットの全てのＤＵＴを順次検査する。
【００３１】
又、適正化処理ステップＰ４０は、当該製品の適正化指定ファイルが作成されているか確認する適正化ファイル確認ステップＰ４１と、
適正化指定ファイルが無い場合に、テスト適正化条件ファイルの情報に基づいて初期の適正化指定ファイルをファイル生成部１３６で生成する第１ファイル作成ステップＰ４２と、
当該製品の最新の累積検査結果情報及び所定のテスト項目についてテスト項目毎の適正化実施可否情報を備えた適正化指定ファイルを読み込む処理準備ステップＰ４３と、
読み込んだ累積検査結果情報がＰＳ１２のＰＲＧ記憶部１２１に記憶されている当該製品のテスト適正化条件を満足しているか否かを判定処理部１３５で判断する第２判定ステップＰ４４と、
テスト適正化条件を満足している場合に、当該製品のテスト適正化条件に含まれる適正化対象項目情報及び第２結果情報記憶部１３１に蓄積された当該製品の累積第１ＦＡＩＬ数情報に基づいて各テスト項目の適正化実施可否を判定し適正化できるテスト項目に例えば適正化実施コードを付与して適正化指定ファイルをファイル生成部１３６で更新する適正化ファイル更新ステップＰ４５と、
適正化ファイル更新ステップＰ４５の後で第２結果情報記憶部１３２に記憶している当該製品の累積検査結果情報をクリアする、即ちＫ１＝０，Ｋ２＝０，Ｋ３＝０とすると共に蓄積されているロット識別情報を削除する累積データ削除ステップＰ４６と、を含む。
【００３２】
又、検査実行ステップＰ６０は、テストプログラムに含まれるテスト項目の数がＮ（但し、Ｎは正の整数）としたとき、任意の第ｊ番目（但し、ｊは１≦ｊ≦Ｎを満たす整数とする）のテスト項目（以下、第ｊ項目とする）について、
第ｊ項目がテスト適正化対象項目としてテスト適正化条件に含まれているか確認する項目確認ステップＰ６２と、
テスト適正化対象項目である場合に、ＤＣＡＳ１３にアクセスし当該製品の適正化指定ファイルを読み出すファイル読み出しステップＰ６３と、
当該第ｊ項目に適正化実施コードが付与されているか確認する第２確認ステップＰ６４と、
適正化実施コードが付与されている場合に、当該第ｊ項目で使用する正規のＴＰＦ名を当該第ｊ項目情報と共にＤＣＡＳ１３の所定の場所に保存するＴＰＦ名保存ステップＰ６５と、
予め準備された当該第ｊ項目に対応するＤＰＦ名を検査装置１５に送信して第ｊ項目のＴＰＦ名と置換する第１送信ステップＰ６６と、
検査装置１５に装填されているＤＵＴ群の当該第ｊ項目のテストを実施する第１テスト実行ステップＰ６７と、
第１テスト実行ステップＰ６７終了後、ＤＣＡＳ１３に保存してある第ｊ項目の正規のＴＰＦ名を検査装置１５に送信し、ＤＰＦ名と置換するＴＰＦ名復元ステップＰ６８と、
テスト適正化対象項目ではない場合、或いはテスト適正化対象項目であっても適正化実施コードが付与されていない場合に、そのまま検査装置１５に装填されているＤＵＴ群の当該第ｊ項目のテストを実施する第２テスト実行ステップＰ６７ａと、を含む。
【００３３】
又、累積結果更新ステップＰ９０は累積情報更新処理部１３３で実行され、
検査を終了した製品のロット情報並びに当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目の第１ＦＡＩＬ数を含むロット毎検査結果データを受信するデータ読み込みステップＰ９１と、
当該検査終了ロットの良品デバイス数ｍが予め設定してある当該製品の良品最少基準値Ｍ以上であるか否かを判定する第１判定ステップＰ９２と、
ｍ≧Ｍである場合に、第２結果情報記憶部１３２に記憶している当該製品の累積良品デバイス数Ｋ１及び所定のテスト項目のテスト項目毎の累積第１ＦＡＩＬ数に、当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目の第１ＦＡＩＬ数をそれぞれ対応させて加算する第１更新ステップＰ９３と、
当該製品の累積検査結果情報に当該検査終了ロットの組立ロット識別情報が含まれているか検索する第１検索ステップＰ９４と、
第１検索ステップＰ９４の結果、当該検査終了ロットの組立ロット識別情報が含まれていない場合に当該製品の累積組立ロット数Ｋ２に１を加算、すなわちＫ２＝Ｋ２＋１とすると共に、当該組立ロット識別情報を当該製品の累積検査結果情報に追加する第２更新ステップＰ９５と、
当該製品の累積検査結果情報に当該検査終了ロットのウェハロット識別情報が含まれているか検索する第２検索ステップＰ９６と、
第２検索ステップＰ９６の結果、当該検査終了ロットのウェハロット識別情報が含まれていない場合に当該製品の累積ウェハロット数Ｋ３に１を加算、すなわちＫ３＝Ｋ３＋１とすると共に、当該ウェハロット識別情報を当該製品の累積検査結果情報に追加する第３更新ステップＰ９７と、を含む。
【００３４】
又、ＤＰＦのダミーテストパターンは対応するテスト項目のテスト時間が最短になり且つ当該テスト項目のテスト結果が任意のＤＵＴについて常にＰＡＳＳとなるように設定されている。
【００３５】
更に、適正化ファイル更新ステップＰ４５は、
第ｊ項目が適正化対象項目であるかを確認する第１ステップＰ４５１と、
適正化対象項目である場合に、第ｊ項目の累積第１ＦＡＩＬ数が予め設定された基準値以下であるか判定する第２ステップＰ４５２と、
累積第１ＦＡＩＬ数が基準値以下の場合に第ｊ項目に適正化実施コードを付与する第３ステップＰ４５３と、
第１ステップＰ４５１から第３ステップＰ４５３を全てのテスト項目について実施した後、当該製品の適正化指定ファイルを更新する第４ステップＰ４５５と、を含む。
【００３６】
次に、この半導体検査システム１の動作を製品の検査方法と併せて説明する。以下の説明は、組み立てられた製品を検査装置１５ａのハンドラ５３ａ１で複数個同時に検査する並列検査の場合を例とする。まず、図示されていない生産管理システム等から製品の検査対象ロットが指定されると、指定情報送信ステップＰ１０で、ＰＣＳ１１から当該検査対象ロットの検査指定情報が所定の例えば検査装置１５ａのＬＳＩテスタ５０ａに送信される。
【００３７】
次に、プログラム取得ステップＰ２０でＬＳＩテスタ５０ａは検査指定情報に基づいてＰＳ１２から当該製品のテストプログラム，対応するＴＰＦ及び必要に応じてＤＰＦ並びにテスト適正化条件ファイルを取得する。
【００３８】
次に、適正化実施可否判定ステップＰ３０で、ＬＳＩテスタ５０ａは検査指定情報に含まれるテスト適正化実施可否情報に基づいて、当該ロットの検査におけるテスト適正化実施可否を判定する。テスト適正化実施不可の場合には、当該製品の通常のテストプログラムにより、標準的な方法で当該検査対象ロットの全てのＤＵＴを順次検査する。テスト適正化実施可の場合には、次の適正化処理ステップＰ４０でＤＣＡＳ１３にアクセスし、ＤＣＡＳ１３で当該製品の最新の累積検査結果情報に基づいてテスト適正化処理を施す。具体的には、まず、適正化ファイル確認ステップＰ４１で当該製品の適正化指定ファイルが作成されているか確認して、適正化指定ファイルが無い場合には第１ファイル作成ステップＰ４２でＬＳＩテスタ５０ａからテスト適正化条件ファイルの情報を取得すると共にこの情報に基づいて初期の適正化指定ファイルを生成する。これは、例えば当該検査対象ロットがテスト適正化実施可の状態で且つ当該製品の検査を実施する最初のロットであるような場合に該当する。このときは、テスト適正化条件ファイルの情報に基づいて適正化対象となっているテスト項目に適正化対象で且つ適正化が未だ実施されていないこと表示する適正化未実施コード（図７（ｂ）の例では“８０”）を付与すると共に、図７（ｂ）の例に示されているような適正化実施・更新条件である累積良品基準値Ｓ１、累積組立基準値Ｓ２、累積ウェハロット基準値Ｓ３及び良品最少基準値Ｍを設定する。
【００３９】
次に、処理準備ステップＰ４３で、当該製品の最新の累積検査結果情報及び適正化指定ファイルを読み込み、第２判定ステップＰ４４で読み込んだ累積検査結果情報が当該製品のテスト適正化条件を満足しているか、即ちＫ１≧Ｓ１、Ｋ２≧Ｓ２且つＫ３≧Ｓ３を満足しているか否かを判定処理部１３５で判断する。当該検査対象ロットが、上述したようにテスト適正化実施可の状態で当該製品の検査を実施する最初のロットであるような場合には、Ｋ１＝Ｋ２＝Ｋ３＝０であり、Ｓ１，Ｓ２，Ｓ３は通常正数であるから、テスト適正化条件は満足されない。テスト適正化条件を満足していない場合は、処理準備ステップＰ４３を終了後そのまま適正化処理ステップＰ４０を終了する。
【００４０】
テスト適正化条件を満足している場合には、次の適正化ファイル更新ステップＰ４５で当該製品のテスト適正化条件に含まれる適正化対象項目情報及び第１結果情報記憶部１３１に記憶された当該製品の累積第１ＦＡＩＬ数情報に基づいて各テスト項目の適正化実施可否を判定し、適正化できるテスト項目に例えば適正化実施コード（図７（ｂ）の例では“８１”）を付与して適正化指定ファイルをファイル生成部１３６で更新する。具体的には、任意の第ｊ項目が適正化対象項目であるかを確認する第１ステップＰ４５１、適正化対象項目である場合には第ｊ項目の累積第１ＦＡＩＬ数が予め設定された基準値以下であるか判定する第２ステップＰ４５２、及び累積第１ＦＡＩＬ数が基準値以下であれば第ｊ項目に適正化実施コードを付与する第３ステップＰ４５３が含まれる処理を、Ｎ個のテスト項目全てについて施し、当該製品の適正化指定ファイルをファイル生成部１３６で更新する。そして、次の累積データ削除ステップＰ４６で第１結果情報記憶部１３１に記憶している当該製品の累積検査結果情報をクリア、即ちＫ１＝０，Ｋ２＝０，Ｋ３＝０とすると共に記憶している当該製品の標準ロットのロット識別情報を削除する。
【００４１】
次に、ＤＵＴ装填ステップＰ５０で当該検査対象ロットの未検査のＤＵＴ群を検査装置１５ａのハンドラ５３ａ１に装填した後、検査実行ステップＰ６０で、各ＤＵＴを当該製品の適正化指定ファイル及びテストプログラムに沿って検査する。具体的には、ＬＳＩテスタ５０ａでテストプログラムの実行が開始されると、任意の第ｊ項目について、まず項目確認ステップＰ６２で第ｊ項目がテスト適正化対象項目としてテスト適正化条件に含まれているか確認する。
【００４２】
テスト適正化条件に含まれている場合には、次にファイル読み出しステップＰ６３でＤＣＡＳ１３にアクセスし当該製品の適正化指定ファイルを読み出す。次に、第２確認ステップＰ６４で当該第ｊ項目に適正化実施コード“８１”が付与されているか確認する。適正化実施コード“８１”が付与されている場合（図７（ｂ）の例におけるＳＫＩＰ００２，ＳＫＩＰ００３が該当）には、次のＴＰＦ名保存ステップＰ６５で当該第ｊ項目で使用する正規のＴＰＦ名を当該第ｊ項目の情報と共にＤＣＡＳ１３の所定の場所に保存した後、第１送信ステップＰ６６で予め準備された当該第ｊ項目に対応するＤＰＦ名をＬＳＩテスタ５０ａに送信して第ｊ項目のＴＰＦ名と置換する。次に、第１テスト実行ステップＰ６７でハンドラ５３ａ１に装填されているＤＵＴ群の当該第ｊ項目のテストを実施する。第１テスト実行ステップＰ６７を終了すると、次にＴＰＦ名復元ステップＰ６８でＤＣＡＳ１３に保存してある第ｊ項目の正規のＴＰＦ名をＬＳＩテスタ５０ａに送信し、先に置換していたＤＰＦ名と置換して正規のＴＰＦ名に戻す。
【００４３】
又、項目確認ステップＰ６２で第ｊ項目がテスト適正化対象項目としてテスト適正化条件に含まれていない場合、或いはテスト適正化条件に含まれていてもテスト適正化未実施コード“８０”が付与されている場合（図７（ｂ）の例におけるＳＫＩＰ００１が該当）には、第２テスト実行ステップＰ６７ａでそのまま正規のテストパターンを用いてハンドラ５３ａ１に装填されているＤＵＴ群の当該第ｊ項目のテストを実施する。
【００４４】
以上の項目確認ステップＰ６２乃至ＴＰＦ名復元ステップＰ６８、又は項目確認ステップＰ６２乃至第２テスト実行ステップＰ６７ａの処理をＮ個のテスト項目全てについて実施してＤＵＴ１個の検査を終了する。但し、この処理の中のいずれかのテスト項目で不良と判定されたときは、当該テスト項目の情報を記憶すると共にその時点で当該ＤＵＴの検査を終了する、いわゆるファーストフェイルストップ（以下、ＦＦＳとする）で検査するものとする。
【００４５】
次に、第１確認ステップＰ７０で当該検査対象ロットの未検査ＤＵＴが残っていないか確認し、残っていればＤＵＴ装填ステップＰ５０に戻って未検査ＤＵＴをハンドラ５３ａ１に装填して検査実行ステップＰ６０及び第１確認ステップＰ７０を実施し、当該検査対象ロットの全ＤＵＴの検査が終了するまでこれを繰り返す。
【００４６】
検査対象ロットの全てのＤＵＴの検査が終了すると、次に検査結果送信ステップＰ８０で検査装置１５ａが当該検査対象ロットのロット情報並びに良品デバイス数及び少なくともテスト適正化条件ファイルに指定されたテスト項目の第１ＦＡＩＬ数を含むロット毎検査結果データを出力しデータ送信部５１ａからＤＣＡＳ１３に送信する。
【００４７】
次に、累積結果更新ステップＰ９０でＤＣＡＳ１３の累積情報更新処理部１３３は受信したロット毎検査結果データに基づき、第１結果情報記憶部１３１に記憶された当該製品の累積検査結果情報を更新する。具体的には、まずデータ読み込みステップＰ９１で、受信した当該製品の検査終了ロットのロット情報及びロット毎検査結果データを読み込む。次に、第１判定ステップＰ９２で当該検査終了ロットの良品デバイス数ｍが予め設定してある良品最少基準値Ｍ以上であるか否かを判定する。
【００４８】
ｍ≧Ｍであれば当該検査終了ロットは標準ロットであるので、次の第１更新ステップＰ９３で第１結果情報記憶部１３１に記憶している当該製品の累積良品デバイス数Ｋ１及び所定のテスト項目についてテスト項目毎の累積第１ＦＡＩＬ数を読み込み、当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目の第１ＦＡＩＬ数をそれぞれ加算する。
【００４９】
次に、第１検索ステップＰ９４で第１結果情報記憶部１３１に記憶している当該製品の累積検査結果情報に当該検査終了ロットの組立ロット識別情報が含まれているか検索し、当該検査終了ロットの組立ロット識別情報が含まれていない場合には、第２更新ステップＰ９５で当該製品の累積組立ロット数Ｋ２を読み込んで１を加算、すなわちＫ２＝Ｋ２＋１とすると共に、当該組立ロット識別情報を累積検査結果情報に追加する。
【００５０】
次に、第２検索ステップＰ９６で第１結果情報記憶部１３１に記憶している当該製品の累積検査結果情報に当該検査終了ロットのウェハロット識別情報が含まれているか検索し、ウェハロット識別情報が含まれていない場合には、第３更新ステップＰ９７で当該製品の累積ウェハロット数Ｋ３を読み込んで１を加算、すなわちＫ３＝Ｋ３＋１とすると共に、当該ウェハロット識別情報を累積検査結果情報に追加する。
【００５１】
尚、第１検索ステップＰ９４の結果、当該製品の累積検査結果情報に当該検査終了ロットの組立ロット識別情報が含まれていた場合は、累積組立ロット数Ｋ２は変更されず、当該検査終了ロットの組立ロット識別情報の累積検査結果情報への追加もされない。同様に、第２検索ステップＰ９６の結果、当該製品の累積検査結果情報に当該検査終了ロットのウェハロット識別情報が含まれていた場合は、累積ウェハロット数Ｋ３は変更されず、当該検査終了ロットのウェハロット識別情報の累積検査結果情報への追加もされない。
【００５２】
上記説明の通り、本実施形態の半導体検査システム１による検査方法では、製品毎にテスト適正化条件を設定すると共に、テスト適正化の対象となり得るテスト項目に対応するＤＰＦを予め準備しておき、テスト適正化条件が満足されると人手を介することなく自動で所定のテスト項目のテストの簡略化が実行されテスト時間の短縮を達成できる。しかも、このテスト簡略化は該当するテスト項目のテスト時に当該テスト項目のＴＰＦ名をＤＰＦ名に置換することで当該テスト項目の正規のテストパターンをダミーテストパターンに差し替えてテスト時間を短縮（実質的にほぼ０）し、当該テスト項目のテスト終了後は正規のＴＰＦ名に戻しているのでテストプログラムの修正を行う必要がない。
【００５３】
又、テスト適正化条件に累積良品デバイス数のみでなく累積組立ロット数や累積ウェハロット数を指定することで製造バラツキも考慮しながらテストの簡略化を実行できるので、テストの簡略化による品質への影響も十分抑制できる。
【００５４】
又、テスト適正化実施可否情報、テスト適正化条件及び適正化指定ファイルを組み合わせて用いることで、テストの簡略化が進んだ後でもテストプログラムを修正することなく、必要に応じてロット単位で全てのテスト項目のテストの簡略化を停止したり、特定のテスト項目のテスト簡略化を停止することも容易であり、製造工程に異状があったロットについても品質問題を生じさせない対応が容易にできる。
【００５５】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内で種々変更が可能である。例えば、上記実施形態はパッケージに組み立てた製品の例で説明したが、ウェハ状態での検査についても適用可能である。この場合、検査対象ロットが有するロット識別情報はウェハロット情報のみであるので、テスト適正化条件は、例えば累積良品デバイス数と累積ウェハロット数で構成することができるが、必要に応じて累積ウェハ数等を追加してもよい。
【００５６】
又、ＤＵＴの検査は、複数個を同時に検査する並列検査を例としたが、１個ずつの検査であっても良いことは言うまでもない。
【００５７】
又、上記実施形態では、各テスト項目のテストの簡略化実施可否を当該テスト項目の累積第１ＦＡＩＬ数で判定したが、当該製品の累積総検査デバイス数或いは累積良品デバイス数と累積第１ＦＡＩＬ数の比率で判定するようにしてもよい。
【００５８】
又、上記実施形態は検査をＦＦＳモードで実施する例で説明したが、例えばメモリＬＳＩのように並列検査を行っているような場合には、不良テスト項目の発生に関係なく全ＤＵＴについて全テスト項目のテストを実施するフルテストモードを用いて検査し、所定のテスト項目の第１ＦＡＩＬ数情報を収集するようにしてもよい。並列検査を行っている場合でも、同時に測定している全ＤＵＴが不良になったときにその後のテストを実行する時間を省くため通常はＦＦＳモードでテストされる。しかし、歩留の高い製品であれば少なくとも１個のＤＵＴは良品であって最後のテストまで実行する可能性が高く、このような場合にはＤＵＴの良／不良に関わらず全ＤＵＴについて全テスト項目のテストを続行して、必要なテスト項目全ての良／不良情報を取得するようなテストプログラムにしても実質的なテスト時間の増加は小さい。そして、例えば累積検査デバイス数が所定の基準値を超えた時点で、各テスト項目の良／不良データの集計値を算出し、各テスト項目を簡略化するかどうかをこの集計値に基づいて判断することも可能となる。例えば、図８のように４個のＤＵＴを並列検査する場合にＴＥＳＴＡ〜ＴＥＳＴＤの４項目のテストを実行した場合、ＦＦＳモードではＤＵＴ１については４項目全ての検査結果が残るが、ＤＵＴ２乃至ＤＵＴ４についてはＴＥＳＴＡの検査結果しか残らない。しかしフルテストモードであれば全てＤＵＴについて４項目全ての検査結果を残すことができるので、ＴＥＳＴＤはテスト適性化対象として判断することができる。これは、例えば生産開始初期で、未だ良品率があまり高くない製品等の場合、累積良品デバイス数が基準値に達していなくても早い時期にテストの簡略化を進めることができる。
【００５９】
【発明の効果】
以上説明したとおり、本発明によれば、製品の量産開始後、指定されたテスト項目の検査装置による検査結果データを自動で収集・解析し、製造工程の揺らぎ等も含めて考慮しながら、テストプログラムを修正することなく指定されたテスト項目の検査装置でのテストを自動で簡略化してテスト時間の短縮を図ることができるという効果が得られる。
【００６０】
又、テストの簡略化が進んだ後でも、必要に応じて任意のロットに対して、任意のテスト項目を通常テストに容易に復帰させることができるという効果も得られる。
【図面の簡単な説明】
【図１】本発明の半導体検査システムの一実施形態の概略ブロック図である。
【図２】図１の半導体検査システムによる製品の検査方法の一例を示すフローチャートである。
【図３】図２の適正化処理ステップの詳細フローチャートの一例である。
【図４】図２の検査実行ステップの詳細フローチャートの一例である。
【図５】図２の累積結果更新ステップの詳細フローチャートの一例である。
【図６】図３の適正化ファイル更新ステップの詳細フローチャートの一例である。
【図７】図１の半導体検査システムで使用する指定情報の例を示す図で、（ａ）及び（ｂ）はそれぞれテスト適正化条件ファイル及び適正化指定ファイルの例である。
【図８】ＦＦＳモードとフルテストモードで、取得できる検査結果データ量の差を説明するための図である。
【図９】特開平１１−２４３１２５号公報に開示されたＩＣテストシステムの構成図である。
【符号の説明】
１検査システム
１１ＰＣＳ
１２ＰＳ
１３ＤＣＡＳ
１５ａ，１５ｂ，１５ｎ検査装置
１８通信回線
５０ａ，５０ｂ，５０ｎＬＳＩテスタ
５１ａ，５１ｂ，５１ｎデータ送信部
５３ａ１，５３ａ２，５３ｂ１ハンドラ
５５ｂ１，５５ｎ１，５５ｎ２プローバ
１１１管理情報記憶部
１１４情報抽出送信部
１２１ＰＲＧ記憶部
１３１第１結果情報記憶部
１３２第２結果情報記憶部
１３３累積情報更新処理部
１３５判定処理部
１３６ファイル生成部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device (hereinafter referred to as LSI) inspection method, and more particularly to an inspection method for shortening the inspection time of an inspection apparatus including an LSI tester or the like.
[0002]
[Prior art]
In recent years, for example, with the increase in scale and integration of LSIs such as an increase in memory capacity, there is a tendency for the test time required for testing LSI functions to increase significantly. For this reason, in memory LSIs and the like, a plurality of devices to be inspected (hereinafter referred to as DUTs) are simultaneously loaded in the LSI tester, and parallel testing for simultaneously testing these devices and reducing the test time by reviewing the test program can be achieved. ing.
[0003]
For example, Patent Document 1 discloses a method for generating a highly accurate and efficient test specification. Specifically, the test items of any product under test and the operation conditions, environmental conditions, and judgment conditions for the product's operation test, past test know-how of the same type of product, and calculations for determining each condition value Using a generation rule and an empirical rule including a rule and a data conversion rule, it is automatically generated based on data obtained from a given product standard of the product under test. And, for this test specification, using test data, operation conditions, judgment conditions and the history data of the cause and countermeasure result, for example, test points of the operation test are extracted from the past test results, In accordance with this, optimization processing such as adding or deleting test items and conditions is performed to make the test specifications more accurate and efficient.
[0004]
Patent Document 2 discloses an IC test system as shown in FIG. Referring to FIG. 9, the IC test system 901 disclosed in Patent Document 2 automatically analyzes test items based on analysis results of long-term inspection result data from the start of device mass production to the present and a condition table. For the purpose of deleting or replacing test items without reducing test efficiency by performing deletion or replacement, holding means 950 for holding inspection result data, analysis means 961 for analyzing inspection result data, A condition table memory 952 storing a condition table indicating conditions for deleting test items and conditions for changing the order of test items, and deleting or deleting test items based on analysis results of the analysis means and condition table conditions The discriminating means 953 for discriminating whether or not replacement is necessary and the discriminating means 953 are deleted or inserted E is equipped with changing unit 954 to perform deletion or replacement, the the test items is determined to be necessary. Note that the changing means 954 has a first counter 957 for counting the number of failures that occurred in the test item, a count of the first counter 957, and a condition in the condition table. , A replacement means 958 for moving the test items whose number of failures exceeds a predetermined value to the test order before the current test order, a second counter 959 for counting the total number of ICs to be inspected, and each test Based on the third counter 961 that counts the number of times that the item has not been inspected, the count of the second counter 959, the count of the third counter 961, and the condition table, a failure is continuously detected for a predetermined number of times. Deleting means 961 for deleting a test item that has not occurred.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 5-240745
[Patent Document 2]
Japanese Patent Laid-Open No. 11-243125 (page 3-4, FIG. 1)
[0006]
[Problems to be solved by the invention]
By the way, shortening the test time by reviewing the test program usually requires a certain amount of test result data under the mass production conditions of the product, but the test program is insufficient because the test result data is insufficient immediately after the start of mass production. Therefore, it is difficult to shorten the test time by reviewing the above, and this is a factor that significantly reduces the throughput of the LSI tester. Especially when mass production of multiple new products starts at the same time or when the production quantity increases early after mass production starts, the production volume is restricted due to the shortage of LSI testers and the response to customers is delayed. Therefore, it is required to shorten the test time by reviewing the test program as soon as possible.
[0007]
However, for example, the test specification creation method of Patent Document 1 or a test program created based on this specification can be expected to have a temporary effect at the start of mass production of the product, but the test result is fed back to further reduce the test time. Nothing is considered about that.
[0008]
In addition, the IC test system 901 of Patent Document 2 analyzes the analysis results of long-term inspection result data from the start of device mass production to the present, the conditions for deleting preset test items, and the order of test items. Based on the condition table showing the conditions for replacement, the order of the test items is changed or deleted. Specifically, the test items that can be deleted simply fail continuously for a predetermined number of times. If not, delete it, and when the number of occurrences of failure is the maximum and the conditions for changing the order in the condition table are satisfied, the test item is moved to the order before the current order. There was no consideration given to feedback on shortening the test time.
[0009]
Therefore, the object of the present invention is to automatically collect and analyze the inspection result data by the LSI tester after the mass production of the product is started, and to automatically optimize the test by the LSI tester while taking into consideration the fluctuation of the manufacturing process. A semiconductor inspection apparatus and a semiconductor device inspection method are provided.
[0010]
[Means for Solving the Problems]
Therefore, the semiconductor inspection system according to the present invention is
The number of non-defective devices of a device whose inspection result is non-defective when the inspection of one lot to be inspected of the semiconductor device is completed while performing electrical characteristic inspection of an arbitrary semiconductor device to determine whether the device is good or defective A plurality of inspection apparatuses that output inspection result data for each lot of the inspection target lot including the number of defective devices for each test item of a device whose inspection result is defective for a predetermined test item;
Management information storage unit for storing at least test optimization execution availability information that specifies lot information including manufacturing information of the device and simplification execution availability of the electrical characteristic inspection for each lot to be inspected of the device, and input from the outside The inspection designation information including lot information of the inspection target lot of the device and the test adequacy execution availability information is extracted from the management information storage unit based on the obtained information, and the designated first of the plurality of inspection apparatuses is designated. Process management means comprising an information extraction and transmission unit for transmission to the inspection device;
Test optimization for determining whether test simplification of a test program for performing the electrical characteristic inspection of the device, a test pattern, and a dummy test pattern as required, and a predetermined test item in the test program can be simplified Program supply means comprising a PRG storage unit for storing at least the conditions;
The inspection result data for each lot of a standard lot satisfying a predetermined first condition corresponding to the first semiconductor device among the inspection target lots of an arbitrary first semiconductor device is accumulated in a predetermined procedure. A first result information storage unit for storing the accumulated inspection result information, and first lot inspection result data of an arbitrary first inspection target lot of the first semiconductor device obtained from the first inspection apparatus; Based on the second result information storage unit stored for each inspection target lot and the inspection result data for each first lot, it is determined whether the first inspection target lot is a standard lot that satisfies the first condition. In the case of a lot, the inspection result data for each first lot is accumulated in a predetermined procedure in the accumulated inspection result information of the first semiconductor device stored in the first result information storage unit. A cumulative information update processing unit that updates the cumulative inspection result information of one semiconductor device, and a test optimization included in inspection designation information of any second semiconductor device transmitted from the process management means to the first inspection apparatus Accumulated inspection result information of the second semiconductor device stored in the first result information storage unit in response to a request from the first inspection apparatus when the execution feasibility information is appropriate can be performed in the PRG storage unit. A determination processing unit that determines whether the stored test optimization condition of the second semiconductor device is satisfied, and if the test optimization condition is satisfied, the test optimization condition of the second semiconductor device; A file that performs a test optimization process based on the cumulative inspection result information of the second semiconductor device stored in the first result information storage unit to generate an optimization designation file. And Le generator, and data collection and analysis means comprising a
And a plurality of the inspection apparatuses, the process management means, the program supply means, and the communication line connecting the data collection / analysis means to each other.
[0011]
At this time, each of the plurality of inspection apparatuses includes a data transmission unit that outputs inspection result data for each lot of the inspection target lot and transmits the inspection result data to the data collection / analysis unit after the inspection of an arbitrary inspection target lot is completed. It is preferable to provide.
[0012]
The cumulative inspection result information of the first semiconductor device preferably includes the cumulative number of non-defective devices, the number of manufacturing lots targeted for accumulation, and lot identification information.
[0013]
The test optimization condition file includes test result collection target test item information for specifying a test item for counting the number of defective devices for each test item, and a test item that can simplify the test when a predetermined condition is satisfied. Test optimization target test item information for designating, optimization execution / update condition information for determining whether or not the test of the test optimization target test item can be simplified, and any inspection target lot for which inspection has been completed And at least the first condition information for determining whether or not is the standard lot.
[0014]
The at least one inspection apparatus includes a handler loaded with a semiconductor device assembled in a package, and an LSI tester that inspects the electrical characteristics of the device loaded in the handler using a predetermined test program. When the first semiconductor device is an inspection target of the second inspection apparatus,
The cumulative inspection result information of the first semiconductor device is the cumulative non-defective device number K1, the cumulative assembly lot number K2, the cumulative wafer lot number K3 of the first semiconductor device, the assembly lot identification information that is the cumulative target, and the cumulative target. Including wafer lot identification information,
The optimization execution / update conditions include a cumulative non-defective product reference value S1, a cumulative assembly lot reference value S2 and a cumulative wafer lot reference value S3 corresponding to the first semiconductor device,
When the cumulative number of non-defective devices K1, the cumulative assembly lot number K2, and the cumulative wafer lot number K3 of the first semiconductor device satisfy K1 ≧ S1, K2 ≧ S2, and K3 ≧ S3, respectively. It can be determined that the test of the test optimization target test item included in the test program can be simplified.
[0015]
Alternatively, at least one of the inspection apparatuses inspects a prober loaded with a wafer on which a plurality of semiconductor devices are formed and an electrical characteristic of the device on the wafer loaded in the prober using a predetermined test program. When the first semiconductor device is an inspection target of the third inspection apparatus, the LSI tester includes:
The cumulative inspection result information of the first semiconductor device includes the cumulative number of non-defective devices K1, the cumulative number of wafer lots K3 of the first semiconductor device, and the wafer lot identification information that is the target of accumulation,
The optimization implementation / update condition includes a cumulative non-defective product reference value S1 and a cumulative wafer lot reference value S3 corresponding to the first semiconductor device,
When the cumulative number of non-defective devices K1 and the cumulative number of wafer lots K3 of the first semiconductor device satisfy K1 ≧ S1 and K3 ≧ S3, the test optimization target test items included in the test program of the first semiconductor device It can also be determined that the test can be simplified.
[0016]
The test optimization process is as follows.
Included in the test program of the second semiconductor device based on the test optimization condition of the second semiconductor device and the number of defective devices per cumulative test item of the second semiconductor device stored in the first result information storage unit It is possible to determine whether or not to optimize each test item and to give information corresponding to the determination result to each test item.
[0017]
The semiconductor device inspection method of the present invention is an inspection method suitable for the semiconductor inspection system according to the present invention described above,
A designation information transmission step of transmitting inspection designation information including at least lot information of a lot to be inspected of a semiconductor device to be inspected from the process management means and test optimization execution propriety information to a predetermined first inspection apparatus;
A test program file, a test pattern file, a dummy test pattern file if necessary, and a test optimization condition for the first inspection apparatus to inspect the electrical characteristics of the device from the program supply means based on the inspection designation information A program acquisition step for acquiring a file;
Based on the test optimization implementation availability information, an optimization implementation availability determination step for determining whether or not test optimization implementation in the inspection of the inspection target lot,
When the determination result of the optimization execution possibility determination step is test optimization execution possible, the test optimization is performed based on the test optimization conditions and the cumulative test result information of the device stored in the data collection / analysis means. An optimization processing step of performing processing and generating an optimization specification file by the data collection / analysis means;
An inspection execution step of inspecting the uninspected device by the first inspection apparatus according to the optimization specification file and the test program;
After the inspection of all uninspected devices in the inspection target lot is completed, the inspection result data for each lot including the number of non-defective devices of the inspection target lot and the number of defective devices for each test item of a predetermined test item is obtained as the first inspection. An inspection result transmission step of outputting from the apparatus and transmitting to the data collection / analysis means;
The data collection / analysis means includes a cumulative result update step of updating the cumulative inspection result information of the semiconductor device stored in the first result information storage unit based on the received inspection result data for each lot. It is characterized by.
[0018]
At this time, the cumulative result update step includes:
A data reading step of receiving lot-by-lot inspection result data including the lot information of the semiconductor device that has been inspected, the number of non-defective devices in the inspection-completed lot, and the number of defective devices for each test item of a predetermined test item;
A first determination step for determining whether the number m of non-defective devices in the inspection end lot is equal to or greater than a predetermined non-defective reference value M of the device;
When m ≧ M, the cumulative number of non-defective devices K1 of the device stored in the data collection / analysis means and the cumulative first FAIL number for each test item of the predetermined test item are added to the number of non-defective devices of the inspection end lot. a first update step of adding m and the number of defective devices for each test item of a predetermined test item;
A first search step for searching whether the accumulated inspection result information of the device includes assembly lot identification information of the inspection end lot;
A second update step of adding 1 to the cumulative assembly lot number K2 when assembly lot identification information is not included, that is, K2 = K2 + 1, and adding the assembly lot identification information to the cumulative inspection result information;
A second search step for searching whether the accumulated inspection result information of the device includes wafer lot identification information of the inspection end lot;
And a third update step of adding 1 to the cumulative wafer lot number K3 when the wafer lot identification information is not included, that is, K3 = K3 + 1, and adding the wafer lot identification information to the cumulative inspection result information. It can be.
[0019]
In addition, the optimization processing step includes
An optimization file confirmation step for confirming whether an optimization specification file for the device has been created;
When the optimization specification file does not exist, an initial optimization specification file including optimization execution propriety information for each test item is generated for a predetermined test item based on the information of the test optimization condition file of the device. 1 file creation step,
A process preparation step for reading the latest cumulative inspection result information of the device and the optimization specification file;
A second determination step of determining whether the read cumulative inspection result information satisfies the test optimization condition of the device stored in the program supply unit;
When the result of the second determination step satisfies the test optimization condition, the optimization target item information included in the test optimization condition of the device and the device stored in the data collection / analysis means An optimization file update step of determining whether or not to perform optimization of each test item based on the number of defective device information for each cumulative test item, adding information according to the determination result and updating the optimization specification file,
After the optimization file update step, a cumulative data deletion step of deleting the cumulative inspection result information of the device and the lot identification information of the standard lot stored in the data collection / analysis unit is included. be able to.
[0020]
In addition, the optimization file update step includes:
A first step of confirming whether any test item included in the test program of the device is an item to be optimized;
A second step of determining whether the number of defective devices for each cumulative test item of the test item is equal to or less than a preset reference value when the item is an optimization target item;
A third step of assigning an optimization execution code to the test item when the number of defective devices per cumulative test item is equal to or less than a reference value;
After the first step to the third step are performed for all the test items included in the test program, a fourth step of updating the optimization specification file of the device may be included.
[0021]
The inspection execution step includes:
When the execution of the test program of the device is started, for any first test item,
An item confirmation step for confirming whether the first test item is included in the test optimization condition as a test optimization target item;
When it is a test optimization target item, a file read step for accessing the data collection / analysis means and reading the optimization specification file of the device;
A second confirmation step for confirming whether an optimization execution code is given to the first test item;
The TPF name that stores the regular test pattern file name used in the first test item together with the first test item information in a predetermined location of the data collection / analysis means when the optimization execution code is given A save step;
A first transmission step of transmitting a dummy test pattern file name corresponding to the first test item prepared in advance to the first inspection device and replacing the test pattern file name of the first test item;
A first test execution step of performing a test of the first test item of the device loaded in the first inspection apparatus after the first transmission step;
After the completion of the first test execution step, the regular test pattern file name of the first test item stored in the data collection / analysis means is transmitted to the first inspection apparatus, and the dummy test pattern file name A TPF name restoration step to replace with,
A device loaded in the first inspection apparatus when the first test item is not a test optimization target item or when the optimization execution code is not given even if it is a test optimization target item It is preferable to include a second test execution step in which the test of the first test item is performed as it is.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described with reference to the drawings.
FIG. 1 is a schematic block diagram of an embodiment of a semiconductor inspection system of the present invention. Referring to FIG. 1, a semiconductor inspection system 1 according to the present embodiment includes a first server (hereinafter referred to as PCS) 11 as process management means and a second server (hereinafter referred to as PS) 12 as program supply means. And a third server (hereinafter referred to as DCAS) 13 for data collection / analysis and a plurality of inspection devices 15a, 15b,..., 15n, which are connected to each other via a communication line 18.
[0023]
First, the PCS 11 specifies the lot information including manufacturing information of an inspection target lot of an arbitrary semiconductor device (hereinafter simply referred to as a product) and whether or not simplification of electrical property inspection can be performed for each inspection target lot of the product. Management information storage unit 111 that stores at least information on whether or not to perform optimization, lot information on a lot to be inspected for a product designated based on a command input from a terminal (not shown), measurement conditions for the product, and implementation of test optimization Inspection designation information such as availability information is extracted from the management information storage unit 111, and the designated first inspection device 15x in the plurality of inspection devices 15a, 15b, ..., 15n (where "x" is from "a" to An information extraction / transmission unit 114 for transmission to any one of “n” is provided. The PCS 11 can be composed of, for example, an EWS (engineering work-station) equipped with a hard disk device (hereinafter referred to as HDD), the management information storage unit 111 is composed of an HDD, and the information extraction / transmission unit 114 is operated by this EWS. Can be configured as a program.
[0024]
In addition, the PS 12 is a test program for performing an electrical characteristic inspection of a product, a test pattern, and a test for determining whether or not a simplified test can be performed on a predetermined test item in the test program and a dummy test pattern if necessary. A PRG storage unit 121 that stores optimization conditions and the like as files is provided. Note that the PS 12 can also be configured by an EWS provided with an HDD, and the PRG storage unit 121 may be an HDD.
[0025]
Further, the test optimization condition file counts the number of defective devices per test item (hereinafter referred to as the first FAIL number), which is the number of devices that have failed in a certain test item, for example, as shown in FIG. Test result collection target test item information for specifying a test item, test optimization target test item information for specifying a test item that can simplify the test when a predetermined condition is satisfied, and this test optimization target test item Optimized execution / update condition information for determining whether or not the test can be simplified, and whether the inspection result data for each lot of any inspection target lot is to be accumulated in the cumulative inspection result information of the product And at least the minimum lot size information which is the first condition information.
[0026]
The optimization execution / update conditions are determined at least for each product, and include, for example, a cumulative good product reference value S1, a cumulative assembly lot reference value S2, a cumulative wafer lot reference value S3, etc., and the minimum lot size information is, for example, one inspection target lot This is the non-defective minimum reference value M for the number of non-defective devices obtained from Accordingly, if the cumulative number of non-defective devices K1, the cumulative assembly lot number K2, and the cumulative wafer lot number K3 of the product having the above optimization execution / update conditions satisfy K1 ≧ S1, K2 ≧ S2, and K3 ≧ S3, the product Optimized specification file that determines whether or not the test optimization target test items have been satisfied, determined whether the test optimization target test items were satisfied, and whether or not the test items should be simplified. The test optimization process to generate If the number m of non-defective devices in any inspection target lot satisfies m ≧ M, the inspection target lot is determined as a standard lot, and the inspection result data for each lot of the inspection target lot is the cumulative inspection result information of the product. Is accumulated in a predetermined procedure.
[0027]
The DCAS 13 generates inspection result data for each lot of the inspection target lot that is a standard lot that satisfies a predetermined first condition defined in correspondence with the product among a plurality of inspection target lots that have completed the inspection of an arbitrary product. A first result information storage unit 131 that stores accumulated inspection result information accumulated in a predetermined procedure, and the number of non-defective devices of a device whose inspection result of an inspection target lot of any product is a non-defective product (PASS) and a predetermined test item Based on the second result information storage unit 132 that acquires the inspection result data for each lot including the first FAIL number from the inspection device 15 and stores it for each inspection target lot, and the inspection result data for each lot of any inspection target lot of the product It is determined whether the lot to be inspected is a standard lot that satisfies a predetermined first condition. If the lot is a standard lot, the lot is stored in the first result information storage unit 131. A cumulative information update processing unit 133 that accumulates the inspection result data for each lot of the inspection target lot in the predetermined procedure in the cumulative inspection result information of the product and updates the cumulative inspection result information of the product, and the inspection device 15 from the PCS 131 Is stored in the first result information storage unit 131 in response to a request from the inspection device 15 when the test optimization execution availability information included in the inspection designation information of any product transmitted to The determination processing unit 135 for determining whether or not the cumulative inspection result information of the product satisfies the test optimization condition of the product transmitted from the PRG storage unit 121 of the PS 12 to the inspection device 15 and the test optimization condition are satisfied The test optimization condition of the product and the cumulative test result information of the product stored in the first result information storage unit 131. Subjected to tests optimizing grams and a file generating unit 136 for generating optimized specified file. Note that the test optimization process in the file generation unit 136 specifically determines whether or not each test item included in the test program of the product can be optimized based on the accumulated first FAIL number information of the product. Information corresponding to each is assigned to each test item. The DCAS 13 can also be configured by an EWS provided with an HDD, the first result information storage unit 131 and the second result information storage unit 132 are configured by an HDD, and the determination processing unit 135 and the file generation unit 136 operate by the EWS. Can be configured as a program.
[0028]
The inspection device 15 includes an LSI tester 50, a data transmission unit 51, for example, a handler 53 and a prober 55. The LSI tester 50, for example, based on the inspection designation information transmitted from the PCS 11, the test program file, test pattern file (hereinafter referred to as TPF) of the product from the PS 12, and dummy test pattern file (hereinafter referred to as DPF) as necessary. And a test optimization condition file are acquired, the DUT loaded in the handler 53 or the DUT in the semiconductor wafer loaded in the prober 55 is inspected according to the test program, and the good / bad of the DUT is determined. When the inspection of an arbitrary inspection target lot is completed, the inspection result data for each lot including the number of non-defective devices of the inspection target lot and the first FAIL number of a predetermined test item specified in the test optimization condition file is output and a data transmission unit 51 to DCAS 13. Specifically, the inspection device 15a includes an LSI tester 50a, a data transmission unit 51a, a handler 53a1, and a handler 53a2, and the inspection device 15b includes an LSI tester 50b, a data transmission unit 51b, a handler 53b1, and a prober 55b1, and the inspection device 15n. Includes an LSI tester 50n, a data transmission unit 51n, a prober 55n1, and a prober 55n2. Note that the configuration (combination, number, etc.) of the handler 53 and the prober 55 in each inspection apparatus 15 may be set as appropriate according to the needs of the semiconductor inspection system.
[0029]
Next, a semiconductor device product inspection method by the semiconductor inspection system 1 will be described. FIG. 2 is a flowchart showing an example of a product inspection method by the semiconductor inspection system 1. 3 to 5 are examples of detailed flowcharts of the optimization process step P40, the inspection execution step P60, and the cumulative result update step P90 of FIG. 2, respectively. FIG. 6 shows the optimization file update step P45 of FIG. It is an example of a detailed flowchart. Further, FIG. 7 is a diagram showing an example of designation information used in the semiconductor inspection system 1, and (a) and (b) are examples of a test optimization condition file and an optimization designation file, respectively. Referring to FIGS. 1 to 7, a product inspection method using the semiconductor inspection system 1 is as follows.
A designation information transmission step P10 for transmitting the inspection designation information of the inspection target lot of the product to be inspected from the PCS 11 to the predetermined first inspection device 15;
Program acquisition step in which the first inspection device 15 acquires a test program file, TPF, and DPF, if necessary, a test optimization condition file, etc., for performing electrical characteristic inspection of the product from the PS 12 based on the inspection designation information Based on P20 and test optimization execution availability information included in the inspection designation information, optimization implementation availability determination step P30 for determining whether or not test optimization implementation in the inspection of the inspection target lot is performed,
When the determination result of the optimization feasibility determination step P30 is that the test optimization can be performed, the test optimization process is performed based on the cumulative inspection result information stored in the DCAS 13 and the optimization specification file is generated by the DCAS 13 An optimization processing step P40 to perform,
A DUT loading step P50 for loading an uninspected DUT group of the lot to be inspected into the inspection device 15,
An inspection execution step P60 for inspecting each DUT in accordance with the optimization specification file of the product and the test program;
A first confirmation step P70 for confirming whether or not an uninspected DUT of the inspection target lot remains,
After the inspection of all the DUTs in the inspection target lot is completed, the lot test result data including the number of non-defective devices in the inspection target lot and the first FAIL number of a predetermined test item is output from the LSI tester 15 and the data transmission unit 51 Test result transmission step P80 to be transmitted from to the DCAS 13;
Based on the lot-by-lot inspection result data received in the DCAS 13, a cumulative result update step P90 in which the cumulative information update processing unit 133 updates the cumulative inspection result information of the product stored in the first result information storage unit 131;
Is included.
[0030]
If the determination result in the optimization feasibility determination step P30 is that the test optimization cannot be performed, all the DUTs in the inspection target lot are sequentially inspected by a standard method using the normal test program of the product.
[0031]
The optimization process step P40 includes an optimization file confirmation step P41 for confirming whether an optimization designation file for the product is created,
A first file creation step P42 for generating an initial optimization specification file by the file generation unit 136 based on the information of the test optimization condition file when there is no optimization specification file;
A process preparation step P43 for reading an optimization designation file including optimization execution feasibility information for each test item for the latest cumulative inspection result information of the product and a predetermined test item;
A second determination step P44 in which the determination processing unit 135 determines whether or not the read cumulative inspection result information satisfies the test optimization condition of the product stored in the PRG storage unit 121 of the PS 12,
When the test optimization condition is satisfied, the optimization target item information included in the test optimization condition of the product and the accumulated first FAIL number information of the product accumulated in the second result information storage unit 131 An optimization file update step P45 in which, for example, an optimization execution code is assigned to a test item that can be determined and optimized by determining whether or not each test item can be optimized, and the file specifying unit 136 updates the optimization specification file;
After the optimization file update step P45, the cumulative inspection result information of the product stored in the second result information storage unit 132 is cleared, that is, K1 = 0, K2 = 0, K3 = 0 and stored. And accumulated data deleting step P46 for deleting the lot identification information.
[0032]
The inspection execution step P60 is an arbitrary j-th (where j is an integer satisfying 1 ≦ j ≦ N) when the number of test items included in the test program is N (where N is a positive integer). )) Test items (hereinafter referred to as the jth item)
Item confirmation step P62 for confirming whether the jth item is included in the test optimization condition as the test optimization target item;
When the item is a test optimization target item, a file read step P63 for accessing the DCAS 13 and reading the optimization specification file of the product;
A second confirmation step P64 for confirming whether the optimization execution code is given to the j-th item;
A TPF name storage step P65 for storing a regular TPF name used in the j-th item together with the j-th item information in a predetermined location of the DCAS 13 when the optimization execution code is given;
A first transmission step P66 for transmitting a DPF name corresponding to the j-th item prepared in advance to the inspection device 15 and replacing the TPF name of the j-th item;
A first test execution step P67 for performing a test of the j-th item of the DUT group loaded in the inspection device 15,
After the completion of the first test execution step P67, the regular TPF name of the j-th item stored in the DCAS 13 is transmitted to the inspection device 15, and the TPF name restoration step P68 for replacing the DPF name,
If it is not a test optimization target item, or if it is a test optimization target item and no optimization execution code is given, the test of the j-th item of the DUT group loaded in the inspection apparatus 15 is performed as it is. A second test execution step P67a to be executed.
[0033]
Also, the cumulative result update step P90 is executed by the cumulative information update processing unit 133,
A data reading step P91 for receiving lot-by-lot inspection result data including the lot information of a product for which inspection has been completed, the number of non-defective devices of the inspection-completed lot, and the first FAIL number of a predetermined test item;
A first determination step P92 for determining whether the number m of non-defective devices of the inspection end lot is equal to or greater than a predetermined non-defective minimum reference value M of the product;
When m ≧ M, the non-defective product of the inspection end lot is added to the cumulative number of non-defective devices K1 of the product stored in the second result information storage unit 132 and the cumulative first FAIL number for each test item of the predetermined test item. A first update step P93 for adding the device number m and the first FAIL number of a predetermined test item in association with each other;
A first search step P94 for searching whether the assembly lot identification information of the inspection end lot is included in the cumulative inspection result information of the product;
As a result of the first search step P94, when the assembly lot identification information of the inspection end lot is not included, 1 is added to the cumulative assembly lot number K2 of the product, that is, K2 = K2 + 1, and the assembly lot identification information A second update step P95 for adding to the cumulative inspection result information of the product,
A second search step P96 for searching whether the accumulated inspection result information of the product includes wafer lot identification information of the inspection end lot;
If, as a result of the second search step P96, the wafer lot identification information of the inspection-finished lot is not included, 1 is added to the cumulative wafer lot number K3 of the product, that is, K3 = K3 + 1, and the wafer lot identification information is changed to the product And a third update step P97 to be added to the accumulated inspection result information.
[0034]
The DPF dummy test pattern is set so that the test time of the corresponding test item is the shortest, and the test result of the test item is always PASS for any DUT.
[0035]
Furthermore, the optimization file update step P45 includes:
A first step P451 for confirming whether the j-th item is an optimization target item;
A second step P452 for determining whether the accumulated first FAIL number of the j-th item is equal to or less than a preset reference value when the item is the optimization target item;
A third step P453 of assigning an optimization execution code to the j-th item when the cumulative first FAIL number is equal to or less than a reference value;
After the first step P451 to the third step P453 are performed for all the test items, a fourth step P455 for updating the optimization specification file of the product is included.
[0036]
Next, the operation of the semiconductor inspection system 1 will be described together with a product inspection method. In the following description, a case of parallel inspection in which a plurality of assembled products are simultaneously inspected by the handler 53a1 of the inspection device 15a is taken as an example. First, when an inspection target lot of a product is specified from a production management system or the like not shown in the drawing, in the specification information transmission step P10, the inspection specification information of the inspection target lot is given from the PCS 11 to a predetermined LSI tester 50a of a predetermined inspection device 15a, for example. Sent to.
[0037]
Next, in the program acquisition step P20, the LSI tester 50a acquires the test program of the product, the corresponding TPF, and the DPF and the test optimization condition file as necessary from the PS 12 based on the inspection designation information.
[0038]
Next, in the optimization execution feasibility determination step P30, the LSI tester 50a determines whether or not the test optimization can be performed in the inspection of the lot based on the test optimization execution availability information included in the inspection designation information. When the test optimization cannot be performed, all DUTs in the inspection target lot are sequentially inspected by a standard method using a normal test program for the product. If the test optimization can be performed, the DCAS 13 is accessed in the next optimization process step P40, and the test optimization process is performed in the DCAS 13 based on the latest accumulated inspection result information of the product. Specifically, first, it is confirmed whether or not an optimization designation file for the product has been created in the optimization file confirmation step P41. If there is no optimization designation file, the LSI tester 50a performs the first file creation step P42. Information on the test optimization condition file is acquired, and an initial optimization specification file is generated based on this information. This is the case, for example, when the inspection target lot is in a state where test optimization can be performed and is the first lot in which the inspection of the product is performed. At this time, an optimization non-execution code (FIG. 7 (b) that indicates that optimization is not yet performed on the test item to be optimized based on the information of the test optimization condition file. In the example of FIG. 7B, “80”) is given, and the cumulative non-defective product standard value S1, the cumulative assembly standard value S2, and the cumulative wafer lot standard, which are optimization execution / update conditions as shown in the example of FIG. A value S3 and a non-defective product minimum reference value M are set.
[0039]
Next, in the process preparation step P43, the latest cumulative inspection result information and optimization specification file of the product are read, and the cumulative inspection result information read in the second determination step P44 satisfies the test optimization condition of the product. That is, the determination processing unit 135 determines whether or not K1 ≧ S1, K2 ≧ S2, and K3 ≧ S3 are satisfied. In the case where the inspection target lot is the first lot in which the inspection of the product is performed in a state where the test optimization can be performed as described above, K1 = K2 = K3 = 0, and S1, S2, Since S3 is normally a positive number, the test optimization condition is not satisfied. If the test optimization condition is not satisfied, the optimization processing step P40 is ended as it is after the processing preparation step P43 is completed.
[0040]
If the test optimization condition is satisfied, the optimization object item information included in the test optimization condition of the product and the first result information storage unit 131 stored in the next optimization file update step P45 Based on the accumulated first FAIL number information of the product, whether or not to optimize each test item is determined, and for example, an optimization execution code (“81” in the example of FIG. 7B) is assigned to the test item that can be optimized. The file generation unit 136 updates the optimization specification file. Specifically, a first step P451 for confirming whether an arbitrary j-th item is an optimization target item. If the j-th item is an optimization target item, a reference value in which the cumulative first FAIL number of the j-th item is set in advance. A process including a second step P452 for determining whether or not the cumulative first FAIL number is equal to or less than a reference value includes a third step P453 for assigning an optimization execution code to the j-th item. And the file creation unit 136 updates the optimization specification file of the product. In the next cumulative data deletion step P46, the cumulative inspection result information of the product stored in the first result information storage unit 131 is cleared, that is, K1 = 0, K2 = 0, K3 = 0 and stored. The lot identification information of the standard lot of the product in question is deleted.
[0041]
Next, after loading an uninspected DUT group of the lot to be inspected into the handler 53a1 of the inspection device 15a in the DUT loading step P50, in the inspection execution step P60, each DUT is used as an optimization designation file and a test program for the product. Inspect along. Specifically, when the execution of the test program is started by the LSI tester 50a, the j-th item is first included in the test optimization condition as the test optimization target item in the item confirmation step P62 for the arbitrary j-th item. Make sure.
[0042]
If it is included in the test optimization conditions, next, in the file reading step P63, the DCAS 13 is accessed to read the optimization specification file of the product. Next, in the second confirmation step P64, it is confirmed whether the optimization execution code “81” is assigned to the j-th item. When the optimization execution code “81” is given (in the case of SKIP002 and SKIP003 in the example of FIG. 7B), the regular TPF name used in the j-th item in the next TPF name storage step P65. Is stored in a predetermined location of the DCAS 13 together with the information on the j-th item, and then the DPF name corresponding to the j-th item prepared in advance in the first transmission step P66 is transmitted to the LSI tester 50a to transmit the TPF of the j-th item. Replace with name. Next, in the first test execution step P67, the test for the j-th item of the DUT group loaded in the handler 53a1 is performed. When the first test execution step P67 is completed, the regular TPF name of the j-th item stored in the DCAS 13 is transmitted to the LSI tester 50a in the TPF name restoration step P68, and replaced with the previously replaced DPF name. Return to the regular TPF name.
[0043]
In addition, when the jth item is not included in the test optimization condition as the test optimization target item in the item confirmation step P62, or even if it is included in the test optimization condition, the test optimization non-execution code “80” is given. If this is the case (ie, SKIP001 in the example of FIG. 7B), the jUT item of the DUT group loaded in the handler 53a1 using the regular test pattern as it is in the second test execution step P67a. Conduct a test.
[0044]
The processing from the item confirmation step P62 to the TPF name restoration step P68 or the item confirmation step P62 to the second test execution step P67a is performed for all the N test items, and the test for one DUT is completed. However, when it is determined that any of the test items in this process is defective, information on the test item is stored and the inspection of the DUT is terminated at that time, so-called first fail stop (hereinafter referred to as FFS). )).
[0045]
Next, in the first confirmation step P70, it is confirmed whether or not an uninspected DUT of the lot to be inspected remains. The first confirmation step P70 is performed, and this is repeated until the inspection of all the DUTs of the inspection target lot is completed.
[0046]
When the inspection of all the DUTs of the inspection target lot is completed, in the inspection result transmission step P80, the inspection apparatus 15a then checks the lot information of the inspection target lot, the number of non-defective devices, and at least the test items specified in the test optimization condition file. The lot-by-lot inspection result data including the first FAIL number is output and transmitted to the DCAS 13 from the data transmission unit 51a.
[0047]
Next, in the cumulative result update step P90, the cumulative information update processing unit 133 of the DCAS 13 updates the cumulative inspection result information of the product stored in the first result information storage unit 131 based on the received lot-by-lot inspection result data. Specifically, first, in the data reading step P91, the received lot information of the inspection-finished lot of the product and the inspection result data for each lot are read. Next, in the first determination step P92, it is determined whether or not the number of non-defective devices in the inspection-finished lot is equal to or greater than a predetermined non-defective product reference value M.
[0048]
If m ≧ M, the inspection-finished lot is a standard lot. Therefore, the cumulative number of non-defective devices K1 and the predetermined test items of the product stored in the first result information storage unit 131 in the next first update step P93. The cumulative first FAIL number for each test item is read, and the non-defective device number m for the inspection-finished lot and the first FAIL number for a predetermined test item are added.
[0049]
Next, it is searched whether the assembly lot identification information of the inspection end lot is included in the accumulated inspection result information stored in the first result information storage unit 131 in the first search step P94, and the inspection end lot If the assembly lot identification information is not included, the accumulated assembly lot number K2 of the product is read in the second update step P95 and 1 is added, that is, K2 = K2 + 1, and the assembly lot identification information is accumulated. Add to inspection result information.
[0050]
Next, it is searched whether the wafer lot identification information of the inspection end lot is included in the accumulated inspection result information of the product stored in the first result information storage unit 131 in the second search step P96, and the wafer lot identification information is included. If not, in the third update step P97, the cumulative wafer lot number K3 of the product is read and 1 is added, that is, K3 = K3 + 1, and the wafer lot identification information is added to the cumulative inspection result information.
[0051]
As a result of the first search step P94, when the assembly lot identification information of the inspection end lot is included in the cumulative inspection result information of the product, the cumulative assembly lot number K2 is not changed and the inspection end lot number is not changed. The assembly lot identification information is not added to the cumulative inspection result information. Similarly, as a result of the second search step P96, if the wafer lot identification information of the inspection end lot is included in the cumulative inspection result information of the product, the cumulative wafer lot number K3 is not changed and the wafer lot of the inspection end lot is not changed. The identification information is not added to the cumulative inspection result information.
[0052]
As described above, in the inspection method by the semiconductor inspection system 1 of the present embodiment, a test optimization condition is set for each product, and a DPF corresponding to a test item that can be a test optimization target is prepared in advance. When the test optimization condition is satisfied, the test of a predetermined test item is automatically simplified without human intervention, and the test time can be shortened. In addition, this test simplification reduces the test time by replacing the TPF name of the test item with the DPF name at the time of testing the corresponding test item, replacing the regular test pattern of the test item with a dummy test pattern (substantially After the test of the test item is completed, the name is returned to the regular TPF name, so there is no need to modify the test program.
[0053]
In addition, by specifying not only the cumulative number of non-defective devices but also the cumulative number of assembly lots and the cumulative number of wafer lots as test optimization conditions, it is possible to simplify the test while taking into account manufacturing variations. The influence can be sufficiently suppressed.
[0054]
Also, by using a combination of test optimization execution availability information, test optimization conditions, and optimization specification files, all tests can be performed in lot units as needed without modifying the test program even after the test has been simplified. It is easy to stop the simplification of the test of the test item or to stop the simplification of the test of a specific test item, and it is possible to easily deal with a lot that has an abnormality in the manufacturing process without causing a quality problem. .
[0055]
In addition, this invention is not limited to description of the said embodiment, A various change is possible within the range of the summary. For example, although the above embodiment has been described with reference to an example of a product assembled into a package, it can also be applied to inspection in a wafer state. In this case, since the lot identification information of the lot to be inspected is only wafer lot information, the test optimization condition can be configured by, for example, the cumulative number of non-defective devices and the cumulative number of wafer lots. May be added.
[0056]
In addition, although the DUT inspection is an example of a parallel inspection in which a plurality of inspections are performed simultaneously, it goes without saying that the inspection may be performed one by one.
[0057]
In the above embodiment, whether or not the test of each test item can be simplified is determined by the cumulative first FAIL number of the test item. However, the cumulative total number of inspection devices or the cumulative number of non-defective devices and the cumulative first FAIL number of the product are determined. You may make it determine by a ratio.
[0058]
Moreover, although the said embodiment demonstrated the example which implement | achieves test | inspection in FFS mode, when performing parallel test | inspection like a memory LSI, for example, all tests are performed about all DUT irrespective of generation | occurrence | production of a defect test item. Inspection may be performed using a full test mode in which an item test is performed, and first FAIL number information of a predetermined test item may be collected. Even when performing parallel inspection, testing is normally performed in the FFS mode in order to save time for performing subsequent tests when all the DUTs measured simultaneously become defective. However, if the product has a high yield, at least one DUT is a non-defective product and is likely to be executed until the last test. In such a case, all tests are performed for all DUTs regardless of whether the DUT is good or bad. Even if the test of the item is continued to obtain the good / bad information of all necessary test items, the substantial increase in test time is small. Then, for example, when the cumulative number of inspection devices exceeds a predetermined reference value, a summary value of good / bad data for each test item is calculated, and whether to simplify each test item is determined based on this summary value. It is also possible to do. For example, as shown in FIG. 8, when four DUTs are tested in parallel when testing four items of TESTA to TESTD, all the four test results remain for DUT1 in FFS mode, but for DUT2 to DUT4 Only the test result of TESTA remains. However, in the full test mode, all four test results for the DUT can be left, so TESTD can be determined as a test suitability target. For example, in the case of a product or the like in which the rate of non-defective products is not so high at the beginning of production, for example, the test can be simplified at an early stage even if the cumulative number of non-defective devices does not reach the reference value.
[0059]
【The invention's effect】
As described above, according to the present invention, after mass production of a product is started, inspection result data by an inspection device for a specified test item is automatically collected and analyzed, and a test is performed while taking into account fluctuations in the manufacturing process. There is an effect that it is possible to shorten the test time by automatically simplifying the test with the inspection device for the specified test item without modifying the program.
[0060]
Further, even after the simplification of the test has progressed, there is also an effect that any test item can be easily returned to the normal test for any lot as necessary.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram of an embodiment of a semiconductor inspection system of the present invention.
FIG. 2 is a flowchart showing an example of a product inspection method by the semiconductor inspection system of FIG. 1;
FIG. 3 is an example of a detailed flowchart of the optimization processing step of FIG. 2;
FIG. 4 is an example of a detailed flowchart of an inspection execution step in FIG. 2;
FIG. 5 is an example of a detailed flowchart of a cumulative result update step in FIG. 2;
FIG. 6 is an example of a detailed flowchart of an optimization file update step in FIG. 3;
FIGS. 7A and 7B are diagrams showing examples of designation information used in the semiconductor inspection system of FIG. 1, and FIGS. 7A and 7B are examples of a test optimization condition file and an optimization designation file, respectively.
FIG. 8 is a diagram for explaining a difference in the amount of test result data that can be acquired between the FFS mode and the full test mode.
FIG. 9 is a block diagram of an IC test system disclosed in Japanese Patent Laid-Open No. 11-243125.
[Explanation of symbols]
1 Inspection system
11 PCS
12 PS
13 DCAS
15a, 15b, 15n inspection equipment
18 Communication line
50a, 50b, 50n LSI tester
51a, 51b, 51n Data transmitter
53a1, 53a2, 53b1 handler
55b1, 55n1, 55n2 prober
111 Management information storage unit
114 Information extraction and transmission unit
121 PRG storage unit
131 1st result information storage part
132 Second result information storage unit
133 Cumulative information update processing unit
135 Judgment processing part
136 File generator

Claims

任意の半導体デバイスの電気的特性検査を実施して前記デバイスの良／不良を判定すると共に前記半導体デバイスの一検査対象ロットの検査が終了した時点で検査結果が良品であるデバイスの良品デバイス数と所定のテスト項目について検査結果が不良となったデバイスのテスト項目毎不良デバイス数を含む当該検査対象ロットのロット毎検査結果データを出力する複数の検査装置と、
前記デバイスの製造情報を含むロット情報及び前記電気的特性検査の簡略化実施可否を前記デバイスの検査対象ロット毎に指定するテスト適正化実施可否情報を少なくとも記憶する管理情報記憶部と、外部から入力された情報に基づき前記デバイスの検査対象ロットのロット情報及び前記テスト適正化実施可否情報を含む検査指定情報を前記管理情報記憶部から抽出し複数の前記検査装置の中の指定された第１の検査装置に送信する情報抽出送信部を備える工程管理手段と、
前記デバイスの前記電気的特性検査を実施するためのテストプログラム，テストパターン及び必要に応じてダミーテストパターン並びに前記テストプログラム内の所定のテスト項目のテスト簡略化実施可否を判定するためのテスト適正化条件を少なくとも記憶するＰＲＧ記憶部を備えるプログラム供給手段と、
任意の第１半導体デバイスの各検査対象ロットの中で当該第１半導体デバイスに対応させて予め定められた所定の第１条件を満足する標準ロットの前記ロット毎検査結果データを所定の手順で累積した累積検査結果情報を記憶する第１結果情報記憶部と、前記第１半導体デバイスの任意の第１検査対象ロットの第１ロット毎検査結果データを前記第１の検査装置から取得して前記第１検査対象ロット毎に記憶する第２結果情報記憶部と、前記第１ロット毎検査結果データに基づいて当該第１検査対象ロットが前記第１条件を満足する標準ロットであるかを判定し標準ロットである場合には前記第１結果情報記憶部に記憶している前記第１半導体デバイスの前記累積検査結果情報に前記第１ロット毎検査結果データを所定の手順で累積して当該第１半導体デバイスの前記累積検査結果情報を更新する累積情報更新処理部と、前記工程管理手段から前記第１の検査装置に送信された任意の第２半導体デバイスの検査指定情報に含まれるテスト適正化実施可否情報が適正化実施可のときに前記第１の検査装置からの要求に応じて前記第１結果情報記憶部に記憶された前記第２半導体デバイスの累積検査結果情報が前記ＰＲＧ記憶部に記憶されている前記第２半導体デバイスのテスト適正化条件を満足しているかを判断する判定処理部と、テスト適正化条件を満足している場合に当該第２半導体デバイスの前記テスト適正化条件及び前記第１結果情報記憶部に記憶された当該第２半導体デバイスの前記累積検査結果情報に基づいてテスト適正化処理を施し適正化指定ファイルを生成するファイル生成部と、を備えるデータ収集・解析手段と、
複数の前記検査装置、前記工程管理手段、前記プログラム供給手段及び前記データ収集・解析手段を互いに接続する通信回線と、を有することを特徴とする半導体検査システム。The number of non-defective devices of a device whose inspection result is non-defective when the inspection of one lot to be inspected of the semiconductor device is completed while performing electrical characteristic inspection of an arbitrary semiconductor device to determine whether the device is good or defective A plurality of inspection apparatuses that output inspection result data for each lot of the inspection target lot including the number of defective devices for each test item of a device whose inspection result is defective for a predetermined test item;
Management information storage unit for storing at least test optimization execution availability information that specifies lot information including manufacturing information of the device and simplification execution availability of the electrical characteristic inspection for each lot to be inspected of the device, and input from the outside The inspection designation information including lot information of the inspection target lot of the device and the test adequacy execution availability information is extracted from the management information storage unit based on the obtained information, and the designated first of the plurality of inspection apparatuses is designated. Process management means comprising an information extraction and transmission unit for transmission to the inspection device;
Test optimization for determining whether test simplification of a test program for performing the electrical characteristic inspection of the device, a test pattern, and a dummy test pattern as required, and a predetermined test item in the test program can be simplified Program supply means comprising a PRG storage unit for storing at least the conditions;
The inspection result data for each lot of a standard lot satisfying a predetermined first condition corresponding to the first semiconductor device among the inspection target lots of an arbitrary first semiconductor device is accumulated in a predetermined procedure. A first result information storage unit for storing the accumulated inspection result information, and first lot inspection result data of an arbitrary first inspection target lot of the first semiconductor device obtained from the first inspection apparatus; Based on the second result information storage unit stored for each inspection target lot and the inspection result data for each first lot, it is determined whether the first inspection target lot is a standard lot that satisfies the first condition. In the case of a lot, the inspection result data for each first lot is accumulated in a predetermined procedure in the accumulated inspection result information of the first semiconductor device stored in the first result information storage unit. A cumulative information update processing unit that updates the cumulative inspection result information of one semiconductor device, and a test optimization included in inspection designation information of any second semiconductor device transmitted from the process management means to the first inspection apparatus Accumulated inspection result information of the second semiconductor device stored in the first result information storage unit in response to a request from the first inspection apparatus when the execution feasibility information is appropriate can be performed in the PRG storage unit. A determination processing unit that determines whether the stored test optimization condition of the second semiconductor device is satisfied, and if the test optimization condition is satisfied, the test optimization condition of the second semiconductor device; A file that performs a test optimization process based on the cumulative inspection result information of the second semiconductor device stored in the first result information storage unit to generate an optimization designation file. And Le generator, and data collection and analysis means comprising a
A semiconductor inspection system, comprising: a plurality of inspection apparatuses, the process management means, the program supply means, and a communication line connecting the data collection / analysis means to each other.

複数の前記検査装置は、任意の検査対象ロットの検査が終了した後、当該検査対象ロットのロット毎検査結果データを出力し前記データ収集・解析手段に送信するデータ送信部を各々が備える請求項１記載の半導体検査システム。Each of the plurality of inspection apparatuses includes a data transmission unit that outputs inspection result data for each lot of the inspection target lot and transmits the data to the data collection / analysis unit after the inspection of an arbitrary inspection target lot is completed. The semiconductor inspection system according to 1.

前記第１半導体デバイスの前記累積検査結果情報は、累積良品デバイス数と、累積対象となった製造ロット数及びロット識別情報を含む請求項１又は２に記載の半導体検査システム。3. The semiconductor inspection system according to claim 1, wherein the cumulative inspection result information of the first semiconductor device includes a cumulative number of non-defective devices, a number of production lots to be accumulated, and lot identification information.

前記テスト適正化条件ファイルは、テスト項目毎不良デバイス数を計数するテスト項目を指定するテスト結果収集対象テスト項目情報と、所定の条件が満足されたときテストの簡略化を実施できるテスト項目を指定するテスト適正化対象テスト項目情報と、前記テスト適正化対象テスト項目のテストの簡略化実施可否の判定を行うための適正化実施・更新条件情報と、検査を終了した任意の検査対象ロットが前記標準ロットであるかを判定するための前記第１条件情報と、を少なくとも含む請求項１乃至３いずれか１項に記載の半導体検査システム。The test optimization condition file specifies test item collection target test item information for specifying a test item for counting the number of defective devices for each test item, and a test item that can simplify the test when a predetermined condition is satisfied. Test optimization target test item information, optimization implementation / update condition information for determining whether or not the test of the test optimization target test item can be simplified, and any inspection target lot that has been inspected 4. The semiconductor inspection system according to claim 1, comprising at least the first condition information for determining whether the lot is a standard lot. 5.

少なくとも１台の前記検査装置はパッケージに組み立てられた半導体デバイスが装填されるハンドラと，このハンドラに装填された前記デバイスの電気的特性を所定のテストプログラムを用いて検査するＬＳＩテスタとを備える第２の検査装置であり、前記第１半導体デバイスが前記第２の検査装置の検査対象であるとき、
前記第１半導体デバイスの前記累積検査結果情報は前記第１半導体デバイスの累積良品デバイス数Ｋ１、累積組立ロット数Ｋ２、累積ウェハロット数Ｋ３、累積対象となった組立ロット識別情報及び累積対象となったウェハロット識別情報を含み、
前記適正化実施・更新条件は前記第１半導体デバイスに対応する累積良品基準値Ｓ１，累積組立ロット基準値Ｓ２及び累積ウェハロット基準値Ｓ３を含み、
前記第１半導体デバイスの前記累積良品デバイス数Ｋ１、前記累積組立ロット数Ｋ２及び前記累積ウェハロット数Ｋ３が、それぞれＫ１≧Ｓ１、Ｋ２≧Ｓ２且つＫ３≧Ｓ３を満足したとき、当該第１半導体デバイスのテストプログラムに含まれる前記テスト適正化対象テスト項目のテストの簡略化実施可と判定する請求項４記載の半導体検査システム。At least one of the inspection apparatuses includes a handler in which a semiconductor device assembled in a package is loaded, and an LSI tester that inspects electrical characteristics of the device loaded in the handler using a predetermined test program. 2 and when the first semiconductor device is an inspection object of the second inspection device,
The cumulative inspection result information of the first semiconductor device is the cumulative non-defective device number K1, the cumulative assembly lot number K2, the cumulative wafer lot number K3 of the first semiconductor device, the assembly lot identification information that is the cumulative target, and the cumulative target. Including wafer lot identification information,
The optimization execution / update conditions include a cumulative non-defective product reference value S1, a cumulative assembly lot reference value S2 and a cumulative wafer lot reference value S3 corresponding to the first semiconductor device,
When the cumulative number of non-defective devices K1, the cumulative assembly lot number K2, and the cumulative wafer lot number K3 of the first semiconductor device satisfy K1 ≧ S1, K2 ≧ S2, and K3 ≧ S3, respectively. The semiconductor inspection system according to claim 4, wherein it is determined that the test for the test optimization target test item included in the test program can be simplified.

少なくとも１台の前記検査装置は複数の半導体デバイスを形成したウェハが装填されるプローバと，このプローバに装填された前記ウェハ上の前記デバイスの電気的特性を所定のテストプログラムを用いて検査するＬＳＩテスタとを備える第３の検査装置であり、前記第１半導体デバイスが前記第３の検査装置の検査対象であるとき、
前記第１半導体デバイスの前記累積検査結果情報は前記第１半導体デバイスの累積良品デバイス数Ｋ１、累積ウェハロット数Ｋ３及び累積対象となったウェハロット識別情報を含み、
前記適正化実施・更新条件は前記第１半導体デバイスに対応する累積良品基準値Ｓ１及び累積ウェハロット基準値Ｓ３を含み、
前記第１半導体デバイスの前記累積良品デバイス数Ｋ１及び前記累積ウェハロット数Ｋ３が、Ｋ１≧Ｓ１且つＫ３≧Ｓ３を満足したとき、当該第１半導体デバイスのテストプログラムに含まれる前記テスト適正化対象テスト項目のテストの簡略化実施可と判定する請求項４記載の半導体検査システム。At least one inspection apparatus includes a prober loaded with a wafer on which a plurality of semiconductor devices are formed, and an LSI for inspecting the electrical characteristics of the device on the wafer loaded in the prober using a predetermined test program. A third inspection apparatus comprising a tester, and when the first semiconductor device is an inspection object of the third inspection apparatus,
The cumulative inspection result information of the first semiconductor device includes a cumulative number of non-defective devices K1, a cumulative number of wafer lots K3 of the first semiconductor device, and a wafer lot identification information that is a cumulative target.
The optimization execution / update condition includes a cumulative non-defective product reference value S1 and a cumulative wafer lot reference value S3 corresponding to the first semiconductor device,
When the cumulative non-defective device number K1 and the cumulative wafer lot number K3 of the first semiconductor device satisfy K1 ≧ S1 and K3 ≧ S3, the test optimization target test items included in the test program of the first semiconductor device The semiconductor inspection system according to claim 4, wherein it is determined that the test can be simplified.

前記テスト適正化処理は、
前記第２半導体デバイスの前記テスト適正化条件及び前記第１結果情報記憶部に記憶された当該第２半導体デバイスの累積テスト項目毎不良デバイス数情報に基づいて当該第２半導体デバイスのテストプログラムに含まれる各テスト項目の適正化実施可否を判定し判定結果に応じた情報を各テスト項目に付与するものである請求項１乃至６いずれか１項に記載の半導体検査システム。The test optimization process is:
Included in the test program for the second semiconductor device based on the test optimization condition of the second semiconductor device and the number of defective devices for each cumulative test item of the second semiconductor device stored in the first result information storage unit The semiconductor inspection system according to claim 1, wherein whether or not each test item is to be optimized is determined and information corresponding to the determination result is given to each test item.

任意の半導体デバイスの前記第１条件情報が当該半導体デバイスの一つの検査対象ロットから得られる良品デバイス数の良品最少基準値Ｍであり、前記デバイスの任意の検査対象ロットの良品デバイス数ｍが、ｍ≧Ｍを満足するとき前記検査対象ロットは前記標準ロットであると判定する請求項３乃至７いずれか１項に記載の半導体検査システム。The first condition information of an arbitrary semiconductor device is a non-defective product minimum reference value M of the number of non-defective devices obtained from one inspection target lot of the semiconductor device, and the number of non-defective devices m of an arbitrary inspection target lot of the device is: The semiconductor inspection system according to any one of claims 3 to 7, wherein the inspection target lot is determined to be the standard lot when m ≧ M is satisfied.

任意の半導体デバイスの電気的特性検査を実施して前記デバイスの良／不良を判定すると共に前記半導体デバイスの一検査対象ロットの検査が終了した時点で検査結果が良品であるデバイスの良品デバイス数と所定のテスト項目について検査結果が不良となったデバイスのテスト項目毎不良デバイス数を含む当該検査対象ロットのロット毎検査結果データを出力する複数の検査装置と、
前記デバイスの製造情報を含むロット情報及び前記電気的特性検査の簡略化実施可否を前記デバイスの検査対象ロット毎に指定するテスト適正化実施可否情報を少なくとも記憶する管理情報記憶部と、外部から入力された情報に基づき前記デバイスの検査対象ロットのロット情報及び前記テスト適正化実施可否情報を含む検査指定情報を前記管理情報記憶部から抽出し複数の前記検査装置の中の指定された第１の検査装置に送信する情報抽出送信部を備える工程管理手段と、
前記デバイスの前記電気的特性検査を実施するためのテストプログラム，テストパターン及び必要に応じてダミーテストパターン並びに前記テストプログラム内の所定のテスト項目のテスト簡略化実施可否を判定するためのテスト適正化条件を少なくとも記憶するＰＲＧ記憶部を備えるプログラム供給手段と、
任意の第１半導体デバイスの各検査対象ロットの中で当該第１半導体デバイスに対応させて予め定められた所定の第１条件を満足する標準ロットの前記ロット毎検査結果データを所定の手順で累積した累積検査結果情報を記憶する第１結果情報記憶部と、前記第１半導体デバイスの任意の第１検査対象ロットの第１ロット毎検査結果データを前記第１の検査装置から取得して前記第１検査対象ロット毎に記憶する第２結果情報記憶部と、前記第１ロット毎検査結果データに基づいて当該第１検査対象ロットが前記第１条件を満足する標準ロットであるかを判定し標準ロットである場合には前記第１結果情報記憶部に記憶している前記第１半導体デバイスの前記累積検査結果情報に前記第１ロット毎検査結果データを所定の手順で累積して当該第１半導体デバイスの前記累積検査結果情報を更新する累積情報更新処理部と、前記工程管理手段から前記第１の検査装置に送信された任意の第２半導体デバイスの検査指定情報に含まれるテスト適正化実施可否情報が適正化実施可のときに前記第１の検査装置からの要求に応じて前記第１結果情報記憶部に記憶された前記第２半導体デバイスの累積検査結果情報が前記ＰＲＧ記憶部に記憶されている前記第２半導体デバイスのテスト適正化条件を満足しているかを判断する判定処理部と、テスト適正化条件を満足している場合に当該第２半導体デバイスの前記テスト適正化条件及び前記第１結果情報記憶部に記憶された当該第２半導体デバイスの前記累積検査結果情報に基づいてテスト適正化処理を施し適正化指定ファイルを生成するファイル生成部と、を備えるデータ収集・解析手段と、
複数の前記検査装置、前記工程管理手段、前記プログラム供給手段及び前記データ収集・解析手段を互いに接続する通信回線と、を有する半導体検査システムによる半導体デバイスの検査方法であって、
前記工程管理手段から検査しようとする半導体デバイスの検査対象ロットのロット情報及びテスト適正化実施可否情報を少なくとも含む検査指定情報を所定の第１の検査装置に送信する指定情報送信ステップと、
前記第１の検査装置が前記検査指定情報に基づいてプログラム供給手段から前記デバイスの電気的特性検査を行うためのテストプログラムファイル，テストパターンファイル及び必要に応じてダミーテストパターンファイル並びにテスト適正化条件ファイルを取得するプログラム取得ステップと、
前記テスト適正化実施可否情報に基づいて、前記検査対象ロットの検査におけるテスト適正化実施可否を判定する適正化実施可否判定ステップと、
この適正化実施可否判定ステップの判定結果がテスト適正化実施可の場合に、前記テスト適正化条件及び前記データ収集・解析手段に記憶されている前記デバイスの累積検査結果情報に基づいてテスト適正化処理を施し適正化指定ファイルを前記データ収集・解析手段で生成する適正化処理ステップと、
前記未検査デバイスを前記適正化指定ファイル及び前記テストプログラムに沿って前記第１の検査装置により検査する検査実行ステップと、
前記検査対象ロットの全ての未検査デバイスの検査が終了した後、当該検査対象ロットの良品デバイス数，所定のテスト項目のテスト項目毎不良デバイス数を含むロット毎検査結果データを前記第１の検査装置から出力して前記データ収集・解析手段に送信する検査結果送信ステップと、
前記データ収集・解析手段において、受信した前記ロット毎検査結果データに基づき、前記第１結果情報記憶部に記憶された当該半導体デバイスの累積検査結果情報を更新する累積結果更新ステップと、を有することを特徴とする半導体デバイスの検査方法。The number of non-defective devices of a device whose inspection result is non-defective when the inspection of one lot to be inspected of the semiconductor device is completed while performing electrical characteristic inspection of an arbitrary semiconductor device to determine whether the device is good or defective A plurality of inspection apparatuses that output inspection result data for each lot of the inspection target lot including the number of defective devices for each test item of a device whose inspection result is defective for a predetermined test item;
Management information storage unit for storing at least test optimization execution availability information that specifies lot information including manufacturing information of the device and simplification execution availability of the electrical characteristic inspection for each lot to be inspected of the device, and input from the outside The inspection designation information including lot information of the inspection target lot of the device and the test adequacy execution availability information is extracted from the management information storage unit based on the obtained information, and the designated first of the plurality of inspection apparatuses is designated. Process management means comprising an information extraction and transmission unit for transmission to the inspection device;
Test optimization for determining whether test simplification of a test program for performing the electrical characteristic inspection of the device, a test pattern, and a dummy test pattern as required, and a predetermined test item in the test program can be simplified Program supply means comprising a PRG storage unit for storing at least the conditions;
The inspection result data for each lot of a standard lot satisfying a predetermined first condition corresponding to the first semiconductor device among the inspection target lots of an arbitrary first semiconductor device is accumulated in a predetermined procedure. A first result information storage unit for storing the accumulated inspection result information, and first lot inspection result data of an arbitrary first inspection target lot of the first semiconductor device obtained from the first inspection apparatus; Based on the second result information storage unit stored for each inspection target lot and the inspection result data for each first lot, it is determined whether the first inspection target lot is a standard lot that satisfies the first condition. In the case of a lot, the inspection result data for each first lot is accumulated in a predetermined procedure in the accumulated inspection result information of the first semiconductor device stored in the first result information storage unit. A cumulative information update processing unit that updates the cumulative inspection result information of one semiconductor device, and a test optimization included in inspection designation information of any second semiconductor device transmitted from the process management means to the first inspection apparatus Accumulated inspection result information of the second semiconductor device stored in the first result information storage unit in response to a request from the first inspection apparatus when the execution feasibility information is appropriate can be performed in the PRG storage unit. A determination processing unit that determines whether the stored test optimization condition of the second semiconductor device is satisfied, and if the test optimization condition is satisfied, the test optimization condition of the second semiconductor device; A file that performs a test optimization process based on the cumulative inspection result information of the second semiconductor device stored in the first result information storage unit to generate an optimization designation file. And Le generator, and data collection and analysis means comprising a
A semiconductor device inspection method by a semiconductor inspection system, comprising a plurality of the inspection apparatuses, the process management means, the program supply means, and a communication line connecting the data collection / analysis means to each other,
A designation information transmission step of transmitting inspection designation information including at least lot information of a lot to be inspected of a semiconductor device to be inspected from the process management means and information on whether or not to perform test optimization to a predetermined first inspection apparatus;
A test program file, a test pattern file, a dummy test pattern file if necessary, and a test optimization condition for the first inspection apparatus to inspect the electrical characteristics of the device from the program supply means based on the inspection designation information A program acquisition step for acquiring a file;
Based on the test optimization implementation availability information, an optimization implementation availability determination step that determines whether or not test optimization implementation in the inspection of the inspection target lot,
When the determination result of the optimization execution possibility determination step is test optimization execution possible, the test optimization is performed based on the test optimization conditions and the cumulative test result information of the device stored in the data collection / analysis means An optimization processing step of performing processing and generating an optimization specification file by the data collection / analysis means;
An inspection execution step of inspecting the uninspected device by the first inspection apparatus according to the optimization specification file and the test program;
After the inspection of all uninspected devices in the inspection target lot is completed, the inspection result data for each lot including the number of non-defective devices of the inspection target lot and the number of defective devices for each test item of a predetermined test item is obtained as the first inspection. An inspection result transmission step of outputting from the apparatus and transmitting to the data collection / analysis means;
The data collection / analysis means includes a cumulative result update step of updating the cumulative inspection result information of the semiconductor device stored in the first result information storage unit based on the received inspection result data for each lot. A method for inspecting a semiconductor device.

前記累積結果更新ステップは、
検査を終了した半導体デバイスのロット情報並びに当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目のテスト項目毎不良デバイス数を含むロット毎検査結果データを受信するデータ読み込みステップと、
当該検査終了ロットの良品デバイス数ｍが、予め設定してある当該デバイスの良品最少基準値Ｍ以上であるかを判定する第１判定ステップと、
ｍ≧Ｍである場合に、データ収集・解析手段に記憶している当該デバイスの累積良品デバイス数Ｋ１及び所定のテスト項目のテスト項目毎の累積第１ＦＡＩＬ数に、当該検査終了ロットの良品デバイス数ｍ及び所定のテスト項目のテスト項目毎不良デバイス数をそれぞれ加算する第１更新ステップと、
当該デバイスの前記累積検査結果情報に当該検査終了ロットの組立ロット識別情報が含まれているか検索する第１検索ステップと、
組立ロット識別情報が含まれていない場合に前記累積組立ロット数Ｋ２に１を加算、すなわちＫ２＝Ｋ２＋１とすると共に、当該組立ロット識別情報を前記累積検査結果情報に追加する第２更新ステップと、
当該デバイスの前記累積検査結果情報に当該検査終了ロットのウェハロット識別情報が含まれているか検索する第２検索ステップと、
ウェハロット識別情報が含まれていない場合に前記累積ウェハロット数Ｋ３に１を加算、すなわちＫ３＝Ｋ３＋１とすると共に、当該ウェハロット識別情報を前記累積検査結果情報に追加する第３更新ステップと、を含む請求項９記載の半導体デバイスの検査方法。The cumulative result update step includes:
A data reading step of receiving lot-by-lot inspection result data including the lot information of the semiconductor device that has been inspected, the number of non-defective devices in the inspection-completed lot, and the number of defective devices for each test item of a predetermined test item;
A first determination step of determining whether or not the number m of non-defective devices in the inspection end lot is equal to or greater than a predetermined non-defective reference value M of the device;
When m ≧ M, the cumulative number of non-defective devices K1 of the device stored in the data collection / analysis means and the cumulative first FAIL number for each test item of the predetermined test item are added to the number of non-defective devices of the inspection end lot. a first update step of adding m and the number of defective devices for each test item of a predetermined test item;
A first search step for searching whether the accumulated inspection result information of the device includes assembly lot identification information of the inspection end lot;
A second updating step of adding 1 to the cumulative assembly lot number K2 when assembly lot identification information is not included, that is, K2 = K2 + 1, and adding the assembly lot identification information to the cumulative inspection result information;
A second search step for searching whether the accumulated inspection result information of the device includes wafer lot identification information of the inspection end lot;
A third updating step of adding 1 to the cumulative wafer lot number K3 when wafer lot identification information is not included, that is, K3 = K3 + 1, and adding the wafer lot identification information to the cumulative inspection result information. Item 10. A method for inspecting a semiconductor device according to Item 9.

前記適正化処理ステップは、
当該デバイスの適正化指定ファイルが作成されているか確認する適正化ファイル確認ステップと、
前記適正化指定ファイルが無い場合に、前記デバイスのテスト適正化条件ファイルの情報に基づき、所定のテスト項目についてテスト項目毎の適正化実施可否情報を備えた初期の適正化指定ファイルを生成する第１ファイル作成ステップと、
前記デバイスの最新の累積検査結果情報及び前記適正化指定ファイルを読み込む処理準備ステップと、
読み込んだ前記累積検査結果情報が前記プログラム供給手段に記憶されている当該デバイスの前記テスト適正化条件を満足しているかを判断する第２判定ステップと、
この第２判定ステップの結果が前記テスト適正化条件を満足している場合に、当該デバイスの前記テスト適正化条件に含まれる適正化対象項目情報及び前記データ収集・解析手段に蓄積された当該デバイスの累積テスト項目毎不良デバイス数情報に基づいて各テスト項目の適正化実施可否を判定し判定結果に応じた情報を付与して適正化指定ファイルを更新する適正化ファイル更新ステップと、
この適正化ファイル更新ステップの後で、前記データ収集・解析手段に記憶している当該デバイスの前記累積検査結果情報及び標準ロットのロット識別情報を削除する累積データ削除ステップと、を含む請求項９又は１０に記載の半導体デバイスの検査方法。The optimization processing step includes
An optimization file confirmation step for confirming whether an optimization specification file for the device has been created;
When the optimization specification file does not exist, an initial optimization specification file including optimization execution propriety information for each test item is generated for a predetermined test item based on the information of the test optimization condition file of the device. 1 file creation step,
A process preparation step for reading the latest cumulative inspection result information of the device and the optimization specification file;
A second determination step of determining whether the read cumulative inspection result information satisfies the test optimization condition of the device stored in the program supply unit;
When the result of the second determination step satisfies the test optimization condition, the optimization target item information included in the test optimization condition of the device and the device stored in the data collection / analysis means An optimization file update step of determining whether or not to perform optimization of each test item based on the number of defective device information for each cumulative test item, adding information according to the determination result and updating the optimization specification file,
The cumulative data deleting step of deleting the cumulative inspection result information of the device and the lot identification information of the standard lot stored in the data collecting / analyzing means after the optimization file updating step. Or a method for inspecting a semiconductor device according to 10;

前記適正化ファイル更新ステップは、
前記デバイスの前記テストプログラムに含まれる任意のテスト項目が適正化対象項目であるかを確認する第１ステップと、
適正化対象項目である場合に、当該テスト項目の累積テスト項目毎不良デバイス数が予め設定された基準値以下であるか判定する第２ステップと、
この累積テスト項目毎不良デバイス数が基準値以下の場合に前記当該テスト項目に適正化実施コードを付与する第３ステップ、
前記第１ステップから前記第３ステップを前記テストプログラムに含まれる全てのテスト項目について実施した後、当該デバイスの適正化指定ファイルを更新する第４ステップと、を含む請求項１１記載の半導体デバイスの検査方法。The optimization file update step includes:
A first step of confirming whether an arbitrary test item included in the test program of the device is an optimization target item;
A second step of determining whether the number of defective devices for each cumulative test item of the test item is equal to or less than a preset reference value when the item is an optimization target item;
A third step of assigning an optimization execution code to the test item when the number of defective devices per cumulative test item is equal to or less than a reference value;
The fourth step of updating the optimization specification file of the device after performing the first step to the third step for all the test items included in the test program. Inspection method.

前記検査実行ステップは、
前記デバイスの前記テストプログラムの実行が開始されると、任意の第１のテスト項目について、
当該第１のテスト項目がテスト適正化対象項目として前記テスト適正化条件に含まれているか確認する項目確認ステップと、
テスト適正化対象項目である場合に、データ収集・解析手段にアクセスし当該デバイスの前記適正化指定ファイルを読み出すファイル読み出しステップと、
前記第１のテスト項目に適正化実施コードが付与されているか確認する第２確認ステップと、
適正化実施コードが付与されている場合に、当該第１のテスト項目で使用する正規のテストパターンファイル名を当該第１のテスト項目情報と共にデータ収集・解析手段の所定の場所に保存するＴＰＦ名保存ステップと、
予め準備された当該第１のテスト項目に対応するダミーテストパターンファイル名を前記第１の検査装置に送信して前記第１のテスト項目のテストパターンファイル名と置換する第１送信ステップと、
この第１送信ステップの後で前記第１の検査装置に装填されたデバイスの当該第１のテスト項目のテストを実施する第１テスト実行ステップと、
この第１テスト実行ステップ終了後、データ収集・解析手段に保存してある前記第１のテスト項目の正規の前記テストパターンファイル名を前記第１の検査装置に送信し、前記ダミーテストパターンファイル名と置換するＴＰＦ名復元ステップと、
前記第１のテスト項目がテスト適正化対象項目ではない場合，又はテスト適正化対象項目であっても適正化実施コードが付与されていない場合に、前記第１の検査装置に装填されているデバイスの当該第１のテスト項目のテストをそのまま実施する第２テスト実行ステップと、を含む請求項１２記載の半導体デバイスの検査方法。The inspection execution step includes:
When the execution of the test program of the device is started, for any first test item,
An item confirmation step for confirming whether the first test item is included in the test optimization condition as a test optimization target item;
When it is a test optimization target item, a file read step for accessing the data collection / analysis means and reading the optimization specification file of the device;
A second confirmation step for confirming whether an optimization execution code is given to the first test item;
The TPF name that stores the regular test pattern file name used in the first test item together with the first test item information in a predetermined location of the data collection / analysis means when the optimization execution code is given A save step;
A first transmission step of transmitting a dummy test pattern file name corresponding to the first test item prepared in advance to the first inspection device and replacing the test pattern file name of the first test item;
A first test execution step of performing a test of the first test item of the device loaded in the first inspection apparatus after the first transmission step;
After the completion of the first test execution step, the regular test pattern file name of the first test item stored in the data collection / analysis means is transmitted to the first inspection apparatus, and the dummy test pattern file name A TPF name restoration step to replace with,
A device loaded in the first inspection apparatus when the first test item is not a test optimization target item or when the optimization execution code is not given even if it is a test optimization target item A semiconductor device inspection method according to claim 12, further comprising: a second test execution step of performing the test of the first test item as it is.

検査対象の半導体デバイスがウェハ状態であって、前記半導体デバイスに対応する前記適正化実施・更新条件が累積良品基準値Ｓ１及び累積ウェハロット基準値Ｓ３を含み、
当該デバイスの前記累積検査結果情報が累積良品デバイス数Ｋ１，累積ウェハロット数Ｋ３，及び累積対象となったウェハロット識別情報を含むとき、
前記第２判定ステップは、Ｋ１≧Ｓ１且つＫ３≧Ｓ３を満足すれば、当該デバイスのテストプログラムに含まれる前記テスト適正化対象テスト項目のテストの簡略化実施可と判定する請求項１１乃至１３いずれか１項に記載の半導体デバイスの検査方法。The semiconductor device to be inspected is in a wafer state, and the optimization execution / update condition corresponding to the semiconductor device includes a cumulative non-defective product reference value S1 and a cumulative wafer lot reference value S3.
When the cumulative inspection result information of the device includes the cumulative non-defective device number K1, the cumulative wafer lot number K3, and the wafer lot identification information targeted for accumulation,
14. The method according to claim 11, wherein in the second determination step, if K1 ≧ S1 and K3 ≧ S3 are satisfied, it is determined that the test for the test optimization target test item included in the test program of the device can be simplified. A method for inspecting a semiconductor device according to claim 1.

検査対象の半導体デバイスがパッケージに組み立てられた状態であって、前記半導体デバイスに対応する前記適正化実施・更新条件が累積良品基準値Ｓ１，累積組立ロット基準値Ｓ２及び累積ウェハロット基準値Ｓ３を含み、
当該デバイスの前記累積検査結果情報が累積良品デバイス数Ｋ１，累積組立ロット数Ｋ２，累積ウェハロット数Ｋ３，累積対象となった組立ロット識別情報及び累積対象となったウェハロット識別情報を含むとき、
前記第２判定ステップは、Ｋ１≧Ｓ１，Ｋ２≧Ｓ２且つＫ３≧Ｓ３を満足すれば、当該デバイスのテストプログラムに含まれる前記テスト適正化対象テスト項目のテストの簡略化実施可と判定する請求項１４記載の半導体デバイスの検査方法。A semiconductor device to be inspected is assembled in a package, and the optimization execution / update conditions corresponding to the semiconductor device include a cumulative non-defective product reference value S1, a cumulative assembly lot reference value S2, and a cumulative wafer lot reference value S3. ,
When the cumulative inspection result information of the device includes the cumulative non-defective device number K1, the cumulative assembly lot number K2, the cumulative wafer lot number K3, the assembly lot identification information to be accumulated, and the wafer lot identification information to be accumulated.
The second determination step determines that the test of the test optimization target test item included in the test program of the device can be simplified if K1 ≧ S1, K2 ≧ S2 and K3 ≧ S3 are satisfied. 14. A method for inspecting a semiconductor device according to 14.