JP3614833B2 - 自励式降圧型スイッチング電源 - Google Patents
自励式降圧型スイッチング電源 Download PDFInfo
- Publication number
- JP3614833B2 JP3614833B2 JP2002150615A JP2002150615A JP3614833B2 JP 3614833 B2 JP3614833 B2 JP 3614833B2 JP 2002150615 A JP2002150615 A JP 2002150615A JP 2002150615 A JP2002150615 A JP 2002150615A JP 3614833 B2 JP3614833 B2 JP 3614833B2
- Authority
- JP
- Japan
- Prior art keywords
- power control
- control element
- self
- power supply
- down switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、自励式降圧型スイッチング電源に係るもので、トランスの構成を簡単にできる回路に関するものである。
【0002】
【従来の技術】
能動素子2石の自励式降圧型スイッチング電源として、図2に示した回路が知られている。この回路では、NPNトランジスタQ1、Q2をダーリントン接続して必要な電流利得を得るとともに、トランスの3次巻線LFに発生した帰還信号を抵抗R1、コンデンサC1を介してトランジスタQ2のベースに印加して自励発振させている。
【0003】
一方、トランスの2次巻線LSの一端をグラウンドに接続し、他端をダイオードD1を介してトランジスタQ1のエミッタに接続するとともに、出力端子VOに接続している。これによって、2次巻線LSに発生したフライバック電圧をダイオードD1で整流し、コンデンサC2で平滑して出力を得て、自励式降圧型スイッチング電源を構成している。
【0004】
このような構成上、上記の回路においては、
▲1▼トランスには少なくとも3次巻線まで必要となり、トランスが複雑となるほか、1次巻線LPと2次巻線LSは基本的に同じ巻数とする必要があり、トランスの設計自由度がない。
▲2▼2次巻線LSを用いて1次巻線LPに発生したフライバック電圧をダイオードD1を介して出力を導くために、1次巻線LP、2次巻線LS間に発生する漏れインダクタンスと各種分布容量によって多大なスパイク電圧を発生し、ノイズの問題やトランジスタQ1、Q2の耐圧破壊問題が生じる。
▲3▼トランジスタのダーリントン接続によってスイッチングスピードが鈍化し、それによる効率の悪化、発熱、トランジスタQ1の破壊といった問題が生じる。
【0005】
【発明が解決しようとする課題】
本発明は、トランスの2次巻線を不要として上記の問題、すなわち、トランスの仕様の簡素化と設計自由度の確保、ノイズの低減、高効率化が可能な自励式降圧型スイッチング電源を提供するものである。
【0006】
【課題を解決するための手段】
本発明は、スイッチング素子を相補型の構成とすることによって、上記の課題を解決するものである。
【0007】
すなわち、入出力端子間に電力制御素子とインダクタンス部品が直列に接続された自励式降圧型スイッチング電源において、主電力制御素子のコレクタまたはドレインとその主電力制御素子を駆動する駆動素子のエミッタまたはソースがインダクタンス部品を介して接続されて相補型ダーリントン接続の電力制御素子が構成され、その主電力制御素子のベースまたはゲートと入力端子との間に補助スイッチング素子の主電流路が接続され、主電力制御素子の出力側と補助スイッチング素子のベースまたはゲートとが帰還回路を介して接続されたことに特徴を有するものである。
【0008】
【発明の実施の形態】
本発明のポイントは、
▲1▼NPNトランジスタとPNPトランジスタ(あるいはN型MOSFETとP型MOSFET)をダーリントン接続し、
▲2▼自励発振を行うために、主電力制御素子の出力を帰還回路を介して、入力端子と主電力制御素子の制御端子間に主電流路が接続された補助スイッチング素子の制御端子に接続する、
ことにある。
【0009】
【実施例】
以下、図面を参照して、本発明の実施例について説明する。図1は、本発明の実施例を示す回路図であり、同一の機能を果たす素子は図2と同一の符号が付してある。入力端子VINと出力端子VOの間に主スイッチング素子Q1とインダクタンス素子Lが直列に接続されている。
【0010】
トランジスタQ1はPNPトランジスタで構成され、その駆動用トランジスタQ2はNPNトランジスタで構成され、トランジスタQ1のベースとトランジスタQ2のコレクタが接続されたダーリントン接続となっている。トランジスタQ2のエミッタは出力端子VOとコンデンサC2間に接続されている。
【0011】
スイッチング素子Q1のコレクタ側は、帰還回路を構成するコンデンサC 1、抵抗R 1を介して補助スイッチング素子となるPNPトランジスタQ3のベースに接続される。帰還信号によってトランジスタQ3の動作が制御され、その出力がトランジスタQ1のベースに印加されて自励発振動作を行う。なお、トランジスタQ2のベースとグラウンド間に定電圧ダイオード(ツェナーダイオード) ZDが接続されている。このように、降圧型のスイッチング電源としての基本構成は従来と変わりがないが、スイッチング素子の構成と帰還信号の印加の方法が従来と異なる。
【0012】
このような回路構成を採用することによって、従来とは作用が異なることとなり、前記の課題を解決する点について説明する。図2で示した従来の回路では、トランジスタQ1、Q2に各々同極(NPN同士)の素子を用いて、等価的に電流増幅率の大きい、見かけ上1つのNPNトランジスタを作ることになる。このコレクタに1次巻線LPを接続し、エミッタフォロア出力で2次巻線LSのエネルギーを合成して出力電圧を得ていた。
【0013】
本発明においては、トランジスタQ1、Q2を相補極性(PNPとNPN)を用いながら、見かけ上1つのNPNトランジスタを構成した。これによって、従来のエミッタ出力からコレクタ出力としたため、従来用いていた2次巻線LSが不要となる。2次巻線が不要となることで、スパイク電圧を皆無とすることが可能となり、トランスの構造を簡略化することができるとともに設計の自由度が大きくなる。
【0014】
また、補助スイッチング素子Q3を介して帰還信号をトランジスタQ1のベースに印加したので、トランジスタQ1のスイッチングスピードが向上して、高効率化が可能になる。
【0015】
上記の例ではトランジスタをバイポーラ素子としたが、MOSFETを用いても同様に構成することができる。また、図1の例では出力電圧はツェナーダイオードZDによってほぼ決定されてしまうことになるが、図3のようにシャントレギュレータ ICを用いれば、任意の出力を得るができる。
【0016】
【発明の効果】
本発明によれば、トランジスタ(スイッチング素子)に相補型素子を用いたために出力形態がコレクタフォロアとなり、トランスの2次巻線を不要とすることができるので、トランスの構造の簡略化と設計の自由度の確保が容易となる。また、それによって、スパイク電圧の発生が皆無となり、ノイズの問題や素子の破壊の問題が解消される。
【0017】
また、発振のための帰還信号を補助スイッチング素子を介して主スイッチング素子の制御端子に正帰還させるようにしたので、スイッチング素子のスイッチングスピードが向上し、発熱の問題を解消するとともに、高効率化が実現できる。
【図面の簡単な説明】
【図1】本発明の実施例を示す回路図
【図2】従来の自励式降圧型スイッチング電源を示す回路図
【図3】本発明の他の実施例を示す回路図
【符号の説明】
Q1、Q2、:スイッチング素子(トランジスタ)
Q3:補助スイッチング素子
L:インダクタンス素子
Claims (3)
- 入出力端子間に電力制御素子とインダクタンス部品が直列に接続された自励式降圧型スイッチング電源において、
主電力制御素子のコレクタとその主電力制御素子を駆動する駆動素子のエミッタがインダクタンス部品を介して接続されて相補型ダーリントン接続の電力制御素子が構成され、
その主電力制御素子のベースと入力端子との間に補助スイッチング素子の主電流路が接続され、
主電力制御素子の出力側と補助スイッチング素子のベースとが帰還回路を介して接続された
ことを特徴とする自励式降圧型スイッチング電源。 - 入出力端子間に電力制御素子とインダクタンス部品が直列に接続された自励式降圧型スイッチング電源において、
主電力制御素子のドレインとその主電力制御素子を駆動する駆動素子のソースがインダクタンス部品を介して接続されて相補型ダーリントン接続の電力制御素子が構成され、
その主電力制御素子のゲートと入力端子との間に補助スイッチング素子の主電流路が接続され、
主電力制御素子の出力側と補助スイッチング素子のゲートとが帰還回路を介して接続された
ことを特徴とする自励式降圧型スイッチング電源。 - 駆動素子の制御端子がシャントレギュレータと接続された請求項1または請求項2記載の自励式降圧型スイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002150615A JP3614833B2 (ja) | 2002-05-24 | 2002-05-24 | 自励式降圧型スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002150615A JP3614833B2 (ja) | 2002-05-24 | 2002-05-24 | 自励式降圧型スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003348825A JP2003348825A (ja) | 2003-12-05 |
JP3614833B2 true JP3614833B2 (ja) | 2005-01-26 |
Family
ID=29768433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002150615A Expired - Fee Related JP3614833B2 (ja) | 2002-05-24 | 2002-05-24 | 自励式降圧型スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3614833B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114400897B (zh) * | 2022-02-17 | 2022-12-20 | 深圳信息职业技术学院 | 一种自激式Buck变换器 |
-
2002
- 2002-05-24 JP JP2002150615A patent/JP3614833B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003348825A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2901434B2 (ja) | 直流安定化電源装置 | |
CN101079576B (zh) | 用于提供对电源调节器的开关的*** | |
CN102217181A (zh) | 用于同步整流器的驱动器以及采用该驱动器的功率转换器 | |
KR940019047A (ko) | 전원 회로 | |
JP3237633B2 (ja) | スイッチング電源装置 | |
EP0677925A1 (en) | Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current | |
JP3614833B2 (ja) | 自励式降圧型スイッチング電源 | |
JP2638625B2 (ja) | Mos−fetゲート駆動回路 | |
JP3614832B2 (ja) | 自励式降圧型スイッチング電源装置 | |
US6903943B2 (en) | Switching circuit | |
JP3118424B2 (ja) | 自励式スイッチング電源 | |
JPH08294275A (ja) | スイッチング電源 | |
JP2991330B2 (ja) | 絶縁型スイッチング電源 | |
JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
JP6621141B2 (ja) | アクティブスナバ回路 | |
JP2977482B2 (ja) | 自励式dc−dcコンバータ | |
JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
JP2824469B2 (ja) | 半導体集積回路装置 | |
JPS596146B2 (ja) | 直流・直流変換回路 | |
KR0137585Y1 (ko) | 전원공급장치 | |
CA2356187A1 (en) | A synchronous flyback converter | |
KR970077929A (ko) | 순방향 동기 정류기용 동기 및 구동 회로 | |
JP2977442B2 (ja) | スイッチング電源 | |
JP3746897B2 (ja) | リンギングチョークコンバータ | |
US6590353B2 (en) | Device for the control of a circuit for the vertical deflection of a spot scanning a screen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |