JP3613197B2 - Nitride semiconductor substrate growth method - Google Patents
Nitride semiconductor substrate growth method Download PDFInfo
- Publication number
- JP3613197B2 JP3613197B2 JP2001117910A JP2001117910A JP3613197B2 JP 3613197 B2 JP3613197 B2 JP 3613197B2 JP 2001117910 A JP2001117910 A JP 2001117910A JP 2001117910 A JP2001117910 A JP 2001117910A JP 3613197 B2 JP3613197 B2 JP 3613197B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- growth
- substrate
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、発光ダイオード、レーザダイオード等の発光素子、あるいは太陽電池、光センサー等の受光素子、又は電子デバイスなどに使用される窒化ガリウム系化合物半導体素子(InxAlyGa1−x−yN、0≦X、0≦Y、X+Y≦1)を有する窒化ガリウム系化合物半導体基板、及びその成長方法に関する。
【0002】
【従来の技術】
近年、窒化物半導体基板を用いた青色から紫外域にかけての短波長、また白色発光ダイオード(LED)や半導体レーザ(LD)が注目されている。半導体レーザは、DVDなど、大容量・高密度の情報記録・再生が可能なディスクシステムへの利用に対する要求が高まりを見せている。そのため、このようなLED及びLD等への利用、その他に受光素子、電子デバイスへの応用が期待される窒化物半導体基板を単結晶で得る方法が種々検討されている。
【0003】
この窒化物半導体基板として例えばGaNをバルク単結晶で得る方法には高圧法などがあるものの、実用化には至っていない。そのため、窒化物半導体とは異なるサファイア等の基板を用い、この基板上に窒化物半導体を成長させることで窒化物半導体基板としLEDやLD、電子デバイスに利用されている。
【0004】
窒化物半導体基板とするには、基板と窒化物半導体との格子定数差から、基板上に窒化物半導体を直接成長させると、貫通転位が1010個cm−2程度発生するため、このような結晶性のよくない窒化物半導体基板上にLEDやLD等の半導体素子を成長させた場合は、寿命特性や素子特性が悪く、そのため結晶性を向上させるために基板上に900℃以下の低温で窒化物半導体から成るバッファ層を成長させる方法が用いられている。このバッファ層を成長させることにより、貫通転位を108個cm−2まで低減し、平坦で鏡面となる窒化物半導体基板の成長が可能となった。
【0005】
窒化物半導体基板の表面に108個cm−2程度の貫通転位が存在すれば、その貫通転位は、窒化物半導体基板上に成長させる半導体レーザ素子内にある活性層等に伝播するため、結晶性の低下が寿命特性に悪影響を与えるだけでなく、ホール移動度が小さいために電気的特性も悪くなる。
【0006】
そのため、さらに貫通転位を108個cm−2以下に減らす目的で窒化物半導体を基板上で横方向に成長させる方法を利用したELOG(Epitaxially Lateral OverGrowth GaN)成長法が報告されている。この方法は、窒化物半導体に開口部である窓部を有する保護膜を形成し、この窓部より窒化物半導体を成長させ、さらに窒化物半導体を成長させることにより保護膜上に窒化物半導体を横方向成長させることで保護膜上において窒化物半導体を接合させ低転位の窒化物半導体基板を得ることができる。これは窒化物半導体が成長する領域において、発生した貫通転位は、保護膜の窓部より窒化物半導体の成長と共に縦方向、及び横方向に進行し、横方向に成長した窒化物半導体内の貫通転位は接合部に集束するため、横方向成長した窒化物半導体の成長領域表面の貫通転位は106cm−2程度まで低減する。
【0007】
このELOG成長法は横方向成長した範囲は貫通転位が少ないものの、保護膜の窓部には貫通転位が多く、窒化物半導体基板の表面全体では結晶性のよくない範囲が存在することになり、窒化物半導体基板の表面全体を均一に貫通転位を低減させたものが期待されている。
【0008】
また、成長速度が速く厚膜成長が可能な気相エピタキシャル成長法としてハイドライド気相エピタキシャル成長(Hydride Vapor Phase Epitaxy)法がある。このハイドライド気相エピタキシャル成長法は、他の有機金属気相成長(MOCVD)法などに比べて成長速度が速く数十〜数百μmの厚みをもつバルク単結晶が得られる特徴を持つ。そのため、ハイドライド気相エピタキシャル成長法により厚膜成長を行い、窒化物半導体の表面に発生する貫通転位を均一に低減させた基板が期待される。
【0009】
【発明が解決しようとする課題】
しかしながら、上記に示すハイドライド気相エピタキシャル成長法によりサファイア等の基板上に窒化物半導体を厚膜成長させた窒化物半導体基板は割れが発生してしまう。そのため、厚膜成長させた窒化物半導体基板を1ウェハーで形成できず、厚膜基板上に窒化物半導体素子を成長させるのに2分割や3分割されたウェハーを使用しなければならず、分割されたウェハーを使用するのは1ウェハーを用いるのに比べて工程を増やすことになり全体での歩留まりを低下させてしまう。また、割れにより窒化物半導体素子の特性低下も考えられる。そこで、本発明は、このような問題を解決し、基板上に厚膜成長させた窒化物半導体基板でありながら割れ等を発生せず、厚膜成長と同時に貫通転位を低減させた窒化物半導体基板を提供するものである。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明における窒化物半導体基板の成長方法は、基板上に窒化物半導体を成長させる窒化物半導体基板の成長方法であって、該異種基板上に成長界面の形状がクレーター、又は凸型の斜面となる第1の窒化物半導体層をエピタキシャル成長により形成する工程と、該第1の窒化物半導体層上にクレーター、又は凸型の斜面による高低差を埋めるように第2の窒化物半導体層をエピタキシャル成長により形成する工程と、該第2の窒化物半導体層上に成長界面はの形状がクレーター、又は凸型の斜面となる第3の窒化物半導体層をエピタキシャル成長により形成する工程と、該第3の窒化物半導体層上にクレーター、又は凸型の斜面による高低差を埋めるように第4の窒化物半導体層をエピタキシャル成長により形成する工程とを有し、前記第1の窒化物半導体層、及び/又は、第3の窒化物半導体層の成長表面におけるクレーター、又は凸型の斜面の高低差が5μm以上100μm以下に形成することを特徴とする窒化物半導体基板の成長方法である。
【0013】
本発明の請求項2に記載の窒化物半導体基板の成長方法は、前記基板が異種基板であって、異種基板と前記第1の窒化物半導体層との間に下地層を形成する窒化物半導体基板の成長方法である。
【0014】
本発明の請求項3に記載の窒化物半導体基板の成長方法は前記下地層が少なくとも第1の下地層と第2の下地層からなり、第1の下地層が300℃以上900℃以下の低温で、第2の下地層が900℃以上1100℃以下の第1の下地層よりも高温で成長させる窒化物半導体基板の成長方法である。
また、本発明の請求項4に記載の窒化物半導体基板の成長方法は、前記第1の下地層と第2の下地層が組成の異なる窒化物半導体を成長させる窒化物半導体基板の成長方法である。
また、本発明の請求項5に記載の窒化物半導体基板の成長方法は、前記異種基板を窒化物半導体基板から除去する窒化物半導体基板の成長方法である。
【0015】
本発明の請求項6に記載の窒化物半導体基板の成長方法は前記第1の下地層と第2の下地層が組成の異なる窒化物半導体を成長させる窒化物半導体基板の成長方法である。さらに、本発明の請求項7に記載の窒化物半導体基板の成長方法は前記異種基板を窒化物半導体基板から除去する窒化物半導体基板の成長方法である。またさらに、本発明の請求項8に記載の窒化物半導体基板の成長方法は前記第1の窒化物半導体層を成長速度R1、成長温度T1で、前記第2の窒化物半導体層を成長速度R2、成長温度T2で、前記第3の窒化物半導体層を成長速度R3、成長温度T3で、前記第4の窒化物半導体層を成長速度R4、成長温度T4で形成するにおいて、前記成長速度がR1,R3>R2,R4の関係であり、かつ、前記成長温度がT1,T3≦T2,T4の関係を有する窒化物半導体基板の成長方法である。
また、本発明の請求項7に記載の窒化物半導体基板の成長方法は、前記R1、及び/又は、R3が0.5mm/hour以上である請求項6記載の窒化物半導体基板の成長方法。
【0016】
ここで、基板とは窒化物半導体と異なる異種基板であれば、C面、R面、及びA面のいずれかを主面とするサファイアやSiC(6H、4H、3C)、スピネル、ZnS、ZnO、Si、GaAs等である。又、窒化ガリウムのように一般式InxAlyGa1−x+yN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)で示される窒化物半導体を基板とすることもできる。また、基板をウェハーとして使用する場合の大きさは特に限定されないが、1〜5インチφのものが用いられており、基板の厚みも劈開やダイシングによるチップ化が可能な範囲であればよい。具体的には基板厚みは0.1mm以上とする。これらの基板は表面が平坦なものを使用するが、窒化物半導体から成る核、又は層を成長させることができれば、例えばエッチング等により細かい荒れを有するものや、基板の窒化物半導体の成長面に凹凸、斜面、階段形状を有するものや、基板の窒化物半導体の成長面に対し裏面に凹凸、溝等を有するものであってもよい。
【0017】
本発明におけるクレーターとは、第1の窒化物半導体層を成長後に表面の平面上に形成される多角錐形状、又は円錐形状の窪みのことである。この窪みの大きさ、及び深さは5μm以上100μm以下であり、この深さは同一成長界面における成長界面の高低差である。
【0018】
また、本発明における凸型の斜面とは、第1の窒化物半導体層を成長後に表面が水平面に対して高低差を有する表面のことである。この凸型の斜面は、水平面に対して波形状やドット状の凸部を有するものであってもよい。
【0019】
本発明における成長界面とは、以上に示す第1の窒化物半導体層の成長後にクレーターや凸型の斜面を形成し、次に第1の窒化物半導体層上に第2の窒化物半導体層を成長させた後に形成される第1の窒化物半導体層と第2の窒化物半導体層との界面を示す。この成長界面はクレーターの高低差を示すものであり、この高低差が5μm以上100μm以下である。また、成長界面の高低差は連続して形成されているものがよい。
【0020】
上記に示す窒化物半導体基板、及び窒化物半導体基板の成長方法とすることで、窒化物半導体内に形成された成長界面に同一組成内で一様な結晶的に不均一な界面を有することにより、応力緩和され、基板上に窒化物半導体を具体例としては30μm以上の膜厚で成長可能であり、さらに、成長界面が連続した斜面を形成しているため、貫通転位は斜面で転位方向が曲げられ、この曲げられた貫通転位が成長界面上に成長した窒化物半導体内で集束し、貫通転位を低減させることができる。
【0021】
上記に示す成長界面の高低差を有することにより、成長界面の表面は水平面に対して斜面であるため、貫通転位の進行方向を変えることができる。この進行方向を曲げられた貫通転位は図3に示すように、曲げられた貫通転位同士が欠陥ループを形成し、窒化物半導体の成長途中で貫通転位を減少させることができる。
【0022】
また、窒化物半導体の成長界面を形成する工程を繰り返し行うことで、さらに貫通転位を低減させることができ、成長界面を2つ有する窒化物半導体基板では単位面積あたりの貫通転位密度を1×106個/cm2、好ましくは7×105個/cm2とすることができる。この窒化物半導体基板は、選択的に結晶性のいい領域を形成するのではなく、窒化物半導体基板の表面全体を均一に低転位とすることができるため、安定した低転位基板を提供することができる。又、成長界面を2つ有することによりサファイア等の基板と窒化物半導体との間に生じる応力を分散することができる。この応力は熱膨張係数差であり、基板と窒化物半導体との成長界面だけでは、この応力を十分に緩和させることができない。そのため、窒化物半導体基板に反りを生じ、さらには割れや欠けを生じる。そこで、成長界面を窒化物半導体内に少なくとも2つ形成することで、このような問題を解決させる。この成長界面が貫通転位を収束させることにより、成長界面には結晶性の弱い部分、つまり貫通転位が存在し、ここで応力である引っ張り歪み等を緩和させることができる。また、基板上への50μm以上の厚膜成長であれば、この成長界面を2つ有することで、窒化物半導体基板の反りや、基板と窒化物半導体との応力を段階的に緩和させ基板上への窒化物半導体の厚膜成長を可能とする。
【0023】
以上に示したように、本発明では、サファイア等の基板上に窒化物半導体を特に厚膜で成長させた場合に基板と窒化物半導体の熱膨張差から窒化物半導体基板に割れや欠けを生じるが成長界面を基板と窒化物半導体との界面だけではなく、窒化物半導体内にも有することにより応力を緩和させることができ、この成長界面を窒化物半導体内に2つ以上有することにより50μm以上、好ましくは500μm以上の厚膜の窒化物半導体基板を提供することができる。
【0024】
さらに、本発明における窒化物半導体基板の成長方法は、ハイドライド気相エピタキシャル成長装置内において、連続成長が可能であるため、保護膜等を用いた選択成長などと比較して、保護膜をストライプ形状等に形成するデバイス工程を無くすことができ、窒化物半導体基板の量産が可能となり、また基板を反応炉から取り出す工程も減るためゴミ等の付着による汚染をなくすことができる。
【0025】
【発明の実施の形態】
本発明における窒化物半導体基板は、基板上の窒化物半導体にクレーター、又は凸型の斜面を有する成長界面を少なくとも2つ備えた窒化物半導体基板である。以下、本発明の実施形態について成長工程をもとに説明する。
【0026】
基板1上に下地層2を成長させ、次に、第1の窒化物半導体層3を成長させ、その上に、第2の窒化物半導体層4を成長させることにより、第1の窒化物半導体層3と第2の窒化物半導体層4との間に界面を有する窒化物半導体基板とする。
【0027】
本発明では、基板1にC面、R面、及びA面のいずれかを主面とするサファイアやSiC(6H、4H、3C)、スピネル、ZnS、ZnO、GaAs、Si、又は窒化物半導体等を基板とする。好ましい基板としては、サファイア、SiC、スピネルが挙げられる。また、基板をオフアングルしていてもよく、この場合ステップ状にオフアングルした基板を用いると窒化物半導体からなる下地層の成長が結晶性よく成長する傾向にあり好ましい。この時のオフ角としては、0°〜0.5°、好ましくは0.1°〜0.2°とする。これらの基板は表面が平坦なものを使用するが、窒化物半導体から成る核、又は層を成長させることができれば、例えばエッチング等により細かい荒れを有するものや、基板に凹凸、斜面、階段形状を有するものであってもよい。
【0028】
次に下地層2を基板1上に気相成長法により成長させることにより、基板1と窒化物半導体との格子定数不整合を緩和させることができる。例えば、窒化ガリウムとサファイアとの格子不整合は約15%と非常に大きいため、表面モフォロジーの良好な結晶性を有する基板を得るのは困難であった。下地層2にはこの格子定数の違いを緩和させる効果があり、具体例としては、AlxGa1−xN(0≦X≦1)、InxGa1−xN(0≦X≦1)、及びInxAlyGa1−x−yN(0≦X≦1、0≦Y≦1)が挙げられる。キャリアガスに水素、原料ガスにはトリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム等を用い、300℃以上900℃以下の温度、10オングストローム以上10μm以下の膜厚で成長させる。尚、この下地層2の膜厚は特に限定されず、複数層であってもよく、また省略することもできる。
【0029】
この下地層が2層構造である場合には、例えば、核や薄膜から成る窒化物半導体を成長させ、次に組成の異なる窒化物半導体を成長させることによりC軸配向特性の優れた下地層2とすることができる。
【0030】
この下地層を2層で成長させる場合の成長条件としては、MOCVD法を用い第1の下地層と第2の下地層とを同様のキャリアガス、原料ガスを用い、キャリアガスには水素、原料ガスにはトリメチルガリウム等を用い、第1の下地層を300℃以上900℃以下の低温で、薄膜を10オングストローム以上0.5μm以下の膜厚で成長させた後、第2の下地層は成長温度を900℃〜1100℃として第1の下地層より高温で成長させる。この第2の下地層は、核として成長させるものは途中で成長を止め核とし、層とするものは更に成長を続けることでミラーを形成させる。このような2層構造としてミラーを形成するには、結晶の核密度の均一性や配向特性、及び大きさ、層の厚みの制御が容易であるMOCVD法を用いるのが好ましいが、他の気相成長法を用いることもできる。
【0031】
第2の下地層を鏡面を有する層として成長させた場合の膜厚としては、第1の下地層を10オングストローム以上0.5μm以下の膜厚で成長させた後、第2の下地層を500オングストローム〜50μmで成長させれば、緩衝層としての効果もあり、貫通転位を減らす効果も有するため好ましい。
【0032】
次に、下地層2を成長させた基板1上に、第1の窒化物半導体層3と第2の窒化物半導体層4とを成長させる。第1の窒化物半導体層3としては、成長界面がクレーター、又は凸型の斜面となるものであり、好ましくはこの凸型の斜面は連続して形成されているものである。また、この界面の高低差が好ましくは5μm〜100μm、より好ましくは5μm〜50μmであれば、貫通転位の成長方向を斜面成長方向に曲げることができるため、第2の窒化物半導体層4の成長時にこの貫通転位同士を接合させ、貫通転位を集束させることができる。
この窒化物半導体基板は30μm以上の膜厚で成長させても成長界面を有することにより応力緩和をすることができ、成長界面の形成により貫通転位を集束させることもできるが、さらに厚膜成長させることにより貫通転位を低減させる効果も有する。
【0033】
さらに、上記成長界面を2つ形成するには、第2の窒化物半導体層4上に第3の窒化物半導体層5、その上に第4の窒化物半導体層6を成長させる。これにより、第1の窒化物半導体層3と、第2の窒化物半導体層4との間に成長界面を形成し、第3の窒化物半導体層5と、第4の窒化物半導体層6との間に成長界面を形成することができる。このような成長界面を形成するには、第1の窒化物半導体層、及び第3の窒化物半導体層の成長条件である成長速度を0.5mm/hour以上、より好ましくは1〜5mm/hourとする。この成長速度で第1の窒化物半導体層を成長させれば、表面にクレーターや凸型の斜面を連続して形成することができ、その上に成長させる第2の窒化物半導体層や第4の窒化物半導体層との間に基板と窒化物半導体との応力を緩和する成長界面を形成ことができる。
【0034】
この下地層2の上に成長させる第1の窒化物半導体層3と第2の窒化物半導体層4とを成長速度を速く、短時間で成長させる場合にはハイドライド気相エピタキシャル成長法であるのが好ましい。成長界面を有する窒化物半導体基板となり、基板に発生する応力を緩和させ、厚膜を成長させることが可能となる。この厚膜成長した窒化物半導体基板は基板剥離を研削等により行うことができるため窒化物半導体から成る単体基板の形成に有効である。
以下にHVPE装置を用いた成長工程、及び成長条件を示す。
【0035】
本発明において、第1〜第4の窒化物半導体層の成長方法はハイドライド気相エピタキシャル成長法を用いることができる。このハイドライド気相エピタキシャル成長法とは、ガリウム、アルミニウム、インジウム等の3族元素と、塩化水素等のハロゲンガスとを反応させて、3族元素の塩化物、臭化物、ヨウ化物などのハロゲン化物を得て、そのハロゲン化物をアンモニア、ヒドラジン等のN源と高温で反応させて窒化物半導体を得る方法である。
【0036】
窒化物半導体としてGaNを成長させるには、HVPE装置内において、Gaメタルを入れた石英ボートを設置し、さらに石英ボートから離れた位置に基板を設置する。次にGaメタルと反応させるハロゲンガスの供給管と、ハロゲンガス供給管とは別に、N源供給管を設ける。
【0037】
ハロゲンガスとしてはHCl等があり、キャリアガスと共にハロゲンガス管より導入される。このハロゲンガスとGa等の金属が反応することにより3族元素のハロゲン化物を生成させ、さらに、N源供給管より流したアンモニアガスと反応することにより第1〜第4の窒化物半導体層とを下地層を介した基板上に成長させる。
【0038】
ここで、第1、第3の窒化物半導体層の成長条件としては、成長速度が0.5mm/hour以上であり、より好ましくは1〜5mm/hourとする。この成長速度で第1、第3の窒化物半導体層を成長させれば、表面にクレーターや凸型の斜面を連続して形成することができ、その上に成長させる第2、第4の窒化物半導体層との成長界面で基板と窒化物半導体との応力を緩和することができる。そのため、基板上に格子定数や熱膨張係数の違う窒化物半導体を厚膜で成長させることが可能となる。さらに、クレーターや凸型の斜面を形成することにより貫通転位を多方向に曲げることができる。そのため、第1の窒化物半導体層上に第2の窒化物半導体層を成長させ、第3の窒化物半導体層上に第4の窒化物半導体層を成長させることにより、多方向に曲げられた貫通転位は貫通転位同士が接合しループを形成して集束するために、転位を減少した窒化物半導体基板とすることができる。
【0039】
また、第1の窒化物半導体層と第2の窒化物半導体層との成長速度を変えることは、窒化物半導体の成長方向を変えることであり、第2の窒化物半導体層を例えば横方向に優先的に成長させることにより貫通転位を集束させることができる。具体的には、第1の窒化物半導体層上に第1の窒化物半導体層よりも成長速度が遅い第2の窒化物半導体層を積層することにより、欠陥の減少を促進させ、鏡面で平坦性を有する低欠陥な窒化物半導体基板を得ることができる。このような窒化物半導体基板を得る条件としては、第1の窒化物半導体層の成長速度(R1)と、第2の窒化物半導体層の成長速度(R2)との比(R1/R2)が1以上であること、つまり第2の窒化物半導体層の成長速度を第1の窒化物半導体層の成長速度よりも遅くすることが好ましい。これは、第3の窒化物半導体層と第4の窒化物半導体層とについても同様であり、第3の窒化物半導体層の成長速度(R3)と、第4の窒化物半導体層の成長速度(R4)との比(R3/R4)が1以上とし、第4の窒化物半導体層の成長速度を第3の窒化物半導体層の成長速度よりも遅くすることが好ましい。
【0040】
この第1の窒化物半導体層の膜厚としては特に限定されないが、好ましくは20μm〜1mm、より好ましくは50μm〜200μmであり、圧力条件としては常圧、又は微減圧で成長させる。
【0041】
第1〜第3の窒化物半導体層には、アンドープに限らず、n型不純物としてSi、Ge、Sn及びS等の少なくとも1種類をドープしたもの、又は、Mg、Be、Cr、Mn、Ca、Zn等のp型不純物をドープしたもの等を用いることができる。このようなn型不純物をドープすれば、縦方向に成長が促進される。そのため、第1の窒化物半導体層や第3の窒化物半導体層にはn型不純物をドープし、縦方向の成長を促進させて、クレーター、や凸型の斜面を形成させるのが好ましい。また、第2の窒化物半導体層や第4の窒化物半導体層にはp型不純物をドープするか、n型不純物とp型不純物を同時ドープさせて、横方向と縦方向の成長を促進させて、貫通転位の成長方向を曲げて収束させることで転位を低減することができ好ましい。
【0042】
次に第1、第3の窒化物半導体層の成長後、この上に第2、第4の窒化物半導体層を以下の条件で成長させる。
第2、第4の窒化物半導体層は、第1、第3の窒化物半導体層と同温、又はそれ以上の温度で成長させるのが好ましく、1000℃以上とする。ただし、第1の窒化物半導体層3と第2の窒化物半導体層4との温度差が大きければ基板に反りが発生するため成長温度差が少ない方が好ましい。また、第2の窒化物半導体層4の膜厚としては、最上面が鏡面になれば特に限定されず、第1の窒化物半導体層にあるクレーターや凸型斜面の高低差が埋まる範囲の膜厚であればよい。そのため、第2の窒化物半導体層は膜厚を30μm程度の成長が可能な気相成長法であればMOCVD法やMBE法等でも行うことができる。
【0043】
第1〜第4の窒化物半導体層の組成式としては、特に限定されず、一般式InxAlyGa1−x−yN(0≦x、0≦y、x+y<1)によって表すことができる。但し、第1の窒化物半導体層3と第2の窒化物半導体層4は互いに異なる組成であってもよい。
【0044】
また、本発明における窒化物半導体基板は、厚膜成長が可能であるため、成長界面を2つ以上形成した後に、さらに貫通転位を低減させるためにELOG成長させることで貫通転位をさらに低減させることも可能である。
【0045】
上記の成長方法により得られた窒化物半導体基板は、厚膜基板とすることができる。さらに、最上面が平坦、且つ鏡面である貫通転位を均一に低減させた窒化物半導体基板と成る。本発明により得られた窒化物半導体基板は厚膜成長が可能であるため、厚膜成長させた後、サファイア等の基板のみを除去した単体基板とすることもできる。そのため、裏面電極を形成することも可能となる。なお、本発明により得られた窒化物半導体基板上に成長させる窒化物半導体素子は窒化物半導体から成れば発光素子や受光素子、電子デバイスでもよい。
【0046】
【実施例】
以下、本発明における実施例について図面を参照して説明する。
[実施例1]
図1に示すように、基板1としてC面を主面、オリフラ面をA面とするサファイア基板を用い、MOCVD装置にセットし、温度1050℃で10分間のサーマルクリーニングを行い水分や表面の付着物を除去した。
【0047】
次に、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとトリメチルガリウムを用い、GaNより成る第1の下地層を200オングストロームの膜厚で成長させた。
【0048】
その後、第1の下地層上に第2の下地層としてGaNから成り平坦性を有する層を成長温度1050℃において膜厚20μmで形成した。本実施例では、成長時のキャリアガスとして水素を20.5L/分、原料ガスとしてアンモニアを5L/分、トリメチルガリウムを25cc/分間、流した。
【0049】
第2の下地層を成長後、ハイドライド気相エピタキシャル成長装置にセットし、Gaメタルを石英ボートに用意し、ハロゲンガスにHClガスを用いることによりGaCl3を生成し、次に、Nガスであるアンモニアガスと反応させ、GaNよりなる第1の窒化物半導体層3を成長させた。第1の窒化物半導体層3の成長温度としては1000℃であり、成長速度を1mm/hourとして、膜厚100μmで成長させた。
【0050】
次に、第1の窒化物半導体層3上に、第2の窒化物半導体層4をハイドライド気相エピタキシャル成長法装置において成長させた。この時の成長条件としては、成長温度を第1の窒化物半導体層3と同温とし、第2の窒化物半導体層4の成長速度を50μm/hourで膜厚は50μmで成長させた。
【0051】
次に、前記工程を繰り返し行い、第2の窒化物半導体層4上に、第1の窒化物半導体層と同様の条件で第3の窒化物半導体層5、その上に第2の窒化物半導体層と同様の条件で第4の窒化物半導体層6を成長させ、窒化物半導体内に成長界面を2つ形成し、応力緩和させた。
【0052】
以上により得られた第4の窒化物半導体層6の表面は平坦かつ鏡面となり、CL観察によると貫通転位密度は約7×105個/cm2となる。このように本発明では厚膜基板であり、低欠陥である窒化物半導体基板を提供することができる。
【0053】
[実施例2]
実施例1において、図2に示すようにC面を主面としたサファイア基板1上に下地層を形成せずに、直接に第1の窒化物半導体層を核として成長させた他は第1の窒化物半導体層〜第4の窒化物半導体層を実施例1と同様の条件で成長させ窒化物半導体基板を得る。得られる窒化物半導体基板はCL方法により観察すると、実施例1と同様に結晶欠陥が1×106/cm2以下の低欠陥である窒化物半導体基板が期待できる。
【0054】
[実施例3]
以下に実施例1により得られた窒化物半導体を基板とするレーザ素子の構造を示す実施例3について説明する。
【0055】
(アンドープn型コンタクト層101)
実施例1で得られたウェーハをMOCVD装置の反応容器内にセットし、1050℃で窒化物半導体に、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、アンモニアを用い、Al0.05Ga0.95Nよりなるアンドープn型コンタクト層101を1μmの膜厚で成長させる。この層は、GaNからなる窒化物半導体基板とn型コンタクト層をはじめとする半導体素子との間で、緩衝層としての機能を有する。
【0056】
(n型コンタクト層102)
次に得られたバッファ層101上にTMG、TMA、アンモニア、不純物ガスとしてシランガスを用い、1050℃でSiドープしたAl0.05Ga0.95Nよりなるn型コンタクト層102を4μmの膜厚で成長させる。
【0057】
(クラック防止層103)
次に、TMG、TMI(トリメチルインジウム)、アンモニアを用い、温度を900℃にしてIn0.07Ga0.93Nよりなるクラック防止層103を0.15μmの膜厚で成長させる。
【0058】
(n型クラッド層104)
次に、温度を1050℃にして、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl0.05Ga0.95NよりなるA層を25Åの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてシランガスを用い、Siを5×1018/cm3ドープしたGaNよりなるB層を25Åの膜厚で成長させる。この操作を200回繰り返しA層とB層との積層構造とし、総膜厚1μmの多層膜(超格子構造)よりなるn型クラッド層を成長させる。
【0059】
(n型ガイド層105)
次に、同様の温度で、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるn型ガイド層105を0.15μmの膜厚で成長させる。このn型ガイド層105は、n型不純物をドープしてもよい。
【0060】
(活性層106)
次に、温度を900℃にし、原料ガスにTMI(トリメチルインジウム)、TMG及びアンモニアを用い、不純物ガスとしてシランガスを用い、Siを5×1018/cm3ドープしたIn0.05Ga0.95Nよりなる障壁層を140Åの膜厚、シランガスを止め、アンドープのIn0.13Ga0.87Nよりなる井戸層を40Åの膜厚で、障壁層/井戸層/障壁層/井戸層の順に積層し、最後に障壁層として、TMI、TMG及びアンモニアを用い、アンドープのIn0.05Ga0.95Nを成長させる。活性層106は、総膜厚500Åの多重量子井戸構造(MQW)となる。
【0061】
(p型電子閉じ込め層107)
次に、活性層と同じ温度で、原料ガスにTMA、TMG及びアンモニアを用い、不純物ガスとしてCp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1019/cm3ドープしたAl0.3Ga0.7Nよりなるp型電子閉じ込め層107を100Åの膜厚で成長させる。
【0062】
(p型ガイド層108)
次に、温度を1050℃にして、原料ガスにTMG及びアンモニアを用い、アンドープのGaNよりなるp型ガイド層108を0.15μmの膜厚で成長させる。このp型ガイド層は、p型不純物をドープしてもよい。
【0063】
(p型クラッド層109)
次に、1050℃でアンドープAl0.05Ga0.95NよりなるA層を25Åの膜厚で成長させ、続いてTMAを止め、Cp2Mgを用いて、MgドープGaNよりなるB層を25Åの膜厚で成長させ、それを90回繰り返して総膜厚0.45μmの超格子層よりなるp型クラッド層109を成長させる。p型クラッド層は、GaNとAlGaNとを積層した超格子構造とする。p型クラッド層109を超格子構造とすることによって、クラッド層全体のAl混晶比を上げることができるので、クラッド層自体の屈折率が小さくなり、さらにバンドギャップエネルギーが大きくなるので、しきい値を低下させる上で非常に有効である。
【0064】
(p型コンタクト層110)
最後に、1050℃で、p型クラッド層109の上に、TMG、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたp型GaNよりなるp型コンタクト層110を150Åの膜厚で成長させる。
反応終了後、反応容器内において、ウェハを窒素雰囲気中、700℃でアニーリングを行い、p型層をさらに低抵抗化する。
【0065】
アニーリング後、窒化物半導体を積層させたウェハを反応容器から取り出し、最上層のp型コンタクト層の表面にSiO2よりなる保護膜を形成して、RIE(反応性イオンエッチング)を用いSiCl4ガスによりエッチングし、n電極を形成すべきn型コンタクト層102の表面を露出させる。
【0066】
次に、SiO2保護膜を形成し、RIEを用いCF4ガスによりエッチングすることにより、ストライプ状の導波路領域としてリッジストライプを形成する。
【0067】
次にリッジストライプ形成後、Zr酸化物(主としてZrO2)よりなる絶縁保護膜を、エッチングにより露出したp型ガイド層108上に0.5μmの膜厚で形成する。
【0068】
p型コンタクト層上にp型電極をNiとAuより形成し、また、エッチングにより露出したn型コンタクト層上にはTiとAlよりn型電極を形成する。このp電極は、リッジ上にストライプ形成されており、同じくストライプ形成されているn電極とは平行な方向で形成する。
【0069】
次に、SiO2とTiO2よりなる誘電体多層膜・を設けた後、p,n電極上にNi−Ti−Au(1000Å−1000Å−8000Å)よりなるパット電極をそれぞれ設けた。この時、共振器面(反射面側)にもSiO2とTiO2よりなる誘電体多層膜が設けられている。
【0070】
以上のようにして得られたレーザ素子は、室温においてしきい値2.8kA/cm2、30mWの出力において発振波長405nmの連続発振のレーザ素子が得られる。得られるレーザ素子の素子寿命は、3000〜20000時間が期待できる。。
【0071】
【発明の効果】
以上に示す本発明により、割れや欠けを抑制した厚膜基板を可能とし、基板全面の貫通転位を均一に減らした低転位基板を提供することができる。また、本発明により得られた窒化物半導体基板上に、素子構造を成長させることにより、寿命特性等の良好な窒化物半導体レーザ等が期待できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図2】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図3】本発明の成長界面における貫通転位の成長方向を示す模式断面図である。
【図4】本発明の一実施の形態を示す窒化物半導体レーザ素子の模式断面図である。
【符号の簡単な説明】
1・・・基板
2・・・下地層
3・・・第1の窒化物半導体層
4・・・第2の窒化物半導体層
5・・・第3の窒化物半導体層
6・・・第4の窒化物半導体層
101・・・アンドープn型コンタクト層
102・・・n型コンタクト層
103・・・クラック防止層
104・・・n型クラッド層
105・・・n型ガイド層
106・・・活性層
107・・・p型電子閉じ込め層
108・・・p型ガイド層
109・・・p型クラッド層
110・・・p型コンタクト層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light-emitting element such as a light-emitting diode or a laser diode, a light-receiving element such as a solar cell or an optical sensor, or a gallium nitride compound semiconductor element (InxAlyGa1-xyThe present invention relates to a gallium nitride compound semiconductor substrate having N, 0 ≦ X, 0 ≦ Y, and X + Y ≦ 1), and a growth method thereof.
[0002]
[Prior art]
In recent years, attention has been paid to a short wavelength from blue to ultraviolet using a nitride semiconductor substrate, a white light emitting diode (LED), and a semiconductor laser (LD). Semiconductor lasers are increasingly demanded for use in disk systems capable of recording / reproducing information with a large capacity and high density, such as DVDs. Therefore, various methods for obtaining a nitride semiconductor substrate, which is expected to be applied to such LEDs and LDs, as well as applications to light receiving elements and electronic devices, have been studied.
[0003]
As a method for obtaining, for example, GaN in bulk single crystal as the nitride semiconductor substrate, there is a high-pressure method, but it has not been put into practical use. For this reason, a substrate such as sapphire different from a nitride semiconductor is used, and a nitride semiconductor substrate is grown on this substrate to be used as a nitride semiconductor substrate for LEDs, LDs, and electronic devices.
[0004]
In order to form a nitride semiconductor substrate, from the difference in lattice constant between the substrate and the nitride semiconductor, when the nitride semiconductor is directly grown on the substrate, the threading dislocation is 1010Cm-2When a semiconductor device such as an LED or LD is grown on such a nitride semiconductor substrate having poor crystallinity, the life characteristics and device characteristics are poor, and therefore the substrate is used to improve the crystallinity. A method of growing a buffer layer made of a nitride semiconductor at a low temperature of 900 ° C. or lower is used. By growing this buffer layer, threading dislocations are increased to 108Cm-2It is possible to grow a nitride semiconductor substrate that is flat and has a mirror surface.
[0005]
10 on the surface of the nitride semiconductor substrate8Cm-2If a threading dislocation of a certain degree exists, the threading dislocation propagates to an active layer or the like in a semiconductor laser element grown on a nitride semiconductor substrate, so that not only the deterioration of crystallinity adversely affects the life characteristics. In addition, since the hole mobility is small, the electrical characteristics are also deteriorated.
[0006]
Therefore, threading dislocations are further increased by 108Cm-2In order to reduce the following, an ELOG (Epitaxially Lateral Over Growth GaN) growth method using a method of growing a nitride semiconductor laterally on a substrate has been reported. In this method, a nitride semiconductor is formed on a protective film by forming a protective film having a window as an opening on the nitride semiconductor, growing the nitride semiconductor from the window, and further growing the nitride semiconductor. By growing in the lateral direction, a nitride semiconductor can be bonded on the protective film to obtain a low dislocation nitride semiconductor substrate. This is because in the region where the nitride semiconductor grows, the threading dislocations that have occurred proceed in the vertical and lateral directions along with the growth of the nitride semiconductor from the window of the protective film, and penetrate in the nitride semiconductor grown in the lateral direction. Since the dislocations are focused on the junction, the threading dislocations on the growth region surface of the nitride semiconductor grown in the lateral direction are 106cm-2Reduce to a degree.
[0007]
Although this ELOG growth method has few threading dislocations in the laterally grown range, there are many threading dislocations in the window portion of the protective film, and there is a region with poor crystallinity over the entire surface of the nitride semiconductor substrate. It is expected that the entire surface of the nitride semiconductor substrate is uniformly reduced in threading dislocations.
[0008]
Further, there is a hydride vapor phase epitaxy method as a vapor phase epitaxial growth method that allows a thick film growth at a high growth rate. This hydride vapor phase epitaxial growth method is characterized in that a bulk single crystal having a growth rate is higher than that of other metal organic chemical vapor deposition (MOCVD) methods and has a thickness of several tens to several hundreds μm. Therefore, a substrate in which a thick film is grown by a hydride vapor phase epitaxial growth method and threading dislocations generated on the surface of the nitride semiconductor are uniformly reduced is expected.
[0009]
[Problems to be solved by the invention]
However, the nitride semiconductor substrate in which the nitride semiconductor is grown on the sapphire substrate by the hydride vapor phase epitaxial growth method described above is cracked. Therefore, a nitride semiconductor substrate with a thick film growth cannot be formed with one wafer, and a two-part or three-part wafer must be used to grow a nitride semiconductor element on the thick film substrate. The use of the processed wafer increases the number of processes as compared with the case of using one wafer, and reduces the overall yield. Moreover, the characteristic degradation of the nitride semiconductor element is also considered by cracking. Therefore, the present invention solves such a problem and is a nitride semiconductor substrate in which a thick film is grown on the substrate, but does not generate cracks and the like, and a nitride semiconductor in which threading dislocations are reduced simultaneously with the thick film growth. A substrate is provided.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a method for growing a nitride semiconductor substrate according to the present invention is a method for growing a nitride semiconductor on a substrate, wherein the growth interface has a shape on the heterogeneous substrate. A step of forming a first nitride semiconductor layer to be a crater or a convex slope by epitaxial growth, and a second so as to fill a height difference due to the crater or the convex slope on the first nitride semiconductor layer. Forming a nitride semiconductor layer by epitaxial growth, and forming a third nitride semiconductor layer on the second nitride semiconductor layer by epitaxial growth with a growth interface having a crater shape or a convex slope. Forming a fourth nitride semiconductor layer by epitaxial growth so as to fill a height difference caused by a crater or a convex slope on the third nitride semiconductor layer; Yes and a step ofAnd the height difference of the crater or convex slope on the growth surface of the first nitride semiconductor layer and / or the third nitride semiconductor layer is 5 μm or more and 100 μm or less.And a method of growing a nitride semiconductor substrate.
[0013]
Of the present inventionClaim 2The nitride semiconductor substrate growth method described in 1 is a method for growing a nitride semiconductor substrate, wherein the substrate is a heterogeneous substrate, and an underlying layer is formed between the heterogeneous substrate and the first nitride semiconductor layer. .
[0014]
Of the present inventionClaim 3The method for growing a nitride semiconductor substrate according to
A method for growing a nitride semiconductor substrate according to
A method for growing a nitride semiconductor substrate according to
[0015]
A method for growing a nitride semiconductor substrate according to
The method for growing a nitride semiconductor substrate according to claim 7 of the present invention is the method for growing a nitride semiconductor substrate according to
[0016]
Here, if the substrate is a heterogeneous substrate different from the nitride semiconductor, sapphire, SiC (6H, 4H, 3C), spinel, ZnS, ZnO whose principal surface is any one of the C-plane, R-plane, and A-plane. Si, GaAs and the like. Also, like the gallium nitride, the general formula InxAlyGa1-x + yA nitride semiconductor represented by N (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1) may be used as the substrate. In addition, the size when the substrate is used as a wafer is not particularly limited, but a substrate having a diameter of 1 to 5 inches is used, and the thickness of the substrate may be within a range that can be cleaved or formed into chips by dicing. Specifically, the substrate thickness is 0.1 mm or more. These substrates have a flat surface, but if nuclei or layers made of nitride semiconductor can be grown, for example, those having fine roughness by etching or the like, or on the nitride semiconductor growth surface of the substrate. It may have irregularities, slopes, stepped shapes, or may have irregularities, grooves, etc. on the back surface with respect to the growth surface of the nitride semiconductor of the substrate.
[0017]
The crater in the present invention refers to a polygonal pyramid shape or a conical depression formed on the surface plane after the first nitride semiconductor layer is grown. The size and depth of the depression is 5 μm or more and 100 μm or less, and this depth is the difference in height of the growth interface at the same growth interface.
[0018]
In addition, the convex slope in the present invention is a surface having a height difference with respect to a horizontal plane after the growth of the first nitride semiconductor layer. The convex slope may have a wave-shaped or dot-shaped convex portion with respect to the horizontal plane.
[0019]
The growth interface in the present invention means that a crater or a convex slope is formed after the growth of the first nitride semiconductor layer described above, and then the second nitride semiconductor layer is formed on the first nitride semiconductor layer. 2 shows an interface between a first nitride semiconductor layer and a second nitride semiconductor layer formed after the growth. This growth interface shows the height difference of the crater, and this height difference is not less than 5 μm and not more than 100 μm. Further, the height difference of the growth interface is preferably formed continuously.
[0020]
By using the nitride semiconductor substrate and the method for growing a nitride semiconductor substrate described above, the growth interface formed in the nitride semiconductor has a uniform crystallographically non-uniform interface in the same composition. As a specific example, a nitride semiconductor can be grown on the substrate with a film thickness of 30 μm or more, and the growth interface forms a continuous slope. The bent threading dislocations are bent and converged in the nitride semiconductor grown on the growth interface, and the threading dislocations can be reduced.
[0021]
By having the above-described height difference of the growth interface, the surface of the growth interface is inclined with respect to the horizontal plane, so that the traveling direction of threading dislocations can be changed. As shown in FIG. 3, the threading dislocations whose bending direction has been bent form defect loops between the bent threading dislocations, and the threading dislocations can be reduced during the growth of the nitride semiconductor.
[0022]
Further, by repeating the step of forming the growth interface of the nitride semiconductor, threading dislocations can be further reduced, and in the nitride semiconductor substrate having two growth interfaces, the threading dislocation density per unit area is 1 × 10.6Piece / cm2, Preferably 7 × 105Piece / cm2It can be. The nitride semiconductor substrate does not selectively form a region with good crystallinity, but can uniformly reduce the entire surface of the nitride semiconductor substrate, thereby providing a stable low dislocation substrate. Can do. Further, by having two growth interfaces, it is possible to disperse the stress generated between the substrate such as sapphire and the nitride semiconductor. This stress is a difference in thermal expansion coefficient, and this stress cannot be sufficiently relaxed only by the growth interface between the substrate and the nitride semiconductor. Therefore, the nitride semiconductor substrate is warped, and further cracks and chips are generated. Therefore, such a problem is solved by forming at least two growth interfaces in the nitride semiconductor. When the growth interface converges threading dislocations, there are weak crystallinity portions, that is, threading dislocations, in the growth interface, and tensile strain, which is stress, can be relaxed. In addition, if the film is grown to a thickness of 50 μm or more on the substrate, by having two growth interfaces, the warpage of the nitride semiconductor substrate and the stress between the substrate and the nitride semiconductor can be gradually reduced. It is possible to grow a nitride semiconductor thick film.
[0023]
As described above, in the present invention, when a nitride semiconductor is grown on a substrate such as sapphire with a particularly thick film, the nitride semiconductor substrate is cracked or chipped due to a difference in thermal expansion between the substrate and the nitride semiconductor. The stress can be relieved by having the growth interface not only in the interface between the substrate and the nitride semiconductor but also in the nitride semiconductor, and by having two or more growth interfaces in the nitride semiconductor, the thickness is 50 μm or more. A nitride semiconductor substrate having a thickness of preferably 500 μm or more can be provided.
[0024]
Furthermore, since the nitride semiconductor substrate growth method of the present invention can be continuously grown in a hydride vapor phase epitaxial growth apparatus, the protective film has a stripe shape compared to selective growth using a protective film or the like. Thus, the nitride semiconductor substrate can be mass-produced, and the number of steps for removing the substrate from the reaction furnace is reduced, so that contamination due to adhesion of dust and the like can be eliminated.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
The nitride semiconductor substrate in the present invention is a nitride semiconductor substrate provided with at least two growth interfaces having craters or convex slopes on the nitride semiconductor on the substrate. Hereinafter, an embodiment of the present invention will be described based on a growth process.
[0026]
A first nitride semiconductor is grown by growing a
[0027]
In the present invention, sapphire, SiC (6H, 4H, 3C), spinel, ZnS, ZnO, GaAs, Si, nitride semiconductor, or the like whose main surface is the C-plane, R-plane, or A-plane on the
[0028]
Next, the
[0029]
When this underlayer has a two-layer structure, for example, an
[0030]
As a growth condition when the underlayer is grown in two layers, the MOCVD method is used and the first underlayer and the second underlayer use the same carrier gas and source gas. Trimethyl gallium or the like is used as a gas, and after the first underlayer is grown at a low temperature of 300 ° C. to 900 ° C. and the thin film is grown to a thickness of 10 Å to 0.5 μm, the second underlayer is grown. The temperature is set to 900 ° C. to 1100 ° C. and grown at a higher temperature than the first underlayer. In the second underlayer, those grown as nuclei stop growing in the middle and become nuclei, and those made as layers further grow to form a mirror. In order to form a mirror having such a two-layer structure, it is preferable to use the MOCVD method in which uniformity of crystal nucleus density, orientation characteristics, size, and layer thickness can be easily controlled. A phase growth method can also be used.
[0031]
When the second underlayer is grown as a layer having a mirror surface, the first underlayer is grown to a thickness of 10 angstroms or more and 0.5 μm or less, and then the second underlayer 500 is grown. A growth of angstrom to 50 μm is preferable because it has an effect as a buffer layer and an effect of reducing threading dislocations.
[0032]
Next, the first
Even if this nitride semiconductor substrate is grown to a thickness of 30 μm or more, it can relieve stress by having a growth interface and can focus threading dislocations by forming a growth interface. This also has the effect of reducing threading dislocations.
[0033]
Furthermore, in order to form the two growth interfaces, the third
[0034]
In the case where the first
The growth process and growth conditions using the HVPE apparatus are shown below.
[0035]
In the present invention, a hydride vapor phase epitaxial growth method can be used as the growth method of the first to fourth nitride semiconductor layers. In this hydride vapor phase epitaxial growth method, a group III element such as gallium, aluminum or indium is reacted with a halogen gas such as hydrogen chloride to obtain a halide such as a chloride, bromide or iodide of the
[0036]
In order to grow GaN as a nitride semiconductor, a quartz boat containing Ga metal is installed in the HVPE apparatus, and a substrate is installed at a position away from the quartz boat. Next, an N source supply pipe is provided separately from the halogen gas supply pipe to be reacted with Ga metal and the halogen gas supply pipe.
[0037]
The halogen gas includes HCl and the like, and is introduced from the halogen gas pipe together with the carrier gas. The halogen gas reacts with a metal such as Ga to generate a halide of a
[0038]
Here, as growth conditions for the first and third nitride semiconductor layers, the growth rate is 0.5 mm / hour or more, and more preferably 1 to 5 mm / hour. If the first and third nitride semiconductor layers are grown at this growth rate, craters and convex slopes can be continuously formed on the surface, and the second and fourth nitrides grown on the craters can be formed. The stress between the substrate and the nitride semiconductor can be relaxed at the growth interface with the nitride semiconductor layer. Therefore, nitride semiconductors having different lattice constants and thermal expansion coefficients can be grown on the substrate as a thick film. Furthermore, threading dislocations can be bent in multiple directions by forming craters and convex slopes. Therefore, the second nitride semiconductor layer is grown on the first nitride semiconductor layer, and the fourth nitride semiconductor layer is grown on the third nitride semiconductor layer, thereby being bent in multiple directions. Since the threading dislocations are joined together by forming threading dislocations, the dislocations can be reduced to a nitride semiconductor substrate.
[0039]
Further, changing the growth rate of the first nitride semiconductor layer and the second nitride semiconductor layer is changing the growth direction of the nitride semiconductor. For example, the second nitride semiconductor layer is moved laterally. By threading preferentially, threading dislocations can be focused. Specifically, by laminating a second nitride semiconductor layer whose growth rate is slower than that of the first nitride semiconductor layer on the first nitride semiconductor layer, the reduction of defects is promoted and the mirror surface is flattened. A low-defect nitride semiconductor substrate having the property can be obtained. As a condition for obtaining such a nitride semiconductor substrate, the ratio (R1 / R2) between the growth rate (R1) of the first nitride semiconductor layer and the growth rate (R2) of the second nitride semiconductor layer is It is preferable that it is 1 or more, that is, the growth rate of the second nitride semiconductor layer is made slower than the growth rate of the first nitride semiconductor layer. The same applies to the third nitride semiconductor layer and the fourth nitride semiconductor layer. The growth rate (R3) of the third nitride semiconductor layer and the growth rate of the fourth nitride semiconductor layer are the same. The ratio (R3 / R4) to (R4) is preferably 1 or more, and the growth rate of the fourth nitride semiconductor layer is preferably slower than the growth rate of the third nitride semiconductor layer.
[0040]
The film thickness of the first nitride semiconductor layer is not particularly limited, but is preferably 20 μm to 1 mm, more preferably 50 μm to 200 μm, and the pressure is grown at normal pressure or slightly reduced pressure.
[0041]
The first to third nitride semiconductor layers are not limited to undoped, but doped with at least one kind of Si, Ge, Sn and S as n-type impurities, or Mg, Be, Cr, Mn, Ca A material doped with a p-type impurity such as Zn can be used. When such an n-type impurity is doped, growth is promoted in the vertical direction. Therefore, it is preferable that the first nitride semiconductor layer and the third nitride semiconductor layer are doped with n-type impurities to promote vertical growth to form craters and convex slopes. Further, the second nitride semiconductor layer and the fourth nitride semiconductor layer are doped with p-type impurities or simultaneously doped with n-type impurities and p-type impurities to promote lateral and vertical growth. Therefore, it is preferable that the dislocations can be reduced by bending and converging the growth direction of threading dislocations.
[0042]
Next, after the growth of the first and third nitride semiconductor layers, the second and fourth nitride semiconductor layers are grown thereon under the following conditions.
The second and fourth nitride semiconductor layers are preferably grown at a temperature equal to or higher than that of the first and third nitride semiconductor layers, and are set to 1000 ° C. or higher. However, if the temperature difference between the first
[0043]
The composition formula of the first to fourth nitride semiconductor layers is not particularly limited, and the general formula InxAlyGa1-xyN (0 ≦ x, 0 ≦ y, x + y <1). However, the first
[0044]
In addition, since the nitride semiconductor substrate according to the present invention can be grown thick, it is possible to further reduce threading dislocations by performing ELOG growth to further reduce threading dislocations after forming two or more growth interfaces. Is also possible.
[0045]
The nitride semiconductor substrate obtained by the above growth method can be a thick film substrate. Further, the nitride semiconductor substrate is obtained by uniformly reducing threading dislocations having a flat top surface and a mirror surface. Since the nitride semiconductor substrate obtained by the present invention can be grown in a thick film, it can be a single substrate obtained by removing only the substrate such as sapphire after the thick film growth. Therefore, it is possible to form a back electrode. The nitride semiconductor element grown on the nitride semiconductor substrate obtained by the present invention may be a light emitting element, a light receiving element, or an electronic device as long as it is made of a nitride semiconductor.
[0046]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[Example 1]
As shown in FIG. 1, a sapphire substrate with the C-plane as the main surface and the orientation flat surface as the A-plane as the
[0047]
Next, the temperature was set to 510 ° C., hydrogen was used as the carrier gas, ammonia and trimethyl gallium were used as the source gas, and a first underlayer made of GaN was grown to a thickness of 200 Å.
[0048]
Thereafter, a flat layer made of GaN as the second underlayer was formed on the first underlayer with a film thickness of 20 μm at a growth temperature of 1050 ° C. In this example, hydrogen was supplied at 20.5 L / min as a carrier gas during growth, ammonia was supplied at 5 L / min, and trimethylgallium was supplied at 25 cc / min as a source gas.
[0049]
After the second underlayer is grown, it is set in a hydride vapor phase epitaxial growth apparatus, Ga metal is prepared in a quartz boat, and HCl gas is used as a halogen gas to form GaCl.3Next, the first
[0050]
Next, the second
[0051]
Next, the above steps are repeated, and the third
[0052]
The surface of the fourth
[0053]
[Example 2]
In Example 1, the first nitride semiconductor layer was grown directly with the first nitride semiconductor layer as the nucleus without forming the base layer on the
[0054]
[Example 3]
Example 3 showing the structure of a laser device using the nitride semiconductor obtained in Example 1 as a substrate will be described below.
[0055]
(Undoped n-type contact layer 101)
The wafer obtained in Example 1 was set in a reaction vessel of an MOCVD apparatus, and TMG (trimethylgallium), TMA (trimethylaluminum), and ammonia were used as nitride semiconductors at 1050 ° C.0.05Ga0.95An undoped n-type contact layer 101 made of N is grown to a thickness of 1 μm. This layer functions as a buffer layer between the nitride semiconductor substrate made of GaN and the semiconductor element including the n-type contact layer.
[0056]
(N-type contact layer 102)
Next, TMG, TMA, ammonia, Si-doped Al at 1050 ° C. using TMG, TMA, ammonia, silane gas as impurity gas on the obtained buffer layer 1010.05Ga0.95An n-
[0057]
(Crack prevention layer 103)
Next, using TMG, TMI (trimethylindium), and ammonia, the temperature is set to 900 ° C. and In0.07Ga0.93A crack prevention layer 103 made of N is grown to a thickness of 0.15 μm.
[0058]
(N-type cladding layer 104)
Next, the temperature is set to 1050 ° C., TMA, TMG, and ammonia are used as source gases, and undoped Al0.05Ga0.95An A layer made of N is grown to a thickness of 25 mm, then TMA is stopped, silane gas is used as an impurity gas, and Si is 5 × 10 518/ Cm3A B layer made of doped GaN is grown to a thickness of 25 mm. This operation is repeated 200 times to obtain a laminated structure of the A layer and the B layer, and an n-type cladding layer made of a multilayer film (superlattice structure) having a total film thickness of 1 μm is grown.
[0059]
(N-type guide layer 105)
Next, at the same temperature, an n-
[0060]
(Active layer 106)
Next, the temperature is set to 900 ° C., TMI (trimethylindium), TMG, and ammonia are used as source gas, silane gas is used as impurity gas, and Si is 5 × 10 5.18/ Cm3Doped In0.05Ga0.95The barrier layer made of N has a thickness of 140 mm, the silane gas is stopped, and undoped In0.13Ga0.87A well layer made of N is stacked in a thickness of 40 mm in the order of barrier layer / well layer / barrier layer / well layer, and finally, TMI, TMG and ammonia are used as a barrier layer, and undoped In0.05Ga0.95Grow N. The
[0061]
(P-type electron confinement layer 107)
Next, at the same temperature as the active layer, TMA, TMG, and ammonia are used as source gases, and Cp is used as an impurity gas.2Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 1019/ Cm3Doped Al0.3Ga0.7A p-type
[0062]
(P-type guide layer 108)
Next, the temperature is set to 1050 ° C., TMG and ammonia are used as source gases, and a p-
[0063]
(P-type cladding layer 109)
Next, undoped Al at 1050 ° C.0.05Ga0.95A layer of N is grown to a thickness of 25 mm, then TMA is stopped, Cp2Using Mg, a B layer made of Mg-doped GaN is grown to a thickness of 25 mm, and this is repeated 90 times to grow a p-
[0064]
(P-type contact layer 110)
Finally, at 1050 ° C., on the p-
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
[0065]
After the annealing, the nitride semiconductor laminated wafer is taken out of the reaction vessel, and the top surface of the p-type contact layer is SiO.2A protective film is formed, and SiCl is formed using RIE (reactive ion etching).4Etching with a gas exposes the surface of the n-
[0066]
Next, SiO2A protective film is formed and CF is used using RIE.4Etching with gas forms a ridge stripe as a striped waveguide region.
[0067]
Next, after forming the ridge stripe, Zr oxide (mainly ZrO2Is formed on the p-
[0068]
A p-type electrode is formed from Ni and Au on the p-type contact layer, and an n-type electrode is formed from Ti and Al on the n-type contact layer exposed by etching. The p-electrode is formed in stripes on the ridge, and is formed in a direction parallel to the n-electrodes that are also formed in stripes.
[0069]
Next, SiO2And TiO2Then, a pad electrode made of Ni—Ti—Au (1000Ti-1000Å-8000Å) was provided on each of the p and n electrodes. At this time, SiO is also applied to the resonator surface (reflection surface side).2And TiO2A dielectric multilayer film is provided.
[0070]
The laser element obtained as described above has a threshold value of 2.8 kA / cm at room temperature.2, A continuous oscillation laser element with an oscillation wavelength of 405 nm can be obtained at an output of 30 mW. The device lifetime of the obtained laser device can be expected to be 3000 to 20000 hours. .
[0071]
【The invention's effect】
According to the present invention described above, it is possible to provide a thick film substrate in which cracks and chips are suppressed, and it is possible to provide a low dislocation substrate in which threading dislocations on the entire surface of the substrate are uniformly reduced. In addition, by growing an element structure on the nitride semiconductor substrate obtained by the present invention, a nitride semiconductor laser having good lifetime characteristics and the like can be expected.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view showing the growth direction of threading dislocations at the growth interface of the present invention.
FIG. 4 is a schematic cross-sectional view of a nitride semiconductor laser device showing an embodiment of the present invention.
[Brief description of symbols]
1 ... Board
2 ... Underlayer
3... First nitride semiconductor layer
4 ... Second nitride semiconductor layer
5 ... Third nitride semiconductor layer
6 ... Fourth nitride semiconductor layer
101: Undoped n-type contact layer
102: n-type contact layer
103 ... Crack prevention layer
104 ... n-type cladding layer
105 ... n-type guide layer
106 ... Active layer
107 ... p-type electron confinement layer
108 ... p-type guide layer
109 ... p-type cladding layer
110 ... p-type contact layer
Claims (7)
該基板上にその成長表面の形状がクレーター、又は凸型の斜面となるように第1の窒化物半導体層をエピタキシャル成長により形成する工程と、
該第1の窒化物半導体層の成長表面のクレーター、又は凸型の斜面による高低差を埋めて平坦な表面となるように第2の窒化物半導体層をエピタキシャル成長により形成する工程と、
該第2の窒化物半導体層上にその成長表面の形状がクレーター、又は凸型の斜面となるように第3の窒化物半導体層をエピタキシャル成長により形成する工程と、
該第3の窒化物半導体層の成長表面のクレーター、又は凸型の斜面による高低差を埋めて平坦な表面となるように第4の窒化物半導体層をエピタキシャル成長により形成する工程とを有し、
前記第1の窒化物半導体層、及び/又は、第3の窒化物半導体層の成長表面におけるクレーター、又は凸型の斜面の高低差が5μm以上100μm以下に形成する
ことを特徴とする窒化物半導体基板の成長方法。A nitride semiconductor substrate growth method for growing a nitride semiconductor on a substrate, comprising:
Forming a first nitride semiconductor layer by epitaxial growth on the substrate such that the growth surface has a crater or a convex slope;
Forming a second nitride semiconductor layer by epitaxial growth so as to form a flat surface by filling a height difference due to a crater of the growth surface of the first nitride semiconductor layer or a convex slope;
Forming a third nitride semiconductor layer by epitaxial growth on the second nitride semiconductor layer so that the growth surface has a crater or a convex slope;
Craters of the growth surface of the nitride semiconductor layer of the third, or to fill the height differences due to the slope of the convex and forming a fourth nitride semiconductor layer epitaxially grown so that the flat surface possess,
The nitride semiconductor is characterized in that a height difference of a crater or a convex slope on the growth surface of the first nitride semiconductor layer and / or the third nitride semiconductor layer is 5 μm or more and 100 μm or less. Substrate growth method.
第2の下地層が900℃以上1100℃以下の第1の下地層よりも高温で成長させる請求項2記載の窒化物半導体基板の成長方法。The underlayer comprises at least a first underlayer and a second underlayer, and the first underlayer is at a low temperature of 300 ° C. or higher and 900 ° C. or lower,
The method for growing a nitride semiconductor substrate according to claim 2 , wherein the second underlayer is grown at a temperature higher than that of the first underlayer of 900 ° C. or higher and 1100 ° C. or lower.
前記第2の窒化物半導体層を成長速度R2、成長温度T2で、 The second nitride semiconductor layer is grown at a growth rate R2 and a growth temperature T2.
前記第3の窒化物半導体層を成長速度R3、成長温度T3で、The third nitride semiconductor layer is grown at a growth rate R3 and a growth temperature T3.
前記第4の窒化物半導体層を成長速度R4、成長温度T4で形成するにおいて、 In forming the fourth nitride semiconductor layer at a growth rate R4 and a growth temperature T4,
前記成長速度がR1,R3>R2,R4の関係であり、かつ、前記成長温度がT1,T3≦T2,T4の関係を有する請求項1乃至5に記載の窒化物半導体基板の成長方法。 6. The method for growing a nitride semiconductor substrate according to claim 1, wherein the growth rate has a relationship of R1, R3> R2, R4, and the growth temperature has a relationship of T1, T3 ≦ T2, T4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117910A JP3613197B2 (en) | 2001-04-17 | 2001-04-17 | Nitride semiconductor substrate growth method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001117910A JP3613197B2 (en) | 2001-04-17 | 2001-04-17 | Nitride semiconductor substrate growth method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002313739A JP2002313739A (en) | 2002-10-25 |
JP3613197B2 true JP3613197B2 (en) | 2005-01-26 |
Family
ID=18968376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001117910A Expired - Fee Related JP3613197B2 (en) | 2001-04-17 | 2001-04-17 | Nitride semiconductor substrate growth method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3613197B2 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068654A (en) | 2001-08-27 | 2003-03-07 | Hoya Corp | Production method for compound single crystal |
US7332417B2 (en) * | 2003-01-27 | 2008-02-19 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
JP4920875B2 (en) * | 2003-05-29 | 2012-04-18 | パナソニック株式会社 | Method for producing group III nitride crystal and method for producing group III nitride substrate |
JP4588380B2 (en) * | 2003-08-18 | 2010-12-01 | ローム株式会社 | Semiconductor light emitting device |
US7781795B2 (en) | 2003-12-22 | 2010-08-24 | Showa Denko K.K. | Group III nitride semiconductor device and light-emitting device using the same |
JP4883931B2 (en) * | 2005-04-26 | 2012-02-22 | 京セラ株式会社 | Manufacturing method of semiconductor laminated substrate |
JP2006120745A (en) * | 2004-10-20 | 2006-05-11 | Mitsubishi Heavy Ind Ltd | Thin film silicon laminated solar cell |
TWI408264B (en) * | 2005-12-15 | 2013-09-11 | Saint Gobain Cristaux & Detecteurs | New process for growth of low dislocation density gan |
KR101330251B1 (en) * | 2007-03-06 | 2013-11-15 | 서울바이오시스 주식회사 | Method of forming nitride semiconductor layer on a patterned substrate and light emitting diode having the layer |
JP5082672B2 (en) * | 2007-08-20 | 2012-11-28 | 豊田合成株式会社 | Group III nitride compound semiconductor manufacturing method and light emitting device |
JP5327778B2 (en) * | 2008-03-27 | 2013-10-30 | スタンレー電気株式会社 | Semiconductor device and manufacturing method thereof |
JP5190343B2 (en) * | 2008-12-17 | 2013-04-24 | スタンレー電気株式会社 | Manufacturing method of semiconductor device |
JP5103427B2 (en) * | 2009-03-27 | 2012-12-19 | コバレントマテリアル株式会社 | Group III nitride substrate |
JP5251893B2 (en) * | 2010-01-21 | 2013-07-31 | 日立電線株式会社 | Method for producing conductive group III nitride crystal and method for producing conductive group III nitride substrate |
JP2011254068A (en) * | 2010-05-07 | 2011-12-15 | Sumitomo Chemical Co Ltd | Semiconductor substrate |
-
2001
- 2001-04-17 JP JP2001117910A patent/JP3613197B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002313739A (en) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3456413B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
JP3613197B2 (en) | Nitride semiconductor substrate growth method | |
JP4734786B2 (en) | Gallium nitride compound semiconductor substrate and manufacturing method thereof | |
US8134168B2 (en) | Group-III nitride semiconductor device | |
JP3551751B2 (en) | Method for growing nitride semiconductor | |
JPH10117016A (en) | Manufacturing method of nitride semiconductor device | |
JP4165030B2 (en) | Method for manufacturing single substrate made of nitride semiconductor | |
JP3896718B2 (en) | Nitride semiconductor | |
JP3395631B2 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
JP2003055099A (en) | Method of manufacturing gallium nitride-based compound semiconductor substrate and gallium nitride-based compound semiconductor substrate | |
JP4043193B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
JP4051892B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
JP2003124576A (en) | Nitride semiconductor substrate and its growing method | |
JPH11163402A (en) | Gan-based semiconductor light-emitting device | |
JP2001044570A (en) | Nitride semiconductor laser element | |
JP2008034862A (en) | Growing method for nitride semiconductor | |
JP4784012B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
JP4628651B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
JP3906739B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP2004158500A (en) | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them | |
JP4637503B2 (en) | Manufacturing method of nitride semiconductor laser device | |
JP3589185B2 (en) | Method for growing nitride semiconductor and nitride semiconductor substrate | |
JP2003101157A (en) | Semiconductor device and manufacturing method therefor | |
JP4698053B2 (en) | Method for producing group III nitride compound semiconductor | |
JP3921947B2 (en) | Method for growing gallium nitride compound semiconductor, method for manufacturing nitride semiconductor device using the same, and method for manufacturing nitride semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |