JP3607605B2 - Ｗｃｄｍａ無線基地局 - Google Patents
Ｗｃｄｍａ無線基地局 Download PDFInfo
- Publication number
- JP3607605B2 JP3607605B2 JP2000368785A JP2000368785A JP3607605B2 JP 3607605 B2 JP3607605 B2 JP 3607605B2 JP 2000368785 A JP2000368785 A JP 2000368785A JP 2000368785 A JP2000368785 A JP 2000368785A JP 3607605 B2 JP3607605 B2 JP 3607605B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- sch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＷＣＤＭＡ無線基地局に関するものである。
【０００２】
【従来の技術】
携帯電話機などの移動体通信端末装置（以下、移動機）により移動しつつ通信を行うとき、フェージング現象により受信信号の信号レベルが変動し、通信が困難になる場合がある。この問題に対処するため、従来よりＴＳＴＤ（Ｔｉｍｅ Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｍｉｔ Ｄｉｖｅｒｓｉｔｙ）方式が用いられている。
図８は従来のＴＳＴＤ方式のＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）無線基地局装置の一例を示すブロック図である。このＷＣＤＭＡ無線基地局１０２は、ＴＳＴＤ回路１０４ならびに第１および第２の送信部１０６、１０８（０系および１系とも称す）を含み、ベースバンド信号を２系統の高周波信号に変換して、異なる場所に接地された第１および第２のアンテナ１１０、１１２を通じ不図示の移動機に向け送信する構成となっている。
【０００３】
ＴＳＴＤ回路１０４は、不図示の交換機などの上位装置からベースバンド信号（ＢＢ信号）１１３を受け取り、２系統の第１および第２のベースバンド信号１１４、１１６をそれぞれ第１および第２の送信部１０６、１０８に出力する。第１および第２のベースバンド信号１１４、１１６は基本的には同一の信号であるが、ＴＳＴＤ方式におけるＳＣＨ（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｃｈａｎｎｅｌ）信号（同期信号）は第１および第２のベースバンド信号１１４、１１６に交互に振り分けられている。したがって、ベースバンド信号１１３のたとえば偶数番目のＳＣＨ信号は第１のベースバンド信号１１４に含まれ、奇数番目のＳＣＨ信号は第２のベースバンド信号１１６に含まれている。
【０００４】
第１および第２の送信部１０６、１０８はそれぞれ第１および第２の遅延調整回路１１８、１２０および第１および第２の高周波回路（ＲＦ回路）１２２、１２４を備えている。第１および第２の遅延調整回路１１８、１２０はそれぞれ第１および第２の遅延制御信号１２６、１２８にもとづいて第１および第２のベースバンド信号１１４、１１６を遅延させて出力し、第１および第２の高周波回路１２２、１２４はそれぞれ第１および第２の遅延調整回路１１８、１２０により遅延した第１および第２のベースバンド信号１１４、１１６を高周波信号に変換するとともに、同高周波信号を電力増幅して出力端子１３０、１３２を通じてそれぞれ第１および第２のアンテナ１１０、１１２に供給する。
【０００５】
このような構成のＷＣＤＭＡ無線基地局１０２では、接地場所の異なる第１および第２のアンテナ１１０、１１２を通じて電波が送信されることから、移動機側では、移動時のフェージングにより受信信号レベルが変動した場合には、第１および第２のアンテナ１１０、１１２からの電波のうち受信レベルの高い方を選択することで、通信を安定に継続することが可能となる。
【０００６】
そして、この送信ダイバーシチ構成でフェージングの問題を効果的に回避するためには、第１および第２のアンテナ１１０、１１２から同一のタイミングで送信が行われる必要があり、そのため、第１および第２のベースバンド信号１１４、１１６のタイミングが第１および第２の遅延調整回路１１８、１２０によって調整される。
【０００７】
【発明が解決しようとする課題】
この第１および第２の遅延調整回路１１８、１２０の遅延時間の調整は、従来、出力端子１３０、１３２に送信機テスターや高周波用オシロスコープなどの測定器を接続して第１および第２の送信部１０６、１０８における高周波信号の遅延時間をそれぞれ測定し、測定結果にもとづいて適切な第１および第２の遅延制御信号１２６、１２８を第１および第２の遅延調整回路１１８、１２０に供給することで行っていた。
しかし、このような方法では、送信機テスターや高周波用オシロスコープなどの高価な測定器を用意しなければならず、また作業者が測定や調整を行うことから人件費がかかり、さらに作業ミスが発生する虞もあった。
【０００８】
本発明はこのような問題を解決するためになされたもので、その目的は、送信部における遅延時間の調整を低コストで、かつ確実に行えるＷＣＤＭＡ無線基地局を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は上記目的を達成するため、ＴＳＴＤ回路ならびに第１および第２の送信部を含み、前記ＴＳＴＤ回路が、上位装置からのベースバンド信号を第１および第２の出力端子を通じて出力する際に、前記ベースバンド信号に含まれるＴＳＴＤ方式に係わるＳＣＨ信号については前記第１および第２の出力端子から交互に出力し、前記第１の送信部は、前記ＴＳＴＤ回路の前記第１の出力端子からの前記ベースバンド信号を遅延させる第１の遅延調整回路と、前記第１の遅延調整回路により遅延した前記ベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第１のアンテナに供給する第１の高周波回路とを含み、前記第２の送信部は、前記ＴＳＴＤ回路の前記第２の出力端子からの前記ベースバンド信号を遅延させる第２の遅延調整回路と、前記第２の遅延調整回路により遅延した前記ベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第２のアンテナに供給する第２の高周波回路とを含む、ＴＳＴＤ方式のＷＣＤＭＡ無線基地局であって、前記ＳＣＨ信号のみを含む前記ベースバンド信号を前記ＴＳＴＤ回路に出力するよう指示する制御信号を前記上位装置に出力する上位装置制御手段と、前記上位装置制御手段が前記制御信号を出力した後、前記第１および第２の高周波回路により高周波信号に変換された前記ＳＣＨ信号にもとづいて前記第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する遅延検出手段と、前記遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、前記第１および第２の送信部における信号の遅延時間を一致させるべく前記第１および第２の遅延調整回路の遅延時間を制御する遅延時間制御手段とを含むことを特徴とする。
【００１０】
本発明のＷＣＤＭＡ無線基地局では、まず上位装置制御手段が、制御信号を上位装置に出力して、ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路に出力するよう指示し、このようなＳＣＨ信号のみを含むベースバンド信号がＴＳＴＤ回路に供給されている状態で、遅延検出手段は、第１および第２の高周波回路により高周波信号に変換されたＳＣＨ信号にもとづいて第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する。そして、遅延時間制御手段は、遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、第１および第２の送信部における信号の遅延時間を一致させるべく第１および第２の遅延調整回路を制御する。
【００１１】
したがって、本発明のＷＣＤＭＡ無線基地局では、送信部における遅延時間の調整を、送信機テスターや高周波用オシロスコープなどの高価な測定器を用いることなく行え、さらに作業者が測定や調整を行う必要もない。すなわち、送信ダイバーシチ構成に係わる信号遅延時間の調整を低コストで、かつ確実に行うことができる。
【００１２】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
【００１３】
図１は本発明によるＷＣＤＭＡ無線基地局の一例を示すブロック図、図２は図１のＷＣＤＭＡ無線基地局を構成するＴＳＴＤ回路を詳しく示すブロック図、図３は図１の遅延検出回路の構成を示すブロック図、図４は実施の形態例のＷＣＤＭＡ無線基地局の動作を説明するためのタイミングチャート、図５は遅延検出回路の動作を説明するためのタイミングチャート、図６は実施の形態例のＷＣＤＭＡ無線基地局の動作を示すフローチャートである。なお、図１などにおいて図８と同一の要素には同一の符号が付されている。
【００１４】
図１に示したように、本実施の形態例のＷＣＤＭＡ無線基地局２はＴＳＴＤ方式の送信ダイバーシチ構成となっており、基本構成要素として、ＴＳＴＤ回路１０４ならびに第１および第２の送信部４、６を含み、ＴＳＴＤ回路１０４は、上位装置からのベースバンド信号１１３を第１および第２の出力端子８、１０を通じて出力する際に、ベースバンド信号に含まれるＴＳＴＤ方式に係わるＳＣＨ信号については第１および第２の出力端子８、１０から交互に出力し、第１の送信部４は、ＴＳＴＤ回路１０４の第１の出力端子８からのベースバンド信号１１４を遅延させる第１の遅延調整回路１１８と、第１の遅延調整回路１１８により遅延したベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第１のアンテナ１１０に供給する第１の高周波回路１２２とを含み、第２の送信部６は、ＴＳＴＤ回路１０４の第２の出力端子１０からのベースバンド信号１１６を遅延させる第２の遅延調整回路１２０と、第２の遅延調整回路１２０により遅延したベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第２のアンテナ１１２に供給する第２の高周波回路１２４とを含んでいる。
【００１５】
ＷＣＤＭＡ無線基地局２はさらに、メモリー１２にあらかじめ格納されたプログラムにもとづき動作する、本発明に係わる上位装置制御手段としてのＣＰＵ（中央処理装置）１４を含み、ＣＰＵ１４は、ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路１０４に出力するよう指示する制御信号１６を、たとえば交換機などの不図示の上位装置に出力する。
【００１６】
そしてＷＣＤＭＡ無線基地局２は、第１および第２の方向性結合器１８、２０、合成器２２、ならびに遅延検出回路２４により構成された遅延検出手段２６を含み、遅延検出手段２６によって、上位装置制御手段としてのＣＰＵ１４が制御信号１６を出力した後、第１および第２の高周波回路１２２、１２４により高周波信号に変換されたＳＣＨ信号にもとづいて第１および第２の送信部４、６における信号の遅延時間の差が検出される。
ＣＰＵ１４は、本発明に係わる遅延時間制御手段としても機能し、遅延検出手段２６による遅延時間の差の検出結果にもとづき、第１および第２の送信部４、６における信号の遅延時間を一致させるべく第１および第２の遅延調整回路１１８、１２０を制御する。
【００１７】
遅延検出手段２６を構成する上記第１および第２の方向性結合器１８、２０は、第１および第２の高周波回路１２２、１２４と出力端子１３０、１３２との間にそれぞれ設けられ、第１および第２の高周波回路１２２、１２４の出力信号を出力端子２８を通じて第１および第２のアンテナ１１０、１１２にそれぞれ供給するとともに、出力端子３０を通じて出力する。
【００１８】
また、遅延検出手段２６を構成する合成器２２は第１および第２の方向性結合器１８、２０の出力端子３０からの２つの出力信号を合成して出力し、遅延検出回路２４は、合成器２２の出力信号において連続する２つのＳＣＨ信号の時間間隔を検出して前記遅延時間の差の検出結果としてＣＰＵ１４に出力する。
【００１９】
遅延検出回路２４は、詳しくは図３に示したように、合成器２２が出力する高周波信号７０からＳＣＨ信号を復調する検波回路３２と、クロックパルスを生成する基準発振器３４と、検波回路３２がＳＣＨ信号を出力し次にＳＣＨ信号を出力するまでの間、基準発振器３４が生成したクロックパルス７８を計数して、計数結果を前記遅延時間の差の検出結果として出力するカウンタ回路３６とにより構成されている。
【００２０】
また、第１および第２の遅延調整回路１１８、１２０はそれぞれ不図示のシフトレジスターを含んで構成され、シフトレジスターを構成する直列接続された複数の記憶単位のうち、どの記憶単位から信号を取り出すかの切り換えにより信号遅延時間を調整する構造となっている。
【００２１】
ＴＳＴＤ回路１０４は、図２に示したように、ＳＣＨスイッチ回路３８、第１および第２のＰＣＣＰＣＨスイッチ回路４０、４２（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｃｏｎｔｒｏｌ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌスイッチ回路）、ならびに第１および第２の合成器４４、４６を含んで構成されている。
ＳＣＨスイッチ回路３８は、ベースバンド信号から抽出されたＳＣＨ信号３７を入力信号として同入力信号を切換制御信号４８にもとづき第１および第２の端子５０、５２のいずれかから出力する。
【００２２】
第１のＰＣＣＰＣＨスイッチ回路４０は、ベースバンド信号から抽出されたＰＣＣＰＣＨ信号５４およびＳＣＨスイッチ回路３８の第１の端子５０から出力されたＳＣＨ信号を入力信号としてこれら２つの入力信号のいずれかを第１の切換制御信号５６にもとづき選択して第１の合成器４４に出力する。
第２のＰＣＣＰＣＨスイッチ回路４２は、ベースバンド信号から抽出されたＰＣＣＰＣＨ信号５４およびＳＣＨスイッチ回路３８の第２の端子５２から出力されたＳＣＨ信号を入力信号としてこれら２つの入力信号のいずれかを第２の切換制御信号５８にもとづき選択して第２の合成器４６に出力する。
【００２３】
第１の合成器４４は、第１のＰＣＣＰＣＨスイッチ回路４０の出力信号と、ベースバンド信号１１３から抽出された他のＣＨ信号６０（ＰＣＰＰＩＣＨ（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｐｉｌｏｔ Ｃｈａｎｎｅｌ）信号やＤＰＣＨ（Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）信号）とを合成し第１のベースバンド信号１１４として第１の送信部４に出力する。
第２の合成器４６は、第２のＰＣＣＰＣＨスイッチ回路４２の出力信号と、ベースバンド信号１１３から抽出された他のＣＨ信号６０とを合成し第２のベースバンド信号１１６として第２の送信部６に出力する。
【００２４】
なお、図２では、ＰＣＣＰＣＨ信号５４および他のＣＨ信号６０として、第１のＰＣＣＰＣＨスイッチ回路４０および第１の合成器４４に供給するものと、第２のＰＣＣＰＣＨスイッチ回路４２および第２の合成器４６に供給するものとが示されているが、これはＰＣＣＰＣＨ信号５４および他のＣＨ信号６０に関しては両送信部にともに供給されることを分かり易く示すためである。したがって、ベースバンド信号にあくまでも１種類のＰＣＣＰＣＨ信号５４および他のＣＨ信号６０のみが含まれている。
【００２５】
次に、このように構成されたＷＣＤＭＡ無線基地局２の動作について説明する。
まず、上位装置制御手段としてのＣＰＵ１４は、制御信号１６を上位装置に出力してシステムの運用の一時的な中断を指示する。これにより上位装置は、１フレーム（１０ｍｓ）の間だけＳＣＨ信号のみを含むベースバンド信号１１３をＴＳＴＤ回路１０４に出力する。ＴＳＴＤ回路１０４は通常のシステム運用時と同様に動作しており、ＳＣＨ信号は第１および第２の送信部４、６に交互に出力される。
【００２６】
まず、ＳＣＨ信号について詳しく説明すると、図４に示したように、世界的な標準規格である３ＧＰＰの仕様書ＴＳ．２５．２１１の規定にしたがってベースバンド信号の各フレーム６２は、０．６６７ｍｓ幅の１５のタイムスロット６４に分割され、各タイムスロット先頭部の１／１０スロット相当の期間（６６．７μｓ）がＳＣＨ信号３７に割り当てられている。そしてタイムスロットのうち偶数スロットは第１の送信部４を通じて送信され、奇数スロットは第２の送信部６を通じて送信される。
【００２７】
ＴＳＴＤ回路１０４の動作について説明すると、ＳＣＨスイッチ回路３８は、ベースバンド信号１１３から抽出されたＳＣＨ信号３７を切換制御信号４８にもとづき第１および第２の端子５０、５２のいずれかから出力し、詳しくは、各フレーム６２において偶数番目のタイムスロット６４のＳＣＨ信号は第１の端子５０に、奇数番目のタイムスロット６４のＳＣＨ信号は第２の端子５２に出力する。
【００２８】
そして、第１のＰＣＣＰＣＨスイッチ回路４０は、第１の切換制御信号５６にもとづいて動作し、ＳＣＨスイッチ回路３８の第１の端子５０からＳＣＨ信号が出力されている期間では、このＳＣＨ信号を選択して第１の合成器４４に出力し、それ以外の期間ではベースバンド信号１１３から抽出されたＰＣＣＰＣＨ信号５４を第１の合成器４４に出力する。
一方第２のＰＣＣＰＣＨスイッチ回路は、第２の切換制御信号５８にもとづいて動作し、ＳＣＨスイッチ回路３８の第２の端子５２からＳＣＨ信号が出力されている期間では、このＳＣＨ信号を選択して第２の合成器４６に出力し、それ以外の期間ではベースバンド信号１１３から抽出されたＰＣＣＰＣＨ信号５４を第２の合成器４６に出力する。
【００２９】
第１および第２の合成器４４、４６はそれぞれ第１および第２のＰＣＣＰＣＨスイッチ回路４０、４２の出力信号と、ベースバンド信号から抽出された他のＣＨ信号６０とを合成して第１および第２の送信部４、６に出力する。
なお、遅延時間を調整する場合には、上述のようにＣＰＵ１４の制御によって上位装置はシステム運用を一時的に中断しており、その間、ベースバンド信号にはＳＣＨ信号３７のみが含まれているため、第１および第２のＰＣＣＰＣＨスイッチ回路４０、４２は、ＳＣＨスイッチ回路３８からのＳＣＨ信号を常に選択して出力するように設定を固定してもよい。
【００３０】
ＴＳＴＤ回路１０４がこのように動作する結果、ＴＳＴＤ回路１０４からはＳＣＨ信号が第１および第２の送信部４、６に対して交互に出力され、出力端子１３０、１３２からは、図４に示したように、ＳＣＨ信号を交互に含む高周波信号が出力される。
【００３１】
ＴＳＴＤ回路１０４の第１および第２の合成器４４、４６からそれぞれ出力されたベースバンド信号１１４、１１６はそれぞれ、第１および第２の遅延調整回路１１８、１２０を通じ第１および第２の高周波回路１２２、１２４に入力されて、第１および第２の高周波回路１２２、１２４で周波数が２１１０〜２１７０ＭＨｚの高周波信号に変換され、さらに必要な電力にまで増幅される。その結果得られた高周波のＳＣＨ信号はそれぞれ第１および第２の方向性結合器１８、２０で２分配され、各方向性結合器の出力端子２８、３０を通じて出力される。
【００３２】
第１および第２の方向性結合器１８、２０の出力端子２８から出力された高周波のＳＣＨ信号はそれぞれ出力端子１３０、１３２を通じて第１および第２のアンテナ１１０、１１２に供給され、一方、第１および第２の方向性結合器１８、２０の出力端子３０から出力された高周波ＳＣＨ信号６６、６８はともに合成器２２に入力される。合成器２２はこれらのＳＣＨ信号を合成して合成ＳＣＨ信号７０を遅延検出回路２４に供給する。図５はこれら高周波ＳＣＨ信号６６、６８などを示している。ただし図では分かり易くするため各ＳＣＨ信号は高周波信号としてではなくパルスとして示されている。
【００３３】
遅延検出回路２４では、検波回路３２（図３）が合成ＳＣＨ信号７０を受け取り振幅検波を行ってＳＣＨ信号を復調する。そして、カウンタ回路３６は、ＣＰＵ１４が上位装置制御信号を上位装置に出力した後、復調後の合成ＳＣＨ信号７２の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６まで、すなわち第１の方向性結合器１８からのＳＣＨ信号（高周波ＳＣＨ信号６６）の立ち上がりエッジから、つづく第２の方向性結合器２０からのＳＣＨ信号（高周波ＳＣＨ信号６８）の立ち上がりエッジまで、基準発振器３４からのクロックパルス７８（図５）を計数し、結果を遅延時間差情報として出力する。
【００３４】
本実施の形態例では、基準発振器３４が生成するクロックパルス７８の周波数は一例として３０．７２ＭＨｚであるとする。３ＧＰＰではチップレートは３．８４Ｍｃｐｓと決められているため、クロックパルス７８を上記周波数にした場合、１／８チップ（３２．６ｎｓ）単位で遅延時間差を検出できることになる。
【００３５】
ここで、第１および第２の送信部４、６における遅延時間に差が無かったとすると、復調後の合成ＳＣＨ信号７２の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６までの時間は０．６６７ｍｓであるから、カウンタ回路３６の計数値は２０４８回、すなわち１６進数で表して８００となる。
【００３６】
また、第２の送信部６における遅延時間の方が第１の送信部４の遅延時間より長く、たとえば合成ＳＣＨ信号７０の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６までの時間が、１／８チップ分長い６６６．６９９μｓ（ＳＣＨ信号の標準周期＋３２．６ｎｓ）であったとすると、カウンタ回路３６の計数値は２０４９回（１６進数で８０１）となり、１クロックパルス分だけ第２の送信部６における遅延時間の方が長いことにになる。
【００３７】
一方、合成ＳＣＨ信号７０の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６までの時間が、１チップ分短い６６６．４０６μｓ（ＳＣＨ信号の標準周期−２６０．４ｎｓ）であったとすると、カウンタ回路３６の計数値は２０４０回（１６進数で７Ｆ８）となり、第２の送信部６の遅延時間の方が８クロックパルス分だけ短いことになる。
【００３８】
遅延時間制御手段としてのＣＰＵ１４は、このような遅延時間差情報をもとに第１および第２の遅延調整回路１１８、１２０にそれぞれ制御信号１１８Ａ、１２０Ａを出力して各遅延調整回路における遅延時間を制御する。
以下、特に図６を参照して遅延時間制御手段としてのＣＰＵ１４の動作を説明する。ＣＰＵ１４はまずメモリー１２内に、遅延時間差Ａ、旧０系調整時間Ｂ（第１の遅延調整回路１１８の元の遅延時間）、旧１系調整時間Ｃ（第２の遅延調整回路１２０の元の遅延時間）、新０系調整時間Ｄ（第１の遅延調整回路１１８の新たな遅延時間）、新１系調整時間Ｅ（第２の遅延調整回路１２０の新たな遅延時間）をそれぞれ格納する領域を確保し、これらの領域に各情報を格納した上で（ステップＦ１）、各領域から情報を適宜読み出し、また各領域の情報を適宜更新して以下の動作を行う。
【００３９】
ＣＰＵ１４はカウンタ回路３６の計数値３５から、第１の送信部４における遅延時間を基準にした遅延時間差Ａを算出する。たとえばカウンタ回路３６の計数値が２０４８なら遅延時間差Ａは０となり、カウンタ回路３６の計数値が２０４９なら遅延時間差Ａは３２．６ｎｓ、カウンタ回路３６の計数値が２０４０なら遅延時間差Ａは−２６０．４ｎｓとなる。
【００４０】
ＣＰＵ１４はまず遅延時間差Ａが０に等しいか否かを判定する（ステップＦ２）。
この判定結果が正ならＣＰＵ１４は、第１および第２の送信部４、６における遅延時間に差がないと判定し（ステップＦ１２）、第１および第２の遅延調整回路１１８、１２０における遅延時間はそのままとする。
【００４１】
一方、ステップＦ２で判定結果が否となった場合には、ＣＰＵ１４は遅延時間差Ａが０より大きいか否かを判定する（ステップＦ３）。この判定結果が正なら、ＣＰＵ１４は、第１の送信部４の遅延時間の方が短いと判定し（ステップＦ４）、つづいて遅延時間差Ａ−旧１系調整時間Ｃが０以下か否かを判定する（ステップＦ６）。そして、この判定結果が正なら、新０系調整時間Ｄ＝遅延時間差Ａ−旧１系調整時間Ｃ、新１系調整時間Ｅ＝０として、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御する（ステップＦ８）。
【００４２】
たとえばカウンタの計数値が２０４９なら遅延時間差Ａは３２．６ｎｓとなり、旧０系調整時間Ｂおよび旧１系調整時間Ｃが０ｎｓの場合、新０系調整時間Ｄは３２．６ｎｓ、新１系調整時間Ｅは０ｎｓとなるので、第１および第２の送信部４、６における遅延時間のずれが解消され、アンテナ１、２には同じタイミングで高周波信号が供給されることになる。
【００４３】
逆にステップＦ６における判定結果が否なら、ＣＰＵ１４は、新０系調整時間Ｄ＝０、新１系調整時間Ｅ＝旧１系調整時間Ｃ−遅延時間差Ａとして、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御する（ステップＦ９）。
【００４４】
また、ステップＦ３で判定結果が否となった場合には、ＣＰＵ１４は、第２の送信部６の遅延時間の方が短いと判定し（ステップＦ５）、つづいて（−遅延時間差Ａ）−旧０系調整時間Ｂが０以下か否かを判定する（ステップＦ７）。そして、この判定結果が正なら、新０系調整時間Ｄ＝０、新１系調整時間Ｅ＝（−遅延時間差Ａ）−旧０系調整時間Ｂとして、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御する（ステップＦ１０）。
【００４５】
たとえばカウンタの計数値が２０４０なら遅延時間差Ａは−２６０．４ｎｓとなり、旧０系調整時間Ｂが１３０．２ｎｓ、旧１系調整時間が０ｎｓの場合、新０系調整時間Ｄは０ｎｓ、新１系調整時間Ｅは１３０．２ｎｓとなるので、第１および第２の送信部４、６における遅延時間のずれが解消され、アンテナ１、２には同じタイミングで高周波信号が供給されることになる。
逆にステップＦ７における判定結果が否なら、ＣＰＵ１４は、新０系調整時間Ｄ＝旧０系調整時間Ｂ−（−遅延時間差Ａ）、新１系調整時間Ｅ＝０として、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御し（ステップＦ１１）、第１および第２の送信部４、６における遅延時間のずれを解消する。
【００４６】
このように、本実施の形態例のＷＣＤＭＡ無線基地局２では、２系統の送信部における遅延時間の調整を、従来のように送信機テスターや高周波用オシロスコープなどの高価な測定器を用いることなく行え、さらに作業者が測定や調整を行う必要もない。その結果、送信ダイバーシチ構成に係わる遅延時間の調整を低コストで、かつ確実に行うことができる。
【００４７】
また、本実施の形態例では第１および第２の方向性結合器１８、２０から出力される高周波ＳＣＨ信号６６、６８をまず合成器２２により合成した後、上述のようにして遅延時間の検出を行うので、合成後の２つのＳＣＨ信号は同一の伝送線および回路を伝送されることになり、合成後の経路において２つのＳＣＨ信号に新たに時間差が生じることはない。したがって、高い精度で２系統のＳＣＨ信号の遅延時間差を検出することができ、第１および第２の送信部４、６の遅延時間差を高精度で解消することが可能となる。
【００４８】
そして、本実施の形態例のＷＣＤＭＡ無線基地局では、第１および第２の送信部４、６に第１および第２の高周波回路１２２、１２４とは別に予備系の高周波回路を設けた場合、第１および第２の１２２、１２４が故障して予備系の高周波回路に切り替わったとしてもただちに第１および第２の送信部４、６における遅延時間差を解消することができる。
【００４９】
また、本実施の形態例ＷＣＤＭＡ無線基地局では、簡単な機能を追加するだけで第１および第２の送信部における異常検出を行うことも可能となる。すなわち、送信部で異常が発生すると遅延検出回路２４に正しくＳＣＨ信号が供給されなくなるため、遅延時間差の検出結果も異常となる。したがって、遅延時間差の検出結果に適切な基準値を設け、たとえば検出値がその基準を越えた場合には送信部で異常が発生したと判定することができる。
【００５０】
なお、第１および第２の送信部４、６における遅延時間の調整は、出力端子１３０、１３２における送信信号の遅延時間差を無くすことが目的であるから、第１の方向性結合器１８の出力端子２８から出力端子１３０までと、第２の方向性結合器２０の出力端子２８から出力端子１３２までとは同じ特性の伝送線により接続て、これらの伝送線における遅延時間が等しくなるように図ることが望ましい。同様に、第１の方向性結合器１８の出力端子３０から合成器２２までと、第２の方向性結合器２０の出力端子３０から合成器２２までとも同じ特性の伝送線により接続することが望ましい。
【００５１】
また、上述のようにＣＰＵ１４により上位装置を制御して、１フレーム（１０ｍｓ）の間だけ通常のシステム運用を中断してＳＣＨ信号のみを送信した場合、フレーム６２の最初のタイムスロット＃０では、ＳＣＨ信号にはそれまで他のＣＨ信号６０が多重されていて、ＳＣＨ信号の立ち上がりの見分けが難しくなることも考えらる。そこで、次のタイムスロット＃１のＳＣＨ信号からつづくタイムスロット＃２のＳＣＨ信号までの時間間隔を検出したり、あるいはＳＣＨ信号の立ち下がりからカウンタ回路３６を動作させるといった構成とすることも有効である。
【００５２】
次に、本発明の第２の実施の形態例について説明する。
図７は第２の実施の形態例を示すブロック図である。図中、図１と同一の要素には同一の符号が付されており、それらに関する説明はここでは省略する。
第２の実施の形態例のＷＣＤＭＡ無線基地局８０が上記ＷＣＤＭＡ無線基地局２と異なるのは、合成器２２および遅延検出回路２４に代えて第１および第２の遅延検出回路８２、８４が設けられている点である。
【００５３】
第１の遅延検出回路８２は、ＳＣＨスイッチ回路３８（図２）の第１の端子５０からの信号を選択するための第１の切換制御信号５６が第１のＰＣＣＰＣＨスイッチ回路４０に供給された後、第１の方向性結合器１８から、高周波ＳＣＨ信号６６が出力されるまでの時間を測定する。
一方、第２の遅延検出回路８４は、ＳＣＨスイッチ回路３８の第２の端子５２からの信号を選択するための第２の切換制御信号５８が第２のＰＣＣＰＣＨスイッチ回路４２に供給された後、第２の方向性結合器２０から、高周波ＳＣＨ信号６８が出力されるまでの時間を測定する。
【００５４】
したがって、第１の遅延検出回路８２による測定結果が第１の送信部４における遅延時間を表し、第２の遅延検出回路８４による測定結果が第２の送信部６における遅延時間を表している。そして、遅延時間制御手段としてのＣＰＵ１４は、第１および第２の遅延検出回路８２、８４によ測定された遅延時間にもとづき、第１および第２の送信部４、６における遅延時間を一致させるべく第１および第２の遅延調整回路１１８、１２０を制御する。
よって、第２の実施の形態例においても、上記ＷＣＤＭＡ無線基地局２の場合と同様の効果を得ることができる。
【００５５】
【発明の効果】
以上説明したように本発明のＷＣＤＭＡ無線基地局では、まず上位装置制御手段が、制御信号を上位装置に出力して、ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路に出力するよう指示し、このようなＳＣＨ信号のみを含むベースバンド信号がＴＳＴＤ回路に供給されている状態で、遅延検出手段は、第１および第２の高周波回路により高周波信号に変換されたＳＣＨ信号にもとづいて第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する。そして、遅延時間制御手段は、遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、第１および第２の送信部における信号の遅延時間を一致させるべく第１および第２の遅延調整回路を制御する。
したがって、本発明のＷＣＤＭＡ無線基地局では、送信部における遅延時間の調整を、送信機テスターや高周波用オシロスコープなどの高価な測定器を用いることなく行え、さらに作業者が測定や調整を行う必要もない。すなわち、送信ダイバーシチ構成に係わる信号遅延時間の調整を低コストで、かつ確実に行うことができる。
【図面の簡単な説明】
【図１】本発明によるＷＣＤＭＡ無線基地局の一例を示すブロック図である。
【図２】図１のＷＣＤＭＡ無線基地局を構成するＴＳＴＤ回路を詳しく示すブロック図である。
【図３】図１の遅延検出回路の構成を示すブロック図である。
【図４】実施の形態例のＷＣＤＭＡ無線基地局の動作を説明するためのタイミングチャートである。
【図５】遅延検出回路の動作を説明するためのタイミングチャートである。
【図６】実施の形態例のＷＣＤＭＡ無線基地局の動作を示すフローチャートである。
【図７】第２の実施の形態例を示すブロック図である。
【図８】従来のＴＳＴＤ方式のＷＣＤＭＡ無線基地局装置の一例を示すブロック図である。
【符号の説明】
２……ＷＣＤＭＡ無線基地局、４……第１の送信部、６……第２の送信部、８……第１の出力端子、１０……第２の出力端子、１２……メモリー、１４……ＣＰＵ、１６……制御信号、１８……第１の方向性結合器、２０……第２の方向性結合器、２２……合成器、２４……遅延検出回路、２６……遅延検出手段、２８……出力端子、３０……出力端子、３２……検波回路、３４……基準発振器、３６……カウンタ回路、３８……ＳＣＨスイッチ回路、４０……第１のＰＣＣＰＣＨスイッチ回路、４２……第２のＰＣＣＰＣＨスイッチ回路、４４……第１の合成器、４６……第２の合成器、４８……切換制御信号、５０……第１の端子、５２……第２の端子、５４……ＰＣＣＰＣＨ信号、５６……第１の切換制御信号、５８……第２の切換制御信号、６０……他のＣＨ信号、６２……フレーム、６４……タイムスロット、６６……高周波ＳＣＨ信号、６８……高周波ＳＣＨ信号、７０……合成ＳＣＨ信号、７２……復調後の合成ＳＣＨ信号、７４……エッジ、７６……エッジ、７８……クロックパルス、８０……ＷＣＤＭＡ無線基地局、８２……第１の遅延検出回路、８４……第２の遅延検出回路、１０２……ＷＣＤＭＡ無線基地局、１０４……ＴＳＴＤ回路、１０６……第１の送信部、１０８……第２の送信部、１１０……第１のアンテナ、１１２……第２のアンテナ、１１４……第１のベースバンド信号、１１６……第２のベースバンド信号、１１８……第１の遅延調整回路、１２０……第２の遅延調整回路、１２２……第１の高周波回路、１２４……第２の高周波回路、１２６……第１の遅延制御信号、１２８……第２の遅延制御信号、１３０……出力端子、１３２……出力端子。
【発明の属する技術分野】
本発明は、ＷＣＤＭＡ無線基地局に関するものである。
【０００２】
【従来の技術】
携帯電話機などの移動体通信端末装置（以下、移動機）により移動しつつ通信を行うとき、フェージング現象により受信信号の信号レベルが変動し、通信が困難になる場合がある。この問題に対処するため、従来よりＴＳＴＤ（Ｔｉｍｅ Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｍｉｔ Ｄｉｖｅｒｓｉｔｙ）方式が用いられている。
図８は従来のＴＳＴＤ方式のＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）無線基地局装置の一例を示すブロック図である。このＷＣＤＭＡ無線基地局１０２は、ＴＳＴＤ回路１０４ならびに第１および第２の送信部１０６、１０８（０系および１系とも称す）を含み、ベースバンド信号を２系統の高周波信号に変換して、異なる場所に接地された第１および第２のアンテナ１１０、１１２を通じ不図示の移動機に向け送信する構成となっている。
【０００３】
ＴＳＴＤ回路１０４は、不図示の交換機などの上位装置からベースバンド信号（ＢＢ信号）１１３を受け取り、２系統の第１および第２のベースバンド信号１１４、１１６をそれぞれ第１および第２の送信部１０６、１０８に出力する。第１および第２のベースバンド信号１１４、１１６は基本的には同一の信号であるが、ＴＳＴＤ方式におけるＳＣＨ（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｃｈａｎｎｅｌ）信号（同期信号）は第１および第２のベースバンド信号１１４、１１６に交互に振り分けられている。したがって、ベースバンド信号１１３のたとえば偶数番目のＳＣＨ信号は第１のベースバンド信号１１４に含まれ、奇数番目のＳＣＨ信号は第２のベースバンド信号１１６に含まれている。
【０００４】
第１および第２の送信部１０６、１０８はそれぞれ第１および第２の遅延調整回路１１８、１２０および第１および第２の高周波回路（ＲＦ回路）１２２、１２４を備えている。第１および第２の遅延調整回路１１８、１２０はそれぞれ第１および第２の遅延制御信号１２６、１２８にもとづいて第１および第２のベースバンド信号１１４、１１６を遅延させて出力し、第１および第２の高周波回路１２２、１２４はそれぞれ第１および第２の遅延調整回路１１８、１２０により遅延した第１および第２のベースバンド信号１１４、１１６を高周波信号に変換するとともに、同高周波信号を電力増幅して出力端子１３０、１３２を通じてそれぞれ第１および第２のアンテナ１１０、１１２に供給する。
【０００５】
このような構成のＷＣＤＭＡ無線基地局１０２では、接地場所の異なる第１および第２のアンテナ１１０、１１２を通じて電波が送信されることから、移動機側では、移動時のフェージングにより受信信号レベルが変動した場合には、第１および第２のアンテナ１１０、１１２からの電波のうち受信レベルの高い方を選択することで、通信を安定に継続することが可能となる。
【０００６】
そして、この送信ダイバーシチ構成でフェージングの問題を効果的に回避するためには、第１および第２のアンテナ１１０、１１２から同一のタイミングで送信が行われる必要があり、そのため、第１および第２のベースバンド信号１１４、１１６のタイミングが第１および第２の遅延調整回路１１８、１２０によって調整される。
【０００７】
【発明が解決しようとする課題】
この第１および第２の遅延調整回路１１８、１２０の遅延時間の調整は、従来、出力端子１３０、１３２に送信機テスターや高周波用オシロスコープなどの測定器を接続して第１および第２の送信部１０６、１０８における高周波信号の遅延時間をそれぞれ測定し、測定結果にもとづいて適切な第１および第２の遅延制御信号１２６、１２８を第１および第２の遅延調整回路１１８、１２０に供給することで行っていた。
しかし、このような方法では、送信機テスターや高周波用オシロスコープなどの高価な測定器を用意しなければならず、また作業者が測定や調整を行うことから人件費がかかり、さらに作業ミスが発生する虞もあった。
【０００８】
本発明はこのような問題を解決するためになされたもので、その目的は、送信部における遅延時間の調整を低コストで、かつ確実に行えるＷＣＤＭＡ無線基地局を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は上記目的を達成するため、ＴＳＴＤ回路ならびに第１および第２の送信部を含み、前記ＴＳＴＤ回路が、上位装置からのベースバンド信号を第１および第２の出力端子を通じて出力する際に、前記ベースバンド信号に含まれるＴＳＴＤ方式に係わるＳＣＨ信号については前記第１および第２の出力端子から交互に出力し、前記第１の送信部は、前記ＴＳＴＤ回路の前記第１の出力端子からの前記ベースバンド信号を遅延させる第１の遅延調整回路と、前記第１の遅延調整回路により遅延した前記ベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第１のアンテナに供給する第１の高周波回路とを含み、前記第２の送信部は、前記ＴＳＴＤ回路の前記第２の出力端子からの前記ベースバンド信号を遅延させる第２の遅延調整回路と、前記第２の遅延調整回路により遅延した前記ベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第２のアンテナに供給する第２の高周波回路とを含む、ＴＳＴＤ方式のＷＣＤＭＡ無線基地局であって、前記ＳＣＨ信号のみを含む前記ベースバンド信号を前記ＴＳＴＤ回路に出力するよう指示する制御信号を前記上位装置に出力する上位装置制御手段と、前記上位装置制御手段が前記制御信号を出力した後、前記第１および第２の高周波回路により高周波信号に変換された前記ＳＣＨ信号にもとづいて前記第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する遅延検出手段と、前記遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、前記第１および第２の送信部における信号の遅延時間を一致させるべく前記第１および第２の遅延調整回路の遅延時間を制御する遅延時間制御手段とを含むことを特徴とする。
【００１０】
本発明のＷＣＤＭＡ無線基地局では、まず上位装置制御手段が、制御信号を上位装置に出力して、ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路に出力するよう指示し、このようなＳＣＨ信号のみを含むベースバンド信号がＴＳＴＤ回路に供給されている状態で、遅延検出手段は、第１および第２の高周波回路により高周波信号に変換されたＳＣＨ信号にもとづいて第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する。そして、遅延時間制御手段は、遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、第１および第２の送信部における信号の遅延時間を一致させるべく第１および第２の遅延調整回路を制御する。
【００１１】
したがって、本発明のＷＣＤＭＡ無線基地局では、送信部における遅延時間の調整を、送信機テスターや高周波用オシロスコープなどの高価な測定器を用いることなく行え、さらに作業者が測定や調整を行う必要もない。すなわち、送信ダイバーシチ構成に係わる信号遅延時間の調整を低コストで、かつ確実に行うことができる。
【００１２】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
【００１３】
図１は本発明によるＷＣＤＭＡ無線基地局の一例を示すブロック図、図２は図１のＷＣＤＭＡ無線基地局を構成するＴＳＴＤ回路を詳しく示すブロック図、図３は図１の遅延検出回路の構成を示すブロック図、図４は実施の形態例のＷＣＤＭＡ無線基地局の動作を説明するためのタイミングチャート、図５は遅延検出回路の動作を説明するためのタイミングチャート、図６は実施の形態例のＷＣＤＭＡ無線基地局の動作を示すフローチャートである。なお、図１などにおいて図８と同一の要素には同一の符号が付されている。
【００１４】
図１に示したように、本実施の形態例のＷＣＤＭＡ無線基地局２はＴＳＴＤ方式の送信ダイバーシチ構成となっており、基本構成要素として、ＴＳＴＤ回路１０４ならびに第１および第２の送信部４、６を含み、ＴＳＴＤ回路１０４は、上位装置からのベースバンド信号１１３を第１および第２の出力端子８、１０を通じて出力する際に、ベースバンド信号に含まれるＴＳＴＤ方式に係わるＳＣＨ信号については第１および第２の出力端子８、１０から交互に出力し、第１の送信部４は、ＴＳＴＤ回路１０４の第１の出力端子８からのベースバンド信号１１４を遅延させる第１の遅延調整回路１１８と、第１の遅延調整回路１１８により遅延したベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第１のアンテナ１１０に供給する第１の高周波回路１２２とを含み、第２の送信部６は、ＴＳＴＤ回路１０４の第２の出力端子１０からのベースバンド信号１１６を遅延させる第２の遅延調整回路１２０と、第２の遅延調整回路１２０により遅延したベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第２のアンテナ１１２に供給する第２の高周波回路１２４とを含んでいる。
【００１５】
ＷＣＤＭＡ無線基地局２はさらに、メモリー１２にあらかじめ格納されたプログラムにもとづき動作する、本発明に係わる上位装置制御手段としてのＣＰＵ（中央処理装置）１４を含み、ＣＰＵ１４は、ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路１０４に出力するよう指示する制御信号１６を、たとえば交換機などの不図示の上位装置に出力する。
【００１６】
そしてＷＣＤＭＡ無線基地局２は、第１および第２の方向性結合器１８、２０、合成器２２、ならびに遅延検出回路２４により構成された遅延検出手段２６を含み、遅延検出手段２６によって、上位装置制御手段としてのＣＰＵ１４が制御信号１６を出力した後、第１および第２の高周波回路１２２、１２４により高周波信号に変換されたＳＣＨ信号にもとづいて第１および第２の送信部４、６における信号の遅延時間の差が検出される。
ＣＰＵ１４は、本発明に係わる遅延時間制御手段としても機能し、遅延検出手段２６による遅延時間の差の検出結果にもとづき、第１および第２の送信部４、６における信号の遅延時間を一致させるべく第１および第２の遅延調整回路１１８、１２０を制御する。
【００１７】
遅延検出手段２６を構成する上記第１および第２の方向性結合器１８、２０は、第１および第２の高周波回路１２２、１２４と出力端子１３０、１３２との間にそれぞれ設けられ、第１および第２の高周波回路１２２、１２４の出力信号を出力端子２８を通じて第１および第２のアンテナ１１０、１１２にそれぞれ供給するとともに、出力端子３０を通じて出力する。
【００１８】
また、遅延検出手段２６を構成する合成器２２は第１および第２の方向性結合器１８、２０の出力端子３０からの２つの出力信号を合成して出力し、遅延検出回路２４は、合成器２２の出力信号において連続する２つのＳＣＨ信号の時間間隔を検出して前記遅延時間の差の検出結果としてＣＰＵ１４に出力する。
【００１９】
遅延検出回路２４は、詳しくは図３に示したように、合成器２２が出力する高周波信号７０からＳＣＨ信号を復調する検波回路３２と、クロックパルスを生成する基準発振器３４と、検波回路３２がＳＣＨ信号を出力し次にＳＣＨ信号を出力するまでの間、基準発振器３４が生成したクロックパルス７８を計数して、計数結果を前記遅延時間の差の検出結果として出力するカウンタ回路３６とにより構成されている。
【００２０】
また、第１および第２の遅延調整回路１１８、１２０はそれぞれ不図示のシフトレジスターを含んで構成され、シフトレジスターを構成する直列接続された複数の記憶単位のうち、どの記憶単位から信号を取り出すかの切り換えにより信号遅延時間を調整する構造となっている。
【００２１】
ＴＳＴＤ回路１０４は、図２に示したように、ＳＣＨスイッチ回路３８、第１および第２のＰＣＣＰＣＨスイッチ回路４０、４２（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｃｏｎｔｒｏｌ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌスイッチ回路）、ならびに第１および第２の合成器４４、４６を含んで構成されている。
ＳＣＨスイッチ回路３８は、ベースバンド信号から抽出されたＳＣＨ信号３７を入力信号として同入力信号を切換制御信号４８にもとづき第１および第２の端子５０、５２のいずれかから出力する。
【００２２】
第１のＰＣＣＰＣＨスイッチ回路４０は、ベースバンド信号から抽出されたＰＣＣＰＣＨ信号５４およびＳＣＨスイッチ回路３８の第１の端子５０から出力されたＳＣＨ信号を入力信号としてこれら２つの入力信号のいずれかを第１の切換制御信号５６にもとづき選択して第１の合成器４４に出力する。
第２のＰＣＣＰＣＨスイッチ回路４２は、ベースバンド信号から抽出されたＰＣＣＰＣＨ信号５４およびＳＣＨスイッチ回路３８の第２の端子５２から出力されたＳＣＨ信号を入力信号としてこれら２つの入力信号のいずれかを第２の切換制御信号５８にもとづき選択して第２の合成器４６に出力する。
【００２３】
第１の合成器４４は、第１のＰＣＣＰＣＨスイッチ回路４０の出力信号と、ベースバンド信号１１３から抽出された他のＣＨ信号６０（ＰＣＰＰＩＣＨ（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｐｉｌｏｔ Ｃｈａｎｎｅｌ）信号やＤＰＣＨ（Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｈａｎｎｅｌ）信号）とを合成し第１のベースバンド信号１１４として第１の送信部４に出力する。
第２の合成器４６は、第２のＰＣＣＰＣＨスイッチ回路４２の出力信号と、ベースバンド信号１１３から抽出された他のＣＨ信号６０とを合成し第２のベースバンド信号１１６として第２の送信部６に出力する。
【００２４】
なお、図２では、ＰＣＣＰＣＨ信号５４および他のＣＨ信号６０として、第１のＰＣＣＰＣＨスイッチ回路４０および第１の合成器４４に供給するものと、第２のＰＣＣＰＣＨスイッチ回路４２および第２の合成器４６に供給するものとが示されているが、これはＰＣＣＰＣＨ信号５４および他のＣＨ信号６０に関しては両送信部にともに供給されることを分かり易く示すためである。したがって、ベースバンド信号にあくまでも１種類のＰＣＣＰＣＨ信号５４および他のＣＨ信号６０のみが含まれている。
【００２５】
次に、このように構成されたＷＣＤＭＡ無線基地局２の動作について説明する。
まず、上位装置制御手段としてのＣＰＵ１４は、制御信号１６を上位装置に出力してシステムの運用の一時的な中断を指示する。これにより上位装置は、１フレーム（１０ｍｓ）の間だけＳＣＨ信号のみを含むベースバンド信号１１３をＴＳＴＤ回路１０４に出力する。ＴＳＴＤ回路１０４は通常のシステム運用時と同様に動作しており、ＳＣＨ信号は第１および第２の送信部４、６に交互に出力される。
【００２６】
まず、ＳＣＨ信号について詳しく説明すると、図４に示したように、世界的な標準規格である３ＧＰＰの仕様書ＴＳ．２５．２１１の規定にしたがってベースバンド信号の各フレーム６２は、０．６６７ｍｓ幅の１５のタイムスロット６４に分割され、各タイムスロット先頭部の１／１０スロット相当の期間（６６．７μｓ）がＳＣＨ信号３７に割り当てられている。そしてタイムスロットのうち偶数スロットは第１の送信部４を通じて送信され、奇数スロットは第２の送信部６を通じて送信される。
【００２７】
ＴＳＴＤ回路１０４の動作について説明すると、ＳＣＨスイッチ回路３８は、ベースバンド信号１１３から抽出されたＳＣＨ信号３７を切換制御信号４８にもとづき第１および第２の端子５０、５２のいずれかから出力し、詳しくは、各フレーム６２において偶数番目のタイムスロット６４のＳＣＨ信号は第１の端子５０に、奇数番目のタイムスロット６４のＳＣＨ信号は第２の端子５２に出力する。
【００２８】
そして、第１のＰＣＣＰＣＨスイッチ回路４０は、第１の切換制御信号５６にもとづいて動作し、ＳＣＨスイッチ回路３８の第１の端子５０からＳＣＨ信号が出力されている期間では、このＳＣＨ信号を選択して第１の合成器４４に出力し、それ以外の期間ではベースバンド信号１１３から抽出されたＰＣＣＰＣＨ信号５４を第１の合成器４４に出力する。
一方第２のＰＣＣＰＣＨスイッチ回路は、第２の切換制御信号５８にもとづいて動作し、ＳＣＨスイッチ回路３８の第２の端子５２からＳＣＨ信号が出力されている期間では、このＳＣＨ信号を選択して第２の合成器４６に出力し、それ以外の期間ではベースバンド信号１１３から抽出されたＰＣＣＰＣＨ信号５４を第２の合成器４６に出力する。
【００２９】
第１および第２の合成器４４、４６はそれぞれ第１および第２のＰＣＣＰＣＨスイッチ回路４０、４２の出力信号と、ベースバンド信号から抽出された他のＣＨ信号６０とを合成して第１および第２の送信部４、６に出力する。
なお、遅延時間を調整する場合には、上述のようにＣＰＵ１４の制御によって上位装置はシステム運用を一時的に中断しており、その間、ベースバンド信号にはＳＣＨ信号３７のみが含まれているため、第１および第２のＰＣＣＰＣＨスイッチ回路４０、４２は、ＳＣＨスイッチ回路３８からのＳＣＨ信号を常に選択して出力するように設定を固定してもよい。
【００３０】
ＴＳＴＤ回路１０４がこのように動作する結果、ＴＳＴＤ回路１０４からはＳＣＨ信号が第１および第２の送信部４、６に対して交互に出力され、出力端子１３０、１３２からは、図４に示したように、ＳＣＨ信号を交互に含む高周波信号が出力される。
【００３１】
ＴＳＴＤ回路１０４の第１および第２の合成器４４、４６からそれぞれ出力されたベースバンド信号１１４、１１６はそれぞれ、第１および第２の遅延調整回路１１８、１２０を通じ第１および第２の高周波回路１２２、１２４に入力されて、第１および第２の高周波回路１２２、１２４で周波数が２１１０〜２１７０ＭＨｚの高周波信号に変換され、さらに必要な電力にまで増幅される。その結果得られた高周波のＳＣＨ信号はそれぞれ第１および第２の方向性結合器１８、２０で２分配され、各方向性結合器の出力端子２８、３０を通じて出力される。
【００３２】
第１および第２の方向性結合器１８、２０の出力端子２８から出力された高周波のＳＣＨ信号はそれぞれ出力端子１３０、１３２を通じて第１および第２のアンテナ１１０、１１２に供給され、一方、第１および第２の方向性結合器１８、２０の出力端子３０から出力された高周波ＳＣＨ信号６６、６８はともに合成器２２に入力される。合成器２２はこれらのＳＣＨ信号を合成して合成ＳＣＨ信号７０を遅延検出回路２４に供給する。図５はこれら高周波ＳＣＨ信号６６、６８などを示している。ただし図では分かり易くするため各ＳＣＨ信号は高周波信号としてではなくパルスとして示されている。
【００３３】
遅延検出回路２４では、検波回路３２（図３）が合成ＳＣＨ信号７０を受け取り振幅検波を行ってＳＣＨ信号を復調する。そして、カウンタ回路３６は、ＣＰＵ１４が上位装置制御信号を上位装置に出力した後、復調後の合成ＳＣＨ信号７２の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６まで、すなわち第１の方向性結合器１８からのＳＣＨ信号（高周波ＳＣＨ信号６６）の立ち上がりエッジから、つづく第２の方向性結合器２０からのＳＣＨ信号（高周波ＳＣＨ信号６８）の立ち上がりエッジまで、基準発振器３４からのクロックパルス７８（図５）を計数し、結果を遅延時間差情報として出力する。
【００３４】
本実施の形態例では、基準発振器３４が生成するクロックパルス７８の周波数は一例として３０．７２ＭＨｚであるとする。３ＧＰＰではチップレートは３．８４Ｍｃｐｓと決められているため、クロックパルス７８を上記周波数にした場合、１／８チップ（３２．６ｎｓ）単位で遅延時間差を検出できることになる。
【００３５】
ここで、第１および第２の送信部４、６における遅延時間に差が無かったとすると、復調後の合成ＳＣＨ信号７２の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６までの時間は０．６６７ｍｓであるから、カウンタ回路３６の計数値は２０４８回、すなわち１６進数で表して８００となる。
【００３６】
また、第２の送信部６における遅延時間の方が第１の送信部４の遅延時間より長く、たとえば合成ＳＣＨ信号７０の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６までの時間が、１／８チップ分長い６６６．６９９μｓ（ＳＣＨ信号の標準周期＋３２．６ｎｓ）であったとすると、カウンタ回路３６の計数値は２０４９回（１６進数で８０１）となり、１クロックパルス分だけ第２の送信部６における遅延時間の方が長いことにになる。
【００３７】
一方、合成ＳＣＨ信号７０の最初の立ち上がりエッジ７４から次の立ち上がりエッジ７６までの時間が、１チップ分短い６６６．４０６μｓ（ＳＣＨ信号の標準周期−２６０．４ｎｓ）であったとすると、カウンタ回路３６の計数値は２０４０回（１６進数で７Ｆ８）となり、第２の送信部６の遅延時間の方が８クロックパルス分だけ短いことになる。
【００３８】
遅延時間制御手段としてのＣＰＵ１４は、このような遅延時間差情報をもとに第１および第２の遅延調整回路１１８、１２０にそれぞれ制御信号１１８Ａ、１２０Ａを出力して各遅延調整回路における遅延時間を制御する。
以下、特に図６を参照して遅延時間制御手段としてのＣＰＵ１４の動作を説明する。ＣＰＵ１４はまずメモリー１２内に、遅延時間差Ａ、旧０系調整時間Ｂ（第１の遅延調整回路１１８の元の遅延時間）、旧１系調整時間Ｃ（第２の遅延調整回路１２０の元の遅延時間）、新０系調整時間Ｄ（第１の遅延調整回路１１８の新たな遅延時間）、新１系調整時間Ｅ（第２の遅延調整回路１２０の新たな遅延時間）をそれぞれ格納する領域を確保し、これらの領域に各情報を格納した上で（ステップＦ１）、各領域から情報を適宜読み出し、また各領域の情報を適宜更新して以下の動作を行う。
【００３９】
ＣＰＵ１４はカウンタ回路３６の計数値３５から、第１の送信部４における遅延時間を基準にした遅延時間差Ａを算出する。たとえばカウンタ回路３６の計数値が２０４８なら遅延時間差Ａは０となり、カウンタ回路３６の計数値が２０４９なら遅延時間差Ａは３２．６ｎｓ、カウンタ回路３６の計数値が２０４０なら遅延時間差Ａは−２６０．４ｎｓとなる。
【００４０】
ＣＰＵ１４はまず遅延時間差Ａが０に等しいか否かを判定する（ステップＦ２）。
この判定結果が正ならＣＰＵ１４は、第１および第２の送信部４、６における遅延時間に差がないと判定し（ステップＦ１２）、第１および第２の遅延調整回路１１８、１２０における遅延時間はそのままとする。
【００４１】
一方、ステップＦ２で判定結果が否となった場合には、ＣＰＵ１４は遅延時間差Ａが０より大きいか否かを判定する（ステップＦ３）。この判定結果が正なら、ＣＰＵ１４は、第１の送信部４の遅延時間の方が短いと判定し（ステップＦ４）、つづいて遅延時間差Ａ−旧１系調整時間Ｃが０以下か否かを判定する（ステップＦ６）。そして、この判定結果が正なら、新０系調整時間Ｄ＝遅延時間差Ａ−旧１系調整時間Ｃ、新１系調整時間Ｅ＝０として、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御する（ステップＦ８）。
【００４２】
たとえばカウンタの計数値が２０４９なら遅延時間差Ａは３２．６ｎｓとなり、旧０系調整時間Ｂおよび旧１系調整時間Ｃが０ｎｓの場合、新０系調整時間Ｄは３２．６ｎｓ、新１系調整時間Ｅは０ｎｓとなるので、第１および第２の送信部４、６における遅延時間のずれが解消され、アンテナ１、２には同じタイミングで高周波信号が供給されることになる。
【００４３】
逆にステップＦ６における判定結果が否なら、ＣＰＵ１４は、新０系調整時間Ｄ＝０、新１系調整時間Ｅ＝旧１系調整時間Ｃ−遅延時間差Ａとして、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御する（ステップＦ９）。
【００４４】
また、ステップＦ３で判定結果が否となった場合には、ＣＰＵ１４は、第２の送信部６の遅延時間の方が短いと判定し（ステップＦ５）、つづいて（−遅延時間差Ａ）−旧０系調整時間Ｂが０以下か否かを判定する（ステップＦ７）。そして、この判定結果が正なら、新０系調整時間Ｄ＝０、新１系調整時間Ｅ＝（−遅延時間差Ａ）−旧０系調整時間Ｂとして、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御する（ステップＦ１０）。
【００４５】
たとえばカウンタの計数値が２０４０なら遅延時間差Ａは−２６０．４ｎｓとなり、旧０系調整時間Ｂが１３０．２ｎｓ、旧１系調整時間が０ｎｓの場合、新０系調整時間Ｄは０ｎｓ、新１系調整時間Ｅは１３０．２ｎｓとなるので、第１および第２の送信部４、６における遅延時間のずれが解消され、アンテナ１、２には同じタイミングで高周波信号が供給されることになる。
逆にステップＦ７における判定結果が否なら、ＣＰＵ１４は、新０系調整時間Ｄ＝旧０系調整時間Ｂ−（−遅延時間差Ａ）、新１系調整時間Ｅ＝０として、第１および第２の遅延調整回路１１８、１２０における遅延時間がこれらの値となるよう第１および第２の遅延調整回路１１８、１２０を制御し（ステップＦ１１）、第１および第２の送信部４、６における遅延時間のずれを解消する。
【００４６】
このように、本実施の形態例のＷＣＤＭＡ無線基地局２では、２系統の送信部における遅延時間の調整を、従来のように送信機テスターや高周波用オシロスコープなどの高価な測定器を用いることなく行え、さらに作業者が測定や調整を行う必要もない。その結果、送信ダイバーシチ構成に係わる遅延時間の調整を低コストで、かつ確実に行うことができる。
【００４７】
また、本実施の形態例では第１および第２の方向性結合器１８、２０から出力される高周波ＳＣＨ信号６６、６８をまず合成器２２により合成した後、上述のようにして遅延時間の検出を行うので、合成後の２つのＳＣＨ信号は同一の伝送線および回路を伝送されることになり、合成後の経路において２つのＳＣＨ信号に新たに時間差が生じることはない。したがって、高い精度で２系統のＳＣＨ信号の遅延時間差を検出することができ、第１および第２の送信部４、６の遅延時間差を高精度で解消することが可能となる。
【００４８】
そして、本実施の形態例のＷＣＤＭＡ無線基地局では、第１および第２の送信部４、６に第１および第２の高周波回路１２２、１２４とは別に予備系の高周波回路を設けた場合、第１および第２の１２２、１２４が故障して予備系の高周波回路に切り替わったとしてもただちに第１および第２の送信部４、６における遅延時間差を解消することができる。
【００４９】
また、本実施の形態例ＷＣＤＭＡ無線基地局では、簡単な機能を追加するだけで第１および第２の送信部における異常検出を行うことも可能となる。すなわち、送信部で異常が発生すると遅延検出回路２４に正しくＳＣＨ信号が供給されなくなるため、遅延時間差の検出結果も異常となる。したがって、遅延時間差の検出結果に適切な基準値を設け、たとえば検出値がその基準を越えた場合には送信部で異常が発生したと判定することができる。
【００５０】
なお、第１および第２の送信部４、６における遅延時間の調整は、出力端子１３０、１３２における送信信号の遅延時間差を無くすことが目的であるから、第１の方向性結合器１８の出力端子２８から出力端子１３０までと、第２の方向性結合器２０の出力端子２８から出力端子１３２までとは同じ特性の伝送線により接続て、これらの伝送線における遅延時間が等しくなるように図ることが望ましい。同様に、第１の方向性結合器１８の出力端子３０から合成器２２までと、第２の方向性結合器２０の出力端子３０から合成器２２までとも同じ特性の伝送線により接続することが望ましい。
【００５１】
また、上述のようにＣＰＵ１４により上位装置を制御して、１フレーム（１０ｍｓ）の間だけ通常のシステム運用を中断してＳＣＨ信号のみを送信した場合、フレーム６２の最初のタイムスロット＃０では、ＳＣＨ信号にはそれまで他のＣＨ信号６０が多重されていて、ＳＣＨ信号の立ち上がりの見分けが難しくなることも考えらる。そこで、次のタイムスロット＃１のＳＣＨ信号からつづくタイムスロット＃２のＳＣＨ信号までの時間間隔を検出したり、あるいはＳＣＨ信号の立ち下がりからカウンタ回路３６を動作させるといった構成とすることも有効である。
【００５２】
次に、本発明の第２の実施の形態例について説明する。
図７は第２の実施の形態例を示すブロック図である。図中、図１と同一の要素には同一の符号が付されており、それらに関する説明はここでは省略する。
第２の実施の形態例のＷＣＤＭＡ無線基地局８０が上記ＷＣＤＭＡ無線基地局２と異なるのは、合成器２２および遅延検出回路２４に代えて第１および第２の遅延検出回路８２、８４が設けられている点である。
【００５３】
第１の遅延検出回路８２は、ＳＣＨスイッチ回路３８（図２）の第１の端子５０からの信号を選択するための第１の切換制御信号５６が第１のＰＣＣＰＣＨスイッチ回路４０に供給された後、第１の方向性結合器１８から、高周波ＳＣＨ信号６６が出力されるまでの時間を測定する。
一方、第２の遅延検出回路８４は、ＳＣＨスイッチ回路３８の第２の端子５２からの信号を選択するための第２の切換制御信号５８が第２のＰＣＣＰＣＨスイッチ回路４２に供給された後、第２の方向性結合器２０から、高周波ＳＣＨ信号６８が出力されるまでの時間を測定する。
【００５４】
したがって、第１の遅延検出回路８２による測定結果が第１の送信部４における遅延時間を表し、第２の遅延検出回路８４による測定結果が第２の送信部６における遅延時間を表している。そして、遅延時間制御手段としてのＣＰＵ１４は、第１および第２の遅延検出回路８２、８４によ測定された遅延時間にもとづき、第１および第２の送信部４、６における遅延時間を一致させるべく第１および第２の遅延調整回路１１８、１２０を制御する。
よって、第２の実施の形態例においても、上記ＷＣＤＭＡ無線基地局２の場合と同様の効果を得ることができる。
【００５５】
【発明の効果】
以上説明したように本発明のＷＣＤＭＡ無線基地局では、まず上位装置制御手段が、制御信号を上位装置に出力して、ＳＣＨ信号のみを含むベースバンド信号をＴＳＴＤ回路に出力するよう指示し、このようなＳＣＨ信号のみを含むベースバンド信号がＴＳＴＤ回路に供給されている状態で、遅延検出手段は、第１および第２の高周波回路により高周波信号に変換されたＳＣＨ信号にもとづいて第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する。そして、遅延時間制御手段は、遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、第１および第２の送信部における信号の遅延時間を一致させるべく第１および第２の遅延調整回路を制御する。
したがって、本発明のＷＣＤＭＡ無線基地局では、送信部における遅延時間の調整を、送信機テスターや高周波用オシロスコープなどの高価な測定器を用いることなく行え、さらに作業者が測定や調整を行う必要もない。すなわち、送信ダイバーシチ構成に係わる信号遅延時間の調整を低コストで、かつ確実に行うことができる。
【図面の簡単な説明】
【図１】本発明によるＷＣＤＭＡ無線基地局の一例を示すブロック図である。
【図２】図１のＷＣＤＭＡ無線基地局を構成するＴＳＴＤ回路を詳しく示すブロック図である。
【図３】図１の遅延検出回路の構成を示すブロック図である。
【図４】実施の形態例のＷＣＤＭＡ無線基地局の動作を説明するためのタイミングチャートである。
【図５】遅延検出回路の動作を説明するためのタイミングチャートである。
【図６】実施の形態例のＷＣＤＭＡ無線基地局の動作を示すフローチャートである。
【図７】第２の実施の形態例を示すブロック図である。
【図８】従来のＴＳＴＤ方式のＷＣＤＭＡ無線基地局装置の一例を示すブロック図である。
【符号の説明】
２……ＷＣＤＭＡ無線基地局、４……第１の送信部、６……第２の送信部、８……第１の出力端子、１０……第２の出力端子、１２……メモリー、１４……ＣＰＵ、１６……制御信号、１８……第１の方向性結合器、２０……第２の方向性結合器、２２……合成器、２４……遅延検出回路、２６……遅延検出手段、２８……出力端子、３０……出力端子、３２……検波回路、３４……基準発振器、３６……カウンタ回路、３８……ＳＣＨスイッチ回路、４０……第１のＰＣＣＰＣＨスイッチ回路、４２……第２のＰＣＣＰＣＨスイッチ回路、４４……第１の合成器、４６……第２の合成器、４８……切換制御信号、５０……第１の端子、５２……第２の端子、５４……ＰＣＣＰＣＨ信号、５６……第１の切換制御信号、５８……第２の切換制御信号、６０……他のＣＨ信号、６２……フレーム、６４……タイムスロット、６６……高周波ＳＣＨ信号、６８……高周波ＳＣＨ信号、７０……合成ＳＣＨ信号、７２……復調後の合成ＳＣＨ信号、７４……エッジ、７６……エッジ、７８……クロックパルス、８０……ＷＣＤＭＡ無線基地局、８２……第１の遅延検出回路、８４……第２の遅延検出回路、１０２……ＷＣＤＭＡ無線基地局、１０４……ＴＳＴＤ回路、１０６……第１の送信部、１０８……第２の送信部、１１０……第１のアンテナ、１１２……第２のアンテナ、１１４……第１のベースバンド信号、１１６……第２のベースバンド信号、１１８……第１の遅延調整回路、１２０……第２の遅延調整回路、１２２……第１の高周波回路、１２４……第２の高周波回路、１２６……第１の遅延制御信号、１２８……第２の遅延制御信号、１３０……出力端子、１３２……出力端子。
Claims (6)
- ＴＳＴＤ回路ならびに第１および第２の送信部を含み、前記ＴＳＴＤ回路は、上位装置からのベースバンド信号を第１および第２の出力端子を通じて出力する際に、前記ベースバンド信号に含まれるＴＳＴＤ方式に係わるＳＣＨ信号については前記第１および第２の出力端子から交互に出力し、前記第１の送信部は、前記ＴＳＴＤ回路の前記第１の出力端子からの前記ベースバンド信号を遅延させる第１の遅延調整回路と、前記第１の遅延調整回路により遅延した前記ベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第１のアンテナに供給する第１の高周波回路とを含み、前記第２の送信部は、前記ＴＳＴＤ回路の前記第２の出力端子からの前記ベースバンド信号を遅延させる第２の遅延調整回路と、前記第２の遅延調整回路により遅延した前記ベースバンド信号を高周波信号に変換するとともに同高周波信号を電力増幅して第２のアンテナに供給する第２の高周波回路とを含む、ＴＳＴＤ方式のＷＣＤＭＡ無線基地局であって、
前記ＳＣＨ信号のみを含む前記ベースバンド信号を前記ＴＳＴＤ回路に出力するよう指示する制御信号を前記上位装置に出力する上位装置制御手段と、
前記上位装置制御手段が前記制御信号を出力した後、前記第１および第２の高周波回路により高周波信号に変換された前記ＳＣＨ信号にもとづいて前記第１および第２の送信部における信号の遅延時間または遅延時間の差を検出する遅延検出手段と、
前記遅延検出手段による遅延時間または遅延時間の差の検出結果にもとづき、前記第１および第２の送信部における信号の遅延時間を一致させるべく前記第１および第２の遅延調整回路の遅延時間を制御する遅延時間制御手段とを含むことを特徴とするＷＣＤＭＡ無線基地局。 - 前記遅延検出手段は、
前記第１および第２の高周波回路と前記第１および第２のアンテナとの間にそれぞれ設けられ、前記第１および第２の高周波回路の出力信号を第１の出力端子を通じて前記第１および第２のアンテナにそれぞれ供給するとともに、第２の出力端子を通じて出力する第１および第２の方向性結合器と、
前記第１および第２の方向性結合器が前記第２の出力端子を通じて出力した信号を合成する合成器と、
前記合成器の出力信号において連続する２つの前記ＳＣＨ信号の時間間隔を検出し前記遅延時間の差の検出結果として前記遅延時間制御手段に出力する遅延検出回路とを含むことを特徴とする請求項１記載のＷＣＤＭＡ無線基地局。 - 前記遅延検出回路は、
前記合成器が出力する高周波信号から前記ＳＣＨ信号を復調する検波回路と、
クロックパルスを生成する基準発振器と、
前記検波回路がＳＣＨ信号を出力し次にＳＣＨ信号を出力するまでの間、または前記検波回路がＳＣＨ信号の出力を終了し次のＳＣＨ信号の出力を終了するまでの間、前記基準発振器が生成したクロックパルスを計数して、計数結果を前記遅延時間の差の検出結果として出力するカウンタ回路とを含むことを特徴とする請求項２記載のＷＣＤＭＡ無線基地局。 - 前記遅延時間制御手段は、前記第１の高周波回路により高周波信号に変換された前記ＳＣＨ信号の遅延時間が、前記第２の高周波回路により高周波信号に変換された前記ＳＣＨ信号の遅延時間より長い場合には、前記第１の遅延調整回路の遅延時間を基準にした前記第１および第２の遅延調整回路の遅延時間差が長くなるように前記第１および第２の遅延調整回路のいずれか一方または両方を制御し、前記第２の高周波回路により高周波信号に変換された前記ＳＣＨ信号の遅延時間が前記第１の高周波回路により高周波信号に変換された前記ＳＣＨ信号の遅延時間より長い場合には、前記第１の遅延調整回路の遅延時間を基準にした前記第１および第２の遅延調整回路の遅延時間差が短くなるように前記第１および第２の遅延調整回路のいずれか一方または両方を制御することを特徴とする請求項１記載のＷＣＤＭＡ無線基地局。
- 前記第１および第２の遅延調整回路はそれぞれシフトレジスターを含んで構成されていることを特徴とする請求項１記載のＷＣＤＭＡ無線基地局。
- 前記ＴＳＴＤ回路は、
前記ベースバンド信号から抽出された前記ＳＣＨ信号を入力信号として同入力信号を切換制御信号にもとづき第１および第２の端子のいずれかから出力するＳＣＨスイッチ回路と、
前記ベースバンド信号から抽出されたＰＣＣＰＣＨ信号および前記ＳＣＨスイッチ回路の前記第１の端子から出力された前記ＳＣＨ信号を入力信号としてこれら２つの入力信号のいずれかを第１の切換制御信号にもとづき選択して前記第１の送信部に出力する第１のＰＣＣＰＣＨスイッチ回路と、
前記ベースバンド信号から抽出された前記ＰＣＣＰＣＨ信号および前記ＳＣＨスイッチ回路の前記第２の端子から出力された前記ＳＣＨ信号を入力信号としてこれら２つの入力信号のいずれかを第２の切換制御信号にもとづき選択して前記第２の送信部に出力する第２のＰＣＣＰＣＨスイッチ回路とを含み、
前記遅延検出手段は、
前記第１および第２の高周波回路と前記第１および第２のアンテナとの間にそれぞれ設けられ、第１および前記第２の高周波回路の出力信号を第１の出力端子を通じて前記第１および第２のアンテナにそれぞれ供給するとともに、第２の出力端子を通じて出力する第１および第２の方向性結合器と、
前記ＳＣＨスイッチ回路の前記第１の端子からの信号を選択するための前記第１の切換制御信号が前記第１のＰＣＣＰＣＨスイッチ回路に供給された後、前記第１の方向性結合器から、高周波信号に変換された前記ＳＣＨ信号が出力されるまでの時間を測定する第１の遅延検出回路と、
前記ＳＣＨスイッチ回路の前記第２の端子からの信号を選択するための前記第２の切換制御信号が前記第２のＰＣＣＰＣＨスイッチ回路に供給された後、前記第２の方向性結合器から、高周波信号に変換された前記ＳＣＨ信号が出力されるまでの時間を測定する第２の遅延検出回路とを含むことを特徴とする請求項１記載のＷＣＤＭＡ無線基地局。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368785A JP3607605B2 (ja) | 2000-12-04 | 2000-12-04 | Ｗｃｄｍａ無線基地局 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368785A JP3607605B2 (ja) | 2000-12-04 | 2000-12-04 | Ｗｃｄｍａ無線基地局 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171208A JP2002171208A (ja) | 2002-06-14 |
| JP3607605B2 true JP3607605B2 (ja) | 2005-01-05 |
Family
ID=18838936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000368785A Expired - Fee Related JP3607605B2 (ja) | 2000-12-04 | 2000-12-04 | Ｗｃｄｍａ無線基地局 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607605B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8160513B2 (en) * | 2008-08-01 | 2012-04-17 | Qualcomm Incorporated | Methods and apparatus for implementing phase rotation at baseband frequency for transmit diversity |
| JP7018346B2 (ja) * | 2018-03-30 | 2022-02-10 | 日本無線株式会社 | 無線システム、遅延誤差検出装置、及び遅延誤差検出方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5841013B2 (ja) * | 1979-03-26 | 1983-09-09 | ケイディディ株式会社 | 衛星通信用ダイバシチにおける初期通路長等化方式 |
| JP2614346B2 (ja) * | 1990-04-23 | 1997-05-28 | 沖電気工業株式会社 | 通信端末装置 |
| JPH08139642A (ja) * | 1994-11-07 | 1996-05-31 | Fujitsu Ltd | 無線装置 |
| KR100433901B1 (ko) * | 1998-02-21 | 2004-11-06 | 삼성전자주식회사 | 이동통신시스템의시간스위칭송신다이버시티장치 |
| DE69938529T2 (de) * | 1998-05-13 | 2009-06-10 | Samsung Electronics Co., Ltd., Suwon | Empfang von Zeitsgechalteten Sendeniversitäts-(TSTD)-Signalen und nicht-TSTD-Signalen |
| KR100773199B1 (ko) * | 1998-10-07 | 2007-11-02 | 텍사스 인스트루먼츠 인코포레이티드 | Ｗｃｄｍａ용 공간 시간 블럭 코딩 송신 안테나 다이버시티에서의 채널 추정 |
| JP3285022B2 (ja) * | 1998-11-19 | 2002-05-27 | 日本電信電話株式会社 | 適応アレーアンテナ装置 |
| FI111438B (fi) * | 1999-07-09 | 2003-07-15 | Nokia Corp | Symbolijonon lähetysmenetelmä |
| JP4255601B2 (ja) * | 2000-06-14 | 2009-04-15 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信システムにおける移動局の同期確立方法 |
-
2000
- 2000-12-04 JP JP2000368785A patent/JP3607605B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002171208A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7450907B2 (en) | Power control device and method for calibrating the power of a transmitter or receiver in a mobile communication network | |
| CN101146314B (zh) | 一种时分双工通信***的驻波比检测装置及方法 | |
| US8446861B2 (en) | Multi-antenna radio channel measurement system and method for two-way radio channel measurement | |
| JP3369466B2 (ja) | アレーアンテナ無線受信装置のキャリブレーション装置 | |
| KR100347131B1 (ko) | 스펙트럼확산통신단말장치 | |
| JP2002353865A (ja) | アレーアンテナ送受信装置及びそのキャリブレーション方法 | |
| JP2001352275A (ja) | Ｃｄｍａセルラ方式における通信品質測定方法およびその装置並びに同期捕捉方法およびその装置 | |
| JP2000013247A (ja) | 送信電力制御回路 | |
| EP1344331B1 (en) | Delay control in a digital radio transmitter system | |
| JP3607605B2 (ja) | Ｗｃｄｍａ無線基地局 | |
| US6600935B1 (en) | Radio transmission device and transmission directivity adjusting method | |
| KR100371726B1 (ko) | 기지국 장치, 제어국 장치 및 송신 전력 제어 방법 | |
| KR100400898B1 (ko) | 이동통신시스템에서의 레이크 수신 장치 | |
| JP2000165272A (ja) | 無線基地局装置 | |
| JP4064770B2 (ja) | 歪補償増幅装置 | |
| JP4361703B2 (ja) | 電波サービスエリア評価装置 | |
| JP3631716B2 (ja) | Ｗ−ｃｄｍａ無線基地局及びその遅延時間差補正方法 | |
| JP2002374193A (ja) | 送信ダイバーシチ遅延補正方式 | |
| WO2008057014A1 (en) | Delay control using transmission diversity | |
| JPH09307491A (ja) | ダイバーシティ受信回路 | |
| KR100270279B1 (ko) | 적응 동기 코드분할 다중접속 통신시스템 | |
| JP4171444B2 (ja) | アレイアンテナ通信装置及び制御方法 | |
| JPH0923176A (ja) | ダイバーシチ装置 | |
| JP4012519B2 (ja) | アレイアンテナ通信装置及び制御方法 | |
| JP2001345717A (ja) | 無線装置及びそれを備えた無線システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |